JP6269276B2 - 半導体装置、半導体装置の製造方法 - Google Patents

半導体装置、半導体装置の製造方法 Download PDF

Info

Publication number
JP6269276B2
JP6269276B2 JP2014082146A JP2014082146A JP6269276B2 JP 6269276 B2 JP6269276 B2 JP 6269276B2 JP 2014082146 A JP2014082146 A JP 2014082146A JP 2014082146 A JP2014082146 A JP 2014082146A JP 6269276 B2 JP6269276 B2 JP 6269276B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor device
semiconductor
electrode layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014082146A
Other languages
English (en)
Other versions
JP2015204332A (ja
Inventor
岡　徹
徹 岡
一也 長谷川
一也 長谷川
田中　成明
成明 田中
倫章 村上
倫章 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2014082146A priority Critical patent/JP6269276B2/ja
Priority to US14/612,036 priority patent/US9711661B2/en
Publication of JP2015204332A publication Critical patent/JP2015204332A/ja
Application granted granted Critical
Publication of JP6269276B2 publication Critical patent/JP6269276B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28581—Deposition of Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H01L29/475—Schottky barrier electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66212—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/27444—Manufacturing methods by blanket deposition of the material of the layer connector in gaseous form
    • H01L2224/2745—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、半導体装置に関する。
半導体装置（半導体デバイス、半導体素子）として、ショットキーバリアダイオード（Schottky Barrier Diode：ＳＢＤ）として機能する半導体装置が知られている。ショットキーバリアダイオードには、耐圧の向上を目的として、フィールドプレート構造を採用したものがある（例えば、特許文献１から４）。
特開２００９−７６８６６号公報 特開２００９−７６８７４号公報 特開２０１０−５６１００号公報 国際公開第２０１０／０１６３８８号
このショットキーバリアダイオードをプリント基板などに実装したり、回路部品として用いる場合などには、ボンディング用ワイヤを形成するためのパッド電極や引き出し配線用の電極として、ショットキー電極の上にＡｌやＣｕなどの比較的抵抗率の低い金属材料を含んでなる厚い配線層を形成する。しかし、実際にフィールドプレート構造を備えるショットキーバリアダイオードにこのような配線層を作製する場合、半導体の耐圧が設計値よりも低下することを発明者らは発見した。
図１６は、実際に半導体を作製した場合の半導体９００の模式図である。図１６において、半導体装置９００は、半導体層２と、半導体層２の表面に対して傾斜している側面ｗを有する絶縁層３と、絶縁層３に積層されたショットキー電極４と、ショットキー電極４に積層された配線層５を備える。
図１６に示すとおり、側面ｗの上に積層されたショットキー電極４の部分ｐは、その他のショットキー電極４の部分に比べて、膜厚が薄くなる。このため、半導体装置９００を長時間使用した場合や、半導体装置９００を高温環境下で使用した場合、膜厚が薄くなったショットキー電極４の部分ｐにおいて配線層５の材料がショットキー電極４内に拡散した後、半導体層２まで到達することがある。この結果、配線層５の材料として、ショットキー電極４の材料よりも仕事関数の低い材料を使用している場合に、膜厚が薄くなったショットキー電極４の部分ｐにおいてリーク電流が増加し、耐圧が低下するという問題が生じる。
このため、上記問題を解決する方法であって、上記の方法とは異なった方法が望まれていた。そのほか、半導体装置においては、低コスト化、微細化、製造の容易化、省資源化、使い勝手の向上、耐久性の向上などが望まれていた。
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態として実現することが可能である。
本発明の第１の形態は、
半導体により形成される半導体層と、
電気絶縁性を有し、前記半導体層の一部を覆う絶縁層と、
前記半導体層上に形成され、前記半導体層の電子親和力と仕事関数との差が０．５ｅＶ以上であり、前記絶縁層の表面まで延伸することによりフィールドプレート構造を形成する第１の電極層と、
前記第１の電極層の少なくとも一部を覆う、導電性の第２の電極層と、
を含み、
前記第１の電極層のうち、前記半導体層と接する部分の端部と、
前記第２の電極層との距離が０．２μｍ以上であり、
積層方向から投影したときに、前記第２の電極層と前記絶縁層とが離れている、半導体装置である。
本発明の第２の形態は、
半導体により形成される半導体層と、
電気絶縁性を有し、前記半導体層の一部を覆う絶縁層と、
前記半導体層上に形成され、前記半導体層の電子親和力と仕事関数との差が０．５ｅＶ以上であり、前記絶縁層の表面まで延伸することによりフィールドプレート構造を形成する第１の電極層と、
前記第１の電極層の少なくとも一部を覆う、導電性の第２の電極層と、
を含み、
前記第１の電極層のうち、前記半導体層と接する部分の端部と、
前記第２の電極層との距離が０．２μｍ以上であり、
前記絶縁層の側壁を覆う前記第１の電極層の膜厚は、前記側壁以外の前記絶縁層を覆う前記第１の電極層の膜厚より厚く、
前記絶縁層の側壁は、前記半導体層の表面に対して傾斜している傾斜面を有し、
前記傾斜面の角度は、前記半導体層の表面に対して１３５°以上１８０°未満である、半導体装置である。
本発明の第３の形態は、
半導体層を形成する工程と、
電気絶縁性を有し、前記半導体層の一部を覆う絶縁層を形成する工程と、
前記半導体層上に形成され、前記半導体層の電子親和力と仕事関数との差が０．５ｅＶ以上であり、前記絶縁層の表面まで延伸することによりフィールドプレート構造を形成する第１の電極層を形成する工程と、
前記第１の電極層の少なくとも一部を覆う、導電性の第２の電極層を形成する工程と、
を含み、
前記第１の電極層のうち、前記半導体層と接する部分の端部と、
前記第２の電極層との距離が０．２μｍ以上となり、
前記絶縁層の側壁を覆う前記第１の電極層の膜厚は、前記側壁以外の前記絶縁層を覆う前記第１の電極層の膜厚より厚く、
前記絶縁層の側壁は、前記半導体層の表面に対して傾斜している傾斜面を有し、
前記傾斜面の角度は、前記半導体層の表面に対して１３５°以上１８０°未満である、半導体装置の製造方法である。
本発明の第４の形態は、
半導体層を形成する工程と、
電気絶縁性を有し、前記半導体層の一部を覆う絶縁層を形成する工程と、
前記半導体層上に形成され、前記半導体層の電子親和力と仕事関数との差が０．５ｅＶ以上であり、前記絶縁層の表面まで延伸することによりフィールドプレート構造を形成する第１の電極層を形成する工程と、
前記第１の電極層の少なくとも一部を覆う、導電性の第２の電極層を形成する工程と、
を含み、
前記第１の電極層のうち、前記半導体層と接する部分の端部と、前記第２の電極層との距離が０．２μｍ以上となり、
積層方向から投影したときに、前記第２の電極層と前記絶縁層とが離れている、半導体装置の製造方法である。また、本発明は以下の形態として実現することもできる。
（１）本発明の一形態によれば、半導体装置が提供される。この半導体装置は、半導体により形成される半導体層と、電気絶縁性を有し、前記半導体層の一部を覆う絶縁層と、前記半導体層上に形成され、前記半導体層の電子親和力と０．５ｅＶ以上の仕事関数を有し、前記絶縁層の表面まで延伸することによりフィールドプレート構造を形成する第１の電極層と、前記第１の電極層の少なくとも一部を覆う、導電性の第２の電極層と、を含み；前記第１の電極層のうち、前記半導体層と接する部分の端部と、前記第２の電極層との距離が０．２μｍ以上である。この形態の半導体装置によれば、第１の電極層と半導体層とが接する部分の端部への第２の電極層の材料の到達を抑制できる。このため、長時間使用した場合や高温環境下で使用した場合におけるリーク電流の増加が抑制できる。
（２）上述の半導体装置において、前記絶縁層と前記第２の電極層との距離が０．２μｍ以上であるとしてもよい。この形態の半導体装置によれば、リーク電流の増加が抑制できる。
（３）上述の半導体装置において、前記絶縁層の側壁を覆う前記第１の電極層の膜厚は、前記側壁以外の前記絶縁層を覆う前記第１の電極層の膜厚以上であるとしてもよい。この形態の半導体装置によれば、リーク電流の増加が抑制できる。
（４）上述の半導体装置において、前記絶縁層の側壁は、前記半導体層の表面に対して傾斜している傾斜面を有するとしてもよい。この形態の半導体装置によれば、第１の電極層と半導体層とが接する部分の端部における電界の集中が緩和できる。
（５）上述の半導体装置において、前記傾斜面の角度は、前記半導体層の表面に対して１３５°以上１８０°未満であるとしてもよい。この形態の半導体装置によれば、第１の電極層と半導体層とが接する部分の端部における電界の集中がより緩和できる。
（６）上述の半導体装置において、前記半導体層と接する第１の電極層は、ニッケルから形成されるとしてもよい。
（７）上述の半導体装置において、前記第１の電極層は、複数層から構成されるとしてもよい。
（８）上述の半導体装置において、前記第２の電極層は、主にアルミニウムから形成されるとしてもよい。
（９）上述の半導体装置において、前記第１の電極層と前記第２の電極層との間に、金属の拡散を抑制する第３の電極層を備えるとしてもよい。
（１０）上述の半導体装置において、前記第３の電極層は複数層から構成されるとしてもよい。
（１１）上述の半導体装置において、前記第３の電極層は、モリブデン、バナジウム、チタンおよび窒化チタンからなる群より選ばれた少なくとも1種の金属またはその合金を含むとしてもよい。
（１２）上述の半導体装置において、前記第１の電極層の膜厚は、０．１μｍ以上であるとしてもよい。
（１３）上述の半導体装置において、前記第３の電極層の膜厚は、０．１μｍ以上であるとしてもよい。
（１４）上述の半導体装置において、前記半導体層は、主に窒化ガリウムから形成されるとしてもよい。
（１５）上述の半導体装置において、積層方向から投影したときに、前記第２の電極層と前記絶縁層とが離れているとしてもよい。
（１６）本発明の他の形態によれば、半導体装置の製造方法が提供される。半導体装置の製造方法は、半導体層を形成する工程と、電気絶縁性を有し、前記半導体層の一部を覆う絶縁層を形成する工程と、前記半導体層上に形成され、前記半導体層の電子親和力と０．５ｅＶ以上の仕事関数を有し、前記絶縁層の表面まで延伸することによりフィールドプレート構造を形成する第１の電極層を形成する工程と、前記第１の電極層の少なくとも一部を覆う、導電性の第２の電極層を形成する工程と、を含み；前記第１の電極層のうち、前記半導体層と接する部分の端部と、前記第２の電極層との距離が０．２μｍ以上となる製造方法である。この製造方法により製造された半導体装置によれば、リーク電流の増加が抑制できる。
（１７）上述の半導体装置の製造方法において、前記第１の電極層を形成する方法は、蒸着法であって、ターゲットの放射方向に対して前記半導体層が載置されるステージを斜めにセットし、前記ステージを公転および自転させながら行なう方法としてもよい。この形態の半導体装置の製造方法によれば、絶縁層の側面に形成される第１の電極層が薄く形成されることを回避することができ、均一な膜厚で、または、側面のほうを厚く形成することができる。このため、リーク電流の増加が抑制できる。
（１８）上述の半導体装置の製造方法において、前記第１の電極層を形成する方法は、スパッタ法であって、ターゲットに印加する電力の一部を、バイアス電力として前記半導体層が載置されるステージに印加する方法としてもよい。この形態の半導体装置の製造方法によれば、絶縁層の側面に形成される第１の電極層が薄く形成されることを回避することができ、均一な膜厚で、または、側面のほうを厚く形成することができる。このため、リーク電流の増加が抑制できる。
本発明は、半導体装置およびその製造方法以外の種々の形態で実現することも可能である。例えば、上述の半導体装置を備える電気機器、上述の半導体装置を製造する製造装置などの形態で実現することができる。
本願発明によれば、第１の電極層と半導体層とが接する部分の端部への第２の電極層の材料の到達を抑制できる。このため、長時間使用した場合や高温環境下で使用した場合におけるリーク電流の増加が抑制できる。
第１実施形態における半導体装置１０の構成を模式的に示す断面図である。 半導体装置１０の製造方法を示す工程図である。 基板１１０の上に半導体層１２０が形成された構成を示す模式図である。 半導体層１２０上に絶縁層１８０が形成された構成を示す模式図である。 開口部１８５が形成された構成を示す模式図である。 ショットキー電極１９２が形成された構成を示す模式図である。 バリアメタル層１７０と配線層１６０が形成された構成を示す模式図である。 半導体装置１０を＋Ｚ軸方向から見た模式図である。 半導体装置１０を拡大した模式図である。 逆方向バイアス印加時における電流−電圧特性よりリーク電流を評価した結果を示すグラフである。 第２実施形態における半導体装置２０の構成を模式的に示す断面図である。 第３実施形態における半導体装置３０の構成を模式的に示す断面図である。 第４実施形態における半導体装置４０の構造を模式的に示す断面図である。 第５実施形態における半導体装置５０の構造を模式的に示す断面図である。 半導体装置５０を＋Ｚ軸方向から見た模式図である。 実際に半導体を作製した場合の半導体９００の模式図である。
Ａ．第１実施形態:
Ａ−１．半導体装置の構成:
図１は、第１実施形態における半導体装置１０の構成を模式的に示す断面図である。図１には、相互に直交するＸＹＺ軸が図示されている。
図１のＸＹＺ軸のうち、Ｘ軸は、図１の紙面左から紙面右に向かう軸であり、＋Ｘ軸方向は、紙面右に向かう方向であり、−Ｘ軸方向は、紙面左に向かう方向である。図１のＸＹＺ軸のうち、Ｙ軸は、図１の紙面手前から紙面奥に向かう軸であり、＋Ｙ軸方向は、紙面奥に向かう方向であり、−Ｙ軸方向は、紙面手前に向かう方向である。図１のＸＹＺ軸のうち、Ｚ軸は、図１の紙面下から紙面上に向かう軸であり、＋Ｚ軸方向は、紙面上に向かう方向であり、−Ｚ軸方向は、紙面下に向かう方向である。
半導体装置１０は、窒化ガリウム（ＧａＮ）を用いて形成されたＧａＮ系の半導体装置である。本実施形態では、半導体装置１０は、縦型ショットキーバリアダイオードである。半導体装置１０は、基板１１０と、半導体層１２０と、配線層１６０と、バリアメタル層１７０と、絶縁層１８０と、ショットキー電極１９２と、裏面電極１９８とを備える。なお、「発明を実施するための形態」における「ショットキー電極」が、「課題を解決するための手段」における「第１の電極層」に相当する。同様に、「配線層」が「第２の電極層」に相当し、「バリアメタル層」が「第３の電極層」に相当する。
半導体装置１０の基板１１０は、Ｘ軸およびＹ軸に沿って広がる板状を成す半導体層である。本実施形態では、基板１１０は、窒化ガリウム（ＧａＮ）から主に形成され、ケイ素（Ｓｉ）をドナーとして含有するｎ型半導体層である。窒化ガリウム（ＧａＮ）から主に形成されるとは、モル分率において、窒化ガリウム（ＧａＮ）を９０％以上含有することを示す。
半導体装置１０の半導体層１２０は、Ｘ軸およびＹ軸に沿って広がるｎ型半導体層である。本実施形態では、半導体層１２０は、窒化ガリウム（ＧａＮ）から主に形成され、ケイ素（Ｓｉ）をドナーとして含有する。半導体層１２０は、基板１１０の＋Ｚ軸方向側に積層されている。半導体層１２０は、界面１２１を有する。界面１２１は、半導体層１２０が広がるＸＹ平面に沿うとともに＋Ｚ軸方向を向いた面である。界面１２１の少なくとも一部は、曲面であってもよいし、起伏を有してもよい。本実施形態において、半導体層１２０の膜厚は１０μｍであり、ドナー濃度は１×１０16ｃｍ-3である。
半導体装置１０の絶縁層１８０は、電気絶縁性を有し、半導体層１２０の界面１２１を被覆する。絶縁層１８０は、第１の絶縁層１８１と、第２の絶縁層１８２とを備える。
絶縁層１８０における第１の絶縁層１８１は、酸化アルミニウム（Ａｌ2Ｏ3）から形成され、半導体層１２０の界面１２１に接する層である。本実施形態では、第１の絶縁層１８１の厚みは、１００ｎｍである。絶縁層１８０における第２の絶縁層１８２は、二酸化ケイ素（ＳｉＯ2）から形成される。本実施形態では、第２の絶縁層１８２の厚みは、５００ｎｍである。
絶縁層１８０には、第１の絶縁層１８１および第２の絶縁層１８２を貫通する開口部１８５が形成されている。開口部１８５は、ウエットエッチングにより形成される。
半導体装置１０のショットキー電極１９２は、導電性を有し、半導体層１２０の界面１２１にショットキー接合された電極である。本実施形態では、ショットキー電極１９２は、半導体層１２０側から順に、ニッケル（Ｎｉ）から形成されるニッケル層１９３と、パラジウム（Ｐｄ）から形成されるパラジウム層１９４とを備える。本実施形態において、ニッケル層１９３の膜厚と、パラジウム層１９４の膜厚は、それぞれ１００ｎｍである。本明細書において、ショットキー電極とは、半導体層１２０の電子親和力とショットキー電極として用いられる金属の仕事関数との差が、０．５ｅＶ以上の電極をいう。
本実施形態では、ショットキー電極１９２は、開口部１８５の一部分を占める半導体層１２０の界面１２１と、開口部１８５の一部分を占める絶縁層１８０の側面と、絶縁層１８０の＋Ｚ軸方向側の面の一部とを覆う導体層である。このようにすることにより、ショットキー電極１９２は、半導体層１２０との間に絶縁層１８０を挟むフィールドプレート構造を形成する。なお、フィールドプレート構造とは、一つないしは複数の電極が接続され、半導体層の表面から半導体層上に設けられた絶縁層の表面にかけて配置されることで、電極と半導体層とが接触する部分の端部における電界を緩和するために設けられた構造をいう。本実施形態では、ショットキー電極が、半導体層に形成され、絶縁層の表面まで延伸することにより、フィールドプレート電極として機能するフィールドプレート構造となっている。
半導体装置１０のバリアメタル層１７０は、金属の拡散を抑制するために設けられた層である。バリアメタル層１７０は、ショットキー電極１９２の上に形成される。
バリアメタル層１７０は、主にモリブデン（Ｍｏ）から形成される。なお、主にモリブデン（Ｍｏ）から形成されるとは、モル分率において、モリブデン（Ｍｏ）を９０％以上含有することを示す。本実施形態において、バリアメタル層１７０の膜厚は、１００ｎｍである。
半導体装置１０の配線層１６０は、ショットキーバリアダイオードをプリント基板などに実装したり、回路部品として用いる場合などにおいて、ボンディング用ワイヤを形成するためのパッド電極や引き出し配線用の電極としてショットキー電極の上に設けられた層であり、ショットキー電極層よりも抵抗が小さくなるよう、Ａｌ、Ａｕ、Ｃｕなどの比較的抵抗率の低い金属材料を含み厚く設けることが多い。半導体装置１０の配線層１６０は、バリアメタル層１７０の上に形成される。配線層１６０は、半導体装置１０を他の半導体装置と接続する配線と接続するための層である。配線層１６０は、主にアルミニウム（Ａｌ）から形成される層である。主にアルミニウム（Ａｌ）から形成されるとは、モル分率において、アルミニウム（Ａｌ）を９０％以上含有することを示す。本実施形態において、配線層１６０は、アルミニウム（Ａｌ）にケイ素（Ｓｉ）が１％添加されたアルミニウムシリコン（ＡｌＳｉ）から形成される。本実施形態において、配線層１６０の膜厚は、４μｍである。配線層１６０、バリアメタル層１７０、およびショットキー電極１９２が、ショットキーバリアダイオードのアノード電極となる。
半導体装置１０の裏面電極１９８は、基板１１０の−Ｚ軸方向側にオーミック接合された電極である。本実施形態では、裏面電極１９８は、チタン（Ｔｉ）から成る層にアルミニウムシリコン（ＡｌＳｉ）から成る層を積層（Ｔｉが基板側）した後に熱処理によって合金化した電極である。
Ａ−２．半導体装置の製造方法:
図２は、半導体装置１０の製造方法を示す工程図である。半導体装置１０を製造する際には、製造者は、工程Ｐ１１０において、エピタキシャル成長によって基板１１０の上に半導体層１２０を形成する。
図３は、基板１１０の上に半導体層１２０が形成された構成を示す模式図である。本実施形態では、製造者は、有機金属気相成長法（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）を実現するＭＯＣＶＤ装置を用いたエピタキシャル成長によって、基板１１０上に半導体層１２０を形成する。
半導体層１２０を形成した後（工程Ｐ１１０）、製造者は、工程Ｐ１２０において、半導体層１２０の界面１２１の上に、絶縁層１８０を形成する。
図４は、半導体層１２０上に絶縁層１８０が形成された構成を示す模式図である。
製造者は、半導体層１２０の界面１２１の上に、まず、絶縁層１８０として酸化アルミニウム（Ａｌ2Ｏ3）から形成される第１の絶縁層１８１を形成する。本実施形態では、製造者は、ＡＬＤ(Atomic Layer Deposition）法によって第１の絶縁層１８１を形成する。
次に、製造者は、第２の絶縁層１８２を形成する。第２の絶縁層１８２は、二酸化ケイ素（ＳｉＯ2）から形成される。本実施形態では、製造者は、化学気相成長（Chemical Vapor Deposition：ＣＶＤ）法によって第２の絶縁層１８２を形成する。
絶縁層１８０を形成した後（工程Ｐ１２０）、製造者は、工程Ｐ１３０において、絶縁層１８０に、ウエットエッチングを用いて開口部１８５を形成する。本実施形態では、製造者は、フォトリソグラフィによって絶縁層１８０の上にマスクを形成した後、ウエットエッチングによって絶縁層１８０の一部を除去することによって、開口部１８５を形成する。
図５は、開口部１８５が形成された構成を示す模式図である。本実施形態において、開口部１８５の側面である絶縁層１８０の側壁Ｌは、半導体層１２０に対して角度θ（９０°＜θ＜１８０°）となるように傾斜している。つまり、本実施形態において、側壁Ｌは傾斜面である。ショットキー電極１９２のうち、絶縁層１８０と接する部分を端部Ｑとすると、端部Ｑと後に形成する配線層１６０との距離を十分に保つ観点から、角度θの下限は、１３５°以上が好ましく、１５０°以上がより好ましい。一方、θの上限は、端部Ｑにおいて絶縁層１８０の耐圧を十分に確保する観点から、１８０°未満が好ましく、１７０°以下がより好ましい。本実施形態において、角度θは１５０°である。なお、絶縁層１８０の側壁Ｌは、半導体層１２０に対して垂直（θ＝９０°）であってもよい。
開口部１８５を形成した後（工程Ｐ１３０）、製造者は、工程Ｐ１４０において、絶縁層１８０の開口部１８５から露出した半導体層１２０の界面１２１に、ショットキー電極１９２として、まずニッケル層１９３を形成し、その後、パラジウム層１９４を形成する。
図６は、ショットキー電極１９２が形成された構成を示す模式図である。本実施形態では、製造者は、ショットキー電極１９２をリフトオフ法によって形成する。具体的には、製造者は、フォトリソグラフィによってショットキー電極１９２が積層される部分以外の絶縁層１８０の上にマスクを形成した後、絶縁層１８０および開口部１８５の上にニッケル層１９３とパラジウム層１９４とをこの順にＥＢ(Electron Beam）蒸着し、その後、ショットキー電極１９２を残して、絶縁層１８０からマスクを除去する。本実施形態では、開口部１８５の一部分を占める半導体層１２０の界面１２１と、開口部１８５の一部分を占める絶縁層１８０の側壁Ｌと、絶縁層１８０の＋Ｚ軸方向側の面の一部とを覆うように、ショットキー電極１９２が形成される。
ショットキー電極１９２を形成する際の蒸着は、ターゲットの放射方向に対して半導体層１２０が載置されるステージを斜めにセットし、ステージを公転および自転させながら行なうことが好ましい。このようにすることにより、側壁Lにおけるショットキー電極１９２の膜厚が薄くなることを回避することができ、均一な膜厚で、または、側面のほうを厚く形成することができる。このため、長時間使用した場合や高温環境下で使用した場合におけるリーク電流の増加が抑制できる。
また、ショットキー電極１９２の形成方法として、スパッタ法を採用してもよく、スパッタ法を用いる場合は、ターゲットに印加する電力の一部を、バイアス電力として半導体層１２０が載置されるステージに印加する方法が好ましい。このようにすることにより、絶縁層１８０の側壁Ｌを覆うショットキー電極１９２の膜厚を、側壁Ｌ以外の絶縁層１８０を覆うショットキー電極１９２の膜厚以上とすることができる。このため、長時間使用した場合や高温環境下で使用した場合におけるリーク電流の増加が抑制できる。
リフトオフ法以外の他のショットキー電極１９２の形成方法として、絶縁層１８０と開口部１８５にショットキー電極１９２を形成した後に、フォトレジストによるマスクパタンを形成し、不要な部分をエッチングやイオンミリングなどを用いて除去する方法など、他の方法を採用してもよい。
ショットキー電極１９２の端部と開口部１８５の開口端部との距離ｒを、図６に示す。フィールドプレート構造による電界の緩和効果を十分に得る観点、および、後に形成するバリアメタル層１７０および配線層１６０の半導体層１２０への拡散による半導体装置１０の素子としての特性が劣化することを抑制する観点から、距離ｒの下限は、好ましくは２μｍ以上であり、より好ましくは５μｍ以上であり、さらに好ましくは１０μｍ以上である。一方、距離ｒが長すぎる場合、半導体装置１０のサイズが大きくなり、製造コストが増大する。このため、距離ｒの上限は、１ｍｍ以下が好ましい。本実施形態において、距離ｒは１０μｍとする。
その後、ショットキー電極１９２と絶縁層１８０との界面を安定化させるため、窒素雰囲気において４００℃３０分の熱処理を行なう。この熱処理は必須ではないが、行なうほうがショットキー電極１９２と絶縁層１８０との界面を安定化させる観点から好ましい。
ショットキー電極１９２を形成した後（工程Ｐ１４０）、製造者は、工程Ｐ１５０において、ショットキー電極１９２の上に、バリアメタル層１７０をスパッタ法により積層する。バリアメタル層１７０は、モリブデン（Ｍｏ）から形成される。なお、バリアメタル層はモリブデン（Ｍｏ）に限らず、バナジウム（Ｖ）やチタン（Ｔｉ）、窒化チタン（ＴｉＮ）など、他の材料であってもよい。つまり、バリアメタル層は、モリブデン、バナジウム、チタンおよび窒化チタンからなる群より選ばれた少なくとも1種の金属またはその合金を含むとしてもよい。また、バリアメタル層は単層ではなく、例えば、窒化チタン（ＴｉＮ）／チタン（Ｔｉ）（分母側がショットキー電極側。以下、この段落において同じ）やチタン（Ｔｉ）／窒化チタン（ＴｉＮ）、モリブデン（Ｍｏ）／バナジウム（Ｖ）、バナジウム（Ｖ）／モリブデン（Ｍｏ）、チタン（Ｔｉ）／窒化チタン（ＴｉＮ）／チタン（Ｔｉ）などの積層構造としてもよい。
バリアメタル層１７０を積層した後（工程Ｐ１５０）、製造者は、工程Ｐ１６０において、配線層１６０を積層する。配線層１６０についても、スパッタ法により積層する。本実施形態において、配線層１６０は、アルミニウムシリコン（ＡｌＳｉ）から形成される。なお、配線層の材質は、アルミニウムシリコン（ＡｌＳｉ）に限らず、アルミニウム（Ａｌ）や、主にアルミニウム（Ａｌ）から形成されるアルミニウム銅（ＡｌＣｕ）やアルミニウムシリコン銅（ＡｌＳｉＣｕ）、または金（Ａｕ）や銅（Ｃｕ）などアルミニウム（Ａｌ）以外の材料であってもよい。また、配線層は、単層ではなく、積層構造としてもよい。
本実施の形態において、配線層１６０はバリアメタル層１７０の形成後に連続して形成されている。すなわち、スパッタ法を用いてモリブデン（Ｍｏ）の層と、アルミニウムシリコン（ＡｌＳｉ）の層が連続して形成されている。
スパッタ法により、バリアメタル層１７０と配線層１６０とを積層した後、フォトレジストによりマスクパタンを形成する。このとき、マスクパタンは、工程Ｐ１４０において形成されたショットキー電極１９２全体を覆うように形成される。その後、フォトレジストで覆われた部分以外の部分を塩素系のドライエッチングにより除去し、バリアメタル層１７０と配線層１６０とを形成する。なお、バリアメタル層１７０および配線層１６０の形成方法として、例えば、スパッタ法の代わりにＥＢ蒸着法を用いる方法や、エッチングは用いずに、フォトレジストによりマスクパタンを形成した後に電極材料を積層しリフトオフ法を用いて形成する方法など、他の方法を採用してもよい。
図７は、バリアメタル層１７０と配線層１６０が形成された構成を示す模式図である。ショットキー電極１９２の端部と配線層１６０の端部との距離ｓを、図７に示す。ショットキー電極１９２の絶縁層１８０からの剥離を十分に抑制する観点から、距離ｓの下限は、３μｍ以上が好ましく、５μｍ以上がより好ましく、１０μｍ以上がさらに好ましい。一方、距離ｓが長すぎる場合、半導体装置１０のサイズが大きくなり、製造コストが増大する。このため、距離ｓの上限は、１ｍｍ以下が好ましい。本実施形態において、距離ｓは１０μｍとする。
配線層１６０を形成した後（工程Ｐ１６０）、製造者は、工程Ｐ１７０において、基板１１０の−Ｚ軸方向側に裏面電極１９８を形成する。本実施形態では、製造者は、基板１１０の−Ｚ軸方向側にチタン（Ｔｉ）から成る層を蒸着によって形成し、その上にアルミニウムシリコン（ＡｌＳｉ）から成る層を蒸着によってさらに形成し、これらの層を熱処理によって合金化することによって、裏面電極１９８を形成する。熱処理により、裏面電極１９８のコンタクト抵抗を低減できる。本実施形態において、熱処理は、窒素雰囲気において４００℃３０分行なわれる。なお、裏面電極の形成はスパッタ法を用いても良い。
これらの工程を経て、半導体装置１０が完成する。
図８は、半導体装置１０を＋Ｚ軸方向から見た模式図である。絶縁層１８０は、半導体層１２０に対して傾斜している傾斜面を備え（図７についても参照）、端部１８３は、半導体層１２０側の絶縁層１８０の端部を示し、端部１８４は、配線層１６０側の絶縁層１８０の端部を示す。半導体装置１０は、絶縁層１８０の少なくとも一部をショットキー電極１９２が覆い、ショットキー電極１９２を配線層１６０が覆う構成となっている。
図９は、半導体装置１０を拡大した模式図である。本実施形態において、ニッケル層１９３の膜厚と、パラジウム層１９４の膜厚と、バリアメタル層１７０の膜厚は、それぞれ１００ｎｍである。このため、端部Ｑと配線層１６０との距離ｄは、０．２μｍ以上となる。本実施の形態では距離ｄは、０．３μｍである。
また、本実施形態において、絶縁層１８０と配線層１６０との距離ｅは０．２μｍ以上である。本実施の形態では距離ｅは、０．３μｍである。
Ａ−３．電流−電圧特性の評価:
図１０は、逆方向バイアス印加時における電流−電圧特性よりリーク電流を評価した結果を示すグラフである。逆バイアス印加時における電流−電圧特性とは、半導体装置のアノード側、すなわち配線層１６０にマイナス電圧を印加したときの電流−電圧特性をいう。縦軸は、電圧を−２００Ｖ印加したときの、逆方向におけるリーク電流の値（Ａ／ｃｍ2）である。図１０の評価試験では、半導体装置として複数の試作例を用意し、これらの試作例を４００℃の窒素雰囲気中に３０分間保持する前と後において、電流−電圧特性を測定し、比較を行った。
試作例１は、第１実施形態における半導体装置１０である。ショットキー電極１９２として、半導体層１２０側から順に、ニッケル層１９３（膜厚：１００ｎｍ）とパラジウム層１９４（膜厚：１００ｎｍ）とバリアメタル層１７０（膜厚：１００ｎｍ）とをそれぞれ備える。本実施形態における端部Ｑ（図９参照）から配線層１６０までの距離は、０．３μｍである。
試作例２は、ショットキー電極として、ニッケル層（膜厚：１００ｎｍ）のみを備える。ショットキー電極の構成以外は、半導体装置１０と同じである。本実施形態における端部Ｑから配線層１６０までの距離は、０．２μｍである。
試作例３は、ショットキー電極として、ニッケル層（膜厚：５０ｎｍ）のみを備える。ショットキー電極の構成以外は、半導体装置１０と同じである。このため、本実施形態における端部Ｑから配線層１６０までの距離は、０．１５μｍである。
図１０は、左側から順に、試作例１、２、３の試験前後の電流−電圧特性の評価結果である。図１０において、試験前の評価結果を左側に示し、試験後の評価結果を右側に示す。
図１０の評価結果から、試作例１では試験前後の電流値が変化しないのに対して、試作例２では約５倍増加し、試作例３では約１０4倍と大幅に増加したことがわかる。なお、試作例２の耐圧は試作例１と同等で低下しなかったのに対し、試作例３では耐圧の低下も同時に見られた。また、同じ試作例を用いて順方向バイアス印加時（アノード側をプラス電圧として印加）における電流−電圧特性を測定したが、試験前後の電流値はいずれも変化しなかった。
順方向バイアス印加時における電流−電圧特性に差が見られなかったことから、リーク電流に差が生じた要因は、逆方向バイアスを印加した場合の特有の現象による、すなわち、端部Ｑ付近に発生する電界集中によると考えられる。つまり、試作例３では、試験後にリーク電流が大幅に増加しているのに対し、本発明の実施形態である試作例１では、リーク電流が増加せず、試作例２でもリーク電流の増加が大幅に抑制されていることがわかる。換言すれば、端部Ｑから配線層１６０までの距離を０．２μｍ以上とすることにより、配線層１６０の材料の半導体層１２０への到達を抑制され、半導体装置のショットキー電極と半導体層とが接する部分の端部におけるリーク電流の増加が抑制できることが、この評価結果からわかる。
Ｂ．第２実施形態：
図１１は、第２実施形態における半導体装置２０の構成を模式的に示す断面図である。第1実施形態における半導体装置１０と比較して、第２実施形態における半導体装置２０は、ショットキー電極とバリアメタル層と配線層が異なるが、それ以外は同じである。
本実施形態において、ショットキー電極２９２は、膜厚が１００ｎｍのニッケルから形成される。バリアメタル層２７０は、ショットキー電極２９２の上に、膜厚が１００ｎｍのモリブデンから形成される。
本実施形態において、配線層２６０は、アルミニウム（Ａｌ）にケイ素（Ｓｉ）および銅（Ｃｕ）がそれぞれ０．５％添加されたアルミニウムシリコン銅（ＡｌＳｉＣｕ）から形成され、膜厚は４μｍである。本発明として、このような形態としてもよい。
Ｃ．第３実施形態：
図１２は、第３実施形態における半導体装置３０の構成を模式的に示す断面図である。第２実施形態における半導体装置２０と比較して、バリアメタル層とショットキー電極と配線層が異なるが、それ以外は同じである。半導体装置３０は、ショットキー電極２９２の上のみに、ショットキー電極２９３と、バリアメタル層３７０とを備え、配線層３６０は、半導体層１２０側にバリアメタル層３７２を備えている。
本実施形態において、配線層３６０は、アルミニウム（Ａｌ）にケイ素（Ｓｉ）が１％添加されたアルミニウムシリコン（ＡｌＳｉ）から形成され、膜厚は４μｍである。また、バリアメタル層３７２は、膜厚が２００ｎｍの窒化チタン（ＴｉＮ）から形成される。
バリアメタル層３７０は、モリブデン（Ｍｏ）から形成され、膜厚は１０ｎｍである。ショットキー電極２９３は、パラジウム（Ｐｄ）から形成され、膜厚は１００ｎｍである。本発明として、このような形態としてもよい。なお、モリブデン（Ｍｏ）の膜厚は１０ｎｍ以上でも、例えば２０ｎｍでも同様の結果が得られている。
Ｄ．第４実施形態：
図１３は、第４実施形態における半導体装置４０の構造を模式的に示す断面図である。第３実施形態における半導体装置３０と比較して、バリアメタル層と配線層が異なるが、それ以外は同じである。バリアメタル層は、ショットキー電極２９３上に形成されているバリアメタル層３７０だけでなく、配線層４６０の下方にもバリアメタル層４７０が積層されている。
本実施形態において、バリアメタル層４７０として、バリアメタル層３７０側から順に、チタン（Ｔｉ）から形成されるチタン層４７１（厚み：１０ｎｍ）、窒化チタン（ＴｉＮ）から形成される窒化チタン層４７２（厚み：２００ｎｍ）、チタン（Ｔｉ）から形成されるチタン層４７３（厚み：１０ｎｍ）が積層され、その上に配線層４６０となるアルミニウムシリコン（ＡｌＳｉ）から形成されるアルミニウムシリコン層（厚み：４μｍ）が積層されている。本発明として、このような形態としてもよい。なお、チタン層４７１の膜厚は５ｎｍおよび２０ｎｍでも、同様の結果が得られている。
Ｅ．第５実施形態：
図１４は、第５実施形態における半導体装置５０の構造を模式的に示す断面図である。第１実施形態と比較して、ショットキー電極と、バリアメタル層と、配線層とが異なるが、それ以外は同じである。
本実施形態において、ショットキー電極５９２として、ニッケル（Ｎｉ）から形成されるニッケル層（膜厚：１００ｎｍ）が形成され、その上に、バリアメタル層５７０として、モリブデン（Ｍｏ）から形成されるモリブデン層（膜厚：１００ｎｍ）が形成される。
本実施形態において、モリブデン層の上に、バリアメタル層５７２として、窒化チタン（ＴｉＮ）から形成される窒化チタン層（膜厚：２００ｎｍ）が形成され、その上に、配線層５６０として、アルミニウムシリコン（ＡｌＳｉ）から形成されるアルミニウムシリコン層（膜厚：４μｍ）が形成される。
本実施形態において、バリアメタル層５７２と配線層５６０は、端部Ｑより内側に形成される。具体的には、端部Ｑと配線層５６０との距離が０．２μｍ以上となるように形成される。このようにすることにより、配線層５６０の材料の半導体層１２０への到達を抑制できる。また、本実施形態によれば、角度θの制御は厳密性を要さず、また、ショットキー電極の形成方法を選択する際の選択肢が広がる。
図１５は、半導体装置５０を＋Ｚ軸方向から見た模式図である。絶縁層１８０は、半導体層１２０に対して傾斜している傾斜面を備え（図１４についても参照）、端部１８３と端部１８４については、第１実施形態における半導体装置１０と同じである。しかし、配線層５６０は、ショットキー電極５９２の一部のみを覆う構成となっており、かつ、端部１８３よりも内側に配する構成となっている。換言すると、積層方向から投影したときに、配線層５６０と絶縁層１８０とが離れている構成となっている。
Ｆ.その他の実施形態:
本発明は、上述の実施形態や実施例、変形例に限られるものではなく、その趣旨を逸脱しない範囲において種々の構成で実現することができる。例えば、発明の概要の欄に記載した各形態中の技術的特徴に対応する実施形態、実施例、変形例中の技術的特徴は、上述の課題の一部または全部を解決するために、あるいは、上述の効果の一部または全部を達成するために、適宜、差し替えや、組み合わせを行うことが可能である。また、その技術的特徴が本明細書中に必須なものとして説明されていなければ、適宜、削除することが可能である。
上述の実施形態において、絶縁層の各層を形成する手法は、ＡＬＤ法やＣＶＤ法に限らず、スパッタ法や塗布法などであってもよい。
上述の実施形態において、ショットキー電極、バリアメタル層、配線層の形成は、ショットキー電極を形成した後に、バリアメタル層、配線層を連続して形成する方法や、ショットキー電極とバリアメタル層を連続して形成した後に配線層、または、更なるバリアメタル層と配線層を形成する方法について説明したが、この方法に限られず、例えば、ショットキー電極、バリアメタル層、配線層を個別に形成してもよい。
上述の実施形態において、半導体装置は、バリアメタル層を備えているが、バリアメタル層を備えていなくてもよい。また、配線層は、アルミニウム（Ａｌ）や金（Ａｕ）などの単層でもよく、バリアメタル層を含む積層構造でもよい。
上述の実施形態における、絶縁層、配線層、バリアメタル層、ショットキー電極の組み合わせが、リーク電流の増加の抑制および各層の密着性の観点から好ましい組み合わせであるが、他の組み合わせとしてもよい。
上述の実施形態において、絶縁層は酸化シリコン（ＳｉＯ2）／酸化アルミニウム（Ａｌ2Ｏ3）を用いたが、これに限られず、単層や上記以外の積層構造であってもよい。絶縁層としては、酸化シリコン（ＳｉＯ2）、窒化シリコン（ＳｉＮ）、酸化アルミニウム（Ａｌ2Ｏ3）、酸窒化アルミニウム（ＡｌＯＮ）、酸化ジルコニウム（ＺｒＯ2）、酸窒化ジルコニウム（ＺｒＯＮ）、酸窒化シリコン（ＳｉＯＮ）、酸化ハフニウム（ＨｆＯ2）などが挙げられる。
上述の実施形態において、基板の材質は、窒化ガリウム（ＧａＮ）に限らず、ケイ素（Ｓｉ）、サファイア（Ａｌ2Ｏ3）、炭化ケイ素（ＳｉＣ）などであってもよい。
上述の実施形態において、ｎ型半導体層に含まれるドナーは、ケイ素（Ｓｉ）に限らず、ゲルマニウム（Ｇｅ）、酸素（Ｏ）などであってもよい。
上述の実施形態において、ショットキー電極の材質は、パラジウム（Ｐｄ）／ニッケル（Ｎｉ）（ニッケルが半導体層側）、またはニッケル（Ｎｉ）に限らず、他の積層構造および単層であってもよい。例えば、パラジウム（Ｐｄ）、白金（Ｐｔ）、金（Ａｕ）などの単層であってもよい。また、積層構造としては、例えば、白金（Ｐｔ）／ニッケル（Ｎｉ）や、モリブデン（Ｍｏ）／パラジウム（Ｐｄ）／ニッケル（Ｎｉ）（ニッケルが半導体層側）が挙げられる。
上述の実施形態において、半導体装置としてショットキーバリアダイオードを用いたが、これに限らず、ＭＥＳＦＥＴ（Metal-Semiconductor Field Effect Transistor）やＨＦＥＴ（hetero-FET）などでショットキー電極によってフィールドプレート構造が形成されたショットキー電極を用いた半導体装置に用いてもよい。
上述の実施形態において、裏面電極の材質は、チタン（Ｔｉ）およびアルミニウムシリコン（ＡｌＳｉ）の合金に限らず、アルミニウム（Ａｌ）、バナジウム（Ｖ）、ハフニウム（Ｈｆ）などの他の金属であってもよい。
１０…半導体装置
２０…半導体装置
３０…半導体装置
４０…半導体装置
５０…半導体装置
１１０…基板
１２０…半導体層
１２１…界面
１６０…配線層
１７０…バリアメタル層
１８０…絶縁層
１８１…第１の絶縁層
１８２…第２の絶縁層
１８３…端部
１８４…端部
１８５…開口部
１９２…ショットキー電極
１９３…ニッケル層
１９４…パラジウム層
１９８…裏面電極
２６０…配線層
２７０…バリアメタル層
２９２…ショットキー電極
２９３…ショットキー電極
３６０…配線層
３７０…バリアメタル層
３７２…バリアメタル層
４６０…配線層
４７０…バリアメタル層
４７１…チタン層
４７２…窒化チタン層
４７３…チタン層
５６０…配線層
５７０…バリアメタル層
５７２…バリアメタル層
５９２…ショットキー電極
９００…半導体
Ｌ…側壁
Ｑ…端部
ｒ…距離
ｓ…距離
ｄ…距離
ｅ…距離

Claims (17)

  1. 半導体により形成される半導体層と、
    電気絶縁性を有し、前記半導体層の一部を覆う絶縁層と、
    前記半導体層上に形成され、前記半導体層の電子親和力と仕事関数との差が０．５ｅＶ以上であり、前記絶縁層の表面まで延伸することによりフィールドプレート構造を形成する第１の電極層と、
    前記第１の電極層の少なくとも一部を覆う、導電性の第２の電極層と、
    を含み、
    前記第１の電極層のうち、前記半導体層と接する部分の端部と、前記第２の電極層との距離が０．２μｍ以上であり、
    積層方向から投影したときに、前記第２の電極層と前記絶縁層とが離れている、半導体装置。
  2. 請求項１に記載の半導体装置であって、
    前記絶縁層と前記第２の電極層との距離が０．２μｍ以上である、半導体装置。
  3. 請求項１または請求項２に記載の半導体装置であって、
    前記絶縁層の側壁を覆う前記第１の電極層の膜厚は、前記側壁以外の前記絶縁層を覆う前記第１の電極層の膜厚以上である、半導体装置。
  4. 請求項１から請求項３のいずれか１項に記載の半導体装置であって、
    前記絶縁層の側壁は、前記半導体層の表面に対して傾斜している傾斜面を有する、半導体装置。
  5. 請求項４に記載の半導体装置であって、
    前記傾斜面の角度は、前記半導体層の表面に対して１３５°以上１８０°未満である、半導体装置。
  6. 請求項１から請求項５のいずれか１項に記載の半導体装置であって、
    前記半導体層と接する第１の電極層は、ニッケルから形成される、半導体装置。
  7. 請求項１から請求項６のいずれか１項に記載の半導体装置であって、
    前記第１の電極層は、複数層から構成される、半導体装置。
  8. 請求項１から請求項７のいずれか１項に記載の半導体装置であって、
    前記第２の電極層は、主にアルミニウムから形成される、半導体装置。
  9. 請求項１から請求項８のいずれか１項に記載の半導体装置であって、
    前記第１の電極層の膜厚は、０．１μｍ以上である、半導体装置。
  10. 請求項１から請求項９までのいずれか１項に記載の半導体装置であって、
    前記第１の電極層と前記第２の電極層との間に、金属の拡散を抑制する第３の電極層を備える、半導体装置。
  11. 請求項１０に記載の半導体装置であって、
    前記第３の電極層は複数層から構成される、半導体装置。
  12. 請求項１０または請求項１１に記載の半導体装置であって、
    前記第３の電極層は、モリブデン、バナジウム、チタンおよび窒化チタンからなる群より選ばれた少なくとも1種の金属またはその合金を含む、半導体装置。
  13. 請求項１０から請求項１２のいずれか１項に記載の半導体装置であって、
    前記第３の電極層の膜厚は、０．１μｍ以上である、半導体装置。
  14. 請求項１から請求項１３のいずれか１項に記載の半導体装置であって、
    前記半導体層は、主に窒化ガリウムから形成される、半導体装置。
  15. 半導体層を形成する工程と、
    電気絶縁性を有し、前記半導体層の一部を覆う絶縁層を形成する工程と、
    前記半導体層上に形成され、前記半導体層の電子親和力と仕事関数との差が０．５ｅＶ以上であり、前記絶縁層の表面まで延伸することによりフィールドプレート構造を形成する第１の電極層を形成する工程と、
    前記第１の電極層の少なくとも一部を覆う、導電性の第２の電極層を形成する工程と、
    を含み、
    前記第１の電極層のうち、前記半導体層と接する部分の端部と、前記第２の電極層との距離が０．２μｍ以上となり、
    積層方向から投影したときに、前記第２の電極層と前記絶縁層とが離れている、半導体装置の製造方法。
  16. 請求項１５に記載の半導体装置の製造方法であって、
    前記第１の電極層を形成する方法は、蒸着法であって、ターゲットの放射方向に対して前記半導体層が載置されるステージを斜めにセットし、前記ステージを公転および自転させながら行なう方法である、半導体装置の製造方法。
  17. 請求項１５に記載の半導体装置の製造方法であって、
    前記第１の電極層を形成する方法は、スパッタ法であって、ターゲットに印加する電力の一部を、バイアス電力として前記半導体層が載置されるステージに印加する方法である、半導体装置の製造方法。
JP2014082146A 2014-04-11 2014-04-11 半導体装置、半導体装置の製造方法 Active JP6269276B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014082146A JP6269276B2 (ja) 2014-04-11 2014-04-11 半導体装置、半導体装置の製造方法
US14/612,036 US9711661B2 (en) 2014-04-11 2015-02-02 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014082146A JP6269276B2 (ja) 2014-04-11 2014-04-11 半導体装置、半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2015204332A JP2015204332A (ja) 2015-11-16
JP6269276B2 true JP6269276B2 (ja) 2018-01-31

Family

ID=54265762

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014082146A Active JP6269276B2 (ja) 2014-04-11 2014-04-11 半導体装置、半導体装置の製造方法

Country Status (2)

Country Link
US (1) US9711661B2 (ja)
JP (1) JP6269276B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015166608A1 (ja) * 2014-04-30 2015-11-05 三菱電機株式会社 炭化珪素半導体装置
US9960247B2 (en) * 2016-01-19 2018-05-01 Ruigang Li Schottky barrier structure for silicon carbide (SiC) power devices
JP2017139293A (ja) * 2016-02-02 2017-08-10 トヨタ自動車株式会社 ダイオード
JP2018037585A (ja) 2016-09-02 2018-03-08 豊田合成株式会社 半導体装置およびその製造方法
JP6558385B2 (ja) * 2017-02-23 2019-08-14 トヨタ自動車株式会社 半導体装置の製造方法
JPWO2021010427A1 (ja) * 2019-07-16 2021-01-21
CN112186033A (zh) * 2020-10-22 2021-01-05 西安电子科技大学 带有斜场板的氮化镓结势垒肖特基二极管及其制作方法

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4617130Y1 (ja) * 1970-02-25 1971-06-15
JPS61234074A (ja) * 1985-04-09 1986-10-18 Tdk Corp シヨツトキ−バリヤ型半導体装置
JPS63311741A (ja) * 1987-06-13 1988-12-20 Sony Corp 半導体装置の製造方法
US4987562A (en) * 1987-08-28 1991-01-22 Fujitsu Limited Semiconductor layer structure having an aluminum-silicon alloy layer
JP2687017B2 (ja) * 1989-08-14 1997-12-08 サンケン電気 株式会社 ショットキバリア半導体装置
JPH0480962A (ja) * 1990-07-24 1992-03-13 Shindengen Electric Mfg Co Ltd ショットキバリアダイオード
US6566692B2 (en) * 2000-08-11 2003-05-20 Matsushita Electric Industrial Co., Ltd. Electron device and junction transistor
JP2002217132A (ja) * 2001-01-23 2002-08-02 Sony Corp 真空蒸着装置
US20030015708A1 (en) * 2001-07-23 2003-01-23 Primit Parikh Gallium nitride based diodes with low forward voltage and low reverse current operation
JP2003273350A (ja) * 2002-03-15 2003-09-26 Nec Corp 半導体装置及びその製造方法
JP2004103971A (ja) * 2002-09-12 2004-04-02 Hitachi High-Technologies Corp ダマシン処理方法、ダマシン処理装置および、ダマシン構造
JP2005286197A (ja) * 2004-03-30 2005-10-13 Shindengen Electric Mfg Co Ltd 半導体装置およびその製造方法
JP5082392B2 (ja) 2006-11-06 2012-11-28 住友電気工業株式会社 ショットキバリアダイオード
JP2008147388A (ja) 2006-12-08 2008-06-26 Sumitomo Electric Ind Ltd ショットキバリアダイオード、およびショットキバリアダイオードを作製する方法
JP2008258504A (ja) 2007-04-06 2008-10-23 Sumitomo Electric Ind Ltd 窒化物半導体素子
JP5446161B2 (ja) 2007-08-31 2014-03-19 住友電気工業株式会社 ショットキーバリアダイオードおよびその製造方法
JP2009059912A (ja) * 2007-08-31 2009-03-19 Sumitomo Electric Ind Ltd ショットキーバリアダイオード
JP2009076866A (ja) 2007-08-31 2009-04-09 Sumitomo Electric Ind Ltd ショットキーバリアダイオード
JP4598093B2 (ja) 2008-02-15 2010-12-15 株式会社日立ハイテクノロジーズ 不良検査装置
US20100012168A1 (en) * 2008-07-18 2010-01-21 Honeywell International Quantum dot solar cell
EP2320465A4 (en) 2008-08-05 2014-01-22 Sumitomo Electric Industries SCHOTTKY DIODE AND MANUFACTURING PROCESS FOR A SCHOTTKY DIODE
JP5445899B2 (ja) 2008-08-26 2014-03-19 住友電気工業株式会社 ショットキーバリアダイオード
JP2010166012A (ja) * 2008-12-17 2010-07-29 Sumitomo Electric Ind Ltd オーミック電極、半導体装置、オーミック電極の製造方法および半導体装置の製造方法
JP2010219130A (ja) * 2009-03-13 2010-09-30 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
JP5612830B2 (ja) * 2009-05-18 2014-10-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5525940B2 (ja) * 2009-07-21 2014-06-18 ローム株式会社 半導体装置および半導体装置の製造方法
JP5564884B2 (ja) 2009-10-08 2014-08-06 住友電気工業株式会社 ショットキーバリアダイオード
US9142631B2 (en) * 2010-03-17 2015-09-22 Cree, Inc. Multilayer diffusion barriers for wide bandgap Schottky barrier devices
JP2011238866A (ja) * 2010-05-13 2011-11-24 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP5414715B2 (ja) * 2011-03-04 2014-02-12 株式会社日立製作所 窒化物半導体ダイオード
KR101261928B1 (ko) * 2011-11-07 2013-05-08 현대자동차주식회사 실리콘 카바이드 쇼트키 베리어 다이오드의 제조방법
JP2014036215A (ja) * 2012-08-10 2014-02-24 Sharp Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20150295096A1 (en) 2015-10-15
JP2015204332A (ja) 2015-11-16
US9711661B2 (en) 2017-07-18

Similar Documents

Publication Publication Date Title
JP6269276B2 (ja) 半導体装置、半導体装置の製造方法
JP6260553B2 (ja) 半導体装置およびその製造方法
JP6197427B2 (ja) ショットキーバリアダイオード
JP6241099B2 (ja) 半導体装置
JP6149786B2 (ja) 半導体装置および半導体装置の製造方法
JP6179445B2 (ja) 縦型ショットキーバリアダイオード、縦型ショットキーバリアダイオードの製造方法
JP6007771B2 (ja) 半導体装置
JP5949516B2 (ja) 半導体装置の製造方法
JP2015204333A (ja) 半導体装置および半導体装置の製造方法
JP6344264B2 (ja) 半導体装置およびその製造方法
US9391150B2 (en) Semiconductor Device
JP6241100B2 (ja) Ｍｏｓｆｅｔ
JP6369366B2 (ja) 半導体装置の製造方法
JP6485303B2 (ja) 半導体装置およびその製造方法ならびに電力変換装置
JP2015204335A (ja) 半導体装置および半導体装置の製造方法
JP6398909B2 (ja) ショットキーバリアダイオード及びその製造方法
JP6176131B2 (ja) 半導体装置の製造方法
US10825955B2 (en) Method for manufacturing light-emitting element
JP6597253B2 (ja) 半導体装置の製造方法
CN105448694A (zh) 半导体装置及其制造方法
JP2018046087A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160525

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170228

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170428

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170725

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171012

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20171020

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171218

R150 Certificate of patent or registration of utility model

Ref document number: 6269276

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150