JP2687017B2 - ショットキバリア半導体装置 - Google Patents

ショットキバリア半導体装置

Info

Publication number
JP2687017B2
JP2687017B2 JP1207832A JP20783289A JP2687017B2 JP 2687017 B2 JP2687017 B2 JP 2687017B2 JP 1207832 A JP1207832 A JP 1207832A JP 20783289 A JP20783289 A JP 20783289A JP 2687017 B2 JP2687017 B2 JP 2687017B2
Authority
JP
Japan
Prior art keywords
layer
metal layer
schottky barrier
metal
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1207832A
Other languages
English (en)
Other versions
JPH0373573A (ja
Inventor
正行 花岡
豊 吉沢
Original Assignee
サンケン電気 株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by サンケン電気 株式会社 filed Critical サンケン電気 株式会社
Priority to JP1207832A priority Critical patent/JP2687017B2/ja
Publication of JPH0373573A publication Critical patent/JPH0373573A/ja
Application granted granted Critical
Publication of JP2687017B2 publication Critical patent/JP2687017B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体装置、特に多層電極を有するショット
キバリア半導体装置に関連する。
従来技術及び本発明の解決すべき課題 シリコン半導体基板(シリコン半導体チップ)のn形
半導体領域上面にMo(モリブデン)層、Ti(チタン)
層、Ni(ニッケル層)が順次積層された多層電極から成
るアノード電極が形成されたショットキバリアダイオー
ドがある。上記アノード電極において、Mo層はn形半導
体領域との界面にショットキバリアを形成するバリア金
属層であり、Ni層は半田を良好に付着できる半田付け用
金属層であり、Ti層はMo層とNi層との間に介在し両層の
密着性を向上させるグリュー(糊)金属層として機能す
る。このため、上記アノード電極のNi層上にはリード電
極を良好に半田付けできるし、各金属層間の密着性も良
好である。
しかしながら、上記構造のショットキバリアダイオー
ドの電気的特性は、種々の要因で変動することがあっ
た。特に、逆方向特性での漏れ電流はしばしば設定レベ
ルよりも大きくなり、高い製品歩留まりが得られなかっ
た。上記問題を解決するため、種々の工夫がなされたが
いまだ十分な解決策が得られていないのが実状である。
そこで、本発明は上記問題が解決されたショットキバ
リア半導体装置を提供することを目的とする。
課題を解決するための手段 本発明によるショットキバリア半導体装置は、半導体
領域(3)と、半導体領域(3)に隣接して形成された
多層電極とを有する。多層電極は半導体領域(3)の一
方の主面に隣接して形成された第1の金属層(10)と、
第1の金属層(10)の上方に電気的に接続された状態で
形成されたアルミニウムから成る第2の金属層(12)
と、第2の金属層(12)の上面に電気的に接続された状
態で形成された第3の金属層(13)と、第3の金属層
(13)の上面に形成され且つリード電極の半田付けが可
能な第4の金属層(14)とを備ている。第1の金属層
(10)は半導体領域(3)との間にショットキバリア
(11)を形成する。第3の金属層(13)は、第2の金属
層(12)及び第4の金属層(14)とは異なる金属から成
り且つ第2の金属層(12)及び第4の金属層(14)に対
して良好な接着性を有する。第2の金属層(12)は第3
の金属層(13)及び第4の金属層(14)の外縁より外側
に延び出し、フィールドプレートを形成する。このショ
ットキバリア半導体装置では、第2の金属層(12)は真
空蒸着によって形成され且つ柔軟性を有する。第2の金
属層(12)の層厚は第1の金属層(10)の層厚よりも大
きく且つ第3の金属層(13)と第4の金属層(14)の層
厚を加えた層厚よりも大きい1.0〜4.0μmの厚さを有す
る。
作 用 第1の金属層(10)の層厚よりも大きく且つ柔軟性の
ある第2の金属層(12)が第3の金属層(13)と第4の
金属層(14)を加えた層厚よりも大きい1.0〜4.0μmの
厚さを有するので、第2の金属層(12)を外的衝撃及び
外的応力に対する緩衝層として作用させることができ
る。即ち、多層電極が加熱されたとき、半導体領域
(3)及び第1の金属層(10)への熱応力及び熱衝撃を
緩和すると共に、多層電極に機械的衝撃が加えられたと
き、半導体領域(3)及び第1の金属層(10)への衝撃
力及び機械的応力を緩和することが可能である。また、
第2の金属層(12)により、半導体領域(3)及び第1
の金属層(10)への第3の金属層(13)の拡散を防止す
ることができる。
実 施 例 以下、本発明の一実施例に係るショットキバリアダイ
オード及びその製造方法を第1図及び第2図について説
明する。
第1図は本実施例によるショットキバリアダイオード
の部分断面図を示す。このショットキバリアダイオード
を形成するには、まず、第2図(A)に示すシリコン半
導体基板(1)を用意する。シリコン半導体基板(1)
は、出発母材である高不純物濃度のn形領域(2)とそ
の上面にエピタキシャル成長によって形成されたn-形領
域(3)とを有する。
次に、第2図(A)のシリコン半導体基板(1)に酸
化雰囲気中で熱処理を施して、シリコン半導体基板
(1)の上面全域にシリコン酸化膜を形成する。続い
て、このシリコン酸化膜の一部をエッチング除去して、
第2図(B)に示すように、開口(4)を有するシリコ
ン酸化膜(5)を形成する。開口(4)は、シリコン半
導体基板(1)の上面から見てシリコン酸化膜(5)に
環状に形成されている。
次に、周知の熱拡散法によって開口(4)からn-形領
域(3)内にP形の不純物としてボロンを導入してn-
領域(3)にp+形領域(7)を形成する。p+形領域
(7)の表面はシリコン半導体基板(1)の上面に露出
し、シリコン半導体基板(1)の上面を見たときn-形領
域(3)内に環状に形成されている。p+形領域(7)は
周知のガードリング領域として機能し、ショットキバリ
アの周辺耐圧の向上に寄与する。また、熱拡散によって
シリコン半導体基板(1)の下面全域にわたってn形の
不純物としてリンを導入する。これによって、n形領域
(2)内に更に高不純物濃度のn+領域(8)が形成され
る。n+形領域(8)はn-形領域(3)及びn形領域
(2)とともにショットキバリアダイオードのカソード
領域として機能する。なお、開口(4)には上記拡散工
程において第2図(C)のようにシリコン酸化膜(5)
が形成される。続いて、シリコン酸化膜(6)の素子周
辺側及び素子中央側をエッチングして除去するととも
に、シリコン酸化膜(6)の素子中央側もエッチング除
去する。これにより、第2図(D)に示すように、p+
領域(7)の素子中央側とp+形領域(7)に囲まれた部
分のn-形領域(3)の表面がシリコン半導体基板(1)
の上面に露出する。シリコン半導体基板(1)の上面に
は、シリコン酸化膜(5)とそれに隣接するシリコン酸
化膜(6)とが図示のように部分的に残存している。以
下、この残存したシリコン酸化膜(5)(6)を合わせ
て絶縁膜(9)と称する。絶縁膜(9)は、p+形領域
(7)の素子周辺側の上面を被覆するように環状に形成
されており、その外周端はn-形領域(3)とp+形領域
(7)によって形成されるpn接合(10′)の表面露出部
を越えてn-形領域(3)の上面まで延在する。
次に、第2図(E)に示すように、シリコン半導体基
板(1)の上面全体に、周知の真空蒸着法によってMo層
(10)を約3000Åの厚さで形成する。続いて、Mo層(1
0)をシンタリングする。これにより、Mo層(10)とn-
形領域(3)との間にはMoシリサイド層(図示は省略)
が形成される。本実施例ではMoシリサイド層を含めてMo
層(10)と呼ぶ。Mo層(10)とn-形領域(3)との間に
はショットキバリア(11)が形成される。なお、Mo層
(10)とp+形領域(7)との界面にはショットキバリア
が形成されず、両者はオーミック接続する。
次に、第2図(F)に示すように、蒸着物質を順次A
l、Ti、Niに切換える連続真空蒸着方法でMo層(10)の
上面全域にAl層(12)とTi層(13)とNi層(14)を低圧
下で形成する。Al層(12)、Ti層(13)及びNi層(14)
の厚さは、それぞれ3μm、1000Å、5000Åである。こ
こで、Ni層(14)は外部リードを半田付けするための表
面金属層であり、Ti層(13)はAl層(12)とNi層(14)
との密着性を向上させるためのグリュー金属層である。
また、シリコン半導体基板(1)の下面全域には、N+
領域(8)とオーミック接触するTi層(15)及びNi層
(16)をそれぞれ1000Å及び5000Åの厚さで連続して真
空蒸着する。Mo層(10)、Al層(12)、Ti層(13)及び
Ni層(14)は全体としてショットキバリアダイオードの
アノード電極として機能し、Ti層(15)とNi層(16)は
カソード電極として機能する。
次に、上記アノード電極とカソード電極にシンタリン
グを施した後、Ni層(14)とTi層(13)の素子周辺側を
エッチング除去する。Ni層(14)及びTi層(13)はシリ
コン半導体基板(1)の上面から見たとき、絶縁膜
(9)よりも素子中央側に配置される。その後、Mo層
(10)とAl層(12)の素子周辺側をエッチング除去して
第1図に示すショットチキバリアダイオードを得る。Mo
層(10)とAl層(12)は、Ti層(13)及びNi層(14)よ
りも素子周辺側に延在しており、その外周端はpn接合
(10′)の表面露出部分を越えて絶縁膜(9)の上面ま
で延在する。Mo層(10)とAl層(12)のp+形領域(7)
よりも素子周辺側に延在した部分は、周知のフィールド
プレートとして作用し、ガードリング領域の周辺耐圧向
上に寄与する。
本実施例のショットキバリアダイオードによれば以下
の効果が得られる。
(1) 肉厚かつ柔軟性のあるAl層(12)が衝撃緩衝用
の金属層として機能する。このため、リード電極のNi層
(14)への半田付けに伴う熱応力や製品使用時の周囲温
度の変化による歪や熱応力がアノード電極に生じたとき
や、チップ製造時やチップ組込時に機械的衝撃がアノー
ド電極に加わったとき、これらの熱的機械的衝撃の半導
体基板(1)の表面への伝達をAl層(12)によって効果
的に緩和できる。
したがって、機械的衝撃や熱応力によって半導体基板
(1)の表面に発生する損傷を抑制し、漏れ電流の増大
を阻止する。また、半導体基板(1)の表面の漏れ電流
を増大する直接の原因とはならない微小な損傷が、ヒー
トサイクル等によって漏れ電流を増大させるレベルにま
で成長することも防止される。したがって、漏れ電流が
増大する従来の欠点を解消でき、所望の電気的特性のシ
ョットキバリアダイオードが実現される。
(2) 平面的に見て、半田付着性の良いNi層(14)の
外周側を半田付着性の悪いAl層(12)が隣接して包囲し
た構造となっている。したがって、リード電極をNi層
(14)に半田付けした場合、半田がNi層(14)の上面に
のみ広がり、フィールドプレートとして働くAl層(12)
の外周部にまで半田が広がらない。結果として、半田の
凝固に伴う引張り応力等によって電極の周辺部に剥離等
が発生せず、上記(1)の効果と相俟って漏れ電流の増
大を効果的に抑制できる。
(3) Al層(12)、Ti層(13)及びNi層(14)を連続
して真空蒸着するので、Al層(12)とTi層(13)との密
着性及びTi層(13)とNi層(14)の密着性が良好とな
る。また、Mo層(10)とAl層(12)との密着性も良好で
あるから全体として金属層間の密着性が十分に改善され
る。
変 形 例 本発明の上記実施例は種々の変更が可能である。例え
ば、Al層(12)の最適な厚みは、Al層(12)の上方又は
下方に配置される金属層の厚み等の条件によって異な
る。しかしながら、衝撃/応力の緩和作用が十分に得ら
れる点及び生産性の面から、Al層(12)の厚みは0.3〜
6.0μm、望ましくは1.0〜4.0μmに設定するのが良
い。
また、第1の金属層をCr(クロム)、Pd(パラジウ
ム)、Pt(プラチナ)等から成るバリア金属層とした場
合にも本発明は有効である。表面金属層は、Ni層(14)
以外に半田付け可能なAg(銀)、Pd(パラジウム)、Cu
(銅)等で形成してもよい。グリュー金属層は、Ti層
(13)の他にCr(クロム)等で形成してもよい。Ti層
(13)及びNi層(14)の外周端をNo層(10)及びAl層
(12)の外周端側まで延在させてもよい。Mo層(10)の
外周端をAl層(12)の外周端よりも内側に形成してもよ
い。更に、Mo層(10)及びAl層(12)を平面的に見てp+
形領域(7)の内側にのみ形成してフィールドプレート
を設けない構造とした場合にも有効である。
発明の効果 本発明では、フィールドプレートを形成する第2の金
属層によって半導体領域及びバリア金属への熱応力、熱
衝撃、衝撃力及び機械的応力を抑制するとともに、不必
要な半田の這い出しを防止することが可能となり、第3
の金属層を介して第2と第4の金属層とを良好に付着す
ることができる。これにより、半導体領域とバリア金属
との界面に剥離又はクラックが発生又は成長することを
防止し、漏れ電流の増大を阻止することができる。ま
た、第2の金属層により、半導体領域及びバリア金属へ
の上方の金属層の拡散を防止することができる。このた
め、電極が加熱されたり機械的衝撃を与えられても、長
期間電気的特性が劣化しないショットキバリア半導体装
置を得ることができる。
【図面の簡単な説明】 第1図は本発明による一実施例としてのショットキバリ
アダイオードの断面図、第2図はこのショットキバリア
ダイオードの各製造工程でのダイオードチップの断面を
示し、第2図(A)は半導体基板の断面図、第2図
(B)は開口を有するシリコン酸化膜を形成した半導体
基板の断面図、第2図(C)はp+形領域を形成した後の
半導体基板の断面図、第2図(D)は、シリコン酸化膜
の一部をエッチングして除去した状態を示す断面図、第
2図(E)は第2図(D)に示す半導体基板の上面にMo
層を形成した状態を示す断面図、第2図(F)は連続真
空蒸着方法でMo層の上面全域にAl層,Ti層及びNi層を順
次低圧下で形成した状態を示す断面図である。 (3)……半導体領域、(10)……第1の金属層、(1
1)……ショットキバリア、(12)……第2の金属層、
(13)……第3の金属層、(14)……第4の金属層、

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】半導体領域(3)と、該半導体領域(3)
    に隣接して形成された多層電極とを有し、該多層電極は
    前記半導体領域(3)の一方の主面に隣接して形成され
    た第1の金属層(10)と、前記第1の金属層(10)の上
    方に電気的に接続された状態で形成されたアルミニウム
    から成る第2の金属層(12)と、前記第2の金属層(1
    2)の上面に電気的に接続された状態で形成された第3
    の金属層(13)と、該第3の金属層(13)の上面に形成
    され且つリード電極の半田付けが可能な第4の金属層
    (14)とを備え、前記第1の金属層(10)は前記半導体
    領域(3)との間にショットキバリア(11)を形成し、
    前記第3の金属層(13)は、前記第2の金属層(12)及
    び前記第4の金属層(14)とは異なる金属から成り且つ
    前記第2の金属層(12)及び前記第4の金属層(14)に
    対して良好な接着性を有し、前記第2の金属層(12)は
    前記第3の金属層(13)及び第4の金属層(14)の外縁
    より外側に延び出してフィールドプレートを形成するシ
    ョットキバリア半導体装置において、 前記第2の金属層(12)は真空蒸着によって形成され且
    つ柔軟性を有し、 前記第2の金属層(12)の層厚は前記第1の金属層(1
    0)の層厚よりも大きく且つ前記第3の金属層(13)と
    前記第4の金属層(14)の層厚を加えた層厚よりも大き
    い1.0〜4.0μmの厚さを有することを特徴とするショッ
    トキバリア半導体装置。
JP1207832A 1989-08-14 1989-08-14 ショットキバリア半導体装置 Expired - Fee Related JP2687017B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1207832A JP2687017B2 (ja) 1989-08-14 1989-08-14 ショットキバリア半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1207832A JP2687017B2 (ja) 1989-08-14 1989-08-14 ショットキバリア半導体装置

Publications (2)

Publication Number Publication Date
JPH0373573A JPH0373573A (ja) 1991-03-28
JP2687017B2 true JP2687017B2 (ja) 1997-12-08

Family

ID=16546258

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1207832A Expired - Fee Related JP2687017B2 (ja) 1989-08-14 1989-08-14 ショットキバリア半導体装置

Country Status (1)

Country Link
JP (1) JP2687017B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100433274C (zh) * 2007-04-29 2008-11-12 济南晶恒有限责任公司 一种功率肖特基器件势垒的制作方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03177069A (ja) * 1989-12-05 1991-08-01 Fuji Electric Co Ltd ショットキー・バリア・ダイオード
JPH03209770A (ja) * 1990-01-11 1991-09-12 Fuji Electric Co Ltd ショットキーバリアダイオード
JP2005286197A (ja) * 2004-03-30 2005-10-13 Shindengen Electric Mfg Co Ltd 半導体装置およびその製造方法
JP2006024829A (ja) 2004-07-09 2006-01-26 Toshiba Corp 半導体装置及びその製造方法
JP6269276B2 (ja) * 2014-04-11 2018-01-31 豊田合成株式会社 半導体装置、半導体装置の製造方法
CN113314412A (zh) * 2021-06-24 2021-08-27 弘大芯源(深圳)半导体有限公司 一种制造肖特基二极管的方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS582023A (ja) * 1981-06-26 1983-01-07 Internatl Rectifier Corp Japan Ltd プレ−ナ−形半導体装置
JPS62295452A (ja) * 1986-05-19 1987-12-22 Sanyo Electric Co Ltd 電極形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100433274C (zh) * 2007-04-29 2008-11-12 济南晶恒有限责任公司 一种功率肖特基器件势垒的制作方法

Also Published As

Publication number Publication date
JPH0373573A (ja) 1991-03-28

Similar Documents

Publication Publication Date Title
JP5004800B2 (ja) 炭化ケイ素デバイス用のはんだ付け可能上部金属
JP4815905B2 (ja) 半導体装置およびその製造方法
US9412880B2 (en) Schottky diode with improved surge capability
JP3339552B2 (ja) 半導体装置及びその製造方法
JP2687017B2 (ja) ショットキバリア半導体装置
JP5593619B2 (ja) ショットキーバリアダイオードとその製造方法
JP4091931B2 (ja) SiC半導体装置およびSiC半導体装置の製造方法
JP2005019798A (ja) モールド型半導体装置及びその製造方法
JPH1022322A (ja) 半導体装置
JP2009224641A (ja) 炭化珪素半導体装置およびその製造方法
JP4087368B2 (ja) SiC半導体装置の製造方法
JP4030273B2 (ja) 半導体装置
JP3067034B2 (ja) ショットキーバリア半導体装置
JP3858693B2 (ja) 半導体素子の製造方法
JP2708798B2 (ja) 炭化ケイ素の電極形成方法
JPH1117197A (ja) ショットキーダイオードおよびその製造方法
JPH08130317A (ja) 抵抗性フィ−ルドプレ−トを備えた半導体装置
JP3823826B2 (ja) 半導体素子の製造方法
JP2518065B2 (ja) 半導体素子の製造方法
JPH0682630B2 (ja) 半導体素子の多層電極の製造方法
JPS6325507B2 (ja)
JPH04239176A (ja) ショットキ障壁を有する半導体装置
EP0266093B1 (en) Process of making a high power multi-layer semiconductive switching device with multiple parallel contacts
JPS6141248Y2 (ja)
JPH0883918A (ja) 半導体装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees