JP5004800B2 - 炭化ケイ素デバイス用のはんだ付け可能上部金属 - Google Patents

炭化ケイ素デバイス用のはんだ付け可能上部金属 Download PDF

Info

Publication number
JP5004800B2
JP5004800B2 JP2007538120A JP2007538120A JP5004800B2 JP 5004800 B2 JP5004800 B2 JP 5004800B2 JP 2007538120 A JP2007538120 A JP 2007538120A JP 2007538120 A JP2007538120 A JP 2007538120A JP 5004800 B2 JP5004800 B2 JP 5004800B2
Authority
JP
Japan
Prior art keywords
passivation layer
semiconductor device
contact
solderable
solderable contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007538120A
Other languages
English (en)
Other versions
JP2008518445A (ja
Inventor
カルタ ロッサノ
ベッレモ ラウラ
メルリン ルイジ
Original Assignee
シリコニクス テクノロジー シー．ブイ．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シリコニクス テクノロジー シー．ブイ． filed Critical シリコニクス テクノロジー シー．ブイ．
Publication of JP2008518445A publication Critical patent/JP2008518445A/ja
Application granted granted Critical
Publication of JP5004800B2 publication Critical patent/JP5004800B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0312—Inorganic materials including, apart from doping materials or other impurities, only AIVBIV compounds, e.g. SiC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/37124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H01L2224/37599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01055—Cesium [Cs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H01L2924/13032—SITh - Static Induction Thyristor, or FCTh - Field Controlled Thyristor - containing a gate structure that can shut down anode current flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Die Bonding (AREA)

Description

本出願は、「炭化ケイ素ダイ用のはんだ付け可能上部金属」という発明の名称で、２００４年１０月２１日に提出した米国仮特許願第６０／６２０７５６号に関連するものである。
本発明は、一般的には半導体デバイス、より詳細には、炭化ケイ素半導体デバイス用のはんだ付け可能コンタクトに関する。
炭化ケイ素（ＳｉＣ）は、高出力デバイス用の成熟技術になりつつあり、例えば、ショットキーダイオード、トランジスタＪＦＥＴ、およびＭＯＳＦＥＴなどの高性能デバイスを製作するのに使用される。ＳｉＣデバイスは、ワイヤーボンドが、例えば、デバイスの電極をデバイスパッケージのリードフレームに接続させるように、パッケージすることができる。
しかし、ＳｉＣデバイスの高性能特性を十分に引き出すために、デバイスパッケージのタイプは、例えば、デバイスの１つ以上の電極が、デバイスパッケージに電気的かつ機械的に直接接続されるか、またはクリップ／ストラップによって、デバイスパッケージのリードフレームに接続されることが必要である。
これらのタイプのデバイスパッケージは、標準のはんだ付け可能パッケージ、フリップドＳｉＣパッケージ、クリップアタッチパッケージ、およびダイレクトＦＥＴ（登録商標）（ＤｉｒｅｃｔＦＥＴ（登録商標））パッケージを含んでいる。
ＳｉＣデバイスの電極へ、これらのタイプの直接接続するために、はんだなどのような導電性接着剤が必要である。しかし、ＳｉＣデバイスの１つ以上の電極は、多くの場合、アルミニウムのような、はんだに容易に付着しない金属から形成されている。
従って、これらの電極へのはんだベースの接続を形成するために、多くの場合、はんだ付け可能コンタクトが電極の表面に直接形成され、次に、例えば、パッケージ接続が、このはんだ付け可能コンタクトに行われる。はんだ付け可能コンタクトの一例は、銀を含有する合金である。
周知のように、デバイスの電極は、絶縁パッシベーション層によって、デバイスターミネーションのようなデバイスの他の表面から絶縁される。このように、はんだ付け可能コンタクトとともに、信頼性の高いパッシベーションを形成することは難しい。例えば、はんだ付け可能コンタクトを形成するのに必要である金属堆積、洗浄、およびエッチング工程は、パッシベーション／ターミネーション層を損傷するか、または変質させるおそれがある。
その上に、電界および湿気に長期にわたって曝されると、例えば、銀イオンが、はんだ付け可能コンタクトから移動し、デンドライトを形成することがわかった。このマイグレーションは、金属エレクトロマイグレーションと呼ばれる。
はんだが、例えば電極をデバイスパッケージに取り付けるために、はんだ付け可能コンタクトの表面に施されると、はんだは、通常コンタクトの表面に沿って露出した銀を溶解し、はんだ合金を形成する。その結果、銀は合金内に捕捉され、はんだ付け可能コンタクトから移動して、デンドライトを生じることはない。
しかし、デバイスのパッシベーション層は、多くの場合、例えば電極の端部に重なる。その結果、パッシベーション層は、所与の電極のはんだ付け可能コンタクトに当接接触し、コンタクトの外面の部分を隠すので、これらの面に沿った銀に、はんだ付け中に達することができない。
この銀は、移動するイオンの源であり、パッシベーション層を越えて移動し、デンドライトを形成する。時間がたてば、このデンドライトは、パッシベーション層を損傷して、デバイスの信頼性を低下させる。一例として、デンドライトは、デバイス電極とデバイスターミネーションとの間に導電性ブリッジを形成する。
従って、ＳｉＣデバイスの信頼性に影響を及ぼさない、はんだ付け可能コンタクトを提供することが望ましい。
本発明の実施形態によれば、ＳｉＣデバイスは、ＳｉＣ基板の上面に少なくとも１つの電源電極を含んでいる。このデバイスは、例えばショットキーダイオードである。
またこのデバイスは、例えば電源電極の外周辺端部に重なり、かつ電極の外周辺端部を囲む半絶縁性パッシベーション層を備えている。ショットキーダイオードの場合には、このパッシベーション層は、電源電極を囲むターミネーション領域に広がっている。
さらに、このデバイスは、電源電極の上面に堆積したはんだ付け可能コンタクトを備えている。はんだ付け可能コンタクトは、例えば、銀を含有する３種類の金属から成る積み重ねのような銀含有コンタクトである。一例として、３種類の金属から成る積み重ねは、チタニウム／ニッケル／銀の積み重ね、クロム／ニッケル／銀の積み重ね、または当技術分野で周知である他の３種類の金属から成る積み重ねである。
本発明の一実施形態によれば、はんだ付け可能コンタクトの端部／側部は、アモルファス・シリコン・パッシベーション層の直面／隣接する端部／側部から隔離され、それによって、はんだ付け可能コンタクトとパッシベーション層との間に隙間／開口を形成するように、はんだ付け可能コンタクトは形成されている。
この隙間は、電極の上面まで垂直に広がっていることが好ましく、その上、はんだ付け可能コンタクトの外周を囲んでいることが好ましい。従って、電極が例えばアルミニウムから作られる場合は、隙間は、アルミニウムフレームをはんだ付け可能コンタクトの周囲に形成される。隙間の幅は、約５μｍ〜約８０μｍであり、約１０μｍであることが好ましい。
本発明の一実施形態によれば、例えば、はんだがはんだ付け可能コンタクトに施されて、コンタクトを、デバイスパッケージのリードフレーム、またはクリップ／ストラップに接続させる場合に、はんだがリフローされるとき、隙間は、はんだをはんだ付け可能コンタクト部分内に閉じ込めるのに役立つ。
従って、例えば、デバイスが囲んでいるターミネーション領域を含む場合には、隙間は、はんだがターミネーション領域に及ぶのを防止するのに役立つ。その上、隙間は、はんだ付け可能コンタクトの上面および側面の全体を露出し、それによって、アモルファス・シリコン・パッシベーション層が、コンタクト表面を少しも隠すことはない。
その結果、はんだがはんだ付け可能コンタクトに施され、リフローされるとき、はんだは、はんだ付け可能コンタクトの露出外面全体を覆い、それによって、これらの面に沿って露出した銀を溶かし、はんだ合金を形成することができる。このようにして、銀は、合金内に完全に捕捉されて、銀イオンのエレクトロマイグレーションの作用、およびパッシベーション層上のデンドライトの形成を制限する。
本発明の別の実施形態によれば、第２絶縁パッシベーション層は、アモルファス・シリコン・パッシベーション層の上面を覆って形成され、特に、上述の隙間から、アモルファス・シリコン・パッシベーション層の外端／縁まで広がっていることが好ましい。
本発明の別の態様によれば、第２パッシベーション層は、アモルファス・シリコン・パッシベーション層の外端／縁を越えて広がっている。この第２絶縁パッシベーション層は、表面粗さが大きく、かつ信頼性が要求される場合に付加され、例えば、感光性ポリイミド層、ＰＳＧ（燐ケイ酸塩ガラス）酸化層、または窒化シリコン層である。
本発明によれば、はんだ付け可能コンタクトの端部／側部、および第２パッシベーション層の直面／隣接する端部／側部は、隙間をさらに規定するのに役立っている。
本発明の一実施形態によれば、パッシベーション層の上面が、はんだ付け可能コンタクトの上面と同じ高さを、隙間の部分に少なくとも有するように、第２パッシベーション層は、厚さを有していることが好ましい。このようにすると、隙間および第２パッシベーション層の側部／端部は、上述のように、はんだがリフローされるとき、はんだ付け可能コンタクトの部分内に、はんだを閉じ込めるのに役立つ。
本発明による半導体デバイスは、例えばワイヤーボンドを用いて、パッケージされる類似デバイス（すなわち、ボンディング可能デバイス）を形成するために用いられるほぼ同じ工程段階を用いて製造され、それによって、現行のＳｉＣ処理段階に適合する本発明のデバイスは製造される。
例えば、ＳｉＣショットキーダイオードを製造する場合には、ショットキーコンタクト、アノード電極、デバイスターミネーション、およびデバイスターミネーション上のアモルファス・シリコン・パッシベーション層は、ボンディング可能デバイスを製造するために用いられる工程段階を経て形成される。
その後、はんだ付け可能上部金属が、デバイス上面を覆って施され、エッチングされて、本発明のはんだ付け可能コンタクト、および周囲の隙間は形成される。デバイスの信頼性／表面粗さが問題である場合は、第２パッシベーション層は、アモルファス・シリコン・パッシベーション層は、覆って形成される。
本発明によるショットキーダイオードのようなデバイスは、例えば、様々な形のフィールドプレート、ガードリング（例えば、単一、多重、およびフローティング）、およびＪＴＥターミネーションを含む、様々な形のターミネーションを有する。
さらに、本発明によると、強固なターミネーション、およびパッシベーションを、約３００Ｖから約１６００ＶまでのＳｉＣデバイスに確実に施すことができる。
本発明の他の特徴および利点について、添付図面に基づく本発明の次の説明より明らかにする。
図１Ａは、本発明の好ましい実施形態による半導体デバイス１００ａのほんの一部を、断面で示している（図１Ａに示す寸法は、例示的なものであり、デバイス１００ａは、正確に縮尺されていない）。
一例として、デバイス１００ａは、単一リングフィールドプレートターミネーション、および約６００Ｖのブロッキング電圧を備えるＳｉＣショットキーダイオードであり、ダイの大きさが、約１４５０×１４５０μｍである６Åデバイスである。しかし、当業者には、本発明が、ＳｉＣショットキーダイオードに限定されず、またこれらの寸法に限定されないことは分かると思う。
図１Ａに示すように、デバイス１００ａは、ＳｉＣ基板１０２を備えている。一例として、基板１０２は、次のパラメータを有するが、当業者には、本発明がこれらのパラメータに限定されないことは理解されると思う。
すなわち、ＣSバルク０．０１９オーム／ｃｍ＝３Ｅ１８ＴX３５０μ、エピ７μ濃度ドーピング９Ｅ１５ドーパント型窒素、およびエピ７μｍ。能動部分１５０に沿う基板１０２の上面に、例えばチタニウムから作られているショットキーバリア金属１０４があり、これは、基板１０２とのショットキーコンタクトを形成している。一例として、デバイス１００ａは、１．０１ｅＶのＴｉバリア長さを有する。
ショットキーバリア金属１０４を覆って、コンタクト金属１０６は形成される。このコンタクト金属は、例えばアルミニウムから作られ、例えば１μｍの厚さを有する。コンタクト金属１０６は、デバイス１００ａのアノード電源電極を形成し、ショットキーバリア金属１０４を、はんだ付け可能コンタクト１１０のような、他の金属による相互作用から守る拡散バリアの機能を果たす。
ターミネーション領域１５２は、能動部分１５０の周囲を囲み、基板１０２の上面に沿って形成されたフィールド酸化膜リング１０８を有し、この酸化膜リングは、例えば約７０００Åの厚さを有する。ターミネーション領域１５２は、基板１０２の上面内に形成されたＰ+導電率のガードリング１１２をさらに備えている。このガードリングは、フィールド酸化膜リング１０８に沿って、かつショットキーバリア金属１０４の一部の下に広がっている。
図１Ａに示すように、コンタクト金属／アノード電極１０６の一部は、ターミネーション領域１５２内に、かつフィールド酸化膜リング１０８の一部を覆って広がり、それによって、フィールドプレート１１４を形成している。半絶縁性パッシベーション層１１６は、フィールド酸化膜リング１０８およびフィールドプレート１１４の露出した上面、および側面を覆っている。
パッシベーション層１１６は、またアノード電源電極１０６の外周端部を覆って広がり、電極の外周端部を取り囲んでいる。パッシベーション層１１６は、例えば約１９００Åの厚さを有し、例えばアモルファスシリコン層である。
カソード電極を形成する通常のコンタクト金属１２０が、基板１０２の底面に沿っている。
デバイス１００ａは、アノード電極１０６の上面に堆積され、かつ基板１０２の上面の上、例えば４．７μｍまで広がるはんだ付け可能コンタクト１１０をさらに有している。このはんだ付け可能コンタクトは、例えば、銀を含有する３種類の金属から成る積み重ねのような、銀含有コンタクトである。
一例として、３種類の金属から成る積み重ねは、チタニウム／ニッケル／銀の積み重ねであり、それぞれの厚さは、例えば約２０００Å、１０００Å、および３５０００Åである。あるいは、３種類の金属から成る積み重ねは、クロム／ニッケル／銀の積み重ね、または当技術分野で周知である他の従来の３種類の金属から成る積み重ねである。
本発明の一実施形態によれば、図１Ａに示すように、はんだ付け可能コンタクトの端部／側部１１０ａは、パッシベーション層１１６の直面／隣接する端部／側部１１６ａから隔離され、それによって、その間に隙間／開口１２５を形成するように、はんだ付け可能コンタクト１１０は形成される。
隙間１２５は、アノード電極１０６の上面まで垂直に広がり、それによって、その上面およびアルミニウム（電極がアルミニウムから作られていると仮定）を露出することが好ましい。
デバイス１００ａの上面全体の平面図である図１Ｂに示すように、隙間１２５は、はんだ付け可能コンタクト１１０の外周を囲み、それによって、例えば、アルミニウムフレームをはんだ付け可能コンタクトの周囲に形成することが好ましい（図１Ｂに示す寸法は例示である）。隙間１２５の幅は、約５μｍ〜約８０μｍであり、約１０μｍであることが好ましい。
重要なことであるが、デバイス１００ａのはんだ付け可能コンタクト１１０が、はんだによって、例えばデバイスパッケージのクリップ／ストラップ、またはリードフレームに取り付けられる場合に、隙間１２５は、はんだがリフローされるとき、はんだをはんだ付け可能コンタクト部分内に閉じ込め、それによって、はんだがターミネーション領域１５２に及ぶのが防止される。
その上、隙間１２５ははんだ付け可能コンタクト１１０の上面および側面の全体を露出し、それによって、パッシベーション層１１６がはんだ付け可能コンタクトの表面を少しも隠すことはない。その結果、はんだがはんだ付け可能コンタクトに施され、リフローされるとき、はんだは、はんだ付け可能コンタクトの露出外面全体を覆い、それによって、これらの面に沿って露出した銀を溶かし、はんだ合金を形成することができる。
このようにして、銀は合金内に完全に捕捉され、銀イオンのエレクトロマイグレーション作用、およびパッシベーション層１１６上のデンドライト形成を制限する。
次に、同じ符号が同じ機能を同定している図１Ｃには、本発明の実施形態による半導体デバイス１００ｂの一部が断面で示されている。デバイス１００ｂは、デバイス１００ａと類似であり、パッシベーション層１１６を覆って形成された第２絶縁パッシベーション層１１８をさらに含んでいる。
パッシベーション層１１８は、パッシベーション層１１６の側部／端部１１６ａから、その全長に沿って広がっている。あるいは、図１Ｃに示すように、パッシベーション層１１８は、例えばターミネーション層全体を封止するために、例えばパッシベーション層１１６の端部１１６ｂを越えて、切断ストリート１５４内まで広がっている。
パッシベーション層１１８は、表面粗さが大きく、かつ信頼性が要求される場合に付加される。パッシベーション層１１８は、例えば、約３μｍの厚さを、ほぼその長さにわたって有し、デバイスの応用またはデバイスの信頼性要求に応じて、例えば、感光性ポリイミド層、ＰＳＧ（燐珪酸塩ガラス）酸化層、または窒化シリコン層である。
本発明の一実施形態によれば、図１Ｃに示すように、はんだ付け可能コンタクト１１０の側部／端部に隣接するパッシベーション層１１８の端部／側部１１８ａは、隙間１２５をさらに規定している。
パッシベーション層１１８の厚さ、すなわち高さは、層が形成される材料のパッシベーション品質、およびデバイスのブロッキング電圧に基づいている。しかしながら、パッシベーション層１１８は、パッシベーション層の上面が、図１Ｃに示すように、はんだ付け可能コンタクト１１０の上面と同じ高さを隙間１２５の部分に有するような厚さを有することが好ましい。
このようにして、隙間１２５およびパッシベーション層１１８の側部／端部１１８ａは、はんだがリフローされるとき、はんだ付け可能コンタクト１１０の部分内にはんだを閉じ込め、それによって、はんだがターミネーション領域内に広がるのを防止している。
通常、本発明は、はんだ付け可能コンタクトが必要である全ての場合に適用できる。例えば、図２Ａおよび図２Ｂには、本発明の実施形態によるデバイス１００ｂのはんだ付け可能コンタクト１１０に取り付けられたクリップ／ストラップ１３０が示されている（クリップ／ストラップはデバイス１００ａに同様に取り付けられる）。クリップ／ストラップ１３０は、アノード電極１０６を、例えばＴＯ２２０クリップアタッチパッケージのような、デバイスパッケージのリードフレームに接続する（図１Ｃはクリップとリードフレームとの間の相互接続を示していない）。
図２Ａに示すように、例えば、先ずはんだペーストが、はんだ付け可能コンタクト１１０に置かれ、次にクリップ１３０ははんだ付け可能コンタクトの表面に直接置かれる。次にはんだは、リフローされて、図２Ｂに示すように、クリップをはんだ付け可能コンタクトに取り付ける。この図に示し、かつ上述したように、はんだがリフローされるとき、はんだは、はんだ付け可能コンタクト１１０の露出外面全体を覆い、それによって、これらの面に沿って露出した銀を溶かし、デンドライトの形成を防止するのに役立つはんだ合金１３４を形成する。
別の例として、トップサイドリードフレームを備えるパッケージの場合、リードフレームは、図２Ａに示すものと同様に、はんだ付け可能コンタクト１１０に直接置かれ、図２Ｂに示すものと同様に取り付けられる。
更なる例として、例えば、ＳｉＣダイが基板に、フリップチップ接続されるデバイスパッケージの場合、はんだ付け可能コンタクト１１０は、基板のパッドに直接置かれ、それにはんだ付けされる。
本発明による半導体デバイスは、例えばワイヤーボンドを用いてパッケージされる類似デバイス（すなわち、ボンディング可能デバイス）を形成するために用いられるほぼ同じ工程段階を用いて製造され、それによって、現行のＳｉＣ処理段階に適合する本発明のデバイスは製造される。
例えば、図３Ａを参照すると、デバイス１００ａおよび１００ｂに似ている、製造途中のＳｉＣショットキーダイオードが示されている。ダイオードをボンディングする必要がある場合には、デバイスは、コンタクト金属１２０をデバイスの底面に施して、カソード電極を形成することによって完成される。あるいは、いくつかの追加の製造段階が、本発明のはんだ付け可能コンタクト１１０、および、任意に、パッシベーション層１１８を形成するために実行される。
要約すれば、一例として、図３Ａのデバイスは、次の工程によって製造される。最初に、例えば、酸化膜ベースのマスクがＳｉＣ基板１０２の上面に形成され、このマスクは、基板上面を露出するために、ターミネーション領域１５２および能動部分１５０の一部に沿って開口を有する。その後、例えばボロン注入が開口を通して基板上面に実行される。
次に、例えば燐注入が基板底面に沿って実行される。その後、基板上面のマスクは取り除かれ、ボロンおよび燐はアニールされる。その結果、Ｐ+導電率のガードリング１１２が基板上面に形成され、底面は濃くドープされ、それによって、コンタクト金属１２０が底面に堆積される場合に、オーミックコンタクトが形成される。
次に、例えばＬＴＯ ＴＥＯＳの層が基板１０２の上面に堆積され、その後マスキングされ、かつエッチングされて、フィールド酸化膜リング１０８が形成される。
次に、チタンのようなショットキーバリア金属層１０４、およびアルミニウムのようなコンタクト金属層１０６が、デバイス上面に堆積され、その後、シンターされ、能動部分１５０に沿って、ショットキーコンタクトが形成される。その後、ショットキーバリア金属層およびコンタクト金属層がマスキングされ、次に、ターミネーション領域１５２および切断ストリート１５４に沿ってエッチングされる。次に、マスクが取り除かれて、アノード電極１０６およびフィールドプレート１１４が形成される。
次に、アモルファスシリコンのようなパッシベーション層が、デバイスの上面を覆って施される。次に、アモルファスシリコン層がマスキングされ、能動部分および切断ストリートに沿ってエッチングされ、次にマスクが取り除かれる。
その後、アモルファスシリコンはシンターされて、パッシベーション層１１６、従って図３Ａに示すデバイスが形成される。この場合も、先と同様に、デバイスをボンディングする必要がある場合には、デバイスは、カソード電極をその底面に形成することによって完成される。
あるいは、本発明のはんだ付け可能コンタクト１１０、および、任意的なものであるパッシベーション層１１８は、例えば次の追加の工程段階を経て形成される。
図３Ｂを参照すると、はんだ付け可能上部金属１３６が、図３Ａに示すデバイスの上面を覆うように施される。この場合も、前と同様に、このはんだ付け可能上部金属は、銀を含有する３種類の金属から成る積み重ね、例えばチタニウム／ニッケル／銀の積み重ねであり、それぞれの厚さは、例えば約２０００Å、１０００Å、および３５０００Åである。
次に、マスク（図示せず）が、例えば写真蝕刻を用いて、はんだ付け可能上部金属の表面を覆って形成される。次に、金属がエッチングされて、金属をターミネーション領域および切断ストリートから除去し、はんだ付け可能コンタクト１１０を形成する。エッチング工程中に、隙間１２５もまた形成されて、はんだ付け可能コンタクトとパッシベーション層１１６をある間隔で分離する。
次に、はんだ付け可能コンタクト１１０を覆う残りのマスク層が取り除かれて、図３Ｃに示すデバイスを生じる。この場合も、先と同様に、隙間１２５は、アノード電極１０６の表面まで広がることが好ましく、はんだ付け可能コンタクト１１０の外周を囲んでいることが好ましい。
最後に、例えば、図１Ａのデバイス１００ａを形成するために、裏面のコンタクト金属１２０が、図３Ｃのデバイスの底面に沿って施され、それによって、カソード電極を形成する。
あるいは、デバイスの信頼性／表面粗さが、上述のように問題である場合には、例えば、第２パッシベーション層１１８は、第１パッシベーション層１１６を覆って形成され、図１Ｃのデバイス１００ｂが形成される。パッシベーション層１１８は、例えば、感光性ポリイミド層、ＰＳＧ酸化層、または窒化シリコン層である。層１１８が感光性ポリイミドから作られると仮定すれば、層１１８は、先ず図３Ｃに示すデバイスの表面を覆って感光性ポリイミドを堆積することにより形成される。
次に、マスクが堆積された感光性ポリイミドの表面を覆って形成され、感光性ポリイミド層は、能動部分および切断ストリートに沿ってエッチングされて、はんだ付け可能コンタクト１１０の表面、隙間１２５、および切断ストリート１５４から感光性ポリイミドを取り除き、それによって、パッシベーション層１１８を、図１Ｃに示すように形成する。
パッシベーション層１１８は、例えば、パッシベーション層１１６の全長に広がるか、またはパッシベーション層１１６の端部１１６ｂを越えて、切断ストリートの中まで広がる。その上、パッシベーション層の上面が、図１Ｃに示すように、はんだ付け可能コンタクト１１０の上面と同じ高さを隙間１２５の部分に少なくとも有するように、パッシベーション層１１８は厚さを有することが好ましい。しかし、この厚さは必要ではなく、上述のように、パッシベーション材料およびデバイスのブロッキング電圧に依存する。
デバイス１００ｂを完成するために、裏面のコンタクト金属１２０が、基板１０２の底面に沿って施される。
以上のように、本発明のはんだ付け可能コンタクト、および第２パッシベーション層の製造工程は、既存のＳｉＣ製造工程段階に適合する。
当業者には、本発明によるデバイスが、上述のように、単一リングフィールドプレートターミネーションを備えるショットキーダイオードに限定されず、例えば、様々な形のフィールドプレート、ガードリング（例えば、単一、多重、およびフローティング）、およびＪＴＥターミネーションを備えるショットキーダイオードにも適用できることがわかると思う。
また、本発明は、６００Ｖデバイスに限定されず、特に、強固なターミネーション、およびパッシベーションを、約３００Ｖから約１６００ＶまでのＳｉＣデバイスに確実に施すことができる。
例えば、図４Ａ〜図４Ｅにおいて、同じ符号は同じ機能を示し、本発明の一実施形態によるＳｉＣショットキーダイオード４００ａ〜４００ｅが示されている。各ダイオードは、代替ターミネーションを有している（図４Ａ〜４Ｅに示す寸法は例示であり、デバイス４００ａ〜４００ｅは縮尺されて描かれていない）。
デバイス１００ａおよび１００ｂと同様に、デバイス４００ａ〜４００ｅは、はんだ付け可能コンタクト１１０と、このコンタクトと隣接するパッシベーション層１１６および１１８との間に形成された隙間１２５とを有している。デバイス４００ａ〜４００ｅが、パッシベーション層１１８を含むものとして示されているが、このパッシベーション層は、必要ないことに留意するべきである。
要約すれば、例えば、図４Ａのデバイス４００ａは、デバイス１００ｂと類似しているが、ここでは、切断ストリート１５４に沿って、ダイ端部を横方向に囲むＮ+拡散１４０をさらに含んでいる。
図４Ｂ、図４Ｃ、および図４Ｄのデバイス４００ｂ、４００ｃ、および４００ｄは、例えば、多重段フィールド酸化膜リング１０８、およびＰ+導電率の多重段ガードリング１１２を備えている。図４Ｅのデバイス４００ｅは、単一フィールド酸化膜リング１０８、および多重段ガードリング１１２ａ〜ｄを備え、リング１１２ｂ〜ｄは、フローティングガードリングである。
当業者にはまた、本発明のはんだ付け可能コンタクト１１０、隙間１２５、およびパッシベーション層１１８は、ＳｉＣショットキーダイオードに限定されず、ＭＯＳＦＥＴのような、他のＳｉＣパワーデバイスにも適用できることはわかると思う。
また本発明は、縦方向および横方向導通デバイスのいずれにも適用できる。一例として、２つ以上の電極を上面に備えるＭＯＳＦＥＴの場合には、各電極は、本発明のはんだ付け可能コンタクト１１０を有し、各はんだ付け可能コンタクトは、隙間１２５によって、隣接するパッシベーション層から隔離される。
以上、本発明を、その特定の実施形態に即して説明してきたが、多くの他の変形形態と変更態様、および他の用途が、当業者には明らかであると思う。従って本発明は、本明細書の特定の開示によってではなく、添付の特許請求の範囲によってのみ限定されるものである。
本発明の実施形態による半導体デバイスの一部の断面図である。 図１Ａの半導体デバイスの平面図、すなわちデバイスの完全な上面である。 本発明の別の実施形態による半導体デバイスの一部の断面図である。 本発明の実施形態による、パッケージクリップを図１Ｃの半導体デバイスの電源電極に取り付ける工程段階を示す図である。 本発明の実施形態による、パッケージクリップを図１Ｃの半導体デバイスの電源電極に取り付ける工程段階を示す図である。 本発明の実施形態による図１Ａおよび１Ｃの半導体デバイスを製造する工程を示す図である。 本発明の実施形態による図１Ａおよび１Ｃの半導体デバイスを製造する、工程を示す図である。 本発明の実施形態による図１Ａおよび１Ｃの半導体デバイスを製造する工程を示す図である。 本発明の実施形態による半導体デバイスの一部の断面図であり、このデバイスは、図４Ｂ、図４Ｃ、図４Ｄ、および図４Ｅのデバイスと異なるターミネーションを有する。 本発明の実施形態による半導体デバイスの一部の断面図であり、このデバイスは、図４Ａ、図４Ｃ、図４Ｄ、および図４Ｅのデバイスと異なるターミネーションを有する。 本発明の実施形態による半導体デバイスの一部の断面図であり、このデバイスは、図４Ａ、図４Ｂ、図４Ｄ、および図４Ｅのデバイスと異なるターミネーションを有する。 本発明の実施形態による半導体デバイスの一部の断面図であり、このデバイスは、図４Ａ、図４Ｂ、図４Ｃ、および図４Ｅのデバイスと異なるターミネーションを有する。 本発明の実施形態による半導体デバイスの一部の断面図であり、このデバイスは、図４Ａ、図４Ｂ、図４Ｃ、および図４Ｄのデバイスと異なるターミネーションを有する。
符号の説明
１００ａ、１００ｂ 半導体デバイス
１０２ ＳｉＣ基板
１０４ ショットキーバリア金属
１０６ コンタクト金属
１０８ フィールド酸化膜リング
１１０ はんだ付け可能コンタクト
１１０ａ はんだ付け可能コンタクトの端部／側部
１１２ ガードリング
１１２ａ〜１１２ｄ 多重ガードリング
１１４ フィールドプレート
１１６ パッシベーション層
１１６ａ パッシベーション層の端部／側部
１１６ｂ パッシベーション層の端部
１１８ パッシベーション層
１１８ａ パッシベーション層の端部／側部
１２０ コンタクト金属
１２５ 隙間
１３０ クリップ／ストラップ
１３２ はんだペースト
１３４ はんだ合金
１３６ はんだ付け可能上部金属
１４０ Ｎ+拡散
１５０ 能動部分
１５２ ターミネーション領域
１５４ 切断ストリート
４００ａ〜４００ｅ ＳｉＣショットキーダイオード

Claims (20)

  1. 半導体デバイスであって、
    上面を有する炭化ケイ素基板と、
    コンタクト金属を有し、前記基板の上面を覆う少なくとも１つの電源電極と、
    前記基板の上面の上で、前記電源電極の外周辺端部を囲むパッシベーション層と、
    前記電源電極の上面の一部の上に配置され、銀を含有するはんだ付け可能コンタクトと
    前記はんだ付け可能コンタクト上面の上、前記はんだ付け可能コンタクトの前記側面の上および前記電源電極の前記上面のはんだ付け可能コンタクトに隣接する部分の上に配置されるはんだ合金と
    を備え、
    前記はんだ付け可能コンタクトの側面は、前記パッシベーション層の側面から離間して配置され、前記はんだ付け可能コンタクトと前記パッシベーション層との間に隙間を形成し、
    前記はんだ合金と前記コンタクト金属とは、前記はんだ付け可能コンタクトの前記銀を捕捉する拡散バリアを成すことを特徴とする半導体デバイス。
  2. 前記はんだ付け可能コンタクトの１つの上面および１つの側面の全体は、はんだ接続のために露出されている、請求項１に記載の半導体デバイス。
  3. はんだ付け後に、前記はんだ付け可能コンタクトの前記上面および前記側面の全体が、完全にはんだ合金に変わっている、請求項２に記載の半導体デバイス。
  4. 前記はんだ付け可能コンタクトと前記パッシベーション層との間の前記隙間の幅は、５μｍ〜８０μｍである、請求項１に記載の半導体デバイス。
  5. 前記はんだ付け可能コンタクトは、はんだ付け可能な３種類の金属からなり、かつ前記３種類から成る金属の上部は、銀から成っている、請求項１に記載の半導体デバイス。
  6. 前記パッシベーション層は、アモルファスシリコン層である、請求項１に記載の半導体デバイス。
  7. 前記パッシベーション層は第１パッシベーション層であり、前記第１パッシベーション層を覆うように配置された第２パッシベーション層をさらに備えている、請求項１に記載の半導体デバイス。
  8. 前記第２パッシベーション層が前記隙間にまで伸延して、前記第２パッシベーション層の側部がはんだ付け可能コンタクトの側部に近隣し、もって、前記隙間が、前記はんだ付け可能コンタクトと前記パッシベーション層との間に形成される請求項７に記載の半導体デバイス。
  9. はんだ付け可能コンタクトの側部は、基板の上面の上の第１高さまで伸び、第２パッシベーション層の側部は、前記基板の前記上面の上の第２高さまで伸び前記第２高さは、前記第１高さと等しいか、またはそれよりも大きい、請求項８に記載の半導体デバイス。
  10. 前記第２パッシベーション層は、感光性ポリイミド層、ＰＳＧ酸化層、あるいは窒化シリコン層のいずれかである、請求項７に記載の半導体デバイス。
  11. 前記半導体デバイスはショットキーダイオードであり、少なくとも１つの電源電極は、アノード電極である、請求項１に記載の半導体デバイス。
  12. 少なくとも１つのガードリングを含むターミネーション領域をさらに備えている、請求項１１に記載の半導体デバイス。
  13. ３００Ｖ〜１６００Ｖのブロッキング電圧に対応できるようになっている、請求項１２に記載の半導体デバイス。
  14. 前記はんだ付け可能コンタクトに電気的に接続された導電性クリップ、またはリードフレームをさらに備えている、請求項１に記載の半導体デバイス。
  15. 半導体デバイスであって、
    上面を有する炭化ケイ素基板と、
    前記基板の上面の上のショットキーバリア金属と、
    前記ショットキーバリア金属の上面の上のコンタクト金属と、
    前記基板の上面の上で、前記ショットキーバリア金属の外周辺端部に隣接して、前記コンタクト金属の外周辺端部の一部の下に、配置される、第１パッシベーション層と、
    前記第１パッシベーション層の上面の上および前記コンタクト金属の前記外周辺端部の一部の上に配置される第２パッシベーション層と、
    前記コンタクト金属の上面の一部の上に配置され、銀を含有するはんだ付け可能コンタクトと、
    前記はんだ付け可能コンタクト上面の上、前記はんだ付け可能コンタクトの前記側面の上および前記電源電極の前記上面のはんだ付け可能コンタクトに隣接する部分の上に配置されるはんだ合金と
    を備え、
    前記第１のパッシベーション層と、前記第２のパッシベーション層とは、前記コンタクト金属の前記外周辺端部を囲み、
    前記はんだ付け可能コンタクトの前記側面は、前記第２のパッシベーション層の側面から離間され、前記はんだ付け可能コンタクトと前記第２のパッシベーション層との間に隙間を形成するようになっており、
    前記コンタクト金属は、前記はんだ付け可能コンタクトの金属との相互作用から前記ショットキーバリア金属を保護する拡散バリアとして機能し、前記はんだ合金は、前記はんだ付け可能コンタクトから発した銀を捕捉することを特徴とする半導体デバイス。
  16. 前記はんだ付け可能コンタクトと前記第２のパッシベーション層との間の前記隙間の幅は、５μｍ〜８０μｍである、請求項１５に記載の半導体デバイス。
  17. 前記第１パッシベーション層はアモルファスシリコン層であり、前記第２パッシベーション層は、感光性ポリイミド層、ＰＳＧ酸化層、窒化シリコン層のいずれか１つである、請求項１５に記載の半導体デバイス。
  18. はんだ付け可能コンタクト、および第２パッシベーション層の近接する側部は、前記はんだ付け可能コンタクトと前記第２のパッシベーション層との間の前記隙間の一部を形成し、前記近接する側部は、基板の上面と同じ高さまで伸びている、請求項１５に記載の半導体デバイス。
  19. 前記はんだ付け可能コンタクトの上面および側面の全体は、はんだ接続のために露出され、はんだ付け後に、前記はんだ付け可能コンタクトの上面および側面の全体は、はんだ合金に完全に変わっている、請求項１５に記載の半導体デバイス。
  20. リードフレーム、クリップ又はストラップの少なくとも１つと、
    銀を含有する前記はんだ付け可能コンタクトの上に配置され、リフローされることで、リードフレーム、クリップ又はストラップの前記少なくとも１つを前記はんだ付け可能コンタクトに取り付ける、はんだの層と
    を更に備え、
    半導体デバイスは、少なくとも１つのガードリングを含むターミネーション領域を更に備え、
    前記はんだの層のリフローにより、はんだ付け可能コンタクトの表面に沿って銀を溶かしてはんだ合金を形成し、
    前記はんだ付け可能コンタクトと前記第２のパッシベーション層との間の隙間により、前記はんだの層が、リフローされる時に、前記ターミネーション領域内に拡がることが防止される請求項１又は１６に記載の半導体デバイス。
JP2007538120A 2004-10-21 2005-10-21 炭化ケイ素デバイス用のはんだ付け可能上部金属 Active JP5004800B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US62075604P 2004-10-21 2004-10-21
US60/620,756 2004-10-21
US11/255,021 2005-10-20
US11/255,021 US7394158B2 (en) 2004-10-21 2005-10-20 Solderable top metal for SiC device
PCT/US2005/038118 WO2006047382A2 (en) 2004-10-21 2005-10-21 Solderable top metal for sic device

Publications (2)

Publication Number Publication Date
JP2008518445A JP2008518445A (ja) 2008-05-29
JP5004800B2 true JP5004800B2 (ja) 2012-08-22

Family

ID=36205398

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007538120A Active JP5004800B2 (ja) 2004-10-21 2005-10-21 炭化ケイ素デバイス用のはんだ付け可能上部金属

Country Status (7)

Country Link
US (2) US7394158B2 (ja)
EP (1) EP1810338A4 (ja)
JP (1) JP5004800B2 (ja)
KR (1) KR100879814B1 (ja)
CN (1) CN101740382B (ja)
TW (1) TWI278090B (ja)
WO (1) WO2006047382A2 (ja)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8604613B2 (en) * 2003-11-14 2013-12-10 Industrial Technology Research Institute Electronic assembly having a multilayer adhesive structure
TWI278090B (en) 2004-10-21 2007-04-01 Int Rectifier Corp Solderable top metal for SiC device
US7812441B2 (en) * 2004-10-21 2010-10-12 Siliconix Technology C.V. Schottky diode with improved surge capability
US7834376B2 (en) 2005-03-04 2010-11-16 Siliconix Technology C. V. Power semiconductor switch
US9419092B2 (en) * 2005-03-04 2016-08-16 Vishay-Siliconix Termination for SiC trench devices
JP4840849B2 (ja) * 2005-09-30 2011-12-21 新電元工業株式会社 半導体装置及び半導体装置の製造方法
US8368165B2 (en) 2005-10-20 2013-02-05 Siliconix Technology C. V. Silicon carbide Schottky diode
US7749877B2 (en) * 2006-03-07 2010-07-06 Siliconix Technology C. V. Process for forming Schottky rectifier with PtNi silicide Schottky barrier
US7633135B2 (en) * 2007-07-22 2009-12-15 Alpha & Omega Semiconductor, Ltd. Bottom anode Schottky diode structure and method
US9627552B2 (en) 2006-07-31 2017-04-18 Vishay-Siliconix Molybdenum barrier metal for SiC Schottky diode and process of manufacture
US7566915B2 (en) * 2006-12-29 2009-07-28 Intel Corporation Guard ring extension to prevent reliability failures
JP5361861B2 (ja) * 2008-03-17 2013-12-04 三菱電機株式会社 半導体装置
JP5541842B2 (ja) * 2008-03-18 2014-07-09 新電元工業株式会社 炭化珪素ショットキダイオード
JP4535151B2 (ja) * 2008-03-19 2010-09-01 株式会社デンソー 炭化珪素半導体装置の製造方法
US8124981B2 (en) * 2008-06-10 2012-02-28 Fairchild Semiconductor Corporation Rugged semiconductor device architecture
JP2011066207A (ja) * 2009-09-17 2011-03-31 Mitsubishi Electric Corp 半導体装置
JP2012146832A (ja) * 2011-01-13 2012-08-02 Mitsubishi Electric Corp 半導体装置
JP2012175021A (ja) * 2011-02-24 2012-09-10 Mitsubishi Electric Corp 電力用半導体装置
JP2012253293A (ja) * 2011-06-07 2012-12-20 Sumitomo Electric Ind Ltd 半導体装置
US8362585B1 (en) * 2011-07-15 2013-01-29 Alpha & Omega Semiconductor, Inc. Junction barrier Schottky diode with enforced upper contact structure and method for robust packaging
JP6063629B2 (ja) 2012-03-12 2017-01-18 ローム株式会社 半導体装置および半導体装置の製造方法
JP6206862B2 (ja) * 2012-05-31 2017-10-04 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JPWO2013183677A1 (ja) * 2012-06-06 2016-02-01 ローム株式会社 半導体装置およびその製造方法
DE112012006690B4 (de) 2012-07-11 2021-06-24 Mitsubishi Electric Corporation Halbleitervorrichtung und Verfahren zu ihrer Herstellung
US8884342B2 (en) * 2012-08-29 2014-11-11 Infineon Technologies Ag Semiconductor device with a passivation layer
JP5607120B2 (ja) * 2012-09-03 2014-10-15 新電元工業株式会社 炭化珪素ショットキダイオード
US9812338B2 (en) 2013-03-14 2017-11-07 Cree, Inc. Encapsulation of advanced devices using novel PECVD and ALD schemes
US9991399B2 (en) * 2012-10-04 2018-06-05 Cree, Inc. Passivation structure for semiconductor devices
JP6112600B2 (ja) * 2012-12-10 2017-04-12 ローム株式会社 半導体装置および半導体装置の製造方法
US20150255362A1 (en) * 2014-03-07 2015-09-10 Infineon Technologies Ag Semiconductor Device with a Passivation Layer and Method for Producing Thereof
DE102014103540B4 (de) * 2014-03-14 2020-02-20 Infineon Technologies Austria Ag Halbleiterbauelement und integrierte schaltung
DE112014006630T5 (de) * 2014-04-30 2017-02-09 Mitsubishi Electric Corporation Siliziumcarbidhalbleiterbauteil
JP6274968B2 (ja) 2014-05-16 2018-02-07 ローム株式会社 半導体装置
CN104409427A (zh) * 2014-11-10 2015-03-11 株洲南车时代电气股份有限公司 一种用于SiC功率器件的终端钝化结构及其制备方法
JP6241572B2 (ja) * 2015-04-14 2017-12-06 三菱電機株式会社 半導体装置
CN106252244A (zh) * 2016-09-22 2016-12-21 全球能源互联网研究院 一种终端钝化方法及半导体功率器件
DE102016115174B3 (de) 2016-08-16 2017-09-21 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiterbauelements und damit hergestelltes Halbleiterbauelement
DE102016120301A1 (de) * 2016-10-25 2018-04-26 Infineon Technologies Ag Leistungshalbleitervorrichtungs-Abschlussstruktur
JP6896821B2 (ja) * 2018-01-09 2021-06-30 ローム株式会社 半導体装置
DE102018204376B4 (de) * 2018-03-22 2022-07-07 Infineon Technologies Ag Siliziumcarbidvorrichtungen und Verfahren zur Herstellung derselben
DE102019100130B4 (de) 2018-04-10 2021-11-04 Infineon Technologies Ag Ein halbleiterbauelement und ein verfahren zum bilden eines halbleiterbauelements
JP7085959B2 (ja) 2018-10-22 2022-06-17 三菱電機株式会社 半導体装置
US11538769B2 (en) * 2018-12-14 2022-12-27 General Electric Company High voltage semiconductor devices having improved electric field suppression
US10892237B2 (en) * 2018-12-14 2021-01-12 General Electric Company Methods of fabricating high voltage semiconductor devices having improved electric field suppression
CN113678261A (zh) * 2019-04-09 2021-11-19 三菱电机株式会社 半导体装置及半导体模块
JP6856727B2 (ja) * 2019-10-31 2021-04-07 ローム株式会社 半導体装置
JP7459703B2 (ja) * 2020-07-15 2024-04-02 富士電機株式会社 半導体装置
DE112021006853T5 (de) * 2021-01-19 2023-11-02 Mitsubishi Electric Corporation Halbleitervorrichtung und Halbleitermodul
JP7105335B2 (ja) * 2021-03-18 2022-07-22 ローム株式会社 半導体装置
JP7194855B2 (ja) * 2021-03-18 2022-12-22 ローム株式会社 半導体装置
JP7194856B2 (ja) * 2021-03-18 2022-12-22 ローム株式会社 半導体装置の製造方法
CN115663022B (zh) * 2022-11-11 2023-04-07 湖南三安半导体有限责任公司 半导体结构和半导体结构的制备方法

Family Cites Families (174)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51132779A (en) * 1975-05-14 1976-11-18 Hitachi Ltd Production method of vertical-junction type field-effect transistor
US4206540A (en) * 1978-06-02 1980-06-10 International Rectifier Corporation Schottky device and method of manufacture using palladium and platinum intermetallic alloys and titanium barrier
JPS60201666A (ja) * 1984-03-27 1985-10-12 Nec Corp 半導体装置
FR2579023B1 (fr) 1985-03-12 1988-06-24 Silicium Semiconducteur Ssc Composant semiconducteur a tenue en tension amelioree par sillons peripheriques multiples
JPH0669040B2 (ja) * 1985-05-13 1994-08-31 株式会社東芝 光半導体装置
US4648175A (en) 1985-06-12 1987-03-10 Ncr Corporation Use of selectively deposited tungsten for contact formation and shunting metallization
JPS6271271A (ja) * 1985-09-24 1987-04-01 Sharp Corp 炭化珪素半導体の電極構造
US5003372A (en) * 1988-06-16 1991-03-26 Hyundai Electronics Industries Co., Ltd. High breakdown voltage semiconductor device
DE58907758D1 (de) * 1988-09-20 1994-07-07 Siemens Ag Planarer pn-Übergang hoher Spannungsfestigkeit.
US4966862A (en) * 1989-08-28 1990-10-30 Cree Research, Inc. Method of production of light emitting diodes
US5047833A (en) * 1990-10-17 1991-09-10 International Rectifier Corporation Solderable front metal contact for MOS devices
US5322812A (en) 1991-03-20 1994-06-21 Crosspoint Solutions, Inc. Improved method of fabricating antifuses in an integrated circuit device and resulting structure
US5233215A (en) * 1992-06-08 1993-08-03 North Carolina State University At Raleigh Silicon carbide power MOSFET with floating field ring and floating field plate
US5362975A (en) * 1992-09-02 1994-11-08 Kobe Steel Usa Diamond-based chemical sensors
US5384470A (en) * 1992-11-02 1995-01-24 Kobe Steel, Usa, Inc. High temperature rectifying contact including polycrystalline diamond and method for making same
US6040617A (en) 1992-12-22 2000-03-21 Stmicroelectronics, Inc. Structure to provide junction breakdown stability for deep trench devices
DE4305296C3 (de) * 1993-02-20 1999-07-15 Vishay Semiconductor Gmbh Verfahren zum Herstellen einer strahlungsemittierenden Diode
US5323040A (en) * 1993-09-27 1994-06-21 North Carolina State University At Raleigh Silicon carbide field effect device
JPH07302896A (ja) 1994-04-28 1995-11-14 Ngk Insulators Ltd 半導体装置およびその製造方法
DE4423068C1 (de) * 1994-07-01 1995-08-17 Daimler Benz Ag Feldeffekt-Transistoren aus SiC und Verfahren zu ihrer Herstellung
TW286435B (ja) * 1994-07-27 1996-09-21 Siemens Ag
JPH0897441A (ja) * 1994-09-26 1996-04-12 Fuji Electric Co Ltd 炭化けい素ショットキーダイオードの製造方法
JP3272242B2 (ja) 1995-06-09 2002-04-08 三洋電機株式会社 半導体装置
JPH0936393A (ja) 1995-07-25 1997-02-07 Denso Corp ショットキー接合を有する半導体装置の製造方法
US5689128A (en) * 1995-08-21 1997-11-18 Siliconix Incorporated High density trenched DMOS transistor
US5967795A (en) * 1995-08-30 1999-10-19 Asea Brown Boveri Ab SiC semiconductor device comprising a pn junction with a voltage absorbing edge
US6573534B1 (en) * 1995-09-06 2003-06-03 Denso Corporation Silicon carbide semiconductor device
US5929523A (en) * 1996-03-07 1999-07-27 3C Semiconductor Corporation Os rectifying Schottky and ohmic junction and W/WC/TiC ohmic contacts on SiC
US6002159A (en) * 1996-07-16 1999-12-14 Abb Research Ltd. SiC semiconductor device comprising a pn junction with a voltage absorbing edge
US5801836A (en) * 1996-07-16 1998-09-01 Abb Research Ltd. Depletion region stopper for PN junction in silicon carbide
US5753938A (en) * 1996-08-08 1998-05-19 North Carolina State University Static-induction transistors having heterojunction gates and methods of forming same
JP3123452B2 (ja) * 1996-12-10 2001-01-09 富士電機株式会社 ショットキーバリアダイオード
SE9700156D0 (sv) * 1997-01-21 1997-01-21 Abb Research Ltd Junction termination for Si C Schottky diode
JP3938964B2 (ja) * 1997-02-10 2007-06-27 三菱電機株式会社 高耐圧半導体装置およびその製造方法
US6441455B1 (en) * 1997-03-06 2002-08-27 International Rectifier Corporation Low dosage field rings for high voltage semiconductor device
US6330967B1 (en) * 1997-03-13 2001-12-18 International Business Machines Corporation Process to produce a high temperature interconnection
US6100572A (en) * 1997-03-20 2000-08-08 International Rectifier Corp. Amorphous silicon combined with resurf region for termination for MOSgated device
US5932894A (en) * 1997-06-26 1999-08-03 Abb Research Ltd. SiC semiconductor device comprising a pn junction
US20010043172A1 (en) 1997-08-25 2001-11-22 Mcgrath James M. Field emission display
JPH1187698A (ja) 1997-09-02 1999-03-30 Kansai Electric Power Co Inc:The 高耐圧半導体装置及びこの装置を用いた電力変換器
JPH1187690A (ja) 1997-09-12 1999-03-30 Meidensha Corp 半導体素子
US6207591B1 (en) * 1997-11-14 2001-03-27 Kabushiki Kaisha Toshiba Method and equipment for manufacturing semiconductor device
US6362495B1 (en) * 1998-03-05 2002-03-26 Purdue Research Foundation Dual-metal-trench silicon carbide Schottky pinch rectifier
KR100309490B1 (ko) 1998-05-21 2002-04-24 윤종용 다용도인쇄장치
JP2000022178A (ja) 1998-06-29 2000-01-21 Sanyo Electric Co Ltd ショットキーバリアダイオード
US6164523A (en) * 1998-07-01 2000-12-26 Semiconductor Components Industries, Llc Electronic component and method of manufacture
US6054365A (en) * 1998-07-13 2000-04-25 International Rectifier Corp. Process for filling deep trenches with polysilicon and oxide
JP3988262B2 (ja) * 1998-07-24 2007-10-10 富士電機デバイステクノロジー株式会社 縦型超接合半導体素子およびその製造方法
US6303986B1 (en) * 1998-07-29 2001-10-16 Silicon Light Machines Method of and apparatus for sealing an hermetic lid to a semiconductor die
DE19840032C1 (de) 1998-09-02 1999-11-18 Siemens Ag Halbleiterbauelement und Herstellungsverfahren dazu
JP2002533934A (ja) 1998-12-18 2002-10-08 インフィネオン テクノロジース アクチエンゲゼルシャフト 出力半導体構造素子
EP1064684A1 (de) * 1999-01-15 2001-01-03 Infineon Technologies AG Randabschluss für ein halbleiterbauelement, schottky-diode mit einem randabschluss und verfahren zur herstellung einer schottky-diode
JP3971062B2 (ja) * 1999-07-29 2007-09-05 株式会社東芝 高耐圧半導体装置
DE19943143B4 (de) * 1999-09-09 2008-04-24 Infineon Technologies Ag Halbleiterbauelement für hohe Sperrspannungen bei gleichzeitig niedrigem Einschaltwiderstand und Verfahren zu dessen Herstellung
KR100462980B1 (ko) * 1999-09-13 2004-12-23 비쉐이 메저먼츠 그룹, 인코포레이티드 반도체장치용 칩 스케일 표면 장착 패키지 및 그 제조공정
JP4160752B2 (ja) 1999-09-22 2008-10-08 サイスド エレクトロニクス デヴェロプメント ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニ コマンディートゲゼルシャフト 炭化珪素からなる半導体装置とその製造方法
US6703707B1 (en) * 1999-11-24 2004-03-09 Denso Corporation Semiconductor device having radiation structure
US6373076B1 (en) 1999-12-07 2002-04-16 Philips Electronics North America Corporation Passivated silicon carbide devices with low leakage current and method of fabricating
JP3804375B2 (ja) * 1999-12-09 2006-08-02 株式会社日立製作所 半導体装置とそれを用いたパワースイッチング駆動システム
US6486499B1 (en) * 1999-12-22 2002-11-26 Lumileds Lighting U.S., Llc III-nitride light-emitting device with increased light generating capability
US6573537B1 (en) * 1999-12-22 2003-06-03 Lumileds Lighting, U.S., Llc Highly reflective ohmic contacts to III-nitride flip-chip LEDs
US6514782B1 (en) * 1999-12-22 2003-02-04 Lumileds Lighting, U.S., Llc Method of making a III-nitride light-emitting device with increased light generating capability
DE10002362A1 (de) 2000-01-20 2001-08-02 Infineon Technologies Ag Halbleiterbauelement
US6699775B2 (en) * 2000-02-22 2004-03-02 International Rectifier Corporation Manufacturing process for fast recovery diode
US6335104B1 (en) * 2000-02-22 2002-01-01 International Business Machines Corporation Method for preparing a conductive pad for electrical connection and conductive pad formed
US6613671B1 (en) * 2000-03-03 2003-09-02 Micron Technology, Inc. Conductive connection forming methods, oxidation reducing methods, and integrated circuits formed thereby
US6624522B2 (en) * 2000-04-04 2003-09-23 International Rectifier Corporation Chip scale surface mounted device and process of manufacture
US7892974B2 (en) * 2000-04-11 2011-02-22 Cree, Inc. Method of forming vias in silicon carbide and resulting devices and circuits
JP4240752B2 (ja) * 2000-05-01 2009-03-18 富士電機デバイステクノロジー株式会社 半導体装置
US6509240B2 (en) * 2000-05-15 2003-01-21 International Rectifier Corporation Angle implant process for cellular deep trench sidewall doping
KR100370231B1 (ko) * 2000-06-13 2003-01-29 페어차일드코리아반도체 주식회사 리드프레임의 배면에 직접 부착되는 절연방열판을구비하는 전력 모듈 패키지
JP2002026056A (ja) * 2000-07-12 2002-01-25 Sony Corp 半田バンプの形成方法及び半導体装置の製造方法
US6737301B2 (en) * 2000-07-13 2004-05-18 Isothermal Systems Research, Inc. Power semiconductor switching devices, power converters, integrated circuit assemblies, integrated circuitry, power current switching methods, methods of forming a power semiconductor switching device, power conversion methods, power semiconductor switching device packaging methods, and methods of forming a power transistor
JP2002118268A (ja) 2000-10-10 2002-04-19 Matsushita Electric Ind Co Ltd 半導体素子および半導体素子への結線方法
JP4843843B2 (ja) * 2000-10-20 2011-12-21 富士電機株式会社 超接合半導体素子
DE10052004C1 (de) * 2000-10-20 2002-02-28 Infineon Technologies Ag Vertikaler Feldeffekttransistor mit Kompensationszonen und Anschlüssen an einer Seite eines Halbleiterkörpers
FR2816113A1 (fr) * 2000-10-31 2002-05-03 St Microelectronics Sa Procede de realisation d'une zone dopee dans du carbure de silicium et application a une diode schottky
JP2002158363A (ja) * 2000-11-17 2002-05-31 Matsushita Electric Ind Co Ltd ショットキバリアダイオードの電極構造
JP4088033B2 (ja) * 2000-11-27 2008-05-21 株式会社東芝 半導体装置
US6573128B1 (en) * 2000-11-28 2003-06-03 Cree, Inc. Epitaxial edge termination for silicon carbide Schottky devices and methods of fabricating silicon carbide devices incorporating same
US6713813B2 (en) * 2001-01-30 2004-03-30 Fairchild Semiconductor Corporation Field effect transistor having a lateral depletion structure
DE10205345B9 (de) * 2001-02-09 2007-12-20 Fuji Electric Co., Ltd., Kawasaki Halbleiterbauelement
JP4286465B2 (ja) * 2001-02-09 2009-07-01 三菱電機株式会社 半導体装置とその製造方法
GB0104342D0 (en) * 2001-02-22 2001-04-11 Koninkl Philips Electronics Nv Semiconductor devices
JP4872158B2 (ja) * 2001-03-05 2012-02-08 住友電気工業株式会社 ショットキーダイオード、ｐｎ接合ダイオード、ｐｉｎ接合ダイオード、および製造方法
US7087997B2 (en) * 2001-03-12 2006-08-08 International Business Machines Corporation Copper to aluminum interlayer interconnect using stud and via liner
US7119447B2 (en) * 2001-03-28 2006-10-10 International Rectifier Corporation Direct fet device for high frequency application
US6900483B2 (en) * 2001-06-04 2005-05-31 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for manufacturing the same
US6764906B2 (en) * 2001-07-03 2004-07-20 Siliconix Incorporated Method for making trench mosfet having implanted drain-drift region
US6621122B2 (en) * 2001-07-06 2003-09-16 International Rectifier Corporation Termination structure for superjunction device
US20030030051A1 (en) * 2001-08-09 2003-02-13 International Rectifier Corporation Superjunction device with improved avalanche capability and breakdown voltage
JP4602609B2 (ja) 2001-08-28 2010-12-22 東芝キヤリア株式会社 空気調和機
US6855981B2 (en) * 2001-08-29 2005-02-15 Denso Corporation Silicon carbide power device having protective diode
JP4288907B2 (ja) 2001-08-29 2009-07-01 株式会社デンソー 炭化珪素半導体装置及びその製造方法
JP2003124437A (ja) * 2001-10-19 2003-04-25 Mitsubishi Electric Corp 半導体装置
US20040262685A1 (en) 2001-11-01 2004-12-30 Zingg Rene Paul Thin film lateral soi power device
US6828609B2 (en) * 2001-11-09 2004-12-07 Infineon Technologies Ag High-voltage semiconductor component
US6586322B1 (en) * 2001-12-21 2003-07-01 Taiwan Semiconductor Manufacturing Co., Ltd. Method of making a bump on a substrate using multiple photoresist layers
JP3891838B2 (ja) * 2001-12-26 2007-03-14 株式会社ルネサステクノロジ 半導体装置およびその製造方法
DE10164494B9 (de) * 2001-12-28 2014-08-21 Epcos Ag Verkapseltes Bauelement mit geringer Bauhöhe sowie Verfahren zur Herstellung
KR20030078867A (ko) * 2002-01-28 2003-10-08 미쓰비시덴키 가부시키가이샤 반도체 장치
JP4126915B2 (ja) * 2002-01-30 2008-07-30 富士電機デバイステクノロジー株式会社 半導体装置
GB0202437D0 (en) 2002-02-02 2002-03-20 Koninkl Philips Electronics Nv Cellular mosfet devices and their manufacture
US6622380B1 (en) * 2002-02-12 2003-09-23 Micron Technology, Inc. Methods for manufacturing microelectronic devices and methods for mounting microelectronic packages to circuit boards
US6693308B2 (en) * 2002-02-22 2004-02-17 Semisouth Laboratories, Llc Power SiC devices having raised guard rings
JP4126359B2 (ja) 2002-03-01 2008-07-30 新電元工業株式会社 炭化けい素ショットキーダイオードおよびその製造方法
TW525281B (en) * 2002-03-06 2003-03-21 Advanced Semiconductor Eng Wafer level chip scale package
JP4051971B2 (ja) 2002-03-15 2008-02-27 株式会社デンソー 炭化珪素半導体装置およびその製造方法
US6855970B2 (en) 2002-03-25 2005-02-15 Kabushiki Kaisha Toshiba High-breakdown-voltage semiconductor device
US7262434B2 (en) * 2002-03-28 2007-08-28 Rohm Co., Ltd. Semiconductor device with a silicon carbide substrate and ohmic metal layer
JP3890311B2 (ja) 2002-03-28 2007-03-07 ローム株式会社 半導体装置およびその製造方法
EP1351298B1 (de) * 2002-03-28 2007-12-26 Infineon Technologies AG Method for producing a semiconductor wafer
JP3828036B2 (ja) * 2002-03-28 2006-09-27 三菱電機株式会社 樹脂モールド型デバイスの製造方法及び製造装置
JP3993458B2 (ja) * 2002-04-17 2007-10-17 株式会社東芝 半導体装置
JP2004079988A (ja) * 2002-06-19 2004-03-11 Toshiba Corp 半導体装置
US7064637B2 (en) * 2002-07-18 2006-06-20 Wispry, Inc. Recessed electrode for electrostatically actuated structures
US6995032B2 (en) * 2002-07-19 2006-02-07 Cree, Inc. Trench cut light emitting diodes and methods of fabricating same
JP4122880B2 (ja) 2002-07-24 2008-07-23 住友電気工業株式会社 縦型接合型電界効果トランジスタ
DE60336441D1 (de) * 2002-09-02 2011-05-05 Samsung Electronics Co Ltd Kontaktstruktur für eine Halbleitervorrichtung, dünnschichtige Transistoranordnung mit einer solchen Kontaktstruktur und dessen Herstellungsmethode
US6975023B2 (en) * 2002-09-04 2005-12-13 International Rectifier Corporation Co-packaged control circuit, transistor and inverted diode
US6812282B2 (en) 2002-09-10 2004-11-02 Bayer Polymers Llc Thermoplastic compositions providing matt surface
JP2004111759A (ja) 2002-09-20 2004-04-08 Shindengen Electric Mfg Co Ltd 半導体装置の製造方法
US6777800B2 (en) * 2002-09-30 2004-08-17 Fairchild Semiconductor Corporation Semiconductor die package including drain clip
JP2004134547A (ja) * 2002-10-10 2004-04-30 Hitachi Ltd 半導体装置
US7265045B2 (en) * 2002-10-24 2007-09-04 Megica Corporation Method for fabricating thermal compliant semiconductor chip wiring structure for chip scale packaging
US6936913B2 (en) * 2002-12-11 2005-08-30 Northrop Grumman Corporation High performance vias for vertical IC packaging
US7248035B2 (en) * 2002-12-12 2007-07-24 Analog Devices, Inc. Automatic test equipment pin channel with T-coil compensation
US6979862B2 (en) 2003-01-23 2005-12-27 International Rectifier Corporation Trench MOSFET superjunction structure and method to manufacture
JP3721172B2 (ja) * 2003-04-16 2005-11-30 株式会社東芝 半導体装置
US6979863B2 (en) 2003-04-24 2005-12-27 Cree, Inc. Silicon carbide MOSFETs with integrated antiparallel junction barrier Schottky free wheeling diodes and methods of fabricating the same
JP4209260B2 (ja) * 2003-06-04 2009-01-14 Ｎｅｃエレクトロニクス株式会社 半導体装置およびその製造方法
US20050012143A1 (en) * 2003-06-24 2005-01-20 Hideaki Tanaka Semiconductor device and method of manufacturing the same
US6790759B1 (en) * 2003-07-31 2004-09-14 Freescale Semiconductor, Inc. Semiconductor device with strain relieving bump design
US7073890B2 (en) * 2003-08-28 2006-07-11 Eastman Kodak Company Thermally conductive thermal actuator and liquid drop emitter using same
JP2005079339A (ja) 2003-08-29 2005-03-24 National Institute Of Advanced Industrial & Technology 半導体装置、およびその半導体装置を用いた電力変換器、駆動用インバータ、汎用インバータ、大電力高周波通信機器
US20050067630A1 (en) 2003-09-25 2005-03-31 Zhao Jian H. Vertical junction field effect power transistor
KR100975521B1 (ko) * 2003-10-04 2010-08-12 삼성전자주식회사 발광 소자 조립체
US7109520B2 (en) 2003-10-10 2006-09-19 E. I. Du Pont De Nemours And Company Heat sinks
US6949454B2 (en) 2003-10-08 2005-09-27 Texas Instruments Incorporated Guard ring structure for a Schottky diode
US7166890B2 (en) 2003-10-21 2007-01-23 Srikant Sridevan Superjunction device with improved ruggedness
US7315081B2 (en) * 2003-10-24 2008-01-01 International Rectifier Corporation Semiconductor device package utilizing proud interconnect material
US8368223B2 (en) * 2003-10-24 2013-02-05 International Rectifier Corporation Paste for forming an interconnect and interconnect formed from the paste
US20050116344A1 (en) * 2003-10-29 2005-06-02 Tessera, Inc. Microelectronic element having trace formed after bond layer
US20050091988A1 (en) 2003-10-29 2005-05-05 Stewart Neal G. Temperature controlled food transport containers suitable for limited power capacity vehicles
US7049170B2 (en) * 2003-12-17 2006-05-23 Tru-Si Technologies, Inc. Integrated circuits and packaging substrates with cavities, and attachment methods including insertion of protruding contact pads into cavities
JP2005191227A (ja) 2003-12-25 2005-07-14 Sanyo Electric Co Ltd 半導体装置
US7901994B2 (en) * 2004-01-16 2011-03-08 Cree, Inc. Methods of manufacturing group III nitride semiconductor devices with silicon nitride layers
JP4418794B2 (ja) 2004-02-06 2010-02-24 パナソニック株式会社 炭化珪素半導体素子の製造方法
US8368211B2 (en) 2004-03-11 2013-02-05 International Rectifier Corporation Solderable top metalization and passivation for source mounted package
CN100583439C (zh) 2004-03-19 2010-01-20 仙童半导体公司 具有碳化硅耐久接触的方法和器件
JP4021448B2 (ja) 2004-03-26 2007-12-12 財団法人電力中央研究所 ショットキー接合型半導体装置の製造方法
WO2005093840A1 (ja) 2004-03-26 2005-10-06 Central Research Institute Of Electric Power Industry ショットキー接合型半導体装置の製造方法
JP2005286197A (ja) * 2004-03-30 2005-10-13 Shindengen Electric Mfg Co Ltd 半導体装置およびその製造方法
JP2005303218A (ja) * 2004-04-16 2005-10-27 Renesas Technology Corp 半導体装置およびその製造方法
US7573078B2 (en) * 2004-05-11 2009-08-11 Cree, Inc. Wide bandgap transistors with multiple field plates
US20050269677A1 (en) * 2004-05-28 2005-12-08 Martin Standing Preparation of front contact for surface mounting
US7384826B2 (en) * 2004-06-29 2008-06-10 International Rectifier Corporation Method of forming ohmic contact to a semiconductor body
FR2873467A1 (fr) 2004-07-26 2006-01-27 Proton World Internatinal Nv Enregistrement d'une cle dans un circuit integre
JP3914226B2 (ja) 2004-09-29 2007-05-16 株式会社東芝 高耐圧半導体装置
TWI278090B (en) 2004-10-21 2007-04-01 Int Rectifier Corp Solderable top metal for SiC device
US7812441B2 (en) 2004-10-21 2010-10-12 Siliconix Technology C.V. Schottky diode with improved surge capability
US20060145319A1 (en) * 2004-12-31 2006-07-06 Ming Sun Flip chip contact (FCC) power package
US7515608B2 (en) 2005-01-04 2009-04-07 Intel Corporation Methods and media access controller for mesh networks with adaptive quality-of-service management
US7436039B2 (en) 2005-01-06 2008-10-14 Velox Semiconductor Corporation Gallium nitride semiconductor device
US9419092B2 (en) 2005-03-04 2016-08-16 Vishay-Siliconix Termination for SiC trench devices
US7834376B2 (en) 2005-03-04 2010-11-16 Siliconix Technology C. V. Power semiconductor switch
US8901699B2 (en) 2005-05-11 2014-12-02 Cree, Inc. Silicon carbide junction barrier Schottky diodes with suppressed minority carrier injection
US8368165B2 (en) 2005-10-20 2013-02-05 Siliconix Technology C. V. Silicon carbide Schottky diode
US7492003B2 (en) 2006-01-24 2009-02-17 Siliconix Technology C. V. Superjunction power semiconductor device
US7659588B2 (en) 2006-01-26 2010-02-09 Siliconix Technology C. V. Termination for a superjunction device
US20070228505A1 (en) 2006-04-04 2007-10-04 Mazzola Michael S Junction barrier schottky rectifiers having epitaxially grown p+-n junctions and methods of making
JP4189415B2 (ja) 2006-06-30 2008-12-03 株式会社東芝 半導体装置
US9627552B2 (en) 2006-07-31 2017-04-18 Vishay-Siliconix Molybdenum barrier metal for SiC Schottky diode and process of manufacture
TWI351087B (en) * 2007-10-16 2011-10-21 Unimicron Technology Corp Package substrate and method for fabricating the same

Also Published As

Publication number Publication date
US9496421B2 (en) 2016-11-15
WO2006047382A2 (en) 2006-05-04
KR20070083857A (ko) 2007-08-24
EP1810338A4 (en) 2011-02-23
US20080286968A1 (en) 2008-11-20
CN101740382B (zh) 2013-09-04
WO2006047382A9 (en) 2009-12-17
WO2006047382A3 (en) 2007-05-31
CN101740382A (zh) 2010-06-16
JP2008518445A (ja) 2008-05-29
KR100879814B1 (ko) 2009-01-22
US20060086939A1 (en) 2006-04-27
EP1810338A2 (en) 2007-07-25
TWI278090B (en) 2007-04-01
TW200620612A (en) 2006-06-16
US7394158B2 (en) 2008-07-01

Similar Documents

Publication Publication Date Title
JP5004800B2 (ja) 炭化ケイ素デバイス用のはんだ付け可能上部金属
US9412880B2 (en) Schottky diode with improved surge capability
US8890296B2 (en) Wafer level chip scale package
JP4287394B2 (ja) ソース実装半導体ダイのはんだ付け可能最上部金属化及びパッシベーションの方法
WO2007007445A1 (ja) 半導体装置及びその製法
US11658093B2 (en) Semiconductor element with electrode having first section and second sections in contact with the first section, and semiconductor device
CN100578809C (zh) SiC器件的可焊接顶层金属
JP4829224B2 (ja) 表面実装のためのフロント接点の形成
JP2005079462A (ja) 半導体装置およびその製造方法
CN115552636A (zh) 电子部件
CN114846593A (zh) 半导体装置
JP2011077187A (ja) 半導体装置
JP2019145667A (ja) 半導体装置および半導体装置の製造方法
JP6579653B2 (ja) 半導体装置および半導体装置の製造方法
JP4030273B2 (ja) 半導体装置
JP6630410B1 (ja) ＳｉＣ半導体装置
JP7157630B2 (ja) 半導体素子および半導体装置
US20230215840A1 (en) Semiconductor device
US11031321B2 (en) Semiconductor device having a die pad with a dam-like configuration
JP4962409B2 (ja) 半導体装置及びその製法
JP2022125387A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2011151071A (ja) 半導体装置
JP2008252114A (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100302

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100601

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100608

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100713

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100902

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110830

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111124

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111201

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111228

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120111

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120119

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120229

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120424

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120522

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150601

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5004800

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250