CN113678261A - 半导体装置及半导体模块 - Google Patents

半导体装置及半导体模块 Download PDF

Info

Publication number
CN113678261A
CN113678261A CN201980095117.3A CN201980095117A CN113678261A CN 113678261 A CN113678261 A CN 113678261A CN 201980095117 A CN201980095117 A CN 201980095117A CN 113678261 A CN113678261 A CN 113678261A
Authority
CN
China
Prior art keywords
film
region
semiconductor device
outermost peripheral
peripheral region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980095117.3A
Other languages
English (en)
Inventor
西村一广
上野诚
荒木慎太郎
河本厚信
富冈昌则
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN113678261A publication Critical patent/CN113678261A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/296—Organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/298—Semiconductor material, e.g. amorphous silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明涉及半导体装置，其具有：半导体基板，其具有流过主电流的有源区域、有源区域的周围的末端区域；聚酰亚胺膜，其设置于有源区域之上及末端区域之上；以及钝化膜，其是作为聚酰亚胺膜的下层膜而设置的，末端区域包含从有源区域侧依次设置的耐压保持区域及最外周区域，聚酰亚胺膜是将最外周区域的切割残留部排除在外而设置的，钝化膜至少在设置有聚酰亚胺膜的区域被设置作为下层膜。

Description

半导体装置及半导体模块
技术领域
本发明涉及半导体装置，特别涉及在逆变器装置等电力电子领域中使用的半导体装置。
背景技术
IGBT(Insulated Gate Bipolar Transistor)、MOSFET(Metal-OxideSemiconductor Field Effect Transistor)、二极管等半导体装置具有流过主电流的有源区域、用于保持耐压的末端区域。在末端区域，以耐压保持及半导体装置的保护等为目的，具有在半导体基板之上设置的绝缘膜及钝化膜，而且以电极保护及绝缘性的提高为目的，在绝缘膜及钝化膜之上设置有有机涂敷膜即聚酰亚胺。
例如，专利文献1的图1及专利文献2的图4公开了这样的结构。在专利文献1的图1的周边耐压区域，在半导体基板之上形成有作为绝缘膜及第1钝化膜的氮化膜，在氮化膜之上作为第2钝化膜形成有聚酰亚胺膜。
通常，聚酰亚胺具有感光性，但由于感光性能的波动，在制造工艺中，难以将聚酰亚胺膜的端面形成为与金属层的端面成为同一平面。
虽然在专利文献1中没有明示，但在专利文献2的图4的耐压末端区域，在半导体装置的端缘部处，聚酰亚胺膜以覆盖绝缘膜的方式伸出到半导体基板之上，形成为聚酰亚胺膜和半导体基板接触，当前，这是通常的半导体装置的端缘部的构造。
专利文献1：日本专利第5720647号公报
专利文献2：日本专利第5943819号公报
发明内容
当前，由于在半导体装置的端缘部处聚酰亚胺膜与半导体基板接触，因此在通过树脂封装材料，例如环氧树脂等对该半导体装置进行了封装的情况下，如果施加热应力，则由于树脂封装材料及聚酰亚胺的膨胀收缩的应力，应力集中于聚酰亚胺膜端部的半导体基板，半导体基板有可能破裂。
本发明就是为了解决上述那样的问题而提出的，其目的在于提供降低聚酰亚胺膜端部的半导体基板内的应力，使可靠性提高的半导体装置。
本发明涉及的半导体装置具有：半导体基板，其具有流过主电流的有源区域、所述有源区域的周围的末端区域；聚酰亚胺膜，其设置于所述有源区域之上及所述末端区域之上；以及钝化膜，其是作为所述聚酰亚胺膜的下层膜而设置的，所述末端区域包含从所述有源区域侧起依次设置的耐压保持区域及最外周区域，所述聚酰亚胺膜是将所述最外周区域的切割残留部排除在外而设置的，所述钝化膜至少在设置有所述聚酰亚胺膜的区域被设置作为下层膜。
发明的效果
根据本发明涉及的半导体装置，在热应力施加于半导体装置的情况下，钝化膜作为应力缓冲层起作用，能够降低施加于半导体基板的应力。
附图说明
图1是表示本发明涉及的实施方式1的半导体模块的末端区域和有源区域的一部分结构的剖视图。
图2是表示本发明涉及的实施方式1的半导体装置的芯片最外周区域的局部剖视图。
图3是表示本发明涉及的实施方式2的半导体装置的芯片最外周区域的局部剖视图。
图4是表示本发明涉及的实施方式3的半导体装置的芯片最外周区域的局部剖视图。
图5是表示本发明涉及的实施方式4的半导体装置的芯片最外周区域的局部剖视图。
图6是表示本发明涉及的实施方式5的半导体装置的芯片最外周区域的局部剖视图。
图7是表示本发明涉及的实施方式6的半导体装置的芯片最外周区域的局部剖视图。
图8是表示本发明涉及的实施方式7的半导体装置的芯片最外周区域的局部剖视图。
图9是表示本发明涉及的实施方式8的半导体装置的芯片最外周区域的局部剖视图。
图10是表示本发明涉及的实施方式9的半导体模块的芯片最外周区域的局部剖视图。
图11是表示本发明涉及的实施方式10的半导体模块的芯片最外周区域的局部剖视图。
图12是表示本发明涉及的实施方式11的半导体模块的芯片最外周区域的局部剖视图。
图13是表示本发明涉及的实施方式12的半导体装置的芯片最外周区域的局部剖视图。
具体实施方式
<前言>
在下面的说明中，“有源区域”是指在半导体装置的接通状态下流过主电流的区域，“末端区域”是指有源区域的周围的区域。另外，下面，“外侧”是朝向半导体装置的外周的方向，“内侧”是与“外侧”相反的方向。另外，在下面的记载中，关于杂质的导电型，通常将N型定义为“第1导电型”，将与N型相反导电型的P型定义为“第2导电型”，但也可以是其相反的定义。
此外，附图是示意性地示出的，在不同的附图各自示出的图像的尺寸及位置的相互关系未必是准确地记载的，能够进行适当变更。另外，在下面的说明中，对相同的结构要素标注相同的标号而进行图示，它们的名称及功能也相同。因此，有时会省略对它们的详细的说明。另外，在本说明书中，在“～之上”及“将～覆盖”这样的情况下，不排除在结构要素之间存在夹杂物。例如，在记载为“在A之上设置的B”或“A将B覆盖”的情况下，可以指在A和B之间设置有其它结构要素C、或没有设置其它结构要素C。另外，在下面的说明中，有时使用“上”、“下”、“侧”、“底”、“表”或“背”等表示特定的位置及方向的术语，这些术语只是为了容易对实施方式的内容进行理解，出于方便而使用的，与实际实施时的方向没有关系。
<实施方式1>
图1是表示本发明涉及的实施方式1的二极管模块200的末端区域和有源区域的一部分结构的剖视图，图2是表示被树脂封装于二极管模块200内的二极管芯片100的芯片最外周区域的局部剖视图。此外，在图2中，为了方便仅示出特征性的结构。
如图1所示，二极管模块200的半导体基板1大致划分为有源区域和末端区域这两个区域，末端区域从有源区域侧起依次划分为耐压保持区域和芯片最外周区域。另外，芯片最外周区域包含切割残留部，该切割残留部是在将半导体基板1分割而形成半导体芯片的切割时切割用的切削刃所接触的切割切断部的切割残留。
图2所示的半导体基板1例如为硅(Si)基板，从设置有阴极电极9的背面侧起依次具有包含比较低浓度(N-)的N型(第1导电型)杂质的漂移层12及包含比较高浓度(N+)的N型杂质的缓冲层13。
而且，在漂移层12的上层部具有：阳极9，其包含在有源区域设置的P型(第2导电型)杂质；保护环10，其在耐压保持区域以将有源区域包围的方式同心状地设置有多个，包含P型杂质；以及场阻断层11，其设置于最外周的保护环10的更外侧且包含N型杂质。
另外，在半导体基板1的前表面侧以从阳极9的端缘部之上覆盖到场阻断层11的内侧端缘部之上的方式设置有硅氧化膜2，在硅氧化膜2之上设置有绝缘层间膜3。在阳极9之上设置有金属的阳极电极14，在场阻断层11的内侧端缘部之上设置有金属的场阻断电极5。阳极电极14及场阻断电极5的一部分攀到绝缘层间膜3之上，以将阳极电极14、场阻断电极5及绝缘层间膜3覆盖的方式设置有钝化膜4。钝化膜4的端缘部延伸至芯片最外周区域，其端面与半导体基板1的端面成为同一平面。
而且，在有源区域之上及除了切割残留部之外的末端区域之上设置有聚酰亚胺膜6，连同聚酰亚胺膜6在内，半导体基板1整体例如被环氧树脂等树脂封装材料7封装。
这里，钝化膜4使用氧化硅膜(TEOS氧化膜)，该氧化硅膜是使用与硅即半导体基板1相比杨氏模量及线膨胀系数更接近聚酰亚胺及环氧树脂的TEOS(四乙氧基硅烷)而形成的。即，各材料的物性值如下所述。
硅：杨氏模量185[GPa]，线膨胀系数2.3[ppm/℃]
TEOS酸化膜：杨氏模量80.1[Gpa]，线膨胀系数9[ppm/℃]
聚酰亚胺：杨氏模量5[GPa]，线膨胀系数54[ppm/℃]
环氧树脂：杨氏模量16[GPa]，线膨胀系数18[ppm/℃]
这样，作为聚酰亚胺膜6的下层膜形成有钝化膜4，钝化膜4的端缘部延伸至芯片最外周区域，因此即使在热应力施加于二极管芯片100的情况下，由于与半导体基板1相比钝化膜4与聚酰亚胺膜6及树脂封装材料7的材料物性值更接近，因此半导体基板1的变形也会减少，而且钝化膜4本身作为受到了应力的情况下的缓冲膜起作用，因此聚酰亚胺膜6的端缘部的半导体基板1内的应力减少，能够对裂缝的产生进行抑制。
另外，在将TEOS氧化膜用作钝化膜4的情况下，由于TEOS氧化膜与聚酰亚胺膜的密合力低，因此通过利用该性质能够进一步使半导体基板1内的应力减少。
即，TEOS氧化膜与聚酰亚胺的界面密合力比聚酰亚胺与硅的界面密合力、环氧树脂与聚酰亚胺的界面密合力弱，聚酰亚胺膜6与钝化膜4成为容易剥离的状态，在热应力施加于二极管芯片100的情况下，在聚酰亚胺膜6和钝化膜4的界面处剥离得到促进，使应力分散在半导体基板1的表面，从而能够降低半导体基板1内的应力。
此外，在聚酰亚胺膜6和钝化膜4剥离的情况下，聚酰亚胺膜6所具有的电极保护功能及绝缘性提高功能也有可能降低，但由于使半导体基板1内的应力降低的功能提高，因此在半导体装置的设计上，将这些功能的权衡关系考虑在内而实现半导体装置的规格的优化。
此外，在本实施方式1中，举出二极管的例子，但就末端区域的基本构造而言，IGBT及MOSFET也与二极管相同，因此本实施方式1的末端区域的结构也能够应用于IGBT及MOSFET，而且也能够应用于具有相同末端区域的全部半导体装置。
<实施方式2>
图3是表示本发明涉及的实施方式2的二极管芯片100A的芯片最外周区域的局部剖视图，与图2相同地为了方便而仅示出特征性的结构。
如图3所示，二极管芯片100A在芯片最外周区域设置有层间绝缘膜3作为钝化膜4的下层膜。
层间绝缘膜3例如由通过CVD(chemical vapor deposition)法形成的氧化硅膜、BPSG(boro-phospho silicate glass)膜及PSG(phospho-silicate glass)膜等形成，在半导体基板1的耐压保持区域例如通过热氧化法(湿式氧化)形成了硅氧化膜2(热氧化膜)后，在向硅氧化膜2之上形成层间绝缘膜3时在芯片最外周区域也同时形成层间绝缘膜3。
这样，通过设置层间绝缘膜3作为钝化膜4的下层膜，从而能够强化针对半导体基板1的应力缓冲功能，进一步降低半导体基板1内的应力。即，在CVD法的情况下，不限于硅氧化膜，能够形成各种膜，通过选择与聚酰亚胺膜6及钝化膜4相比物性值更加接近的膜，从而能够强化针对半导体基板1的应力缓冲功能。
另外，通过设置层间绝缘膜3作为钝化膜4的下层膜，从而能够减少将场阻断电极5覆盖的钝化膜4和基底的高低差，对钝化膜4的裂缝进行抑制。
即，如果在通过环氧树脂等对二极管芯片100A进行了封装的状态下施加热应力，则导致场阻断电极5产生塑性变形，应力施加于钝化膜4单体，在最容易集中应力的角部CP有可能产生裂缝。通过将场阻断电极5的变形抑制为最小限度，从而能够对裂缝的产生进行抑制，通过设置层间绝缘膜3而减少钝化膜4和基底的高低差，从而相对地场阻断电极5的厚度变薄，场阻断电极5的变形量变小，因此与实施方式1的二极管芯片100相比能够对裂缝的产生进行抑制。
<实施方式3>
图4是表示本发明涉及的实施方式3的二极管芯片100B的芯片最外周区域的局部剖视图，与图2相同地为了方便而仅示出特征性的结构。
如图4所示，在芯片最外周区域，作为钝化膜4的下层膜，二极管芯片100B具有与钝化膜4接触的层间绝缘膜3、作为层间绝缘膜3的下层膜设置的硅氧化膜2。
硅氧化膜2是由热氧化法(湿式氧化)形成的，在半导体基板1的耐压保持区域之上及芯片最外周区域通过热氧化法形成了硅氧化膜2后，在硅氧化膜2之上，例如通过CVD(chemical vapor deposition)法形成氧化硅膜、BPSG膜及PSG膜中的任意者而作为层间绝缘膜3。
这样，通过设置层间绝缘膜3及硅氧化膜2作为钝化膜4的下层膜，从而能够强化针对半导体基板1的应力缓冲功能，进一步降低半导体基板1内的应力。
另外，通过设置层间绝缘膜3及硅氧化膜2作为钝化膜4的下层膜，从而能够减少将场阻断电极5覆盖的钝化膜4和基底的高低差，对钝化膜4的裂缝进行抑制。
<实施方式4>
图5是表示本发明涉及的实施方式4的二极管芯片100C的芯片最外周区域的局部剖视图，与图2相同地为了方便而仅示出特征性的结构。
如图5所示，在芯片最外周区域，作为钝化膜4的下层膜，二极管芯片100C具有与钝化膜4接触的层间绝缘膜3、作为层间绝缘膜3的下层膜设置的多晶硅膜31、作为多晶硅膜31的下层膜设置的硅氧化膜2。
多晶硅膜31例如是通过CVD法形成的，在半导体基板1的耐压保持区域及芯片最外周区域通过热氧化法形成了硅氧化膜2后，在芯片最外周区域的硅氧化膜2之上，通过CVD法形成多晶硅膜31。由于多晶硅在没有掺杂杂质的情况下不会作为导体起作用，成为绝缘体，因此在本实施方式4中以不掺杂杂质的方式形成多晶硅膜31。
在形成了多晶硅膜31后，在半导体基板1的耐压保持区域的硅氧化膜2之上及芯片最外周区域的多晶硅膜31之上，形成氧化硅膜、BPSG膜及PSG膜中的任意者而作为层间绝缘膜3。
这样，通过设置层间绝缘膜3、多晶硅膜31及硅氧化膜2作为钝化膜4的下层膜，从而能够强化针对半导体基板1的应力缓冲功能，进一步降低半导体基板1内的应力。
另外，通过设置层间绝缘膜3、多晶硅膜31及硅氧化膜2作为钝化膜4的下层膜，从而能够减少将场阻断电极5覆盖的钝化膜4和基底的高低差，对钝化膜4的裂缝进行抑制。
另外，多晶硅膜是在IGBT、MOSFET等的栅极电极的形成中使用的膜，在将本实施方式4的末端区域的结构应用于IGBT及MOSFET的情况下，能够在栅极电极的形成工序中兼顾多晶硅膜31的形成，不需要设置用于形成多晶硅膜31的追加工序。此外，在该情况下，多晶硅膜31被掺杂杂质而与栅极电极相同地成为导体，但由于多晶硅膜31设置于耗尽层并未扩展的场阻断电极的形成区域，因此不会由于成为导体而对半导体装置的性能造成影响。
<实施方式5>
图6是表示本发明涉及的实施方式5的二极管芯片100D的芯片最外周区域的局部剖视图，与图2相同地为了方便而仅示出特征性的结构。
如图6所示，在芯片最外周区域，作为钝化膜4的下层膜，二极管芯片100D具有与钝化膜4接触的层间绝缘膜3、在层间绝缘膜3之下设置的硅氧化膜2，在层间绝缘膜3之上具有与场阻断电极5同心状地设置的哑电极51，钝化膜4也将哑电极51覆盖。
哑电极51由与场阻断电极5相同的材质例如AlSi构成，是通过相同的制造方法，例如蒸镀法或溅射法形成的。
这样，通过在芯片最外周区域，在钝化膜4之下设置哑电极51，从而能够强化针对半导体基板1的应力缓冲功能，进一步降低半导体基板1内的应力。
另外，AlSi是在半导体装置的制造中使用的电极材料，如果通过AlSi形成图1所示的阳极电极14，则能够在阳极电极14的形成工序中兼顾哑电极51的形成，不需要设置用于形成阳极电极14的追加工序。这也与场阻断电极5相同。
<实施方式6>
图7是表示本发明涉及的实施方式6的二极管芯片100E的芯片最外周区域的局部剖视图，与图2相同地为了方便而仅示出特征性的结构。
如图7所示，在芯片最外周区域，作为钝化膜4的下层膜，二极管芯片100E具有与钝化膜4接触的层间绝缘膜3、在层间绝缘膜3之下设置的硅氧化膜2，在层间绝缘膜3之上具有与场阻断电极5同心状地设置的多个哑电极51，钝化膜4也将多个哑电极51覆盖。
这样，通过在芯片最外周区域，在钝化膜4之下设置多个哑电极51，从而能够强化针对半导体基板1的应力缓冲功能，进一步降低半导体基板1内的应力。
另外，通过设置多个哑电极51，从而钝化膜4的凹凸增加，聚酰亚胺膜6与该凹凸契合，由于锚定效果而使得聚酰亚胺膜6难以剥离，聚酰亚胺膜6的密合力提高。
锚定效果是指由于表面的凹凸，与该表面接合的膜的有效面积增加，因此接合力提高的效果。
<实施方式7>
图8是表示本发明涉及的实施方式7的二极管芯片100F的芯片最外周区域的局部剖视图，与图2相同地为了方便而仅示出特征性的结构。
如图7所示，二极管芯片100F在芯片最外周区域的切割残留部处没有设置钝化膜4、层间绝缘膜3及硅氧化膜2，半导体基板1的表面露出。
这样，在二极管芯片100F的芯片最外周区域的切割残留部处，半导体基板1的表面露出，但该部分在晶片状态下是切割切断部，是切割时的切割裕量的部分，意味着在切割切断部处半导体基板1的表面露出。
由于在切割切断部处半导体基板1的表面露出，因此在切割时切割用的切削刃(刀片)直接将半导体基板1切断，能够实现切断面缺损的碎裂的减少及切削刃的长寿命化。
<实施方式8>
图9是表示本发明涉及的实施方式8的二极管芯片100G的芯片最外周区域的局部剖视图，与图2相同地为了方便而仅示出特征性的结构。
如图9所示，在芯片最外周区域，作为钝化膜4的下层膜，二极管芯片100G具有与钝化膜4接触的层间绝缘膜3、在层间绝缘膜3之下设置的硅氧化膜2，聚酰亚胺膜6的端缘部的形状呈向下凸的平缓的倾斜面。
这样，通过在芯片最外周区域将聚酰亚胺膜6的端缘部的形状设为平缓的倾斜面，从而与例如如图4所示的二极管芯片100B那样具有陡峭上升的端缘部的聚酰亚胺膜6相比，施加于半导体基板1的端缘部的应力减少。
此外，在图9中，聚酰亚胺膜6的端缘部的形状为向下凸的倾斜面，但并不限于该形状，也可以是单纯的斜面，只要是膜厚随着朝向外侧而平缓变薄的形状，则可以是任意形状，也可以是阶梯状。
<实施方式9>
图10是表示本发明涉及的实施方式9的二极管模块200A的芯片最外周区域的局部剖视图，与图2相同地为了方便而仅示出特征性的结构。
图10所示的二极管模块200A是对使用图8说明过的实施方式7的二极管芯片100F进行了树脂封装后的半导体芯片。就二极管模块200A而言，在有源区域之上及除了切割残留部之外的末端区域设置聚酰亚胺膜6，连同聚酰亚胺膜6在内，半导体基板1整体例如被环氧树脂等树脂封装材料7封装。
二极管芯片100F在芯片最外周区域作为聚酰亚胺膜6的下层膜形成有钝化膜4，因此即使在热应力施加于二极管芯片100F的情况下，由于与半导体基板1相比钝化膜4与聚酰亚胺膜6及树脂封装材料7的材料物性值更加接近，因此半导体基板1的变形也会减少，而且钝化膜4本身作为受到了应力的情况下的缓冲膜起作用，因此聚酰亚胺膜6的端缘部的半导体基板1内的应力减少，能够对裂缝的产生进行抑制。
因此，通过树脂封装材料7对二极管芯片100F进行了封装后的二极管模块200A在施加了热应力的情况下，也能够降低二极管芯片100F从树脂封装材料7受到的应力，能够对聚酰亚胺膜6中的裂缝的产生进行抑制，提高可靠性。
此外，在上面以二极管模块200A包含二极管芯片100F进行了说明，但并不限于二极管芯片100F，也可以包含图2～图7及图9所示的二极管芯片100A～100E及100G中的任意者。
<实施方式10>
图11是表示本发明涉及的实施方式10的二极管模块200B的芯片最外周区域的局部剖视图，与图2相同地为了方便而仅示出特征性的结构。
图11所示的二极管模块200B是对使用图8说明过的实施方式7的二极管芯片100F进行了树脂封装后的半导体芯片。就二极管模块200B而言，以将二极管芯片100F的聚酰亚胺膜6的表面及芯片最外周区域的表面覆盖的方式设置有上层钝化膜41。
上层钝化膜41使用TEOS氧化膜。TEOS氧化膜与环氧树脂的界面密合力比环氧树脂与聚酰亚胺的界面密合力弱，在通过树脂封装材料7对二极管芯片100F进行了封装的情况下，树脂封装材料7和上层钝化膜41成为容易剥离的状态，在热应力施加于二极管模块200B的情况下，在树脂封装材料7和上层钝化膜41的界面处剥离得到促进，能够进一步降低二极管芯片100F从树脂封装材料7受到的应力，能够对聚酰亚胺膜6中的裂缝的产生进行抑制，提高可靠性。
此外，在上面以二极管模块200B包含二极管芯片100F进行了说明，但并不限于二极管芯片100F，也可以包含图2～图7及图9所示的二极管芯片100A～100E及100G中的任意者，无论是哪种二极管芯片，通过以将聚酰亚胺膜6的表面及芯片最外周区域的表面覆盖的方式设置上层钝化膜41，都会取得与上述相同的效果。
<实施方式11>
图12是表示本发明涉及的实施方式11的二极管模块200C的芯片最外周区域的局部剖视图，与图2相同地为了方便而仅示出特征性的结构。
图12所示的二极管模块200C是对使用图8说明过的实施方式7的二极管芯片100F进行了树脂封装后的半导体芯片。就二极管模块200C而言，以将二极管芯片100F的聚酰亚胺膜6的表面及芯片最外周区域的表面覆盖的方式设置有应力缓冲膜15。
应力缓冲膜15使用通常用作半导体产品的绝缘封装材料的硅凝胶或硅橡胶。
在二极管芯片100F的聚酰亚胺膜6的表面及芯片最外周区域的表面，通过涂敷硅凝胶或硅橡胶而形成应力缓冲膜15，能够进一步降低二极管芯片100F从树脂封装材料7受到的应力，能够对聚酰亚胺膜6中的裂缝的产生进行抑制，提高可靠性。
<实施方式12>
图13是表示本发明涉及的实施方式12的二极管芯片100H的芯片最外周区域的局部剖视图，与图2相同地为了方便而仅示出特征性的结构。
如图13所示，二极管芯片100H在芯片最外周区域处在耐压保持区域和切割残留部之间设置有哑区域。
在哑区域具有与在耐压保持区域设置的场阻断电极5同心状地设置的哑电极52，钝化膜4也将哑电极52覆盖。聚酰亚胺膜6设置于有源区域之上及除了切割残留部之外的末端区域，钝化膜4、层间绝缘膜3及硅氧化膜2为聚酰亚胺膜6的下层膜。
哑电极52设置于层间绝缘膜3之上，但还具有将层间绝缘膜3及硅氧化膜2贯穿而到达在半导体基板1的上层部设置的场阻断层11的部分。
哑电极52由与场阻断电极5相同的材质例如AlSi构成，是通过相同的制造方法，例如蒸镀法或溅射法形成的。
另外，AlSi是在半导体装置的制造中使用的电极材料，如果通过AlSi形成图1所示的阳极电极14，则能够在阳极电极14的形成工序中兼顾哑电极52的形成，不需要设置用于形成阳极电极14的追加工序。这也与场阻断电极5相同。
如上所述，通过在芯片最外周区域设置具有哑电极52的哑区域，从而在热应力施加于二极管芯片100H而在钝化膜4产生了裂缝的情况下，在裂缝发展至耐压保持区域的情况下，二极管芯片100H的包含耐压的电气特性有可能降低，但在哑区域设置的哑电极52为金属层，是延展性材料，因此即使在钝化膜4产生了裂缝的情况下，在导致破损前也不会产生大的塑性变形，裂缝不会高速地传播，能够使裂缝向耐压保持区域的发展延缓，在哑区域阻止裂缝的发展，因此能够期待二极管芯片100H的可靠性提高及长寿命化。
<向碳化硅半导体装置的应用>
在以上说明过的实施方式1～12中，将半导体基板1设为Si基板，将二极管芯片100～100H设为Si半导体装置进行了说明，但通过将半导体基板1设为碳化硅半导体基板等宽带隙半导体基板，从而能够缩小末端区域的尺寸，能够实现半导体装置的小型化。
另外，使用了碳化硅(SiC)等宽带隙材料的半导体装置能够用于高温、高耐压的用途。
虽然对本发明进行了详细说明，但上述的发明在全部的方面都只是例示，本发明并不限定于此。应当理解为，在不脱离本发明的范围的情况下，能够设想到未例示的无数的变形例。
此外，本发明可以在其发明的范围内将各实施方式自由地组合，对各实施方式适当进行变形、省略。

Claims (16)

1.一种半导体装置，其具有：
半导体基板，其具有流过主电流的有源区域、所述有源区域的周围的末端区域；
聚酰亚胺膜，其设置于所述有源区域之上及所述末端区域之上；以及
钝化膜，其是作为所述聚酰亚胺膜的下层膜而设置的，
所述末端区域包含从所述有源区域侧起依次设置的耐压保持区域及最外周区域，
所述聚酰亚胺膜是将所述最外周区域的切割残留部排除在外而设置的，
所述钝化膜至少在设置有所述聚酰亚胺膜的区域被设置作为下层膜。
2.根据权利要求1所述的半导体装置，其中，
具有层间绝缘膜，该层间绝缘膜在所述最外周区域被设置作为所述钝化膜的下层膜。
3.根据权利要求2所述的半导体装置，其中，
具有热氧化膜，该热氧化膜在所述最外周区域被设置作为所述层间绝缘膜的下层膜。
4.根据权利要求3所述的半导体装置，其中，
还具有多晶硅膜，该多晶硅膜在所述最外周区域设置于所述层间绝缘膜和所述热氧化膜之间。
5.根据权利要求2所述的半导体装置，其中，
所述耐压保持区域在所述层间绝缘膜之上具有与所述有源区域同心状地设置的场阻断电极，
所述最外周区域在所述层间绝缘膜之上具有与所述场阻断电极同心状地设置的至少1个哑电极。
6.根据权利要求5所述的半导体装置，其中，
所述至少1个哑电极包含设置为同心状的多个哑电极。
7.根据权利要求1所述的半导体装置，其中，
所述钝化膜没有设置于所述最外周区域的所述切割残留部，在所述切割残留部，所述半导体基板的表面露出。
8.根据权利要求2所述的半导体装置，其中，
所述耐压保持区域在所述层间绝缘膜之上具有与所述有源区域同心状地设置的场阻断电极，
所述末端区域还包含设置于所述耐压保持区域和所述切割残留部之间的哑区域，
所述哑区域在所述层间绝缘膜之上具有与所述场阻断电极同心状地设置的哑电极。
9.根据权利要求1至8中任一项所述的半导体装置，其中，
所述聚酰亚胺膜的端缘部的形状呈随着朝向外侧而膜厚平缓地变薄的形状。
10.根据权利要求1至8中任一项所述的半导体装置，其中，
所述钝化膜由TEOS氧化膜形成。
11.根据权利要求1所述的半导体装置，其中，
所述半导体基板为碳化硅半导体基板。
12.一种半导体模块，其通过树脂封装材料对权利要求1至8中任一项所述的半导体装置进行了封装。
13.根据权利要求12所述的半导体模块，其中，
还具有以将所述聚酰亚胺膜的表面及所述最外周区域的表面覆盖的方式设置的上层钝化膜。
14.根据权利要求13所述的半导体模块，其中，
所述上层钝化膜由TEOS氧化膜形成。
15.根据权利要求12所述的半导体模块，其中，
还具有以将所述聚酰亚胺膜的表面及所述最外周区域的表面覆盖的方式设置的应力缓冲膜。
16.根据权利要求15所述的半导体模块，其中，
所述应力缓冲膜由硅凝胶或硅橡胶形成。
CN201980095117.3A 2019-04-09 2019-04-09 半导体装置及半导体模块 Pending CN113678261A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/015459 WO2020208706A1 (ja) 2019-04-09 2019-04-09 半導体装置および半導体モジュール

Publications (1)

Publication Number Publication Date
CN113678261A true CN113678261A (zh) 2021-11-19

Family

ID=72751846

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980095117.3A Pending CN113678261A (zh) 2019-04-09 2019-04-09 半导体装置及半导体模块

Country Status (5)

Country Link
US (1) US20220139794A1 (zh)
JP (1) JP7258124B2 (zh)
CN (1) CN113678261A (zh)
DE (1) DE112019007181T5 (zh)
WO (1) WO2020208706A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113257888A (zh) * 2021-03-31 2021-08-13 华为技术有限公司 一种功率半导体器件、封装结构及电子设备
JP2024125439A (ja) * 2021-08-03 2024-09-19 住友電気工業株式会社 半導体装置及び半導体装置の製造方法
WO2024079780A1 (ja) * 2022-10-11 2024-04-18 三菱電機株式会社 半導体ウエハ、半導体装置、電力変換装置、および冷却システム

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH045828A (ja) * 1990-04-23 1992-01-09 Nec Corp 半導体装置
JPH04127539A (ja) * 1990-09-19 1992-04-28 Nec Corp 半導体装置の製造方法
US6194267B1 (en) * 1997-09-30 2001-02-27 Texas Instruments Incorporated Integrated circuit having independently formed array and peripheral isolation dielectrics
JP2004273647A (ja) * 2003-03-06 2004-09-30 Sanken Electric Co Ltd 半導体素子及びその製造方法
US20050035397A1 (en) * 2003-08-14 2005-02-17 Renesas Technology Corp. Semiconductor device
US20060086939A1 (en) * 2004-10-21 2006-04-27 International Rectifier Corp. Solderable top metal for SiC device
JP2010003762A (ja) * 2008-06-18 2010-01-07 Mitsubishi Electric Corp 高耐圧半導体装置
US20110163409A1 (en) * 2010-01-05 2011-07-07 C/O Fuji Electric Systems Co., Ltd Semiconductor device
CN103222057A (zh) * 2011-11-17 2013-07-24 富士电机株式会社 半导体器件以及半导体器件的制造方法
JP2014049695A (ja) * 2012-09-03 2014-03-17 Toyota Motor Corp 半導体装置及びその製造方法
JP2014110277A (ja) * 2012-11-30 2014-06-12 Mitsubishi Electric Corp 半導体素子、半導体装置
WO2015070463A1 (zh) * 2013-11-12 2015-05-21 深圳市华星光电技术有限公司 薄膜晶体管基板的制造方法及用该方法制造的薄膜晶体管基板
CN107359139A (zh) * 2012-07-19 2017-11-17 瑞萨电子株式会社 半导体装置
US20180138272A1 (en) * 2015-04-14 2018-05-17 Mitsubishi Electric Corporation Semiconductor device
CN109219868A (zh) * 2016-06-10 2019-01-15 三菱电机株式会社 半导体装置以及半导体装置的制造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5167972A (ja) 1974-12-10 1976-06-12 Nissin Electric Co Ltd Gasushadanki
JPS5943819B2 (ja) 1977-01-07 1984-10-24 株式会社日立製作所 露光装置
JP2870553B2 (ja) * 1990-11-08 1999-03-17 富士電機株式会社 高耐圧半導体装置
JP3133602B2 (ja) * 1994-03-16 2001-02-13 キヤノン株式会社 Ｘ線マスク構造体とその製造方法、及び該ｘ線マスク構造体を用いたｘ線露光方法、及びｘ線露光装置と該ｘ線マスク構造体を用いて作製された半導体デバイス及び半導体デバイスの製造方法
JP2007123926A (ja) 2006-12-18 2007-05-17 Renesas Technology Corp 半導体装置
US8324686B2 (en) * 2009-01-16 2012-12-04 Infineon Technologies Austria Ag Semiconductor device and method for manufacturing
JP2014096473A (ja) * 2012-11-09 2014-05-22 Diamond Electric Mfg Co Ltd 内燃機関用点火コイル
JP6005306B2 (ja) 2014-04-28 2016-10-12 三菱電機株式会社 半導体装置
JP6274968B2 (ja) * 2014-05-16 2018-02-07 ローム株式会社 半導体装置
JP6425532B2 (ja) * 2014-12-17 2018-11-21 ルネサスエレクトロニクス株式会社 半導体装置
JP6264334B2 (ja) * 2015-07-21 2018-01-24 トヨタ自動車株式会社 半導体装置
JP6730078B2 (ja) * 2016-04-27 2020-07-29 ローム株式会社 半導体装置
US9985125B1 (en) * 2016-11-25 2018-05-29 Panasonic Intellectual Property Management Co., Ltd. Silicon carbide semiconductor device
JP6820738B2 (ja) 2016-12-27 2021-01-27 三菱電機株式会社 半導体装置、電力変換装置および半導体装置の製造方法

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH045828A (ja) * 1990-04-23 1992-01-09 Nec Corp 半導体装置
JPH04127539A (ja) * 1990-09-19 1992-04-28 Nec Corp 半導体装置の製造方法
US6194267B1 (en) * 1997-09-30 2001-02-27 Texas Instruments Incorporated Integrated circuit having independently formed array and peripheral isolation dielectrics
JP2004273647A (ja) * 2003-03-06 2004-09-30 Sanken Electric Co Ltd 半導体素子及びその製造方法
US20050035397A1 (en) * 2003-08-14 2005-02-17 Renesas Technology Corp. Semiconductor device
US20060086939A1 (en) * 2004-10-21 2006-04-27 International Rectifier Corp. Solderable top metal for SiC device
JP2010003762A (ja) * 2008-06-18 2010-01-07 Mitsubishi Electric Corp 高耐圧半導体装置
US20110163409A1 (en) * 2010-01-05 2011-07-07 C/O Fuji Electric Systems Co., Ltd Semiconductor device
CN103222057A (zh) * 2011-11-17 2013-07-24 富士电机株式会社 半导体器件以及半导体器件的制造方法
CN107359139A (zh) * 2012-07-19 2017-11-17 瑞萨电子株式会社 半导体装置
JP2014049695A (ja) * 2012-09-03 2014-03-17 Toyota Motor Corp 半導体装置及びその製造方法
CN103681495A (zh) * 2012-09-03 2014-03-26 丰田自动车株式会社 半导体装置及其制造方法
JP2014110277A (ja) * 2012-11-30 2014-06-12 Mitsubishi Electric Corp 半導体素子、半導体装置
WO2015070463A1 (zh) * 2013-11-12 2015-05-21 深圳市华星光电技术有限公司 薄膜晶体管基板的制造方法及用该方法制造的薄膜晶体管基板
US20180138272A1 (en) * 2015-04-14 2018-05-17 Mitsubishi Electric Corporation Semiconductor device
CN109219868A (zh) * 2016-06-10 2019-01-15 三菱电机株式会社 半导体装置以及半导体装置的制造方法

Also Published As

Publication number Publication date
DE112019007181T5 (de) 2022-03-17
WO2020208706A1 (ja) 2020-10-15
US20220139794A1 (en) 2022-05-05
JPWO2020208706A1 (ja) 2021-10-14
JP7258124B2 (ja) 2023-04-14

Similar Documents

Publication Publication Date Title
US10978367B2 (en) Semiconductor device and method for manufacturing the same
JP6873865B2 (ja) パワー半導体デバイスおよびこのようなパワー半導体デバイスの製造方法
JP4317189B2 (ja) 高耐熱半導体装置
CN109075089B (zh) 电力用半导体装置及其制造方法
US20080042142A1 (en) Highly Heat-Resistant Synthetic Polymer Compound and High Withstand Voltage Semiconductor Device
CN113678261A (zh) 半导体装置及半导体模块
JP2011049393A (ja) 半導体装置及びその製造方法
JP5720647B2 (ja) 半導体装置及びその製造方法
CN108475665B (zh) 功率半导体器件
JP6736902B2 (ja) 半導体装置の製造方法
US11069627B2 (en) Scribe seals and methods of making
WO2020105097A1 (ja) 半導体装置
JP2007305906A (ja) ダイオード
EP4432333A2 (en) Semiconductor device
US20240178092A1 (en) Sic-based electronic device with multilayer and multifunctional passivation, and method of manufacturing the electronic device
JP2024076993A (ja) 多層及び多機能パッシベーションを有するｓｉｃベースの電子デバイス、及び電子デバイスを製造する方法
US20230142877A1 (en) Semiconductor device and method for manufacturing the same
WO2022157823A1 (ja) 半導体装置および半導体モジュール
WO2021225125A1 (ja) 半導体装置
EP3065164A1 (en) Power semiconductor arrangement and method of generating a power semiconductor arrangement
CN118099104A (zh) 具有多层和多功能钝化的基于SiC的电子器件及制造电子器件的方法
US20230395367A1 (en) Semiconductor device
CN115152034A (zh) 半导体装置
JP2024041497A (ja) 半導体装置
CN115831878A (zh) 半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination