CN115831878A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN115831878A
CN115831878A CN202210021426.XA CN202210021426A CN115831878A CN 115831878 A CN115831878 A CN 115831878A CN 202210021426 A CN202210021426 A CN 202210021426A CN 115831878 A CN115831878 A CN 115831878A
Authority
CN
China
Prior art keywords
insulating layer
layer
semiconductor device
protective insulating
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210021426.XA
Other languages
English (en)
Inventor
富田幸太
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Publication of CN115831878A publication Critical patent/CN115831878A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

实施方式的半导体装置具备：半导体层；第一绝缘层，设于半导体层之上；第一金属层，设于第一绝缘层之上，并包含铝(Al)；第二金属层，设于第一绝缘层之上，并包含铝(Al)；以及第二绝缘层，设于第一绝缘层之上，设于第一金属层与第二金属层之间，上表面与第一金属层的侧面相接，上表面与第二金属层的侧面相接，并包含硅(Si)及氮(N)。

Description

半导体装置
相关申请
本申请享受以日本专利申请2021－152686号(申请日：2021年9月17日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的所有内容。
技术领域
实施方式主要涉及半导体装置。
背景技术
当水分、可动离子侵入半导体器件时，器件特性发生变动，半导体器件的可靠性降低。因此，为了抑制水分、可动离子侵入半导体器件，在半导体器件的表面上，例如形成氮化硅的保护绝缘层。
发明内容
实施方式提供一种能够抑制水分、可动离子的侵入的半导体装置。
实施方式的半导体装置具备：半导体层；第一绝缘层，设于所述半导体层之上；第一金属层，设于所述第一绝缘层之上，并包含铝(Al)；第二金属层，设于所述第一绝缘层之上，并包含铝(Al)；以及第二绝缘层，设于所述第一绝缘层之上，设于所述第一金属层与所述第二金属层之间，上表面与所述第一金属层的侧面相接，所述上表面与所述第二金属层的侧面相接，并包含硅(Si)及氮(N)。
附图说明
图1是实施方式的半导体装置的芯片概念图。
图2是实施方式的半导体装置的放大示意剖面图。
图3A、图3B是实施方式的半导体装置的示意图。
图4是实施方式的半导体装置的示意俯视图。
图5是实施方式的半导体装置的放大示意剖面图。
图6～图11是表示实施方式的半导体装置的制造方法的一个例子的示意剖面图。
图12是比较例的半导体装置的示意剖面图。
图13是比较例的半导体装置的问题点的说明图。
图14是实施方式的半导体装置的第一变形例的示意剖面图。
图15是实施方式的半导体装置的第二变形例的示意剖面图。
图16是实施方式的半导体装置的第三变形例的示意剖面图。
具体实施方式
以下，参照附图对本发明的实施方式进行说明。另外，在以下的说明中，对相同或者类似的部件等标注相同的附图标记，对说明过一次的部件等有时适当省略其说明。
另外，在以下的说明中，在有n+、n、n－以及p+、p、p－的标记的情况下，这些标记表示各导电型中的杂质浓度的相对高低。即n+表示与n相比n型杂质浓度相对较高，n－表示与n相比n型杂质浓度相对较低。另外，p+表示与p相比p型杂质浓度相对较高，p－表示与p相比p型杂质浓度相对较低。另外，有时也将n+型、n－型仅记载为n型，将p+型、p－型仅记载为p型。
本说明书中的金属层、绝缘层的厚度等例如可以在SEM、或者TransmissionElectron Microscope(TEM，透射电子显微镜)的图像上测量。另外，构成半导体装置的部件的化学组成的定性分析以及定量分析例如可以通过SIMS、电子能量损失光谱法(ElectronEnergy Loss Spectroscopy：EELS)、能量色散型X射线光谱法(Energy Dispersive X－raySpectroscopy：EDX)进行。
实施方式的半导体装置具备：半导体层；第一绝缘层，设于半导体层之上；第一金属层，设于第一绝缘层之上，并包含铝(Al)；第二金属层，设于第一绝缘层之上，并包含铝(Al)；以及第二绝缘层，设于第一绝缘层之上，设于第一金属层与第二金属层之间，上表面与第一金属层的侧面相接，上表面与第二金属层的侧面相接，并包含硅(Si)及氮(N)。
图1是实施方式的半导体装置的芯片概念图。图1是表示实施方式的半导体装置的元件区域与末端区域的关系的图。图2是实施方式的半导体装置的放大示意剖面图。图2是实施方式的半导体装置的元件区域的剖面图。图2是图1的AA’截面。
图3A、图3B是实施方式的半导体装置的示意图。图3A是俯视图，图3B是剖面图。图3B是图3A的BB’截面。
图4是实施方式的半导体装置的示意俯视图。图4是从图3A中去除树脂层后的图。
图5是实施方式的半导体装置的放大示意剖面图。图5是图3B所示的区域X的放大图。
实施方式的半导体装置为Metal Oxide Semiconductor Field EffectTramsistor(MOSFET，金属氧化物半导体场效应管)。实施方式的半导体装置是高耐压用途的平面栅极型的纵型MOSFET100。MOSFET100是功率半导体器件。MOSFET100是以电子为载流子的纵型的n沟道型的MOSFET。
如图1所示，实施方式的MOSFET100具备元件区域101和末端区域102。在元件区域101设置晶体管。末端区域102包围元件区域101。在末端区域102设置提高未图示的MOSFET100的耐压的结构。提高MOSFET100的耐压的结构例如是降低表面电场(RESURF)、保护环。
以下，如图1所示，将与MOSFET100的芯片表面平行的一个方向定义为第一方向，将与MOSFET100的芯片表面平行且与第一方向垂直的方向定义为第二方向。
MOSFET100具备半导体层10、源极电极12(第一金属层)、漏极电极14(第三金属层)、栅极绝缘层16、栅极电极18、层间绝缘层20(第一绝缘层)、栅极布线22(第二金属层)、栅极焊盘24、第一保护绝缘层26(第二绝缘层)、第二保护绝缘层28(第三绝缘层)、聚酰亚胺层30(树脂层)。
半导体层10例如是单晶硅。半导体层10包括n+型的漏极区域32、n－型的漂移区域34、p型的体区域36以及n+型的源极区域38。
源极电极12是第一金属层的一个例子。漏极电极14是第三金属层的一个例子。层间绝缘层20是第一绝缘层的一个例子。栅极布线22是第二金属层的一个例子。第一保护绝缘层26是第二绝缘层的一个例子。第二保护绝缘层28是第三绝缘层的一个例子。聚酰亚胺层30是树脂层的一个例子。
如图2所示，在MOSFET100的元件区域101形成纵型的晶体管。源极电极12、漏极电极14、栅极绝缘层16、栅极电极18、n+型的漏极区域32、n－型的漂移区域34、p型的体区域36以及n+型的源极区域38构成纵型的晶体管。
半导体层10设于源极电极12与漏极电极14之间。栅极绝缘层16设于栅极电极18与半导体层10之间。栅极电极18设于层间绝缘层20与半导体层10之间。层间绝缘层20设于源极电极12与栅极电极18之间。
漏极电极14与半导体层10电连接。漏极电极14与漏极区域32电连接。漏极电极14与半导体层10相接。
层间绝缘层20设于半导体层10之上。层间绝缘层20设于栅极电极18之上。层间绝缘层20具有将栅极电极18与源极电极12电分离的功能。
层间绝缘层20例如包含硅(Si)及氧(O)。层间绝缘层20例如包含氧化硅。层间绝缘层20例如是氧化硅层。
源极电极12设于元件区域101。源极电极12设于层间绝缘层20之上。源极电极12设于半导体层10之上。
源极电极12与半导体层10电连接。源极电极12与源极区域38电连接。源极电极12与半导体层10相接。
源极电极12包含铝(Al)。源极电极12例如是铝层。源极电极12也可以是阻挡金属层与铝层的层叠构造。阻挡金属层例如是钛层或者氮化钛层。
源极电极12的厚度(图5中的t1)例如为1μm以上且10μm以下。源极电极12的第一方向的宽度(图4中w1)例如为100μm以上且500μm以下。
栅极布线22设于元件区域101或者末端区域102。栅极布线22设于层间绝缘层20之上。栅极布线22设于半导体层10之上。
栅极布线22与栅极电极18电连接。栅极布线22具有对元件区域101中的栅极电极18施加栅极电压的功能。
栅极布线22包含铝(Al)。栅极布线22例如是铝层。栅极布线22也可以是阻挡金属层与铝层的层叠构造。阻挡金属层例如是钛层或者氮化钛层。
栅极布线22例如由与源极电极12相同的材料形成。
栅极布线22的厚度(图5中的t2)例如为1μm以上且10μm以下。栅极布线22的第一方向的宽度(图4中w2)例如为1μm以上且20μm以下。
源极电极12与栅极布线22之间的第一方向的第一距离(图4中的d1)例如为1μm以上且10μm以下。
栅极焊盘24设于末端区域102。栅极焊盘24设于层间绝缘层20之上。栅极焊盘24设于半导体层10之上。
栅极焊盘24与栅极布线22连接于。栅极焊盘24具有经由栅极布线22向栅极电极18施加栅极电压的功能。在栅极焊盘24中例如连接接合线。
栅极焊盘24包含铝(Al)。栅极焊盘24例如为铝层。栅极焊盘24也可以是阻挡金属层与铝层的层叠构造。阻挡金属层例如是钛层或者氮化钛层。
栅极焊盘24例如由与源极电极12以及栅极布线22相同的材料形成。
第一保护绝缘层26设于层间绝缘层20之上。第一保护绝缘层26设于第二保护绝缘层28之上。第一保护绝缘层26设于源极电极12与栅极布线22之间。
第一保护绝缘层26具有抑制水分、可动离子侵入元件区域101的功能。通过设置第一保护绝缘层26，可抑制MOSFET100的特性的变动，提高MOSFET100的可靠性。
第一保护绝缘层26包含硅(Si)及氮(N)。第一保护绝缘层26例如包含氮化硅。第一保护绝缘层26例如是氮化硅层。
第一保护绝缘层26例如包含硅(Si)、氮(N)以及氧(O)。第一保护绝缘层26例如包含氮氧化硅。第一保护绝缘层26例如是氮氧化硅层。
第一保护绝缘层26的厚度(图5中的t3)例如为0.1μm以上且2μm以下。
第一保护绝缘层26的上表面与源极电极12的侧面相接。第一保护绝缘层26不与源极电极12的上表面相接。第一保护绝缘层26不设置在源极电极12之上。
从半导体层10的表面到第一保护绝缘层26的上表面与源极电极12的侧面相接的位置的第二距离(图5中的d2)比从半导体层10的表面到源极电极12的上表面的第三距离(图5中的d3)小。第三距离d3与第二距离d2之差(图5中的s1)例如为0.1μm以上且1μm以下。
第一保护绝缘层26的上表面与栅极布线22的侧面相接。第一保护绝缘层26不与栅极布线22的上表面相接。第一保护绝缘层26不设置在栅极布线22之上。
从半导体层10的表面到第一保护绝缘层26的上表面与栅极布线22的侧面相接的位置的第四距离(图5中的d4)比从半导体层10的表面到栅极布线22的上表面的第五距离(图5中的d5)小。第五距离d5与第四距离d4之差(图5中的s2)例如为0.1μm以上且1μm以下。
第二保护绝缘层28设于层间绝缘层20之上。第二保护绝缘层28设于层间绝缘层20与第一保护绝缘层26之间。
第二保护绝缘层28例如包含硅(Si)及氧(O)。第二保护绝缘层28例如包含氧化硅。第二保护绝缘层28例如是氧化硅层。
第二保护绝缘层28的厚度(图5中的t4)例如为0.1μm以上且2μm以下。
第一保护绝缘层26的厚度t3例如比第二保护绝缘层28的厚度t4薄。
第二保护绝缘层28与源极电极12的侧面相接。第二保护绝缘层28与栅极布线22的侧面相接。
聚酰亚胺层30设于源极电极12之上。聚酰亚胺层30设于栅极布线22之上。聚酰亚胺层30设于第一保护绝缘层26之上。
聚酰亚胺层30与源极电极12的上表面以及侧面相接。聚酰亚胺层30覆盖源极电极12的上表面和侧面的角部。
聚酰亚胺层30与栅极布线22的上表面以及侧面相接。聚酰亚胺层30覆盖栅极布线22的上表面和侧面的角部。
聚酰亚胺层30的厚度例如为3μm以上且10μm以下。
接下来，对实施方式的半导体装置的制造方法的一个例子进行说明。特别是，对第一保护绝缘层26与第二保护绝缘层28的形成方法进行说明。
图6～图11是表示实施方式的半导体装置的制造方法的一个例子的示意剖面图。图6～图11是与图5对应的剖面。
使用公知的工艺技术，在半导体层10之上形成层间绝缘层20。接下来，使用公知的工艺技术，在层间绝缘层20之上形成源极电极12以及栅极布线22(图6)。
接下来，形成氧化硅膜50(图7)。氧化硅膜50以埋入源极电极12与栅极布线22之间的方式形成。氧化硅膜50例如通过Chemical Vapor Deposition法(CVD法，化学气相沉积法)形成。
接下来，去除源极电极12之上以及栅极布线22之上的氧化硅膜50(图8)。源极电极12的上表面以及栅极布线22的上表面露出。氧化硅膜50例如使用Reactive Ion Etching法(RIE法，反应性离子蚀刻法)去除。加工后的氧化硅膜50是第二保护绝缘层28的一个例子。
接下来，形成氮化硅膜52(图9)。氮化硅膜52以埋入源极电极12与栅极布线22之间的方式形成。氮化硅膜52例如通过CVD法形成。
接下来，去除源极电极12之上以及栅极布线22之上的氮化硅膜52(图10)。源极电极12的上表面以及栅极布线22的上表面露出。氮化硅膜52例如使用RIE法去除。加工后的氮化硅膜52是第一保护绝缘层26的一个例子。
接下来，形成聚酰亚胺膜54(图11)。之后，去除源极电极12之上的一部分的聚酰亚胺膜54。聚酰亚胺膜54例如通过湿式蚀刻去除。加工后的聚酰亚胺膜54是聚酰亚胺层30的一个例子。
通过以上的制造方法，制造实施方式的半导体装置。
接下来，对实施方式的半导体装置的作用以及效果进行说明。
图12是比较例的半导体装置的示意剖面图。比较例的半导体装置为MOSFET900。MOSFET900与实施方式的MOSFET100相同，是高耐压用途的平面栅极型的纵型MOSFET。
比较例的MOSFET900在第一保护绝缘层26以及第二保护绝缘层28设于源极电极12之上这一点上与实施方式的MOSFET100不同。另外，比较例的MOSFET900在第一保护绝缘层26以及第二保护绝缘层28设于栅极布线22之上这一点上与实施方式的MOSFET100不同。
在MOSFET900中，第一保护绝缘层26与源极电极12的上表面以及侧面相接。第一保护绝缘层26以及第二保护绝缘层28覆盖源极电极12的上表面和侧面的角部。
在MOSFET900中，第二保护绝缘层28与栅极布线22的上表面以及侧面相接。第一保护绝缘层26以及第二保护绝缘层28覆盖栅极布线22的上表面和侧面的角部。
图13是比较例的半导体装置的问题点的说明图。例如，在MOSFET900的使用中，MOSFET900遭受温度变化。伴随着温度变化，产生由构成MOSFET900的材料的热膨胀系数之差引起的应力。
例如，如图13那样，在金属的栅极布线22的角部，对作为绝缘材料的第一保护绝缘层26以及第二保护绝缘层28施加的应力因形状的作用而增大。因而，例如，如图13所示，在第一保护绝缘层26以及第二保护绝缘层28上产生裂纹60。
特别是，若在由氮化硅、氮氧化硅形成的第一保护绝缘层26产生裂纹，则加剧来自外部的水分、可动离子的侵入。因而，MOSFET900的可靠性降低。
MOSFET900那样的功率半导体器件例如与逻辑器件、存储器器件相比，多在更高温多湿的环境中使用。另外，施加在器件内的电压也较高。因而，在功率半导体器件中，在保护绝缘层容易产生裂纹，在保护绝缘层产生裂纹的情况下的可靠性降低的隐患也较大。
在实施方式的MOSFET100中，第一保护绝缘层26以及第二保护绝缘层28不覆盖源极电极12的上表面和侧面的角部。另外，在MOSFET100中，第一保护绝缘层26以及第二保护绝缘层28不覆盖栅极布线22的上表面和侧面的角部。
因而，可抑制源极电极12的角部、栅极布线22的角部处的裂纹的产生。由此，可抑制来自外部的水分、可动离子的侵入，MOSFET100的可靠性提高。
第一保护绝缘层26的厚度t3优选比第二保护绝缘层28的厚度t4薄。由包含氮(N)的第一保护绝缘层26产生的应力例如比由不包含氮(N)的第二保护绝缘层28产生的应力大。通过减薄第一保护绝缘层26的厚度t3，例如可抑制栅极布线22的应力迁移的发生。
第一保护绝缘层26优选为氮化硅层。通过使第一保护绝缘层26为氮化硅层，可有效地抑制来自外部的水分、可动离子的侵入。
第三距离d3与第二距离d2之差(图5中的s1)优选为1μm以下。另外，第五距离d5与第四距离d4之差(图5中的s2)优选为1μm以下。例如通过使差s1与差s2为上述范围，可抑制源极电极12、栅极布线22的角部处的聚酰亚胺层30的裂纹的产生。
(第一变形例)
图14是实施方式的半导体装置的第一变形例的示意剖面图。图14是相当于实施方式的图5的图。第一变形例的MOSFET在不具备聚酰亚胺层30这一点上与实施方式的MOSFET100不同。第一变形例的MOSFET也通过与实施方式的MOSFET100相同的作用来提高可靠性。
(第二变形例)
图15是实施方式的半导体装置的第二变形例的示意剖面图。图15是相当于实施方式的图5的图。第二变形例的MOSFET在不具备第二保护绝缘层28这一点上与实施方式的MOSFET100不同。第二变形例的MOSFET也通过与实施方式的MOSFET100相同的作用来提高可靠性。另外，通过加厚第一保护绝缘层26，可有效地抑制来自外部的水分、可动离子的侵入。
(第三变形例)
图16是实施方式的半导体装置的第三变形例的示意剖面图。图16是相当于实施方式的图5的图。第三变形例的MOSFET与第二变形例的不同点在于，第一保护绝缘层26的与源极电极12相接的部分的厚度(图16中的t5)比第一保护绝缘层26的在源极电极12与栅极布线22之间的中间位置的厚度(图16中的t7)薄。另外，第三变形例的MOSFET与第二变形例的不同点在于，第一保护绝缘层26的与栅极布线22相接的部分的厚度(图16中的t6)比第一保护绝缘层26的在源极电极12与栅极布线22之间的中间位置的厚度(图16中的t7)薄。第三变形例的MOSFET与第二变形例的MOSFET的不同点在于，在源极电极12的侧面以及栅极布线22的侧面设置第二保护绝缘层28。
第三变形例的MOSFET也通过与实施方式的MOSFET100相同的作用来提高可靠性。另外，通过使第一保护绝缘层26的与源极电极12相接的部分的厚度t5以及第一保护绝缘层26的与栅极布线22相接的部分的厚度t6变薄，例如可抑制应力迁移的发生。
以上，根据实施方式及其变形例，可提供能够抑制保护绝缘层的裂纹的产生、并提高可靠性的半导体装置。
在实施方式中，以半导体层为硅的情况为例进行了说明，但半导体层并不限于硅。例如，半导体层可以是碳化硅，也可以是氮化物半导体。
在实施方式中，以平面栅极型的纵型MOSFET为例进行了说明，例如，也可以将本发明应用于沟槽栅极型的纵型MOSFET。另外，也可以将本发明应用于横型MOSFET。另外，也可以将本发明应用于MOSFET以外的半导体器件。例如，也可以将本发明应用于InsulatedGate Bipolar Transistor(IGBT，绝缘栅双极型晶体管)、二极管、或者光耦合器。
在实施方式中，以树脂层由聚酰亚胺形成的情况为例进行了说明，但树脂层例如也可以由有机硅等其他树脂形成。
在实施方式中，以第一金属层为源极电极、第二金属层为栅极布线的情况为例进行了说明，但第一金属层不限于源极电极，第二金属层不限于栅极布线。
对本发明的几个实施方式进行了说明，但这些实施方式是作为例子而提出的，并不意图限定发明的范围。这些新的实施方式能够以其他各种方式实施，在不脱离发明的主旨的范围内能够进行各种省略、替换、变更。例如，也可以将一实施方式的构成要素置换或者变更为其他实施方式的构成要素。这些实施方式及其变形包含在发明的范围或主旨中，并且包含在权利要求书所记载的发明及其等效的范围中。

Claims (10)

1.一种半导体装置，其特征在于，具备：
半导体层；
第一绝缘层，设于所述半导体层之上；
第一金属层，设于所述第一绝缘层之上，并包含铝；
第二金属层，设于所述第一绝缘层之上，并包含铝；以及
第二绝缘层，设于所述第一绝缘层之上，设于所述第一金属层与所述第二金属层之间，上表面与所述第一金属层的侧面相接，所述上表面与所述第二金属层的侧面相接，所述第二绝缘层包含硅及氮。
2.如权利要求1所述的半导体装置，其特征在于，
所述半导体装置还具备树脂层，该树脂层设于所述第一金属层、所述第二金属层以及所述第一绝缘层之上。
3.如权利要求1所述的半导体装置，其特征在于，
所述半导体装置还具备第三绝缘层，该第三绝缘层设于所述第一绝缘层与所述第二绝缘层之间，设于所述第一金属层与第二金属层之间，并包含硅及氧。
4.如权利要求3所述的半导体装置，其特征在于，
所述第二绝缘层的厚度比所述第三绝缘层的厚度薄。
5.如权利要求3所述的半导体装置，其特征在于，
所述第二绝缘层的与所述第一金属层相接的部分的厚度比所述第二绝缘层的在所述第一金属层与所述第二金属层之间的中间位置的厚度薄。
6.如权利要求1所述的半导体装置，其特征在于，
所述第二绝缘层包含氧。
7.如权利要求1所述的半导体装置，其特征在于，
所述第一金属层与所述第二金属层之间的距离为1μm以上且10μm以下。
8.如权利要求1所述的半导体装置，其特征在于，
所述第一金属层的厚度以及所述第二金属层的厚度为1μm以上且10μm以下。
9.如权利要求1所述的半导体装置，其特征在于，
所述半导体装置还具备栅极电极，该栅极电极设于所述半导体层与所述第一绝缘层之间。
10.如权利要求1所述的半导体装置，其特征在于，
所述半导体装置还具备第三金属层，在该第三金属层与所述第一金属层之间设有所述半导体层。
CN202210021426.XA 2021-09-17 2022-01-10 半导体装置 Pending CN115831878A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-152686 2021-09-17
JP2021152686A JP2023044581A (ja) 2021-09-17 2021-09-17 半導体装置

Publications (1)

Publication Number Publication Date
CN115831878A true CN115831878A (zh) 2023-03-21

Family

ID=85522352

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210021426.XA Pending CN115831878A (zh) 2021-09-17 2022-01-10 半导体装置

Country Status (3)

Country Link
US (1) US11967568B2 (zh)
JP (1) JP2023044581A (zh)
CN (1) CN115831878A (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03244126A (ja) 1990-02-22 1991-10-30 Toshiba Corp 半導体装置の製造方法
JP3176017B2 (ja) 1995-02-15 2001-06-11 株式会社東芝 半導体装置の製造方法
JP2000260768A (ja) 1999-03-05 2000-09-22 Nec Corp 半導体装置の製造方法
JP6248392B2 (ja) * 2013-01-17 2017-12-20 富士電機株式会社 半導体装置
JP2017055015A (ja) 2015-09-11 2017-03-16 株式会社東芝 半導体装置
JP7271166B2 (ja) 2018-12-21 2023-05-11 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2023044581A (ja) 2023-03-30
US11967568B2 (en) 2024-04-23
US20230089797A1 (en) 2023-03-23

Similar Documents

Publication Publication Date Title
JP6426642B2 (ja) 半導体装置
US10978367B2 (en) Semiconductor device and method for manufacturing the same
US8188567B2 (en) Semiconductor device and method for manufacturing
US11063123B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JP3906213B2 (ja) 半導体装置
JP2016152357A (ja) 半導体装置および半導体パッケージ
CN108962993B (zh) 半导体装置及其制造方法
JP2018029178A (ja) パワー半導体デバイスおよびこのようなパワー半導体デバイスの製造方法
JP2018049908A (ja) 半導体装置及びその製造方法
US9853023B2 (en) Semiconductor device and semiconductor package
US11640982B2 (en) Semiconductor device
US20220139794A1 (en) Semiconductor device and semiconductor module
US9735109B2 (en) Semiconductor device and semiconductor device manufacturing method
CN115831878A (zh) 半导体装置
JP7157719B2 (ja) 半導体装置の製造方法
US20230343726A1 (en) High Voltage Semiconductor Device with Step Topography Passivation Layer Stack
US11335769B2 (en) Semiconductor device
US20220085209A1 (en) Semiconductor device
US11916029B2 (en) Semiconductor device
US20230261105A1 (en) Semiconductor device
US10388780B1 (en) Semiconductor device
US20230299150A1 (en) Semiconductor device
JP2022047394A (ja) 半導体装置及びその製造方法
KR20190052970A (ko) ＳｉＣ 전력 반도체 디바이스 및 이의 제조 방법
JP2017055029A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination