JP6248392B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6248392B2
JP6248392B2 JP2013006170A JP2013006170A JP6248392B2 JP 6248392 B2 JP6248392 B2 JP 6248392B2 JP 2013006170 A JP2013006170 A JP 2013006170A JP 2013006170 A JP2013006170 A JP 2013006170A JP 6248392 B2 JP6248392 B2 JP 6248392B2
Authority
JP
Japan
Prior art keywords
protective film
electrode
metal wiring
source electrode
inorganic protective
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013006170A
Other languages
English (en)
Other versions
JP2014138090A (ja
Inventor
貴行 島藤
貴行 島藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2013006170A priority Critical patent/JP6248392B2/ja
Priority to US14/107,858 priority patent/US8872245B2/en
Priority to CN201310692549.7A priority patent/CN103943680B/zh
Priority to TW102146638A priority patent/TWI569447B/zh
Publication of JP2014138090A publication Critical patent/JP2014138090A/ja
Application granted granted Critical
Publication of JP6248392B2 publication Critical patent/JP6248392B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、素子活性部と素子周縁部を備えた半導体装置の保護膜に関する。
従来技術では図１４のように、半導体基板１００上面に形成された金属材料からなるゲート金属配線３１、チャネルストッパー電極３２、ソース電極３３、フィールドプレート電極１２上に無機保護膜１０として酸化シリコン膜、又は窒化シリコン膜のような無機絶縁膜が形成されている。さらにその上面には有機保護膜としてポリベンゾオキサゾール、又はポリイミドのような有機絶縁膜が形成されている。
半導体装置の特性の安定化を図るとともに耐圧を向上させるため、エミッタ電極とゲート電極を跨ぐように第１の絶縁層が形成され、第１絶縁層の上面と側面に第２絶縁層が形成されている。ゲート電極は第１の絶縁層に部分的に覆われている。（例えば、特許文献１参照）。
また、外部電荷の影響を小さくするために半導体素子の終端領域のガードリング電極とソース電極が窒化シリコン又はポリイミド等の保護膜で覆われている（例えば、特許文献２参照）。
さらに外部電荷の影響を小さくして、素子周縁部を高耐圧化するために、半導体素子の終端領域のフィールドプレート電極が分離用酸化膜又は層間絶縁膜で覆われている（例えば、特許文献３参照）。
導電層上にパッシベーション層として無機材料と有機材料からなる誘電層を複数重ねることで、パッシベーション層を開口するためのドライエッチング工程の時間短縮や、窒化シリコン層に加わる機械的応力を緩和している（例えば、特許文献４参照）。
また、パッシベーション膜としてシリコン窒化膜上にポリイミド膜を形成し、パッシベーション膜の開口部にある露出した金属配線部の腐食を防ぎ、ポリイミドとモールド樹脂の密着性を向上させるため、ポリイミド膜表面にアッシングを行っている（例えば、特許文献５参照）。
特開２０１０−１６１２４０号公報 特開２００８−２２７２３６号公報 特開２０１１−２０４７１０号公報 特開２００１−２３０５０５号公報 特開平８−２９３４９２号公報
図１４に示す従来技術の保護膜は、半導体基板１００表面上に無機保護膜、さらにその上に有機保護膜を形成した２層構造であり、半導体装置の素子周縁部Ｙの表面に異物、又はモールド樹脂中のフィラーによるフィラーアタックからの保護に加え、モールド樹脂中のイオン、及び外部からの水分の侵入を防ぐため、保護膜を形成している。この保護膜は素子周縁部Ｙの電界分布を保持し、耐圧劣化を防止する役割をしている。
しかしながら、組立工程において半導体装置に加えられる応力により素子周縁部Ｙの無機保護膜にクラックが発生する場合がある。
素子周縁部Ｙの無機保護膜にクラックが発生した場合、ＴＨＢ試験（Ｔｅｍｐｅｒａｔｕｒｅ，Ｈｕｍｉｄｉｔｙ，Ｂｉａｓ Ｔｅｓｔ）のような高温、高湿雰囲気中での信頼性試験でクラック発生箇所に局所的に電界が集中し、ドレイン電極とソース電極との間に局所的な耐圧低下が起こり、リーク不良が発生する。
また、クラック発生の原因となる無機保護膜を形成せずに、有機保護膜のみを形成するとクラックの発生は防ぐことができるが、保護膜と金属配線との界面、及び保護膜との金属電極の界面にＴＨＢ試験のような高温、高湿雰囲気中での信頼性試験において水分やモールド樹脂中のイオンが侵入するため、ゲート電極とソース電極との間でリーク不良が発生する。また、ソース電極にグランド電圧が印加されドレイン電極にマイナスの電圧が印加されている場合は、ゲート電極とドレイン電極との間でリーク不良が発生する。
本発明は、信頼性の高い半導体装置を提供することを目的とする。
素子活性部Ｘの半導体基板１００の第１導電型のドリフト領域１５には、ｐベース領域１４、ｎ型ソース領域１６が形成され、素子活性部Ｘ側の半導体基板１００上面にはゲート絶縁膜４を介してゲート電極５が形成される。
素子周縁部Ｙの半導体基板１００の第１導電型のドリフト領域１５には、少なくとも２つ以上のガードリング１１が形成され、最外周には環状にｐ表面領域１３が形成される。また、素子周縁部Ｙ側の半導体基板１００上面には、絶縁膜７が形成されている。
さらに、素子活性部Ｘ、及び素子周縁部Ｙの上面には、層間絶縁膜６が形成され、素子活性部Ｘ側の層間絶縁膜６上面には、ｐベース領域１５とｎ型ソース領域１６に接続されたソース電極３３と、ソース電極３３を囲むように環状にゲート金属配線３１が形成され、ゲート金属配線３１はゲート電極５と接続されている。
素子周縁部Ｙ側の層間絶縁膜６上面には、少なくとも１つ以上の環状のフィールドプレート電極１２と、環状のチャネルストッパー電極３２が形成され、フィールドプレート電極１２はガードリング１１と接続されている。また、チャネルストッパー電極３２はｐ型表面領域１３に接続されている。
半導体基板１００の第１主面側の上面には開口部を備えた有機保護膜２が形成され、開口部はゲート金属配線３１を部分的に露出したゲート電極パッド４１部と、ソース電極３３を部分的に露出したソース電極パッド４２部となる。
ソース電極３０と有機保護膜２との間、層間絶縁膜６と有機保護膜２との間、およびゲート金属配線３１と有機保護膜２との間には、連続して無機保護膜１が形成される。
本発明では、信頼性の高い半導体装置を提供することができる。
本発明実施の形態１を示す平面図でする。 本発明実施の形態１の図１のＡ−Ａ’断面図である。 本発明実施の形態１の図１のＢ−Ｂ’断面図である。 本発明実施の形態１の図１のＣ−Ｃ’断面図である。 本発明実施の形態２の図１のＡ−Ａ’断面図である。 本発明実施の形態２の図５のＤ部拡大図である。 本発明実施の形態３の図１のＡ−Ａ’断面図である。 本発明実施の形態４の図１のＡ−Ａ’断面図である。 本発明実施の形態５の図１のＡ−Ａ’断面図である。 本発明実施の形態６の図１のＡ−Ａ’断面図である。 本発明実施の形態７の図１のＡ−Ａ’断面図である。 本発明実施の形態８の図１のＡ−Ａ’断面図である。 本発明実施の形態９の図１のＡ−Ａ’断面図である。 従来技術の図１のＡ−Ａ’断面図である。
以下、発明の実施の形態に基づいて説明する。
以下の実施の形態では、半導体装置として主にＭＯＳＦＥＴ（Ｍａｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｏｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）について説明するが、ＭＯＳＦＥＴに限定されるものではなく、例えば、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）としてもよい。
また、以下の実施の形態は組み合わせて実施しても良く、実施の形態に限定されない。
（実施の形態１）
図１、図２、図３、及び図４は、本発明の第１の実施の形態の構成図である。図1は本発明実施の形態１の平面図であり、有機保護膜２が形成されていない場合を示す。図２は有機保護膜２が形成された場合の図１のＡ−Ａ’断面図、図３は有機保護膜２が形成された場合の図１のＢ−Ｂ’断面図、図４は有機保護膜２が形成された場合の図１のＣ−Ｃ’断面図である。
図１に示すように半導体装置１０１は、ソース電極３３の一部に形成されたソース電極パッド４２とソース電極３３を囲むように形成された環状のゲート金属配線３１の一部が張り出して形成されたゲート電極パッド４１があり、ソース電極パッド４２とゲート電極パッド４１はソース電極３３とゲート金属配線３１の表面が露出している。ゲート金属配線３１の外周の素子周縁部Ｙには、フィールドプレート電極１２とチャネルストッパー電極３２が環状に形成されている。
図２に示すように、素子活性部Ｘの半導体基板１００の第１主面の第１導電型のドリフト領域１５には、ｐベース領域１４が形成され、ｐベース領域１４内に、ｎ型ソース領域１６が形成されている。ドリフト領域１５とｎ型ソース領域１６との間のｐベース領域１４の表面上にはゲート絶縁膜４を介してゲート電極５が形成されている。
素子周縁部Ｙの半導体基板１００の第１主面の第１導電型のドリフト領域１５には、少なくとも２つ以上のガードリング１１が形成され、最外周にはｐ表面領域１３が形成される。また、素子周縁部Ｙ側の半導体基板１００の第１主面の上面には、絶縁膜７が形成されている。
さらに、半導体基板１００の第１主面側の上面には、層間絶縁膜６が形成され、素子活性部Ｘ側の層間絶縁膜６上面には、ゲート金属配線３１とソース電極３３が形成され、図４に示すようにゲート金属配線３１はゲート電極５と接続され、ソース電極は図２に示すようにｐベース領域１４とｎ型ソース領域１６に接続されている。
素子周縁部Ｙ側の層間絶縁膜６上面には、少なくとも１つ以上のフィールドプレート電極１２と、チャネルストッパー電極３２が形成され、フィールドプレート電極１２はガードリング１１と接続されている。また、チャネルストッパー電極３２はｐ型表面領域１３に接続されている。
なお、チャネルストッパー電極３２とｐ型表面領域１３の接続箇所は、図１に示すＣ−Ｃ’断面の位置に限定されるものではなく、素子周縁部Ｙのいずれの箇所に設けても良い。
また、ｐ型表面領域１３はｎ型としても良く、チャネルストッパー電極３２はドリフト領域１５と電気的に接続しても良い。
ゲート金属配線３１は、無機保護膜１が覆うように形成され、図２、図３に示すように、ゲート金属配線３１とソース電極３３の一部を除く半導体基板１００の第１主面側の上面には、有機保護膜２が形成される。有機保護膜２が形成されず表面が露出したゲート金属配線３１とソース電極３３は、ゲート電極パッド４１とソース電極パッド４２となる。
半導体基板１００の第２主面側には、ドレイン領域２１が形成され、ドレイン領域２２の上面には、ドレイン電極２２が形成されている。
ゲート金属配線３１、チャネルストッパー電極３２、ソース電極３３、ソース電極パッド４２、及びフィールドプレート電極１２は金属材料であり、導電性の良いＡｌ−Ｓｉ、Ａｌ−Ｓｉ−Ｃｕなどのアルミニウムを含む合金であることが望ましい。
無機保護膜１は、金属材料との密着性の良い酸化シリコン膜、又は窒化シリコン膜であり、厚さはゲート金属配線３１、チャネルストッパー電極３２、ソース電極３３、ソース電極パッド４２、及びフィールドプレート電極１２の金属材料で形成された電極を覆うように形成するため、例えば金属材料で形成された電極の厚さが３〜５μｍである場合は、０．５〜１．０μｍ程度とすることが望ましい。
半導体基板１００の第１主面側の上面には半導体装置１０１を異物やモールド樹脂中のフィラーによるフィラーアタックから保護するために有機保護膜２が形成され、ポリベンゾオキサゾール、又はポリイミドであることが望ましい。
絶縁膜７は、熱酸化によって形成された酸化シリコン膜である。層間絶縁膜６は、ＣＶＤ（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）法によって形成されたＢＰＳＧ膜（Ｂｏｒｏｎ Ｐｈｏｓｐｈｏｒｕｓ Ｓｉｌｉｃｏｎ Ｇｌａｓｓ）で形成したがこれに限らず、シリコン酸化膜やシリコン窒化膜またはこれらの積層膜としてもよい。
ゲート金属配線３１、ゲート電極パッド４１、ソース電極３３、ソース電極パッド４２、フィールドプレート電極１２、及びチャネルストッパー電極３２は、スパッタリングによって半導体基板１００の第１主面の全面に形成され、レジストでパターニングした後、ドライエッチング、又はウエットエッチングを行い、ゲート金属配線３１、ゲート電極パッド４１、ソース電極３３、ソース電極パッド４２、フィールドプレート電極１２、及びチャネルストッパー電極３２以外の金属材料膜を除去し、レジストを除去する。
無機保護膜１はＣＶＤ法によって半導体基板１００の第１主面の全面に形成され、レジストでパターニングした後、ドライエッチングを行い、ゲート金属配線３１の側面、及び上面以外の無機保護膜１を除去する。レジスト除去後、ＣＶＤ法により半導体基板１００の第１主面側の上面全体に有機保護膜２を形成する。
ゲート金属配線３１の側面と上面が金属材料との密着性が良い無機保護膜１で覆うことで、ＴＨＢ試験などの高温、高湿雰囲気中の信頼性試験において、ゲート金属配線３１と無機保護膜１との界面の剥離を抑制し、ゲート金属配線３１とソース電極３３との間のリーク不良を抑制することができる。また、ソース電極４２にグランド電圧が印加されドレイン電極２２にマイナスの電圧が印加された場合には、ゲート金属配線３１とドレイン電極２２との間のリーク不良を抑制することができる。
無機保護膜１はゲート金属配線３１の側面、及び上面にのみ形成することで、組立工程で半導体装置１０１に加えられる応力により、図１４に示した従来技術において素子周縁部Ｙの無機保護膜１０に発生していたクラックを防ぐことができる。このクラックの発生を防ぐことで、ＴＨＢ試験などの高温、高湿雰囲気中の信頼性試験において、クラックの発生箇所に局所的なモールド樹脂中のイオン、及び水分の侵入がなくなり、ドレイン電極２２とソース電極３３との間の局所的な耐圧低下を抑制することができ、リーク不良を抑制することができる。
（実施の形態２）
図５、及び図６は本件発明の第２の実施の形態の構成図である。図５は、図１のＡ−Ａ’断面図であり、図６は、図５のＤ部の拡大図である。
第１の実施の形態と異なる点は、ソース電極３３と有機保護膜２との間に無機保護膜１ａをさらに備えている点である。他の構成は、第１の実施の形態と同様である。
図５に示すように、無機保護膜１ａはソース電極３３上面と側面に形成され、無機保護膜１ｂはゲート金属配線３１の上面と側面を覆うように形成される。ゲート金属配線３１とソース電極３３の一部を露出させて形成するゲート電極パッド３１部とソース電極バッド４２部を除く半導体基板１００の第１主面側の上面には、有機保護膜２が形成される。
なお、ソース電極パッド４２部の無機保護膜１ａと有機保護膜２の端部は、図６（ａ）に示すように無機保護膜１ａの端面を覆うように有機保護膜２が形成されているが、図６（ｂ）に示すように無機保護膜１ａと有機保護膜２の端面が同じ面になるように形成されても良い。また、ゲート電極パッド３１も同様に形成することができる。
無機保護膜１ａ、１ｂは、金属材料との密着性の良い酸化シリコン膜、又は窒化シリコン膜であり、厚さはゲート金属配線３１、チャネルストッパー電極３２、ソース電極３３、ソース電極パッド４２、及びフィールドプレート電極１２の金属材料で形成された電極を覆うように形成するため、例えば金属材料で形成された電極の厚さが３〜５μｍである場合は、０．５〜１．０μｍ程度とすることが望ましい。
無機保護膜１ａ、１ｂはＣＶＤ法によって半導体基板１００の第１主面の全面に形成され、レジストでパターニングした後、ドライエッチングを行い、ゲート金属配線３１、及びソース電極３３の側面、及び上面以外の無機保護膜を除去することで形成する。
ゲート金属配線３１の側面と上面が金属材料との密着性が良い無機保護膜１ｂで覆うことで、ＴＨＢ試験などの高温、高湿雰囲気中の信頼性試験において、ゲート金属配線３１と無機保護膜１ｂとの界面の剥離を抑制し、ゲート金属配線３１とソース電極３３との間のリーク不良を抑制することができる。また、ソース電極３３にグランド電圧が印加されドレイン電極２２にマイナスの電圧が印加された場合には、ゲート金属配線３１とドレイン電極２２との間のリーク不良を抑制することができる。
ソース電極３３に金属材料と密着性の良い無機保護膜１ａを設けることで、ＴＨＢ試験などの高温、高湿雰囲気中の信頼性試験において、ソース電極パッド４２からのモールド樹脂中のイオンや水分の浸入を抑制することができる。ソース電極３３と無機保護膜１ａの界面からのモールド樹脂中のイオンや水分の浸入を防ぐことで、ゲート金属配線３１と無機保護膜１ｂとの界面の剥離を抑制し、ゲート金属配線３１とソース電極３３との間、及びゲート金属配線３１とドレイン電極２２との間のリーク不良を抑制する。
ゲート金属配線３１とソース電極３３の側面と上面のみに無機保護膜１ａ、１ｂを形成することで、組立工程で半導体装置１０１に加えられる応力により、図１４に示した従来技術において素子周縁部Ｙの無機保護膜１０に発生していたクラックを防ぐことができる。
このクラックの発生を防ぐことで、ＴＨＢ試験などの高温、高湿雰囲気中の信頼性試験において、クラックの発生箇所に局所的なモールド樹脂中のイオン、及び水分の侵入がなくなり、ドレイン電極２２とソース電極３３との間の局所的な耐圧低下を抑制することができ、リーク不良を抑制することができる。
（実施の形態３）
図７は本件発明の第３の実施の形態の構成図であり、図１のＡ−Ａ’断面図である。
第１の実施の形態と異なる点は、チャネルストッパー電極３２と有機保護膜２との間に無機保護膜１ｄをさらに備えている点である。他の構成は、第１の実施の形態と同様である。
図７に示すように、無機保護膜１ｃはゲート金属配線３１の側面、及び上面を覆うように形成され、無機保護膜１ｄはチャネルストッパー電極３２の側面、及び上面に形成されている。
ゲート金属配線３１とソース電極３３の一部を露出させて形成するゲート電極パッド３１部とソース電極バッド４２部を除く半導体基板１００の第１主面側の上面には、有機保護膜２が形成される。
無機保護膜１ｃ、１ｄは、金属材料との密着性の良い酸化シリコン膜、又は窒化シリコン膜であり、厚さはゲート金属配線３１、チャネルストッパー電極３２、ソース電極３３、ソース電極パッド４２、及びフィールドプレート電極１２の金属材料で形成された電極を覆うように形成するため、例えば金属材料で形成された電極の厚さが３〜５μｍである場合は、０．５〜１．０μｍ程度とすることが望ましい。
無機保護膜１ｃ、１ｄはＣＶＤ法によって半導体基板１００の第１主面の全面に形成され、レジストでパターニングした後、ドライエッチングを行い、ゲート金属配線３１の側面、及び上面とチャネルストッパー電極３２の側面と上面以外の無機保護膜を除去することで形成する。
ゲート金属配線３１が金属材料との密着性が良い無機保護膜１ｃで覆われることで、ＴＨＢ試験などの高温、高湿雰囲気中の信頼性試験において、ゲート金属配線３１と無機保護膜１ｃとの界面の剥離を抑制し、ゲート金属配線３１とソース電極３３との間のリーク不良を抑制することができる。また、ソース電極４２にグランド電圧が印加されドレイン電極２２にマイナスの電圧が印加された場合には、ゲート金属配線３１とドレイン電極２２との間のリーク不良を抑制することができる。
また、チャネルストッパー電極３２に無機保護膜１ｄを形成することにより、ＴＨＢ試験などの高温、高湿雰囲気中の信頼性試験において、素子周縁部Ｙの端面からのモールド樹脂中のイオンや水分の侵入を防ぐことができる。
ゲート金属配線３１とチャネルストッパー電極の側面と上面のみに無機保護膜１ｃ、１ｄを形成することで、組立工程で半導体装置１０１に加えられる応力により、図１４に示した従来技術において素子周縁部Ｙの無機保護膜１０に発生していたクラックを防ぐことができる。
このクラックの発生を防ぐことで、ＴＨＢ試験などの高温、高湿雰囲気中の信頼性試験において、クラックの発生箇所に局所的なモールド樹脂中のイオン、及び水分の侵入がなくなり、ドレイン電極２２とソース電極３３との間の局所的な耐圧低下を抑制することができ、リーク不良を抑制することができる。
（実施の形態４）
図８は本発明の第４の実施の形態の構成図であり、図１のＡ−Ａ’断面図である。
第１の実施の形態と異なる点は、ソース電極３３と有機保護膜２との間及びチャネルストッパー電極３２と有機保護膜２との間に無機保護膜をさらに備えている点である。他の構成は、第１の実施の形態と同様である。
図８に示すように、無機保護膜１ｅはソース電極３３の上面と側面に形成され、無機保護膜１ｆはゲート金属配線３１の側面、及び上面を覆うように形成され、無機保護膜１ｇはチャネルストッパー電極３２の側面、及び上面に形成されている。
ゲート金属配線３１とソース電極３３の一部を露出させて形成するゲート電極パッド３１部とソース電極バッド４２部を除く半導体基板１００の第１主面側の上面には、有機保護膜２が形成される。
なお、ゲート電極パッド３１部とソース電極パッド４２部の無機保護膜１ｅ、有機保護膜２の端部は、図６（ｂ）に示すように無機保護膜１ｅと有機保護膜２の端面が同じ面となるように形成しても良い。
無機保護膜１ｅ、１ｆ、１ｇは、金属材料との密着性の良い酸化シリコン膜、又は窒化シリコン膜であり、厚さはゲート金属配線３１、チャネルストッパー電極３２、ソース電極３３、ソース電極パッド４２、及びフィールドプレート電極１２の金属材料で形成された電極を覆うように形成するため、例えば金属材料で形成された電極の厚さが３〜５μｍである場合は、０．５〜１．０μｍ程度とすることが望ましい。
無機保護膜１ｅ、１ｆ、１ｇはＣＶＤ法によって半導体基板１００の第１主面の全面に形成され、レジストでパターニングした後、ドライエッチングを行い、ソース電極３３の上面及び側面と、ゲート金属配線３１の側面及び上面と、チャネルストッパー電極３２の側面、及び上面以外の無機保護膜を除去することで形成する。
ゲート金属配線３１が金属材料との密着性が良い無機保護膜１ｆで覆われることで、ＴＨＢ試験などの高温、高湿雰囲気中の信頼性試験において、ゲート金属配線３１と無機保護膜１ｆとの界面の剥離を抑制し、ゲート金属配線３１とソース電極３３との間のリーク不良を抑制することができる。また、ソース電極４２にグランド電圧が印加されドレイン電極２２にマイナスの電圧が印加された場合には、ゲート金属配線３１とドレイン電極２２との間のリーク不良を抑制することができる。
ソース電極３３に金属材料と密着性の良い無機保護膜１ｅを設けることで、ＴＨＢ試験などの高温、高湿雰囲気中の信頼性試験において、ソース電極３３と無機保護膜１ｅの界面からのモールド樹脂中のイオンや水分の浸入を抑制することができる。ソース電極３３と無機保護膜１ｅの界面からのモールド樹脂中のイオンや水分の浸入を防ぐことで、ゲート金属配線３１と無機保護膜１ｆとの界面の剥離を抑制し、ゲート金属配線３１とソース電極３３との間、及びゲート金属配線３１とドレイン電極２２との間のリーク不良を抑制する。
さらに、チャネルストッパー電極３２に無機保護膜１ｇを形成することにより、ＴＨＢ試験などの高温、高湿雰囲気中の信頼性試験において、素子周縁部Ｙの端面からのモールド樹脂中のイオンや水分の侵入を防ぐことができる。
ソース電極３３の上面と側面、ゲート金属配線３１とチャネルストッパー電極の側面と上面のみに無機保護膜１ｅ、１ｆ、１ｇを形成することで、組立工程で半導体装置１０１に加えられる応力により、図１４に示した従来技術において素子周縁部Ｙの無機保護膜１０に発生していたクラックを防ぐことができる。
このクラックの発生を防ぐことで、ＴＨＢ試験などの高温、高湿雰囲気中の信頼性試験において、クラックの発生箇所に局所的なモールド樹脂中のイオン、及び水分の侵入がなくなり、ドレイン電極２２とソース電極３３との間の局所的な耐圧低下を抑制することができ、リーク不良を抑制することができる。
（実施の形態５）
図９は本発明の第５の実施の形態の構成図であり、図１のＡ−Ａ’断面図である。
第１の実施の形態と異なる点は、ソース電極３３と有機保護膜２との間からゲート金属配線３１に亘って連続した無機保護膜１ｈを備えている点である。他の構成は、第１の実施の形態と同様である。
図９に示すように、無機保護膜１ｈがソース電極３３の開口端からゲート金属配線３１の素子周縁部Ｙ側端部に亘って連続して形成されている。ゲート金属配線３１とソース電極３３の一部を露出させて形成するゲート電極パッド４１部とソース電極パッド４２部を除く半導体基板１００の第１主面側の上面には、有機保護膜２が形成される。
なお、ゲート電極パッド３１部とソース電極パッド４２部の無機保護膜１ｈ、有機保護膜２の端部は、図６（ｂ）に示すように無機保護膜１ｈと有機保護膜２の端面が同じ面となるように形成しても良い。
無機保護膜１ｈは、金属材料との密着性の良い酸化シリコン膜、又は窒化シリコン膜であり、厚さはゲート金属配線３１、チャネルストッパー電極３２、ソース電極３３、ソース電極パッド４２、及びフィールドプレート電極１２の金属材料で形成された電極を覆うように形成するため、例えば金属材料で形成された電極の厚さが３〜５μｍである場合は、０．５〜１．０μｍ程度とすることが望ましい。
無機保護膜１ｈはＣＶＤ法によって半導体基板１００の第１主面の全面に形成され、レジストでパターニングした後、ドライエッチングを行い、ソース電極３３の開口端からゲート金属配線３１の素子周縁部Ｙ側の端部に亘る連続した面以外の無機保護膜を除去することで形成する。
ソース電極３３の開口端からゲート金属配線３１の素子周縁部Ｙ側端部に亘って連続して金属材料との密着性が良い無機保護膜１ｈで覆われることで、ＴＨＢ試験などの高温、高湿雰囲気中の信頼性試験において、ソース電極３３と無機保護膜１ｈの界面からのモールド樹脂中のイオン、及び水分の侵入を防ぐことができ、ゲート金属配線３１と無機保護膜１ｈとの界面の剥離を抑制し、ゲート金属配線３１とソース電極３３との間のリーク不良を抑制することができる。また、ドレイン電極２２にマイナスの電圧が印加された場合には、ゲート金属配線３１とドレイン電極２２との間のリーク不良を抑制することができる。
ソース電極３３の開口端からゲート金属配線３１の素子周縁部Ｙ側端部に亘る部分にのみ無機保護膜１ｈを形成することで、組立工程で半導体装置１０１に加えられる応力により、図１４に示した従来技術において素子周縁部Ｙの無機保護膜１０に発生していたクラックを防ぐことができる。このクラックの発生を防ぐことで、ＴＨＢ試験などの高温、高湿雰囲気中の信頼性試験において、クラックの発生箇所に局所的なモールド樹脂中のイオン、及び水分の侵入がなくなり、ドレイン電極２２とソース電極３３との間の局所的な耐圧低下を抑制することができ、リーク不良を抑制することができる。
（実施の形態６）
図１０は本発明の第６の実施の形態の構成図であり、図１のＡ−Ａ’断面図である。
第５の実施の形態と異なる点は、チャネルストッパー電極３２と有機保護膜２との間に無機保護膜１ｊをさらに備えている点である。他の構成は、第５の実施の形態と同様である。
図１０に示すように、無機保護膜１ｉがソース電極３３の開口端からゲート金属配線３１とゲート金属配線３１の素子周縁部Ｙ側端部に亘って連続して形成され、チャネルストッパー電極３２の側面、及び上面にも無機保護膜１ｊが形成されている。ゲート金属配線３１とソース電極３３の一部を露出させて形成するゲート電極パッド４１部とソース電極パッド４２部を除く半導体基板１００の第１主面側の上面には、有機保護膜２が形成される。
無機保護膜１ｉ、１ｊは、金属材料との密着性の良い酸化シリコン膜、又は窒化シリコン膜であり、厚さはゲート金属配線３１、チャネルストッパー電極３２、ソース電極３３、ソース電極パッド４２、及びフィールドプレート電極１２の金属材料で形成された電極を覆うように形成するため、例えば金属材料で形成された電極の厚さが３〜５μｍである場合は、０．５〜１．０μｍ程度とすることが望ましい。
無機保護膜１ｉ、１ｊはＣＶＤ法によって半導体基板１００の第１主面の全面に形成され、レジストでパターニングした後、ドライエッチングを行い、ソース電極３３の開口端からゲート金属配線３１の素子周縁部Ｙ側の端部に亘る連続した面とチャネルストッパー電極３２の側面、及び上面以外の無機保護膜を除去することで形成する。
ソース電極３３の開口端からゲート金属配線３１の素子周縁部Ｙ側端部に亘って連続して金属材料との密着性が良い無機保護膜１ｉで覆われることで、ＴＨＢ試験などの高温、高湿雰囲気中の信頼性試験において、ソース電極３３と無機保護膜１ｉの界面からのモールド樹脂中のイオン、及び水分の侵入を防ぐことができ、ゲート金属配線３１と無機保護膜１ｉとの界面の剥離を抑制し、ゲート金属配線３１とソース電極３３との間のリーク不良を抑制することができる。また、ソース電極４２にグランド電圧が印加されドレイン電極２２にマイナスの電圧が印加された場合には、ゲート金属配線３１とドレイン電極２２との間のリーク不良を抑制することができる。
さらに、チャネルストッパー電極３２の側面、及び上面に無機保護膜１ｊを形成することでＴＨＢ試験などの高温、高湿雰囲気中の信頼性試験において、素子周縁部Ｙの端面からのモールド樹脂中のイオンや水分の侵入を防ぐことができる。
ソース電極３３の開口端からゲート金属配線３１の素子周縁部Ｙ側端部に亘って連続して形成された無機保護膜１ｉとチャネルストッパー電極３２の素子活性部Ｘ側の側面と上面に形成された無機保護膜１ｊのみに無機保護膜を形成することで、組立工程で半導体装置１０１に加えられる応力により、図１４に示した従来技術において素子周縁部Ｙの無機保護膜１０に発生していたクラックを防ぐことができる。このクラックの発生を防ぐことで、ＴＨＢ試験などの高温、高湿雰囲気中の信頼性試験において、クラックの発生箇所に局所的なモールド樹脂中のイオン、及び水分の侵入がなくなり、ドレイン電極２２とソース電極３３との間の局所的な耐圧低下を抑制することができ、リーク不良を抑制することができる。
（実施の形態７）
図１１は、本発明の第７の実施の形態の構成図であり、図１のＡ−Ａ’断面図である。
第１の実施の形態と異なる点は、半導体基板１００の第２主面側にエミッタ領域６１を備えＩＧＢＴとした点である。他の構成は、第１の実施の形態と同様である。
図１１に示すように、ゲート金属配線３１の側面、及び上面には、無機保護膜１ｋが形成され、ゲート金属配線３１とエミッタ電極６４の一部を露出させて形成するゲート電極パッド４１部とエミッタ電極パッド６５部を除く半導体基板１００の第１主面側の上面には、有機保護膜２が形成される。
半導体基板１００の第２主面側には、バッファ領域６３が形成され、バッファ領域６３の上面にはコレクタ領域６１が形成されている。さらにコレクタ領域６１の上面にはコレクタ電極６２が形成されている。
無機保護膜１ｋは、金属材料との密着性の良い酸化シリコン膜、又は窒化シリコン膜であり、厚さはゲート金属配線３１、チャネルストッパー電極３２、ソース電極３３、ソース電極パッド４２、及びフィールドプレート電極１２の金属材料で形成された電極を覆うように形成するため、例えば金属材料で形成された電極の厚さが３〜５μｍである場合は、０．５〜１．０μｍ程度とすることが望ましい。
無機保護膜１ｋはＣＶＤ法によって半導体基板１００の第１主面の全面に形成され、レジストでパターニングした後、ドライエッチングを行い、ゲート金属配線３１の側面、及び上面以外の無機保護膜を除去することで形成される。
ゲート金属配線３１の側面と上面が金属材料との密着性が良い無機保護膜１ｋで覆うことで、ＴＨＢ試験などの高温、高湿雰囲気中の信頼性試験において、ゲート金属配線３１と無機保護膜１ｋとの界面の剥離を抑制し、ゲート金属配線３１とエミッタ電極６４との間のリーク不良を抑制することができる。
なお、エミッタ電極６４にグランド電圧が印加されコレクタ電極６２にマイナスの電圧が印加された場合には、ゲート金属配線３１とコレクタ電極６２との間のリーク不良は発生しない。
無機保護膜１ｋはゲート金属配線３１の側面、及び上面にのみ形成することで、組立工程で半導体装置１０１に加えられる応力により、図１４に示した従来技術において素子周縁部Ｙの無機保護膜１０に発生していたクラックを防ぐことができる。このクラックの発生を防ぐことで、ＴＨＢ試験などの高温、高湿雰囲気中の信頼性試験において、クラックの発生箇所に局所的なモールド樹脂中のイオン、及び水分の侵入がなくなり、コレクタ電極６２とエミッタ電極６４との間の局所的な耐圧低下を抑制することができ、リーク不良を抑制することができる。
図１１のようなＩＧＢＴ構造とすることは実施の形態１から実施の形態６にも適用することができる。
（実施の形態８）
図１２は、本発明の第８の実施の形態の構成図であり、図１のＡ−Ａ’断面図である。
第１の実施の形態と異なる点は、素子活性部Ｘをトレンチ構造とした点である。他の構成は、第１の実施の形態と同様である。
図１２に示すように、素子活性部Ｘの半導体基板１００の第１主面の第１導電型のドリフト領域１５には、ｐベース領域１４が形成され、半導体基板１００表面からドリフト領域１５に達するトレンチ５１が形成されている。トレンチ５１内にはゲート絶縁膜４を介してゲート電極５２が埋め込まれている。ゲート電極５２は、不純物がドープされた多結晶シリコンからなり、層間絶縁膜６で覆われている。トレンチ５１に隣接してｎ型ソース領域１６が形成され、ｎ型ソース領域１６とｐベース領域１４には、ソース電極３３が接続している。
ゲート金属配線３１の側面、及び上面には、無機保護膜１ｍが形成され、ゲート金属配線３１とソース電極３３の一部を露出させて形成するゲート電極パッド４１部とソース電極パッド４２部を除く半導体基板１００の第１主面側の上面には、有機保護膜２が形成される。
無機保護膜１ｍは、金属材料との密着性の良い酸化シリコン膜、又は窒化シリコン膜であり、厚さはゲート金属配線３１、チャネルストッパー電極３２、ソース電極３３、ソース電極パッド４２、及びフィールドプレート電極１２の金属材料で形成された電極を覆うように形成するため、例えば金属材料で形成された電極の厚さが３〜５μｍである場合は、０．５〜１．０μｍ程度とすることが望ましい。
無機保護膜１ｍはＣＶＤ法によって半導体基板１００の第１主面の全面に形成され、レジストでパターニングした後、ドライエッチングを行い、ゲート金属配線３１の側面、及び上面以外の無機保護膜を除去することで形成される。
ゲート金属配線３１の側面と上面が金属材料との密着性が良い無機保護膜１ｍで覆うことで、ＴＨＢ試験などの高温、高湿雰囲気中の信頼性試験において、ゲート金属配線３１と無機保護膜１ｍとの界面の剥離を抑制し、ゲート金属配線３１とソース電極３３との間のリーク不良を抑制することができる。また、ソース電極４２にグランド電圧が印加されドレイン電極２２にマイナスの電圧が印加された場合には、ゲート金属配線３１とドレイン電極２２との間のリーク不良を抑制することができる。
無機保護膜１ｍはゲート金属配線３１の側面、及び上面にのみ形成することで、組立工程で半導体装置１０１に加えられる応力により、図１４に示した従来技術において素子周縁部Ｙの無機保護膜１０に発生していたクラックを防ぐことができる。このクラックの発生を防ぐことで、ＴＨＢ試験などの高温、高湿雰囲気中の信頼性試験において、クラックの発生箇所に局所的なモールド樹脂中のイオン、及び水分の侵入がなくなり、ドレイン電極２２とソース電極３３との間の局所的な耐圧低下を抑制することができ、リーク不良を抑制することができる。
図１２のようにトレンチ構造とすることは、実施の形態１から実施の形態７に適用することができ、同様な効果を得ることができる。
（実施の形態９）
図１３は本件発明の第９の実施の形態の構成図であり、図１のＡ−Ａ’断面図である。
第１の実施の形態と異なる点は、ゲート金属配線３１を覆う無機保護膜を積層膜とした点である。他の構成は、第１の実施の形態と同様である。
図１３に示すように、ゲート金属配線３１の側面、及び上面には、第１の無機保護膜８が形成され、第１の無機保護膜８の上面には第２の無機保護膜９が形成され、ゲート金属配線３１とソース電極３３の一部を露出させて形成するゲート電極パッド４１部とソース電極パッド４２部を除く半導体基板１００の第１主面側の上面には、有機保護膜２が形成される。
第１の無機保護膜８は、金属材料との密着性の良い酸化シリコン膜であり、厚さはゲート金属配線３１、チャネルストッパー電極３２、ソース電極３３、ソース電極パッド４２、及びフィールドプレート電極１２の金属材料で形成された電極を覆うように形成するため、例えば金属材料で形成された電極の厚さが３〜５μｍである場合は、０．５〜１．０μｍ程度とすることが望ましい。
第２の無機保護膜９は、水分の浸入を抑制するため、窒化シリコン膜であり、厚さはゲート金属配線３１、チャネルストッパー電極３２、ソース電極３３、ソース電極パッド４２、及びフィールドプレート電極１２の金属材料で形成された電極を覆うように形成するため、例えば金属材料で形成された電極の厚さが３〜５μｍである場合は、０．５〜１．０μｍ程度とすることが望ましい。
第１の無機保護膜８はＣＶＤ法によって半導体基板１００の第１主面の全面に形成され、第１の無機保護膜８の上面には第２の無機保護膜９がＣＶＤ法によって形成される。レジストでパターニングした後、ドライエッチングを行い、ゲート金属配線３１の側面、及び上面以外の第１の無機保護膜８、及び第２の無機保護膜９を除去することで形成される。
ゲート金属配線３１の側面と上面が金属材料との密着性が良い第１の無機保護膜８で覆うことで、ＴＨＢ試験などの高温、高湿雰囲気中の信頼性試験において、ゲート金属配線３１と無機保護膜１との界面の剥離を抑制し、ゲート金属配線３１とソース電極３３との間のリーク不良を抑制することができる。また、ドレイン電極２２にマイナスの電圧が印加された場合には、ゲート金属配線３１とドレイン電極２２との間のリーク不良を抑制することができる。
さらに、第１の無機保護膜８の上面を第２の無機保護膜９で覆うことで、第１の無機保護膜８への水分の浸入を抑制することができる。
第１の無機保護膜８、及び第２の無機保護膜９はゲート金属配線３１の側面と上面のみに形成することで、組立工程で半導体装置１０１に加えられる応力により、図１４に示した従来技術において素子周縁部Ｙの無機保護膜１０に発生していたクラックを防ぐことができる。このクラックの発生を防ぐことで、ＴＨＢ試験などの高温、高湿雰囲気中の信頼性試験において、クラックの発生箇所に局所的なモールド樹脂中のイオン、及び水分の侵入がなくなり、ドレイン電極２２とソース電極３３との間の局所的な耐圧低下を抑制することができ、リーク不良を抑制することができる。
図１３に示すように無機保護膜を酸化シリコン膜の上面に窒化シリコン膜を形成した積層膜とすることは、実施の形態１から実施の形態８に適用することができる。
なお、本実施の形態では第１の無機保護膜８を酸化シリコン膜、第２の無機保護膜９を窒化シリコン膜としたが、第１の無機保護膜８を窒化シリコン膜、第２の無機保護膜９を酸化シリコン膜としても良い。
１、１ａ、１ｂ、１ｃ、１ｄ、１ｅ、１ｇ、１ｈ、１ｉ、１ｊ、１ｋ、１ｍ 無機保護膜
２ 有機保護膜
４ ゲート絶縁膜
５ ゲート電極
６ 層間絶縁膜
７ 絶縁膜
８ 第１の無機保護膜
９ 第２の無機保護膜
１０ 無機保護膜
１１ ガードリング
１２ フィールドプレート電極
１３ ｐ型表面領域
１４ ｐベース領域
１５ ドリフト領域
１６ ｎ型ソース領域
２１ ドレイン領域
２２ ドレイン電極
３１ ゲート金属配線
３２ チャネルストッパー電極
３３ ソース電極
４１ ゲート電極パッド
４２ ソース電極パッド
５１ トレンチ
５２ ゲート電極
６１ コレクタ領域
６２ コレクタ電極
６３ バッファ領域
６４ エミッタ電極
６５ エミッタ電極パッド
６６ エミッタ領域
１００ 半導体基板
１０１ 半導体装置
Ｘ 素子活性部
Ｙ 素子周縁部

Claims (7)

  1. 素子活性部と前記素子活性部の外周に素子周縁部を備えた半導体装置であって、
    前記素子活性部は、
    半導体基板の第１主面側の第１導電型の半導体層に形成された第２導電型のベース領域と、
    前記ベース領域に形成された第１導電型のソース領域と、
    前記半導体層と前記ソース領域との間の前記ベース領域の前記半導体基板の表面上に形成されたゲート絶縁膜と、
    前記ゲート絶縁膜上に形成されたゲート電極と、
    前記ゲート電極上に形成された層間絶縁膜と、
    前記層間絶縁膜上に形成され前記ベース領域、及び前記ソース領域と接続されたソース電極と、
    前記層間絶縁膜上に前記ソース電極を囲むように形成され前記ゲート電極と電気的に接続された環状のゲート金属配線とを備え、
    前記素子周縁部は、
    前記半導体層に離間して形成された第２導電型の少なくとも２つ以上のガードリングと、
    前記半導体基板の前記第１主面上に形成された絶縁膜と、
    前記絶縁膜上に形成された前記層間絶縁膜と、
    前記層間絶縁膜上に前記素子活性部を囲むように形成され前記ガードリングと電気的に接続された少なくとも１つ以上の環状のフィールドプレート電極と、
    前記半導体基板の第１主面側の上面を覆い、前記ゲート金属配線を部分的に露出する第１開口部、および前記ソース電極を部分的に露出する第２開口部を備え、前記層間絶縁膜に接する有機保護膜と、
    前記ソース電極の開口端から前記ゲート金属配線の前記素子周縁部側端部に亘って、前記ソース電極と前記有機保護膜との間、前記層間絶縁膜と前記有機保護膜との間および前記ゲート金属配線と前記有機保護膜との間に連続して形成された第１無機保護膜と、
    を備えることを特徴とした半導体装置。
  2. 前記第１無機保護膜は、前記ゲート金属配線の前記素子周縁部側の側面に形成された前記第１無機保護膜より外周には形成されていないことを特徴とする請求項１に記載の半導体装置。
  3. 前記第１無機保護膜は、前記ゲート金属配線の前記素子周縁部側の側面に形成された前記第１無機保護膜と前記素子周縁部の最外周の前記フィールドプレート電極の側面との間には形成されておらず、
    前記素子周縁部の最外周には、
    前記半導体層の表面層に形成された第２導電型領域と、
    前記層間絶縁膜上に形成され前記半導体層、又は前記第２導電型領域と電気的に接続された環状のチャネルストッパー電極とを備え、
    前記チャネルストッパー電極と前記有機保護膜との間に第２無機保護膜を備えることを特徴とする請求項１に記載の半導体装置。
  4. 前記第１開口部には前記ゲート金属配線を部分的に露出したゲート電極パッドを備え、
    前記第２開口部には前記ソース電極を部分的に露出したソース電極パッドを備えることを特徴とする請求項１に記載の半導体装置。
  5. 前記第１無機保護膜は、酸化シリコン膜、又は窒化シリコン膜とすることを特徴とする請求項１に記載の半導体装置。
  6. 前記有機保護膜は、ポリベンゾオキサゾール、又はポリイミドとすることを特徴とする請求項１乃至請求項４いずれか１つに記載の半導体装置。
  7. 前記ゲート金属配線は、アルミニウムを含む合金であることを特徴とする請求項１乃至請求項４いずれか１つに記載の半導体装置。
JP2013006170A 2013-01-17 2013-01-17 半導体装置 Expired - Fee Related JP6248392B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013006170A JP6248392B2 (ja) 2013-01-17 2013-01-17 半導体装置
US14/107,858 US8872245B2 (en) 2013-01-17 2013-12-16 Semiconductor device
CN201310692549.7A CN103943680B (zh) 2013-01-17 2013-12-17 半导体装置
TW102146638A TWI569447B (zh) 2013-01-17 2013-12-17 半導體裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013006170A JP6248392B2 (ja) 2013-01-17 2013-01-17 半導体装置

Publications (2)

Publication Number Publication Date
JP2014138090A JP2014138090A (ja) 2014-07-28
JP6248392B2 true JP6248392B2 (ja) 2017-12-20

Family

ID=51164535

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013006170A Expired - Fee Related JP6248392B2 (ja) 2013-01-17 2013-01-17 半導体装置

Country Status (4)

Country Link
US (1) US8872245B2 (ja)
JP (1) JP6248392B2 (ja)
CN (1) CN103943680B (ja)
TW (1) TWI569447B (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9082845B1 (en) * 2014-03-31 2015-07-14 Ixys Corporation Super junction field effect transistor
DE102014005879B4 (de) * 2014-04-16 2021-12-16 Infineon Technologies Ag Vertikale Halbleitervorrichtung
US9590092B2 (en) * 2014-11-13 2017-03-07 Ixys Corporation Super junction field effect transistor with internal floating ring
JP6468824B2 (ja) 2014-12-04 2019-02-13 ローム株式会社 半導体装置
JP6363540B2 (ja) * 2015-03-16 2018-07-25 株式会社東芝 半導体装置
DE102015105016A1 (de) * 2015-03-31 2016-10-06 Infineon Technologies Ag Halbleiterbauteil mit Kanalstopper und Verfahren zur Herstellung desselben
JP6217708B2 (ja) 2015-07-30 2017-10-25 トヨタ自動車株式会社 半導体装置とその製造方法
KR102369553B1 (ko) * 2015-12-31 2022-03-02 매그나칩 반도체 유한회사 저전압 트렌치 반도체 소자
DE102016207117A1 (de) * 2016-04-27 2017-11-02 Robert Bosch Gmbh Leistungshalbleiterbauelement und Verfahren zur Herstellung des Leistungshalbleiterbauelements
JP6718143B2 (ja) * 2016-07-29 2020-07-08 トヨタ自動車株式会社 半導体装置
US9985125B1 (en) 2016-11-25 2018-05-29 Panasonic Intellectual Property Management Co., Ltd. Silicon carbide semiconductor device
KR101887907B1 (ko) * 2016-11-30 2018-08-13 현대오트론 주식회사 전력 반도체 소자 및 그 제조방법
KR101887908B1 (ko) * 2016-12-02 2018-08-13 현대오트론 주식회사 전력 반도체 소자 및 그 제조방법
JP6854654B2 (ja) * 2017-01-26 2021-04-07 ローム株式会社 半導体装置
JP2018186142A (ja) * 2017-04-25 2018-11-22 株式会社村田製作所 半導体装置
JP6846687B2 (ja) * 2017-09-12 2021-03-24 パナソニックＩｐマネジメント株式会社 半導体装置およびその製造方法
JP2019071387A (ja) * 2017-10-11 2019-05-09 トヨタ自動車株式会社 半導体装置
DE102018116332B4 (de) 2018-07-05 2022-02-24 Infineon Technologies Ag Leistungshalbleitervorrichtung
JP2020120080A (ja) * 2019-01-28 2020-08-06 株式会社村田製作所 半導体素子
US11804555B2 (en) * 2019-01-29 2023-10-31 Mitsubishi Electric Corporation Semiconductor device and power conversion device
US11355628B2 (en) * 2019-11-17 2022-06-07 Littelfuse, Inc. Semiconductor device having junction termination structure and method of formation
EP3971987A1 (en) * 2020-09-21 2022-03-23 Infineon Technologies AG Silicon carbide device with stripe-shaped gate electrode and source metallization
US11600724B2 (en) * 2020-09-24 2023-03-07 Wolfspeed, Inc. Edge termination structures for semiconductor devices
JP7487094B2 (ja) * 2020-12-23 2024-05-20 株式会社 日立パワーデバイス 半導体装置
JP2023044581A (ja) * 2021-09-17 2023-03-30 株式会社東芝 半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52156555A (en) * 1976-06-23 1977-12-27 Hitachi Ltd Production of organic resin insulated wiring
JPS63148659A (ja) * 1986-12-12 1988-06-21 Nec Corp 半導体装置
JP3275536B2 (ja) * 1994-05-31 2002-04-15 三菱電機株式会社 半導体装置及びその製造方法
DE19961103C2 (de) 1999-12-17 2002-03-14 Infineon Technologies Ag Dielektrische Füllung von elektrischen Verdrahtungsebenen und Verfahren zur Herstellung einer elektrischen Verdrahtung
JP2004158844A (ja) * 2002-10-15 2004-06-03 Fuji Electric Device Technology Co Ltd 半導体装置および半導体装置の製造方法
JP5511124B2 (ja) * 2006-09-28 2014-06-04 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 絶縁ゲート型半導体装置
JP2008227236A (ja) 2007-03-14 2008-09-25 Toyota Central R&D Labs Inc 半導体装置
JP2010161240A (ja) 2009-01-08 2010-07-22 Toyota Motor Corp 半導体装置
JP5515922B2 (ja) 2010-03-24 2014-06-11 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
CN103943680B (zh) 2019-06-14
US20140197476A1 (en) 2014-07-17
US8872245B2 (en) 2014-10-28
TW201436227A (zh) 2014-09-16
TWI569447B (zh) 2017-02-01
JP2014138090A (ja) 2014-07-28
CN103943680A (zh) 2014-07-23

Similar Documents

Publication Publication Date Title
JP6248392B2 (ja) 半導体装置
CN106463540B (zh) 半导体装置
US10978367B2 (en) Semiconductor device and method for manufacturing the same
JP2006310508A (ja) 半導体装置およびその製造方法
TW201421678A (zh) 半導體裝置及其製造方法
TWI401807B (zh) 台型半導體裝置及其製造方法
JP6600017B2 (ja) 半導体装置
US8987923B2 (en) Semiconductor seal ring
JP2010118637A (ja) 半導体装置およびその製造方法
JP2009099872A (ja) 半導体装置及びその製造方法
JP2017199806A (ja) 半導体装置
JP2009302222A (ja) メサ型半導体装置及びその製造方法
JP2007266483A (ja) 半導体装置およびその製造方法
JP7159949B2 (ja) 半導体装置
JP6627445B2 (ja) 半導体装置
JP7443673B2 (ja) 炭化珪素半導体装置
JPWO2015129131A1 (ja) 半導体装置
JP2013134998A (ja) 半導体装置およびその製造方法
JP2014204067A (ja) 半導体装置およびその製造方法
JP2012204634A (ja) 半導体装置
JP2011082541A (ja) 半導体装置
JP7487094B2 (ja) 半導体装置
JP7431079B2 (ja) 半導体装置及び半導体装置の製造方法
JP5673627B2 (ja) 半導体装置及びその製造方法
JP2016029711A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20151005

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20151005

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151014

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161025

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170516

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170711

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171024

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171106

R150 Certificate of patent or registration of utility model

Ref document number: 6248392

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees