JP7431079B2 - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP7431079B2 JP7431079B2 JP2020053560A JP2020053560A JP7431079B2 JP 7431079 B2 JP7431079 B2 JP 7431079B2 JP 2020053560 A JP2020053560 A JP 2020053560A JP 2020053560 A JP2020053560 A JP 2020053560A JP 7431079 B2 JP7431079 B2 JP 7431079B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- semiconductor device
- layer
- guard ring
- low resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 120
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 239000012212 insulator Substances 0.000 claims description 27
- 229910052751 metal Inorganic materials 0.000 claims description 27
- 239000002184 metal Substances 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 13
- 239000012535 impurity Substances 0.000 claims description 12
- 230000002093 peripheral effect Effects 0.000 claims description 9
- 238000001039 wet etching Methods 0.000 claims description 9
- 238000005468 ion implantation Methods 0.000 claims description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 2
- 229910052785 arsenic Inorganic materials 0.000 claims description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 2
- 229910052796 boron Inorganic materials 0.000 claims description 2
- 229910052698 phosphorus Inorganic materials 0.000 claims description 2
- 239000011574 phosphorus Substances 0.000 claims description 2
- 238000010438 heat treatment Methods 0.000 description 6
- 239000000758 substrate Substances 0.000 description 5
- 238000005530 etching Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
前記絶縁体層上に位置する上部半導体層と、を有し、前記上部半導体層は、高抵抗部と、前記高抵抗部より不純物濃度が高く、前記ガードリング近傍に位置する低抵抗部と、を有する。
まず、図1を参照して本発明の一実施形態の半導体装置につき説明する。図示するのは、デバイス中心から外縁までの半身断面図である。
図1に示すように本実施形態の半導体装置1Aは、半導体基板10と、半導体層11と、下部電極12とを有する。
半導体層11は半導体基板10上に積層されており、N型である。
半導体層11は、素子領域Aに形成されたP型領域11Pと、素子領域Aを取り囲む周囲領域Bに形成されたP型のガードリング11Gと、同じく、周囲領域Bに形成されたN+型のチャネルストッパ11Sとを含む。
ガードリング11Gは、素子領域Aを取り囲むようにリング状に形成されている。チャネルストッパ11Sは、ガードリング11Gを取り囲むようにリング状に形成されている。ガードリング11GとP型領域11Pとの間、及びガードリング11Gとチャネルストッパ11Sとの間にN型領域11Nが介在し、半導体層11の表面に達している。
絶縁体層13は、周囲領域Bにおいて半導体層11上に位置する。但し、ガードリング11G及びチャネルストッパ11Sを露出させるために開口している。絶縁体層13の中央開口を介して上部電極15がP型領域11Pに接合している。上部電極15の外縁部は絶縁体層13の内縁部上に載っている。
絶縁体層13は、ガードリング11Gを有する周囲領域Bの半導体層11Bの表面のうち、ガードリング以外の少なくとも一部を覆う。絶縁体層13は、半導体層11Bにおいてガードリング11Gに隣接する逆導電型領域(N型領域11N)上を覆う。
低抵抗部14bは、高抵抗部14aより不純物濃度が高く、ガードリング11G近傍に位置する。本実施形態の半導体装置1Aにあっては、低抵抗部14bはガードリング11Gに接続されている。
低抵抗部14bは、逆電圧印加時に素子領域Aから延びる空乏層を周囲領域に広げるためのフィールドプレートとして機能する。低抵抗部14bは、低抵抗部14b近傍のガードリング11Gより外側に延在する延在部14b1を有し、延在部14b1と半導体層11Bの間には、絶縁体層13が介在する。かかる構造により低抵抗部14bは、フィールドプレートとして良好に機能する。
低抵抗部14bのフィールドプレートとして機能を鑑み、低抵抗部14bは100mΩ以下とする。低抵抗部14bと周囲との絶縁性を鑑み、高抵抗部14aは10Ω~1000Ωとする。なお、上部半導体層14のような半導体層は、半絶縁体層と呼ばれることもある。
以上説明した半導体装置1Aを成果物の例として半導体装置の製造方法につき説明する。
まず、図2に示すような半導体基板10上の半導体層11に対して、図3に示すように絶縁体層13を約1μm形成する。例えば、半導体層11はSiで、絶縁体層13はSiO2であり、熱酸化法による酸化膜として絶縁体層13を形成する。
次に図5に示すようにP型不純物を導入して、熱処理により拡散し図6に示すようにP型領域11P、11Gを形成する。これにより半導体層11に、素子領域及びガードリング11Gを形成する。素子領域の形成は、デバイス種によりさらに複雑なプロセスを経る。
次に図7に示すように絶縁体層13をエッチングして開口し、N型不純物を導入して、熱処理により拡散し図8に示すようにチャネルストッパ11Sを形成する。
次に図9に示すように絶縁体層13をエッチングして開口し、アルミニウム等からなる金属層17(上部電極15、チャネルストッパ電極16を含む)を形成する。ここでは、絶縁体層13上及び当該絶縁体層13の開口に位置する半導体層11上に金属層17を形成する工程と、ガードリング11Gの上方を含む金属層17の一部をウェットエッチングして、素子領域Aを取り囲む周囲領域Bの開口18を形成する工程とを実施し、図10に示すように上部電極15と、チャネルストッパ電極16とを形成する。
次に図11に示すように絶縁体層13をエッチングして開口し、上部半導体層14としてのアモルファスシリコンを堆積する。ここで、図10に示した周囲領域の開口18に位置する絶縁体層13上に上部半導体層14を形成する。
次に図12に示すようにマスクを用いて選択的に上部半導体層14に不純物をイオン注入法により導入して、熱処理により拡散し低抵抗部14bを形成する。熱処理温度は金属層(15,16)が融けない温度とする。選択されるのはガードリング11G近傍に位置する一部である。残った部分は相対的に高抵抗部14aとなる。ここで、不純物は、ボロン、ヒ素、リンのうちのいずれかとする。
次に上部半導体層14の不要な部分をエッチングして除去し、半導体基板10の裏面に下部電極12を形成するなどして図1に示した半導体装置1Aを完成させる。
イオン注入法は、ウェットエッチングより精度が高いので、フィールドプレートを上部電極15及びチャネルストッパ電極16と同じ工程で、金属層17に対するウェットエッチングにより形成する場合に比較して、フィールドプレートとして機能する低抵抗部14bを精度良く形成することができる。
上記製造方法により低抵抗部14bを精度良く形成することができるので、以下の構成の半導体装置とすることも容易である。
例えば、図13に示す半導体装置1Bは、半導体層11にガードリング11Gを2以上有する構成である。このような半導体装置1Bにおいて上部半導体層14は、2以上のガードリングに対応して低抵抗部14bを2以上有する。互いに隣接する低抵抗部14b,14bの間の距離S1が40μm以下であるものとすることができる。
低抵抗部14bにより2本以上のフィールドプレートを微細に構成することがき、ガードリングとこれに対応したフィールドプレートの本数が増えてもチップサイスを小さく抑えることができる。
また、低抵抗部14bに隣接するチャネルストッパ電極16と当該低抵抗部14bとの間の距離S3(代表して図13に図示)が40μm以下である半導体装置とすることができる。これによっても、チップサイスを小さく抑えることができる。
半導体層11の表面上で外側から中心に向かって存在する金属は、チャネルストッパ電極16の次が素子領域Aの金属電極(15)であり、表面の金属電極の構成が簡素化するので、チップサイスを小さく抑えることができる。
この場合の製造方法としては、上記製造方法において、ガードリング11G上の絶縁体層13を開口せずに上部半導体層14としてのアモルファスシリコンを堆積する。
この場合の製造方法としては、上記製造方法において、ガードリング11G上の絶縁体層13を開口して金属層17で覆い、その後ウェットエッチングして上部電極15、チャネルストッパ電極16とともに金属層19が残るように形成する。
この場合も低抵抗部14bはイオン注入により高精度に形成できるので、距離S3等を小さくでき、チップサイスを小さく抑えることができる。
この場合、上部半導体層14に導入した不純物を拡散(活性化)するための熱処理をした後に、金属層17(15,16)を形成することができるので、当該熱処理の温度は金属層17(15,16)が融けない温度に制限されないという利点がある。
いずれにしても低抵抗部14bとこれに隣接する導電体との間を高精度に形成することができ、チップサイスを小さく抑えることができる。
1A2 半導体装置
1B 半導体装置
1C 半導体装置
1C2 半導体装置
1D 半導体装置
1D2 半導体装置
10 半導体基板
11 半導体層
11G ガードリング
11N N型領域
11P P型領域
11S チャネルストッパ
12 下部電極
13 絶縁体層
14 上部半導体層
14a 高抵抗部
14b 低抵抗部
14b1 延在部
15 上部電極
16 チャネルストッパ電極
A 素子領域
B 周囲領域
Claims (11)
- 素子領域と、
前記素子領域を取り囲む周囲領域と、を有し、
前記周囲領域は、
ガードリングを有する半導体層と、
前記半導体層の表面のうち前記ガードリング以外の少なくとも一部を覆う、前記半導体層上に位置する絶縁体層と、
前記絶縁体層上に位置する上部半導体層と、を有し、
前記上部半導体層は、
高抵抗部と、
前記高抵抗部より不純物濃度が高く、前記ガードリング近傍に位置する低抵抗部と、を有する、
半導体装置。 - 前記半導体層は、前記ガードリングを2以上有し、
前記上部半導体層は、2以上のガードリングに対応して前記低抵抗部を2以上有し、
互いに隣接する前記低抵抗部の間の距離が40μm以下である、
請求項1に記載の半導体装置。 - 前記低抵抗部に隣接する前記素子領域の金属電極と当該低抵抗部との間の距離が40μm以下である、
請求項1又は請求項2に記載の半導体装置。 - 前記低抵抗部に隣接するチャネルストッパ電極と当該低抵抗部との間の距離が40μm以下である、
請求項1から請求項3のうちいずれか一に記載の半導体装置。 - チャネルストッパ電極に隣接する金属は、前記素子領域の金属電極であり、
当該チャネルストッパ電極と当該金属電極と間の距離が40μm以上である、
請求項1から請求項4のうちいずれか一に記載の半導体装置。 - 前記上部半導体層は、アモルファスシリコンである、
請求項1から請求項5のうちいずれか一に記載の半導体装置。 - 前記不純物は、ボロン、ヒ素、リンのうちのいずれかである、
請求項1から請求項6のうちいずれか一に記載の半導体装置。 - 前記低抵抗部は、当該低抵抗部近傍の前記ガードリングより外側に延在する延在部を有し、
前記延在部と前記半導体層の間には、前記絶縁体層が介在する、
請求項1から請求項7のうちいずれか一に記載の半導体装置。 - 半導体層に、素子領域及びガードリングを形成する工程と、
前記半導体層上に、当該半導体層の表面のうち前記ガードリング以外の少なくとも一部の領域を覆う絶縁体層を形成する工程と、
前記絶縁体層上に上部半導体層を形成する工程と、
前記上部半導体層のうち前記ガードリング近傍に位置する一部に不純物を導入する工程と、
を有する半導体装置の製造方法。 - 半導体層に、素子領域及びガードリングを形成する工程と、
前記半導体層上に、当該半導体層の表面のうち前記ガードリング以外の少なくとも一部の領域を覆う絶縁体層を形成する工程と、
前記絶縁体層上及び当該絶縁体層の開口に位置する前記半導体層上に金属層を形成する工程と、
前記ガードリングの上方を含む前記金属層の一部をウェットエッチングして、前記素子領
域を取り囲む周囲領域の開口を形成する工程と、
前記周囲領域の開口に位置する前記絶縁体層上に上部半導体層を形成する工程と、
前記上部半導体層のうち前記ガードリング近傍に位置する一部に不純物を導入する工程と、
を有する半導体装置の製造方法。 - 前記不純物の導入をイオン注入法により行う請求項9又は請求項10に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020053560A JP7431079B2 (ja) | 2020-03-25 | 2020-03-25 | 半導体装置及び半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020053560A JP7431079B2 (ja) | 2020-03-25 | 2020-03-25 | 半導体装置及び半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021153155A JP2021153155A (ja) | 2021-09-30 |
JP7431079B2 true JP7431079B2 (ja) | 2024-02-14 |
Family
ID=77886730
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020053560A Active JP7431079B2 (ja) | 2020-03-25 | 2020-03-25 | 半導体装置及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7431079B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011097021A (ja) | 2009-09-30 | 2011-05-12 | Denso Corp | 半導体装置およびその製造方法 |
US20160013279A1 (en) | 2013-12-23 | 2016-01-14 | Chun Wai NG | Field plate structure for power semiconductor device and manufacturing method thereof |
WO2016121968A1 (ja) | 2015-01-29 | 2016-08-04 | 富士電機株式会社 | 半導体装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2577345B2 (ja) * | 1985-09-20 | 1997-01-29 | 株式会社東芝 | 半導体装置 |
JPS6273766A (ja) * | 1985-09-27 | 1987-04-04 | Toshiba Corp | 半導体装置 |
JP3444081B2 (ja) * | 1996-02-28 | 2003-09-08 | 株式会社日立製作所 | ダイオード及び電力変換装置 |
JP4774580B2 (ja) * | 1999-08-23 | 2011-09-14 | 富士電機株式会社 | 超接合半導体素子 |
-
2020
- 2020-03-25 JP JP2020053560A patent/JP7431079B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011097021A (ja) | 2009-09-30 | 2011-05-12 | Denso Corp | 半導体装置およびその製造方法 |
US20160013279A1 (en) | 2013-12-23 | 2016-01-14 | Chun Wai NG | Field plate structure for power semiconductor device and manufacturing method thereof |
WO2016121968A1 (ja) | 2015-01-29 | 2016-08-04 | 富士電機株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2021153155A (ja) | 2021-09-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6416142B2 (ja) | 半導体装置 | |
KR100916690B1 (ko) | 반도체 장치 및 그 제조 방법 | |
US8269272B2 (en) | Semiconductor device and method for manufacturing the same | |
CN101740612A (zh) | 用于具有槽屏蔽电极的半导体器件的接触结构和方法 | |
JP7193387B2 (ja) | 半導体装置 | |
US6495863B2 (en) | Semiconductor device having diode for input protection circuit of MOS structure device | |
WO2006115125A1 (ja) | 半導体装置およびその製造方法 | |
JP2020136472A (ja) | 半導体装置 | |
WO2016046900A1 (ja) | 炭化ケイ素半導体装置、炭化ケイ素半導体装置の製造方法及び炭化ケイ素半導体装置の設計方法 | |
JP2002164541A (ja) | 半導体装置およびその製造方法 | |
JP6730078B2 (ja) | 半導体装置 | |
JP2012238898A (ja) | ワイドバンドギャップ半導体縦型mosfet | |
JP7159949B2 (ja) | 半導体装置 | |
JP2019036688A (ja) | 半導体装置およびその製造方法 | |
JP7431079B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP5239254B2 (ja) | 絶縁ゲート型半導体素子の製造方法 | |
JP2017034156A (ja) | 半導体装置およびその製造方法 | |
JP2019067902A (ja) | 半導体装置の製造方法 | |
JP4632797B2 (ja) | 半導体装置、半導体装置の製造方法 | |
JP4287419B2 (ja) | 半導体装置 | |
TWI708364B (zh) | 半導體元件及其製造方法 | |
JP2019212708A (ja) | 半導体装置および半導体装置の製造方法 | |
JP6606819B2 (ja) | 半導体装置 | |
US20240290616A1 (en) | Silicon carbide semiconductor device and manufacturing method of the same | |
JP7034214B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220614 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230905 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231101 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240123 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240201 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7431079 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |