JP5673627B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP5673627B2 JP5673627B2 JP2012173283A JP2012173283A JP5673627B2 JP 5673627 B2 JP5673627 B2 JP 5673627B2 JP 2012173283 A JP2012173283 A JP 2012173283A JP 2012173283 A JP2012173283 A JP 2012173283A JP 5673627 B2 JP5673627 B2 JP 5673627B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- film
- insulating film
- passivation film
- linear expansion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 121
- 238000004519 manufacturing process Methods 0.000 title description 28
- 238000002161 passivation Methods 0.000 claims description 113
- 239000000758 substrate Substances 0.000 claims description 46
- 239000000463 material Substances 0.000 claims description 6
- 150000004767 nitrides Chemical class 0.000 description 112
- 229920001721 polyimide Polymers 0.000 description 40
- 238000000034 method Methods 0.000 description 33
- 230000035882 stress Effects 0.000 description 26
- 230000002093 peripheral effect Effects 0.000 description 22
- 229910052782 aluminium Inorganic materials 0.000 description 21
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 21
- 230000008569 process Effects 0.000 description 13
- 230000015556 catabolic process Effects 0.000 description 11
- 239000012535 impurity Substances 0.000 description 10
- 239000011347 resin Substances 0.000 description 9
- 229920005989 resin Polymers 0.000 description 9
- 239000004642 Polyimide Substances 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 8
- 210000000746 body region Anatomy 0.000 description 8
- 150000002500 ions Chemical class 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 230000008646 thermal stress Effects 0.000 description 8
- 238000001312 dry etching Methods 0.000 description 7
- 229920000642 polymer Polymers 0.000 description 7
- 239000004952 Polyamide Substances 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 229920002647 polyamide Polymers 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 239000012141 concentrate Substances 0.000 description 3
- 238000009751 slip forming Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- 230000008602 contraction Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 238000010008 shearing Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
- Electrodes Of Semiconductors (AREA)
Description
(特徴2) 本明細書が開示する半導体装置は、間隔を空けて2つの電極が配置されており、絶縁膜が2つの電極の間に位置しており、第1のパッシベーション膜が、2つの電極の間に位置していてもよい。この構成によると、第1のパッシベーション膜にクラックが発生することが防止され、2つの電極の間に位置する絶縁膜に可動イオンが進入することを適切に抑制することができる。これによって、可動イオンの影響によって半導体装置の特性が変化してしまうことを抑制することができる。
本実施例の半導体装置10について説明する。図1に示す半導体装置10は、半導体基板12と、半導体基板12の上面及び下面に形成されている電極、絶縁膜等によって構成されている。半導体基板12は、アクティブ領域20と、周辺耐圧領域50を有している。アクティブ領域20には、IGBTが形成されている。アクティブ領域20は、半導体基板12を上面側から見たときに、半導体基板12の略中央部に形成されている。周辺耐圧領域50は、アクティブ領域20の電界を緩和する領域であり、半導体基板12の外周部に形成されている。より具体的には、半導体基板12の外部端面(外周面)12aとアクティブ領域20の間の領域である。したがって、半導体基板12を上方から平面視した場合には、アクティブ領域20は周辺耐圧領域50に囲まれている。
次に、半導体装置10の製造方法について、図5から図9を参照して説明する。図示していないが、半導体基板12のアクティブ領域20には、拡散層等の半導体素子構造が形成されている。アクティブ領域20の半導体素子構造は従来公知の方法によって形成されているので、その形成方法については説明を省略する。以下の説明では、主に半導体基板12の周辺耐圧領域50の表面に設けられる保護膜の形成方法について説明する。また、以下に示す図では、電極54の近傍のみを描いているが、以下の製造方法は、電極56の近傍の周辺耐圧領域50においても共通である。本実施例では、半導体基板12に対して、絶縁膜形成工程、開口部形成工程、電極形成工程、第1のパッシベーション膜形成工程、第2のパッシベーション膜形成工程を実施することによって、半導体装置10を製造する。
まず、図5に示すように、公知の方法によって半導体基板12の表面の全体に絶縁膜を形成する。次に、形成した絶縁膜にフォトリソグラフィ技術などを用いてウェットエッチングを施し、パターニングされた絶縁膜58を形成する。ウェットエッチングを施すことで、絶縁膜58には等方的にエッチングされた開口部58aが形成される。
次に、図6に示すように、絶縁膜58及び半導体基板12の表面に、CVD法などでアルミニウム層63を形成する。なお、アルミニウム層63と絶縁膜58の間、及び、アルミニウム層63と半導体基板12との間には、予めバリア層が形成されていてもよい。その後、アルミニウム層63にフォトリソグラフィ技術などを用いてマスク65を形成する。マスク65は、マスク65の幅w1が、絶縁膜58の開口部58aの上端の幅w2よりも狭くなるように形成される。続いて、マスク65の存在下でアルミニウム層63をウェットエッチングする。ウェットエッチングのエッチング量は、絶縁膜58の上面に形成されたアルミニウム層63の膜厚tよりも大きくなるようにエッチングされる。その後、マスク65をアッシングにより分解、除去することで、図7に示すような電極54が形成される。上述したようにマスク65の幅w1やエッチング量を調整することで、電極54は、絶縁膜58の開口部58aの内部に形成される。即ち、電極54が、絶縁膜58の開口部58aを越えて上面58uに及ぶことがなくなる。なお、図示しない電極64についても同様の方法で形成する。
次に、図8に示すように、絶縁膜58の表面及び電極54の表面に、プラズマCVD法などを用いて窒化膜76を形成する。窒化膜76を形成する方法はプラズマCVD法に限られず、例えば、ラジカルビーム法などを用いてもよい。このようにして形成された窒化膜76は、電極54から絶縁膜58に亘って連続して形成されており、絶縁膜58の表面に接すると共に電極54の側面の第2部分54aに接している。また、図8から明らかなように、電極54と絶縁膜58の境界に窒化膜76が接する位置C1は、絶縁膜の上面58uより下方に位置している。
続いて、半導体基板12の表面にポリイミドを含有する有機溶剤をスピン塗布などの方法によって塗布して乾燥させて、ポリイミド塗布膜を形成する。この際、ポリイミド塗布膜は、電極54及び絶縁膜58との間の段差が埋まるように、電極54の高さよりも高く形成する。次に、ポリイミドベーク処理を施して、ポリイミド塗布膜を焼成し、図9に示すようなポリイミド膜70を形成する。このようにして形成されたポリイミド膜70は、窒化膜76から電極54(及び電極64及びエミッタ電極22)を経て絶縁膜58に亘って連続して形成されており、窒化膜76の表面、電極54の表面(及び電極64とエミッタ電極22の表面)、及び絶縁膜58の表面に接している。
次に、上述した半導体装置10の変形例及びその変形例に係る半導体装置の製造方法について図10から14を参照して説明する。なお、上述した実施例と同一の機能を有する部材については同一の符号を付し、その説明を省略する。変形例に係る半導体装置では、図14に示すように、絶縁膜58に開口幅が上下方向に一定となる開口部58aが形成される。電極54は、開口部58aの内部に形成され、その上面が絶縁膜58の上面58uより下方(半導体基板12側)に位置する。このような構成としても、電極54から絶縁膜58に亘って形成される窒化膜76にクラックが発生することを抑制することができる。以下、変形例に係る半導体装置の製造方法について説明する。
まず、図10に示すように、半導体基板12の表面に絶縁膜を形成する。次に、絶縁膜にドライエッチングを施し、パターニングされた絶縁膜58を形成する。ドライエッチングにより開口部を形成することで、絶縁膜58には、膜の積層方向(上下方向)に開口幅が一定となる開口部58aが形成される。
次に、図11に示すように、絶縁膜58及び半導体基板12の表面に、アルミニウム層63を形成する。図11に示すように、アルミニウム層63には、絶縁膜58に形成された開口部58aに倣った窪みが形成される。アルミニウム層63を十分に厚く成膜することで、窪みの深さは、絶縁膜58の開口部58aの深さ(すなわち、絶縁膜58の厚み)よりも浅くなっている。なお、アルミニウム層63と絶縁膜58の間、及び、アルミニウム層63と半導体基板12との間には、予めバリア層が形成されていてもよい。その後、アルミニウム層63にドライエッチングを施して図12に示すような電極54を形成する。このとき、アルミニウム層63にパターン形成は行わず、ドライエッチングによって終点検知を行う。変形例では、開口部形成工程において、ドライエッチングにより絶縁膜に開口部58aを形成し、電極形成工程において、アルミニウム層63にマスクを形成せずに、ドライエッチングによる終点検知を行うことで、電極54を形成する。なお、図示しない電極64についても同様の方法で形成する。
次に、図13に示すように、絶縁膜58の表面及び電極54の表面に、窒化膜76を形成する。このようにして形成された窒化膜76は、電極54から絶縁膜58に亘って連続して形成されており、絶縁膜58の表面に接すると共に電極54の表面の少なくとも一部と接している。また、電極54と絶縁膜58の境界に窒化膜76が接する位置C2が、絶縁膜の上面58uより下方に位置する。
続いて、図14に示すように半導体基板12の表面にポリイミド膜70を形成する。このようにして形成されたポリイミド膜70は、電極54(及び電極64及びエミッタ電極22)から窒化膜76を経て絶縁膜58に亘って連続して形成されており、電極54の表面(及び電極64とエミッタ電極22の表面)、窒化膜76の表面、及び絶縁膜58の表面に接している。
12:半導体基板
20:アクティブ領域
22:エミッタ電極
24:エミッタ領域
26:ボディ領域
28:ゲート電極
30:ドリフト領域
30a:周辺ドリフト領域
32:コレクタ領域
34:コレクタ電極
50:周辺耐圧領域
52:ディープp型領域
54、64:電極
56:リサーフ領域
58:絶縁膜
62:端部n型領域
70:ポリイミド膜
76:窒化膜
82:樹脂層
Claims (5)
- 半導体基板と、
半導体基板上に配置されている絶縁膜と、
絶縁膜の側面の一部に接する電極と、
電極から絶縁膜に亘って配置され、絶縁膜の表面に接すると共に電極の表面に接する第1のパッシベーション膜と、
電極上の第1のパッシベーション膜から絶縁膜上の第1のパッシベーション膜に亘って配置され、第1のパッシベーション膜の表面に接する第2のパッシベーション膜を有しており、
第1のパッシベーション膜の線膨張係数は、絶縁膜の線膨張係数よりも大きく、かつ、電極の線膨張係数よりも小さく、
第1のパッシベーション膜の線膨張係数と絶縁膜の線膨張係数の差は、第1のパッシベーション膜の線膨張係数と電極の線膨張係数の差よりも小さく、
第2のパッシベーション膜の線膨張係数は、第1のパッシベーション膜の線膨張係数よりも大きく、
第1のパッシベーション膜の線膨張係数と絶縁膜の線膨張係数の差は、第1のパッシベーション膜の線膨張係数と第2のパッシベーション膜の線膨張係数の差よりも小さく、
電極と絶縁膜の境界に第1のパッシベーション膜が接する位置が、絶縁膜の上面より下方に位置することを特徴とする半導体装置。 - 電極の表面と絶縁膜の側面とによって前記境界に窪みが形成されており、
第1のパッシベーション膜が窪みの内面を覆っており、
第2のパッシベーション膜が窪み内の第1のパッシベーション膜を覆っており、
窪み内では、電極の表面を覆う第1のパッシベーション膜と、絶縁膜の側面を覆う第1のパッシベーション膜とが、第2のパッシベーション膜を介して対向していることを特徴とする請求項1に記載の半導体装置。 - 間隔を空けて2つの電極が配置されており、
絶縁膜は、2つの電極の間に位置しており、
第1のパッシベーション膜は、2つの電極の間に位置することを特徴とする、請求項1または2に記載の半導体装置。 - 第1のパッシベーション膜は、半導電性であることを特徴とする、請求項1〜3のいずれか一項に記載の半導体装置。
- 半導体基板上に絶縁膜を形成する絶縁膜形成工程と、
絶縁膜に開口部を形成する開口部形成工程と、
絶縁膜に形成された開口部に電極を形成する電極形成工程と、
絶縁膜の表面に接すると共に電極の表面に接する第1のパッシベーション膜を、電極から絶縁膜に亘って形成する第1のパッシベーション膜形成工程と、
第1のパッシベーション膜の表面に接する第2のパッシベーション膜を、電極上の第1のパッシベーション膜から絶縁膜上の第1のパッシベーション膜に亘って形成する第2のパッシベーション膜形成工程を有し、
絶縁膜と第1のパッシベーション膜と電極と第2のパッシベーション膜は、
第1のパッシベーション膜が、絶縁膜よりも大きい線膨張係数を有し、かつ、電極及び第2のパッシベーション膜よりも小さい線膨張係数を有すると共に、
第1のパッシベーション膜の線膨張係数と絶縁膜の線膨張係数の差が、第1のパッシベーション膜の線膨張係数と電極の線膨張係数の差、及び第1のパッシベーション膜の線膨張係数と第2のパッシベーション膜の線膨張係数の差よりも小さくなる材料で形成され、
電極形成工程では、絶縁膜の開口部の側面の上部が表面に露出するように、絶縁膜の開口部内に電極を形成することを特徴とする半導体装置の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012173283A JP5673627B2 (ja) | 2012-08-03 | 2012-08-03 | 半導体装置及びその製造方法 |
US13/944,316 US9293555B2 (en) | 2012-08-03 | 2013-07-17 | Semiconductor device and manufacturing method of same |
TW102126673A TW201407772A (zh) | 2012-08-03 | 2013-07-25 | 半導體裝置及其製造方法 |
CN201310329515.1A CN103579132A (zh) | 2012-08-03 | 2013-07-31 | 半导体装置及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012173283A JP5673627B2 (ja) | 2012-08-03 | 2012-08-03 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014033108A JP2014033108A (ja) | 2014-02-20 |
JP5673627B2 true JP5673627B2 (ja) | 2015-02-18 |
Family
ID=50024667
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012173283A Expired - Fee Related JP5673627B2 (ja) | 2012-08-03 | 2012-08-03 | 半導体装置及びその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9293555B2 (ja) |
JP (1) | JP5673627B2 (ja) |
CN (1) | CN103579132A (ja) |
TW (1) | TW201407772A (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117525157B (zh) * | 2024-01-08 | 2024-03-22 | 通威微电子有限公司 | 一种双沟道沟槽器件及其制作方法 |
Family Cites Families (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5181087A (en) * | 1986-02-28 | 1993-01-19 | Hitachi, Ltd. | Semiconductor device and method of producing the same |
US5374843A (en) * | 1991-05-06 | 1994-12-20 | Silinconix, Inc. | Lightly-doped drain MOSFET with improved breakdown characteristics |
US5260408A (en) * | 1991-10-29 | 1993-11-09 | E. I. Du Pont De Nemours And Company | Low thermal expansion coefficient polyimides with improved elongation |
JP2001015501A (ja) * | 1999-06-30 | 2001-01-19 | Toshiba Corp | 半導体装置及びその製造方法 |
JP3941645B2 (ja) | 2002-09-24 | 2007-07-04 | 株式会社デンソー | 樹脂封止型半導体装置及び樹脂封止型半導体製造方法 |
JP2005244031A (ja) * | 2004-02-27 | 2005-09-08 | Nec Electronics Corp | 半導体装置およびその製造方法 |
KR20080065988A (ko) * | 2005-09-28 | 2008-07-15 | 니뽄 가이시 가부시키가이샤 | 히트싱크 모듈 및 그 제조방법 |
WO2007072537A1 (ja) * | 2005-12-19 | 2007-06-28 | Fujitsu Limited | 半導体装置及びその半導体装置の製造方法 |
SG166110A1 (en) * | 2007-04-04 | 2010-11-29 | Globalfoundries Sg Pte Ltd | Planarized passivation layer for semiconductor devices |
US7888798B2 (en) * | 2007-05-16 | 2011-02-15 | Samsung Electronics Co., Ltd. | Semiconductor devices including interlayer conductive contacts and methods of forming the same |
US7829450B2 (en) * | 2007-11-07 | 2010-11-09 | Infineon Technologies Ag | Method of processing a contact pad, method of manufacturing a contact pad, and integrated circuit element |
CA2715344C (en) * | 2008-02-14 | 2014-08-19 | Mitsubishi Heavy Industries, Ltd. | Semiconductor element module and method for manufacturing the same |
JP4989552B2 (ja) * | 2008-05-08 | 2012-08-01 | トヨタ自動車株式会社 | 電子部品 |
TWI420194B (zh) * | 2008-06-30 | 2013-12-21 | Kolon Inc | 塑膠基板以及包含此塑膠基板之裝置 |
KR20100023641A (ko) * | 2008-08-22 | 2010-03-04 | 삼성전자주식회사 | 회로 기판을 관통하는 비아 플러그를 포함하는 반도체 칩, 반도체 칩 적층 구조 및 반도체 패키지 |
WO2010065459A2 (en) * | 2008-12-02 | 2010-06-10 | Arizona Board Of Regents, For And On Behalf Of Arizona State University | Method of etching organosiloxane dielectric material and semiconductor device thereof |
CN102017099A (zh) * | 2008-12-17 | 2011-04-13 | 松下电器产业株式会社 | 贯通电极的形成方法及半导体装置 |
US8084858B2 (en) * | 2009-04-15 | 2011-12-27 | International Business Machines Corporation | Metal wiring structures for uniform current density in C4 balls |
US8471267B2 (en) * | 2009-09-03 | 2013-06-25 | Panasonic Corporation | Semiconductor device and method for producing same |
US8610283B2 (en) * | 2009-10-05 | 2013-12-17 | International Business Machines Corporation | Semiconductor device having a copper plug |
US8546941B2 (en) * | 2010-02-04 | 2013-10-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multi-direction design for bump pad structures |
JP5582811B2 (ja) * | 2010-02-15 | 2014-09-03 | ラピスセミコンダクタ株式会社 | 半導体装置及びその製造方法 |
KR20140002616A (ko) * | 2010-08-20 | 2014-01-08 | 어플라이드 머티어리얼스, 인코포레이티드 | 수소 미함유 실리콘 함유 유전체막을 형성하기 위한 방법들 |
JP5648437B2 (ja) * | 2010-11-15 | 2015-01-07 | セイコーエプソン株式会社 | 電気光学装置および投射型表示装置 |
US8860224B2 (en) * | 2011-02-25 | 2014-10-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Preventing the cracking of passivation layers on ultra-thick metals |
US8871635B2 (en) * | 2012-05-08 | 2014-10-28 | GlobalFoundries, Inc. | Integrated circuits and processes for forming integrated circuits having an embedded electrical interconnect within a substrate |
US8642425B2 (en) * | 2012-05-29 | 2014-02-04 | Semiconductor Components Industries, Llc | Method of making an insulated gate semiconductor device and structure |
US20130320522A1 (en) * | 2012-05-30 | 2013-12-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Re-distribution Layer Via Structure and Method of Making Same |
JP5648658B2 (ja) * | 2012-08-02 | 2015-01-07 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
JP5720647B2 (ja) * | 2012-09-03 | 2015-05-20 | トヨタ自動車株式会社 | 半導体装置及びその製造方法 |
US8952544B2 (en) * | 2013-07-03 | 2015-02-10 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor device and manufacturing method thereof |
-
2012
- 2012-08-03 JP JP2012173283A patent/JP5673627B2/ja not_active Expired - Fee Related
-
2013
- 2013-07-17 US US13/944,316 patent/US9293555B2/en not_active Expired - Fee Related
- 2013-07-25 TW TW102126673A patent/TW201407772A/zh unknown
- 2013-07-31 CN CN201310329515.1A patent/CN103579132A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
JP2014033108A (ja) | 2014-02-20 |
US9293555B2 (en) | 2016-03-22 |
US20140035110A1 (en) | 2014-02-06 |
CN103579132A (zh) | 2014-02-12 |
TW201407772A (zh) | 2014-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5648658B2 (ja) | 半導体装置の製造方法 | |
JP5205856B2 (ja) | 電力用半導体素子 | |
JP6274968B2 (ja) | 半導体装置 | |
JP6911941B2 (ja) | 半導体装置 | |
JP2012134198A (ja) | 半導体装置およびその製造方法 | |
JP7234713B2 (ja) | 半導体装置 | |
JP5720647B2 (ja) | 半導体装置及びその製造方法 | |
JP6264334B2 (ja) | 半導体装置 | |
JP6560059B2 (ja) | 半導体装置およびその製造方法 | |
JP6600017B2 (ja) | 半導体装置 | |
JP2023040134A (ja) | 半導体装置 | |
JP2014063771A (ja) | 半導体装置 | |
JP2022140659A (ja) | 半導体装置および半導体装置の製造方法 | |
JP5673627B2 (ja) | 半導体装置及びその製造方法 | |
JP6673088B2 (ja) | 半導体装置 | |
JP7188230B2 (ja) | 半導体装置 | |
JP5708124B2 (ja) | 半導体装置 | |
JP6045971B2 (ja) | 半導体装置 | |
JP7435804B2 (ja) | 半導体装置 | |
JP2023049845A (ja) | 半導体装置およびその製造方法 | |
JP2023082869A (ja) | 半導体装置 | |
JP2023125214A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2006005213A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2008071964A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140205 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140624 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140630 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140820 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141202 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141215 |
|
LAPS | Cancellation because of no payment of annual fees |