KR20140002616A - 수소 미함유 실리콘 함유 유전체막을 형성하기 위한 방법들 - Google Patents

수소 미함유 실리콘 함유 유전체막을 형성하기 위한 방법들 Download PDF

Info

Publication number
KR20140002616A
KR20140002616A KR1020137006942A KR20137006942A KR20140002616A KR 20140002616 A KR20140002616 A KR 20140002616A KR 1020137006942 A KR1020137006942 A KR 1020137006942A KR 20137006942 A KR20137006942 A KR 20137006942A KR 20140002616 A KR20140002616 A KR 20140002616A
Authority
KR
South Korea
Prior art keywords
layer
gas
free silicon
silicon containing
hydrogen free
Prior art date
Application number
KR1020137006942A
Other languages
English (en)
Inventor
수영 최
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20140002616A publication Critical patent/KR20140002616A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/308—Oxynitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32357—Generation remote from the workpiece, e.g. down-stream
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 개시의 실시예들은 일반적으로, TFT 장치들에 있어서 수소 프리 실리콘 함유층을 형성하는 방법들을 제공한다. 수소 프리 실리콘 함유층은 TFT 장치들, 포토다이오드들, 반도체 다이오드, 발광 다이오드(LED) 또는 유기 발광 다이오드(OLED), 또는 다른 적절한 디스플레이 어플리케이션들에 있어서 패시베이션층, 게이트 유전체층, 에칭 정지층, 또는 다른 적절한 층들로서 이용될 수도 있다. 일 실시예에 있어서, 박막 트랜지스터에 있어서 수소 프리 실리콘 함유층을 형성하는 방법은 수소 프리 실리콘 함유 가스 및 반응 가스를 포함하는 가스 혼합물을 플라즈마 강화 화학 기상 증착 챔버에 공급하는 단계로서, 수소 프리 실리콘 함유 가스는 SiF4, SiCl4, Si2Cl6로 이루어진 그룹으로부터 선택되는, 상기 가스 혼합물을 공급하는 단계, 및 가스 혼합물의 존재 시 기판 상에 수소 프리 실리콘 함유층을 형성하는 단계를 포함한다.

Description

수소 프리 실리콘 함유 유전체막을 형성하는 방법들{METHODS FOR FORMING A HYDROGEN FREE SILICON CONTAINING DIELECTRIC FILM}
본 발명의 실시예들은 일반적으로, 수소 원소를 함유하지 않는 유전체층을 형성하는 방법들에 관한 것이다. 더 상세하게는, 본 발명은 플라즈마 강화 화학 기상 증착(PECVD) 프로세스를 이용하여 수소 프리 실리콘 함유 유전체층을 형성하는 방법들에 관한 것이다.
디스플레이 장치들은 TV, 모니터들, 모바일 전화기, MP3 플레이어들, 전자책 판독기들, 및 개인용 디지털 보조기들(PDAs) 등과 같은 광범위한 전자 어플리케이션들용으로 널리 사용되었다. 디스플레이 장치는 일반적으로, 2개의 기판들 사이의 갭을 충진하고 유전체 필드의 강도를 제어하는 이방성 유전상수를 갖는 액정에 전계를 인가함으로써 원하는 이미지를 생성하도록 설계된다. 기판들을 통해 투과된 광의 양을 조정함으로써, 광 및 이미지 강도, 품질 및 전력 소비가 효율적으로 제어될 수도 있다.
능동 매트릭스 액정 디스플레이(AMLCD) 또는 능동 매트릭스 유기 발광 다이오드(AMOLED)와 같은 다양한 상이한 디스플레이 장치들은 터치 스크린 패널들을 활용하는 디스플레이 장치들을 위한 광 소스들로서 채용될 수도 있다. 투명 비정질 산화물 반도체(TAOS) 또는 금속 산화물 재료들이 디스플레이 장치들에서의 반도체 재료들로서 널리 이용되어 장치 전기적 성능을 개선시킨다. 투명 비정질 산화물 반도체(TAOS) 또는 금속 산화물 재료들을 위해 사용된 재료들의 예들은 a-IGZO(비정질 갈륨 인듐 아연 산화물), 아연 산화물 등을 포함한다. 하지만, 투명 비정질 산화물 반도체(TAOS) 또는 금속 산화물 재료들은 프로세싱 동안 플라즈마에 의해 손상될 수도 있다. 또한, 인접한 유전체층들에 함유된 수소 원소들은 투명 비정질 산화물 반도체(TAOS) 또는 금속 산화물 재료들에 불리하게 관통할 수도 있고, 투명 비정질 산화물 반도체(TAOS) 또는 금속 산화물 재료들을 공격할 수도 있으며, 이에 의해, 전류 누설 또는 다른 타입들의 장치 고장을 발생시킬 수도 있다. 더욱이, 발견될 수도 있는 손상 중 하나는, 수소 도너 효과로 인해 반도체 특성들이 손실되고 도체로 변할 수도 있다는 점이다.
따라서, 개선된 전기적 성능 및 안정도를 갖는 박막 트랜지스터 장치들을 제조하는 방법이 필요하다.
본 개시의 실시예들은 일반적으로, 디스플레이 장치들을 위한 플라즈마 강화 화학 기상 증착(PECVD) 프로세스를 이용하여 수소 프리 실리콘 함유층을 형성하는 방법들을 제공한다. 수소 프리 실리콘 함유층은 박막 트랜지스터(TFT) 장치들 또는 다른 적절한 디스플레이 어플리케이션들에 있어서 패시베이션층, 게이트 유전체층, 에칭 정지층, 또는 다른 적절한 층들로서 이용될 수도 있다. 일 실시예에 있어서, 박막 트랜지스터에 있어서 수소 프리 실리콘 함유층을 형성하는 방법은 수소 프리 실리콘 함유 가스 및 반응 가스를 포함하는 가스 혼합물을 플라즈마 강화 화학 기상 증착 챔버에 공급하는 단계로서, 수소 프리 실리콘 함유 가스는 SiF4, SiCl4, Si2Cl6로 이루어진 그룹으로부터 선택되는, 상기 가스 혼합물을 공급하는 단계, 및 가스 혼합물의 존재 시 기판 상에 수소 프리 실리콘 함유층을 형성하는 단계를 포함한다.
다른 실시예에 있어서, 박막 트랜지스터에 있어서 수소 프리 실리콘 함유층을 형성하는 방법은 수소 프리 실리콘 함유 가스 및 반응 가스를 포함하는 가스 혼합물을 플라즈마 강화 화학 기상 증착 챔버에 공급하는 단계로서, 수소 프리 실리콘 함유 가스는 SiF4, SiCl4, Si2Cl6로 이루어진 그룹으로부터 선택되고 수소 프리 실리콘 함유 가스 및 반응 가스는 체적으로 10보다 대략 더 큰 가스 유량비로 공급되는, 상기 가스 혼합물을 공급하는 단계, 및 가스 혼합물의 존재 시 기판 상에 수소 프리 실리콘 함유층을 형성하는 단계를 포함한다.
또 다른 실시예에 있어서, 박막 트랜지스터에 있어서 수소 프리 실리콘 함유층을 형성하는 방법은 활성층이 형성된 기판을 프로세싱 챔버에 제공하는 단계로서, 활성층은 a-IGZO(비정질 인듐 갈륨 아연 산화물), InGaZnON, ZnO, ZnON, ZnSnO, CdSnO, GaSnO, TiSnO, CuAlO, SrCuO, LaCuOS, GaN, InGaN, AlGaN 또는 InGaAlN으로 이루어진 그룹으로부터 선택되는, 상기 기판을 제공하는 단계, 수소 프리 실리콘 함유 가스 및 반응 가스를 포함하는 가스 혼합물을 플라즈마 강화 화학 기상 증착 챔버에 공급하는 단계로서, 수소 프리 실리콘 함유 가스는 SiF4, SiCl4, Si2Cl6로 이루어진 그룹으로부터 선택되는, 상기 가스 혼합물을 공급하는 단계, 및 가스 혼합물의 존재 시 기판 상에 배치된 활성층 상에 수소 프리 실리콘 함유층을 형성하는 단계를 포함한다.
본 발명의 상기 기재된 특징들이 획득되고 상세히 이해될 수 있는 방식으로, 첨부 도면들에서 도시된 실시예들을 참조하여, 상기 간략히 요약된 본 발명의 더 많은 특정 설명이 행해질 수도 있다.
도 1은 박막 트랜지스터 장치 구조의 단면도이다.
도 2는 본 발명의 일 실시예에 따른 수소 프리 실리콘 함유층을 성막하는데 이용될 수도 있는 프로세싱 챔버의 단면도를 도시한 것이다.
도 3은 본 발명의 일 실시예에 따른 장치 구조에 있어서 수소 프리 실리콘 함유층을 형성하는 방법의 일 실시예의 프로세스 흐름도를 도시한 것이다.
도 4는 본 발명의 다른 실시예에 따른 박막 트랜지스터 장치 구조의 단면도이다.
이해의 용이를 위해, 도면들에 공통인 동일한 엘리먼트들을 지정하기 위해, 가능한 경우, 동일한 도면부호들이 사용되었다. 일 실시예의 엘리먼트들 및 특징들은 추가 기재없이 다른 실시예들에 유리하게 통합될 수도 있음이 고려된다.
하지만, 첨부 도면들은 본 발명의 오직 예시적인 실시예들을 도시할 뿐이고, 따라서, 그 범위를 한정하는 것으로 고려되지 않으며, 본 발명은 다른 동일하게 유효한 실시예들을 인정할 수도 있음을 유의한다.
본 개시의 실시예들은 일반적으로, 디스플레이 장치들을 위한 수소 프리 실리콘 함유층을 형성하는 방법들을 제공한다. 수소 프리 실리콘 함유층은 TFT 장치들, OLED 장치들, LED 장치들 또는 다른 적절한 디스플레이 어플리케이션들에 있어서 패시베이션층, 게이트 유전체층, 에칭 정지층, 또는 다른 적절한 층들로서 이용될 수도 있다.
도 1은 기판(100) 상에 배치된 박막 트랜지스터 장치(150)를 도시한 것이다. 게이트 전극층(102)이 기판(100) 상에 형성 및 패터닝된 이후, 제 1 게이트 절연층(104)이 형성된다. 제 2 게이트 절연층 또는 패시베이션층(106)이 제 1 게이트 절연층(104) 상에 옵션적으로 형성될 수도 있다. 일 실시예에 있어서, 게이트 전극층(102)은 알루미늄(Al), 텅스텐(W), 크롬(Cr), 탄탈(Ta), 몰리브덴(Mo), 또는 이들의 조합과 같은 임의의 적절한 금속 재료들로부터 제조될 수도 있다. 제 1 및 제 2 게이트 절연층(104, 106)을 위한 적절한 재료들은 실리콘 산화물(SiO2), 실리콘 산화질화물(SiON), 실리콘 질화물(SiN) 등일 수도 있다.
활성층(108)이 제 2 게이트 절연층(106) 상에 형성된다. 제 2 절연층(106)이 존재하지 않는 실시예들에 있어서, 활성층(108)은 제 1 절연층(104) 상에 직접 형성될 수도 있다. 활성층(108)은 고속 전자 이동도뿐 아니라 저온 제조 프로세스 요건을 갖는 투명 금속 산화물 재료로부터 선택될 수도 있어서, 플라스틱 재료들과 같은 가요성 기판 재료들이 기판 손상없이 진행된 저온에서 프로세싱되게 한다. 활성층(108)의 적절한 예들은, a-IGZO(비정질 인듐 갈륨 아연 산화물), InGaZnON, ZnO, ZnON, ZnSnO, CdSnO, GaSnO, TiSnO, CuAlO, SrCuO, LaCuOS, GaN, InGaN, AlGaN 또는 InGaAlN, 기타등등을 포함한다.
활성층(108)의 형성 이후, 에칭 정지층(114)이 활성층(108) 상에 형성될 수도 있다. 에칭 정지층(114)은 제 1 및 제 2 게이트 절연층(104, 106)과 유사한 수소 프리 실리콘 함유층으로부터 형성될 수도 있다. 에칭 정지층(114)은 활성층(108) 상에 원하는 패턴을 형성하도록 패터닝되어, 후속 에칭 프로세스들에 있어서 기판(100) 상에 배치된 막층들 상의 피처들의 전사를 용이하게 할 수도 있다. 도 1에 도시된 바와 같은 에칭 정지층(114)이 원하는 패턴으로 패터닝되지만, 에칭 정지층(114)은 장치(150) 내의 완전 연속성 블랭크 막 또는 필요에 따른 임의의 상이한 피처들을 포함하여 임의의 형태일 수 있음을 유의한다. 일 실시예에 있어서, 에칭 정지층(114)은, 도 1에 도시된 바와 같이, 실리콘 산화물층, 실리콘 질화물층, 실리콘 산화질화물층, Ta2O5 또는 TiO2와 같은 금속 유전체층, 또는 필요에 따른 임의의 적절한 유전체층에 의해 제조된 유전체층의 단일층일 수도 있다. 일 실시예에 있어서, 에칭 정지층(114)은 활성층(108)을 조정하도록 배치된 제 1 유전체층 및 제 1 유전체층 상의 제 2 유전체층을 포함한 합성막의 형태일 수도 있다. 제 1 유전체층이 활성층(108)과 직접 접촉하기 때문에, 제 1 유전체층은, 도 3을 참조하여 이하 더 논의되는 방법에 의해 제조되는 바와 같이, 수소 프리 유전체층이도록 구성될 수도 있다. 제 2 유전체층은 수소 함유 유전체층 또는 수소 프리 함유층을 포함한 임의의 적절한 유전체층일 수도 있다.
에칭 정지층(114)을 형성한 후, 소스-드레인 금속 전극층(110)이 에칭 정지층(114) 상부에 배치된다. 후속적으로, 하위의 활성층(108)에 대한 에칭을 방지하기 위한 차단층으로서 하위의 에칭 정지층(114)을 활용하는 소스-드레인 금속 전극층(110)에 채널(120)을 형성하기 위해 에칭 프로세스가 수행된다. 에칭 이후, 패시베이션층(112)이 에칭 정지층(114)을 커버하는 소스-드레인 금속 전극층(110) 상부에 형성되어, 박막 트랜지스터 장치(150)를 형성하는 프로세스를 완료한다. 제 1 및 제 2 절연층(104, 106), 에칭 정지층(114) 및 패시베이션층(112)은 상이한 장치 요건들 및 설계들에 대해 필요에 따라 단일층 또는 다중층들의 형태일 수도 있음을 유의한다.
일 실시예에 있어서, 소스-드레인 금속 전극층(110)의 예들은, 구리(Cu), 금, 은(Ag), 알루미늄(Al), 텅스텐(W), 몰리브덴(Mo), 크롬(Cr), 탄탈(Ta), 이들의 합금들 및 이들의 조합을 포함한다. 에칭 정지층(114) 및 패시베이션층(112) 의 적절한 예들은 실리콘 산화물 (SiO2), 실리콘 산화질화물(SiON), 또는 실리콘 질화물(SiN) 등을 포함한다.
종래의 프로세스들은 장치 구조들에 있어서 실리콘 함유층들을 형성하기 위한 전구체들로서 실란(SiH4) 가스를 종종 사용하기 때문에, 실란(SiH4) 가스로부터 유래된 수소 원소들은 성막 프로세스 동안 결과적인 실리콘 함유층에 종종 통합된다. 상기 논의된 바와 같이, 활성층(108) 및 소스-드레인 금속 전극층(110)에 인접한 층들, 예를 들어, 게이트 절연층들(104, 106), 에칭 정지층(114), 또는 패시베이션층(112)에 함유될 수도 있는 수소 원소들은 잠재적으로 활성층(108)의 전기적 특성들에 불리할 수도 있다. 이에 따라, 수소 프리 실리콘 함유층은 박막 트랜지스터 장치(150)에 함유된 수소 원소들을 감소시키기 위해 게이트 절연층들(104, 106), 에칭 정지층(114) 또는 패시베이션층(112)을 포함하여 장치(150)에 있어서 유전체 재료들을 형성하도록 이용된다. 수소 프리 실리콘 함유층은 수소 프리 실리콘 함유 가스를 전구체로서 이용함으로써 획득될 수도 있다. 예시적인 프로세스의 상세 설명이 도 3을 참조하여 이하 더 논의될 것이다.
도 2는, 게이트 절연층들(104, 106), 에칭 정지층(114) 또는 패시베이션층(112)과 같은 수소 프리 실리콘 함유층이 성막될 수도 있는 플라즈마 강화 화학 기상 증착(PECVD) 챔버(프로세싱 챔버)(200)의 일 실시예의 개략 단면도이다. 하나의 적절한 플라즈마 강화 화학 기상 증착 챔버는 캘리포니아주 산타클라라에 위치된 어플라이드 머티어리얼스, 인코포레이티드로부터 입수가능하다. 다른 제조자들로부터의 성막 챔버들을 포함한 다른 성막 챔버들이 본 발명을 실시하기 위해 활용될 수도 있음이 고려된다.
프로세싱 챔버(200)는 일반적으로, 프로세스 체적(206)을 정의하는 벽(202)들, 저부(204), 리드(205) 및 기판 지지체(230)를 포함한다. 프로세스 체적은, 기판이 프로세싱 챔버(200)로 이송되고 프로세싱 챔버(200)로부터 이송될 수도 있도록 밸브(208)를 통해 액세스된다. 기판 지지체(230)는, 기판 지지체(230)을 상승 및 하강시키기 위해 리프트 시스템(236)에 커플링된 기판(100) 및 스템(234)을 지지하기 위한 기판 수용면(232)을 포함한다. 섀도우 링(233)이 기판(100)의 주변부 상부에 옵션적으로 배치될 수도 있다. 리프트 핀들(238)은 기판 지지체(230)를 통해 이동가능하게 배치되어, 기판 수용면(232)으로 및 기판 수용면(232)으로부터 기판을 이동시킨다. 기판 지지체(230)는 또한 가열 및/또는 냉각 엘리먼트들(239)을 포함하여, 기판 지지체(230)를 원하는 온도로 유지할 수도 있다. 기판 지지체(230)는 또한 기판 지지체(230)의 주변부에 RF 리턴 경로를 제공하기 위한 접지 스트랩들(231)을 포함할 수도 있다.
샤워헤드(210)는 서스펜션(214)에 의해 그 주변부에서 백킹 플레이트(212)에 커플링된다. 샤워헤드(210)는 또한 하나 또는 그 이상의 센터 지지체들(216)에 의해 백킹 플레이트에 커플링되어, 샤워헤드(210)의 처짐을 방지하고/하거나 진직도/곡률을 제어하는 것을 도울 수도 있다. 가스 소스(220)는 백킹 플레이트(212)에 커플링되어, 가스를 백킹 플레이트(212)를 통해 및 샤워헤드(210)를 통해 기판 수용면(232)에 제공한다. 진공 펌프(209)가 프로세싱 챔버(200)에 커플링되어, 프로세스 체적(206)을 원하는 압력으로 제어한다. RF 전력 소스(222)는 샤워헤드와 기판 지지체(230) 사이에 전계를 생성하기 위해 RF 전력을 샤워헤드(210)에 제공하도록 백킹 플레이트(212)에 및/또는 샤워헤드(210)에 커플링되어, 샤워헤드(210)와 기판 지지체(230) 사이에 존재하는 가스들로부터 플라즈마가 생성될 수도 있다. 약 0.3MHz 와 약 200MHz 사이의 주파수와 같이 다양한 RF 주파수들이 사용될 수도 있다. 일 실시예에 있어서, RF 전력 소스는 13.56MHz의 주파수에서 제공된다.
유도성 커플링된 원격 플라즈마 소스와 같은 원격 플라즈마 소스(224)가 또한 가스 소스와 백킹 플레이트 사이에 커플링될 수도 있다. 프로세싱 기판들 사이에서, 세정 가스가 원격 플라즈마 소스(224)에 제공될 수도 있어서, 원격 플라즈마가 생성되고 클린 챔버 컴포넌트들에 제공된다. 세정 가스는 샤워헤드에 제공된 RF 전력 소스(222)에 의해 더 여기될 수도 있다. 적절한 세정 가스들은 NF3, F2, 및 SF6를 포함하지만 이에 한정되지 않는다. 40,000cm2 또는 그 이상과 같이 10,000cm2 또는 그 이상, 및 예를 들어, 55,000cm2 또는 그 이상의 표면적을 갖는 큰 면적의 기판이, 소스 프리 실리콘층들이 형성되는 챔버에 제공된다. 프로세싱 이후, 기판이 절단되어 더 작은 디스플레이 장치들을 형성할 수도 있음을 이해한다.
일 실시예에 있어서, 가열 및/또는 냉각 엘리먼트들(239)은 성막 동안, 약 400℃ 또는 그 이하, 예를 들어, 약 100℃와 약 400℃ 사이, 또는 약 200℃와 같이 약 150℃와 약 300℃ 사이의 기판 지지 온도를 제공하도록 설정될 수도 있다.
기판 수용면(232) 상에 배치된 기판의 상부면과 샤워헤드(210) 사이의 성막 동안의 간격은 400mil과 약 800mil 사이와 같이 400mil과 약 1,200mil 사이일 수도 있다.
제어기(248)가 프로세싱 챔버(200)에 커플링된다. 제어기(248)는 중앙 프로세싱 유닛(CPU)(260), 메모리(258), 및 지지 회로들(262)을 포함한다. 제어기(248)는, 가스 소스(220)로부터 프로세싱 챔버(200)로의 가스 플로우들을 조절하고 RF 전력 소스(222) 및 원격 플라즈마 소스(224)로부터의 전력 공급을 제어하는 프로세스 시퀀스를 제어하도록 활용된다. CPU(260)는 산업 설정에 사용될 수 있는 임의의 형태의 범용 컴퓨터 프로세서일 수도 있다. 소프트웨어 루틴들은 랜덤 액세스 메모리, 판독 전용 메모리, 플로피 또는 하드 디스크 드라이브, 또는 다른 형태의 디지털 저장부와 같은 메모리(258)에 저장될 수 있다. 지지 회로들(262)은 CPU(260)에 관례적으로 커플링되고, 캐시, 클록 회로들, 입력/출력 서브시스템들, 전력 공급부들 등을 포함할 수도 있다. CPU(260)에 의해 실행될 경우, 소프트웨어 루틴들은, 이하 설명되는 프로세스(300)와 같은 프로세스들이 본 발명에 따라 수행되도록, 프로세싱 챔버(200)를 제어하는 특수목적 컴퓨터(제어기)(248)로 CPU를 변환한다. 소프트웨어 루틴들은 또한, 프로세싱 챔버(200)로부터 원격으로 위치된 제 2 제어기(도시 안함)에 의해 저장되고/되거나 실행될 수도 있다.
도 3은, 도 1에 도시된 박막 트랜지스터 장치(150)와 같은 박막 트랜지스터 장치에 배치된 게이트 절연층, 에칭 정지층, 패시베이션층 또는 임의의 적절한 계면층으로서 이용하기에 적절한 수소 프리 실리콘 함유층을 형성하는 프로세스(300)의 일 실시예의 플로우 다이어그램을 도시한 것이다. 프로세스는 도 2에 도시된 바와 같은 프로세싱 챔버(200), 또는 다른 적절한 프로세싱 챔버에서 실행될 수도 있다. 프로세스(300)는 TFT 장치들 또는 다이오드 장치들에서 이용하기에 적절할 수도 있는 수소 프리 실리콘 함유층을 형성하는 방법을 도시한다.
프로세스(300)는 박막 트랜지스터 장치(150)를 형성하는데 활용되는 도 2에 도시된 프로세싱 챔버(200)와 같은 프로세스 챔버에, 도 1에 도시된 기판(100)과 같은 기판(100)을 제공함으로써 단계 302에서 시작한다. 프로세스(300)는 도 1을 참조하여 설명된 바와 같은 제 1 및 제 2 게이트 절연층(104, 106)과 같은 게이트 절연층, 에칭 정지층(114), 또는 패시베이션층(112)을 형성하기 위해 이용될 수도 있는 수소 프리 실리콘 함유층을 형성하는데 활용될 수도 있다. 기판(100)은 기판(100) 상에 상이한 장치 구조들 또는 상이한 막 스택을 형성하는 것을 용이하게 하기 위해 이전에 형성된 막들, 구조들, 또는 층들의 상이한 조합을 가질 수도 있음을 유의한다. 일 실시예에 있어서, 기판(100)은 유리 기판, 플라스틱 기판, 폴리머 기판, 금속 기판, 단일 기판, 롤-투-롤 기판, 또는 박막 트랜지스터를 형성하기에 적절한 다른 적절한 투명 기판 중 임의의 하나일 수도 있다.
단계 304에서, 가스 혼합물이 프로세싱 챔버(200)에 공급된다. 가스 혼합물은 적어도 수소 프리 실리콘 함유 가스를 포함한다. 수소 프리 실리콘 함유 가스는 기판 상에 수소 프리 실리콘 함유층을 형성하기 위한 실리콘 원자들을 제공하기 위해 실리콘 소스 전구체로서 사용된다. 수소 프리 실리콘 함유 가스의 적절한 예들은 SiF4, SiCl4, Si2Cl6 등을 포함한다. 더욱이, 반응 가스가 또한 수소 프리 실리콘 함유 가스와 반응하도록 가스 혼합물에 공급되어, 기판 상에 원하는 수소 프리 실리콘 함유층을 형성한다. 수소 프리 실리콘 산화물층(SiO2)이 요구되는 실시예에 있어서, 반응 가스는, 수소 프리 실리콘 산화물층을 형성하기 위한 수소 프리 실리콘 함유 전구체와 반응하기 위해 산소 소스를 제공하는 산소 함유 가스이다. 산소 함유 가스의 적절한 예들은 O2, N2O, NO2, O3, CO, CO2 등을 포함한다. 반응 가스는 또한 수소 프리 가스일 수도 있다. 수소 프리 실리콘 질화물층(SiN)이 요구되는 실시예에 있어서, 반응 가스는 수소 프리 실리콘 질화물층을 형성하기 위해 질소 소스를 제공하는 질소 함유 가스이다. 질소 함유 가스의 적절한 예들은 NH3, N2 등을 포함한다. 수소 프리(SiON)층이 요구되는 실시예에 있어서, 반응 가스는 수소 프리 실리콘 산화질화물층을 형성하기 위해 질소 및 산소 소스를 제공하는 산소 및 질소 함유 가스일 수도 있다. 실리콘 산화질화물을 형성하기 위한 산소 및 질소 함유 가스의 적절한 예들은 O2, N2O, NO2, NH3, N2, O3, CO, CO2, 이들의 조합 등을 포함한다. 일 실시예에 있어서, 실리콘 산화질화물을 형성하기 위한 산소 및 질소 함유 가스는 N2O, NO2, 또는 O2 와 NH3 가스의 조합 또는 O2 와 N2 가스의 조합을 포함한다.
성막 동안, 수소 프리 실리콘 함유 가스 및 반응 가스는 미리결정된 가스 유량비로 공급된다. 일 실시예에 있어서, 가스 혼합물에 있어서 반응 가스 유량비(예를 들어, 유량 체적비)에 대한 수소 프리 실리콘 함유 가스는 약 5 와 약 100 사이와 같이 10 초과로, 또는 약 40과 같이 약 20과 약 60 사이로 제어된다. 대안적으로, 수소 프리 실리콘 함유 가스는 약 10sccm과 약 200sccm 사이의 유량으로 프로세스 챔버에 공급될 수도 있고, 반응 가스는 약 1000sccm과 약 5000sccm 사이로 공급될 수도 있다. 비활성 가스가 또한 가스 혼합물에 공급될 수도 있다. 비활성 가스는 약 1000sccm과 약 5000sccm 사이의 유량으로 가스 혼합물에 공급될 수도 있다.
단계 306에서, RF 전력이 프로세싱 챔버(200)에 인가되어, 가스 혼합물로부터 플라즈마를 형성한다. RF 전력은 또한 성막 동안 플라즈마를 유지하도록 인가된다. 일 실시예에 있어서, RF 전력 밀도는 약 100mWatt/cm2 와 약 1000mWatt/cm2 사이로 공급될 수도 있다. RF 전력은 약 350kHz 또는 약 13.56MHz와 같이 약 100kHz와 약 100MHz 사이로 제공된다.
더욱이, 수개의 프로세스 파라미터들이 또한 성막 동안 제어될 수도 있다. 가스 분배 플레이트 어셈블리에 대한 기판의 간격이 기판 치수에 따라 제어될 수도 있다. 일 실시예에 있어서, 1 제곱 미터 초과의 상부 표면적을 갖는 기판에 대한 프로세싱 간격은 약 400mil과 약 1200mil 사이, 예를 들어, 580mil과 같이 약 400mil과 약 850mil 사이로 제어된다. 기판 온도는 약 250℃와 같이 약 100℃와 약 500℃ 사이로 제어될 수도 있다. 프로세스 압력은 약 0.5Torr와 약 3Torr 사이로 유지된다.
도 4는 기판(100) 상에 배치된 박막 트랜지스터 장치(160)의 다른 실시예를 도시한 것이다. 도 1에 도시된 기판(100) 상에 형성된 박막 트랜지스터 장치 구조와 유사하게, 박막 트랜지스터 장치(160)는 기판(100) 상에 배치된 게이트 전극층(102), 및 게이트 전극층(102) 상에 후속적으로 형성된 제 1 및 옵션적인 제 2 게이트 절연층(104, 106)을 포함한다. 그 후, 활성층(108)이 제 2 게이트 절연층(106) 상에 형성된다. 도 1에 도시된 구조들과는 상이하게, 도 4에 도시된 박막 트랜지스터 장치(160)에 있어서, 에칭 정지층은 제거되고, 소스-드레인 금속 전극층(110)이 제 2 게이트 절연층(106) 상에 형성된다.
후속적으로, 후면-채널-에칭(BCE) 프로세스가, 소스-드레인 금속 전극층(110)에 및/또는 필요에 따라 가능하게는 부분적으로 활성층(108)에 채널(116)을 형성하도록 소스-드레인 금속 전극층(110)을 에칭하거나 패터닝하도록 수행된다. 포토레지스트층 또는 하드마스크층과 같은 적절한 마스크들이, 필요에 따라 소스-드레인 금속 전극층(110)에 원하는 피처들, 트렌치들, 또는 채널들을 전사하도록 활용될 수도 있음을 유의한다. 후면-채널-에칭(BCE) 프로세스는, 소스-드레인 금속 전극층(110) 및/또는 부분적으로 활성층(108)에 채널(116)을 형성할 수 있는 건식 에칭, 습식 에칭, 이온 플라즈마 에칭 등을 포함한 임의의 적절한 에칭 프로세스들일 수도 있다. 후면-채널-에칭(BCE) 프로세스는, 하위의 활성층(108)의 일부가 채널(116)을 통해 노출되어 후면-채널-에칭(BCE) 프로세스를 완료할 때까지 소스-드레인 금속 전극층(110)을 에칭하도록 수행된다. 후면-채널-에칭(BCE) 프로세스가 완료된 후, 박막 트랜지스터 장치(160)에 형성된 채널(116)의 일부를 충진하는, 패시베이션층(112)이 기판(100) 상에 형성된다. 요구에 따라, 기판 상에 장치 구조를 형성하는 것을 용이하게 하도록 부가적인 프로세스 단계들이 임의의 단계들에서 수행될 수도 있음을 유의한다. 예를 들어, 포토레지스트 코팅 또는 스트립 프로세스와 같은 부가적인 프로세스 단계들이 필요에 따라, 피처들을 장치로 전사하는 것을 보조하기 위해 수행될 수도 있다. 다른 예에 있어서, 부가적인 어닐링, 에칭, 성막, 및 세정이 또한, 기판 상에 박막 트랜지스터 장치들을 형성하는 것을 용이하게 하도록 수행될 수도 있다.
상기 논의된 바와 같이, 활성층(108) 및 소스-드레인 금속 전극층(110)에 인접하게 형성된 유전체층들이 가능한 한 최소의 수소 함유량을 갖는 것이 요구된다. 이에 따라, 박막 트랜지스터 장치(160)에 형성된 활성층(108) 및 소스-드레인 금속 전극층(110)에 인접하게 배치된 제 1 및 제 2 게이트 절연층들(104, 106), 에칭 정지층(114), 및 패시베이션층(112) 또는 임의의 적절한 계면층들이, 수소 프리 실리콘 함유층들로서 단일층 또는 하나 또는 그 이상의 막층 스택을 갖는 합성층들을 포함한 임의의 적절한 형태들로, 활성층(108) 및 소스-드레인 금속 전극층(110)에 인접하게 배치된 제 1 및 제 2 게이트 절연층들(104, 106), 에칭 정지층(114), 패시베이션층(112), 또는 임의의 다른 적절한 계면층 중 임의의 하나를 형성하기 위해 실리콘 소스 전구체로서 수소 프리 실리콘 함유 가스를 이용하여, 상기 설명된 프로세스(300)에 의해 제조되도록 선택될 수도 있다. 일 실시예에 있어서, 수소 프리 실리콘 함유층들은, 도 3을 참조하여 프로세스(300)에서 설명된 바와 같이, SiF4, SiCl4, Si2Cl6, 또는 다른 유사한 수소 프리 실리콘 함유 가스와 같은 수소 프리 실리콘 함유 가스 및 반응 가스를 전구체들로서 이용함으로써 획득될 수도 있다.
따라서, 본 명세서에서 설명된 방법들은, 박막 트랜지스터 장치에 있어서 활성층 및 소스-드레인 전극층에 인접한 수소 프리 실리콘 함유층들을 형성함으로써 박막 트랜지스터 장치들의 전기적 성능 및 안정도를 유리하게 개선시킨다.
전술한 바는 본 발명의 실시예들에 관한 것이지만, 본 발명의 다른 및 추가의 실시예들이 그 기본적인 범위로부터 일탈함없이 발명될 수도 있고, 그 범위는 다음에 이어지는 청구항들에 의해 결정된다.

Claims (20)

  1. 박막 트랜지스터에서 수소 프리 실리콘 함유층을 형성하는 방법으로서,
    수소 프리 실리콘 함유 가스 및 반응 가스를 포함하는 가스 혼합물을 플라즈마 강화 화학 기상 증착 챔버에 공급하는 단계로서, 상기 수소 프리 실리콘 함유 가스는 SiF4, SiCl4, Si2Cl6로 이루어진 그룹으로부터 선택되는, 상기 가스 혼합물을 공급하는 단계; 및
    상기 가스 혼합물의 존재 시 기판 상에 수소 프리 실리콘 함유층을 형성하는 단계를 포함하는, 수소 프리 실리콘 함유층을 형성하는 방법.
  2. 제 1 항에 있어서,
    상기 반응 가스는 O2, N2O, NO2, O3, CO 및 CO2로 이루어진 그룹으로부터 선택되는, 수소 프리 실리콘 함유층을 형성하는 방법.
  3. 제 2 항에 있어서,
    상기 수소 프리 실리콘 함유층은 실리콘 산화물층인, 수소 프리 실리콘 함유층을 형성하는 방법.
  4. 제 1 항에 있어서,
    상기 반응 가스는 NH3, 및 N2로 이루어진 그룹으로부터 선택되는, 수소 프리 실리콘 함유층을 형성하는 방법.
  5. 제 4 항에 있어서,
    상기 수소 프리 실리콘 함유층은 실리콘 질화물층인, 수소 프리 실리콘 함유층을 형성하는 방법.
  6. 제 1 항에 있어서,
    상기 반응 가스는, N2O, NO2, O2와 NH3 가스의 조합 및 O2와 N2 가스의 조합으로 이루어진 그룹으로부터 선택되는, 수소 프리 실리콘 함유층을 형성하는 방법.
  7. 제 6 항에 있어서,
    상기 수소 프리 실리콘 함유층은 실리콘 산화질화물층인, 수소 프리 실리콘 함유층을 형성하는 방법.
  8. 제 1 항에 있어서,
    상기 수소 프리 실리콘 함유층은 박막 트랜지스터 장치에서 패시베이션층(passivation layer), 게이트 절연층, 에칭 정지층(etch stop layer)인, 수소 프리 실리콘 함유층을 형성하는 방법.
  9. 제 1 항에 있어서,
    상기 수소 프리 실리콘 함유층은, 박막 트랜지스터 장치에 형성된 소스-드레인 금속 전극층 또는 활성층 근처에서 배치된 계면층(interface layer)인, 수소 프리 실리콘 함유층을 형성하는 방법.
  10. 제 9 항에 있어서,
    상기 계면층은 상기 활성층 상에 배치된 상기 수소 프리 실리콘 함유층 및 상기 수소 프리 실리콘 함유층 상에 배치된 유전체 실리콘 함유층을 갖는 합성막인, 수소 프리 실리콘 함유층을 형성하는 방법.
  11. 제 10 항에 있어서,
    상기 활성층은 a-IGZO (비정질 인듐 갈륨 아연 산화물), InGaZnON, ZnO, ZnON, ZnSnO, CdSnO, GaSnO, TiSnO, CuAlO, SrCuO, LaCuOS, GaN, InGaN, AlGaN 또는 InGaAlN으로 이루어진 그룹으로부터 선택되는, 수소 프리 실리콘 함유층을 형성하는 방법.
  12. 제 1 항에 있어서,
    상기 수소 프리 실리콘 함유층을 형성하는 단계는 상기 가스 혼합물에서 플라즈마를 형성하기 위해 상기 가스 혼합물에 RF 전력을 인가하는 단계를 더 포함하고,
    상기 RF 전력은 약 100mWatt/cm2와 약 1000mWatt/cm2 사이의 전력 밀도로 공급되는, 수소 프리 실리콘 함유층을 형성하는 방법.
  13. 제 1 항에 있어서,
    상기 수소 프리 실리콘 함유 가스 및 상기 반응 가스는 체적으로 10보다 대략 더 큰 가스 유량비로 공급되는, 수소 프리 실리콘 함유층을 형성하는 방법.
  14. 박막 트랜지스터에서 수소 프리 실리콘 함유층을 형성하는 방법으로서,
    수소 프리 실리콘 함유 가스 및 반응 가스를 포함하는 가스 혼합물을 플라즈마 강화 화학 기상 증착 챔버에 공급하는 단계로서, 상기 수소 프리 실리콘 함유 가스는 SiF4, SiCl4, Si2Cl6로 이루어진 그룹으로부터 선택되고, 상기 수소 프리 실리콘 함유 가스 및 상기 반응 가스는 체적으로 10보다 대략 더 큰 가스 유량비로 공급되는, 상기 가스 혼합물을 공급하는 단계; 및
    상기 가스 혼합물의 존재 시 기판 상에 수소 프리 실리콘 함유층을 형성하는 단계를 포함하는, 수소 프리 실리콘 함유층을 형성하는 방법.
  15. 제 14 항에 있어서,
    상기 반응 가스는 O2, N2O, NO2, NH3, N2, O3, CO 및 CO2로 이루어진 그룹으로부터 선택되는, 수소 프리 실리콘 함유층을 형성하는 방법.
  16. 제 14 항에 있어서,
    상기 수소 프리 실리콘 함유층은 박막 트랜지스터 장치에서 패시베이션층, 게이트 절연층, 에칭 정지층인, 수소 프리 실리콘 함유층을 형성하는 방법.
  17. 제 14 항에 있어서,
    상기 수소 프리 실리콘 함유층은, 박막 트랜지스터 장치에서 형성된 소스-드레인 금속 전극층 또는 활성층 근처에서 배치된 계면층인, 수소 프리 실리콘 함유층을 형성하는 방법.
  18. 박막 트랜지스터에서 수소 프리 실리콘 함유층을 형성하는 방법으로서,
    활성층이 형성된 기판을 프로세싱 챔버에 제공하는 단계로서, 상기 활성층은 a-IGZO(비정질 인듐 갈륨 아연 산화물), InGaZnON, ZnO, ZnON, ZnSnO, CdSnO, GaSnO, TiSnO, CuAlO, SrCuO, LaCuOS, GaN, InGaN, AlGaN 또는 InGaAlN으로 이루어진 그룹으로부터 선택되는, 상기 기판을 제공하는 단계;
    수소 프리 실리콘 함유 가스 및 반응 가스를 포함하는 가스 혼합물을 플라즈마 강화 화학 기상 증착 챔버에 공급하는 단계로서, 상기 수소 프리 실리콘 함유 가스는 SiF4, SiCl4, Si2Cl6로 이루어진 그룹으로부터 선택되는, 상기 가스 혼합물을 공급하는 단계; 및
    상기 가스 혼합물의 존재 시 상기 기판 상에 배치된 상기 활성층 상에 수소 프리 실리콘 함유층을 형성하는 단계를 포함하는, 수소 프리 실리콘 함유층을 형성하는 방법.
  19. 제 18 항에 있어서,
    상기 수소 프리 실리콘 함유 가스 및 상기 반응 가스는 체적으로 10보다 대략 더 큰 가스 유량비로 공급되는, 수소 프리 실리콘 함유층을 형성하는 방법.
  20. 제 18 항에 있어서,
    상기 반응 가스는 O2, N2O, NO2, NH3, N2, O3, CO 및 CO2로 이루어진 그룹으로부터 선택되는, 수소 프리 실리콘 함유층을 형성하는 방법.
KR1020137006942A 2010-08-20 2011-08-09 수소 미함유 실리콘 함유 유전체막을 형성하기 위한 방법들 KR20140002616A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US37564310P 2010-08-20 2010-08-20
US61/375,643 2010-08-20
PCT/US2011/047063 WO2012024114A2 (en) 2010-08-20 2011-08-09 Methods for forming a hydrogen free silicon containing dielectric film

Publications (1)

Publication Number Publication Date
KR20140002616A true KR20140002616A (ko) 2014-01-08

Family

ID=45594401

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137006942A KR20140002616A (ko) 2010-08-20 2011-08-09 수소 미함유 실리콘 함유 유전체막을 형성하기 위한 방법들

Country Status (5)

Country Link
US (1) US9123707B2 (ko)
KR (1) KR20140002616A (ko)
CN (1) CN103098185B (ko)
TW (1) TWI514475B (ko)
WO (1) WO2012024114A2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160150027A (ko) * 2015-06-19 2016-12-28 도쿄엘렉트론가부시키가이샤 플라즈마를 사용한 성막 방법
WO2024117712A1 (ko) * 2022-12-01 2024-06-06 주성엔지니어링(주) 반도체 소자 및 이의 제조 방법

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI483344B (zh) * 2011-11-28 2015-05-01 Au Optronics Corp 陣列基板及其製作方法
CN102629591B (zh) 2012-02-28 2015-10-21 京东方科技集团股份有限公司 一种阵列基板的制造方法及阵列基板、显示器
EP2823082B1 (en) 2012-03-09 2024-05-15 Versum Materials US, LLC Barrier materials for display devices
KR101980195B1 (ko) * 2012-05-16 2019-05-21 삼성전자주식회사 황 도핑 징크옥시 나이트라이드 채널층을 가진 트랜지스터 및 그 제조방법
US8901557B2 (en) 2012-06-15 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101975929B1 (ko) * 2012-06-29 2019-05-09 삼성전자주식회사 질산화물 채널층을 구비한 트랜지스터 및 그 제조방법
JP5673627B2 (ja) * 2012-08-03 2015-02-18 トヨタ自動車株式会社 半導体装置及びその製造方法
CN102891108B (zh) * 2012-10-24 2015-12-02 京东方科技集团股份有限公司 一种阵列基板的制造方法
CN103887343B (zh) * 2012-12-21 2017-06-09 北京京东方光电科技有限公司 薄膜晶体管及其制作方法、阵列基板和显示装置
KR20150127122A (ko) * 2013-03-01 2015-11-16 어플라이드 머티어리얼스, 인코포레이티드 금속 옥사이드 ｔｆｔ 안정성 개선
US9245809B2 (en) 2013-03-12 2016-01-26 Applied Materials, Inc. Pin hole evaluation method of dielectric films for metal oxide semiconductor TFT
JP6232219B2 (ja) * 2013-06-28 2017-11-15 東京エレクトロン株式会社 多層保護膜の形成方法
CN104282567B (zh) * 2013-07-05 2017-05-03 上海和辉光电有限公司 制造igzo层和tft的方法
US20150167160A1 (en) * 2013-12-16 2015-06-18 Applied Materials, Inc. Enabling radical-based deposition of dielectric films
KR102230301B1 (ko) 2014-01-06 2021-03-22 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조 방법
JP6412322B2 (ja) * 2014-03-13 2018-10-24 東京エレクトロン株式会社 半導体デバイス、その製造方法、及びその製造装置
US9607825B2 (en) * 2014-04-08 2017-03-28 International Business Machines Corporation Hydrogen-free silicon-based deposited dielectric films for nano device fabrication
CN104167449B (zh) 2014-08-05 2017-09-22 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
TWI592063B (zh) * 2014-09-30 2017-07-11 矽品精密工業股份有限公司 線路結構及其製法
TWI567823B (zh) * 2014-12-22 2017-01-21 群創光電股份有限公司 顯示面板與其製造方法
US9490116B2 (en) 2015-01-09 2016-11-08 Applied Materials, Inc. Gate stack materials for semiconductor applications for lithographic overlay improvement
JP2017092299A (ja) * 2015-11-12 2017-05-25 株式会社 オルタステクノロジー 薄膜トランジスタ
US10134878B2 (en) 2016-01-14 2018-11-20 Applied Materials, Inc. Oxygen vacancy of IGZO passivation by fluorine treatment
JP6689140B2 (ja) * 2016-06-17 2020-04-28 東京エレクトロン株式会社 成膜方法およびｔｆｔの製造方法
CN108183132A (zh) * 2017-12-27 2018-06-19 深圳市华星光电半导体显示技术有限公司 一种igzo薄膜晶体管制备方法
US11646237B2 (en) 2020-01-19 2023-05-09 Applied Materials, Inc. Methods and apparatuses for depositing amorphous silicon atop metal oxide
KR20210108508A (ko) * 2020-02-24 2021-09-03 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 표시 장치 및 이의 제조 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6630413B2 (en) * 2000-04-28 2003-10-07 Asm Japan K.K. CVD syntheses of silicon nitride materials
US7105428B2 (en) * 2004-04-30 2006-09-12 Nanosys, Inc. Systems and methods for nanowire growth and harvesting
US7855401B2 (en) * 2005-06-29 2010-12-21 Cree, Inc. Passivation of wide band-gap based semiconductor devices with hydrogen-free sputtered nitrides
KR101412761B1 (ko) * 2008-01-18 2014-07-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
US7968441B2 (en) * 2008-10-08 2011-06-28 Applied Materials, Inc. Dopant activation anneal to achieve less dopant diffusion (better USJ profile) and higher activation percentage

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160150027A (ko) * 2015-06-19 2016-12-28 도쿄엘렉트론가부시키가이샤 플라즈마를 사용한 성막 방법
WO2024117712A1 (ko) * 2022-12-01 2024-06-06 주성엔지니어링(주) 반도체 소자 및 이의 제조 방법

Also Published As

Publication number Publication date
CN103098185A (zh) 2013-05-08
WO2012024114A2 (en) 2012-02-23
US9123707B2 (en) 2015-09-01
TWI514475B (zh) 2015-12-21
CN103098185B (zh) 2017-02-08
US20120045904A1 (en) 2012-02-23
TW201234479A (en) 2012-08-16
WO2012024114A3 (en) 2012-07-19

Similar Documents

Publication Publication Date Title
US9123707B2 (en) Methods for forming a hydrogen free silicon containing dielectric film
US11881411B2 (en) High pressure annealing process for metal containing materials
JP6204917B2 (ja) アルゴンガス希釈によるシリコン含有層を堆積するための方法
KR101670425B1 (ko) 금속 산질화물 ｔｆｔ들을 위한 캡핑 층들
KR20140050631A (ko) PECVD SiO2 패시베이션을 사용한 IGZO 및 ZNO TFT 제조 방법
US9818606B2 (en) Amorphous silicon thickness uniformity improved by process diluted with hydrogen and argon gas mixture
US20150380561A1 (en) Metal oxide tft stability improvement
TW201843834A (zh) 薄膜電晶體結構及用以形成薄膜結構的方法
US10170569B2 (en) Thin film transistor fabrication utlizing an interface layer on a metal electrode layer
US20170092492A1 (en) Methods for forming a silicon containing dielectric film using a gas mixture with ar gas dilusion
CN113994458A (zh) 形成用于薄膜晶体管结构的电感耦合高密度等离子体膜的方法
US8975625B2 (en) TFT with insert in passivation layer or etch stop layer
US7026226B1 (en) Method of hydrogenating a poly-silicon layer
CN104051263A (zh) 一种半导体器件的制备方法
US10748759B2 (en) Methods for improved silicon nitride passivation films
JP2022547125A (ja) 表示用高密度プラズマｃｖｄの封入適用例

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application