JP2014063771A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2014063771A
JP2014063771A JP2012206195A JP2012206195A JP2014063771A JP 2014063771 A JP2014063771 A JP 2014063771A JP 2012206195 A JP2012206195 A JP 2012206195A JP 2012206195 A JP2012206195 A JP 2012206195A JP 2014063771 A JP2014063771 A JP 2014063771A
Authority
JP
Japan
Prior art keywords
layer
trench
type
semiconductor device
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012206195A
Other languages
English (en)
Inventor
Masaru Izumisawa
優 泉沢
Shotaro Ono
昇太郎 小野
Hiroshi Ota
浩史 大田
Hiroaki Yamashita
浩明 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012206195A priority Critical patent/JP2014063771A/ja
Priority to US13/780,246 priority patent/US20140077254A1/en
Priority to CN201310073821.3A priority patent/CN103681797A/zh
Publication of JP2014063771A publication Critical patent/JP2014063771A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】終端領域の電界の集中を緩和する半導体装置を提供する。
【解決手段】半導体装置は、半導体素子が形成される素子領域及び素子領域を囲う終端領域を有する。半導体装置は、半導体基板、トレンチ、絶縁層、及びフィールドプレート導電層を有する。トレンチは、終端領域において素子領域を囲むように、半導体基板に形成される。フィールドプレート導電層は、トレンチに絶縁層を介して形成される。
【選択図】図２

Description

本実施の形態は、半導体装置に関する。
半導体素子が形成される素子領域を囲う終端領域では、電界集中を緩和して耐圧を保持するための様々な構造が使用されている。その一つとして抵抗性フィールドプレート（RFE: Resistive Field Plate）構造が知られている。しかしながら、従来の抵抗性フィールドプレート構造はその形状にばらつきを有し、そのサイズは大きい。
特許第３１１７０２３号
本実施の形態は、終端領域の電界の集中を緩和する半導体装置を提供する。
一態様に係る半導体装置は、半導体素子が形成される素子領域及び素子領域を囲う終端領域を有する。半導体装置は、半導体基板、トレンチ、絶縁層、及びフィールドプレート導電層を有する。トレンチは、終端領域において素子領域を囲むように、半導体基板に形成される。フィールドプレート導電層は、トレンチに絶縁層を介して形成される。
実施の形態に係る半導体装置を示す上面図である。 実施の形態に係る半導体装置を示す断面図である。 実施の形態に係る終端領域２０の製造工程を示す断面図である。 比較例に係る半導体装置を示す断面図である。
以下、図１及び図２を参照して、実施の形態に係る半導体装置について説明する。図１は実施の形態に係る半導体装置を示す上面図であり、図２は図１のＡ−Ａ’断面図である。なお、図１は、後述する素子領域１０、終端領域２０、トレンチＴ、絶縁層２８、及びフィールドプレート導電層２９のみを示し、その他の構成を省略している。
実施の形態に係る半導体装置は、図１に示すように、半導体素子（縦型パワーＭＯＳＦＥＴ）が形成される素子領域１０と、素子領域１０を囲い抵抗性フィールドプレート構造が形成される終端領域２０とにより構成される。なお、本実施の形態における素子領域１０と終端領域２０との境界は、一例として、後述する最もの端に位置するｐ型ベース層１２の中心（図２）であるものとする。
次に、素子領域１０について詳しく説明する。素子領域１０は、図２に示すように、ｎ型半導体基板１１内に、Ｘ方向に所定ピッチをもってＹ方向（図２の紙面垂直方向）に延びるストライプ状に形成されたｐ型ベース層１２、ｐ＋型コンタクト層１３、及びｎ型ソース拡散層１４を有する。ｎ型半導体基板１１はＭＯＳＦＥＴのドレイン拡散領域として機能し、ｐ型ベース層１２はＭＯＳＦＥＴのチャネルとして機能する。ｐ＋型コンタクト層１３はＭＯＳＦＥＴのソース拡散領域に接続されるコンタクトとして機能し、ｎ型ソース拡散層１４はＭＯＳＦＥＴのソース拡散領域として機能する。なお、本明細書において、「ｐ＋」は、「ｐ」よりも不純物濃度が高いことを示す。
ｐ型ベース層１２は、ｎ型半導体基板１１の表面に形成される。ｐ＋型コンタクト層１３は、ｐ型ベース層１２の表面に形成される。ｎ型ソース拡散層１４は、ｐ＋型コンタクト層１３の表面に形成される。
素子領域１０は、図２に示すように、ｎ型半導体基板１１の上にゲート絶縁膜１５を介してゲート電極１６を有する。ゲート絶縁膜１５はＭＯＳＦＥＴのゲート絶縁膜として機能し、ゲート電極１６はＭＯＳＦＥＴのゲート電極として機能する。ゲート電極１６は、Ｘ方向に所定ピッチをもってＹ方向に延びるストライプ状に形成される。ゲート電極１６は、隣接する２つのｐ型ベース層１２に共通に形成される。
素子領域１０は、図２に示すように、ＭＯＳＦＥＴのソース及びドレインとして機能するソース電極Ｓ、及びドレイン電極Ｄを有する。ソース電極Ｓは、ｐ＋型コンタクト層１３の上面及びｎ型ソース拡散層１４の上面に接する。ドレイン電極Ｄは、ｎ型半導体基板１１の裏面に接する。
次に、終端領域２０について詳しく説明する。終端領域２０は、図２に示すように、素子領域１０との境界付近にゲート絶縁膜２１及びゲート電極２２を有する。これらゲート絶縁膜２１及びゲート電極２２は、素子領域１０のゲート絶縁膜１５及びゲート電極１６と同様の形状を有する。
終端領域２０は、図２に示すように、ゲート電極２２のさらに外周側に、ｐ型ガードリング層２３、ｐ＋型ガードリング層２４、ｐ−型ガードリング層２５を有する。なお、本明細書において、「ｐ−」は、「ｐ」よりも不純物濃度が低いことを示す。
ｐ型ガードリング層２３は、ｎ型半導体基板１１の表面に形成される。ｐ＋型ガードリング層２４は、ｐ型ガードリング層２３の表面に形成される。ｐ−型ガードリング層２５は、ｎ型半導体基板１１の表面に形成され、ｐ型ガードリング層２３及びｐ＋型ガードリング層２４に隣接する。ｐ＋型ガードリング層２４はソース電極Ｓに電気的に接続される。これらガードリング層２３〜２５は、素子領域１０を囲む環状に形成され、電界集中を緩和する。
終端領域２０は、図２に示すように、ｎ型半導体基板１１の終端にｐ型フィールドストップ層２６ａ、ｎ型フィールドストップ層２６ｂ、及びフィールドストップ電極２７を有する。ｐ型フィールドストップ層２６ａは、ｎ型半導体基板１１の表面に形成される。ｎ型フィールドストップ層２６ｂは、ｐ型フィールドストップ層２６ａの表面に形成される。フィールドストップ電極２７は、ｎ型フィールドストップ層２６ｂの上面に接する。上記のｐ型フィールドストップ層２６ａ及びｎ型フィールドストップ層２６ｂにフィールドストップ電極２７から電圧を印加して形成される電界により、空乏層がｎ型半導体基板１１の終端に延びることを抑制できる。
終端領域２０は、図２に示すように、トレンチＴ、絶縁層２８、及びフィールドプレート導電層２９を有する。トレンチＴは、図２に示すようにｎ型半導体基板１１を掘り込んで形成され、図１に示すように素子領域１０を囲む渦巻状に形成されている。なお、渦巻状は一例であって、トレンチＴは同心円状に形成されていても良い。トレンチＴの深さは、例えばｐ型ベース層１２の下端よりも深く、２μｍ〜６μｍである。また、トレンチＴの幅は、例えばｐ型ベース層１２の幅よりも狭く、０．４μｍ〜２．０μｍである。
絶縁層２８は、トレンチＴの内壁に形成される。例えば、絶縁層２８は酸化シリコン（ＳｉＯ２）にて構成され、０．０５μｍ〜０．２０μｍの厚みを有する。フィールドプレート導電層２９は絶縁層２８を介してトレンチＴを埋める。すなわち、フィールドプレート導電層２９は、素子領域１０を囲む渦巻状に形成されている。なお、渦巻状は一例であって、フィールドプレート導電層２９は、トレンチＴの形状にあわせて同心円状に形成されていても良い。例えば、フィールドプレート導電層２９は、ポリシリコン、アルミニウム等の金属材料のいずれかにより構成される。
上記のフィールドプレート導電層２９に電圧を印加することにより、終端領域２０のｎ型半導体基板１１の表面の電界の集中を緩和することができる。
次に、図３を参照して、実施の形態に係る終端領域２０の製造工程を説明する。先ず、図３（ａ）に示すように、ｎ型半導体基板１１をエッチングして、ｎ型半導体基板１１の表面から所定深さまで延びるトレンチＴを形成する。次に、図３（ｂ）に示すように、化学蒸着法（ＣＶＤ）によりトレンチＴの内壁に所定厚さの絶縁層２８を形成する。そして、図３（ｃ）に示すように、ＣＶＤによりトレンチＴを埋めるようにフィールドプレート導電層２９を形成する。
次に、図４に示す比較例と本実施の形態を比較する。図４に示す比較例は、終端領域２０にトレンチＴが形成されていない。また、比較例における絶縁層２８及びフィールドプレート導電層２９は、ｎ型半導体基板１１上に絶縁層３１を介して形成されている。上記の点のみにおいて比較例は本実施の形態と異なる。このような比較例であっても、フィールドプレート導電層２９により本実施の形態と同様に電界を緩和することができる。
しかしながら、比較例において、絶縁層３１上にＣＶＤによって薄膜を形成した後、その薄膜をエッチングにより加工してフィールドプレート導電層２９が形成される。したがって、製造工程においてフィールドプレート導電層２９の膜厚及び幅にはばらつきが生じるため、その抵抗値もばらつく。これにより、半導体装置の挙動にばらつきが生じる。また、ＣＶＤの膜厚の制約や、エッチングの加工寸法の制約のため、フィールドプレート導電層２９の幅は小さく加工できない。すなわち、比較例において、終端領域２０のサイズを小さくすることは困難である。
これに対して、本実施の形態は、上述したようにトレンチＴ内にフィールドプレート導電層２９を有する。したがって、本実施の形態においては、フィールドプレート導電層２９はＣＶＤによる膜厚の制御に依存しない構造であるため、その抵抗値は比較例と比べてばらつきが少なく、本実施の形態は比較例よりも半導体装置の挙動を安定にできる。また、本実施の形態は、比較例のように膜厚の制約や加工寸法の制約を受けることはなく、フィールドプレート導電層２９の幅は比較例よりも小さくできる。すなわち、本実施の形態の終端領域２０のサイズは比較例よりも小さくできる。
［その他］
本発明のいくつかの実施の形態を説明したが、これらの実施の形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施の形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施の形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。例えば、素子領域１０には、ＭＯＳＦＥＴの他にＩＧＢＴなどが設けられても良い。
１０…素子領域、 １１…ｍ型半導体基板、 １２…ｐ型ベース層、 １３…ｐ＋型コンタクト層、 １４…ｎ型ソース拡散層、 １５…ゲート絶縁膜、 １６…ゲート電極、 Ｓ…ソース電極、 Ｄ…ドレイン電極、 ２０…終端領域、 ２１…ゲート絶縁膜、 ２２…ゲート電極、 ２３…ｐ型ガードリング層、 ２４…ｐ＋型ガードリング層、 ２５…ｐ−型ガードリング層、 ２６ａ…ｐ型フィールドストップ層、 ２６ｂ…ｎ型フィールドストップ層、 ２７…フィールドストップ電極、 ２８…絶縁層、 ２９…フィールドプレート導電層、 ３１…絶縁層。

Claims (5)

  1. 半導体素子が形成される素子領域及び前記素子領域を囲う終端領域を有する半導体装置であって、
    半導体基板と、
    前記終端領域において前記素子領域を囲むように、前記半導体基板に形成されたトレンチと、
    前記トレンチに絶縁層を介して形成されたフィールドプレート導電層とを備え、
    前記絶縁層は、酸化シリコン（ＳｉＯ２）にて構成され、
    前記フィールドプレート導電層は、ポリシリコン、金属材料のいずれかにより構成され、
    前記トレンチの幅は、０．４μｍ〜２．０μmであり、
    前記トレンチの深さは、２μｍ〜６μmである
    ことを特徴とする半導体装置。
  2. 半導体素子が形成される素子領域及び前記素子領域を囲う終端領域を有する半導体装置であって、
    半導体基板と、
    前記終端領域において前記素子領域を囲むように、前記半導体基板に形成されたトレンチと、
    前記トレンチに絶縁層を介して形成されたフィールドプレート導電層とを備える
    ことを特徴とする半導体装置。
  3. 前記絶縁層は、酸化シリコン（ＳｉＯ２）にて構成され、
    前記フィールドプレート導電層は、ポリシリコン、金属材料のいずれかにより構成される
    ことを特徴とする請求項２記載の半導体装置。
  4. 前記トレンチの幅は、０．４μｍ〜２．０μmである
    ことを特徴とする請求項２又は請求項３記載の半導体装置。
  5. 前記トレンチの深さは、２μｍ〜６μmである
    ことを特徴とする請求項２乃至請求項４記載の半導体装置。
JP2012206195A 2012-09-19 2012-09-19 半導体装置 Pending JP2014063771A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012206195A JP2014063771A (ja) 2012-09-19 2012-09-19 半導体装置
US13/780,246 US20140077254A1 (en) 2012-09-19 2013-02-28 Semiconductor device and method of manufacturing same
CN201310073821.3A CN103681797A (zh) 2012-09-19 2013-03-08 半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012206195A JP2014063771A (ja) 2012-09-19 2012-09-19 半導体装置

Publications (1)

Publication Number Publication Date
JP2014063771A true JP2014063771A (ja) 2014-04-10

Family

ID=50273567

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012206195A Pending JP2014063771A (ja) 2012-09-19 2012-09-19 半導体装置

Country Status (3)

Country Link
US (1) US20140077254A1 (ja)
JP (1) JP2014063771A (ja)
CN (1) CN103681797A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015189929A1 (ja) * 2014-06-11 2015-12-17 株式会社日立製作所 半導体装置、パワーモジュール、電力変換装置および半導体装置の製造方法
JP2016201415A (ja) * 2015-04-08 2016-12-01 富士電機株式会社 半導体装置
JP2016225477A (ja) * 2015-05-29 2016-12-28 サンケン電気株式会社 半導体装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105742179B (zh) * 2014-12-09 2019-01-11 深圳芯能半导体技术有限公司 一种igbt器件的制备方法
US10490348B2 (en) * 2016-06-24 2019-11-26 Qualcomm Incorporated Two-dimensional structure to form an embedded three-dimensional structure
CN112736123A (zh) * 2019-10-28 2021-04-30 苏州东微半导体股份有限公司 半导体功率器件终端结构
CN112802888A (zh) * 2019-10-28 2021-05-14 苏州东微半导体股份有限公司 半导体功率器件终端结构

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5382826A (en) * 1993-12-21 1995-01-17 Xerox Corporation Stacked high voltage transistor unit
US7049652B2 (en) * 2003-12-10 2006-05-23 Sandisk Corporation Pillar cell flash memory technology
US7319256B1 (en) * 2006-06-19 2008-01-15 Fairchild Semiconductor Corporation Shielded gate trench FET with the shield and gate electrodes being connected together
US8174067B2 (en) * 2008-12-08 2012-05-08 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015189929A1 (ja) * 2014-06-11 2015-12-17 株式会社日立製作所 半導体装置、パワーモジュール、電力変換装置および半導体装置の製造方法
JP2016201415A (ja) * 2015-04-08 2016-12-01 富士電機株式会社 半導体装置
JP2016225477A (ja) * 2015-05-29 2016-12-28 サンケン電気株式会社 半導体装置

Also Published As

Publication number Publication date
CN103681797A (zh) 2014-03-26
US20140077254A1 (en) 2014-03-20

Similar Documents

Publication Publication Date Title
JP5799046B2 (ja) 半導体装置
JP2014063771A (ja) 半導体装置
JP4935192B2 (ja) 半導体装置
WO2016152058A1 (ja) 半導体装置
JPWO2017010393A1 (ja) 半導体装置および半導体装置の製造方法
US9941127B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP5768028B2 (ja) 半導体装置
JP2018006639A (ja) 半導体装置及びその製造方法
US9716168B2 (en) Silicon carbide semiconductor device, method of manufacturing silicon carbide semiconductor device and method of designing silicon carbide semiconductor device
JP2013069783A (ja) 電力用半導体装置
JP2015162610A (ja) 半導体装置
JP2017045827A (ja) 半導体装置
JP2017168659A (ja) 半導体装置および製造方法
JP2022143238A (ja) 半導体装置
JP2018093135A (ja) 半導体装置及びその製造方法
JP2022140659A (ja) 半導体装置および半導体装置の製造方法
JP5685991B2 (ja) 半導体装置
JP3875245B2 (ja) 半導体装置
JP6299658B2 (ja) 絶縁ゲート型スイッチング素子
JP2010161240A (ja) 半導体装置
JP2009004681A (ja) 半導体装置
JP2017139289A (ja) ダイオード
JP2013201287A (ja) パワー半導体装置
JP6438247B2 (ja) 横型半導体装置
JP6267102B2 (ja) 半導体装置および半導体装置の製造方法