JP6267102B2 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP6267102B2
JP6267102B2 JP2014249818A JP2014249818A JP6267102B2 JP 6267102 B2 JP6267102 B2 JP 6267102B2 JP 2014249818 A JP2014249818 A JP 2014249818A JP 2014249818 A JP2014249818 A JP 2014249818A JP 6267102 B2 JP6267102 B2 JP 6267102B2
Authority
JP
Japan
Prior art keywords
insulating film
corner member
isolation insulating
corner
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014249818A
Other languages
English (en)
Other versions
JP2016111287A (ja
Inventor
順 斎藤
順 斎藤
淳士 小野木
淳士 小野木
佐智子 青井
佐智子 青井
真一朗 宮原
真一朗 宮原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Motor Corp
Toyota Central R&D Labs Inc
Original Assignee
Denso Corp
Toyota Motor Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Motor Corp, Toyota Central R&D Labs Inc filed Critical Denso Corp
Priority to JP2014249818A priority Critical patent/JP6267102B2/ja
Priority to US15/517,231 priority patent/US20170309716A1/en
Priority to PCT/JP2015/070890 priority patent/WO2016092895A1/ja
Priority to DE112015005588.6T priority patent/DE112015005588B4/de
Priority to CN201580066372.7A priority patent/CN107004715A/zh
Publication of JP2016111287A publication Critical patent/JP2016111287A/ja
Application granted granted Critical
Publication of JP6267102B2 publication Critical patent/JP6267102B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本明細書に開示する技術は、半導体装置および半導体装置の製造方法に関する。
特許文献１に、半導体装置が開示されている。特許文献１の半導体装置は、半導体基板と、半導体基板の上に形成された被覆絶縁膜を備えている。半導体基板は、第１部分と、第１部分より厚みが薄い第２部分を備えており、第１部分と第２部分は隣り合っている。被覆絶縁膜は、第１部分から第２部分にわたって延びている。
特開２０１２−００９５０２号公報
特許文献１の半導体装置では、被覆絶縁膜にボイドが発生することがあった。例えば、半導体装置に電流が流れたときに半導体基板が発熱し、半導体基板の上の被覆絶縁膜の温度が高くなり、被覆絶縁膜が高温になることによりボイドが発生することがあった。また、半導体装置の作動中だけでなく、半導体基板の上に被覆絶縁膜を形成するときに、被覆絶縁膜の内部に応力が生じてひび割れが発生することがあった。特に、厚みが異なる第１部分と第２部分が隣り合う部分では、周囲の部分に比べて、半導体基板の上の被覆絶縁膜にボイドやひび割れが発生しやすくなっていた。そのため、ボイドやひび割れにより被覆絶縁膜の耐圧が低下するという問題があった。そこで本明細書は、被覆絶縁膜の耐圧低下を抑制できる技術を提供する。
本明細書に開示する半導体装置は、半導体素子が形成された半導体基板と、半導体基板の上に形成された被覆絶縁膜とを備えている。半導体基板は、第１部分と、第１部分より厚みが薄い第２部分とを備えている。第１部分と第２部分が隣り合う部分に段差部が形成されている。段差部の側面と第２部分の上面の間の角部に角部材が形成されている。角部材の上面は、段差部の側面より第２部分側に向かうにしたがって下方に下がってゆく。被覆絶縁膜は、第１部分から第２部分にわたって延びており、角部材を覆っている。
この半導体装置では、角部材の存在により、角部材を覆う被覆絶縁膜の曲がりが緩やかになっている。このような構成によれば、半導体基板が発熱することで被覆絶縁膜の温度が高くなっても、角部における被覆絶縁膜にボイドが発生することを抑制できる。また、被覆絶縁膜の曲りが緩やかなので、角部における被覆絶縁膜の内部に発生する応力を低減することができ、被覆絶縁膜にひび割れが発生することを抑制できる。よって、被覆絶縁膜にボイドやひび割れが発生することを抑制でき、被覆絶縁膜の耐圧低下を抑制できる。
本明細書に開示する半導体装置の製造方法は、第１部分と、第１部分より厚みが薄い第２部分とを備え、第１部分と第２部分が隣り合う部分に段差部が形成されている半導体基板の段差部の側面と第２部分の上面の間の角部に角部材を形成する工程であって、角部材の上面が段差部の側面より第２部分側に向かうにしたがって下方に下がってゆくように角部材を形成する工程を備えている。半導体基板の上に第１部分から第２部分にわたって延びる被覆絶縁膜を形成し、被覆絶縁膜により角部材を覆う工程を備えている。
半導体装置の上面図である。 図１のII−II断面図である。 図２の要部IIIの拡大図である。 半導体装置の製造方法を説明する図である（１）。 半導体装置の製造方法を説明する図である（２）。 半導体装置の製造方法を説明する図である（３）。 半導体装置の製造方法を説明する図である（４）。 半導体装置の製造方法を説明する図である（５）。 半導体装置の製造方法を説明する図である（６）。 半導体装置の製造方法を説明する図である（７）。 半導体装置の製造方法を説明する図である（７）。 他の実施例に係る半導体装置の要部の拡大図である。 他の実施例に係る半導体装置の製造方法を説明する図である。 更に他の実施例に係る半導体装置の要部の拡大図である。 更に他の実施例に係る半導体装置の要部の拡大図である。 更に他の実施例に係る半導体装置の要部の拡大図である。
（第１実施例）
以下、実施例について添付図面を参照して説明する。図１に示すように、第１実施例に係る半導体装置１は、矩形状の半導体基板２を備えている。半導体基板２は、炭化ケイ素（ＳｉＣ）により形成されている。他の例では、半導体基板２は、シリコン（Ｓｉ）や窒化ガリウム（ＧａＮ）等により形成されていてもよい。半導体基板２の内部には、半導体素子が形成されている。
半導体基板２には、素子領域３および周辺領域４が形成されている。素子領域３は、周辺領域４より内側に形成されている。素子領域３には、半導体素子が形成されている。本実施例では、素子領域３に縦型のＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）が形成されている。周辺領域４は、素子領域３より外側に形成されている。周辺領域４には、耐圧構造が形成されている。図１では、図の見易さを考慮して、素子領域３内にトレンチ７０のみを示し、周辺領域４内にフィールドリミティングリング８０のみを示している。
図２に示すように、半導体装置１は、半導体基板２、表面電極６および裏面電極７を備えている。また、半導体装置１は、分離絶縁膜３２、角部材５０および被覆絶縁膜３１を備えている。
半導体基板２は、第１部分１０および第２部分２０を備えている。第１部分１０に素子領域３が形成されている。第２部分２０に周辺領域４が形成されている。第１部分１０の厚みは、第２部分２０の厚みより厚い（第２部分２０の厚みは、第１部分１０の厚みより薄い。）。第１部分１０と第２部分２０は、隣り合って形成されている。第１部分１０と第２部分２０が隣り合う部分に段差部９０が形成されている。
段差部９０は、第１部分１０と第２部分２０の厚みの違いにより形成されている。第１部分１０の上面１１の位置が第２部分２０の上面２１の位置より上にあり、両者の上面の位置の違いにより段差部９０が形成されている。段差部９０は、第１部分１０の上面１１の一部、第１部分１０の側面１２、および、第２部分２０の上面２１の一部を含んでいる。以下では、第１部分１０の側面１２を、段差部９０の側面９２という場合がある。段差部９０の側面９２と第２部分２０の上面２１の間には、角部４０が形成されている。
半導体基板２の第１部分１０には複数のトレンチ７０が形成されている。また、第１部分１０には、ソース領域６１、ベース領域６２、ドリフト領域６５、ドレイン領域６３、および、フローティング領域６７が形成されている。
トレンチ７０は、第１部分１０の上面１１に形成された凹部である。トレンチ７０は、半導体基板２の深さ方向（ｚ方向）に延びている。トレンチ７０は、第１部分１０の上面１１からソース領域６１およびベース領域６２を貫通してドリフト領域６５に達する深さまで延びている。
トレンチ７０の内面にはゲート絶縁膜７１が形成されている。トレンチ７０の内部にはゲート電極７２が配置されている。ゲート絶縁膜７１は、トレンチ７０の内面に酸化膜が堆積することにより形成されている。ゲート絶縁膜７１としては、例えばシリコン酸化膜（ＳｉＯ２）を用いることができる。ゲート電極７２は、ゲート絶縁膜７１より内側に充填されている。ゲート電極７２は、ゲート絶縁膜７１により、半導体基板２から絶縁されている。ゲート電極７２は、例えばアルミニウムやポリシリコンから形成されている。ゲート電極７２の上には層間絶縁膜７３が配置されている。
ソース領域６１は、ｎ型の領域である。ソース領域６１は、不純物濃度が高い。ソース領域６１は、半導体基板２の表層部に形成されている。ソース領域６１は、第１部分１０の上面１１に露出する範囲に島状に形成されている。ソース領域６１は、ゲート絶縁膜７１に接している。ソース領域６１は、表面電極６に接している。ソース領域６１は、表面電極６に対してオーミック接続され、表面電極６に導通している。
ベース領域６２は、ｐ型の領域である。ベース領域６２は、ソース領域６１の周囲に形成されている。ベース領域６２は、ソース領域６１の横および下に形成されている。ベース領域６２は、ゲート絶縁膜７１に接している。また、ベース領域６２は、段差部９０の側面９２に露出する範囲に形成されている。ベース領域６２は、ベースコンタクト領域１２１および低濃度ベース領域１２２を備えている。ベースコンタクト領域１２１は、不純物濃度が高い。低濃度ベース領域１２２の不純物濃度は、ベースコンタクト領域１２１の不純物濃度より低い。
ベースコンタクト領域１２１は、半導体基板２の表層部に形成されている。ベースコンタクト領域１２１は、第１部分１０の上面１１に露出する範囲に島状に形成されている。ベースコンタクト領域１２１は、表面電極６に接している。ベースコンタクト領域１２１は、表面電極６に対してオーミック接続され、表面電極６に導通している。
低濃度ベース領域１２２は、ソース領域６１およびベースコンタクト領域１２１の下に形成されている。低濃度ベース領域１２２によってソース領域６１がドリフト領域６５から分離されている。
ドリフト領域６５は、ｎ型の領域である。ドリフト領域６５は、不純物濃度が低い。ドリフト領域６５は、ベース領域６２の下に形成されている。ドリフト領域６５は、ゲート絶縁膜７１に接している。
ドレイン領域６３は、ｎ型の領域である。ドレイン領域６３は、不純物濃度が高い。ドレイン領域６３は、ドリフト領域６５の下に形成されている。ドレイン領域６３は、半導体基板２の裏面に露出する範囲に形成されている。ドレイン領域６３は、裏面電極７に接している。ドレイン領域６３は、裏面電極７に対してオーミック接続され、裏面電極７に導通している。
フローティング領域６７は、ｐ型の領域である。フローティング領域６７は、トレンチ７０の底部の周囲に形成されている。フローティング領域６７は、トレンチ７０の底部に接している。フローティング領域６７の周囲には、ドリフト領域６５が形成されている。フローティング領域６７は、ドリフト領域６５に囲まれている。フローティング領域６７は、ドリフト領域６５によってベース領域６２から分離されている。複数のフローティング領域６７は、ドリフト領域６５によって互いに分離されている。
半導体基板２の第２部分２０には、複数のフィールドリミティングリング８０、および、周辺ドリフト領域８２が形成されている。
複数のフィールドリミティングリング８０（以下、「フィールドリミティングリング」を「ＦＬＲ」（Field Limiting Ring）と称する。）は、間隔をあけて形成されている。ＦＬＲ８０は、ｐ型の領域である。ＦＬＲ８０は、不純物濃度が高い。ＦＬＲ８０は、第２部分２０の上面２１に露出する範囲に形成されている。
複数のＦＬＲ８０のうち、第１部分１０に最も近いＦＬＲ８０を符号「８０ａ」で示し、それ以外のＦＬＲ８０を符号「８０ｂ」で示す。第１部分１０に最も近いＦＬＲ８０ａは、角部４０の下に形成されている。ＦＬＲ８０ａとベース領域６２の間にはドリフト領域６５が形成されている。ＦＬＲ８０ａは、ドリフト領域６５によりベース領域６２から分離されている。
周辺ドリフト領域８２は、ＦＬＲ８０の周囲に形成されている。周辺ドリフト領域８２は、複数のＦＬＲ８０の間とその下方に形成されており、複数のＦＬＲ８０を分離している。
表面電極６は、半導体基板２の第１部分１０の上面１１に形成されている。表面電極６は、層間絶縁膜７３によりゲート電極７２から絶縁されている。裏面電極７は、半導体基板２の第１部分１０および第２部分２０の裏面に形成されている。表面電極６および裏面電極７は、例えばアルミニウム（Ａｌ）や銅（Ｃｕ）等の金属から形成されている。
分離絶縁膜３２は、角部４０において、段差部９０の側面９２と第２部分２０の上面２１を覆っている。分離絶縁膜３２は、角部材５０と半導体基板２の間に形成されており、角部材５０を半導体基板２から分離している。分離絶縁膜３２としては、シリコン酸化膜（ＳｉＯ２）を用いることができる。分離絶縁膜３２は、ゲート絶縁膜７１と同じ材料により形成されている。分離絶縁膜３２は、酸化膜を堆積させることにより形成できる。
角部材５０は、分離絶縁膜３２の上に形成されている。角部材５０は、角部４０に配置されている。角部材５０は、導電性を有している。角部材５０の材料としては、例えばポリシリコンを用いることができる。角部材５０は、ゲート電極７２と同じ材料により形成されている。他の例では、角部材５０は金属により形成されていてもよい。
角部材５０は、上面５１を備えている。本実施例では、角部材５０の上面５１は凸状の湾曲面として形成されている。角部材５０の上面５１は、段差部９０側から第２部分２０側に向かって下方に傾斜している。よって、角部材５０の上面５１は、段差部９０の側面９２より第２部分２０側に向かうにしたがって連続的に下方に下がってゆく。角部材５０の高さは、第１部分１０の上面１１と第２部分２０の上面２１の高さの差（段差）より低い。角部材５０の上面５１は、第１部分１０の上面１１よりも下方に位置している。湾曲した上面５１は、被覆絶縁膜３１に覆われている。
角部材５０は、分離絶縁膜３２を介して段差部９０の側面９２に対向している。すなわち、角部材５０は、分離絶縁膜３２を介してベース領域６２に対向している。また、角部材５０は、分離絶縁膜３２を介して第２部分２０の上面２１に対向している。角部材５０は、分離絶縁膜３２を介して第１部分１０に最も近いＦＬＲ８０ａに対向している。
被覆絶縁膜３１は、第２部分２０の上面２１を覆っている。また、被覆絶縁膜３１の一部は、近傍の第１部分１０の上面１１を覆っている。すなわち、被覆絶縁膜３１は、半導体基板２の第１部分１０から第２部分２０に亘って延びている。被覆絶縁膜３１は、段差部９０の側面９２を覆っている。また、被覆絶縁膜３１は、角部材５０の湾曲した上面５１を覆っている。被覆絶縁膜３１と分離絶縁膜３２により角部材５０の全体が覆われている。被覆絶縁膜３１の厚みは、分離絶縁膜３２の厚みより厚い。被覆絶縁膜３１としては、シリコン酸化膜（ＳｉＯ２）を用いることができる。被覆絶縁膜３１は、酸化膜を堆積させることにより形成できる。
上記の構成を備える半導体装置１を使用するときは、表面電極６と裏面電極７の間に裏面電極７がプラスとなる電圧を印加する。また、ゲート電極７２にオン電位（チャネルが形成されるのに必要な電位以上の電位）を印加する。ゲート電極７２にオン電位を印加すると、ゲート絶縁膜７１に接する範囲の低濃度ベース領域１２２にチャネルが形成される。これにより、ＭＯＳＦＥＴがオンになる。そうすると、電子が、表面電極６から、ソース領域６１、低濃度ベース領域１２２に形成されたチャネル、ドリフト領域６５、及び、ドレイン領域６３を介して、裏面電極７に流れる。また、ホールが、裏面電極７から、ドレイン領域６３、ドリフト領域６５、低濃度ベース領域１２２、及び、ベースコンタクト領域１２１を介して、表面電極６に流れる。よって、裏面電極７から表面電極６に電流が流れる。
半導体装置１に電流が流れると、半導体基板２が発熱し、半導体基板２の上に形成された分離絶縁膜３２および被覆絶縁膜３１が高温になる。上記の半導体装置１によれば、半導体基板２の段差部９０の側面９２と第２部分２０の上面２１の間に角部４０が形成されており、角部４０に配置された角部材５０を被覆絶縁膜３１が覆っている。これにより、被覆絶縁膜３１が角部４０に直接接触する場合に比べて、被覆絶縁膜３１の曲りが緩やかになっている。特に、半導体装置１では、角部材５０が凸状に湾曲した上面５１を有しているので、角部材５０を覆う被覆絶縁膜３１の曲がりがより緩やかである。このように被覆絶縁膜３１の曲りが緩やかだと、角部４０近傍の被覆絶縁膜３１が高温になっても、その被覆絶縁膜中に気泡が成長しにくい。したがって、角部４０において被覆絶縁膜３１にボイドが発生することを抑制できる。また、角部４０における被覆絶縁膜３１の曲がりが緩やかなので、半導体基板２の発熱時に被覆絶縁膜３１の内部に発生する応力が緩和される。これにより、被覆絶縁膜３１にひび割れが発生することを抑制できる。よって、被覆絶縁膜３１の耐圧低下を抑制できる。なお、分離絶縁膜３２は急峻に屈曲しているが、その厚みが薄いことから過大応力が発生することがない。
また、上記の半導体装置１では、導電性の角部材５０が分離絶縁膜３２を介してベース領域６２およびＦＬＲ８０にそれぞれ対向している。ＭＯＳＦＥＴをオフさせると、角部材５０がベース領域６２とＦＬＲ８０の中間の電位になり、角部４０における電界が緩和される。その結果、角部４０における分離絶縁膜３２の耐圧を高めることができる。また、上記の半導体装置１では、角部材５０とゲート電極７２が同じ材料により形成されている。このため、後に詳述するように、角部材５０とゲート電極７２を併せて形成できる。
次に、上記の構成を備える半導体装置１の製造方法について説明する。半導体装置１は、ドリフト領域６５及び周辺ドリフト領域８２と略同じｎ型不純物を有するｎ型の半導体基板２から製造される。まず、図４に示すように半導体基板２を加工する。すなわち、半導体基板２が厚い第１部分１０と薄い第２部分２０を有するように加工する。また、半導体基板２に、トレンチ７０、ソース領域６１、ベース領域６２、フローティング領域６７、ＦＬＲ８０を形成する。これらの加工は、公知の技術を用いることができるので、詳細な説明を省略する。
次に、図５に示すように、半導体基板２の上面に分離絶縁膜材料３０１を堆積させる工程を行う。半導体基板２は、上記のように、第１部分１０と、第１部分１０より厚みが薄い第２部分２０とを備え、第１部分１０と第２部分２０が隣り合う部分に段差部９０が形成されている。分離絶縁膜材料３０１は、半導体基板２の第１部分１０の上面１１および第２部分２０の上面２１に堆積する。また、分離絶縁膜材料３０１は、段差部９０の側面９２にも堆積する。また、分離絶縁膜材料３０１は、段差部９０の側面９２と第２部分２０の上面２１の間の角部４０にも堆積する。また、分離絶縁膜材料３０１は、トレンチ７０の内面にも堆積する。分離絶縁膜材料３０１としては、例えばＳｉＯ２を用いることができる。
次に、図６に示すように、半導体基板２の上面に堆積した分離絶縁膜材料３０１をエッチングする工程を行う。分離絶縁膜材料３０１をエッチングするときは、半導体基板２の上面に分離絶縁膜材料３０１の一部が残存するようにエッチングする。また、トレンチ７０の内面に分離絶縁膜材料３０１の一部が残存するようにエッチングする。トレンチ７０の内面に残存した分離絶縁膜材料３０１によりゲート絶縁膜７１が形成される。
次に、図７に示すように、分離絶縁膜材料３０１の上面に角部材材料３０２を堆積させる工程を行う。角部材材料３０２は、半導体基板２の第１部分１０および第２部分２０において、分離絶縁膜材料３０１の上に堆積する。角部材材料３０２は、段差部９０の側面９２と第２部分２０の上面２１の間の角部４０にも堆積する。また、角部材材料３０２は、トレンチ７０の内部にも堆積する。角部材材料３０２は、ゲート絶縁膜７１の表面に堆積する。このようにして、半導体基板２の上に角部材材料３０２を堆積させる。角部材材料３０２としては、ポリシリコンを用いることができる。
次に、図８に示すように、角部材材料３０２をエッチングする工程を行う。角部材材料３０２をエッチングするときは、角部４０に角部材材料３０２の一部が残存するようにエッチングする。また、トレンチ７０の内部に角部材材料３０２の一部が残存するようにエッチングする。角部４０に角部材材料３０２が残存することにより、角部４０に角部材５０が形成される。また、トレンチ７０の内部に角部材材料３０２が残存することにより、トレンチ７０の内部にゲート電極７２が形成される。このようにして、角部材５０およびゲート電極７２を形成する。角部材５０は、その上面５１が段差部９０の側面９２より第２部分２０側に向かうにしたがって下方に下がってゆくように形成される。また、角部材５０と半導体基板２の間の分離絶縁膜材料３０１が、分離絶縁膜３２となる。
次に、図９に示すように、分離絶縁膜材料３０１および角部材５０の上に被覆絶縁膜材料３０３を堆積させる工程を行う。被覆絶縁膜材料３０３は、角部材５０を覆う。被覆絶縁膜材料３０３としては、例えばＳｉＯ２を用いることができる。被覆絶縁膜材料３０３と分離絶縁膜材料３０１が接触している箇所では、これらの２つの絶縁膜材料が一体化する。このように一体化した絶縁膜材料によって、被覆絶縁膜３１が形成される。被覆絶縁膜３１は、第１部分１０から第２部分２０にわたって延び、角部材５０を覆う。
次に、図１０に示すように、被覆絶縁膜３１の不要な部分をエッチングする工程を行う。エッチングにより、ゲート電極７２の上に形成された被覆絶縁膜３１が除去され、ゲート電極７２の上面が露出する。また、第１部分１０の一部の上に形成された被覆絶縁膜３１および分離絶縁膜３２が除去され、第１部分１０の上面の一部が露出する。
次に、図１１に示すように、露出したゲート電極７２の上に層間絶縁膜７３を形成する。また、露出した第１部分１０の上面に表面電極６を形成する。次に、半導体基板２の裏面側にドレイン領域６３を形成する。また、半導体基板２の裏面に裏面電極７を形成する。このようにして、図１に示す半導体装置１が製造される。
上記の製造方法によれば、角部４０に角部材５０が形成されるので、被覆絶縁膜３１を形成するときに、被覆絶縁膜３１が角部材５０を覆い、角部４０における被覆絶縁膜３１の曲がりが緩やかになる。これにより、被覆絶縁膜３１の内部に発生する応力を低減することができ、被覆絶縁膜３１にひび割れが発生することを抑制できる。また、分離絶縁膜３２を形成する工程を利用して、ゲート絶縁膜７１を形成することができる。また、角部材５０を形成する工程を利用して、ゲート電極７２を形成することができる。
（対応関係）
上記の実施例では、ベース領域６２が、「第１領域」の一例であり、第１部分１０に最も近いフィールドリミティングリング８０ａが、「第２領域」の一例であり、ドリフト領域６５が、「第３領域」の一例である。
以上、一実施例について説明したが、具体的な態様は上記実施例に限定されるものではない。以下の説明において、上述の説明における構成と同様の構成については、同一の符号を付して説明を省略する。
（第２実施例）
第２実施例では、図１２に示すように、角部４０に近接する範囲Ａにおける分離絶縁膜３２の厚みが、角部４０から離反した範囲Ｂにおける分離絶縁膜３２の厚みより厚い。この場合、角部材５０は、角部４０側に、凹状の湾曲面５４を備えている。湾曲面５４は、角部４０における分離絶縁膜３２を覆っている。この半導体装置１を製造するときは、図１３に示すように、分離絶縁膜材料３０１をエッチングするときに、角部４０に近接する範囲Ａに残存する分離絶縁膜材料３０１が角部４０から離反した範囲Ｂに残存する分離絶縁膜材料３０１より多くなるようにエッチングする。例えば、エッチングレートを調整することにより、分離絶縁膜材料３０１が角部４０に多く残存する結果を得ることができる。通常のエッチング手法によると、分離絶縁膜材料３０１をエッチングしたときに、自然に角部４０に近接する範囲Ａに分離絶縁膜材料３０１が多く残存する結果となる。
第２実施例に係る半導体装置１によれば、角部４０における分離絶縁膜３２の厚みが厚いので、角部４０における分離絶縁膜３２の耐圧を高めることができる。
（第３実施例）
第３実施例では、図１４に示すように、角部材５０の上面５１が、階段状に形成されている。角部材５０の上面５１には、複数の段差がある。これにより、角部材５０の上面５１は、段差部９０の側面９２より第２部分２０側に向かうにしたがって段階的に下方に下がってゆく。
（第４実施例）
第４実施例では、図１５に示すように、角部材５０の上面５１が、斜面として形成されている。これにより、角部材５０の上面５１は、段差部９０の側面９２より第２部分２０側に向かうにしたがって連続的に下方に下がってゆく。
（第５実施例）
第５実施例では、図１６に示すように、角部材５０が延在部５５を備えていてもよい。延在部５５は、段差部９０の側面９２および上面１１に沿って延びている。延在部５５を備えることにより、角部材５０の上面５１の一部が、第１部分１０の上面１１よりも上方に位置していている。したがって、角部材５０の上面５１には、段差部９０の側面９２より第２部分２０側に向かうにしたがって段階的に下方に下がってゆく部分と、連続的に下方に下がってゆく部分がある。延在部５５は、被覆絶縁膜３１に覆われている。延在部５５は、分離絶縁膜３２を介して、第１部分１０に形成されたベース領域６２に対向している。延在部５５は、は表面電極６に接続されていてもよい（図示省略）。
また、上記の実施例では、周辺領域４に形成された耐圧構造は、複数のＦＬＲ８０が形成されたＦＬＲ構造であったが、この構成に限定されるものではない。他の実施例では、耐圧構造がＲＥＳＵＲＦ構造であってもよい。
また、上記の実施例では、角部材５０が導電性を有していたが、この構成に限定されるものではない。他の実施例では、角部材５０が絶縁性の材料から形成されていてもよい。
また、上記の実施例では、半導体素子の一例としてＭＯＳＦＥＴについて説明したが、この構成に限定されるものではない。他の実施形態では、半導体素子がＩＧＢＴ（Insulated Gate Bipolar Transistor）であってもよい。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
以下に本明細書が開示する技術要素の一例について説明する。なお、以下に記載する技術要素は、それぞれ独立した技術要素であって、単独であるいは各種の組合せによって技術的有用性を発揮するものである。
半導体装置において、角部材の上面が、第１部分の上面より下方に位置していることが好ましい。また、角部材の上面が、上方に凸状に湾曲していることが好ましい。
半導体基板と角部材の間に形成された分離絶縁膜を更に備えていてもよい。角部材が導電性を有していてもよい。
角部に近接する範囲における分離絶縁膜の厚みが、角部から離間した範囲における分離絶縁膜の厚みより厚くてもよい。
半導体基板は、段差部の側面に露出する第１導電型の第１領域と、第２部分の上面に露出する第１導電型の第２領域と、第１領域と第２領域の間に形成された第２導電型の第３領域と、を備えていてもよい。角部材は、分離絶縁膜を介して、少なくとも第１領域および第２領域の双方に対向していてもよい。
第１部分にはトレンチが形成されていてもよい。トレンチの内部にゲート電極が配置されていてもよい。角部材とゲート電極が同じ材料により形成されていることが好ましい。
半導体装置の製造方法において、角部材を形成する工程が、半導体基板の上に角部材材料を堆積する工程と、堆積した角部材材料をエッチングする工程とを備えていてもよい。角部材材料をエッチングする工程において、角部に角部材材料を残存させることによって角部材が形成されてもよい。
角部材を形成する工程より前に、半導体基板の上面に分離絶縁膜を形成する工程を備えていてもよい。角部材を形成する工程では、分離絶縁膜の上に導電性を有する角部材を形成してもよい。
分離絶縁膜を形成する工程が、半導体基板の上面に分離絶縁膜材料を堆積する工程を備えていてもよい。また、分離絶縁膜を形成する工程は、角部近接した範囲の分離絶縁膜の厚みが、角部から離反した範囲の分離絶縁膜の厚みより厚くなるように分離絶縁膜材料をエッチングする工程を備えていてもよい。
第１部分にトレンチが形成されていてもよい。また、分離絶縁膜を形成する工程が、半導体基板の上面に分離絶縁膜材料を堆積する工程と、堆積した分離絶縁膜材料をエッチングする工程とを備えていてもよい。また、角部材を形成する工程が、分離絶縁膜の上面に角部材材料を堆積する工程と、堆積した角部材材料をエッチングする工程とを備えていてもよい。分離絶縁膜材料を堆積する工程で、トレンチの内面に分離絶縁膜材料が堆積し、分離絶縁膜材料をエッチングする工程で、トレンチの内面に分離絶縁膜材料が残存することによりゲート絶縁膜が形成されてもよい。また、角部材材料を堆積する工程で、トレンチの内部に角部材材料が堆積し、角部材材料をエッチングする工程で、トレンチの内部に角部材材料が残存することによりゲート電極が形成されてもよい。
１ ：半導体装置
２ ：半導体基板
３ ：素子領域
４ ：周辺領域
６ ：表面電極
７ ：裏面電極
１０ ：第１部分
２０ ：第２部分
３１ ：被覆絶縁膜
３２ ：分離絶縁膜
４０ ：角部
５０ ：角部材
５１ ：上面
５４ ：湾曲面
５５ ：延在部
６１ ：ソース領域
６２ ：ベース領域
６３ ：ドレイン領域
６５ ：ドリフト領域
６７ ：フローティング領域
７０ ：トレンチ
７１ ：ゲート絶縁膜
７２ ：ゲート電極
７３ ：層間絶縁膜
８０ ：フィールドリミティングリング
８２ ：周辺ドリフト領域
９０ ：段差部
１２１ ：ベースコンタクト領域
１２２ ：低濃度ベース領域
３０１ ：分離絶縁膜材料
３０２ ：角部材材料
３０３ ：被覆絶縁膜材料

Claims (8)

  1. 半導体素子が形成された半導体基板と、
    前記半導体基板の上に形成された被覆絶縁膜とを備え、
    前記半導体基板は、第１部分と、前記第１部分より厚みが薄い第２部分とを備え、前記第１部分と前記第２部分が隣り合う部分に段差部が形成されており、
    前記段差部の側面と前記第２部分の上面との間の角部に角部材が形成されており、
    前記角部材の上面が、前記段差部の側面より前記第２部分側に向かうにしたがって下方に下がっており、
    前記被覆絶縁膜が、前記第１部分から前記第２部分に亘って延びており、前記角部材を覆っており、
    前記半導体基板と前記角部材の間に形成された分離絶縁膜を更に備え、
    前記角部材が導電性を有しており、
    前記角部に近接した範囲の前記分離絶縁膜の厚みが、前記角部から離反した範囲の前記分離絶縁膜の厚みより厚い、半導体装置。
  2. 前記角部材の前記上面が、前記第１部分の上面より下方に位置している、請求項１に記載の半導体装置。
  3. 前記角部材の前記上面が、上方に凸に湾曲している、請求項１または２に記載の半導体装置。
  4. 前記半導体基板は、前記段差部の側面に露出する第１導電型の第１領域と、前記第２部
    分の上面に露出する第１導電型の第２領域と、前記第１領域と前記第２領域の間に形成された第２導電型の第３領域とを備え、
    前記角部材は、前記分離絶縁膜を介して、少なくとも前記第１領域および前記第２領域の双方に対向している、請求項１から３のいずれか一項に記載の半導体装置。
  5. 前記第１部分にはトレンチが形成されており、
    前記トレンチの内部にゲート電極が配置されており、
    前記角部材と前記ゲート電極が同じ材料により形成されている、請求項１から４のいずれかの一項に記載の半導体装置。
  6. 第１部分と、前記第１部分より厚みが薄い第２部分と、前記第１部分と前記第２部分が隣り合う部分に形成されている段差部とを備えている半導体基板と、
    前記半導体基板の上に形成された被覆絶縁膜とを備えている半導体装置の製造方法であり、
    前記半導体基板の上面に分離絶縁膜を形成する工程と、
    前記段差部の側面と前記第２部分の上面との間の角部に、上面が前記段差部の側面より前記第２部分側に向かうにしたがって下方に下がる角部材を形成する工程と、
    前記半導体基板の前記第１部分から前記第２部分に亘って延びる被覆絶縁膜を形成し、前記被覆絶縁膜によって前記角部材を覆う工程とを備え、
    前記角部材を形成する工程では、前記分離絶縁膜の上に導電性を有する角部材を形成し、
    前記分離絶縁膜を形成する工程が、
    前記半導体基板の上面に分離絶縁膜材料を堆積する工程と、
    前記角部に近接した範囲の前記分離絶縁膜の厚みが、前記角部から離反した範囲の前記分離絶縁膜の厚みより厚くなるように前記分離絶縁膜材料をエッチングする工程とを備える半導体装置の製造方法。
  7. 前記角部材を形成する工程が、
    前記半導体基板の上に角部材材料を堆積する工程と、
    堆積した前記角部材材料をエッチングする工程とを備え、
    前記角部材材料をエッチングする工程で、前記角部に前記角部材材料を残存させることによって前記角部材が形成される、請求項６に記載の半導体装置の製造方法。
  8. 第１部分にトレンチが形成されている半導体装置の製造方法であり、
    前記分離絶縁膜を形成する工程が、前記半導体基板の上面に分離絶縁膜材料を堆積する工程と、堆積した前記分離絶縁膜材料をエッチングする工程とを備え、
    前記角部材を形成する工程が、前記分離絶縁膜の上面に角部材材料を堆積する工程と、堆積した前記角部材材料をエッチングする工程とを備え、
    前記分離絶縁膜材料を堆積する工程で、前記トレンチの内面に前記分離絶縁膜材料が堆積し、
    前記分離絶縁膜材料をエッチングする工程で、前記トレンチの内面に前記分離絶縁膜材料が残存することによりゲート絶縁膜が形成され、
    前記角部材材料を堆積する工程で、前記トレンチの内部に前記角部材材料が堆積し、
    前記角部材材料をエッチングする工程で、前記トレンチの内部に前記角部材材料が残存することによりゲート電極が形成される、請求項６または７に記載の半導体装置の製
    造方法。
JP2014249818A 2014-12-10 2014-12-10 半導体装置および半導体装置の製造方法 Expired - Fee Related JP6267102B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2014249818A JP6267102B2 (ja) 2014-12-10 2014-12-10 半導体装置および半導体装置の製造方法
US15/517,231 US20170309716A1 (en) 2014-12-10 2015-07-22 Seminconductor device and manufacturing method of the same
PCT/JP2015/070890 WO2016092895A1 (ja) 2014-12-10 2015-07-22 半導体装置および半導体装置の製造方法
DE112015005588.6T DE112015005588B4 (de) 2014-12-10 2015-07-22 Halbleitervorrichtung und herstellungsverfahren derselben
CN201580066372.7A CN107004715A (zh) 2014-12-10 2015-07-22 半导体装置及半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014249818A JP6267102B2 (ja) 2014-12-10 2014-12-10 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2016111287A JP2016111287A (ja) 2016-06-20
JP6267102B2 true JP6267102B2 (ja) 2018-01-24

Family

ID=56107095

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014249818A Expired - Fee Related JP6267102B2 (ja) 2014-12-10 2014-12-10 半導体装置および半導体装置の製造方法

Country Status (5)

Country Link
US (1) US20170309716A1 (ja)
JP (1) JP6267102B2 (ja)
CN (1) CN107004715A (ja)
DE (1) DE112015005588B4 (ja)
WO (1) WO2016092895A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107680934B (zh) * 2017-11-01 2018-12-04 长鑫存储技术有限公司 薄膜层的形成方法
JP7168544B2 (ja) * 2019-12-06 2022-11-09 ローム株式会社 ＳｉＣ半導体装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5072266A (en) * 1988-12-27 1991-12-10 Siliconix Incorporated Trench DMOS power transistor with field-shaping body profile and three-dimensional geometry
US5126807A (en) * 1990-06-13 1992-06-30 Kabushiki Kaisha Toshiba Vertical MOS transistor and its production method
KR0159075B1 (ko) * 1995-11-11 1998-12-01 김광호 트렌치 dmos장치 및 그의 제조방법
US6737716B1 (en) * 1999-01-29 2004-05-18 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
KR100399583B1 (ko) * 1999-11-29 2003-09-26 한국전자통신연구원 자기 정렬 기술을 이용한 트렌치 게이트 전력 소자 제조방법
US6309929B1 (en) * 2000-09-22 2001-10-30 Industrial Technology Research Institute And Genetal Semiconductor Of Taiwan, Ltd. Method of forming trench MOS device and termination structure
JP4011848B2 (ja) * 2000-12-12 2007-11-21 関西電力株式会社 高耐電圧半導体装置
US7652326B2 (en) * 2003-05-20 2010-01-26 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
JP4232645B2 (ja) * 2004-01-29 2009-03-04 富士電機デバイステクノロジー株式会社 トレンチ横型半導体装置およびその製造方法
US8105903B2 (en) * 2009-09-21 2012-01-31 Force Mos Technology Co., Ltd. Method for making a trench MOSFET with shallow trench structures
JP5691259B2 (ja) 2010-06-22 2015-04-01 株式会社デンソー 半導体装置
US8722503B2 (en) * 2010-07-16 2014-05-13 Texas Instruments Incorporated Capacitors and methods of forming
CN102130150A (zh) * 2010-12-13 2011-07-20 成都方舟微电子有限公司 半导体器件结终端结构
US8847278B2 (en) * 2011-01-17 2014-09-30 Fuji Electric Co., Ltd. Semiconductor device comprising a breakdown withstanding section
JP2013138137A (ja) * 2011-12-28 2013-07-11 Hitachi Ltd 半導体装置及びその製造方法並びにそれを用いた電力変換装置
TWI480951B (zh) * 2012-03-21 2015-04-11 Pfc Device Corp 用於半導體元件之寬溝渠終端結構
JP5811973B2 (ja) * 2012-09-12 2015-11-11 住友電気工業株式会社 炭化珪素半導体装置の製造方法

Also Published As

Publication number Publication date
US20170309716A1 (en) 2017-10-26
DE112015005588T5 (de) 2017-09-28
DE112015005588B4 (de) 2018-07-12
CN107004715A (zh) 2017-08-01
DE112015005588T8 (de) 2018-01-18
WO2016092895A1 (ja) 2016-06-16
JP2016111287A (ja) 2016-06-20

Similar Documents

Publication Publication Date Title
JP6270706B2 (ja) 半導体装置とその製造方法
JP6219704B2 (ja) 半導体装置
JP5136578B2 (ja) 半導体装置
JP6231422B2 (ja) 半導体装置
US9716168B2 (en) Silicon carbide semiconductor device, method of manufacturing silicon carbide semiconductor device and method of designing silicon carbide semiconductor device
JP6193163B2 (ja) 絶縁ゲート型半導体装置
JP5758824B2 (ja) 半導体装置および半導体装置の製造方法
US20140077254A1 (en) Semiconductor device and method of manufacturing same
JP5556863B2 (ja) ワイドバンドギャップ半導体縦型ｍｏｓｆｅｔ
JP6267102B2 (ja) 半導体装置および半導体装置の製造方法
JP2016134546A (ja) 半導体装置と、その製造方法
JP2016139676A (ja) 半導体装置と、その製造方法
JP6438247B2 (ja) 横型半導体装置
US9640618B2 (en) Silicon carbide semiconductor device, method of manufacturing silicon carbide semiconductor device and method of designing silicon carbide semiconductor device
JP5747891B2 (ja) 半導体装置
JP6215647B2 (ja) 半導体装置及び半導体装置の製造方法
JP2019040961A (ja) 窒化物半導体装置
JP6453634B2 (ja) 半導体装置
CN112889158B (zh) 半导体装置
JP2016143792A (ja) 半導体装置
JP2018049877A (ja) 半導体装置の製造方法
JP2006344723A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170926

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171128

R151 Written notification of patent or utility model registration

Ref document number: 6267102

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees