DE112015005588B4 - Halbleitervorrichtung und herstellungsverfahren derselben - Google Patents

Halbleitervorrichtung und herstellungsverfahren derselben Download PDF

Info

Publication number
DE112015005588B4
DE112015005588B4 DE112015005588.6T DE112015005588T DE112015005588B4 DE 112015005588 B4 DE112015005588 B4 DE 112015005588B4 DE 112015005588 T DE112015005588 T DE 112015005588T DE 112015005588 B4 DE112015005588 B4 DE 112015005588B4
Authority
DE
Germany
Prior art keywords
insulating layer
corner
semiconductor substrate
semiconductor device
corner element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE112015005588.6T
Other languages
English (en)
Other versions
DE112015005588T5 (de
DE112015005588T8 (de
Inventor
Jun Saito
Atsushi Onogi
Sachiko Aoi
Shinichiro Miyahara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of DE112015005588T5 publication Critical patent/DE112015005588T5/de
Application granted granted Critical
Publication of DE112015005588T8 publication Critical patent/DE112015005588T8/de
Publication of DE112015005588B4 publication Critical patent/DE112015005588B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors

Abstract

Halbleitervorrichtung (1) mit:einem Halbleitersubstrat (2), in dem ein Halbleiterelement vorgesehen ist; undeiner Abdeck-Isolierschicht (31), die auf dem Halbleitersubstrat (2) vorgesehen ist;wobeidas Halbleitersubstrat (2) einen ersten Abschnitt (10) und einen zweiten Abschnitt (20) umfasst, der eine Dicke aufweist, die dünner als eine Dicke des ersten Abschnitts (10) ist, und ein Stufenabschnitt (90) an einem Teil vorgesehen ist, an dem der erste Abschnitt (10) und der zweite Abschnitt (20) aneinander angrenzen,ein Eckelement (50) an einer Ecke (40) zwischen einer seitlichen Fläche (92) des Stufenabschnitts (90) und einer oberen Fläche (21) des zweiten Abschnitts (20) vorgesehen ist,eine obere Fläche (51) des Eckelements (50) von der seitlichen Fläche (92) des Stufenabschnitts (90) hin zu dem zweiten Abschnitt (20) nach unten geneigt ist, unddie Abdeck-Isolierschicht (31) sich von dem ersten Abschnitt (10) zu dem zweiten Abschnitt (20) erstreckt und das Eckelement (50) bedeckt, dadurch gekennzeichnet, dasszusätzlich eine Trenn-Isolierschicht (32) zwischen dem Halbleitersubstrat (2) und dem Eckelement (50) vorgesehen ist,wobei das Eckelement (50) eine elektrische Leitfähigkeit aufweist, undeine Dicke der Trenn-Isolierschicht (32) in einem Bereich nahe der Ecke (40) dicker als die Dicke der Trenn-Isolierschicht (32) in einem Bereich entfernt von der Ecke (40) ist.

Description

  • Technisches Gebiet
  • Eine in der vorliegenden Beschreibung offenbarte Technik bezieht sich auf eine Halbleitervorrichtung und ein Herstellungsverfahren derselben.
  • Stand der Technik
  • Die JP 2012-009502 A offenbart eine Halbleitervorrichtung mit einem Halbleitersubstrat und einer auf dem Halbleitersubstrat vorgesehenen Abdeck-Isolierschicht. Das Halbleitersubstrat weist einen ersten Abschnitt und einen zweiten Abschnitt auf, der eine Dicke aufweist, die dünner als eine Dicke des ersten Abschnitts ist, und der erste Abschnitt und der zweite Abschnitt grenzen aneinander an. Die Abdeck-Isolierschicht erstreckt sich von dem ersten Abschnitt zum zweiten Abschnitt.
  • In der Halbleitervorrichtung gemäß JP 2012-009502 A kann manchmal ein Hohlraum in der Abdeck-Isolierschicht auftreten. Wenn beispielsweise Strom in der Halbleitervorrichtung fließt, erzeugt das Halbleitersubstrat Wärme, wobei eine Temperatur der Abdeck-Isolierschicht auf dem Halbleitersubstrat hoch wird und aufgrund der hohen Temperatur der Abdeck-Isolierschicht ein Hohlraum auftreten kann. Zusätzlich kann nicht nur während eines Betriebs der Halbleitervorrichtung innerhalb der Abdeck-Isolierschicht, sondern auch, wenn die Abdeck-Isolierschicht auf dem Halbleitersubstrat ausgebildet wird, eine Beanspruchung erzeugt werden, wobei dadurch ein Riss auftreten kann. Insbesondere werden in einem Teil, in dem der erste Abschnitt und der zweite Abschnitt mit unterschiedlichen Dicken aneinander angrenzen, verglichen mit seinem umgebenden Teil, der Hohlraum und der Riss wahrscheinlich in der Abdeck-Isolierschicht auf dem Halbleitersubstrat auftreten. Auf Grund dessen besteht ein Problem, dass die Durchbruchsspannung der Abdeck-Isolierschicht aufgrund des Hohlraums und des Risses abnimmt.
  • Mit einer Halbleitervorrichtung und einem entsprechenden Herstellungsverfahren gemäß JP 2013-138 137 A , die den Obergriff des Anspruchs 1 bzw. des Anspruchs 6 bildet, wird eine Technik beschrieben, mit der eine Abnahme der Durchbruchsspannung einer Abdeck-Isolierschicht unterdrückt werden kann.
  • Bei dieser Halbleitervorrichtung ist aufgrund des Vorhandenseins des Eckelements eine Krümmung der das Eckelement bedeckende Abdeck-Isolierschicht sanft. Gemäß dieser Konfiguration kann selbst dann, wenn eine Temperatur der Abdeck-Isolierschicht aufgrund der durch das Halbleitersubstrat erzeugten Wärme hoch wird, ein Hohlraum in der Abdeck-Isolierschicht an der Ecke unterdrückt werden. Zusätzlich kann, da die Krümmung der Abdeck-Isolierschicht sanft ist, eine innerhalb der Abdeck-Isolierschicht an der Ecke erzeugte Beanspruchung verringert werden, wodurch ein Riss in der Abdeck-Isolierschicht unterdrückt werden kann. Wie zuvor kann der Hohlraum und der Riss in der Abdeck-Isolierschicht unterdrückt werden aufzutreten, und die Durchbruchspannung der Abdeck-Isolierschicht kann unterdrückt werden abzunehmen.
  • Aufgabe der vorliegenden Erfindung ist es, eine Ausgestaltung einer Halbleitervorrichtung und ein entsprechendes Herstellungsverfahren bereitzustellen, mit der bzw. mit dem die Eigenschaften der Halbleitervorrichtung weiter verbessert werden können. Diese Aufgabe wird hinsichtlich der Halbleitervorrichtung gemäß dem Anspruch 1 sowie hinsichtlich des Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß dem Anspruch 6 gelöst.
  • Figurenliste
    • 1 ist eine Draufsicht auf eine Halbleitervorrichtung;
    • 2 ist eine Querschnittsansicht betrachtet entlang II-II der 1;
    • 3 ist eine vergrößerte Ansicht eines Hauptabschnitts III der 2;
    • 4 ist eine Ansicht (1) zur Erläuterung eines Herstellungsverfahrens der Halbleitervorrichtung;
    • 5 ist eine Ansicht (2) zur Erläuterung eines Herstellungsverfahrens der Halbleitervorrichtung;
    • 6 ist eine Ansicht (3) zur Erläuterung eines Herstellungsverfahrens der Halbleitervorrichtung;
    • 7 ist eine Ansicht (4) zur Erläuterung eines Herstellungsverfahrens der Halbleitervorrichtung
    • 8 ist eine Ansicht (5) zur Erläuterung eines Herstellungsverfahrens der Halbleitervorrichtung;
    • 9 ist eine Ansicht (6) zur Erläuterung eines Herstellungsverfahrens der Halbleitervorrichtung;
    • 10 ist eine Ansicht (7) zur Erläuterung eines Herstellungsverfahrens der Halbleitervorrichtung;
    • 11 ist eine Ansicht (8) zur Erläuterung eines Herstellungsverfahrens der Halbleitervorrichtung;
    • 12 ist eine vergrößerte Ansicht eines Hauptabschnitts einer Halbleitervorrichtung gemäß einem anderen Ausführungsbeispiel;
    • 13 ist eine Ansicht zur Erläuterung eines Herstellungsverfahrens der Halbleitervorrichtung gemäß einem anderen Ausführungsbeispiel;
    • 14 ist eine vergrößerte Ansicht eines Hauptabschnitts einer Halbleitervorrichtung gemäß einem weiteren Ausführungsbeispiel;
    • 15 ist eine vergrößerte Ansicht eines Hauptabschnitts einer Halbleitervorrichtung gemäß einem weiteren Ausführungsbeispiel; und
    • 16 ist eine vergrößerte Ansicht eines Hauptabschnitts einer Halbleitervorrichtung gemäß einem weiteren Ausführungsbeispiel.
  • Beschreibung der Ausführungsbeispiele
  • (Erstes Ausführungsbeispiel)
  • In Bezug auf die beigefügte Zeichnung werden nachfolgend Ausführungsbeispiele beschrieben. Wie in 1 gezeigt, umfasst eine Halbleitervorrichtung 1 gemäß einem ersten Ausführungsbeispiel ein rechteckiges Halbleitersubstrat 2. Das Halbleitersubstrat 2 ist aus Siliciumcarbid (SiC) hergestellt. In einem anderen Ausführungsbeispiel kann das Halbleitersubstrat 2 aus Silicium (Si), Galliumnitrid (GaN) oder dergleichen hergestellt sein. Ein Halbleiterelement ist innerhalb des Halbleitersubstrats 2 vorgesehen.
  • Das Halbleitersubstrat 2 ist mit einem Elementbereich 3 und einem Randbereich 4 vorgesehen. Der Elementbereich 3 ist an einer inneren Seite relativ zu dem Randbereich 4 vorgesehen. Der Elementbereich 3 ist mit einem Halbleiterelement vorgesehen. In dem vorliegenden Ausführungsbeispiel ist ein vertikaler MOSFET (Metall-Oxid-Halbleiter-Feldeffekttransistor) in dem Elementbereich 3 vorgesehen. Der Randbereich 4 ist auf einer äußeren Seite relativ zu dem Elementbereich 3 vorgesehen. Der Randbereich 4 ist mit einer hohen Durchbruchspannungs-Struktur vorgesehen. In 1 sind nur Rinnen 70 im Elementbereich 3 und nur Feldbegrenzungsringe 80 im Randbereich 4 zum leichteren Betrachten der Figur dargestellt.
  • Wie in 2 gezeigt, umfasst die Halbleitervorrichtung 1 das Halbleitersubstrat 2, eine vorderflächige Elektrode 6 und eine rückflächige Elektrode 7. Zusätzlich umfasst die Halbleitervorrichtung 1 eine Trenn-Isolierschicht 32, ein Eckelement 50 und eine Abdeck-Isolierschicht 31.
  • Das Halbleitersubstrat 2 umfasst einen ersten Abschnitt 10 und einen zweiten Abschnitt 20. Der Elementbereich 3 ist in dem ersten Abschnitt 10 vorgesehen. Der Randbereich 4 ist in dem zweiten Abschnitt 20 vorgesehen. Eine Dicke des ersten Abschnitts 10 ist dicker als eine Dicke des zweiten Abschnitts 20 (die Dicke des zweiten Abschnitts 20 ist dünner als die Dicke des ersten Abschnitts 10). Der erste Abschnitt 10 und der zweite Abschnitt 20 sind derart vorgesehen, dass sie aneinander angrenzen. Ein Stufenabschnitt 90 ist an einem Teil vorgesehen, an dem der erste Abschnitt 10 und der zweite Abschnitt 20 aneinander angrenzen.
  • Der Stufenabschnitt 90 ist durch einen Dickenunterschied zwischen dem ersten Abschnitt 10 und dem zweiten Abschnitt 20 ausgebildet. Eine Position einer oberen Fläche 11 des ersten Abschnitts 10 befindet sich oberhalb einer Position einer oberen Fläche 21 des zweiten Abschnitts 20 und der Stufenabschnitt 90 ist durch die Differenz zwischen den Positionen der oberen Flächen ausgebildet. Der Stufenabschnitt 90 umfasst einen Teil der oberen Fläche 11 des ersten Abschnitts 10, eine seitliche Fläche 12 des ersten Abschnitts 10 und einen Teil der oberen Fläche 21 des zweiten Abschnitts 20. Hierin nachfolgend kann die seitliche Fläche 12 des ersten Abschnitts 10 als eine seitliche Fläche 92 des Stufenabschnitts 90 bezeichnet werden. Eine Ecke 40 ist zwischen der seitlichen Fläche 92 des Stufenabschnitts 90 und der oberen Fläche 21 des zweiten Abschnitts 20 vorgesehen.
  • Die Mehrzahl von Rinnen 70 ist in dem ersten Abschnitt 10 des Halbleitersubstrats 2 vorgesehen. Zusätzlich sind in dem ersten Abschnitt 10 Sourcebereiche 61, einen Basisbereich 62, ein Driftbereich 65, ein Drainbereich 63 und Floatingbereiche 67 vorgesehen.
  • Die Rinnen 70 sind Ausnehmungen, die in der oberen Fläche 11 des ersten Abschnitts 10 vorgesehen sind. Die Rinnen 70 erstrecken sich in Tiefenrichtung des Halbleitersubstrats 2 (z-Richtung). Jede der Rinnen 70 erstreckt sich in eine Tiefe, die den Driftbereich 65 ausgehend von der oberen Fläche 11 des ersten Abschnitts 10 erreicht und tritt durch die entsprechenden Sourcebereiche 61 und den Basisbereich 62 hindurch.
  • Eine Gate-Isolierschicht 71 ist auf einer inneren Fläche jeder Rinne 70 vorgesehen. Eine Gate-Elektrode 72 ist in jeder Rinne 70 angeordnet. Jede der Gate-Isolierschichten 71 ist durch eine Oxidschicht ausgebildet, die auf der inneren Fläche einer der entsprechenden Rinnen 70 abgelagert ist. Beispielsweise kann eine Siliciumdioxidschicht (SiO2) als Gate-Isolierschicht 71 verwendet werden. Jede der Gate-Elektroden 72 füllt eine innere Seite einer entsprechenden Gate-Isolierschicht 71. Die Gate-Elektroden 72 sind von dem Halbleitersubstrat 2 durch die Gate-Isolierschichten 71 isoliert. Die Gate-Elektroden 72 sind beispielsweise aus Aluminium oder Polysilicium hergestellt. Auf jeder der Gate-Elektroden 72 ist eine Zwischenschicht-Isolierschicht 73 angeordnet.
  • Die Sourcebereiche 61 sind vom n-Typ. Die Sourcebereiche 61 weisen eine hohe Verunreinigungskonzentration auf. Die Sourcebereiche 61 sind in einem vorderen Schichtteil des Halbleitersubstrats 2 vorgesehen. Die Sourcebereiche 61 sind in einem Bereich vorgesehen der auf der oberen Fläche 11 des ersten Abschnitts 10 in Form von Inseln freiliegt. Jeder der Sourcebereiche 61 steht mit der entsprechenden Gate-Isolierschicht 71 in Kontakt. Die Sourcebereiche 61 stehen mit der vorderflächigen Elektrode 6 in Kontakt. Die Sourcebereiche 61 stehen in ohmschen Kontakt mit der vorderflächigen Elektrode 6 und sind elektrisch mit der vorderflächigen Elektrode 6 verbunden.
  • Der Basisbereich 62 ist vom p-Typ. Der Basisbereich 62 ist in einer Umgebung der Sourcebereiche 61 vorgesehen. Der Basisbereich 62 ist neben und unterhalb der Sourcebereiche 61 vorgesehen. Der Basisbereich 62 steht mit den Gate-Isolierschichten 71 in Kontakt. Zusätzlich ist der Basisbereich 62 in einem Bereich vorgesehen, der auf der seitlichen Fläche 92 des Stufenabschnitts 90 freiliegt. Der Basisbereich 62 umfasst einen Basiskontaktbereich 121 und einen Niedrigkonzentrations-Basisbereich 122. Der Basiskontaktbereich 121 weist eine hohe Verunreinigungskonzentration auf. Eine Verunreinigungskonzentration des Niedrigkonzentrations-Basisbereichs 122 ist niedriger als diejenige des Basiskontaktbereichs 121.
  • Der Basiskontaktbereich 121 ist in dem vorderen Schichtteil des Halbleitersubstrats 2 vorgesehen. Der Basiskontaktbereich 121 ist in einem Bereich vorgesehen, der auf der oberen Fläche 11 des ersten Abschnitts 10 in Form von Inseln freiliegt. Der Basiskontaktbereich 121 steht mit der vorderflächigen Elektrode 6 in Kontakt. Der Basiskontaktbereich 121 steht in ohmschen Kontakt mit der vorderflächigen Elektrode 6 und ist elektrisch mit der vorderflächigen Elektrode 6 verbunden.
  • Der Niedrigkonzentrations-Basisbereich 122 ist unterhalb der Sourcebereiche 61 und des Basiskontaktbereichs 121 vorgesehen. Die Sourcebereiche 61 sind von dem Driftbereich 65 durch den Niedrigkonzentrations-Basisbereich 122 getrennt.
  • Der Driftbereich 65 ist vom n-Typ. Der Driftbereich 65 weist eine geringe Verunreinigungskonzentration auf. Der Driftbereich 65 ist unterhalb des Basisbereichs 62 vorgesehen. Der Driftbereich 65 steht mit den Gate-Isolierschichten 71 in Kontakt.
  • Der Drainbereich 63 ist vom n-Typ. Der Drainbereich 63 weist eine hohe Verunreinigungskonzentration auf. Der Drainbereich 63 ist unterhalb des Driftbereichs 65 vorgesehen. Der Drainbereich 63 ist in einem Bereich vorgesehen, der auf einer Rückfläche des Halbleitersubstrats 2 freiliegt. Der Drainbereich 63 steht mit der rückflächigen Elektrode 7 in Kontakt. Der Drainbereich 63 befindet sich in ohmschen Kontakt mit der rückflächigen Elektrode 7 und ist elektrisch mit der rückflächigen Elektrode verbunden.
  • Die Floatingbereiche 67 sind vom p-Typ. Jeder der Floatingbereiche 67 ist in einer Umgebung eines Bodenabschnitts einer entsprechenden der Rinnen 70 vorgesehen. Jeder der Floatingbereiche 67 steht in Kontakt mit dem Bodenabschnitt der entsprechenden Rinne 70. Der Driftbereich 65 ist in der Umgebung der Floatingbereiche 67 vorgesehen. Die Floatingbereiche 67 sind von dem Driftbereich 65 umgeben. Die Floatingbereiche 67 sind vom Basisbereich 62 durch den Driftbereich 65 getrennt. Die Floatingbereiche 67 sind durch den Driftbereich 65 voneinander getrennt.
  • Die Mehrzahl von Feldbegrenzungsringen 80 und ein Rand-Driftbereich 82 sind in dem zweiten Abschnitt 20 des Halbleitersubstrats 2 vorgesehen.
  • Die mehreren Feldbegrenzungsringe 80 (hierin nachfolgend wird „Feldbegrenzungsring“ als „FLR“ bezeichnet) sind in Abständen vorgesehen. Die FLRs 80 sind vom p-Typ. Die FLRs 80 haben eine hohe Verunreinigungskonzentration. Die FLRs 80 sind in einem Bereich vorgesehen, die auf der oberen Fläche 21 des zweiten Abschnitts 20 freiliegt.
  • Der FLR 80, der dem ersten Abschnitt 10 unter den mehreren FLRs 80 am nächsten ist, ist durch ein Bezugszeichen 80a und die anderen FLRs 80 durch ein Bezugszeichen „80b“ bezeichnet. Der FLR 80a, der dem ersten Abschnitt 10 am nächsten ist, ist unterhalb der Ecke 40 vorgesehen. Der Driftbereich 65 ist zwischen dem FLR 80a und dem Basisbereich 62 vorgesehen. Der FLR 80a ist vom Basisbereich 62 durch den Driftbereich 65 getrennt.
  • Der Rand-Driftbereich 82 ist in der Umgebung der FLRs 80 vorgesehen. Der Rand-Driftbereich 82 ist zwischen den FLRs 80 und unterhalb der FLRs 80 vorgesehen und trennt die FLRs 80 voneinander.
  • Die vorderflächige Elektrode 6 ist auf der oberen Fläche 11 des ersten Abschnitts 10 des Halbleitersubstrats 2 vorgesehen. Die vorderflächige Elektrode 6 ist von den Gate-Elektroden 72 durch die Zwischenschicht-Isolierschichten 73 isoliert. Die rückflächige Elektrode 7 ist auf den Rückflächen des ersten Abschnitts 10 und des zweiten Abschnitts 20 des Halbleitersubstrats 2 vorgesehen. Die vorderflächige-Elektrode 6 und die rückflächige Elektrode 7 sind aus einem Metall wie Aluminium (Al), Kupfer (Cu) oder dergleichen hergestellt.
  • Die Trenn-Isolierschicht32 bedeckt an der Ecke 40 die seitliche Fläche 92 des Stufenabschnitts 90 und die obere Fläche 21 des zweiten Abschnitts 20. Die Trenn-Isolierschicht 32 ist zwischen dem Eckelement 50 und dem Halbleitersubstrat 2 vorgesehen und trennt das Eckelement 50 von dem Halbleitersubstrat 2. Eine Siliciumdioxidschicht (SiO2) kann als Trenn-Isolierschicht 32 verwendet werden. Die Trenn-Isolierschicht 32 ist aus demselben Material wie die Gate-Isolierschichten 71 hergestellt. Die Trenn-Isolierschicht 32 kann durch Ablagern einer Oxidschicht ausgebildet werden.
  • Das Eckelement 50 ist auf der Trenn-Isolierschicht 32 vorgesehen. Das Eckelement 50 ist an der Ecke 40 angeordnet. Das Eckelement 50 weist eine elektrische Leitfähigkeit auf. Beispielsweise kann Polysilicium als Material des Eckelements 50 verwendet werden. Das Eckelement 50 ist aus demselben Material wie die Gate-Elektroden 72 hergestellt. In einem anderen Beispiel kann das Eckelement 50 aus einem Metall hergestellt sein.
  • Das Eckelement 50 umfasst eine obere Fläche 51. In dem vorliegenden Ausführungsbeispiel ist die obere Fläche 51 des Eckelements 50 als eine konvex gekrümmte Fläche ausgebildet. Die obere Fläche 51 des Eckelements 50 ist von einem Stufenabschnitt 90 hin zu dem zweiten Abschnitt 20 nach unten geneigt. Daher ist die obere Fläche 51 des Eckelements 50 kontinuierlich von der seitlichen Fläche 92 des Stufenabschnitts 90 hin zu dem zweiten Abschnitt 20 nach unten geneigt. Eine Höhe des Eckelements 50 ist niedriger als die Höhendifferenz (die Stufe) zwischen der oberen Fläche 11 des ersten Abschnitts 10 und der oberen Fläche 21 des zweiten Abschnitts 20. Die obere Fläche 51 des Eckelements 50 ist niedriger positioniert als die obere Fläche 11 des ersten Abschnitts 10. Die gekrümmte obere Fläche 51 ist mit der Abdeck-Isolierschicht 31 bedeckt.
  • Das Eckelement 50 ist der seitlichen Fläche 92 des Stufenabschnitts 90 über die Trenn-Isolierschicht 32 zugewandt. Das heißt, das Eckelement 50 ist dem Basisbereich 62 über den Trenn-Isolierschicht 32 zugewandt. Zusätzlich ist das Eckelement 50 der oberen Fläche 21 des zweiten Abschnitts 20 über die Trenn-Isolierschicht 32 zugewandt. Das Eckelement 50 ist dem FLR 80a zugewandt, der dem ersten Abschnitt 10 über die Trenn-Isolierschicht 32 am nächsten ist.
  • Die Abdeck-Isolierschicht 31 bedeckt die obere Fläche 21 des zweiten Abschnitts 20. Zusätzlich bedeckt ein Teil der Abdeck-Isolierschicht 31 die obere Fläche 11 des ersten Abschnitts 10 in der Nähe des zweiten Abschnitts 20. Das heißt, die Abdeck-Isolierschicht 31 erstreckt sich von dem ersten Abschnitt 10 des Halbleitersubstrats 2 zu dem zweiten Abschnitt 20 des Halbleitersubstrats 2. Die Abdeck-Isolierschicht 31 bedeckt die seitliche Fläche 92 des Stufenabschnitts 90. Zusätzlich bedeckt die Abdeck-Isolierschicht 31 die gekrümmte obere Fläche 51 des Eckelements 50. Eine Gesamtheit des Eckelements 50 ist mit der Abdeck-Isolierschicht 31 und der Trenn-Isolierschicht 32 bedeckt. Eine Dicke der Abdeck-Isolierschicht 31 ist dicker als eine Dicke der Trenn-Isolierschicht 32. Als Abdeck-Isolierschicht 31 kann eine Siliciumdioxidschicht (SiO2) verwendet werden. Die Abdeck-Isolierschicht 31 kann durch Ablagern einer Oxidschicht ausgebildet werden.
  • Wenn die Halbleitervorrichtung 1, welche die zuvor erwähnte Konfiguration umfasst, verwendet wird, wird eine Spannung, welche die rückflächige Elektrode 7 positiv macht, zwischen der vorderflächigen Elektrode 6 und der rückflächige Elektrode 7 angelegt. Zusätzlich wird eine Einschaltspannung (Spannung, die gleich oder größer als eine Spannung ist, die erforderlich ist, um Kanäle zu bilden) an die Gate-Elektroden 72 angelegt. Wenn die Einschaltspannung an die Gate-Elektroden 72 angelegt wird, werden Kanäle in dem Niedrigkonzentrations-Basisbereich 122 in einem Bereich gebildet, der mit den Gate-Isolierschicht 71 in Kontakt steht. Aufgrund dessen ist der MOSFET eingeschaltet. Bei dieser Gelegenheit fließen Elektronen von der vorderflächigen Elektrode 6 zu der rückflächigen Elektrode 7 durch die Sourcebereiche 61, die Kanäle, die in dem Niedrigkonzentrations-Basisbereich 122 gebildet sind, dem Driftbereich 65 und dem Drainbereich 63. Zusätzlich strömen Lücken von der rückflächigen Elektrode 7 zu der vorderflächigen Elektrode 6 durch den Drainbereich 63, den Driftbereich 65, den Niedrigkonzentrations-Basisbereich 122 und den Basiskontaktbereich 121. Dadurch fließt ein Strom von der rückflächigen Elektrode 7 zu der vorderflächigen Elektrode 6.
  • Wenn der Strom in der Halbleitervorrichtung 1 fließt, erzeugt das Halbleitersubstrat 2 Wärme und die Temperaturen der Trenn-Isolierschicht 32 und der auf dem Halbleitersubstrat 2 vorgesehenen Abdeck-Isolierschicht 31 werden hoch. Gemäß der zuvor erwähnten Konfiguration der Halbleitervorrichtung 1 ist die Ecke 40 zwischen der seitlichen Fläche 92 des Stufenabschnitts 90 und der oberen Fläche 21 des zweiten Abschnitts 20 des Halbleitersubstrats 2 vorgesehen und die Abdeck-Isolierschicht 31 bedeckt das Eckelement 50, das an der Ecke 40 angeordnet ist. Aufgrund dessen ist eine Krümmung der Abdeck-Isolierschicht 31 sanft im Vergleich zu einem Fall, bei dem die Abdeck-Isolierschicht 31 direkt die Ecke 40 berührt. Insbesondere umfasst das Eckelement 50 in der Halbleitervorrichtung 1 die obere Fläche 51, die konvex gekrümmt ist und somit ist die Krümmung der Abdeck-Isolierschicht 31, die das Eckelement 50 bedeckt, sanfter. Aufgrund der sanften Krümmung der Abdeck-Isolierschicht 31, wie zuvor beschrieben, wachsen Blasen weniger wahrscheinlich innerhalb des Abdeck-Isolierschicht, selbst wenn die Temperatur der Abdeck-Isolierschicht 31 in der Nähe der Ecke 40 hoch geht. Daher kann ein Auftreten des Hohlraums in der Abdeck-Isolierschicht 31 an der Ecke 40 unterdrückt werden. Da zusätzlich die Krümmung der Abdeck-Isolierschicht 31 an der Ecke 40 sanft ist, kann die in der Abdeck-Isolierschicht 31 erzeugte Beanspruchung moderiert werden, wenn das Halbleitersubstrat 2 Wärme erzeugt. Aufgrund dessen kann ein Auftreten des Risses in der Abdeck-Isolierschicht 31 unterdrückt werden. Daher kann eine Abnahme der Durchbruchsspannung der Abdeck-Isolierschicht 31 unterdrückt werden. Es sei angemerkt, dass, obwohl die Trenn-Isolierschicht 32 scharf gebogen ist, seine Dicke dünn ist und somit keine Überbeanspruchung erzeugt wird.
  • Zusätzlich ist in der zuvor erwähnten Halbleitervorrichtung 1 das leitfähige Eckelement 50 jedem der Basisbereiche 62 und dem FLR 80 über die Trenn-Isolierschicht 32 zugewandt. Wenn der MOSFET ausgeschaltet ist, wird ein Potential des Eckelements 50 zu einem Potential, das zwischen einem Potential des Basisbereichs 62 und einem Potential des FLR 80 liegt, und ein elektrisches Feld an der Ecke 40 wird moderiert. Als Ergebnis kann die Durchbruchsspannung der Trenn-Isolierschicht 32 an der Ecke 40 erhöht werden. Zusätzlich sind in der zuvor erwähnten Halbleitervorrichtung 1 das Eckelement 50 und die Gate-Elektroden 72 aus demselben Material hergestellt. Aufgrund dessen können, wie später beschrieben, das Eckelement 50 und die Gate-Elektroden 72 gleichzeitig ausgebildet werden.
  • Als nächstes wird ein Herstellungsverfahren der Halbleitervorrichtung1 mit der zuvor erwähnten Konfiguration beschrieben. Die Halbleitervorrichtung 1 wird aus dem n-Typ-Halbleitersubstrat 2 hergestellt, das n-Typ Verunreinigungen enthält, die im Wesentlichen die gleichen sind wie diejenigen im Driftbereich 65 und dem Rand-Driftbereich 82. Zuerst wird das Halbleitersubstrat 2, wie in 1 dargestellt, verarbeitet. Das heißt, das Halbleitersubstrat 2 wird derart verarbeitet, dass es den dicken ersten Abschnitt 10 und den dünnen zweiten Abschnitt 20 aufweist. Zusätzlich sind in dem Halbleitersubstrat 2 die Rinnen 70, die Sourcebereiche 61, der Basisbereich 62, die Floatingbereiche 67 und die FLRs 80 ausgebildet. Da allgemein bekannte Techniken für diese Prozesse angewendet werden können, werden detaillierte Erläuterungen davon weggelassen.
  • Als nächstes wird, wie in 5 gezeigt, ein Schritt des Ablagerns eines Materials 301 der Trenn-Isolierschicht auf einer oberen Fläche des Halbleitersubstrats 2 durchgeführt. Wie zuvor beschrieben, umfasst das Halbleitersubstrat 2 den ersten Abschnitt 10 und den zweiten Abschnitt 20, der die Dicke aufweist, die dünner als die des ersten Abschnitts 10 ist, und den Stufenabschnitt 90, der an dem Teil vorgesehen ist, an dem der erste Abschnitt 10 und der zweite Abschnitt 20 aneinander angrenzen. Das Trenn-Isolierschichtmaterial 301 wird auf der oberen Fläche 11 des ersten Abschnitts 10 und der oberen Fläche 21 des zweiten Abschnitts 20 abgelagert. Zusätzlich wird das Trenn-Isolierschichtmaterial 301 ebenfalls auf der seitlichen Fläche 92 des Stufenabschnitts 90 abgelagert. Zusätzlich wird das Trenn-Isolierschichtmaterial 301 auch an der Ecke 40 zwischen der seitlichen Fläche 92 des Stufenabschnitts 90 und der oberen Fläche 21 des zweiten Abschnitts 20 abgelagert. Zusätzlich wird das Trenn-Isolierschichtmaterial 301 ebenfalls auf den inneren Flächen der Rinnen 70 abgelagert. Beispielsweise kann SiO2 als Trenn-Isolierschichtmaterial 301 verwendet werden.
  • Als nächstes wird, wie in 6 gezeigt, ein Schritt des Ätzens des auf der oberen Fläche des Halbleitersubstrats 2 abgelagerten Trenn-Isolierschichtmaterial 301 durchgeführt. Wenn das Trenn-Isolierschichtmaterial 301 geätzt wird, wird das Ätzen derart durchgeführt, dass ein Teil des Trenn-Isolierschichtmaterial 301 auf der oberen Fläche des Halbleitersubstrats 2 verbleibt. Zusätzlich wird das Ätzen derart durchgeführt, dass ein Teil des Trenn-Isolierschichtmaterial 301 auf den inneren Flächen der Rinnen 70 verbleibt. Die Gate-Isolierschichten 71 werden durch das Trenn-Isolierschichtmaterial 301 ausgebildet, das auf den inneren Flächen der Rinnen 70 verbleibt.
  • Als nächstes wird, wie in 7 gezeigt, ein Schritt des Ablagerns eines Materials 302 des Eckelements auf einer oberen Fläche des Trenn-Isolierschichtmaterial 301 durchgeführt. Das Eckelementmaterial 302 wird auf dem Trenn-Isolierschichtmaterial 301 an dem ersten Abschnitt 10 und dem zweiten Abschnitt 20 des Halbleitersubstrats 2 abgelagert. Das Eckelementmaterial 302 wird auch an der Ecke 40 zwischen der seitlichen Fläche 92 des Stufenabschnitts 90 und der oberen Fläche 21 des zweiten Abschnitts 20 abgelagert. Zusätzlich wird das Eckelementmaterial 302 ebenfalls in den Rinnen 70 abgelagert. Das Eckelementmaterial 302 wird auf Flächen der Gate-Isolierschichten 71 abgelagert. Wie zuvor wird das Eckelementmaterial 302 auf dem Halbleitersubstrat 2 abgelagert. Als Eckelementmaterial 302 kann Polysilicium verwendet werden.
  • Als nächstes wird, wie in 8 gezeigt, ein Schritt des Ätzens des Eckelementmaterials 302 durchgeführt. Wenn das Eckelementmaterial 302 geätzt wird, wird das Ätzen derart durchgeführt, dass ein Teil des Eckelementmaterials 302 an der Ecke 40 verbleibt. Zusätzlich wird das Ätzen derart durchgeführt, dass ein Teil des Eckelementmaterials 302 in den Rinnen 70 verbleibt. Weil das Eckelementmaterial 302 an der Ecke 40 verbleibt, wird das Eckelement 50 an der Ecke 40 ausgebildet. Zusätzlich werden aufgrund des Eckelementmaterials 302, das in den Rinnen70 verbleibt, die Gate-Elektroden 72 in den Rinnen 70 ausgebildet. Wie zuvor werden das Eckelement 50 und die Gate-Elektroden 72 ausgebildet. Das Eckelement 50 wird derart ausgebildet, dass die obere Fläche 51 von der seitlichen Fläche 92 des Stufenabschnitts 90 zu dem zweiten Abschnitt 20 nach unten geneigt ist. Zusätzlich wird das Trenn-Isolierschichtmaterial 301 zwischen dem Eckelement 50 und dem Halbleitersubstrat 2 zu der Trenn-Isolierschicht 32.
  • Als nächstes wird, wie in 9 gezeigt, ein Schritt des Ablagerns eines Materials 303 der Abdeck-Isolierschicht auf dem Trenn-Isolierschichtmaterial 301 und dem Eckelement 50 durchgeführt. Das Abdeck-Isolierschichtmaterial 303 bedeckt das Eckelement 50. Als Abdeck-Isolierschichtmaterial 303 kann beispielsweise SiO2 verwendet werden. An Stellen, an denen das Abdeck-Isolierschichtmaterial 303 und das Trenn-Isolierschichtmaterial 301 miteinander in Kontakt kommen, integrieren sich diese beiden Isolierschichtmaterialien. Durch die integrierten Isolierschichtmaterialien als solche wird die Abdeck-Isolierschicht 31 ausgebildet. Die Abdeck-Isolierschicht 31 erstreckt sich von dem ersten Abschnitt 10 zu dem zweiten Abschnitt 20 und bedeckt das Eckelement 50.
  • Als nächstes wird, wie in 10 gezeigt, ein Schritt des Ätzens eines unnötigen Teils der Abdeck-Isolierschicht 31 durchgeführt. Durch das Ätzen wird die auf den Gate-Elektroden 72 ausgebildete Abdeck-Isolierschicht 31 entfernt und die oberen Flächen der Gate-Elektroden 72 werden freigelegt. Zusätzlich werden die Abdeck-Isolierschicht 31 und die Trenn-Isolierschicht 32 entfernt, die auf einem Teil des ersten Abschnitts 10 ausgebildet sind, und der Teil des ersten Abschnitts 10 ist freigelegt.
  • Als nächstes wird, wie in 11 gezeigt, die Zwischenschicht-Isolierschicht 73 auf jeder der freiliegenden Gate-Elektroden 72 ausgebildet. Zusätzlich ist die vorderflächigen Elektrode 6 auf der freiliegenden oberen Fläche des ersten Abschnitts 10 ausgebildet. Als nächstes wird der Drainbereich 63 auf einer Rückfläche Seite des Halbleitersubstrats 2 ausgebildet. Zusätzlich ist die rückflächige Elektrode 7 auf der Rückfläche des Halbleitersubstrats 2 ausgebildet. Die in 1 dargestellte Halbleitervorrichtung 1 wird wie zuvor beschrieben hergestellt.
  • Gemäß dem zuvor erwähnten Herstellungsverfahren bedeckt die Abdeck-Isolierschicht 31, da das Eckelement 50 an der Ecke 40 ausgebildet ist, das Eckelement 50, wenn es ausgebildet ist, und somit wird die Krümmung der Abdeck-Isolierschicht 31 an der Ecke 40 sanft. Aufgrund dessen kann die in der Abdeck-Isolierschicht 31 erzeugte Beanspruchung verringert werden, und der Riss in der Abdeck-Isolierschicht 31 kann unterdrückt werden. Zusätzlich können die Gate-Isolierschichten 71 durch Anwenden des Schritts des Ausbildens der Trenn-Isolierschicht 32 ausgebildet werden. Zusätzlich können die Gate-Elektroden 72 durch Anwenden des Schritts des Ausbildens des Eckelements 50 ausgebildet werden.
  • (Übereinstimmende Beziehungen)
  • In dem vorstehenden Ausführungsbeispiel ist der Basisbereich 62 ein Beispiel für einen „ersten Bereich “, der Feldbegrenzungsring 80a, der am nächsten zum ersten Abschnitt 10 ist, ist ein Beispiel für einen „zweiten Bereich“ und der Driftbereich 65 ist ein Beispiel für einen „dritten Bereich“.[0046] Ein Ausführungsbeispiel wurde zuvor beschrieben, jedoch sind spezifische Aspekte nicht auf das zuvor erwähnte Ausführungsbeispiel beschränkt. Hierin nachfolgend werden Konfigurationen, welche dieselben wie die zuvor beschriebenen Konfigurationen sind, mit denselben Bezugszeichen versehen, und deren Erläuterungen werden weggelassen.
  • (Zweites Ausführungsbeispiel)
  • In einem zweiten Ausführungsbeispiel ist, wie in 12 gezeigt, die Dicke der Trenn-Isolierschicht 32 in einem Bereich A, der nahe der Ecke 40 liegt, dicker als die Dicke der Trenn-Isolierschicht 32 in einem Bereich B, der von der Ecke 40 entfernt ist. In diesem Fall weist das Eckelement 50 eine konvex gekrümmte Fläche 54 auf einer Ecke 40 Seite auf. Die gekrümmte Fläche 54 bedeckt die Trenn-Isolierschicht 32 an der Ecke 40. Wenn diese Halbleitervorrichtung 1, wie in 13 gezeigt, beim Ätzen des Trenn-Isolierschichtmaterial 301 hergestellt wird, wird das Ätzen derart durchgeführt, dass das Trenn-Isolierschichtmaterial 301 mehr im Bereich A nahe der Ecke 40 verbleibt als in dem Bereich B entfernt von der Ecke 40. Zum Beispiel kann durch Einstellen einer Ätzrate ein Ergebnis erhalten werden, dass das Trenn-Isolierschichtmaterial 301 mehr an der Ecke 40 verbleibt. Gemäß einem normalen Ätzverfahren wird, wenn das Trenn-Isolierschichtmaterial 301 geätzt wird, das Trenn-Isolierschichtmaterial 301 von Natur aus mehr in dem Bereich A nahe der Ecke 40 verbleiben.
  • Gemäß der Halbleitervorrichtung 1 des zweiten Ausführungsbeispiels kann, da die Dicke der Trenn-Isolierschicht 32 an der Ecke 40 dick ist, die Durchbruchsspannung der Trenn-Isolierschicht 32 an der Ecke 40 erhöht werden.
  • (Drittes Ausführungsbeispiel)
  • In einem dritten Ausführungsbeispiel, wie in 14 gezeigt, ist die obere Fläche 51 des Eckelements 50 stufenförmig ausgebildet. Die obere Fläche 51 des Eckelements 50 ist mit einer Mehrzahl von Stufen versehen. Aufgrund dessen ist die obere Fläche 51 des Eckelements 50 stufenförmig von der seitlichen Fläche 92 des Stufenabschnitts 90 hin zu dem zweiten Abschnitt 20 nach unten geneigt.
  • (Viertes Ausführungsbeispiel)
  • In einem vierten Ausführungsbeispiel ist, wie in 15 gezeigt, die obere Fläche 51 des Eckelements 50 als eine schräge Fläche ausgebildet. Aufgrund dessen ist die obere Fläche 51 des Eckelements 50 kontinuierlich von der seitlichen Fläche 92 des Stufenabschnitts 90 zu dem zweiten Abschnitt 20 nach unten geneigt.
  • (Fünftes Ausführungsbeispiel)
  • In einem fünften Ausführungsbeispiel, wie in 16 gezeigt, kann das Eckelement 50 einen Verlängerungsabschnitt 55 umfassen. Der Verlängerungsabschnitt 55 erstreckt sich entlang der seitlichen Fläche 92 des Stufenabschnitts 90 und der oberen Fläche 11. Wenn der Verlängerungsabschnitt 55 vorgesehen ist, ist ein Teil der oberen Fläche 51 des Eckelements 50 oberhalb der oberen Fläche 11 des ersten Abschnitts 10 angeordnet. Daher umfasst die obere Fläche 51 des Eckelements 50 einen Teil, der stufenförmig nach unten geneigt ist, und einen Teil, der kontinuierlich von der seitlichen Fläche 92 des Stufenabschnitts 90 hin zu dem zweiten Abschnitt 20 nach unten geneigt ist. Der Verlängerungsabschnitt 55 ist mit der Abdeck-Isolierschicht 31 bedeckt. Der Verlängerungsabschnitt 55 ist dem Basisbereich 62 zugewandt, der in dem ersten Abschnitt 10 über die Trenn-Isolierschicht 32 vorgesehen ist. Der Verlängerungsabschnitt 55 kann mit der vorderflächigen Elektrode 6 (nicht gezeigt) verbunden sein.
  • Zusätzlich ist bei dem vorstehenden Ausführungsbeispiel die Struktur mit hoher Durchbruchspannung, die in dem Randbereich 4 vorgesehen ist, eine FLR-Struktur, die mit der Mehrzahl von FLRs 80 vorgesehen ist, jedoch ist die Struktur mit hoher Durchbruchspannung nicht darauf beschränkt. In einem anderen Ausführungsbeispiel kann die Struktur mit hoher Durchbruchspannung eine RESURF-Struktur sein.
  • Zusätzlich hat bei den vorstehenden Ausführungsbeispiel das Eckelement 50 eine elektrische Leitfähigkeit, jedoch ist die Konfiguration nicht darauf beschränkt. In einem anderen Ausführungsbeispiel kann das Eckelement 50 aus einem Isoliermaterial hergestellt sein.
  • Zusätzlich ist bei dem vorstehenden Ausführungsbeispiel der MOSFET als ein Beispiel des Halbleiterelements beschrieben, jedoch ist die Konfiguration nicht darauf beschränkt. In einem anderen Ausführungsbeispiel kann das Halbleiterelement ein IGBT (Insulated Gate Bipolar Transistor) sein.
  • Technische Merkmale, die in der Beschreibung und der Zeichnung beschrieben werden, können technisch gesehen alleine oder in verschiedenen Kombinationen nützlich sein und sind nicht auf die ursprünglich beanspruchten Kombinationen beschränkt. Zusätzlich kann die in der Beschreibung und der Zeichnung beschriebene Technik gleichzeitig eine Mehrzahl von Zielen erreichen, und ihre technische Bedeutung besteht darin, eines dieser Ziele zu erreichen.
  • Technische Elemente, die in der vorliegenden Beschreibung offenbart sind, werden hierin nachfolgend als Beispiele beschrieben. Es sei angemerkt, dass die jeweiligen technischen Elemente unabhängig voneinander sind und alleine oder in Kombinationen nützlich sind.
  • Bei einer Halbleitervorrichtung ist eine obere Fläche eines Eckelements vorzugsweise niedriger positioniert als eine obere Fläche eines ersten Abschnitts. Zusätzlich ist die obere Fläche des Eckelements vorzugsweise konvex nach oben gekrümmt.
  • Eine Trenn-Isolierschicht, die zwischen einem Halbleitersubstrat und dem Eckelement vorgesehen ist, kann zusätzlich vorgesehen sein. Das Eckelement kann eine elektrische Leitfähigkeit aufweisen.
  • Eine Dicke des Trenn-Isolierschicht in einem Bereich nahe einer Ecke kann dicker sein als eine Dicke des Trenn-Isolierschicht in einem Bereich entfernt von der Ecke.
  • Das Halbleitersubstrat kann einen ersten Bereich eines ersten Leitfähigkeitstyps umfassen, der auf einer seitlichen Fläche eines Stufenabschnitts freiliegt, einen zweiten Bereich des ersten Leitfähigkeitstyps, der auf einer oberen Fläche eines zweiten Abschnitts freiliegt, und einen dritten Bereich eines zweiten Leitfähigkeitstyps, der zwischen dem ersten Bereich und dem zweiten Bereich vorgesehen ist. Das Eckelement kann zumindest sowohl dem ersten Bereich als auch dem zweiten Bereich über die Trenn-Isolierschicht zugewandt sein.
  • Eine Rinne kann im ersten Abschnitt vorgesehen sein. Eine Gate-Elektrode kann in der Rinne angeordnet sein. Das Eckelement und die Gate-Elektrode sind vorzugsweise aus demselben Material hergestellt.
  • Bei einem Herstellungsverfahren der Halbleitervorrichtung kann das Ausbilden des Eckelements das Ablagern eines Materials des Eckelements auf dem Halbleitersubstrat umfassen; und das Ätzen des auf dem Halbleitersubstrat abgelagerten Eckelementmaterials. Das Eckelement kann ausgebildet werden, indem das Eckelementmaterial an der Ecke beim Ätzen des Eckelementmaterials verbleibt.
  • Das Verfahren zur Herstellung der Halbleitervorrichtung kann das Ausbilden der Trenn-Isolierschicht auf einer oberen Fläche des Halbleitersubstrats umfassen, bevor das Eckelementes ausgebildet wird. Das Eckelement, das eine elektrische Leitfähigkeit aufweist, kann auf der Trenn-Isolierschicht beim Ausbilden des Eckelements ausgebildet werden.
  • Das Ausbilden der Trenn-Isolierschicht kann das Ablagern eines Materials des Trenn-Isolierschicht auf der oberen Fläche des Halbleitersubstrats umfassen. Zusätzlich kann das Ausbilden der Trenn-Isolierschicht das Ätzen des Trenn-Isolierschichtmaterials umfassen, so dass eine Dicke der Trenn-Isolierschicht in einem Bereich nahe der Ecke dicker ist als eine Dicke des Trenn-Isolierschicht in einem Bereich entfernt von der Ecke.
  • Die Rinne kann im ersten Abschnitt vorgesehen sein. Zusätzlich kann das Ausbilden der Trenn-Isolierschicht das Ablagern des Materials der Trenn-Isolierschicht auf der oberen Fläche des Halbleitersubstrats und das Ätzen des auf dem Halbleitersubstrat abgelagerten Trenn-Isolierschichtmaterials umfassen. Zusätzlich kann das Ausbilden des Eckelements das Ablagern des Materials des Eckelements auf einer oberen Fläche der Trenn-Isolierschicht und das Ätzen des auf der Trenn-Isolierschicht abgelagerten Eckelementmaterials umfassen. Eine Gate-Isolierschicht kann durch Anordnen des Trenn-Isolierschichtmaterials auf einer inneren Fläche der Rinne beim Ablagern des Trenn-Isolierschichtmaterials und durch Verbleiben des Trenn-Isolierschichtmaterials auf der inneren Fläche der Rinne beim Ätzen des Trenn-Isolierschichtmaterials ausgebildet werden. Zusätzlich kann die Gate-Elektrode durch Ablagern des Eckelementmaterials innerhalb der Rinne beim Ablagern des Eckelementmaterials und durch Verbleiben des Eckelementmaterials innerhalb der Rinne beim Ätzen des Eckelementmaterials ausgebildet werden.
  • Bezugszeichenliste
    • 1:
    Halbleitervorrichtung
    2:
    Halbleitersubstrat
    3:
    Elementbereich
    4:
    Randbereich
    6:
    vorderflächige Elektrode
    7:
    rückflächige Elektrode
    10:
    erster Abschnitt
    20:
    zweiter Abschnitt
    31:
    Abdeck-Isolierschicht
    32:
    Trenn-Isolierschicht
    40:
    Ecke
    50:
    Eckelement
    51:
    obere Fläche
    54:
    gekrümmte Fläche
    55:
    Verlängerungsabschnitt
    61:
    Sourcebereich
    62:
    Basisbereich
    63:
    Drainbereich
    65:
    Driftbereich
    67:
    Floatingbereich
    70:
    Rinne
    71:
    Gate-Isolierschicht
    72:
    Gate-Elektrode
    73:
    Zwischenschicht-Isolierschicht
    80:
    Feldbegrenzungsring
    82:
    Rand-Driftbereich
    90:
    Stufenabschnitt
    121:
    Basiskontaktbereich
    122:
    Niedrigkonzentration Basisbereich
    301:
    Trenn-Isolierschichtmaterial
    302:
    Eckelementmaterial
    303:
    Abdeck-Isolierschichtmaterial

Claims (8)

  1. Halbleitervorrichtung (1) mit: einem Halbleitersubstrat (2), in dem ein Halbleiterelement vorgesehen ist; und einer Abdeck-Isolierschicht (31), die auf dem Halbleitersubstrat (2) vorgesehen ist; wobei das Halbleitersubstrat (2) einen ersten Abschnitt (10) und einen zweiten Abschnitt (20) umfasst, der eine Dicke aufweist, die dünner als eine Dicke des ersten Abschnitts (10) ist, und ein Stufenabschnitt (90) an einem Teil vorgesehen ist, an dem der erste Abschnitt (10) und der zweite Abschnitt (20) aneinander angrenzen, ein Eckelement (50) an einer Ecke (40) zwischen einer seitlichen Fläche (92) des Stufenabschnitts (90) und einer oberen Fläche (21) des zweiten Abschnitts (20) vorgesehen ist, eine obere Fläche (51) des Eckelements (50) von der seitlichen Fläche (92) des Stufenabschnitts (90) hin zu dem zweiten Abschnitt (20) nach unten geneigt ist, und die Abdeck-Isolierschicht (31) sich von dem ersten Abschnitt (10) zu dem zweiten Abschnitt (20) erstreckt und das Eckelement (50) bedeckt, dadurch gekennzeichnet, dass zusätzlich eine Trenn-Isolierschicht (32) zwischen dem Halbleitersubstrat (2) und dem Eckelement (50) vorgesehen ist, wobei das Eckelement (50) eine elektrische Leitfähigkeit aufweist, und eine Dicke der Trenn-Isolierschicht (32) in einem Bereich nahe der Ecke (40) dicker als die Dicke der Trenn-Isolierschicht (32) in einem Bereich entfernt von der Ecke (40) ist.
  2. Halbleitervorrichtung (1) nach Anspruch 1, wobei die obere Fläche (51) des Eckelements (50) niedriger positioniert ist als eine obere Fläche (11) des ersten Abschnitts (10).
  3. Halbleitervorrichtung (1) nach Anspruch 1 oder 2, wobei die obere Fläche (51) des Eckelements (50) konvex nach oben gekrümmt ist.
  4. Halbleitervorrichtung (1) nach einem der Ansprüche 1 bis 3, wobei das Halbleitersubstrat (2) einen ersten Bereich (62) eines ersten Leitfähigkeitstyps, der auf der seitlichen Fläche (92) des Stufenabschnitts (90) freiliegt, einen zweiten Bereich (80a) des ersten Leitfähigkeitstyps, der auf der oberen Fläche (21) des zweiten Abschnitts (20) freiliegt, und einen dritten Bereich (65) eines zweiten Leitfähigkeitstyps umfasst, der zwischen dem ersten Bereich (62) und dem zweiten Bereich (80a) vorgesehen ist, und das Eckelement (50) zumindest sowohl dem ersten Bereich (62) und dem zweiten Bereich (80a) über die Trenn-Isolierschicht (32) zugewandt ist.
  5. Halbleitervorrichtung (1) nach einem der Ansprüche 1 bis 6, wobei eine Rinne (70) im ersten Abschnitt vorgesehen ist, eine Gate-Elektrode (72) in der Rinne (70) angeordnet ist, und das Eckelement (50) und die Gate-Elektrode (72) aus dem gleichen Material hergestellt sind.
  6. Verfahren zur Herstellung einer Halbleitervorrichtung (1) mit: einem Halbleitersubstrat (2), das einen ersten Abschnitt (10) und einen zweiten Abschnitt (20) umfasst, der eine Dicke aufweist, die dünner als eine Dicke des ersten Abschnitts (10) ist, und ein Stufenabschnitt (90) an einem Teil vorgesehen ist, an dem der erste Abschnitt (10) und der zweite Abschnitt (20) aneinander angrenzen, und einer Abdeck-Isolierschicht (31), die auf dem Halbleitersubstrat (2) vorgesehen ist, dadurch gekennzeichnet, dass das Verfahren umfasst: Ausbilden einer Trenn-Isolierschicht (32) auf einer oberen Fläche des Halbleitersubstrats (2), Ausbilden eines Eckelements (50) an einer Ecke (40) zwischen einer seitlichen Fläche (92) des Stufenabschnitts (90) und einer oberen Fläche (21) des zweiten Abschnitts (20), wobei eine obere Fläche (51) des Eckelements (50) von der seitlichen Fläche (92) des Stufenabschnitts (90) hin zu dem zweiten Abschnitt (20) nach unten geneigt ist; und Ausbilden der Abdeck-Isolierschicht (31), die sich von dem ersten Abschnitt (10) zu dem zweiten Abschnitt (20) erstreckt, so dass das Eckelement (50) durch die Abdeck-Isolierschicht (31) abgedeckt ist, wobei das Eckelement (50), das eine elektrische Leitfähigkeit aufweist, auf der Trenn-Isolierschicht (32) beim Ausbilden des Eckelements (50) ausgebildet wird, und das Ausbilden der Trenn-Isolierschicht (32) die folgenden Schritte umfasst: Ablagern eines Materials der Trenn-Isolierschicht (32) auf der oberen Fläche des Halbleitersubstrats (2), und Ätzen des Trenn-Isolierschichtmaterials (301), so dass eine Dicke der Trenn-Isolierschicht (32) in einem Bereich nahe der Ecke (40) dicker als die Dicke der Trenn-Isolierschicht (32) in einem Bereich entfernt von der Ecke (40) ist.
  7. Verfahren zur Herstellung einer Halbleitervorrichtung (1) nach Anspruch 6, wobei das Ausbilden des Eckelements (50) umfasst: Ablagern eines Materials des Eckelements (50) auf dem Halbleitersubstrat (2); und Ätzen des Eckelementmaterials (302), das auf dem Halbleitersubstrat (2) abgelagert wird, und das Eckelement (50) wird ausgebildet durch Verbleiben des Eckelementmaterials (302) an der Ecke (40) beim Ätzen des Eckelementmaterials (302).
  8. Verfahren zur Herstellung einer Halbleitervorrichtung (1) nach Anspruch 6 oder 7, wobei die Halbleitervorrichtung (1) im ersten Abschnitt (10) mit einer Rinne (70) vorgesehen ist, wobei das Ausbilden der Trenn-Isolierschicht (32) das Ablagern eines Materials der Trenn-Isolierschicht (32) auf der oberen Fläche des Halbleitersubstrats (2) und Ätzen des Trenn-Isolierschichtmaterials (301), das auf dem Halbleitersubstrat (2) abgelagert wird, umfasst, das Ausbilden des Eckelements (50) das Ablagern eines Materials des Eckelements (50) auf einer oberen Fläche der Trenn-Isolierschicht (32) und Ätzen des Eckelementmaterials (302), das auf der Trenn-Isolierschicht (32) abgelagert wird, umfasst, das Trenn-Isolierschichtmaterial (301) beim Ablagern des Trenn-Isolierschichtmaterials (301) auf einer inneren Fläche der Rinne (70) abgelagert wird, eine Gate-Isolierschicht (71) durch Verbleiben des Trenn-Isolierschichtmaterials (301) auf der inneren Fläche der Rinne (70) beim Ätzen des Trenn-Isolierschichtmaterials (301) ausgebildet wird, das Eckelementmaterial (302) innerhalb der Rinne (70) beim Ablagern des Eckelementmaterials (302) abgelagert wird, und eine Gate-Elektrode (72) durch Verbleiben des Eckelementmaterials (302) innerhalb der Rinne (70) beim Ätzen des Eckelementmaterials (302) ausgebildet wird.
DE112015005588.6T 2014-12-10 2015-07-22 Halbleitervorrichtung und herstellungsverfahren derselben Expired - Fee Related DE112015005588B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014-249818 2014-12-10
JP2014249818A JP6267102B2 (ja) 2014-12-10 2014-12-10 半導体装置および半導体装置の製造方法
PCT/JP2015/070890 WO2016092895A1 (ja) 2014-12-10 2015-07-22 半導体装置および半導体装置の製造方法

Publications (3)

Publication Number Publication Date
DE112015005588T5 DE112015005588T5 (de) 2017-09-28
DE112015005588T8 DE112015005588T8 (de) 2018-01-18
DE112015005588B4 true DE112015005588B4 (de) 2018-07-12

Family

ID=56107095

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112015005588.6T Expired - Fee Related DE112015005588B4 (de) 2014-12-10 2015-07-22 Halbleitervorrichtung und herstellungsverfahren derselben

Country Status (5)

Country Link
US (1) US20170309716A1 (de)
JP (1) JP6267102B2 (de)
CN (1) CN107004715A (de)
DE (1) DE112015005588B4 (de)
WO (1) WO2016092895A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107680934B (zh) * 2017-11-01 2018-12-04 长鑫存储技术有限公司 薄膜层的形成方法
JP7168544B2 (ja) 2019-12-06 2022-11-09 ローム株式会社 ＳｉＣ半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012009502A (ja) 2010-06-22 2012-01-12 Denso Corp 半導体装置
JP2013138137A (ja) 2011-12-28 2013-07-11 Hitachi Ltd 半導体装置及びその製造方法並びにそれを用いた電力変換装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5072266A (en) * 1988-12-27 1991-12-10 Siliconix Incorporated Trench DMOS power transistor with field-shaping body profile and three-dimensional geometry
KR950006483B1 (ko) * 1990-06-13 1995-06-15 가부시끼가이샤 도시바 종형 mos트랜지스터와 그 제조방법
KR0159075B1 (ko) * 1995-11-11 1998-12-01 김광호 트렌치 dmos장치 및 그의 제조방법
US6737716B1 (en) * 1999-01-29 2004-05-18 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
KR100399583B1 (ko) * 1999-11-29 2003-09-26 한국전자통신연구원 자기 정렬 기술을 이용한 트렌치 게이트 전력 소자 제조방법
US6309929B1 (en) * 2000-09-22 2001-10-30 Industrial Technology Research Institute And Genetal Semiconductor Of Taiwan, Ltd. Method of forming trench MOS device and termination structure
JP4011848B2 (ja) * 2000-12-12 2007-11-21 関西電力株式会社 高耐電圧半導体装置
US7638841B2 (en) * 2003-05-20 2009-12-29 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
JP4232645B2 (ja) * 2004-01-29 2009-03-04 富士電機デバイステクノロジー株式会社 トレンチ横型半導体装置およびその製造方法
US8105903B2 (en) * 2009-09-21 2012-01-31 Force Mos Technology Co., Ltd. Method for making a trench MOSFET with shallow trench structures
US8722503B2 (en) * 2010-07-16 2014-05-13 Texas Instruments Incorporated Capacitors and methods of forming
CN102130150A (zh) * 2010-12-13 2011-07-20 成都方舟微电子有限公司 半导体器件结终端结构
US8847278B2 (en) * 2011-01-17 2014-09-30 Fuji Electric Co., Ltd. Semiconductor device comprising a breakdown withstanding section
TWI480951B (zh) * 2012-03-21 2015-04-11 Pfc Device Corp 用於半導體元件之寬溝渠終端結構
JP5811973B2 (ja) * 2012-09-12 2015-11-11 住友電気工業株式会社 炭化珪素半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012009502A (ja) 2010-06-22 2012-01-12 Denso Corp 半導体装置
JP2013138137A (ja) 2011-12-28 2013-07-11 Hitachi Ltd 半導体装置及びその製造方法並びにそれを用いた電力変換装置

Also Published As

Publication number Publication date
DE112015005588T5 (de) 2017-09-28
US20170309716A1 (en) 2017-10-26
WO2016092895A1 (ja) 2016-06-16
JP6267102B2 (ja) 2018-01-24
JP2016111287A (ja) 2016-06-20
CN107004715A (zh) 2017-08-01
DE112015005588T8 (de) 2018-01-18

Similar Documents

Publication Publication Date Title
DE102010011258B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE112014005981B4 (de) Halbleitereinrichtung
DE102005052731B4 (de) Siliziumkarbidhalbleitervorrichtung und Verfahren zur Herstellung derselben
DE112015005547B4 (de) Halbleitereinrichtung und verfahren zur herstellung derselben
DE102006056139B4 (de) Halbleitervorrichtung mit einem verbesserten Aufbau für eine hohe Spannungsfestigkeit
DE102016109641B4 (de) Halbleitergerät
DE102015118698A1 (de) Siliziumkarbidhalbleitereinrichtung und Verfahren zum Herstellen der Siliziumkarbidhalbleitereinrichtung
DE112014006030B4 (de) Herstellungsverfahren einer Halbleitereinrichtung des isolierten Gatetyps und Halbleitereinrichtung des isolierten Gatetyps
DE102011085331B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102014105339A1 (de) Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
DE102014118986B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE112015003835B4 (de) Halbleitervorrichtung und verfahren zur herstellung der halbleitervorrichtung
DE102017104715A1 (de) Schaltvorrichtung
DE102018116843B4 (de) Selbstsperrender III-Nitrid-Transistor mit hoher Elektronenbeweglichkeit
DE112018003459T5 (de) Halbleitervorrichtung und verfahren zum herstellen derselben
DE102014209931A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102013217225A1 (de) Halbleiterbauelement mit einer Passivierungsschicht und Verfahren zu dessen Herstellung
DE10229146A1 (de) Laterales Superjunction-Halbleiterbauteil
DE112018008178T5 (de) Halbleitereinheit
DE102014113115B4 (de) Halbleitervorrichtung und verfahren zu deren herstellung
DE102017217234B4 (de) Halbleitervorrichtung und herstellungsverfahren
DE102012212515A1 (de) Halbleitervorrichtung
DE112015005588B4 (de) Halbleitervorrichtung und herstellungsverfahren derselben
DE112014004599B4 (de) Siliziumkarbid-Halbleitervorrichtung
DE112019001937T5 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0029780000

Ipc: H01L0029060000

R081 Change of applicant/patentee

Owner name: TOYOTA JIDOSHA KABUSHIKI KAISHA, TOYOTA-SHI, JP

Free format text: FORMER OWNER: TOYOTA JIDOSHA KABUSHIKI KAISHA, TOYOTA-SHI, AICHI, JP

R082 Change of representative

Representative=s name: WINTER, BRANDL - PARTNERSCHAFT MBB, PATENTANWA, DE

Representative=s name: WINTER, BRANDL, FUERNISS, HUEBNER, ROESS, KAIS, DE

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R084 Declaration of willingness to licence
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee