DE102017217234B4 - Halbleitervorrichtung und herstellungsverfahren - Google Patents

Halbleitervorrichtung und herstellungsverfahren Download PDF

Info

Publication number
DE102017217234B4
DE102017217234B4 DE102017217234.7A DE102017217234A DE102017217234B4 DE 102017217234 B4 DE102017217234 B4 DE 102017217234B4 DE 102017217234 A DE102017217234 A DE 102017217234A DE 102017217234 B4 DE102017217234 B4 DE 102017217234B4
Authority
DE
Germany
Prior art keywords
type
region
impurity
well region
concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102017217234.7A
Other languages
English (en)
Other versions
DE102017217234A1 (de
Inventor
Masahiro Kawakami
Tomohiko Mori
Hiroyuki Ueda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of DE102017217234A1 publication Critical patent/DE102017217234A1/de
Application granted granted Critical
Publication of DE102017217234B4 publication Critical patent/DE102017217234B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H01L21/26546—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30617—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3245—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0886—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1058—Channel region of field-effect devices of field-effect transistors with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Abstract

Halbleitervorrichtung, die aufweist:einen Außerwannenbereich vom n-Typ (6, 10);einen Wannenbereich vom p-Typ (12), der von dem Außerwannenbereich vom n-Typ (6, 10) umgeben ist und zu einer Oberfläche eines Halbleitersubstrats freiliegt;einen Innerwannenbereich vom n-Typ (14), der von dem Wannenbereich vom p-Typ (12) umgeben ist und zu der Oberfläche des Halbleitersubstrats freiliegt; undeine Gateelektrode (18), die durch einen Isolierfilm (16) einer Oberfläche des Wannenbereiches vom p-Typ (12) in einem Bereich gegenüberliegt, in dem der Außerwannenbereich vom n-Typ (6, 10) und der Innerwannenbereich vom n-Typ (14) voneinander getrennt sind, wobeider Außerwannenbereich vom n-Typ (6, 10) einen Verunreinigungsniederkonzentrationsbereich (10), der den Wannenbereich vom p-Typ (12) kontaktiert, und einen Verunreinigungshochkonzentrationsbereich (6) enthält, der durch den Verunreinigungsniederkonzentrationsbereich (10) von dem Wannenbereich vom p-Typ (12) getrennt ist, wobei der Verunreinigungsniederkonzentrationsbereich (10) eine niedrigere Konzentration einer Verunreinigung vom n-Typ als der Verunreinigungshochkonzentrationsbereich (6) enthält,der Verunreinigungshochkonzentrationsbereich (6) einen horizontalen Abschnitt (6a) und einen vertikalen Abschnitt (6b) enthält, undder vertikale Abschnitt (6b) sich von dem horizontalen Abschnitt (6a) in Richtung der Oberfläche des Halbleitersubstrats erstreckt und den Wannenbereich vom p-Typ (12) über den Verunreinigungsniederkonzentrationsbereich (10) umgibt.

Description

  • HINTERGRUND DER ERFINDUNG
  • 1. Gebiet der Erfindung
  • Die Erfindung betrifft eine Halbleitervorrichtung.
  • 2. Stand der Technik
  • Wie es beispielsweise in 10 dargestellt ist, ist ein Feldeffekttransistor (FET), der einen Driftbereich 6 vom n-Typ, Wannenbereiche 12 vom p-Typ, Sourcebereiche 14 vom n-Typ, einen Isolierfilm 16 und eine Gateelektrode 18 enthält, bekannt. Die Wannenbereiche 12 vom p-Typ sind von dem Driftbereich 6 vom n-Typ umgeben und liegen zu einer Oberfläche eines Halbleitersubstrats frei. Die Sourcebereiche 14 vom n-Typ sind von den Wannenbereichen 12 vom p-Typ umgeben und liegen zu der Oberfläche des Halbleitersubstrats frei. Die Gateelektrode 18 liegt durch den Isolierfilm 16 einer Oberfläche des Wannenbereiches 12 vom p-Typ in einem Bereich, in dem der Driftbereich 6 vom n-Typ und der Sourcebereich 14 vom n-Typ voneinander getrennt oder zueinander beabstandet sind, gegenüber.
  • Während keine positive Spannung an die Gateelektrode 18 angelegt ist, werden der Driftbereich 6 vom n-Typ und der Sourcebereich 14 vom n-Typ durch den Wannenbereich 12 vom p-Typ getrennt und es erscheint ein hoher Widerstand zwischen dem Driftbereich 6 und jedem Sourcebereich 14. Wenn eine positive Spannung an die Gateelektrode 18 angelegt wird, wird eine Inversionsschicht in einer Oberfläche des Wannenbereiches 12 vom p-Typ in einem Bereich ausgebildet, der der Gateelektrode 18 durch den Isolierfilm 16 gegenüberliegt, das heißt einer Oberfläche des Wannenbereiches 12 vom p-Typ in einem Bereich, in dem der Driftbereich 6 vom n-Typ und der Sourcebereich 14 vom n-Typ voneinander getrennt oder zueinander beabstandet sind, und es erscheint ein niedriger Widerstand zwischen dem Driftbereich 6 und dem Sourcebereich 14. Mit der Struktur der 10 wird der FET erhalten. In 10 bezeichnet das Bezugszeichen 4 einen Drainbereich und das Bezugszeichen 2 bezeichnet eine Drainelektrode.
  • In dem FET muss der Widerstand (Durchlasswiderstand) zwischen dem Sourcebereich 14 und dem Drainbereich 4 niedrig sein, wenn eine positive Spannung an die Gateelektrode 18 angelegt ist. Wenn keine positive Spannung an die Gateelektrode 18 angelegt ist, weist der Drainbereich 4 ein hohes Potenzial auf und der Sourcebereich 14 und die Gateelektrode 18 weisen niedrige Potenziale auf. Sogar wenn in dem FET das Potenzial des Drainbereiches 4 hoch wird, ist es notwendig, zu verhindern, dass ein elektrischer Strom in den Sourcebereich 14 oder die Gateelektrode 18 (diese Komponenten 14, 18 weisen hohe Stehspannungen auf) fließt.
  • Um den Durchlasswiderstand zu verringern, ist es vorteilhaft, die Verunreinigungskonzentration des Driftbereiches 6 vom n-Typ zu erhöhen. Wenn jedoch die Verunreinigungskonzentration des Driftbereiches 6 vom n-Typ erhöht wird, wird eine Potenzialdifferenz zwischen einer Oberfläche und einer hinteren Fläche des Isolierfilms 16 groß, wenn keine positive Spannung an die Gateelektrode 18 angelegt ist, und es fließt mit größerer Wahrscheinlichkeit ein Strom in die Gateelektrode 18. Wenn die Verunreinigungskonzentration des Driftbereiches 6 vom n-Typ erhöht wird, wird die Gatestehspannung verringert. Wenn die Verunreinigungskonzentration des Driftbereiches 6 vom n-Typ erhöht wird, wird außerdem die Intensität des elektrischen Feldes in der Nähe einer Grenze bzw. Schnittstelle zwischen dem Wannenbereich 12 vom p-Typ und dem Driftbereich 6 vom n-Typ erhöht, wenn keine positive Spannung an die Gateelektrode 18 angelegt ist, was zu einem Avalanche-Durchbruch führen kann, und es fließt mit höherer Wahrscheinlichkeit ein elektrischer Strom in den Sourcebereich 14 vom n-Typ. Wenn die Verunreinigungskonzentration des Driftbereiches 6 vom n-Typ erhöht wird, wird die Stehspannung zwischen dem Drain und der Source verringert. Das heißt, es gibt in dem FET eine Kompromissbeziehung derart, dass, wenn der Durchlasswiderstand verringert wird, die Gatestehspannung verringert wird und die Stehspannung zwischen dem Drain und der Source verringert wird.
  • Ein Versuch zum Lösen des Kompromissproblems ist in der JP 2012 - 064 741 A beschrieben. Gemäß einer Technologie, die in dieser Druckschrift veröffentlicht ist, wird eine Verunreinigungskonzentration eines Bereiches vom n-Typ, der zwischen einem Paar Wannenbereiche vom p-Typ angeordnet ist, derart gesteuert, dass sie von Abschnitt zu Abschnitt variiert, wie es in 11 gezeigt ist. Das heißt, ein Paar Verunreinigungshochkonzentrationsbereiche 24 vom n-Typ sind in Abschnitten des Bereiches vom n-Typ angeordnet, die Seitenflächen der Wannenbereiche 12 vom p-Typ kontaktieren, und ein Verunreinigungsniederkonzentrationsbereich 22 vom n-Typ ist in einem Abschnitt des Bereiches vom n-Typ angeordnet, der zwischen den Hochkonzentrationsbereichen 24 angeordnet ist.
  • Die Druckschriften US 2007 / 0 194 346 A1 , US 2015 / 0 162 431 A1 und US 2008 / 0 102 585 A1 offenbaren jeweils eine Halbleitervorrichtung, die aufweist: einen Außerwannenbereich vom n-Typ; einen Wannenbereich vom p-Typ, der von dem Außerwannenbereich vom n-Typ umgeben ist und zu einer Oberfläche eines Halbleitersubstrats freiliegt; einen Innerwannenbereich vom n-Typ, der von dem Wannenbereich vom p-Typ umgeben ist und zu der Oberfläche des Halbleitersubstrats freiliegt; und eine Gateelektrode, die durch einen Isolierfilm einer Oberfläche des Wannenbereiches vom p-Typ in einem Bereich gegenüberliegt, in dem der Außerwannenbereich vom n-Typ und der Innerwannenbereich vom n-Typ voneinander getrennt sind, wobei der Außerwannenbereich vom n-Typ einen Verunreinigungsniederkonzentrationsbereich, der den Wannenbereich vom p-Typ kontaktiert, und einen Verunreinigungshochkonzentrationsbereich enthält, der durch den Verunreinigungsniederkonzentrationsbereich von dem Wannenbereich vom p-Typ getrennt ist, wobei der Verunreinigungsniederkonzentrationsbereich eine niedrigere Konzentration einer Verunreinigung vom n-Typ als der Verunreinigungshochkonzentrationsbereich enthält.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Gemäß der Struktur der 11 wird der Durchlasswiderstand aufgrund des Vorhandenseins der Verunreinigungshochkonzentrationsbereiche 24 vom n-Typ verringert, und eine Potenzialdifferenz, die in dem Isolierfilm 16 auftritt, wird aufgrund des Vorhandenseins des Verunreinigungsniederkonzentrationsbereiches vom n-Typ verringert, so dass eine Verringerung der Gatestehspannung eingedämmt werden kann. Die Struktur der 11 kann jedoch nicht das Problem einer Verringerung der Stehspannung zwischen dem Drain und der Source handhaben. Da der Verunreinigungshochkonzentrationsbereich 24 vom n-Typ den Wannenbereich 12 vom p-Typ kontaktiert, wird die Intensität des elektrischen Feldes in der Nähe einer Grenze zwischen den Bereichen 12, 24 erhöht, was zu einem Avalanche-Durchbruch führen kann, und es fließt mit höher Wahrscheinlichkeit ein Strom in den Sourcebereich 14 vom n-Typ. Bei der Technologie der JP 2012 - 064 741 A kann das Problem der Verringerung der Stehspannung zwischen dem Drain und der Source nicht gelöst werden.
  • Aufgabe der Erfindung ist es, eine Technologie zum Verhindern einer Verringerung der Gatestehspannung und der Stehspannung zwischen dem Drain und der Source sogar dann, wenn der Durchlasswiderstand verringert wird, zu schaffen. Die Aufgabe wird durch eine Halbleitervorrichtung mit den Merkmalen des Anspruchs 1 sowie durch ein Verfahren mit den Merkmalen des Anspruchs 5 gelöst. Die abhängigen Ansprüche sind auf vorteilhafte Weiterbildungen der Erfindung gerichtet.
  • Eine Halbleitervorrichtung, die hier beschrieben ist, enthält einen Wannenbereich vom p-Typ, einen Außerwannenbereich vom n-Typ, einen Innerwannenbereich vom n-Typ, einen Isolierfilm und eine Gateelektrode. Der Wannenbereich vom p-Typ ist von dem Außerwannenbereich vom n-Typ umgeben und liegt zu einer Oberfläche eines Halbleitersubstrats frei. Der Innerwannenbereich vom n-Typ ist von dem Wannenbereich vom p-Typ umgeben und liegt zu der Oberfläche des Halbleitersubstrats frei. Die Gateelektrode liegt durch den Isolierfilm einer Oberfläche des Wannenbereiches vom p-Typ in einem Bereich gegenüber, in dem der Außerwannenbereich vom n-Typ und der Innerwannenbereich vom n-Typ voneinander getrennt sind. Der Außerwannenbereich vom n-Typ enthält einen Verunreinigungsniederkonzentrationsbereich, der den Wannenbereich vom p-Typ kontaktiert, und einen Verunreinigungshochkonzentrationsbereich, der durch den Verunreinigungsniederkonzentrationsbereich von dem Wannenbereich vom p-Typ getrennt ist. Der Verunreinigungsniederkonzentrationsbereich enthält eine Verunreinigung vom n-Typ mit niedrigerer Konzentration als der Verunreinigungshochkonzentrationsbereich.
  • Mit dem obigen Aufbau wird der Durchlasswiderstand aufgrund des Vorhandenseins des Verunreinigungshochkonzentrationsbereiches vom n-Typ verringert, und es kann eine Verringerung der Gatestehspannung durch Verringern einer Potenzialdifferenz über dem Isolierfilm aufgrund des Vorhandenseins des Verunreinigungsniederkonzentrationsbereiches vom n-Typ eingedämmt werden. Da der Verunreinigungsniederkonzentrationsbereich vom n-Typ den Wannenbereich vom p-Typ kontaktiert, wird die Intensität des elektrischen Feldes in der Nähe einer Grenze bzw. Schnittstelle bzw. Grenzfläche zwischen diesen Bereichen verringert, und es tritt weniger wahrscheinlich ein Avalanche-Durchbruch auf, so dass verhindert werden kann, dass ein Strom in den Innerwannenbereich vom n-Typ fließt. Es ist ebenfalls möglich, das Problem einer Verringerung der Stehspannung zwischen dem Drain und der Source zu handhaben.
  • Gemäß einer Ausführungsform schafft der Wannenbereich vom p-Typ einen Körperbereich und der Außerwannenbereich vom n-Typ schafft einen Driftbereich, während der Innerwannenbereich vom n-Typ einen Sourcebereich schafft. Die Struktur der Halbleitervorrichtung ist jedoch nicht auf diese Anordnung beschränkt. Die Technologie, die hier beschrieben ist, kann ebenfalls wirksam für einen Bipolar-FET (sogenannter IGBT (Bipolartransistor mit isoliertem Gate)) verwendet werden, und in diesem Fall schafft der Innerwannenbereich vom n-Typ einen Emitterbereich.
  • Auch wenn der Verunreinigungsniederkonzentrationsbereich vom n-Typ und der Verunreinigungshochkonzentrationsbereich vom n-Typ einander direkt kontaktieren können, kann andererseits ein Verunreinigungsmittelkonzentrationsbereich vom n-Typ zwischen dem Niederkonzentrationsbereich und dem Hochkonzentrationsbereich angeordnet sein. Auch wenn der Mittelkonzentrationsbereich eine einheitliche Verunreinigungskonzentration aufweisen kann, kann sich andererseits dessen Verunreinigungskonzentration graduell oder in Stufen von der Seite des Niederkonzentrationsbereiches zu der Seite des Hochkonzentrationsbereiches erhöhen.
  • Die Erfindung betrifft ebenfalls ein Verfahren zum Herstellen bzw. Erzeugen einer Halbleitervorrichtung. Gemäß dem Herstellungsverfahren wächst ein Kristall eines Halbleiters vom n-Typ auf einer Oberfläche eines Halbleitersubstrats vom n-Typ, ein Teil des Halbleiters vom n-Typ wird von einer Oberfläche des Halbleitersubstrats, auf der der Kristall gewachsen ist, geätzt, ein Kristall eines Halbleiters vom n-Typ wächst erneut auf einer Oberfläche des Halbleitersubstrats, das geätzt wurde, ein Wannenbereich vom p-Typ wird auf einer Oberfläche des Halbleitersubstrats, auf der das Kristall erneut gewachsen ist, ausgebildet, und eine Verunreinigung vom n-Typ wird in einen Teil des Wannenbereichs vom p-Typ injiziert und einer Wärmebehandlung unterzogen. In dem oben beschriebenen Prozess wird die Verunreinigungskonzentration des Halbleiters vom n-Typ, der erneut durch Kristallwachstum gewachsen ist, auf niedriger als die Verunreinigungskonzentration des Halbleiters vom n-Typ, der vor dem Ätzen gewachsen ist, eingestellt. Gemäß dem oben beschriebenen Herstellungsverfahren wird eine Halbleitervorrichtung hergestellt, die den Wannenbereich vom p-Typ, den Außerwannenbereich vom n-Typ, der den Wannenbereich vom p-Typ umgibt, und einen Innerwannenbereich vom n-Typ, der von dem Wannenbereich vom p-Typ umgeben ist, enthält, und bei der der Außerwannenbereich vom n-Typ einen Verunreinigungsniederkonzentrationsbereich, der den Wannenbereich vom p-Typ enthält, und einen Verunreinigungshochkonzentrationsbereich enthält, der durch den Verunreinigungsniederkonzentrationsbereich von dem Wannenbereich vom p-Typ getrennt ist.
  • Figurenliste
  • Merkmale, Vorteile sowie die technische und gewerbliche Bedeutung beispielhafter Ausführungsformen der Erfindung werden im Folgenden mit Bezug auf die zugehörigen Zeichnungen beschrieben, in denen gleiche Bezugszeichen gleiche Elemente bezeichnen. Es zeigen:
    • 1A eine Querschnittsansicht einer Halbleitervorrichtung einer ersten Ausführungsform;
    • 1B eine Grafik, die das Potenzial an jeweiligen Positionen entlang der Linie IB-IB in der Halbleitervorrichtung der 1A zeigt, wenn diese ausgeschaltet ist;
    • 1C eine Grafik, die die Intensität des elektrischen Feldes an jeweiligen Positionen entlang der Line IC-IC in der Halbleitervorrichtung der 1A zeigt, wenn diese ausgeschaltet ist;
    • 2A eine Querschnittsansicht einer Halbleitervorrichtung einer zweiten Ausführungsform;
    • 2B eine Grafik, die die Intensität des elektrischen Feldes in der Halbleitervorrichtung der 2A zeigt, wenn diese ausgeschaltet ist;
    • 3 eine Ansicht, die einen ersten Schritt zeigt, wenn die Halbleitervorrichtung der ersten Ausführungsform hergestellt wird;
    • 4 eine Ansicht, die einen zweiten Schritt zeigt, wenn die Halbleitervorrichtung der ersten Ausführungsform hergestellt wird;
    • 5 eine Ansicht, die einen dritten Schritt zeigt, wenn die Halbleitervorrichtung der ersten Ausführungsform hergestellt wird;
    • 6 eine Ansicht, die einen vierten Schritt zeigt, wenn die Halbleitervorrichtung der ersten Ausführungsform hergestellt wird;
    • 7 eine Ansicht, die einen fünften Schritt zeigt, wenn die Halbleitervorrichtung der ersten Ausführungsform hergestellt wird;
    • 8 eine Ansicht, die einen sechsten Schritt zeigt, wenn die Halbleitervorrichtung der ersten Ausführungsform hergestellt wird;
    • 9 eine Ansicht, die einen siebten Schritt zeigt, wenn die Halbleitervorrichtung der ersten Ausführungsform hergestellt wird;
    • 10 eine Querschnittsansicht einer Halbleitervorrichtung gemäß dem Stand der Technik; und
    • 11 eine Querschnittsansicht einer verbesserten Halbleitervorrichtung gemäß dem Stand der Technik.
  • DETAILLIERTE BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
  • Einige Eigenschaften von Ausführungsformen, die unten beschrieben werden, sind im Folgenden aufgelistet. (1) Ein Driftbereich vom n-Typ stellt einen Außerwannenbereich vom n-Typ bereit. (2) Ein Körperbereich vom p-Typ stellt einen Wannenbereich vom p-Typ bereit. (3) Ein Sourcebereich vom n-Typ stellt einen Innennrannenbereich vom n-Typ bereit. (4) ein Emitterbereich vom n-Typ stellt einen Innerwannenbereich vom n-Typ bereit. (5) Ein Drainbereich vom n-Typ ist auf einer hinteren Fläche eines Halbleitersubstrats des Außerwannenbereiches vom n-Typ ausgebildet, und eine Drainelektrode ist auf der hinteren Fläche des Halbleitersubstrats ausgebildet. (6) Ein Drainbereich vom n-Typ ist auf einer Oberfläche des Halbleitersubstrats des Außerwannenbereiches vom n-Typ ausgebildet, und eine Drainelektrode ist auf der Oberfläche des Halbleitersubstrats ausgebildet. (7) Der Außerwannenbereich vom n-Typ wird durch epitaxiales Wachstum einer Halbleiterschicht auf dem Halbleitersubstrat ausgebildet. (8) Die Halbleiterstruktur wird aus einem Halbleiter mit breiter Bandlücke, der eine breitere Bandlücke als Si aufweist, ausgebildet. (9) Die Halbleiterstruktur wird aus einem Halbleiter ausgebildet, der GaN enthält.
  • 1A zeigt eine Halbleitervorrichtung einer ersten Ausführungsform in einem Querschnitt. In dieser Ausführungsform stellen Außerwannenbereiche 6, 10 vom n-Typ einen Driftbereich vom n-Typ bereit, und ein Wannenbereich 12 vom p-Typ stellt einen Körperbereich vom p-Typ bereit, während ein Innerwannenbereich 14 vom n-Typ einen Sourcebereich vom n-Typ bereitstellt.
  • In 1A bezeichnet das Bezugszeichen 2 eine Drainelektrode, die auf einer hinteren Fläche eines Halbleitersubstrats ausgebildet ist. Das Bezugszeichen 4 bezeichnet einen Drainbereich, der eine Verunreinigung vom n-Typ hoher Konzentration aufweist, die sich im ohmschen Kontakt mit der Drainelektrode 2 befindet. Wie es anhand eines Herstellungsverfahrens, das später beschrieben wird, ersichtlich ist, besteht der Drainbereich 4 aus einem Saatsubstrat, mit dem das epitaxiale Wachstum gestartet wird. Die Halbleitervorrichtung der 1A wird unter Verwendung des Saatsubstrates, das eine geeignete Konzentration der Verunreinigung vom n-Typ aufweist, als der Drainbereich 4 hergestellt.
  • In 1A ist ein Paar Körperbereiche 12, 12 vom p-Typ dargestellt. Die Anzahl der Körperbereiche ist nicht besonders beschränkt, sondern die Technologie, die hier beschrieben ist, kann wirksam für eine Halbleitervorrichtung verwendet werden, die nur einen Körperbereich enthält, oder eine Halbleitervorrichtung, die drei oder mehr Körperbereiche enthält. Der Körperbereich 12 vom p-Typ ist in einem Bereich ausgebildet, der zu einer Oberfläche des Halbleitersubstrats freiliegt, und ist von den Driftbereichen 6, 10 vom n-Typ umgeben. Ein Sourcebereich 14 vom n-Typ ist in einem Bereich ausgebildet, der zu der Oberfläche des Halbleitersubstrats freiliegt, und ist von dem Körperbereich 12 vom p-Typ umgeben. Die Driftbereiche 6, 10 vom n-Typ und der Sourcebereich 14 vom n-Typ sind durch den Körperbereich 12 vom p-Typ voneinander getrennt. Ein Isolierfilm 16 ist auf einer Oberfläche des Körperbereiches 12 vom p-Typ in einem Bereich ausgebildet, in dem der Körperbereich 12 die Driftbereiche 6, 10 vom n-Typ von dem Sourcebereich 14 vom n-Typ trennt, und eine Gateelektrode 18 ist auf einer Oberfläche des Isolierfilms 16 ausgebildet. Eine Sourceelektrode (nicht gezeigt) ist auf der Oberfläche des Halbleitersubstrats derart ausgebildet, dass sich die Sourceelektrode im ohmschen Kontakt mit dem Sourcebereich 14 vom n-Typ befindet. Die Sourceelektrode und die Gateelektrode 18 sind durch einen Zwischenisolierfilm (nicht gezeigt) gegeneinander isoliert. Ein Kontaktbereich, der eine Verunreinigung vom p-Typ hoher Konzentration enthält und sich im ohmschen Kontakt mit der Sourceelektrode befindet, kann in einem Bereich ausgebildet sein, der in dem Körperbereich 12 vom p-Typ angeordnet ist und die Sourceelektrode kontaktiert. Der Körperbereich 12 vom p-Typ muss aufgrund einer Spannung, die an die Gateelektrode 18 angelegt wird, invertiert werden, und die Konzentration der Verunreinigung vom p-Typ ist niedrig; daher kann der Körperbereich 12 vom p-Typ keinen ohmschen Kontakt zu der Sourceelektrode aufweisen, und dessen Potenzial kann instabil sein. Wenn der oben genannte Kontaktbereich bereitgestellt wird, wird das Potenzial des Körperbereiches 12 vom p-Typ gleich dem Potenzial der Sourceelektrode.
  • In der Halbleitervorrichtung der 1A wird der Driftbereich durch einen Verunreinigungsniederkonzentrationsbereich 10 vom n-Typ, der eine Verunreinigung vom n-Typ niedriger Konzentration aufweist, und einen Verunreinigungshochkonzentrationsbereich 6 vom n-Typ, der eine Verunreinigung vom n-Typ hoher Konzentration aufweist, ausgebildet. Die hier genannte hohe Konzentration gibt an, dass die Verunreinigungskonzentration des Bereiches 6 höher als diejenige des Niederkonzentrationsdriftbereiches 10, aber niedriger als diejenige des Drainbereiches 4 ist. Die Verunreinigungskonzentrationen der Driftbereiche 6, 10 liegen innerhalb eines Bereiches, der niedrig genug ist, um eine ausreichende Stehspannung zu gewährleisten, und der Driftbereich ist in den Niederkonzentrationsbereich 10 und den Hochkonzentrationsbereich 6 innerhalb dieses Niedrigkonzentrationsbereiches unterteilt.
  • Der Verunreinigungsniederkonzentrationsbereich 10 vom n-Typ, der einen Teil des Driftbereiches ausbildet, ist in Kontakt zu dem Körperbereich 12 vom p-Typ angeordnet und umgibt den Körperbereich 12 vom p-Typ. Der Verunreinigungshochkonzentrationsbereich 6 vom n-Typ, der den verbleibenden Teil des Driftbereiches ausbildet, ist an einer Position ausgebildet, die durch den Niederkonzentrationsbereich 10 von dem Körperbereich 12 vom p-Typ getrennt ist.
  • Der Hochkonzentrationsdriftbereich 6 enthält einen horizontalen Abschnitt 6a, der auf eine obere Seite des Drainbereiches 4 geschichtet ist, und einen vertikalen Abschnitt 6b, der sich von dem horizontalen Abschnitt 6a in Richtung der Oberfläche des Halbleitersubstrats erstreckt. Die obere Fläche des vertikalen Abschnitts 6b erreicht die Oberfläche des Halbleitersubstrats nicht. Der vertikale Abschnitt 6b ist in einer Lücke zwischen dem Paar Körperbereichen 12, 12 vom p-Typ ausgebildet. Der Niederkonzentrationsdriftbereich 10 ist auf einer Oberfläche des Hochkonzentrationsdriftbereiches 6 ausgebildet. Der Niederkonzentrationsdriftbereich 10 enthält einen horizontalen Abschnitt 10a, der eine Oberfläche der Hochkonzentrationshorizontalschicht 6a bedeckt, einen vertikalen Abschnitt 10b, der sich entlang einer Seitenfläche des Hochkonzentrationsvertikalabschnitts 6b erstreckt, und einen oberen horizontalen Abschnitt 10c, der die obere Fläche des Hochkonzentrationsvertikalabschnitts 6b bedeckt. Der Niederkonzentrationshorizontalabschnitt 10a kontaktiert einen Boden des Körperbereiches 12 vom p-Typ. Der Niederkonzentrationsvertikalabschnitt 10b kontaktiert eine Seitenfläche des Körperbereiches 12 vom p-Typ. Der obere Niederkonzentrationshorizontalabschnitt 10c liegt zu der Oberfläche des Halbleitersubstrats frei und kontaktiert den Isolierfilm 16. In dieser Ausführungsform ist eine Lücke zwischen dem Paar Körperbereichen 12, 12 vom p-Typ angeordnet, und der Isolierfilm 16 und die Gateelektrode 18 erstrecken sich über der Lücke zwischen den benachbarten Körperbereichen 12, 12 vom p-Typ. In der Lücke liegt der obere horizontale Abschnitt 10c des Niederkonzentrationsdriftbereiches 10 zu der Oberfläche des Halbleitersubstrats frei. Das heißt, die untere Fläche des Isolierfilms 16 kontaktiert den Niederkonzentrationsdriftbereich 10. Mit dieser Anordnung wird eine Potenzialdifferenz, die in dem Isolierfilm 16 auftritt, verringert.
  • Wenn eine positive Spannung an die Gateelektrode 18 angelegt wird, wird der Körperbereich 12 vom p-Typ in einem Bereich, der dem Isolierfilm 16 gegenüberliegt, invertiert, und der Widerstand zwischen dem Sourcebereich 14 vom n-Typ und den Driftbereichen 6, 10 vom n-Typ wird verringert. Als Ergebnis fließt ein Strom zwischen der Sourceelektrode und der Drainelektrode 2. Da der Verunreinigungshochkonzentrationsbereich 6 in dem Strompfad vorhanden ist, wird der Widerstand zwischen der Source und dem Drain verringert. Somit ist der Durchlasswiderstand der Halbleitervorrichtung der 1A niedrig.
  • Wenn keine positive Spannung an die Gateelektrode 18 angelegt ist, ist eine hohe Spannung an die Drainelektrode 2 angelegt, und die Sourceelektrode und die Gateelektrode 18 sind geerdet. Unter dieser Bedingung wird eine Potenzialdifferenz zwischen der Oberfläche und der hinteren Fläche des Isolierfilms 16 erhöht, und es fließt mit höherer Wahrscheinlichkeit ein Strom in die Gateelektrode 18. 1B zeigt Änderungen des Potenzials innerhalb der Halbleitervorrichtung unter der obigen Bedingung und zeigt Potenziale an jeweiligen Positionen entlang der Linie IB-IB der 1A. In 1B gibt die Kennlinie C1 das Potenzial in dem Fall der Halbleitervorrichtung der 1A an, und die Kennlinie C2 gibt das Potenzial in dem Fall (Vergleichsbeispiel) an, bei dem es keinen Niederkonzentrationsdriftbereich 10 gibt und ein Raum zwischen dem Drainbereich 4 und dem Körperbereich 12 vom p-Typ mit dem Hochkonzentrationsdriftbereich 6 gefüllt ist. V1 gibt eine Potenzialdifferenz an, die in dem Fall der 1A zwischen der Oberfläche und der hinteren Fläche des Isolierfilms 16 auftritt. Andererseits gibt V2 eine Potenzialdifferenz an, die in dem Fall des Vergleichsbeispiels zwischen der Oberfläche und der hinteren Fläche des Isolierfilms 16 auftritt. Offensichtlich ist V1 kleiner als V2. Wenn der Niederkonzentrationsdriftbereich 10 verwendet wird, kann eine Verringerung der Gatestehspannung verhindert werden. Auch wenn es in den Zeichnungen nicht dargestellt ist, kann eine Erhöhung des Durchlasswiderstands in dem Fall, in dem der Niederkonzentrationsdriftbereich 10 verwendet wird, auf ein vernachlässigbares Ausmaß im Vergleich zu dem Durchlasswiderstand des Vergleichsbeispiels verringert werden.
  • Wenn keine positive Spannung an die Gateelektrode 18 angelegt ist, ist eine hohe Spannung an die Drainelektrode 2 angelegt, und die Sourceelektrode und die Gateelektrode 18 sind geerdet. Unter dieser Bedingung konzentriert sich ein elektrisches Feld wahrscheinlich in der Nähe einer Grenze zwischen dem Körperbereich 12 vom p-Typ und dem Bereich vom n-Typ. Die Kennlinie C3 in 1C gibt die Intensität des elektrischen Feldes an, das an einer Grenze zwischen dem Körperbereich 12 vom p-Typ und dem Niederkonzentrationsdriftbereich 10 vom n-Typ (die in 1A einander kontaktieren) der Halbleitervorrichtung der 1A erzeugt wird, und E3 gibt die maximale elektrische Feldintensität an. Die Kennlinie C3 der 1C zeigt die Intensität des elektrischen Feldes, das an jeweiligen Positionen entlang der Linie IC-IC der 1A erzeugt wird. Die Kennlinie C4 gibt die Intensität eines elektrischen Feldes an, das an einer Grenze zwischen dem Körperbereich 12 vom p-Typ und dem Driftbereich 6 vom n-Typ erzeugt wird (der Niederkonzentrationsdriftbereich 10 ist in dem Vergleichsbeispiel nicht vorhanden), und E4 gibt die maximale elektrische Feldintensität an. Offensichtlich ist E3 kleiner als E4. Wenn somit der Niederkonzentrationsdriftbereich 10 verwendet wird, kann eine Verringerung der Stehspannung zwischen der Source und dem Drain verhindert werden.
  • Bei einer zweiten Ausführungsform ist ein Mittelkonzentrationsdriftbereich 8 vom n-Typ zwischen einem Niederkonzentrationsdriftbereich 10 vom n-Typ und einem Hochkonzentrationsdriftbereich 6 vom n-Typ ausgebildet, wie es in 2A gezeigt ist. In 2B, die 1C entspricht, sind die Kennlinien C3, C4 diejenigen, die oben mit Bezug auf 1C beschrieben wurden. Die Kennlinie C5 gibt die elektrische Feldintensität der Halbleitervorrichtung der 2A an, und E5 gibt die maximale elektrische Feldintensität der Halbleitervorrichtung der 2A an. Die Kennlinie C5 der 2B zeigt die Intensität des elektrischen Feldes, das an jeweiligen Positionen entlang der Linie IIB-IIB in 2A erzeugt wird. Offensichtlich ist E5 kleiner als E4 und kleiner als E3. Wenn der Mittelkonzentrationsdriftbereich 8 zwischen dem Niederkonzentrationsdriftbereich 10 und dem Hochkonzentrationsdriftbereich 6 hinzugefügt wird, wird die Stehspannung zwischen der Source und dem Drain verbessert.
  • Auch wenn eine einzelne Schicht eines Mittelkonzentrationsdriftbereiches 8 zwischen dem Hochkonzentrationsdriftbereich 6 und dem Niederkonzentrationsdriftbereich 10 in 2A hinzugefügt ist, können alternativ zwei oder mehr Schichten von Mittelkonzentrationsdriftbereichen, die unterschiedliche Verunreinigungskonzentrationen aufweisen, vorhanden sein. In diesem Fall ist es vorteilhaft, wenn die Verunreinigungskonzentration der Mittelkonzentrationsdriftbereiche graduell oder in Stufen von der Seite des Hochkonzentrationsdriftbereiches 6 in Richtung der Seite des Niederkonzentrationsdriftbereiches 10 verringert wird.
  • In den ersten und zweiten Ausführungsformen wird diese Technologie für monopolare FETs verwendet. Diese Technologie kann jedoch auch für Bipolartransistoren verwendet werden. Der FET, der in dieser Beschreibung genannt ist, ist nicht auf einen monopolaren Transistor beschränkt, sondern beinhaltet beispielsweise einen IGBT. Auch wenn in den ersten und zweiten Ausführungsformen der Drainbereich 4 und die Drainelektrode 2 auf der hinteren Fläche des Halbleitersubstrats ausgebildet sind, können alternativ der Drainbereich 4 und die Drainelektrode 2 auf der Oberfläche des Halbleitersubstrats ausgebildet sein. Es kann beispielsweise ein Drainbereich 4 an einer Position zwischen einem Paar Wannenbereiche 12, 12 vom p-Typ angeordnet sein, die zu der Oberfläche des Halbleitersubstrats freiliegt, und es kann eine Drainelektrode 2 auf der Oberfläche des Drainbereiches 4 angeordnet sein. Die Gateelektrode 18 und der Isolierfilm 16 müssen nur in einem Bereich ausgebildet werden, der einem Bereich des Wannenbereiches 12 vom p-Typ , der den Sourcebereich 14 von dem Driftbereich 10 trennt, gegenüberliegt, und muss nicht über einer Lücke zwischen dem Paar Wannenbereichen 12, 12 vom p-Typ ausgebildet sein. Die Driftelektrode kann auf der Oberfläche des Halbleitersubstrats angeordnet sein, so dass sie keine störende Beeinflussung auf die Gateelektrode 18 ausübt.
  • Wie es später beschrieben wird, sind der Drainbereich 4, die Driftbereiche 6, 8, 10, der Körperbereich 12 und der Sourcebereich 14 aus GaN ausgebildet. GaN weist einen hohen Widerstand gegenüber einem Durchbruch auf, und die Halbleitervorrichtung, die aus GaN ausgebildet ist, wird wahrscheinlicher bei einer Bedingung verwendet, bei der eine hohe Spannung an die Vorrichtung angelegt wird, im Vergleich zu einer Halbleitervorrichtung, die aus Si ausgebildet ist. Daher tritt wahrscheinlich eine große Potenzialdifferenz in dem Isolierfilm 16 auf, und die Gatestehspannung stellt wahrscheinlich ein Problem dar. Dieses Problem ist bei GaN nicht vorhanden, sondern ist Halbleitern mit breiter Bandlücke, die eine breitere Bandlücke als Si aufweisen, gemeinsam. Die Technologie, die hier beschrieben ist, ist für Halbleitervorrichtungen nützlich, die aus einem Halbleiter der III-V-Gruppe besteht, beispielsweise einem Nitrid-Halbleiter, der eine breite Bandlücke aufweist, Siliziumcarbid, Diamant oder Ähnliches.
  • Das Herstellungsverfahren der Halbleitervorrichtung der ersten Ausführungsform wird im Folgenden beschrieben. Gemäß 3 wird ein Saatsubstrat 4A als ein Startsubstrat für ein epitaxiales Wachstum vorbereitet. Da das Saatsubstrat 4A später der Drainbereich 4 sein wird, wird ein Substrat, das eine Verunreinigung vom n-Typ mit einer Konzentration enthält, die für den Drainbereich 4 geeignet ist, als das Saatsubstrat 4A ausgewählt. Bei einer tatsächlichen Herstellung bildet die hintere Fläche des Saatsubstrats 4a nach einer Folge von Prozessschritten die Erde, so dass die Dicke des Drainbereiches 4 geeignet eingestellt wird. Die Dicke des Saatsubstrats 4A in jeder Stufe der 3 bis 9 ist größer als die Dicke, die in den Zeichnungen dargestellt ist. Dann wird eine GaN-Kristallschicht 6A, die eine Verunreinigung vom n-Typ enthält, durch epitaxiales Wachstum auf einer (oberen) Oberfläche des Saatsubstrats 4A ausgebildet. In dieser Stufe wächst das Kristall, bis es die Position der Oberseite des vertikalen Abschnitts, der mit dem Bezugszeichen 6b in 1 bezeichnet ist, erreicht. Da die GaN-Kristallschicht 6a später der Hochkonzentrationsdriftbereich 6 sein wird, wird der Kristallwachstumsprozess derart eingestellt, dass ein Kristall aus GaN, das eine Verunreinigung vom n-Typ mit einer Konzentration enthält, die für den Hochkonzentrationsdriftbereich 6 geeignet ist, wächst.
  • Gemäß 4 wird eine Maskenschicht über den gesamten Bereich der Oberfläche der GaN-Kristallschicht 6A ausgebildet, und die Maskenschicht, die auf einem anderen Abschnitt als auf einem Bereich ausgebildet ist, in dem der vertikale Abschnitt 6b ausgebildet wird, wird entfernt, so dass eine Maskenschicht 20, die nur den Bereich der Ausbildung des vertikalen Abschnitts 6b bedeckt, ausgebildet wird. Gemäß 5 wird ein anisotropes Ätzen zum Ätzen der GaN-Kristallschicht 6A, ohne die Maskenschicht 20 zu ätzen, durchgeführt. Als Ergebnis wird der vertikale Abschnitt 6b unterhalb der Maskenschicht 20 ausgebildet. Das anisotrope Ätzen wird durchgeführt, bis die Dicke des horizontalen Abschnitts 6a gleich einem erwarteten Wert wird. Gemäß 6 wird die Maskenschicht 20, die in 5 gezeigt ist, entfernt, und es wird ein epitaxiales Wachsen (ein anderer Kristallwachstumsprozess) einer GaN-Kristallschicht durchgeführt. Zu diesem Zeitpunkt wird der Kristallwachstumsprozess derart eingestellt, dass ein Kristall aus GaN, der eine Verunreinigung vom n-Typ mit einer Konzentration enthält, die für den Niederkonzentrationsdriftbereich 10 geeignet ist, wächst. Als Ergebnis wächst der horizontale Abschnitt 10a auf einer Oberfläche des horizontalen Abschnitts 6a, und der vertikale Abschnitt 10b wächst auf jeder Seitenfläche des vertikalen Abschnitts 6b, während der obere horizontale Abschnitt 10c auf der oberen Fläche des vertikalen Abschnitts 6b wächst.
  • Gemäß 7 wird die GaN-Schicht 12A, die eine Verunreinigung vom p-Typ mit einer Konzentration enthält, die für den Wannenbereich 12 vom p-Typ geeignet ist, mittels Kristallwachstum ausgebildet (drittes Kristallwachstum). Gemäß 8 wird die GaN-Schicht 12A vom p-Typ geätzt, wobei mit ihrer (oberen) Oberfläche gestartet wird, so dass der obere horizontale Abschnitt 10c freigelegt wird. Als Ergebnis werden die Wannenbereiche 12, 12 vom p-Typ, die zu der Oberfläche des Halbleitersubstrats freiliegen, ausgebildet.
  • Gemäß 9 wird eine Verunreinigung vom n-Typ in einen Bereich injiziert, der zu einer Oberfläche eines Teils jedes Wannenbereiches 12 vom p-Typ freiliegt, und wird mittels Wärmebehandlung aktiviert, so dass der Sourcebereich 14 vom n-Typ ausgebildet wird. Dann wird der Isolierfilm 16 mittels eines CVD-Verfahrens oder Ähnlichem ausgebildet, und die Gateelektrode 18 wird mittels eines Abhebungsverfahrens (Lift-off) oder Ähnlichem ausgebildet. Außerdem wird ein Zwischenisolierfilm (nicht gezeigt) ausgebildet, bei dem eine Öffnung, die den Sourcebereich 14 erreicht, bereitgestellt wird, und es wird eine Sourceelektrode (nicht gezeigt), die durch die Öffnung verläuft, ausgebildet. Dann wird die hintere Fläche des Saatsubstrats 4A geerdet, so dass die Dicke des Drainbereiches 4 geeignet eingestellt wird, und die Drainelektrode 2 wird auf der hinteren Fläche des Drainbereiches 4 ausgebildet. Auf die oben beschriebene Weise wird die Halbleitervorrichtung, die in 1 gezeigt ist, hergestellt.

Claims (5)

  1. Halbleitervorrichtung, die aufweist: einen Außerwannenbereich vom n-Typ (6, 10); einen Wannenbereich vom p-Typ (12), der von dem Außerwannenbereich vom n-Typ (6, 10) umgeben ist und zu einer Oberfläche eines Halbleitersubstrats freiliegt; einen Innerwannenbereich vom n-Typ (14), der von dem Wannenbereich vom p-Typ (12) umgeben ist und zu der Oberfläche des Halbleitersubstrats freiliegt; und eine Gateelektrode (18), die durch einen Isolierfilm (16) einer Oberfläche des Wannenbereiches vom p-Typ (12) in einem Bereich gegenüberliegt, in dem der Außerwannenbereich vom n-Typ (6, 10) und der Innerwannenbereich vom n-Typ (14) voneinander getrennt sind, wobei der Außerwannenbereich vom n-Typ (6, 10) einen Verunreinigungsniederkonzentrationsbereich (10), der den Wannenbereich vom p-Typ (12) kontaktiert, und einen Verunreinigungshochkonzentrationsbereich (6) enthält, der durch den Verunreinigungsniederkonzentrationsbereich (10) von dem Wannenbereich vom p-Typ (12) getrennt ist, wobei der Verunreinigungsniederkonzentrationsbereich (10) eine niedrigere Konzentration einer Verunreinigung vom n-Typ als der Verunreinigungshochkonzentrationsbereich (6) enthält, der Verunreinigungshochkonzentrationsbereich (6) einen horizontalen Abschnitt (6a) und einen vertikalen Abschnitt (6b) enthält, und der vertikale Abschnitt (6b) sich von dem horizontalen Abschnitt (6a) in Richtung der Oberfläche des Halbleitersubstrats erstreckt und den Wannenbereich vom p-Typ (12) über den Verunreinigungsniederkonzentrationsbereich (10) umgibt.
  2. Halbleitervorrichtung nach Anspruch 1, wobei ein Verunreinigungsmittelkonzentrationsbereich (8) zwischen dem Verunreinigungsniederkonzentrationsbereich (10) und dem Verunreinigungshochkonzentrationsbereich (6) angeordnet ist.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei der Außerwannenbereich vom n-Typ (6, 10) einen epitaxial gewachsenen Nitrid-Halbleiter aufweist.
  4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, wobei sich der Isolierfilm (16) und die Gateelektrode (18) über einer Lücke zwischen benachbarten Wannenbereichen vom p-Typ (12) erstrecken und der Verunreinigungsniederkonzentrationsbereich (10) den Isolierfilm (16) in der Lücke kontaktiert.
  5. Verfahren zum Herstellen einer Halbleitervorrichtung, das aufweist: Wachsen eines Kristalls eines ersten Halbleiters vom n-Typ (6A) auf einer Oberfläche eines Halbleitersubstrats vom n-Typ (4A); erstes Ätzen eines Teils des ersten Halbleiters vom n-Typ (6A) beginnend von einer Oberfläche des ersten Halbleiters vom n-Typ (6A), um einen horizontalen Abschnitt (6a) und einen vertikalen Abschnitt (6b) des ersten Halbleiters vom n-Typ (6A) zu erhalten, wobei sich der vertikale Abschnitt (6b) von dem horizontalen Abschnitt (6a) in Richtung der Oberfläche des ersten Halbleiters vom n-Typ (6A) erstreckt; erneutes Wachsen eines Kristalls eines zweiten Halbleiters vom n-Typ (10) auf der Oberfläche des ersten Halbleiters vom n-Typ (6A), der geätzt wurde; Ausbilden eines Wannenbereiches vom p-Typ (12) auf einer Oberfläche des zweiten Halbleiters vom n-Typ (10); zweites Ätzen eines Teils des Wannenbereiches vom p-Typ (12), so dass der Abschnitt des zweiten Halbleiters vom n-Typ (10), der eine obere Fläche des vertikalen Abschnitts (6b) bedeckt, freiliegt; und Injizieren einer Verunreinigung vom n-Typ in einen Teil des Wannenbereiches vom p-Typ (12), der nach dem zweiten Ätzen verbleibt, und Durchführen einer Wärmebehandlung, wobei eine Verunreinigungskonzentration des zweiten Halbleiters vom n-Typ (10), der erneut durch Kristallwachstum gewachsen ist, kleiner ist als eine Verunreinigungskonzentration des ersten Halbleiters vom n-Typ (6), der vor dem ersten Ätzen gewachsen ist.
DE102017217234.7A 2016-10-07 2017-09-27 Halbleitervorrichtung und herstellungsverfahren Active DE102017217234B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-199498 2016-10-07
JP2016199498A JP6530361B2 (ja) 2016-10-07 2016-10-07 半導体装置

Publications (2)

Publication Number Publication Date
DE102017217234A1 DE102017217234A1 (de) 2018-04-12
DE102017217234B4 true DE102017217234B4 (de) 2022-06-23

Family

ID=61696011

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017217234.7A Active DE102017217234B4 (de) 2016-10-07 2017-09-27 Halbleitervorrichtung und herstellungsverfahren

Country Status (5)

Country Link
US (1) US10256295B2 (de)
JP (1) JP6530361B2 (de)
KR (1) KR102019768B1 (de)
CN (1) CN107919384B (de)
DE (1) DE102017217234B4 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7052659B2 (ja) * 2018-09-20 2022-04-12 株式会社デンソー 窒化物半導体装置とその製造方法
DE102019204100A1 (de) * 2019-03-26 2020-10-01 Robert Bosch Gmbh Leistungstransistorzelle für Batteriesysteme
CN112447842A (zh) * 2019-08-28 2021-03-05 比亚迪半导体股份有限公司 平面栅mosfet及其制造方法
JP7414499B2 (ja) 2019-12-05 2024-01-16 株式会社豊田中央研究所 窒化物半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070194346A1 (en) 2006-02-21 2007-08-23 Takuo Nagase Semiconductor device and inverter device using the same
US20080102585A1 (en) 2006-10-30 2008-05-01 Denso Corporation Method of manufacturing silicon carbide semiconductor device
JP2012064741A (ja) 2010-09-16 2012-03-29 Mitsubishi Electric Corp 半導体装置およびその製造方法
US20150162431A1 (en) 2013-12-09 2015-06-11 Micrel, Inc. Planar vertical dmos transistor with reduced gate charge

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5742164A (en) * 1980-08-27 1982-03-09 Hitachi Ltd Semiconductor device
US5939752A (en) * 1995-12-12 1999-08-17 Siliconix Incorporated Low voltage MOSFET with low on-resistance and high breakdown voltage
US8952391B2 (en) * 2002-10-18 2015-02-10 National Institute Of Advanced Industrial Science And Technology Silicon carbide semiconductor device and its manufacturing method
WO2006068265A1 (en) * 2004-12-24 2006-06-29 Ricoh Company, Ltd. Semiconductor device
JP4904716B2 (ja) * 2005-05-09 2012-03-28 住友電気工業株式会社 縦型トランジスタ
JP5374011B2 (ja) * 2005-11-28 2013-12-25 住友電気工業株式会社 窒化物半導体装置
JP2009076762A (ja) * 2007-09-21 2009-04-09 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP5682098B2 (ja) * 2008-09-09 2015-03-11 住友電気工業株式会社 ウェル構造，その形成方法および半導体デバイス
JP2010232355A (ja) * 2009-03-26 2010-10-14 Toshiba Corp 半導体装置
JP2012124207A (ja) * 2010-12-06 2012-06-28 Toshiba Corp 半導体装置
JP2014131008A (ja) * 2012-11-29 2014-07-10 Fuji Electric Co Ltd ワイドバンドギャップ半導体装置
DE112012007275T5 (de) * 2012-12-28 2015-11-12 Hitachi, Ltd. Siliziumcarbid-Halbleitervorrichtung und Herstellungsverfahren dafür
TWI626746B (zh) * 2014-04-03 2018-06-11 財團法人工業技術研究院 半導體結構
WO2016076055A1 (ja) * 2014-11-12 2016-05-19 富士電機株式会社 炭化珪素半導体スイッチング素子およびその製造方法
CN104538450A (zh) * 2014-12-29 2015-04-22 中国科学院半导体研究所 具有低特征导通电阻的SiC VDMOSFET结构及其制造方法
CN104851915B (zh) * 2015-04-17 2018-04-17 西安交通大学 槽栅型化合物半导体功率vdmos器件及提高其击穿电压的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070194346A1 (en) 2006-02-21 2007-08-23 Takuo Nagase Semiconductor device and inverter device using the same
US20080102585A1 (en) 2006-10-30 2008-05-01 Denso Corporation Method of manufacturing silicon carbide semiconductor device
JP2012064741A (ja) 2010-09-16 2012-03-29 Mitsubishi Electric Corp 半導体装置およびその製造方法
US20150162431A1 (en) 2013-12-09 2015-06-11 Micrel, Inc. Planar vertical dmos transistor with reduced gate charge

Also Published As

Publication number Publication date
KR102019768B1 (ko) 2019-09-09
JP2018060985A (ja) 2018-04-12
DE102017217234A1 (de) 2018-04-12
KR20180038966A (ko) 2018-04-17
US20180102405A1 (en) 2018-04-12
US10256295B2 (en) 2019-04-09
CN107919384A (zh) 2018-04-17
CN107919384B (zh) 2020-11-06
JP6530361B2 (ja) 2019-06-12

Similar Documents

Publication Publication Date Title
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE102007036147B4 (de) Verfahren zum Herstellen eines Halbleiterkörpers mit einer Rekombinationszone
DE102017217234B4 (de) Halbleitervorrichtung und herstellungsverfahren
DE102011085331B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102017216930B4 (de) Halbleitervorrichtung und Verfahren zur Fertigung dieser
DE102008000660A1 (de) Siliziumkarbid-Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102017216923B4 (de) Halbleitervorrichtung
DE112014006030B4 (de) Herstellungsverfahren einer Halbleitereinrichtung des isolierten Gatetyps und Halbleitereinrichtung des isolierten Gatetyps
DE4212829A1 (de) Verfahren zur herstellung von metall-oxid-halbleiter-feldeffekttransistoren
DE112013006558T5 (de) Siliziumcarbidhalbleitervorrichtung
DE102017221950B4 (de) Halbleitervorrichtung
DE102014108625A1 (de) Gate-stack für selbstsperrenden verbundhalbleitertransistor
DE102015101692B4 (de) Verfahren zum erzeugen eines grabens unter verwendung von epitaktischem lateralem überwachsen und tiefe vertikale grabenstruktur
DE102014209931A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102019004795A1 (de) Kurzschlussleistung für siliciumcarbid-halbleitervorrichtung
DE112018008178T5 (de) Halbleitereinheit
DE112018003459T5 (de) Halbleitervorrichtung und verfahren zum herstellen derselben
DE102014114312A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102016118543A1 (de) Halbleiterbauelemente, leistungshalbleiterbauelemente und verfahren zum bilden eines halbleiterbauelements
DE102015120148A1 (de) Halbleiterbauelement und Verfahren zur Herstellung von Halbleiterbauelement
DE102019107294A1 (de) Halbleitervorrichtung und Herstellungsverfahren für eine Halbleitervorrichtung
DE112017000947T5 (de) Verbindungshalbleitervorrichtung und herstellungsverfahren für dieverbindungshalbleitervorrichtung
DE112017003513B4 (de) Halbleitereinheit und Verfahren zur Herstellung derselben
DE2833068A1 (de) Integrierte halbleitervorrichtung
EP1772906A1 (de) Hochvolt-Feldeffekttransistor und Verfahren zur Herstellung eines Hochvolt-Feldeffekttransistors

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R081 Change of applicant/patentee

Owner name: DENSO CORPORATION, KARIYA-CITY, JP

Free format text: FORMER OWNER: TOYOTA JIDOSHA KABUSHIKI KAISHA, TOYOTA-SHI, AICHI-KEN, JP

R082 Change of representative

Representative=s name: WINTER, BRANDL, FUERNISS, HUEBNER, ROESS, KAIS, DE

Representative=s name: WINTER, BRANDL - PARTNERSCHAFT MBB, PATENTANWA, DE

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final