DE102019107294A1 - Halbleitervorrichtung und Herstellungsverfahren für eine Halbleitervorrichtung - Google Patents

Halbleitervorrichtung und Herstellungsverfahren für eine Halbleitervorrichtung Download PDF

Info

Publication number
DE102019107294A1
DE102019107294A1 DE102019107294.8A DE102019107294A DE102019107294A1 DE 102019107294 A1 DE102019107294 A1 DE 102019107294A1 DE 102019107294 A DE102019107294 A DE 102019107294A DE 102019107294 A1 DE102019107294 A1 DE 102019107294A1
Authority
DE
Germany
Prior art keywords
layer
withstand voltage
drift
drift layer
type impurity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102019107294.8A
Other languages
English (en)
Inventor
Atsushi Watanabe
Hiroyuki Ueda
Tomohiko Mori
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of DE102019107294A1 publication Critical patent/DE102019107294A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0865—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Eine Halbleitervorrichtung umfasst eine n-leitende erste Drift-Schicht, eine i-Typ-oder eine n-Typ-Stehspannungsschicht, die auf der ersten Drift-Schicht angeordnet ist, eine p-Typ-Body-Schicht, die auf der Stehspannungsschicht angeordnet ist, eine n-leitende zweite Drift-Schicht, die auf der ersten Drift-Schicht angeordnet ist, in Kontakt mit Seitenflächen der Stehspannungsschicht und der Body-Schicht ist, eine n-Typ-Source-Schicht, die auf der Body-Schicht angeordnet ist, von der ersten Drift-Schicht, der zweiten Drift-Schicht, und der Stehspannungsschicht durch die Body-Schicht separiert ist, und eine Gateelektrode, die der Body-Schicht durch einen Gateisolationsfilm gegenüberliegt, wobei die Body-Schicht zwischen der zweiten Drift-Schicht und der Source-Schicht positioniert ist. Die Stehspannungsschicht ist aus einem Material hergestellt, das eine größere Bandlücke aufweist, als das der ersten Drift-Schicht.

Description

  • TECHNISCHER HINTERGRUND DER ERFINDUNG
  • Technischer Bereich der Erfindung
  • Die Erfindung betrifft eine Halbleitervorrichtung und ein Verfahren für eine Halbleitervorrichtung.
  • Beschreibung bekannter Technik
  • „Entwicklung von SiO2/GaN-MOSFETs auf einer homo-epitaktischen GaN-Schicht“ von Katsunori UENO in OYO-BUTSURI, Vol. 86, Nr. 05, Seiten 376-380 (2017) offenbart eine MOS-Bauart-Halbleitervorrichtung. Diese Halbleitervorrichtung umfasst eine erste Drift-Schicht (eine n--GaN-Schicht), eine Body-Schicht (eine p-Wanne), eine zweite Drift-Schicht (einen JFET-Abschnitt), eine Source-Schicht, und eine Gateelektrode. Die Body-Schicht ist auf der ersten Drift-Schicht angeordnet. Die zweite Drift-Schicht ist auf der ersten Drift-Schicht angeordnet und ist in Kontakt mit einer Seitenfläche der Body-Schicht. Die Source-Schicht ist auf der Body-Schicht angeordnet und ist von der ersten Drift-Schicht und der zweiten Drift-Schicht durch die Body-Schicht separiert. Die Gateelektrode liegt der Body-Schicht durch einen Gateisolationsfilm gegenüber, wobei die Body-Schicht zwischen der Source-Schicht und der zweiten Drift-Schicht positioniert ist. Wenn ein gegebenes Potenzial an die Gateelektrode angelegt wird, wird ein Kanal in der Body-Schicht ausgebildet, und die Source-Schicht und die zweite Drift-Schicht sind miteinander verbunden. In Folge fließt ein Strom zwischen der Source-Schicht und der ersten Drift-Schicht.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Wenn eine Halbleitervorrichtung, die in „Entwicklung von SiO2/GaN-MOSFETs auf einer homo-epitaktischen GaN-Schicht“ von Katsunori UENO in OYO-BUTSURI, Vol. 86, Nr. 05, Seiten 376-380 (2017) beschrieben ist, ausgeschalten wird, breitet sich eine Verarmungsschicht von einer Grenzfläche zwischen einer Body-Schicht und einer ersten Drift-Schicht in Richtung ihrer Umgebung aus. Ein hohes elektrisches Feld tendiert daher in der ersten Drift-Schicht nahe der Grenzfläche generiert zu werden. Wenn ein überaus hohes elektrisches Feld in der ersten Drift-Schicht generiert wird, kann eine Stehspannung der Halbleitervorrichtung beeinträchtigt werden. Daher ist in der Beschreibung eine Halbleitervorrichtung mit hoher Stehspannung vorgeschlagen.
  • Eine Halbleitervorrichtung gemäß einem ersten Aspekt, der in der Beschreibung offenbart ist, umfasst eine erste Drift-Schicht, eine Stehspannungsschicht, eine Body-Schicht, eine zweite Drift-Schicht, eine Source-Schicht, und eine Gateelektrode. Die erste Drift-Schicht umfasst eine n-Typ-Verunreinigung. Die Stehspannungsschicht ist auf der ersten Drift-Schicht angeordnet und umfasst eine i-Typ- oder die n-Typ-Verunreinigung. Die Body-Schicht ist auf der Stehspannungsschicht angeordnet und umfasst eine p-Typ-Verunreinigung. Die zweite Drift-Schicht ist auf der ersten Drift-Schicht angeordnet, ist in Kontakt mit einer Seitenfläche der Stehspannungsschicht und einer Seitenfläche der Body-Schicht, und umfasst die n-Typ-Verunreinigung. Die Source-Schicht ist auf der Body-Schicht angeordnet, ist von der ersten Drift-Schicht, der zweiten Drift-Schicht und der Stehspannungsschicht durch die Body-Schicht separiert, und umfasst die n-Typ-Verunreinigung. Die Gateelektrode liegt der Body-Schicht durch einen Gateisolationsfilm gegenüber, wobei die Body-Schicht zwischen der zweiten Drift-Schicht und der Source-Schicht positioniert ist. Die Stehspannungsschicht ist aus einem Material hergestellt, das eine größere Bandlücke aufweist, als das der ersten Drift-Schicht.
  • Die Stehspannungsschicht kann unter der gesamten Body-Schicht oder unter einem Abschnitt der Body-Schicht angeordnet sein.
  • In dem obigen Aspekt kann die Stehspannungsschicht in Kontakt mit einem Endabschnitt einer unteren Fläche der Body-Schicht und einer Seite der zweiten Drift-Schicht sein.
  • In dem obigen Aspekt kann die erste Drift-Schicht aus GaN hergestellt sein, und die Stehspannungsschicht kann aus AlGaN oder AIN hergestellt sein.
  • In dem obigen Aspekt kann eine Konzentration der n-Typ-Verunreinigung in der Stehspannungsschicht kleiner als eine Konzentration der n-Typ-Verunreinigung in der ersten Drift-Schicht sein.
  • In dem obigen Aspekt kann eine Konzentration der n-Typ-Verunreinigung in der zweiten Drift-Schicht kleiner als die Konzentration der n-Typ-Verunreinigung in der ersten Drift-Schicht sein.
  • In dem obigen Aspekt kann die Body-Schicht eine erste Body-Schicht und eine zweite Body-Schicht umfassen. Die erste Body-Schicht ist auf der Stehspannungsschicht angeordnet, und die zweite Body-Schicht umfasst die p-Typ-Verunreinigung in geringerer Konzentration als die der ersten Body-Schicht, ist auf der ersten Body-Schicht angeordnet, und liegt der Gateelektrode gegenüber zwischen der zweiten Drift-Schicht und der Source-Schicht.
  • Die Halbleitervorrichtung gemäß dem obigen Aspekt kann ferner eine Drain-Schicht umfassen. Die Drain-Schicht ist in Kontakt mit einem Boden der ersten Drift-Schicht und umfasst die n-Typ-Verunreinigung in höherer Konzentration als die der ersten Drift-Schicht.
  • Ein Herstellungsverfahren für eine Halbleitervorrichtung gemäß einem zweiten Aspekt, der in der Beschreibung offenbart ist, umfasst ein Ermöglichen einer Stehspannungsschicht auf einer ersten Drift-Schicht zu wachsen, wobei die Stehspannungsschicht aus AlGaN hergestellt ist und eine i-Typ- oder eine n-Typ-Verunreinigung umfasst, wobei die erste Drift-Schicht aus GaN hergestellt ist und die n-Typ-Verunreinigung umfasst, ein Ausbilden einer Body-Schicht auf der Stehspannungsschicht, wobei die Body-Schicht eine p-Typ-Verunreinigung umfasst, ein Ausbilden einer Öffnung durch Ätzen, wobei die Öffnung die Body-Schicht und die Stehspannungsschicht durchdringt und die erste Drift-Schicht erreicht, ein Ausbilden einer zweiten Drift-Schicht innerhalb der Öffnung, wobei die zweite Drift-Schicht die n-Typ-Verunreinigung umfasst, ein Ausbilden einer Source-Schicht, die die n-Typ-Verunreinigung umfasst und von der ersten Drift-Schicht, der zweiten Drift-Schicht, und der Stehspannungsschicht durch die Body-Schicht separiert ist, und ein Ausbilden einer Gateelektrode, die der Body-Schicht durch einen Gateisolationsfilm gegenüberliegt, wobei die Body-Schicht zwischen der Source-Schicht und der zweiten Drift-Schicht positioniert ist.
  • In der Halbleitervorrichtung gemäß dem Aspekt der Erfindung ist die Stehspannungsschicht an mindestens einem Abschnitt eines Bereichs einer Grenzfläche zwischen der ersten Drift-Schicht und der Body-Schicht angeordnet. Das bedeutet, dass in dem Bereich die Stehspannungsschicht auf der ersten Drift-Schicht angeordnet ist, und die Body-Schicht auf der Stehspannungsschicht angeordnet ist. Wenn die Halbleitervorrichtung ausgestalten wird, breitet sich daher eine Verarmungsschicht von einer Grenzfläche zwischen der Body-Schicht und der Stehspannungsschicht aus. Ein hohes elektrisches Feld wird daher in der Stehspannungsschicht in der Umgebung der Grenzfläche generiert. Weil die Stehspannungsschicht aus einem Material hergestellt ist, das eine große Bandlücke aufweist, sogar wenn ein hohes elektrisches Feld angelegt wird, passiert ein dielektrischer Durchschlag kaum. Auch weil die erste Drift-Schicht unter der Stehspannungsschicht weit von der Body-Schicht entfernt ist, wird ein sehr hohes elektrisches Feld in der ersten Drift-Schicht unter der Stehspannungsschicht nicht generiert. Ein dielektrischer Durchschlag passiert daher in der ersten Drift-Schicht unter der Stehspannungsschicht kaum. Die Halbleitervorrichtung weist daher eine hohe Stehspannung auf.
  • Figurenliste
  • Merkmale, Vorteile, und technische und industrielle Bedeutung von beispielhaften Ausführungsbeispielen der Erfindung werden im Folgenden mit Bezug auf die beigefügten Zeichnungen beschrieben, in denen ähnliche Nummern ähnliche Elemente bezeichnen, und wobei:
    • 1 eine Schnittansicht einer Halbleitervorrichtung 10 ist;
    • 2 eine Ansicht ist, die einen Herstellungsschritt für die Halbleitervorrichtung 10 beschreibt;
    • 3 eine Ansicht ist, die einen Herstellungsschritt für die Halbleitervorrichtung 10 beschreibt;
    • 4 eine Ansicht ist, die einen Herstellungsschritt für die Halbleitervorrichtung 10 beschreibt;
    • 5 eine Ansicht ist, die einen Herstellungsschritt für die Halbleitervorrichtung 10 beschreibt;
    • 6 eine Ansicht ist, die einen Herstellungsschritt für die Halbleitervorrichtung 10 beschreibt;
    • 7 eine Ansicht ist, die einen Herstellungsschritt für die Halbleitervorrichtung 10 beschreibt;
    • 8 eine Ansicht ist, die einen Herstellungsschritt für die Halbleitervorrichtung 10 beschreibt;
    • 9 eine Ansicht ist, die einen Herstellungsschritt für die Halbleitervorrichtung 10 beschreibt; und
    • 10 eine Schnittansicht einer Halbleitervorrichtung gemäß einer Modifikation ist.
  • DETAILLIERTE BESCHREIBUNG VON AUSFÜHRUNGSBEISPIELEN
  • Eine Halbleitervorrichtung 10 gemäß einem Ausführungsbeispiel, das in 1 gezeigt ist, umfasst ein Halbleitersubstrat 12, eine Source-Elektrode 14, eine Drain-Elektrode 16, einen Gateisolationsfilm 18, und eine Gateelektrode 20. Die Source-Elektrode 14, der Gateisolationsfilm 18, und die Gateelektrode 20 sind auf einer oberen Fläche 12a des Halbleitersubstrats 12 angeordnet. Die Source-Elektrode 14 ist in Kontakt mit einem Abschnitt der oberen Fläche 12a. Der Gateisolationsfilm 18 ist in Kontakt mit der oberen Fläche 12a in einem Bereich, in dem die Source-Elektrode 14 nicht bereitgestellt ist. Die Gateelektrode 20 ist auf dem Gateisolationsfilm 18 angeordnet. Die Gateelektrode 20 ist von dem Halbleitersubstrat 12 durch den Gateisolationsfilm 18 isoliert. Die Gateelektrode 20 liegt einer Halbleiterschicht, die sich unter dem Gateisolationsfilm 18 befindet, durch den Gateisolationsfilm 18 gegenüber. Die Drain-Elektrode 16 ist in Kontakt mit dem gesamten Gebiet einer unteren Fläche 12b des Halbleitersubstrats 12.
  • Das Halbleitersubstrat 12 umfasst eine Drain-Schicht 40, eine erste Drift-Schicht 38, eine Stehspannungsschicht 34, eine Body-Schicht 32, eine zweite Drift-Schicht 36, und eine Source-Schicht 30.
  • Die Drain-Schicht 40 ist ein n-Typ-Schicht und umfasst eine hohe n-Typ-Verunreinigungskonzentration. Die Drain-Schicht 40 ist aus Galliumnitrid (GaN) hergestellt. Die Drain-Schicht 40 ist in einem Bereich angeordnet, der das gesamte Gebiet der unteren Fläche 12b umfasst. Die Drain-Schicht 40 ist in ohmschen Kontakt mit der Drain-Elektrode 16.
  • Die erste Drift-Schicht 38 ist eine n-Typ-Schicht und umfasst eine n-Typ-Verunreinigungskonzentration, die geringer als die der Drain-Schicht 40 ist. Die erste Drift-Schicht 38 ist aus GaN hergestellt. Die erste Drift-Schicht 38 ist auf der Drain-Schicht 40 angeordnet und in Kontakt mit einer oberen Fläche der Drain-Schicht 40.
  • Die Stehspannungsschicht 34 ist ein n-Typ- oder eine i-Typ-Schicht und umfasst eine n-Typ-Verunreinigungskonzentration, die geringer als die der ersten Drift-Schicht 38 ist. Die Stehspannungsschicht 34 ist aus Aluminiumgalliumnitrid (AIGaN) hergestellt. Eine Bandlücke der Stehspannungsschicht 34 (das heißt AlGaN) ist daher größer als eine Bandlücke der ersten Drift-Schicht 38 (das heißt GaN). Die Stehspannungsschicht 34 ist auf der ersten Drift-Schicht 38 angeordnet und in Kontakt mit einer oberen Fläche der ersten Drift-Schicht 38. Eine Dicke der Stehspannungsschicht 34 ist kleiner als die der ersten Drift-Schicht 38.
  • Die Body-Schicht 32 ist eine p-Typ-Schicht. Die Body-Schicht 32 umfasst eine erste Body-Schicht 32a, eine zweite Body-Schicht 32b, und eine dritte Body-Schicht 32c.
  • Die erste Body Schicht 32a umfasst eine relativ hohe p-Typ-Verunreinigungskonzentration. Die erste Body-Schicht 32a ist aus GaN hergestellt. Die erste Body-Schicht 32a ist auf der Stehspannungsschicht 34 angeordnet und in Kontakt mit einer oberen Fläche der Stehspannungsschicht 34.
  • Die zweite Body-Schicht 32b umfasst eine p-Typ-Verunreinigungskonzentration, die geringer als die der ersten Body-Schicht 32a ist. Die zweite Body-Schicht 32b ist aus GaN hergestellt. Die zweite Body-Schicht 32b ist auf der ersten Body-Schicht 32a angeordnet und in Kontakt mit einer oberen Fläche der ersten Body-Schicht 32a. Die zweite Body-Schicht 32b ist in einen Bereich angeordnet, der einen Abschnitt der oberen Fläche 12a des Halbleitersubstrats 12 umfasst. Die zweite Body-Schicht 32b ist in Kontakt mit dem Gateisolationsfilm 18 auf der oberen Fläche 12a.
  • Die dritte Body-Schicht 32c umfasst eine p-Typ-Verunreinigungskonzentration, die höher als die der ersten Body-Schicht 32a ist. Die dritte Body-Schicht 32c ist aus GaN hergestellt. Die dritte Body-Schicht 32c ist auf der zweiten Body-Schicht 32b angeordnet und ist in Kontakt mit der zweiten Body-Schicht 32b. Die dritte Body-Schicht 32c ist in einem Bereich angeordnet, der einen Abschnitt der oberen Fläche 12a des Halbleitersubstrats 12 umfasst. Die dritte Body-Schicht 32c ist in ohmschen Kontakt mit der Source-Elektrode 14 der oberen Fläche 12a.
  • Die Source-Schicht 30 ist eine n-Typ-Schicht und umfasst eine hohe n-Typ-Verunreinigungskonzentration. Die Source-Schicht 30 ist aus GaN hergestellt. Die Source-Schicht 30 ist auf der zweiten Body-Schicht 32b angeordnet und in Kontakt mit der zweiten Body-Schicht 32b. Die Source-Schicht 30 ist in einem Bereich angeordnet, der einen Abschnitt der oberen Fläche 12a des Halbleitersubstrats 12 umfasst. Auf der oberen Fläche 12a ist die Source-Schicht 30 zwischen der zweiten Body-Schicht 32b und der dritten Body-Schicht 32c angeordnet. Die Source-Schicht 30 ist an einer neben der dritten Body-Schicht 32c benachbarten Position in ohmschen Kontakt mit der Source-Elektrode 14. Die Source-Schicht 30 ist auch in Kontakt mit dem Gateisolationsfilm 18 an einer zu der zweiten Body-Schicht 32b benachbarten Position.
  • Es gibt ein Teilgebiet auf der ersten Drift-Schicht 38, in dem die Stehspannungsschicht 34 und die Body-Schicht 32 nicht bereitgestellt sind. In diesem Gebiet ist die zweite Drift-Schicht 36 angeordnet. Die zweite Drift-Schicht 36 ist eine n-Typ-Schicht und umfasst eine n-Typ-Verunreinigungskonzentration, die kleiner als die der ersten Drift-Schicht 38 ist. Die zweite Drift-Schicht 36 ist aus GaN hergestellt. Die zweite Drift-Schicht 36 ist in Kontakt mit der oberen Fläche der ersten Drift-Schicht 38. Die zweite Drift-Schicht 36 erstreckt sich von der oberen Fläche 12a des Halbleitersubstrats 12 nach unten zu der ersten Drift-Schicht 38. Die zweite Drift-Schicht 36 ist in Kontakt mit Seitenflächen der zweiten Body-Schicht 32b, der ersten Body-Schicht 32a, und der Stehspannungsschicht 34. Auf der oberen Fläche 12a ist die zweite Drift-Schicht 36 an einer Position neben der zweiten Body-Schicht 32b benachbart bereitgestellt. Auf der oberen Fläche 12a ist in anderen Worten die zweite Body-Schicht 32b zwischen der zweiten Drift-Schicht 36 und der Source-Schicht 30 angeordnet. Die zweite Drift-Schicht 36 ist in Kontakt mit dem Gateisolationsfilm 18 an einer neben der zweiten Body-Schicht 32b benachbarten Position.
  • Die Source-Schicht 30 ist von der ersten Drift-Schicht 38, der zweiten Drift-Schicht 36, und der Stehspannungsschicht 34 durch die Body-Schicht 32 separiert. Der Gateisolationsfilm 18 bedeckt einen Bereich über der Source-Schicht 30, der zweiten Body-Schicht 32b, und der zweiten Drift-Schicht 36 auf der oberen Fläche 12a. Die Gateelektrode 20 bedeckt eine gesamte obere Fläche des Gateisolationsfilms 18. Die Gateelektrode 20 liegt daher der Source-Schicht 30, der zweiten Body-Schicht 32b, und der zweiten Drift-Schicht 36 durch den Gateisolationsfilm 18 gegenüber.
  • Die Halbleitervorrichtung 10 konfiguriert einen Metall-Oxid-Halbleiter-Feldeffekttransistor (MOSFET). Wenn ein Potenzial eines Schwellenwerts oder höher an die Gateelektrode 20 angelegt wird, wird ein Kanal in der zweiten Body-Schicht 32b nahe dem Gateisolationsfilm 18 ausgebildet. Die Source-Schicht 30 und die zweite Drift-Schicht 36 sind miteinander durch den Kanal verbunden. In einem Zustand, in dem der Kanal ausgebildet ist, fließen Elektronen, wenn ein höheres Potenzial als das der Source-Elektrode 14 an die Drain-Elektrode 16 angelegt wird, von der Source-Elektrode 14 durch die Source-Schicht 30, den Kanal, die zweite Drift-Schicht 36, die erste Drift-Schicht 38, und die Drain-Schicht 40 zu der Drain-Elektrode 16. Das bedeutet, dass der MOSFET eingeschalten ist. In der Halbleitervorrichtung 10 gemäß dem Ausführungsbeispiel, weil die n-Typ-Verunreinigungskonzentration der ersten Drift-Schicht 38 höher als die n-Typ-Verunreinigungskonzentration der zweiten Drift-Schicht 36 ist, ist ein Widerstand der ersten Drift-Schicht 38 gering. Die Elektronen sind daher in der Lage, die erste Drift-Schicht 38 mit einem geringen Verlust zu durchschreiten. Durch Einstellen der n-Typ-Verunreinigungskonzentration der ersten Drift-Schicht 38, um höher als die n-Typ-Verunreinigungskonzentration der zweiten Drift-Schicht 36 zu sein, ist es somit möglich, einen Einschaltwiderstand des MOSFET zu verringern.
  • Wenn ein Potenzial, das an die Gateelektrode 20 angelegt ist, verringert wird, um geringer als der Schwellenwert zu sein, verschwindet der Kanal, und der Fluss der Elektronen stoppt. Das bedeutet, dass der MOSFET ausgeschalten ist. Wenn der MOSFET einmal ausgeschalten ist, breitet sich eine Verarmungsschicht von einer Grenzfläche 35 zwischen der Body-Schicht 32 und der zweiten Drift-Schicht 36 (eine Grenzfläche zwischen den p-Typ- und n-Typ-Schichten), und von einer Grenzfläche 33 zwischen der Body-Schicht 32 und der Stehspannungsschicht 34 (eine Grenzfläche zwischen den p-Typ- und den n-Typ-Schichten oder eine Grenzfläche zwischen den p-Typ- und i-Typ-Schichten) in Richtung ihrer Peripherien aus.
  • In der zweiten Drift-Schicht 36, breitet sich die Verarmungsschicht von der Grenzfläche 35 aus. In dem Ausführungsbeispiel, weil die n-Typ-Verunreinigungskonzentration der zweiten Drift-Schicht 36 geringer als die n-Typ-Verunreinigungskonzentration der ersten Drift-Schicht 38 ist, breitet sich die Verarmungsschicht in der zweiten Drift-Schicht 36 einfach aus. Die zweite Drift-Schicht 36 ist daher fast vollständig verarmt. Ein Anlegen eines hohen elektrischen Feldes an den Gateisolationsfilm 18 wird somit unterdrückt.
  • Weil die p-Typ-Verunreinigungskonzentration der ersten Body-Schicht 32a hoch ist, erstreckt sich die Verarmungsschicht, die sich von der Grenzfläche 33 erstreckt, kaum in die Seite der ersten Body-Schicht 32a (eine obere Seite). Die Verarmungsschicht, die sich von der Grenzfläche 33 erstreckt, wird somit daran gehindert, die Source-Schicht 30 zu erreichen (das bedeutet, dass ein Durchgriff verhindert wird).
  • Die Verarmungsschicht, die sich von der Grenzfläche 33 erstreckt, breitet sich zu der Seite der Stehspannungsschicht 34 (eine untere Seite) aus. Die Verarmungsschicht, die sich von der Grenzfläche 33 erstreckte, erstreckt sich durch die Stehspannungsschicht 34 und erreicht ein Inneres der ersten Drift-Schicht 38. Die Stehspannungsschicht 34 und die erste Drift-Schicht 38 sind somit fast vollständig verarmt. Eine elektrische Feldverteilung passiert somit innerhalb der Stehspannungsschicht 34 und der ersten Drift-Schicht 38.
  • Innerhalb der Verarmungsschicht nahe der Grenzfläche 33 tendiert ein hohes elektrisches Feld dazu generiert zu werden. Ein hohes elektrisches Feld tendiert insbesondere dazu, unter einem Eckabschnitt 37 generiert zu werden, der eine Grenze zwischen den Grenzflächen 33, 35 ist. In dem Ausführungsbeispiel ist die Stehspannungsschicht 34 jedoch unter der gesamten Grenzfläche 33, die das Untere des Eckabschnitts 37 umfasst, bereitgestellt. Weil die n-Typ-Verunreinigungskonzentration der Stehspannungsschicht 34 gering ist, ist ein elektrisches Feld innerhalb der Stehspannungsschicht 34 relaxiert. Weil die Stehspannungsschicht 34 aus einem Material mit einer großen Bandlücke hergestellt ist, passiert ein dielektrischer Durchschlag in der Stehspannungsschicht 34 ferner kaum. Die Stehspannungsschicht 34 verhindert somit, dass ein dielektrischer Durchschlag nahe der Grenzfläche 33 passiert. Somit weist die Halbleitervorrichtung 10 eine hohe Stehspannung auf.
  • Ferner, wie vorher beschrieben, breitet sich die Verarmungsschicht auch in der ersten Drift-Schicht 38 aus. Die erste Drift-Schicht 38 weist die n-Typ-Verunreinigungskonzentration auf, die höher als die der Stehspannungsschicht 34 und der zweiten Drift-Schicht 36 ist. Ein Effekt einer elektrischen Feldrelaxation durch die n-Typ-Verunreinigungskonzentration ist somit innerhalb der ersten Drift-Schicht 38 gering. Weil die erste Drift-Schicht 38 jedoch an einer Position weg von der Grenzfläche 33 angeordnet ist, wird ein elektrisches Feld, das in der ersten Drift-Schicht 38 generiert wird, nicht so hoch. Somit kommt kein spezielles Problem auf, sogar, wenn die n-Typ-Verunreinigungskonzentration der ersten Drift-Schicht 38 hoch ist.
  • Wie vorher beschrieben, wird in der Halbleitervorrichtung 10, weil die Stehspannungsschicht 34 mit einer großen Bandlücke unter der Body-Schicht 32 angeordnet ist, eine Stehspannung in dem MOSFET realisiert. Ferner, weil die n-Typ-Verunreinigungskonzentration der ersten Drift-Schicht 38, die unter der Stehspannungsschicht 34 positioniert ist (das ist ein Bereich, in dem ein hohes elektrisches Feld nicht generiert wird) eingestellt ist, um höher als die n-Typ-Verunreinigungskonzentration der zweiten Drift-Schicht 36 zu sein, wird ein geringer Einschaltwiderstand in dem MOSFET realisiert. Mit der Halbleitervorrichtung 10 gemäß dem Ausführungsbeispiel, ist es somit möglich den MOSFET mit hoher Stehspannung und geringem Einschaltwiderstand zu realisieren.
  • Als nächstes wird ein Herstellungsverfahren für die Halbleitervorrichtung 10 beschrieben. Als erstes, wie in 2 gezeigt, werden eine laminierte Struktur der Drain-Schicht 40, der ersten Drift-Schicht 38, der Stehspannungsschicht 34, der ersten Body-Schicht 32a, und der zweiten Body-Schicht 32b ausgebildet. Das bedeutet, dass die erste Drift-Schicht 38, die Stehspannungsschicht 34, die erste Body-Schicht 32a, und die zweite Body-Schicht 32b epitaktisch auf der Drain-Schicht 40 in dieser Reihenfolge gewachsen sind. Eine Dicke der Drain-Schicht 40 ist ungefähr 400 µm, und die n-Typ-Verunreinigungskonzentration der Drain-Schicht 40 ist ungefähr 1×1018 cm-3. Eine Dicke der ersten Drift-Schicht 38 ist ungefähr 5 µm, und die n-Typ-Verunreinigungskonzentration der ersten Drift-Schicht 38 ist ungefähr 2×1016 cm-3. Eine Dicke der Stehspannungsschicht ist ungefähr 0,02 µm. Eine Dicke der ersten Body-Schicht 32a ist ungefähr 0,5 µm,und die p-Typ-Verunreinigungskonzentration der ersten Body-Schicht 32a ist ungefähr 5×1019 cm-3. Eine Dicke der zweiten Body-Schicht 32b ist ungefähr 1,5 µm,und die p-Typ-Verunreinigungskonzentration der zweiten Body-Schicht 32b ist ungefähr 5×1018 cm-3. Sobald jede der Schichten, wie in 2 gezeigt ausgebildet ist, wird ein Tempern (bei 850°C für fünf Minuten) durchgeführt, um die p-Typ-Verunreinigung zu aktivieren.
  • Als nächstes, wie in 3 gezeigt, wird eine Maske 60 (eine Siliziumoxidschicht) auf der zweiten Body-Schicht 32b ausgebildet, und die Maske 60 wird durch Verwenden von gepufferter Fluorwasserstoffsäure selektiv geätzt, wodurch ein Öffnungsabschnitt 60a ausgebildet wird. Als nächstes wird ein Trockenätzen einer Halbleiterschicht innerhalb des Öffnungsabschnitts 60a durchgeführt. Somit wird eine Öffnung 62 ausgebildet, die die zweite Body-Schicht 32b, die erste Body-Schicht 32a, und die Stehspannungsschicht 34 durchdringt und die erste Drift-Schicht 38 erreicht. Wie vorher beschrieben, sind die zweite Body-Schicht 32b und die erste Body-Schicht 32a aus GaN hergestellt, die Stehspannungsschicht 34 ist aus AlGaN hergestellt, und die erste Drift-Schicht 38 ist aus GaN hergestellt. Während dem Schritt des Ätzens zum Ausbilden der Öffnung 62, ändert sich somit eine Ätzrate. Wenn die Öffnung 62 die Stehspannungsschicht 34 erreicht, ändert sich insbesondere ein Objekt, das geätzt werden soll, von GaN zu AlGaN, und die Ätzrate fällt somit. Wenn die Öffnung 62 die Stehspannungsschicht 34 durchdringt und die erste Drift-Schicht 38 erreicht, ändert sich ebenfalls ein Objekt, das geätzt werden soll, von AlGaN zu GaN, und die Ätzrate steigt somit. Durch Erfassen von Änderungen in der Ätzrate ist es somit möglich zu bestimmen, dass die Öffnung 62 die erste Drift-Schicht 38 erreicht hat. Wenn ein Gerät zum Ätzen alternativ eine Funktion zum Erfassen eines AI-Verhältnisses aufweist, ist es möglich zu bestimmen, dass die Öffnung 62 die erste Drift-Schicht 38 erreicht hat, sobald AI einmal erfasst wird, und dann danach nicht mehr erfasst wird. Durch Stoppen des Ätzens fast zu dem Zeitpunkt, zu dem die Öffnung 62 die erste Drift-Schicht 38 erreicht, ist eine Bodenfläche der Öffnung 62 fast mit einer Fläche der ersten Drift-Schicht 38 eingeebnet. Es ist somit möglich ein exzessives Ätzen der ersten Drift-Schicht 38 zu verhindern. Nach dem Ätzen wird die Maske 60 entfernt.
  • Als nächstes, wie in 4 gezeigt, wird die zweite Drift-Schicht 36 durch epitaktisches Wachsen auf dem Substrat ausgebildet. Zu dieser Zeit wird die zweite Drift-Schicht 36 innerhalb der Öffnung 62 ausgebildet.
  • Als nächstes, wie in 5 gezeigt, wird eine Fläche des Substrats durch chemisch-mechanisches Polieren (CMP) geglättet. Die zweite Drift-Schicht 36, die auf der zweiten Body-Schicht 32b positioniert ist, wird somit entfernt. Eine Dicke der zweiten Body-Schicht 32b ist kleiner als 1,5 µm.
  • Als nächstes, wie in 6 gezeigt, wird die Source-Schicht 30 durch Ionenimplantation ausgebildet. Genauer gesagt, wird ein Ion mit einer Dosis von 3×1015 cm-2 implantiert, und das Substrat wird dann getempert (1000°C für 20 Minuten), um die implantierte n-Typ-Verunreinigung zu aktivieren. Die Source-Schicht 30 wird somit ausgebildet.
  • Als nächstes, wie in 7 gezeigt, wird der Gateisolationsfilm 18 ausgebildet, um die gesamte Fläche des Substrats zu bedecken, und ein Nachtempern des Gateisolationsfilms 18 wird ausgeführt. Die Gateelektrode 20 wird auch auf dem Gateisolationsfilm 18 ausgebildet.
  • Als nächstes, wie in 8 gezeigt, werden der Gateisolationsfilm 18 und die Gateelektrode 20 gestaltet.
  • Als nächstes, wie in 9 gezeigt, wird die dritte Body-Schicht 32c durch Ionenimplantation ausgebildet.
  • Als nächstes wird die Source-Elektrode 14 auf der oberen Fläche des Substrats ausgebildet. Als nächstes wird die Drain-Elektrode 16 auf einer unteren Fläche des Substrats ausgebildet. Mit den vorangehenden Schritten, wird die in 1 gezeigte Halbleitervorrichtung 10 fertiggestellt.
  • Wie bisher beschrieben, ändert sich in dem Herstellungsverfahren, weil ein Material der Stehspannungsschicht 34 (AlGaN) sich von einem Material der ersten Drift-Schicht 38 (GaN) unterscheidet, die Ätzrate an der Grenzfläche zwischen diesen Materialien. Wenn die Öffnung 62 ausgebildet wird, ist es somit möglich auf Grundlage der Ätzrate zu bestimmen, dass die Öffnung 62 die erste Drift-Schicht 38 erreicht hat. Wenn das Gerät zum Ätzen alternativ eine Funktion aufweist, um ein AI-Verhältnis zu erfassen, ist es möglich zu bestimmen, dass die Öffnung 62 die erste Drift-Schicht 38 erreicht hat, sobald AI einmal erfasst wird und dann danach nicht mehr erfasst wird. Die Bodenfläche der Öffnung 62 ist somit fast mit der oberen Fläche der ersten Drift-Schicht 38 eingeebnet. Eine Variation in einer Tiefe der Öffnung 62 (das heißt, eine Tiefe der zweiten Drift-Schicht 36) wird somit verhindert. Daher wird eine Variation in Eigenschaften der Halbleitervorrichtung 10 begrenzt, wenn die Halbleitervorrichtung 10 in Serie produziert wird.
  • In dem vorangehenden Ausführungsbeispiel wird die Stehspannungsschicht 34 unter der gesamten Body-Schicht 32 bereitgestellt. Die Stehspannungsschicht 34 kann jedoch nur in einem Bereich unter der Body-Schicht 32 bereitgestellt sein, in dem eine elektrische Feldkonzentration ein Problem wird. Beispielsweise, wie in 10 gezeigt, kann die Stehspannungsschicht 34 unter dem Eckabschnitt 37 (das heißt, ein Endabschnitt der unteren Fläche der Body-Schicht 32 auf der Seite der zweiten Drift-Schicht 36) bereitgestellt sein, und die erste Drift-Schicht 38 kann in dem verbleibenden Bereich in Kontakt mit der unteren Fläche der Body-Schicht 32 sein.
  • In dem vorangehenden Ausführungsbeispiel ist die erste Drift-Schicht 38 ferner aus GaN hergestellt, und die Stehspannungsschicht 34 ist aus AlGaN ausgebildet. Solange das Verhältnis, das die Bandlücke der Stehspannungsschicht 34 größer als die Bandlücke der ersten Drift-Schicht 38 ist, erfüllt ist, kann jedoch jedes Material verwendet werden, um die Stehspannungsschicht 34 und die erste Drift-Schicht 38 herzustellen. Die erste Drift-Schicht 38 kann beispielsweise aus GaN, AlGaN, oder Ga2O3 hergestellt werden. Die Stehspannungsschicht 34 kann beispielsweise aus AlGaN oder AIN hergestellt werden. Sowohl die erste Drift-Schicht 38 und die Stehspannungsschicht 34 können aus AlGaN hergestellt werden. In diesem Fall wird ein AI-Verhältnis in der Stehspannungsschicht 34 derart eingestellt, um höhere als ein AI-Verhältnis in der ersten Drift-Schicht 38 zu sein, und die Bandlücke der Stehspannungsschicht 34 wird dann größer als die Bandlücke der ersten Drift-Schicht 38.
  • In dem vorangehenden Ausführungsbeispiel wird die Drain-Schicht 40 ferner als eine Monoschicht beschrieben. Die Drain-Schicht 40 kann jedoch eine Übergangsschicht, die in Kontakt mit der ersten Drift-Schicht 38 ist, und eine Hochkonzentrationsschicht, die zwischen der Übergangsschicht und der Drain-Elektrode 16 angeordnet ist, umfassen. In diesem Fall kann eine n-Typ-Verunreinigungskonzentration der Übergangsschicht derart eingestellt sein, um höher als die n-Typ-Verunreinigungskonzentration der ersten Drift-Schicht 38 zu sein, und eine n-Typ-Verunreinigungskonzentration der Hochkonzentrationsschicht kann derart eingestellt sein, um höher als die n-Typ-Verunreinigungskonzentration der Übergangsschicht zu sein.
  • Die technischen Elemente, die in dieser Beschreibung offenbart sind, sind im Folgenden aufgelistet. Jedes der technischen Elemente ist unabhängig nützlich.
  • In der Halbleitervorrichtung, die in dieser Beschreibung als ein Beispiel offenbart ist, kann die Stehspannungsschicht in Kontakt mit dem Endabschnitt der unteren Fläche der Body-Schicht an der Seite der zweiten Drift-Schicht sein.
  • In dem Endabschnitt der unteren Fläche der Body-Schicht an der Seite der zweiten Drift-Schicht, tendiert ein elektrisches Feld dazu, sich zu konzentrieren. Durch Bereitstellen der Stehspannungsschicht in dieser Position, wird eine Stehspannung der Halbleitervorrichtung weiter verbessert.
  • In der Halbleitervorrichtung, die in dieser Beschreibung als ein Beispiel offenbart ist, wird die erste Drift-Schicht aus GaN hergestellt, und die Stehspannungsschicht kann aus AlGaN oder AIN hergestellt sein.
  • In der Halbleitervorrichtung, die als ein Beispiel in dieser Beschreibung offenbart ist, kann die n-Typ-Verunreinigungskonzentration der Stehspannungsschicht geringer als die n-Typ-Verunreinigungskonzentration der ersten Drift-Schicht sein.
  • Mit dieser Konfiguration wird ein elektrisches Feld innerhalb der Stehspannungsschicht zurückgehalten. Somit wird eine Stehspannung der Halbleitervorrichtung weiter verbessert.
  • In der Halbleitervorrichtung, die als ein Beispiel in dieser Beschreibung offenbart ist, kann die n-Typ-Verunreinigungskonzentration der zweiten Drift-Schicht geringer als die n-Typ-Verunreinigungskonzentration der ersten Drift-Schicht sein.
  • Mit dieser Konfiguration verbreitet sich eine Verarmungsschicht in der zweiten Drift-Schicht leicht, wodurch ein Anlegen eines elektrischen Felds an den Gateisolationsfilm zurückgehalten wird.
  • In der Halbleitervorrichtung, die in dieser Beschreibung als ein Beispiel offenbart ist, kann die Body-Schicht eine erste Body-Schicht und eine zweite Body-Schicht umfassen. Die erste Body-Schicht kann auf der Stehspannungsschicht angeordnet sein. Die zweite Body-Schicht kann eine p-Typ-Verunreinigungskonzentration aufweisen, die geringer als die der ersten Body-Schicht ist, auf der ersten Body-Schicht angeordnet sein, und der Gateelektrode gegenüberliegen zwischen der zweiten Drift-Schicht und der Source-Schicht.
  • Mit dieser Konfiguration tendiert die Verarmungsschicht, weil die p-Typ-Verunreinigungskonzentration der ersten Body-Schicht hoch ist, sich von der Grenzfläche zwischen der Body-Schicht und der Stehspannungsschicht nach oben auszubreiten. Es ist somit möglich einen Durchgriff zu verhindern.
  • In der Halbleitervorrichtung, die in dieser Beschreibung als ein Beispiel offenbart ist, kann die n-Typ-Drain-Schicht ferner umfasst sein. Die Drain-Schicht ist in Kontakt mit einem Boden der ersten Drift-Schicht, und weist die n-Typ-Verunreinigungskonzentration auf, die größer als die der ersten Drift-Schicht ist.
  • Zusätzlich schlägt diese Beschreibung ein neues Herstellungsverfahren für eine Halbleitervorrichtung vor. Das Herstellungsverfahren umfasst erste bis sechste Schritte. In dem ersten Schritt wird eine i-Typ-oder eine n-Typ-Stehspannungsschicht, die aus AlGaN hergestellt ist, auf einer n-leitenden ersten Drift-Schicht, die aus GaN hergestellt ist, aufgewachsen. In dem zweiten Schritt wird eine p-Typ-Body-Schicht auf der Stehspannungsschicht ausgebildet. In dem dritten Schritt wird eine Öffnung durch das Ätzen ausgebildet. Die Öffnung durchdringt die Body-Schicht und die Stehspannungsschicht und erreicht die erste Drift-Schicht. In dem vierten Schritt wird eine n-leitende zweite Drift-Schicht innerhalb der Öffnung ausgebildet. In dem fünften Schritt wird eine n-Typ-Source-Schicht ausgebildet. Die Source-Schicht ist von der ersten Drift-Schicht, der zweiten Drift-Schicht, und der Stehspannungsschicht durch die Body-Schicht separiert. In dem sechsten Schritt wird eine Gateelektrode ausgebildet. Die Gateelektrode liegt der Body-Schicht durch einen Gateisolationsfilm gegenüber, wobei die Body-Schicht zwischen der Source-Schicht und der zweiten Drift-Schicht positioniert ist.
  • In diesem Herstellungsverfahren wird die Öffnung, die die Body-Schicht und die Stehspannungsschicht durchdringt und die erste Drift-Schicht erreicht, durch Ätzen der Body-Schicht und der Stehspannungsschicht ausgebildet. In diesem Fall, sobald die Öffnung die Stehspannungsschicht durchdringt, ändert sich ein Objekt, das geätzt werden soll, von der Stehspannungsschicht zu der ersten Drift-Schicht. Weil die Materialien der Stehspannungsschicht (das heißt AlGaN) und der ersten Drift-Schicht (das heißt GaN) unterschiedlich sind, ändert sich an diesem Punkt eine Ätzrate. Durch Erfassen der Änderung in der Ätzrate ist es möglich zu bestimmen, dass die Öffnung die erste Drift-Schicht erreicht hat. Wenn ein Gerät zum Ätzen alternativ eine Funktion zum Erfassen eines AI-Verhältnisses aufweist, wird bestimmt, dass die Öffnung die erste Drift-Schicht erreicht hat, sobald AI erfasst wird und danach nicht mehr erfasst wird. Durch Stoppen des Ätzens, wenn die Öffnung die erste Drift-Schicht erreicht, wird ein exzessives Ätzen der ersten Drift-Schicht verhindert. Mit diesem Herstellungsverfahren ist es somit möglich, Variationen in Eigenschaften der Halbleitervorrichtung zu begrenzen, wenn die Halbleitervorrichtung in Serie produziert wird.

Claims (8)

  1. Halbleitervorrichtung (10) mit: einer erste Drift-Schicht (38), die eine n-Typ-Verunreinigung umfasst; einer Stehspannungsschicht (34), die auf der ersten Drift-Schicht (38) angeordnet ist und eine i-Typ- oder die n-Typ-Verunreinigung umfasst; einer Body-Schicht (32), die auf der Stehspannungsschicht (34) angeordnet ist und eine p-Typ-Verunreinigung umfasst; einer zweiten Drift-Schicht (36), die auf der ersten Drift-Schicht (38) angeordnet ist, in Kontakt mit einer Seitenfläche der Stehspannungsschicht (34) und einer Seitenfläche der Body-Schicht (32) ist, und die n-Typ-Verunreinigung umfasst; einer Source-Schicht (30), die auf der Body-Schicht (32) angeordnet ist, von der ersten Drift-Schicht (38), der zweiten Drift-Schicht (36), und der Stehspannungsschicht (34) durch die Body-Schicht (32) separiert ist, und die n-Typ-Verunreinigung umfasst; und einer Gateelektrode (20), die der Body-Schicht (32) durch einen Gateisolationsfilm (18) gegenüberliegt, wobei die Body-Schicht (32) zwischen der zweiten Drift-Schicht (36) und der Source-Schicht (30) positioniert ist, wobei die Stehspannungsschicht (34) aus einem Material hergestellt ist, das eine größere Bandlücke als das der ersten Drift-Schicht (38) aufweist.
  2. Halbleitervorrichtung (10) nach Anspruch 1, wobei die Stehspannungsschicht (34) in Kontakt mit einem Endabschnitt einer unteren Fläche der Body-Schicht (32) an einer Seite der zweiten Drift-Schicht (36) ist.
  3. Halbleitervorrichtung (10) nach Anspruch 1 oder 2, wobei die erste Drift-Schicht (38) aus GaN hergestellt ist; und die Stehspannungsschicht (34) aus AlGaN oder AlN hergestellt ist.
  4. Halbleitervorrichtung (10) nach einem der Ansprüche 1 bis 3, wobei eine Konzentration der n-Typ-Verunreinigung in der Stehspannungsschicht (34) geringer als eine Konzentration der n-Typ-Verunreinigung in der ersten Drift-Schicht (38) ist.
  5. Halbleitervorrichtung (10) nach einem der Ansprüche 1 bis 4, wobei eine Konzentration der n-Typ-Verunreinigung in der zweiten Drift-Schicht (36) geringer als eine Konzentration der n-Typ-Verunreinigung in der ersten Drift-Schicht (38) ist.
  6. Halbleitervorrichtung (10) nach einem der Ansprüche 1 bis 5, wobei die Body-Schicht (32) umfasst: eine erste Body-Schicht (32a), die auf der Stehspannungsschicht (34) ausgebildet ist; und eine zweite Body-Schicht (32b), die die p-Typ-Verunreinigung weniger konzentriert als die erste Body-Schicht (32a) aufweist, auf der ersten Body-Schicht (32a) ausgebildet ist, und der Gateelektrode (20) gegenüberliegt, zwischen der zweiten Drift-Schicht (36) und der Source-Schicht (30).
  7. Halbleitervorrichtung (10) nach einem der Ansprüche 1 bis 6, ferner mit einer Drain-Schicht (40), die in Kontakt mit einem Boden der ersten Drift-Schicht (38) ist, und die n-Typ-Verunreinigung stärker konzentriert als die erste Drift-Schicht (38) aufweist.
  8. Herstellungsverfahren für eine Halbleitervorrichtung (10), mit: Ermöglichen einer Stehspannungsschicht (34) auf einer ersten Drift-Schicht (38) zu wachsen, wobei die Stehspannungsschicht (34) aus AlGaN hergestellt ist und eine i-Typ- oder eine n-Typ-Verunreinigung umfasst, wobei die erste Drift-Schicht (38) aus GaN hergestellt ist und die n-Typ-Verunreinigung umfasst; Ausbilden einer Body-Schicht (32) auf der Stehspannungsschicht (34), wobei die Body-Schicht (32) eine p-Typ-Verunreinigung umfasst; Ausbilden einer Öffnung (62) durch Ätzen, wobei die Öffnung (62) die Body-Schicht (32) und die Stehspannungsschicht (34) durchdringt und die erste Drift-Schicht (38) erreicht; Ausbilden einer zweiten Drift-Schicht (36) innerhalb der Öffnung (62), wobei die zweite Drift-Schicht (36) die n-Typ-Verunreinigung umfasst; Ausbilden einer Source-Schicht (30), die die n-Typ-Verunreinigung umfasst und von der ersten Drift-Schicht (38), der zweiten Drift-Schicht (36), und der Stehspannungsschicht (34) durch die Body-Schicht (32) separiert ist; und Ausbilden einer Gateelektrode (20), die der Body-Schicht (32) durch einen Gateisolationsfilm (18) gegenüberliegt, wobei die Body-Schicht (32) zwischen der Source-Schicht (30) und der zweiten Drift-Schicht (36) positioniert ist.
DE102019107294.8A 2018-03-27 2019-03-21 Halbleitervorrichtung und Herstellungsverfahren für eine Halbleitervorrichtung Withdrawn DE102019107294A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018059700A JP2019175908A (ja) 2018-03-27 2018-03-27 半導体装置とその製造方法
JP2018-059700 2018-03-27

Publications (1)

Publication Number Publication Date
DE102019107294A1 true DE102019107294A1 (de) 2019-10-02

Family

ID=67910114

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019107294.8A Withdrawn DE102019107294A1 (de) 2018-03-27 2019-03-21 Halbleitervorrichtung und Herstellungsverfahren für eine Halbleitervorrichtung

Country Status (4)

Country Link
US (1) US20190305124A1 (de)
JP (1) JP2019175908A (de)
CN (1) CN110310995A (de)
DE (1) DE102019107294A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019008556A1 (de) * 2019-03-14 2020-09-17 Semiconductor Components Industries, Llc Feldeffekttransistorstruktur mit isoliertem Gate mit abgeschirmter Quelle und Verfahren
US10784373B1 (en) * 2019-03-14 2020-09-22 Semiconductor Components Industries, Llc Insulated gated field effect transistor structure having shielded source and method
JP7380236B2 (ja) * 2020-01-16 2023-11-15 株式会社デンソー 半導体装置
CN114530504B (zh) * 2022-02-14 2023-10-10 南京晟芯半导体有限公司 一种高阈值电压SiC MOSFET器件及其制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2395608C (en) * 1999-12-24 2010-06-22 Sumitomo Electric Industries, Ltd. Junction field effect transistor and method of manufacturing the same
JP2010232355A (ja) * 2009-03-26 2010-10-14 Toshiba Corp 半導体装置
US7936007B2 (en) * 2009-04-16 2011-05-03 Fairchild Semiconductor Corporation LDMOS with self aligned vertical LDD backside drain
JP6087552B2 (ja) * 2012-09-21 2017-03-01 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
WO2016114057A1 (ja) * 2015-01-16 2016-07-21 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Also Published As

Publication number Publication date
JP2019175908A (ja) 2019-10-10
CN110310995A (zh) 2019-10-08
US20190305124A1 (en) 2019-10-03

Similar Documents

Publication Publication Date Title
DE102019107294A1 (de) Halbleitervorrichtung und Herstellungsverfahren für eine Halbleitervorrichtung
DE102009028555B4 (de) Transistor
DE112015003970B4 (de) Halbleitervorrichtung und Herstellungsverfahren
DE112016003509B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE10214150B4 (de) Siliziumkarbidhalbleitervorrichtung und Verfahren zur Herstellung derselben
DE102012107523B4 (de) HEMT mit integrierter Diode mit niedriger Durchlassspannung
DE112016003510T5 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE102013102156B4 (de) Verbundschichtstapelung für Enhancement Mode-Transistor
DE102011108151A1 (de) Trench - superjunction - mosfet mit dünnem epi - prozess
DE102008000660A1 (de) Siliziumkarbid-Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102016114496A1 (de) Lawinenrobuster quasi-vertikaler hemt
DE102011085331B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102017216923B4 (de) Halbleitervorrichtung
DE102016113735A1 (de) Durchschlagfestes HEMT-Substrat und Bauelement
DE112010001589T5 (de) Kompensierter GATE-MISFET und Verfahren zu seiner Herstellung
DE102017216930B4 (de) Halbleitervorrichtung und Verfahren zur Fertigung dieser
DE112009005299T5 (de) Halbleitervorrichtung
DE102011054825A1 (de) Ein Halbleiterbauelement und ein Verfahren zum Herstellen eines Halbleiterbauelements
DE102016118543A1 (de) Halbleiterbauelemente, leistungshalbleiterbauelemente und verfahren zum bilden eines halbleiterbauelements
DE102017217234B4 (de) Halbleitervorrichtung und herstellungsverfahren
DE112017003513B4 (de) Halbleitereinheit und Verfahren zur Herstellung derselben
DE112017002379T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102014118834A1 (de) Halbleiterbauelement und Verfahren
DE112010003383B4 (de) Transistoren mit einer dielektrischen Kanalsperrschicht
DE102014107560A1 (de) Halbleiterbauelement und Verfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee