JP7414499B2

JP7414499B2 - 窒化物半導体装置

Info

Publication number: JP7414499B2
Application number: JP2019220625A
Authority: JP
Inventors: 朋彦森; 喜隆長里
Original assignee: Denso Corp; Toyota Central R&D Labs Inc
Current assignee: Denso Corp; Toyota Central R&D Labs Inc
Priority date: 2019-12-05
Filing date: 2019-12-05
Publication date: 2024-01-16
Anticipated expiration: 2039-12-05
Also published as: JP2021090015A

Description

本明細書は、窒化物半導体装置に関する。本明細書は、特に、ＪＦＥＴ領域を有するプレーナゲート構造の窒化物半導体装置に関する技術を開示する。

窒化物半導体はワイドバンドギャップ半導体の一種であり、高い絶縁破壊電界特性と、高い熱伝導特性を有しており、高耐圧低損失のパワー半導体素子への応用が期待されている。以下では、説明の便宜のため、窒化物半導体を、その代表例であるＧａＮ（窒化ガリウム）で表す場合がある。

プレーナゲート構造の半導体装置（縦型ＭＯＳＦＥＴ）は、次の構造を有している。以下では、ｎチャネル型の半導体装置を例に説明する。半導体基板の上にｎ型の半導体層が形成されており、その表面に対してゲート絶縁膜を挟んでゲート電極が配置されている。半導体層の表層にｐ型の一対のボディ領域が形成されている。一対のボディ領域は、半導体基板の主面の法線方向からみてその一方がゲート電極の一端と重なり、他方がゲート電極の他端と重なるように設けられている。ゲート電極の下方で一対のボディ領域の間に挟まれたｎ型の領域は、ＪＦＥＴ領域（ＪｕｎｃｔｉｏｎＦＥＴ領域）と呼ばれている。

ＪＦＥＴ領域のｎ型不純物の濃度を高めると、電流が流れ易くなるため、オン抵抗が下がることが知られている（例えば、特許文献１、２）。

特開２０１１－１９９０００号公報特開２０１６－０５８６６１号公報

ＪＦＥＴ領域のｎ型不純物の濃度を高めると、オン抵抗が下がる。しかし、その一方、ＪＦＥＴ領域のｎ型不純物の濃度を高めると、電界強度が高まるため、耐圧特性が低下するという背反がある。本明細書は、ＪＦＥＴ領域を有するプレーナゲート構造の窒化物半導体縦型ＭＯＳＦＥＴに関し、耐圧の確保と低いオン抵抗の両立を図る技術を開示する。

本明細書が開示する窒化物半導体装置は、ｎ型のドリフト層と、前記ドリフト層の上に設けられているｐ型の一対のボディ領域と、前記ドリフト層の上であって前記一対のボディ領域のそれぞれとの間に設けられているｎ型のＪＦＥＴ領域と、絶縁膜を挟んで前記一対のボディ領域と前記ＪＦＥＴ領域に対向しているゲート電極と、前記一対のボディ領域のそれぞれについて、前記ＪＦＥＴ領域及び前記ドリフト層内であって前記ボディ領域から離間する位置に、上下方向に延びるｎ型の不純物濃度が高い高濃度領域が配置されている。

この構成によれば、電流の流れ方向に高濃度領域を配置することができる。これにより、高濃度領域では電流が流れ易くなるため、オン抵抗を低下させることができる。また、高濃度領域がボディ領域と離間して配置されているため、半導体装置のオン状態で高濃度領域に空乏層が生じることが抑制される。これにより、オン抵抗が高くなることを抑制することができる。また、高濃度領域以外の領域では、空乏層が延びるため、電界強度が高くならない。この結果、耐圧の劣化は抑制される。これにより、本明細書が開示する窒化物半導体装置は、耐圧の確保と低いオン抵抗の両立を図ることができる。

前記高濃度領域は、前記絶縁膜から離間していてもよい。この構成によれば、絶縁膜近傍に高濃度領域以外の領域を配置することによって、半導体装置のオフ状態において、空乏層が狭くなることを防止することができる。これにより、絶縁膜近傍の電界が上昇することを抑制することができる。これにより、耐圧の劣化を抑制することができる。

前記高濃度領域は、前記一対のボディ領域のうちの近くに配置されている前記ボディ領域から０．１μｍ以上離間していてもよい。この構成によれば、オン抵抗を低下することができる。

前記高濃度領域の下端から上下方向に垂直な方向では、ｎ型の不純物濃度が前記高濃度領域よりも低くてもよい。この構成によれば、前記高濃度領域の下端から上下方向に垂直に広がる領域において、空乏層が狭くなることを防止することができる。これにより、耐圧劣化を抑制することができる。

本明細書が開示する技術の詳細とさらなる改良は以下の「発明を実施するための形態」にて説明する。

第１実施例の半導体装置の要部断面図である。第１実施例の半導体装置の製造方法を説明する図である。図２に続く半導体装置の製造方法を説明する図である。図３に続く半導体装置の製造方法を説明する図である。図４に続く半導体装置の製造方法を説明する図である。図５に続く半導体装置の製造方法を説明する図である。高濃度領域とボディ領域との距離とオン抵抗との関係を示すグラフである。高濃度領域とボディ領域との距離と耐圧との関係を示すグラフである。第２実施例の半導体装置の要部断面図である。第２実施例の半導体装置の製造方法を説明する図である。第３実施例の半導体装置の要部断面図である。第４実施例の半導体装置の要部断面図である。第５実施例の半導体装置の要部断面図である。

（第１実施例）
図１～図８を参照して第１実施例の窒化物半導体装置を説明する。第１実施例の窒化物半導体装置は、窒化ガリウム（ＧａＮ）を用いた縦型ＭＯＳＦＥＴである。その縦型ＭＯＳＦＥＴは、プレーナゲート構造を有する。以下では、説明の便宜上、窒化物半導体装置を単純に半導体装置と称する。図１に半導体装置１００の要部断面図を示す。

半導体装置１００は、窒化ガリウム（ｎ型の窒化物半導体）を材料とする基板３、ｎ型のドリフト層４、ｐ型の一対のボディ領域５ａ、５ｂ、ｎ型のソース領域６ａ、６ｂ、ゲート絶縁膜１２、ゲート電極８、ソース電極９、ドレイン電極２、ＪＦＥＴ（Junction Field Effect Transistor）領域７を備えている。また、ドリフト層４及びＪＦＥＴ領域７の中に、一対の高濃度領域１０ａ、１０ｂが設けられている。図１は、ＪＦＥＴ領域７と一対のボディ領域５ａ、５ｂとその周辺のみを示している。半導体装置１００は、図１と同じ構造を複数備えており、それらの構造の周囲を耐圧構造が囲んでいる。耐圧構造については説明を省略する。

基板３は、ｎ型不純物を含む窒化ガリウム（ＧａＮ）を材料としている。基板３の裏面全体にドレイン電極２がオーミック接触している。基板３は、ドリフト層４がエピタキシャル成長するための下地板である。

ドリフト層４は、基板３の上に半導体物質をエピタキシャル成長させた層である。ドリフト層４は、ｎ型不純物を含む窒化ガリウム（ＧａＮ）を材料とする。ｎ型不純物の例としては、シリコン（Ｓｉ）が挙げられる。

ドリフト層４の上にｐ型の一対のボディ領域５ａ、５ｂが設けられている。なお、一対のボディ領域５ａ、５ｂを以下では、ボディ領域５と総称する場合がある。ボディ領域５は、ｐ型不純物を含んでいる。ｐ型不純物の例としては、マグネシウム（Ｍｇ）が挙げられる。ボディ領域５のうち、後述するソース領域６とＪＦＥＴ領域７に挟まれた部分は、チャネル領域と呼ばれることがある。また、ｐ型のボディ領域５の下にｐ型不純物をボディ領域５よりも高濃度に含むベース領域が設けられることもある。

一対のボディ領域５ａ、５ｂに挟まれた領域がＪＦＥＴ領域７である。ＪＦＥＴ領域７は、ドリフト層４と連続しており、ドリフト層４と一体である。すなわち、実施例の半導体装置１００では、ＪＦＥＴ領域７は、ｎ型不純物を含む窒化ガリウム（ＧａＮ）を材料としており、ｎ型不純物の濃度は、ドリフト層４の不純物濃度に等しい。

ボディ領域５ａ、５ｂの上にソース領域６ａ、６ｂが設けられている。ソース領域６ａ、６ｂは、ボディ領域５ａ、５ｂによって、ドリフト層４から隔てられている。ソース領域６ａ、６ｂは、ｎ型不純物を高濃度に含んでいる。ｎ型不純物の例は、前述したように、シリコン（Ｓｉ）である。一対のソース領域６ａ、６ｂを以下ではソース領域６と総称する場合がある。ソース領域６にソース電極９がオーミック接触している。なお、ボディ領域５の表層でソース領域６に接するようにｐ型の半導体領域であるコンタクト領域が設けられることがあるが、図１では、コンタクト領域の図示は省略した。コンタクト領域は、ｐ型不純物をボディ領域５よりも高濃度に含む。

ゲート電極８は、ゲート絶縁膜１２を挟んでＪＦＥＴ領域７と対向するように配置されている。ゲート電極８は、基板３の法線方向からみて、一端が一方のボディ領域５ａと重なり、他端が他方のボディ領域５ｂと重なるように配置されている。別言すれば、ゲート電極８は、ゲート絶縁膜１２を挟んでＪＦＥＴ領域７と一対のボディ領域５ａ、５ｂに対向している。基板３と平行な平板状のゲート電極８を有しているので、半導体装置１００は、プレーナゲート型と呼ばれる。

ゲート電極８とソース電極９の上部は絶縁層に覆われているが、その絶縁層の図示は省略してある。

ドリフト層４及びＪＦＥＴ領域７内に、ｎ型不純物をＪＦＥＴ領域７よりも高濃度に含む一対の高濃度領域１０ａ、１０ｂが設けられている。高濃度領域１０ａ、１０ｂでは、ｎ型不純物（例えばシリコン）の濃度が、ドリフト層４及びＪＦＥＴ領域７におけるｎ型不純物の濃度よりも高い。なお、一対の高濃度領域１０ａ、１０ｂを以下では、高濃度領域１０と総称する場合がある。

高濃度領域１０ａは、ゲート絶縁膜１２の下端からゲート絶縁膜１２に対して垂直方向に延びて、ドリフト層４の中間位置において屈曲して、ゲート絶縁膜１２に平行に延びている。高濃度領域１０ａは、全長に亘って、一定の幅を有している。高濃度領域１０ａは、ボディ領域５ａのドリフト層４及びＪＦＥＴ領域７との界面に対して平行に配置されている。高濃度領域１０ａとボディ領域５ａのドリフト層４及びＪＦＥＴ領域７との界面との距離Ｌは、高濃度領域１０ａの全長に亘って一定である。距離Ｌは、０．１μｍ以上であって１．０μｍ以下である。

次いで、半導体装置１００の製造方法を説明する。図２に示すように、まず、ｎ型の窒化物半導体（窒化ガリウム）を材料とする基板３の上に、有機金属気相成長（Metal Organic Chemical Vapor Deposition：ＭＯＣＶＤ）法などにより、ｎ型のドリフト層４を形成する。ドリフト層４も窒化ガリウムを材料とする。次いで、図３に示すように、ＪＦＥＴ領域７に対応する領域の両側をエッチング（ドライ又はウェット）して、トレンチを形成する。この工程では、半導体装置１００において、高濃度領域１０ａ、１０ｂとドリフト層４との界面となる位置までエッチングにて除去される。

次いで、図４、図５示すように、図２の方法と同様の成長法で、高濃度領域１０と、高濃度領域１０の上方に位置するドリフト層４ｂと、ボディ領域５と、で構成されるエピタキシャル層を連続的に再成長させる。この工程では、ｎ型不純物の濃度を調整することによって、高濃度領域１０とドリフト層４ｂとを連続的に成長させる。

次に、図６に示すように、化学的機械研磨（Chemical Mechanical Polishing）などにより、表面を研磨することによって、ボディ領域５ａ、５ｂ、の上面と、ドリフト層４の上面と、高濃度領域１０ａ、１０ｂの上面と、ＪＦＥＴ領域７の上面が面一になるように平坦化する。

次いで、イオン注入ならびに活性化アニール処理により、ｐ型のボディ領域５ａ、５ｂのそれぞれの表面の一部にｎ型のソース領域６ａ、６ｂを形成する。ソース領域は、有機金属気相成長法によるボディ領域形成の際に、ボディ領域５の上に成膜したものから作成してもよい。次に、プラズマＣＶＤ（Chemical Vapor Deposition）、減圧－ＣＶＤ（Low Pressure Chemical Vapor Deposition：ＬＰ－ＣＶＤ）、原子堆積法（Atomic Layer Deposition：ＡＬＤ）などの方法により、ゲート絶縁膜１２を形成する。

次いで、ゲート電極８を形成ならびに加工する。ゲート絶縁膜１２の一部を除去し、ソース電極９を形成する。また、基板３の裏面側にドレイン電極２を形成する。ゲート電極８、ソース電極９、ドレイン電極２の材料としては、ポリシリコン、あるいは、アルミニウムやチタンなどの金属が挙げられる。これにより、図１に示す半導体装置１００が形成される。

半導体装置１００は、ＪＦＥＴ領域７及びドリフト層４の中に、ｎ型不純物濃度がＪＦＥＴ領域７及びドリフト層４よりも高い高濃度領域１０ａ、１０ｂを備えている。この構成によれば、半導体装置１００がオン状態である場合において、ソース電極９からドレイン電極２に流れる電流の流れ方向（即ち上下方向）に、高濃度領域１０ａ、１０ｂを配置することができる。これにより、オン抵抗を低下させることができる。また、電流が比較的に低抵抗の高濃度領域１０ａ、１０ｂを流れることによって、電流経路を、ドリフト層４内で拡大させることができる。これにより、オン抵抗を低下させることができる。

図７は、高濃度領域１０ａ、１０ｂのｎ型不純物濃度が異なる４種類の半導体装置１００及び、高濃度領域１０ａ、１０ｂを含まない比較例の半導体装置を用いて、ボディ領域５ａ、５ｂと高濃度領域１０ａ、１０ｂとの距離Ｌを変化させた場合の、オン抵抗のシミュレーション結果を示すグラフである。図７のグラフでは、横軸が距離Ｌであり、縦軸がオン抵抗である。縦軸では、上に向かってオン抵抗が高くなる。結果１０２は、高濃度領域１０ａ、１０ｂを含まない比較例の半導体装置を示す。高濃度領域１０ａ、１０ｂを含まない半導体装置では、距離Ｌは特定されないため、オン抵抗の値は一定である。結果１０４、１０６、１０８、１１０は、それぞれ、高濃度領域１０ａ、１０ｂの濃度が１×１０^１７／ｃｍ^３、２×１０^１７／ｃｍ^３、５×１０^１７／ｃｍ^３、１×１０^１８／ｃｍ^３の半導体装置１００の結果である。なお、ドリフト層４のｎ型不純物濃度は、１×１０^１６／ｃｍ^３である。

高濃度領域１０ａ、１０ｂの濃度がいずれの値であっても、半導体装置１００では、高濃度領域１０ａ、１０ｂを含まない比較例の半導体装置と比較して、オン抵抗を低下することができる。また、高濃度領域１０ａ、１０ｂの濃度が高いほど、オン抵抗は低くなる。さらに、濃度が１×１０^１７／ｃｍ^３、２×１０^１７／ｃｍ^３である半導体装置１００では、距離Ｌが０．０５μｍ以上である場合、特に好ましくは、０．１μｍ以上である場合に、オン抵抗が大きく低下している。なお、シミュレーションで用いた半導体装置１００では、ＪＦＥＴ領域７の幅（図１の左右方向の幅）が、２．０μｍであった。このことから、距離Ｌは、ＪＦＥＴ領域７の幅の２．５％以上であることが好ましいということができる。また、距離Ｌが０．３μｍ以下、即ちＪＦＥＴ領域７の幅の１５％以下の場合に、オン抵抗が比較的に小さかった。

図８は、高濃度領域１０ａ、１０ｂのｎ型不純物濃度が異なる４種類の半導体装置１００及び、高濃度領域１０ａ、１０ｂを含まない比較例の半導体装置を用いて、ボディ領域５ａ、５ｂと高濃度領域１０ａ、１０ｂとの距離Ｌを変化させた場合の、耐圧のシミュレーション結果を示すグラフである。図８のグラフでは、横軸が距離Ｌであり、縦軸が耐圧である。縦軸では、上に向かって耐圧が高くなる。結果２０２は、高濃度領域１０ａ、１０ｂを含まない比較例の半導体装置を示す。高濃度領域１０ａ、１０ｂを含まない半導体装置では、距離Ｌを特定することができないため、オン抵抗の値は一定である。結果２０４、２０６、２０８、２１０は、それぞれ、高濃度領域１０ａ、１０ｂの濃度が１×１０^１７／ｃｍ^３、２×１０^１７／ｃｍ^３、５×１０^１７／ｃｍ^３、１×１０^１８／ｃｍ^３の半導体装置１００の結果である。

図８から明らかなように、図７のオン抵抗とは逆に、高濃度領域１０ａ、１０ｂの濃度が高いほど、耐圧は低くなる。しかしながら、濃度が１×１０^１７／ｃｍ^３、２×１０^１７／ｃｍ^３である半導体装置１００では、高濃度領域１０ａ、１０ｂを含まない比較例の半導体装置と比較して、耐圧はそれほど変わらない。このことから、少なくとも、高濃度領域１０ａ、１０ｂの濃度が、１×１０^１７／ｃｍ^３～２×１０^１７／ｃｍ^３であれば、特に、耐圧の低下を抑制しつつ、オン抵抗を低下させることができるということができる。また、要求性能によっては、濃度が５×１０^１７／ｃｍ^３以下であってもよい。

（第２実施例）
図９に、第２実施例の半導体装置２００の断面図を示す。半導体装置２００は、半導体装置１００と比較して、高濃度領域２０ａ、２０ｂの構成が、高濃度領域１０ａ、１０ｂの構成と異なる。半導体装置２００のその他の構成は、半導体装置１００の構成と同一である。高濃度領域２０ａ、２０ｂは、ドリフト層４及びＪＦＥＴ領域７内において、ゲート絶縁膜１２の下端からゲート絶縁膜１２に対して垂直方向に延びている。一方、高濃度領域２０ａ、２０ｂは、高濃度領域１０ａ、１０ｂと異なり、ゲート絶縁膜１２に平行に延びる部分を有していない。即ち、高濃度領域２０ａ、２０ｂの下端において、ゲート絶縁膜１２に平行な方向（即ち、上下方向に対して垂直な方向）には、ドリフト層４が配置される。即ち、高濃度領域２０ａ、２０ｂの下端におけるゲート絶縁膜１２に平行な方向では、高濃度領域２０ａ、２０ｂよりもｎ型不純物濃度が低い。

次いで、半導体装置２００の製造方法を説明する。半導体装置２００は、半導体装置１００の製造方法の図４の状態において、高濃度領域１０が再成長された段階で、再成長を停止する。次いで、図１０に示すように、ドライエッチングによって、ドリフト層４ａの上方に向く面に形成された高濃度領域１０を除去する。これにより、高濃度領域２０ａ、２０ｂがドリフト層４ａ上に残留する。その後、図５の工程と同様に、ドリフト層４ｂ、ボディ領域５を連続的に再成長させる。次いで、半導体装置１００の工程と同様に、表面の平坦化、ソース領域６ａ、６ｂ、ゲート絶縁膜１２、ゲート電極８、ソース電極９及びドレイン電極２を形成することによって、半導体装置２００が形成される。

半導体装置２００は、半導体装置１００と同様に、オン抵抗を低下させることができる。また、半導体装置２００では、高濃度領域２０ａ、２０ｂの下端からゲート絶縁膜１２に対して平行方向に広がる領域において、高濃度領域２０ａ、２０ｂよりも不純物濃度が低い領域が配置されることによって、空乏層が狭くなることを防止することができる。これにより、耐圧劣化を抑制することができる。

（第３実施例）
図１１に、第３実施例の半導体装置３００の断面図を示す。半導体装置３００は、半導体装置１００と比較して、高濃度領域３０ａ、３０ｂの構成が、高濃度領域１０ａ、１０ｂの構成と異なる。半導体装置３００のその他の構成は、半導体装置１００の構成と同一である。高濃度領域３０ａ、３０ｂは、ドリフト層４及びＪＦＥＴ領域７内において、ゲート絶縁膜１２の下端から離間した位置から、ゲート絶縁膜１２に対して垂直方向に延びている。即ち、高濃度領域３０ａ、３０ｂの上端とゲート絶縁膜１２との間には、ドリフト層４（即ち、高濃度領域３０ａ、３０ｂよりも不純物濃度が低い領域）が配置されている。また、高濃度領域３０ａ、３０ｂは、高濃度領域１０ａ、１０ｂと同様に、ゲート絶縁膜１２に平行に延びる部分を有する。

次いで、半導体装置３００の製造方法を説明する。半導体装置２００は、半導体装置１０の製造方法の図４及び図５の再成長の工程において、高濃度領域３０ａ、３０ｂを形成する際に、成膜温度を高くすることによって、ｎ型不純物の上方から下方へ向けての拡散を促進させる。これにより、高濃度領域が下方から成長するように調整される。この結果、高濃度領域３０ａ、３０ｂが形成される。なお、変形例では、ＪＦＥＴ領域７を小さくすることによって、ｎ型不純物の上方から下方へ向けての拡散を促進させることによって、高濃度領域３０ａ、３０ｂを形成してもよい。次いで、半導体装置１００の工程と同様に、表面の平坦化、ソース領域６ａ、６ｂ、ゲート絶縁膜１２、ゲート電極８、ソース電極９及びドレイン電極２を形成することによって、半導体装置３００が形成される。

半導体装置３００は、半導体装置１００と同様に、オン抵抗を低下させることができる。また、半導体装置３００では、ゲート絶縁膜１２の下方にドリフト層４を配置することができる。この構成によれば、ゲート絶縁膜１２の下方において、空乏層が狭くなることを防止することができる。これにより、ゲート絶縁膜１２近傍の電界強度が上昇することを抑制することができる。この結果、耐圧の劣化を抑制することができる。

（第４実施例）
図１２に、第４実施例の半導体装置４００の断面図を示す。半導体装置４００は、半導体装置２００と比較して、高濃度領域４０ａ、４０ｂの構成が、高濃度領域２０ａ、２０ｂの構成と異なる。半導体装置４００のその他の構成は、半導体装置２００の構成と同一である。高濃度領域４０ａ、４０ｂは、第３実施例の高濃度領域３０ａ、３０ｂと同様に、ドリフト層４及びＪＦＥＴ領域７内において、ゲート絶縁膜１２の下端から離間した位置から、ゲート絶縁膜１２に対して垂直方向に延びている。即ち、高濃度領域４０ａ、４０ｂの上端とゲート絶縁膜１２との間には、ドリフト層４（即ち、高濃度領域４０ａ、４０ｂよりも不純物濃度が低い領域）が配置されている。

次いで、半導体装置４００の製造方法を説明する。半導体装置４００は、半導体装置２００の製造方法と同様の製造方法によって、作製される。但し、高濃度領域を形成する際に、第３実施例と同様に、成膜温度を高くすることによって、ｎ型不純物の上方から下方へ向けての拡散を促進させる。これにより、高濃度領域４０ａ、４０ｂが形成される。

半導体装置４００は、半導体装置１００と同様に、オン抵抗を低下させることができる。また、半導体装置４００は、半導体装置２００及び半導体装置３００と同様に、耐圧の低下を抑制することができる。

（第５実施例）
図１３に、第５実施例の半導体装置５００の断面図を示す。半導体装置５００は、半導体装置１００と比較して、高濃度領域５０ａ、５０ｂの構成が、高濃度領域１０ａ、１０ｂの構成と異なる。また、ボディ領域５０５ａ、５０５ｂの構成が、ボディ領域５ａ、５ｂの構成と異なり、ＪＦＥＴ領域５０７の構成が、ＪＦＥＴ領域７の構成と異なる。さらに、ドリフト層５０４の構成が、ドリフト層４の構成と異なる。半導体装置５００のその他の構成は、半導体装置１００の構成と同一である。

ＪＦＥＴ領域５０７では、側面が傾斜しており、ゲート絶縁膜１２に向かって、幅が狭くなっている。高濃度領域５０ａ、５０ｂは、ゲート絶縁膜１２の下端からゲート絶縁膜１２に対して垂直方向から傾斜して延びている。高濃度領域５０ａ、５０ｂは、ＪＦＥＴ領域５０７の側面に沿って延びている。高濃度領域５０ａ、５０ｂは、ドリフト層５０４の中間位置において屈曲して、ゲート絶縁膜１２に平行に延びている。ドリフト層５０４は、高濃度領域５０ａ、５０ｂとボディ領域５０５ａ、５０５ｂとの間において、高濃度領域５０ａ、５０ｂに沿って、ゲート絶縁膜１２に対して垂直方向から傾斜している。同様に、ボディ領域５０５ａ、５０５ｂのドリフト層５０４側の面は、ドリフト層５０４に沿って、傾斜して配置されている。

次いで、半導体装置５００の製造方法を説明する。半導体装置５００は、半導体装置１００の製造方法の図３のエッチングの工程において、ドライエッチングの条件を調整することによって、ＪＦＥＴ領域５０７の側面が傾くようにエッチングを実施する。その他の工程は、半導体装置１００の製造方法と同様である。

半導体装置５００は、半導体装置１００と同様に、オン抵抗を低下させることができる。また、半導体装置５００では、高濃度領域５０ａ、５０ｂが上下方向、即ち電流の流れ方向に対して傾斜しているため、比較的に低抵抗の高濃度領域５０ａ、５０ｂを電流が通過する際に、電流経路が広がる。これにより、オン抵抗が低下される。

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。

例えば、ドリフト層４のうち、高濃度領域１０ａ、１０ｂよりもボディ領域５ａ、５ｂに近い領域では、高濃度領域１０ａ、１０ｂよりもボディ領域５ａ、５ｂに遠い領域と比較して、ｎ型不純物濃度が高くてもよいし、低くてもよい。

本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

２：ドレイン電極、３：基板、４：ドリフト層、５ａ、５ｂ：ボディ領域、６ａ、６ｂ：ソース領域、７：ＪＦＥＴ領域、８：ゲート電極、９：ソース電極、１０ａ、１０ｂ：高濃度領域、１２：ゲート絶縁膜、１００：半導体装置

Claims

ｎ型のドリフト層と、
前記ドリフト層の上に設けられているｐ型の一対のボディ領域と、
前記ドリフト層の上であって前記一対のボディ領域のそれぞれとの間に設けられているｎ型のＪＦＥＴ領域と、
絶縁膜を挟んで前記一対のボディ領域と前記ＪＦＥＴ領域に対向しているゲート電極と、
前記一対のボディ領域のそれぞれについて、前記ＪＦＥＴ領域及び前記ドリフト層内であって前記ボディ領域から離間する位置に、上下方向に延びるｎ型の不純物濃度が高い高濃度領域が配置されており、
前記高濃度領域は、ｎ型の不純物濃度が１×１０ ^１７／ｃｍ ^３～２×１０ ^１７／ｃｍ ^３である、窒化物半導体装置。
ｎ型のドリフト層と、
前記ドリフト層の上に設けられているｐ型の一対のボディ領域と、
前記ドリフト層の上であって前記一対のボディ領域のそれぞれとの間に設けられているｎ型のＪＦＥＴ領域と、
絶縁膜を挟んで前記一対のボディ領域と前記ＪＦＥＴ領域に対向しているゲート電極と、
前記一対のボディ領域のそれぞれについて、前記ＪＦＥＴ領域及び前記ドリフト層内であって前記ボディ領域から離間する位置に、上下方向に対して傾斜して延びるｎ型の不純物濃度が高い高濃度領域が配置されている、窒化物半導体装置。
前記高濃度領域は、前記絶縁膜から離間している、請求項１または請求項２に記載の窒化物半導体装置。
前記高濃度領域は、前記一対のボディ領域のうちの近くに配置されている前記ボディ領域から０．１μｍ以上離間している、請求項１から３のいずれか一項に記載の窒化物半導体装置。
前記高濃度領域の下端から上下方向に垂直な方向では、ｎ型の不純物濃度が前記高濃度領域よりも低い、請求項１から４のいずれか一項に記載の窒化物半導体装置。