DE102014209931A1 - Halbleitervorrichtung und Verfahren zu deren Herstellung - Google Patents

Halbleitervorrichtung und Verfahren zu deren Herstellung Download PDF

Info

Publication number
DE102014209931A1
DE102014209931A1 DE201410209931 DE102014209931A DE102014209931A1 DE 102014209931 A1 DE102014209931 A1 DE 102014209931A1 DE 201410209931 DE201410209931 DE 201410209931 DE 102014209931 A DE102014209931 A DE 102014209931A DE 102014209931 A1 DE102014209931 A1 DE 102014209931A1
Authority
DE
Germany
Prior art keywords
diffusion layer
type diffusion
layer
electrode
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE201410209931
Other languages
English (en)
Other versions
DE102014209931B4 (de
Inventor
Koichi Fujita
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102014209931A1 publication Critical patent/DE102014209931A1/de
Application granted granted Critical
Publication of DE102014209931B4 publication Critical patent/DE102014209931B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Abstract

Eine Halbleitervorrichtung enthält: ein Halbleitersubstrat (1) mit einer oberen Oberfläche und mit einer unteren Oberfläche; einen Feldeffekttransistor (9) mit einer Halbleiterschicht (2–4) auf der oberen Oberfläche des Halbleitersubstrats (1), einer Gate-Elektrode (5), einer Drain-Elektrode (7) und einer Source-Elektrode (6); eine P-Diffusionsschicht (12, 20) auf der oberen Oberfläche des Halbleitersubstrats (1); eine erste N-Diffusionsschicht (13, 21) auf der oberen Oberfläche des Halbleitersubstrats (1); eine erste Verbindungselektrode (16, 23), die die P-Diffusionsschicht (12, 20) mit einem Erdungspunkt verbindet; und eine zweite Verbindungselektrode (18, 25), die die erste N-Diffusionsschicht (13, 21) mit der Gate-Elektrode (5) oder mit der Drain-Elektrode (7) verbindet, wobei die P-Diffusionsschicht (12, 20) und die erste N-Diffusionsschicht (13, 21) eine bidirektionale laterale Diode bilden.

Description

  • Die Erfindung betrifft das Gebiet der Halbleitervorrichtungen und insbesondere eine Halbleitervorrichtung, die einen Galliumnitrid-Feldeffekttransistor mit hoher Elektronenbeweglichkeit (im Folgenden als GaN-HEMT abgekürzt) vor einem Überspannungsdurchbruch schützt, und auf ein Verfahren zur Herstellung der Halbleitervorrichtung.
  • Wenn über eine Gate-Anschlussfläche ein Stromstoß von mehreren Ampere von außen in einen GaN-HEMT fließt, wird ein Teil der Epitaxieschicht auf GaN-Grundlage direkt unter der Gate-Elektrode oder die gesamte Epitaxieschicht zerstört oder verschlechtert und wird damit der GaN-HEMT zerstört oder verschlechtert. Somit ist eine Halbleitervorrichtung vorgeschlagen worden, in der mit einem GaN-HEMT eine vertikale PN-Diode verbunden ist, um einen Stromstoß umzuleiten (siehe z. B. JP2010-040814 ).
  • Die herkömmliche Vorrichtung verwendet ein P-Si-Substrat als die Anode der vertikalen PN-Diode. Allerdings ist die Störstellenkonzentration in dem P-Si-Substrat und somit auch die Durchbruchspannung der Diode schwer zu steuern.
  • In der vertikalen PN-Diode in der herkömmlichen Vorrichtung ist die Entfernung zwischen der Gate-Elektrode und GND groß, sodass der Reihenwiderstand der Diode nach dem Durchbruch ebenfalls groß ist. Das heißt, es gibt ein Problem, dass die Diode durch einen Stromstoß thermisch zerstört werden kann.
  • Die Erfindung soll das oben beschriebene Problem lösen.
  • Der Erfindung liegt daher die Aufgabe zugrunde, eine Halbleitervorrichtung, die die Zerstörung oder Verschlechterung unter einem Stromstoß verhindern kann und die die Durchbruchspannung steuern kann, und ein Verfahren zur Herstellung der Halbleitervorrichtung zu schaffen.
  • Diese Aufgabe wird erfindungsgemäß gelöst durch eine Halbleitervorrichtung nach Anspruch 1 bzw. durch ein Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 7. Weiterbildungen der Erfindung sind in den abhängigen Ansprüchen angegeben.
  • In Übereinstimmung mit der Erfindung enthält eine Halbleitervorrichtung: ein Halbleitersubstrat mit einer oberen Oberfläche und mit einer unteren Oberfläche; einen Feldeffekttransistor mit einer Halbleiterschicht auf der oberen Oberfläche des Halbleitersubstrats, einer Gate-Elektrode, einer Drain-Elektrode und einer Source-Elektrode; eine P-Diffusionsschicht auf der oberen Oberfläche des Halbleitersubstrats; eine erste N-Diffusionsschicht auf der oberen Oberfläche des Halbleitersubstrats; eine erste Verbindungselektrode, die die P-Diffusionsschicht mit einem Erdungspunkt verbindet; und eine zweite Verbindungselektrode, die die erste N-Diffusionsschicht mit der Gate-Elektrode oder mit der Drain-Elektrode verbindet, wobei die P-Diffusionsschicht und die erste N-Diffusionsschicht eine bidirektionale laterale Diode bilden.
  • Die Erfindung ermöglicht, die Zerstörung oder Verschlechterung unter einem Stromstoß zu verhindern und die Durchbruchspannung zu steuern.
  • Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsformen der Erfindung anhand der Figuren. Von den Figuren zeigen:
  • 1 eine Draufsicht einer Halbleitervorrichtung in Übereinstimmung mit einer ersten Ausführungsform der Erfindung;
  • 2 eine Schnittansicht entlang der Linie I-II in 1;
  • 3 eine Schnittansicht entlang der Linie III-IV in 1;
  • 4 eine Schnittansicht entlang der Linie V-VI in 1;
  • 5 ein Diagramm einer elektrischen Kennlinie des Stromstoßschutzelements in Übereinstimmung mit der ersten Ausführungsform der Erfindung;
  • 6–8 Schnittansichten des Verfahrens zur Herstellung der Halbleitervorrichtung in Übereinstimmung mit der ersten Ausführungsform der Erfindung;
  • 9 eine Draufsicht eines Stromstoßschutzelements in Übereinstimmung mit einer zweiten Ausführungsform der Erfindung;
  • 10 eine Schnittansicht eines Stromstoßschutzelements in Übereinstimmung mit der zweiten Ausführungsform der Erfindung;
  • 11 ein Diagramm einer elektrischen Kennlinie des Stromstoßschutzelements in Übereinstimmung mit der zweiten Ausführungsform der Erfindung;
  • 12 eine Draufsicht eines Stromstoßschutzelements in Übereinstimmung mit einer dritten Ausführungsform der Erfindung;
  • 13 eine Schnittansicht eines Stromstoßschutzelements in Übereinstimmung mit der dritten Ausführungsform der Erfindung;
  • 14 eine Draufsicht eines Stromstoßschutzelements in Übereinstimmung mit einer vierten Ausführungsform der Erfindung;
  • 15 eine Schnittansicht des Stromstoßschutzelements in Übereinstimmung mit der vierten Ausführungsform der Erfindung;
  • 16 eine Draufsicht eines Stromstoßschutzelements in Übereinstimmung mit einer fünften Ausführungsform der Erfindung;
  • 17 eine Schnittansicht des Stromstoßschutzelements in Übereinstimmung mit der fünften Ausführungsform der Erfindung;
  • 18 eine Draufsicht einer Halbleitervorrichtung in Übereinstimmung mit einer sechsten Ausführungsform der Erfindung;
  • 19 eine Schnittansicht des Stromstoßschutzelements in Übereinstimmung mit der sechsten Ausführungsform der Erfindung; und
  • 20–24 Schnittansichten des Verfahrens zur Herstellung einer Halbleitervorrichtung in Übereinstimmung mit einer siebenten Ausführungsform der Erfindung.
  • Anhand der Zeichnungen werden nun eine Halbleitervorrichtung und ein Verfahren zur Herstellung der Halbleitervorrichtung in Übereinstimmung mit den Ausführungsformen der Erfindung beschrieben. Dieselben Komponenten sind mit denselben Bezugszeichen bezeichnet und ihre wiederholte Beschreibung kann weggelassen sein.
  • Erste Ausführungsform
  • 1 ist eine Draufsicht einer Halbleitervorrichtung in Übereinstimmung mit einer ersten Ausführungsform der Erfindung. 2 ist eine Schnittansicht entlang der Linie I-II in 1. Ein Halbleitersubstrat 1 besteht aus Siliciumcarbid (SiC) oder aus Silicium (Si) und ist als ein Stützsubstrat für eine Galliumnitrid-Epitaxieschicht (GaN-Epitaxieschicht) vorgesehen. Auf der oberen Oberfläche des Halbleitersubstrats 1 sind aufeinanderfolgend eine GaN-Pufferschicht 2, eine undotierte GaN-Kanalschicht 3 und eine AlGaN-Elektronenzufuhrschicht 4 ausgebildet.
  • Die GaN-Pufferschicht 2 mildert die Differenz zwischen den Gitterkonstanten von SiC oder Si und GaN. Auf einer oberen Oberfläche einer AlGaN-Elektronenzufuhrschicht 4 sind eine Gate-Elektrode 5, eine Source-Elektrode 6 und eine Drain-Elektrode 7 vorgesehen. Diese Elektroden sind in der Draufsicht gesehen kammförmig angeordnet. Mit der Gate-Elektrode 5 ist eine Gate-Anschlussfläche 5a verbunden. Mit der Drain-Elektrode 7 ist eine Drain-Anschlussfläche 7a verbunden. Diese Elemente bilden einen Feldeffekttransistor 9. In dieser Ausführungsform ist der Feldeffekttransistor 9 ein GaN-HEMT.
  • Auf einer unteren Oberfläche des Halbleitersubstrats 1 ist eine Gegenelektrode 10 ausgebildet. Die Gegenelektrode 10 besteht aus Titan (Ti), Nickel (Ni), Gold (Au) oder dergleichen und ist normalerweise geerdet (GND). Bei dem Heteroübergang zwischen der AlGaN-Elektronenzufuhrschicht 4 und der undotierten GaN-Kanalschicht 3 ist durch spontane Polarisation und piezoelektrische Polarisation ein zweidimensionales Elektronengas mit hoher Konzentration und hoher Beweglichkeit (2DEG) erhalten. Somit ist der Feldeffekttransistor 9 für den Hochfrequenzbetrieb bei einer hohen Spannung und einem hohen Strom geeignet.
  • 3 ist eine Schnittansicht entlang der Linie III-IV in 1. Auf der AlGaN-Elektronenzufuhrschicht 4 ist die Gate-Anschlussfläche 5a ausgebildet, wobei eine Isolierlage 11 dazwischenliegt. Die Isolierlage 11 ist aus einer Siliciumoxidlage (SiO2) oder aus einer Siliciumnitridlage (SiN) ausgebildet.
  • 4 ist eine Schnittansicht entlang der Linie V-VI in 1. Auf der oberen Oberfläche des Halbleitersubstrats 1 ist eine P-Diffusionsschicht 12 ausgebildet. In einem zentralen Abschnitt der P-Diffusionsschicht 12 ist eine N+-Diffusionsschicht 13 ausgebildet, während in einem Umfangsabschnitt der P-Diffusionsschicht 12 eine N+-Diffusionsschicht 14 ausgebildet ist. Auf der P-Diffusionsschicht 12, auf der N+-Diffusionsschicht 13 und auf der N+-Diffusionsschicht 14 ist eine Isolierlage 15 aus einer Siliciumoxidlage (SiO2) ausgebildet. Die Störstellenkonzentration in der P-Diffusionsschicht 12 ist niedriger als die in den N+-Diffusionsschichten 13 und 14.
  • Eine Verbindungselektrode 16 verbindet die P-Diffusionsschicht 12 über in der Isolierlage 15 vorgesehene Kontaktlöcher mit einer Erdungsanschlussfläche 17. Die Erdungsanschlussfläche 17 ist durch einen Draht oder ein Kontaktloch mit einem Erdungspunkt verbunden. Eine Verbindungselektrode 18 verbindet die N+-Diffusionsschicht 13 über ein in der Isolierlage 15 vorgesehenes Kontaktloch mit der Gate-Anschlussfläche 5a.
  • Die P-Diffusionsschicht 12, die N+-Diffusionsschicht 13 und die N+-Diffusionsschicht 14 bilden eine bidirektionale laterale Diode. Diese laterale Diode ist ein Stromstoßschutzelement 19 für das Gate. 5 ist ein Diagramm, das eine elektrische Kennlinie des Stromstoßschutzelements in Übereinstimmung mit der ersten Ausführungsform der Erfindung zeigt. Wenn zwischen dem Gate und der Source eine Spannung angelegt wird, die eine positive oder negative Sollspannung übersteigt, kommt es im Stromstoßschutzelement 19 zum Durchbruch.
  • Im Folgenden wird ein Verfahren zur Herstellung der oben beschriebenen Halbleitervorrichtung beschrieben. 6–8 sind Schnittansichten des Verfahrens zur Herstellung der Halbleitervorrichtung in Übereinstimmung mit der ersten Ausführungsform der Erfindung.
  • Wie in 6 gezeigt ist, wird zunächst in dem Stromstoßschutzelementgebiet das Halbleiterelement 1 durch seine obere Oberfläche mit P-Störstellen (Bor, Aluminium oder dergleichen) mit einer Konzentration von 1015 bis 1017 Atomen/cm3 durch Ionenimplantation oder Ionendiffusion dotiert, worauf ein Tempern und Treiben durch eine Hochtemperaturwärmebehandlung bei 800 bis 1200°C folgt, wodurch die P-Diffusionsschicht 12 ausgebildet wird. Nachfolgend wird die P-Diffusionsschicht 12 mit N-Störstellen (Arsen, Phosphor oder dergleichen) mit einer Konzentration von 1018 bis 1030 Atomen/cm3 durch Ionenimplantation oder Ionendiffusion dotiert, worauf ein Tempern und Treiben durch eine Hochtemperaturwärmebehandlung bei 800 bis 1200°C folgt, wodurch die N+-Diffusionsschichten 13 und 14 ausgebildet werden.
  • Wie in 7 gezeigt ist, werden nachfolgend auf der gesamten oberen Oberfläche des Halbleitersubstrats 1 durch metallorganische Gasphasenabscheidung nach chemischem Verfahren (MOCVD) oder dergleichen aufeinanderfolgend die GaN-Pufferschicht 2, die undotierte GaN-Kanalschicht 3 und die AlGaN-Elektronenzufuhrschicht 4 ausgebildet. Danach werden die Gate-Elektrode 5 und andere Elemente ausgebildet, wodurch der Feldeffekttransistor 9 ausgebildet wird.
  • Wie in 8 gezeigt ist, werden nachfolgend in dem Stromstoßschutzelementgebiet die GaN-Pufferschicht 2, die undotierte GaN-Kanalschicht 3 und die AlGaN-Elektronenzufuhrschicht 4 entfernt. Danach wird durch Gasphasenabscheidung nach chemischem Verfahren (CVD) oder dergleichen eine Isolierlage 15 wie etwa eine Siliciumoxidlage (SiO2), die das freiliegende Halbleitersubstrat 1, die P-Diffusionsschicht 12 und die N+-Diffusionsschichten 13 und 14 bedeckt, ausgebildet.
  • Im Folgenden wird der Betrieb des Stromstoßschutzelements 19 beschrieben. Wenn an die Gate-Anschlussfläche 5a gegenüber der Gegenelektrode 10 ein positives Potential angelegt wird, ist die durch die P-Diffusionsschicht 12 und durch die N+-Diffusionsschicht 14 auf der Masseseite gebildete Diode in der Durchlassrichtung, sodass ein Strom durch die P-Diffusionsschicht 12 fließt, während die durch die N+-Diffusionsschicht 13 auf der Gate-Seite und durch die P-Diffusionsschicht 12 gebildete Diode in der Sperrrichtung ist und kein Strom mit einer Spannung größer oder gleich der Durchbruchspannung fließt.
  • Wenn durch einen Stromstoß zwischen der N+-Diffusionsschicht 13 und der P-Diffusionsschicht 12 eine Spannung größer oder gleich der Lawinendurchbruchspannung angelegt wird, fließt plötzlich ein Durchbruchstrom. Da die durch die N+-Diffusionsschicht 14 und durch die P-Diffusionsschicht 12 gebildete Diode in der Durchlassrichtung ist, fließt der Durchbruchstrom über die N+-Diffusionsschicht 14, die Verbindungselektrode 16 und die Erdungsanschlussfläche 17 zu dem Erdungspunkt.
  • In einem GaN-HEMT, der eine Hochspannungsquelle (Vdd = 20 bis 100 V) verwendet, kann die Gate-Spannungsamplitude während des Hochfrequenzbetriebs um ein Mehrfaches (Zweifaches bis Dreifaches) höher als die Leistungsversorgungsspannung werden. Somit sind die Durchbruchspannung der durch die N+-Diodenschicht 14 und durch die P-Diffusionsschicht 12 gebildeten Diode, die Durchbruchspannung der durch die N+-Diffusionsschicht 13 und durch die P-Diffusionsschicht 12 gebildeten Diode und die Differenz zwischen den Durchbruchspannungen der zwei Dioden zur Zeit des Hochfrequenzbetriebs auf einen weiteren Spannungsbereich als die Gate-Spannungsamplitude eingestellt, sodass während des Hochfrequenzbetriebs keine Diode einen Durchbruch erfährt. Ferner sind diese Spannungen niedriger als die Drain-Gate-Durchbruchspannung und die Gate-Source-Durchbruchspannung eingestellt, wodurch die Diode früher als der Feldeffekttransistor 9 einen Durchbruch erfahren kann, wenn ein Stromstoß in das Gate fließt.
  • Das Stromstoßschutzelement 19 in der vorliegenden Ausführungsform fungiert als eine bidirektionale Diode, die zwischen das Gate des Feldeffekttransistors 9 und den Erdungspunkt geschaltet ist. Somit kann selbst dann verhindert werden, dass das aktive Gebiet des Feldeffekttransistors 9 durch Entladung oder Wärmeerzeugung zerstört oder verschlechtert wird, wenn ein Stromstoß von außen in das Gate fließt.
  • Außerdem kann die Durchbruchspannung der Diode gesteuert werden, indem die Tiefe der N+-Diffusionsschichten 13 und 14, die Störstellenkonzentration in der P-Diffusionsschicht 12 und der Abstand zwischen den N+-Diffusionsschichten 13 und 14 eingestellt werden. Genauer wird die Durchbruchspannung erhöht, wenn die Tiefe der N+-Diffusionsschichten 13 und 14 erhöht wird; die P-Störstellenkonzentration in der P-Diffusionsschicht 12 verringert wird; und der Abstand zwischen den N+-Diffusionsschichten 13 und 14 erhöht wird.
  • Da die P-Diffusionsschicht 12 mittels der Verbindungselektrode 16 mit dem Erdungspunkt verbunden ist, wird außerdem die Entfernung von der Gate-Elektrode 5 zu dem Erdungspunkt verringert und der Reihenwiderstand der Diode nach dem Durchbruch verringert. Somit kann verhindert werden, dass die Diode durch einen Stromstoß thermisch zerstört wird.
  • In der bidirektionalen lateralen Diode in der vorliegenden Ausführungsform kann dieselbe Wirkung erhalten werden, wenn die P-Diffusionsschicht 12 durch eine N-Diffusionsschicht ersetzt wird und die N+-Diffusionsschichten 13 und 14 durch P+-Diffusionsschichten ersetzt werden.
  • Zweite Ausführungsform
  • 9 ist eine Draufsicht eines Stromstoßschutzelements in Übereinstimmung mit einer zweiten Ausführungsform der Erfindung. 10 ist eine Schnittansicht des Stromstoßschutzelements in Übereinstimmung mit der zweiten Ausführungsform der Erfindung. Auf der oberen Oberfläche des Halbleitersubstrats 1 ist eine P-Diffusionsschicht 20 ausgebildet. In einem zentralen Abschnitt der P-Diffusionsschicht 20 ist eine N+-Diffusionsschicht 21 ausgebildet, während in einem Umfangsabschnitt der P-Diffusionsschicht 20 eine P+-Diffusionsschicht 22 ausgebildet ist. Die Störstellenkonzentration in der P-Diffusionsschicht 20 ist niedriger als in der N+-Diffusionsschicht 21. Auf der P-Diffusionsschicht 20, auf der N+-Diffusionsschicht 21 und auf der P+-Diffusionsschicht 22 ist eine Isolierlage 15 aus einer Siliciumoxidlage (SiO2) ausgebildet.
  • Eine Verbindungselektrode 23 verbindet die P+-Diffusionsschicht 22 durch in der Isolierlage 15 vorgesehene Kontaktlöcher mit einer Erdungsanschlussfläche 24. Die Erdungsanschlussfläche 24 ist durch einen Draht oder ein Kontaktloch mit einem Erdungspunkt verbunden. Eine Verbindungselektrode 25 verbindet die N+-Diffusionsschicht 21 durch ein in der Isolierlage 15 vorgesehenes Kontaktloch mit der Drain-Anschlussfläche 7a. Die P-Diffusionsschicht 20, die N+-Diffusionsschicht 21 und die P+-Diffusionsschicht 22 bilden eine bidirektionale laterale Diode. Diese laterale Diode ist ein Stromstoßschutzelement 26 für den Drain. 11 ist ein Diagramm, das eine elektrische Kennlinie des Stromstoßschutzelements in Übereinstimmung mit der zweiten Ausführungsform der Erfindung zeigt. Wenn zwischen die Source und den Drain eine Spannung angelegt wird, die eine positive oder negative Sollspannung übersteigt, kommt es in dem Stromstoßschutzelement 26 zum Durchbruch.
  • Nachfolgend wird ein Verfahren zur Herstellung der oben beschriebenen Halbleitervorrichtung beschrieben. Die P-Diffusionsschicht 20 und die N+-Diffusionsschicht 21 werden durch dasselbe Verfahren wie die P-Diffusionsschicht 12 und die N+-Diffusionsschicht 13 und 14 in der ersten Ausführungsform ausgebildet. Die P+-Diffusionsschicht 22 wird durch Dotieren der P-Diffusionsschicht 20 mit P-Störstellen (Bor, Aluminium oder dergleichen) mit einer Konzentration von 1018 bis 1020 Atomen/cm3 durch Ionenimplantation oder Ionendiffusion und durch Ausführen eines Temperns und Treibens durch eine Hochtemperaturwärmebehandlung bei 800 bis 1200°C ausgebildet. Die P-Diffusionsschicht 20, die N+-Diffusionsschicht 21 und die P+-Diffusionsschicht 22 werden wie in der ersten Ausführungsform vor der GaN-Epitaxieschicht, die den Feldeffekttransistor 9 bildet, ausgebildet. Die folgenden Schritte des Herstellungsverfahrens sind dieselben wie in der ersten Ausführungsform.
  • Nachfolgend wird der Betrieb des Stromstoßschutzelements 26 beschrieben. Wenn an die Drain-Anschlussfläche 7a gegenüber der Gegenelektrode 10 ein positives Potential angelegt wird, ist die durch die N+-Diffusionsschicht 21 und durch die P-Diffusionsschicht 20 gebildete Diode in der Sperrrichtung, sodass kein Strom mit einer Spannung größer oder gleich der Lawinendurchbruchspannung fließt.
  • Wenn durch einen Stromstoß zwischen der N+-Diffusionsschicht 21 und der P-Diffusionsschicht 20 eine Spannung größer oder gleich der Lawinendurchbruchspannung angelegt wird, fließt plötzlich ein Durchbruchstrom. Der Durchbruchstrom fließt über die P+-Diffusionsschicht 22, die Verbindungselektrode 23 und die Erdungsanschlussfläche 24 zu dem Erdungspunkt.
  • Die Durchbruchspannung der Diode ist zur Zeit des Hochfrequenzbetriebs auf einen weiteren Spannungsbereich als die Drain-Spannungsamplitude eingestellt, sodass es in der Diode während des Hochfrequenzbetriebs nicht zum Durchbruch kommt. Ferner ist diese Spannung niedriger als die Drain-Gate-Durchbruchspannung und die Gate-Source-Durchbruchspannung eingestellt, wodurch es in der Diode früher als in dem Feldeffekttransistor 9 zum Durchbruch kommt, wenn ein Stromstoß in den Drain fließt.
  • Das Stromstoßschutzelement 26 in der vorliegenden Ausführungsform fungiert als eine laterale Diode, die zwischen den Drain des Feldeffekttransistors 9 und den Erdungspunkt geschaltet ist. Somit kann selbst dann verhindert werden, dass das aktive Gebiet des Feldeffekttransistors 9 durch Entladung oder Wärmeerzeugung zerstört oder verschlechtert wird, wenn ein Stromstoß von außen in den Drain fließt.
  • Außerdem kann die Durchbruchspannung der Diode durch Einstellen der Tiefe der N+-Diffusionsschicht 21, der Störstellenkonzentration in der P-Diffusionsschicht 20 und des Abstands zwischen der N+-Diffusionsschicht 21 und der P+-Diffusionsschicht 22 gesteuert werden. Genauer wird die Durchbruchspannung erhöht, falls die Tiefe der N+-Diffusionsschicht 21 erhöht wird; die Störstellenkonzentration in der P-Diffusionsschicht 20 verringert wird; und der Abstand zwischen der N+-Diffusionsschicht 21 und der P+-Diffusionsschicht 22 erhöht wird.
  • Außerdem ist im Ergebnis der Verbindung der P-Diffusionsschicht 20 mit dem Erdungspunkt durch die Verbindungselektrode 23 die Entfernung von der Drain-Elektrode 7 zu dem Erdungspunkt verringert und der Reihenwiderstand der Diode nach dem Durchbruch verringert. Somit kann verhindert werden, dass die Diode durch einen Stromstoß thermisch zerstört wird.
  • Dritte Ausführungsform
  • 12 ist eine Draufsicht eines Stromstoßschutzelements in Übereinstimmung mit einer dritten Ausführungsform der Erfindung. 13 ist eine Schnittansicht des Stromstoßschutzelements in Übereinstimmung mit der dritten Ausführungsform der Erfindung. Zwischen der N+-Diffusionsschicht 21 und der P+-Diffusionsschicht 22 ist in der P-Diffusionsschicht 20 eine N+-Schutzring-Diffusionsschicht 27 ausgebildet. In anderer Hinsicht ist die Konstruktion dieselbe wie in der zweiten Ausführungsform.
  • Die N+-Schutzring-Diffusionsschicht 27 wird ebenso wie die N+-Diffusionsschicht 21 durch Dotieren mit N-Störstellen (Arsen, Phosphor oder dergleichen) mit einer Konzentration von 1018 bis 1020 Atomen/cm3 durch Ionenimplantation oder Ionendiffusion und durch Ausführen einer Hochtemperaturwärmebehandlung bei 800 bis 1200°C ausgebildet. Die N+-Schutzring-Diffusionsschicht 27 kann durch dieselben Verfahrensschritte wie die N+-Diffusionsschicht 21 oder durch andere Verfahrensschritte ausgebildet werden.
  • Wenn zwischen den Dioden in dem Stromstoßschutzelement 26 eine Spannung angelegt wird, wird in der N+-Diffusionsschicht 21 und in der P-Diffusionsschicht 20 eine Verarmungsschicht erzeugt. Zu dieser Zeit wird die elektrische Feldstärke in einen Übergangsabschnitt oder in einen Endabschnitt mit einem kleineren Krümmungsradius in diesen zwei Schichten erhöht, sodass leicht ein Lawinendurchbruch auftreten kann. Somit ist in der vorliegenden Ausführungsform entlang des Außenumfangs der N+-Diffusionsschicht 21 die N+-Schutzring-Diffusionsschicht 27 vorgesehen, um die laterale Verbreiterung der zur Zeit des Anlegens der Spannung in der N+-Diffusionsschicht 21 und in der P-Diffusionsschicht 20 erzeugten Verarmungsschicht zu fördern, sodass der Krümmungsradius der Verarmungsschicht erhöht wird. Somit kann die Lawinendurchbruchspannung erhöht werden, indem das elektrische Feld in dem Übergangsabschnitt oder in dem Endabschnitt mit einem kleineren Krümmungsradius in der N+-Diffusionsschicht 21 und in der P-Diffusionsschicht 20 gemildert wird. Das heißt, da das elektrische Feld zur Zeit des Anlegens einer Gegenspannung gemildert werden kann, kann eine unidirektionale Diode mit einer hohen Durchbruchspannung konstruiert werden.
  • Um die Durchbruchspannung der Diode zu steuern, kann nicht nur die Tiefe der N+-Diffusionsschicht 21 eingestellt werden, sondern können auch die Tiefe der N+-Schutzring-Diffusionsschicht 27 und der Abstand zwischen der N+-Diffusionsschicht 21 und der N+-Schutzring-Diffusionsschicht 27 eingestellt werden. Es können mehrere N+-Schutzring-Diffusionsschichten 27 verwendet werden.
  • Vierte Ausführungsform
  • 14 ist eine Draufsicht eines Stromstoßschutzelements in Übereinstimmung mit einer vierten Ausführungsform der Erfindung. 15 ist eine Schnittansicht des Stromstoßschutzelements in Übereinstimmung mit der vierten Ausführungsform der Erfindung. Die Verbindungselektrode 23 geht nicht nur durch die Isolierlage 15, die das Stromstoßschutzelement 26 bedeckt, sondern auch durch das Halbleitersubstrat 1. Die Verbindungselektrode 23 geht durch das Halbleitersubstrat 1, um durch ihre Verbindung mit der Gegenelektrode 10 geerdet zu sein. Da auf diese Weise die Notwendigkeit der Erdungsanschlussfläche 24 beseitigt wird, kann die Chipfläche verringert werden. Der Betrieb des Stromstoßschutzelements 26 und andere Wirkungen sind dieselben wie in der zweiten Ausführungsform und in anderen Ausführungsformen.
  • Fünfte Ausführungsform
  • 16 ist eine Draufsicht eines Stromstoßschutzelements in Übereinstimmung mit einer fünften Ausführungsform der Erfindung. 17 ist eine Schnittansicht des Stromstoßschutzelements in Übereinstimmung mit der fünften Ausführungsform der Erfindung. Die Verbindungselektrode 23 geht nicht durch die Isolierlage 15, die das Stromstoßschutzelement 26 bedeckt. Die Verbindungselektrode 23 wird dadurch ausgebildet, dass ein von der unteren Oberfläche des Halbleitersubstrats 1 bis zu einem unteren Abschnitt der P+-Diffusionsschicht 22 geätztes Kontaktloch mit einem Metallmaterial oder dergleichen gefüllt wird. Die Verbindungselektrode 23 geht durch das Halbleitersubstrat 1 und ist durch ihre Verbindung mit der Gegenelektrode 10 geerdet. Da auf diese Weise nicht nur die Notwendigkeit der Erdungsanschlussfläche 24, sondern auch die der GND-Verdrahtung in der Isolierlage 15 beseitigt ist, kann die Chipfläche gegenüber der vierten Ausführungsform verringert werden. Der Betrieb des Stromstoßschutzelements 26 und andere Wirkungen sind dieselben wie in der zweiten Ausführungsform und in anderen Ausführungsformen.
  • Sechste Ausführungsform
  • 18 ist eine Draufsicht einer Halbeitervorrichtung in Übereinstimmung mit einer sechsten Ausführungsform der Erfindung. 19 ist eine Schnittansicht des Stromstoßschutzelements in Übereinstimmung mit der sechsten Ausführungsform der Erfindung. Das Stromstoßschutzelement 19 für das Gate ist direkt unter der Gate-Anschlussfläche 5a angeordnet, wobei eine Isolierlage 28 dazwischenliegt, während das Stromstoßschutzelement 26 für den Drain direkt unter der Drain-Anschlussfläche 7a angeordnet ist, wobei eine Isolierlage 28 dazwischenliegt. Die Verbindungselektrode 18 für das Stromstoßschutzelement 19 ist mit der Gate-Anschlussfläche 5a verbunden, während die Verbindungselektrode 18 für das Stromstoßschutzelement 26 mit der Drain-Anschlussfläche 7a verbunden ist.
  • Die Stromstoßschutzelemente 19 und 26 sind direkt unter der Gate-Anschlussfläche 5a und unter der Drain-Anschlussfläche 7a angeordnet und haben keinen Einfluss auf das aktive Gebiet des Feldeffekttransistors 9, sodass die Stromstoßschutzwirkung erhalten wird, ohne die Chipfläche zu erhöhen. Als das Stromstoßschutzelement 19 für das Gate ist die Struktur in Übereinstimmung mit der ersten Ausführungsform verwendet und als das Stromstoßschutzelement 26 für den Drain ist die Struktur in Übereinstimmung mit der zweiten Ausführungsform verwendet. Allerdings können als die Stromstoßschutzelemente 19 und 26 alternativ die Strukturen in Übereinstimmung mit den anderen Ausführungsformen verwendet werden.
  • Siebente Ausführungsform
  • 20 bis 24 sind Schnittansichten des Verfahrens zur Herstellung einer Halbleitervorrichtung in Übereinstimmung mit einer siebenten Ausführungsform der Erfindung. Wie in 20 gezeigt ist, werden zunächst wie in der ersten Ausführungsform auf der oberen Oberfläche des Halbleitersubstrats 1 die P-Diffusionsschicht 12, die N+-Diffusionsschicht 13 und die N+-Diffusionsschicht 14 ausgebildet, die eine laterale Diode bilden.
  • Wie in 21 gezeigt ist, wird nachfolgend auf der gesamten oberen Oberfläche des Halbleitersubstrats 1 die Isolierlage 29 wie etwa eine Siliciumoxidlage ausgebildet. Um diese auszubilden, wird die CVD verwendet, falls das Halbleitersubstrat 1 SiC ist, oder wird thermische Oxidation oder CVD verwendet, falls das Halbleitersubstrat 1 Si ist.
  • Wie in 22 gezeigt ist, wird nachfolgend von dem Transistorgebiet und von anderen Gebieten die Isolierlage 29 entfernt, während die Isolierlage 29 auf dem Stromstoßschutzelement und auf dem Umfang desselben verbleibt. Dadurch wird die Isolierlage 29, die die P-Diffusionsschicht 12 und die N+-Diffusionsschichten 13 und 14 bedeckt, als Teil auf dem Halbleitersubstrat 1 belassen.
  • Nachfolgend werden auf dem nicht mit der Isolierlage 29 bedeckten Halbleitersubstrat 1 aufeinanderfolgend die GaN-Pufferschicht 2, die undotierte GaN-Kanalschicht 3 und die AlGaN-Elektronenzufuhrschicht 4 ausgebildet und werden darauf die Gate-Elektrode 5, die Drain-Elektrode 7 und die Source-Elektrode 6 ausgebildet, wodurch der Feldeffekttransistor 9 ausgebildet wird. Wie in 23 gezeigt ist, wird gleichzeitig auf der Isolierlage 29 eine amorphe Halbleiterschicht 30 ausgebildet, die amorphes GaN ist.
  • Wie in 24 gezeigt ist, wird die amorphe Halbleiterschicht 30 nachfolgend entfernt und wird durch Gasphasenabscheidung nach chemischem Verfahren oder dergleichen eine Isolierlage 31 aus SiO2 oder dergleichen ausgebildet. In den Isolierlagen 29 und 31 werden Kontaktlöcher geöffnet und werden die Verbindungselektroden 16 und 18 ausgebildet. In anderer Hinsicht sind die Konstruktion und das Herstellungsverfahren dieselben wie in der ersten Ausführungsform.
  • Da das Stromstoßschutzelement 19 mit der Isolierlage 29 bedeckt ist, können in der vorliegenden Ausführungsform der Grenzflächenzustand und die Kristallbaufehlerdichte in der Oberfläche des Stromstoßschutzelements 19 verringert werden. Dadurch wird der Anfangsleckstrom durch die Diode in dem Stromstoßschutzelement 19 verringert, wobei ein Zustand erzielt wird, in dem heiße Ladungsträger (Elektronen oder Löcher), die erzeugt werden, wenn ein Lawinendurchbruch einer der Dioden verursacht wird, nicht leicht durch die Grenzen zwischen der Isolierlage 29 und dem Halbleitersubstrat 1, zwischen der P-Diffusionsschicht 12 und den N+-Diffusionsschichten 13 und 14 eingefangen werden. Im Ergebnis können Verschlechterungen wie etwa Erhöhungen des Leckstroms und Verringerungen der Spannungsfestigkeit der Dioden in dem Stromstoßschutzelement 19 selbst dann verhindert werden, wenn der Feldeffekttransistor 9 lange Zeit arbeitet und häufig einen Stromstoßeinfluss erfährt.
  • Da die GaN-Pufferschicht 2, die undotierte GaN-Kanalschicht 3 und die AlGaN-Elektronenzufuhrschicht 4 ausgebildet werden, während die Isolierlage 29 in dem Stromstoßschutzelementgebiet verbleibt, wird auf der Isolierlage 29 die amorphe Halbleiterschicht 30, die amorphes GaN ist, ausgebildet. Da es in der amorphen Halbleiterschicht 30 viele unregelmäßige Bindungen gibt, können in der amorphen Halbleiterschicht 30 zur Zeit der Ausbildung der Epitaxieschicht und der Elektroden beigemischte Metallelemente (z. B. Eisen, Kupfer, Chrom und Nickel), Fehlanpassungen der Gitterkonstanten und Kristallbaufehler, die durch mechanische Spannungen infolge der Fehlanpassungen verursacht werden, eingefangen werden. Somit können Vertiefungen und Versetzungsschleifen in dem Transistorgebiet verringert werden. Im Ergebnis können der Leckstrom und Änderungen der Kennlinien während des Langzeitbetriebs des Feldeffekttransistors 9 verringert werden.
  • Im Fall der Verwendung des Herstellungsverfahrens in Übereinstimmung mit der siebenten Ausführungsform zur Herstellung der Halbleitervorrichtungen in Übereinstimmung mit der zweiten bis sechsten Ausführungsform können dieselben Wirkungen erhalten werden.
  • Die gesamte Offenbarung der JP2013-118017 , eingereicht am 4. Juni 2013, einschließlich der Beschreibung, der Patentansprüche, der Zeichnungen und der Zusammenfassung, auf der die Priorität der vorliegenden Anmeldung beruht, ist hier in ihrer Gesamtheit durch Literaturhinweis eingefügt.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2010-040814 [0002]
    • JP 2013-118017 [0073]

Claims (8)

  1. Halbleitervorrichtung, die umfasst: ein Halbleitersubstrat (1) mit einer oberen Oberfläche und mit einer unteren Oberfläche; einen Feldeffekttransistor (9) mit einer Halbleiterschicht (2–4) auf der oberen Oberfläche des Halbleitersubstrats (1), einer Gate-Elektrode (5), einer Drain-Elektrode (7) und einer Source-Elektrode (6); eine P-Diffusionsschicht (12, 20) auf der oberen Oberfläche des Halbleitersubstrats (1); eine erste N-Diffusionsschicht (13, 21) auf der oberen Oberfläche des Halbleitersubstrats (1); eine erste Verbindungselektrode (16, 23), die die P-Diffusionsschicht (12, 20) mit einem Erdungspunkt verbindet; und eine zweite Verbindungselektrode (18, 25), die die erste N-Diffusionsschicht (13, 21) mit der Gate-Elektrode (5) oder mit der Drain-Elektrode (7) verbindet, wobei die P-Diffusionsschicht (12, 20) und die erste N-Diffusionsschicht (13, 21) eine bidirektionale laterale Diode bilden.
  2. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die erste N-Diffusionsschicht (13, 21) in der P-Diffusionsschicht (12, 20) ausgebildet ist.
  3. Halbleitervorrichtung nach Anspruch 2, gekennzeichnet durch eine zweite N-Diffusionsschicht (14, 27) in der P-Diffusionsschicht (12, 20), wobei die erste Verbindungselektrode (16, 23) durch die zweite N-Diffusionsschicht (14, 27) mit der P-Diffusionsschicht (12, 20) verbunden ist.
  4. Halbleitervorrichtung nach Anspruch 2, dadurch gekennzeichnet, dass die erste N-Diffusionsschicht (13, 21) in einem zentralen Abschnitt der P-Diffusionsschicht (12, 20) ausgebildet ist, die erste Verbindungselektrode (16, 23) in einem Umfangsabschnitt der P-Diffusionsschicht (12, 20) ausgebildet ist, und die Halbleitervorrichtung ferner eine zweite N-Diffusionsschicht (14, 27) umfasst, die zwischen dem Umfangsabschnitt und der ersten N-Diffusionsschicht (13, 21) in der P-Diffusionsschicht (12, 20) ausgebildet ist.
  5. Halbleitervorrichtung nach Anspruch 1, gekennzeichnet durch eine geerdete Elektrode (10) auf der unteren Oberfläche des Halbleitersubstrats (1), wobei die erste Verbindungselektrode (16, 23) durch das Halbleitersubstrat (1) geht und mit der geerdeten Elektrode (10) verbunden ist.
  6. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, gekennzeichnet durch eine drahtgebondete Anschlussfläche (5a, 7a), die mit der Gate-Elektrode (5) oder mit der Source-Elektrode (6) verbunden ist, wobei die P-Diffusionsschicht (12, 20) und die erste N-Diffusionsschicht (13, 21) direkt unter der Drahtkontaktierungsanschlussfläche (5a, 7a) angeordnet sind, wobei eine Isolierlage (15, 29) dazwischenliegt.
  7. Verfahren zur Herstellung einer Halbleitervorrichtung, wobei das Verfahren umfasst: Ausbilden einer P-Diffusionsschicht (12) und einer N-Diffusionsschicht (13, 14), die eine bidirektionale laterale Diode bilden, auf einer oberen Oberfläche eines Halbleitersubstrats (1); Ausbilden einer Isolierlage (29), die die P-Diffusionsschicht (12) und die N-Diffusionsschicht (13, 14) bedeckt, auf einem Teil des Halbleitersubstrats (1); nach Ausbildung der Isolierlage (29) Ausbilden eines Feldeffekttransistors (9) mit einer Halbleiterschicht (2–4), einer Gate-Elektrode (5), einer Drain-Elektrode (7) und einer Source-Elektrode (6) auf dem nicht mit der Isolierlage (29) bedeckten Halbleitersubstrat (1); Ausbilden einer ersten Verbindungselektrode (16), die die P-Diffusionsschicht (12) mit einem Erdungspunkt verbindet; und Ausbilden einer zweiten Verbindungselektrode (18), die die N-Diffusionsschicht (13, 14) mit der Gate-Elektrode (5) oder mit der Drain-Elektrode (7) verbindet.
  8. Verfahren zur Herstellung der Halbleitervorrichtung nach Anspruch 7, dadurch gekennzeichnet, dass die amorphe Halbleiterschicht (30) auf der Isolierlage (29) ausgebildet wird, wenn die Halbleiterschicht (2–4) ausgebildet wird, und ein Metallelement oder ein Kristallbaufehler in der amorphen Halbleiterschicht (30) eingefangen wird.
DE102014209931.5A 2013-06-04 2014-05-23 Halbleitervorrichtung und Verfahren zu deren Herstellung Expired - Fee Related DE102014209931B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-118017 2013-06-04
JP2013118017A JP6107435B2 (ja) 2013-06-04 2013-06-04 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
DE102014209931A1 true DE102014209931A1 (de) 2014-12-04
DE102014209931B4 DE102014209931B4 (de) 2022-03-17

Family

ID=51899650

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014209931.5A Expired - Fee Related DE102014209931B4 (de) 2013-06-04 2014-05-23 Halbleitervorrichtung und Verfahren zu deren Herstellung

Country Status (3)

Country Link
US (1) US9012959B2 (de)
JP (1) JP6107435B2 (de)
DE (1) DE102014209931B4 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6107435B2 (ja) * 2013-06-04 2017-04-05 三菱電機株式会社 半導体装置及びその製造方法
US9111750B2 (en) * 2013-06-28 2015-08-18 General Electric Company Over-voltage protection of gallium nitride semiconductor devices
US9997507B2 (en) 2013-07-25 2018-06-12 General Electric Company Semiconductor assembly and method of manufacture
JP2015073073A (ja) * 2013-09-06 2015-04-16 三菱電機株式会社 半導体装置およびその製造方法
US10153276B2 (en) * 2014-12-17 2018-12-11 Infineon Technologies Austria Ag Group III heterojunction semiconductor device having silicon carbide-containing lateral diode
US9773898B2 (en) * 2015-09-08 2017-09-26 Macom Technology Solutions Holdings, Inc. III-nitride semiconductor structures comprising spatially patterned implanted species
EP3525232A1 (de) * 2018-02-09 2019-08-14 Nexperia B.V. Halbleiterbauelement und verfahren zu seiner herstellung
JP7131155B2 (ja) * 2018-07-18 2022-09-06 サンケン電気株式会社 半導体装置
JP7364997B2 (ja) * 2019-03-13 2023-10-19 テキサス インスツルメンツ インコーポレイテッド 窒化物半導体基板
CN111902937A (zh) * 2020-06-04 2020-11-06 英诺赛科（珠海）科技有限公司 半导体装置及其制造方法
CN112038336B (zh) * 2020-06-15 2023-03-24 湖南三安半导体有限责任公司 氮化物器件及其esd防护结构和制作方法
WO2022000363A1 (en) * 2020-07-01 2022-01-06 Innoscience (Zhuhai) Technology Co., Ltd. Electronic device and method for manufacturing the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010040814A (ja) 2008-08-06 2010-02-18 Sharp Corp 半導体装置
JP2013118017A (ja) 2013-03-21 2013-06-13 Occs Planning Corp 電子広告配信システム及び方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6392257B1 (en) * 2000-02-10 2002-05-21 Motorola Inc. Semiconductor structure, semiconductor device, communicating device, integrated circuit, and process for fabricating the same
JP2002170963A (ja) * 2000-12-01 2002-06-14 Sanken Electric Co Ltd 半導体素子、半導体装置、及び半導体素子の製造方法
JP4961646B2 (ja) * 2001-08-29 2012-06-27 株式会社デンソー 半導体装置およびその製造方法
JP4542912B2 (ja) * 2005-02-02 2010-09-15 株式会社東芝 窒素化合物半導体素子
JP4645313B2 (ja) * 2005-06-14 2011-03-09 富士電機システムズ株式会社 半導体装置
JP2008235612A (ja) * 2007-03-21 2008-10-02 Denso Corp 保護素子
JP5319084B2 (ja) * 2007-06-19 2013-10-16 ルネサスエレクトロニクス株式会社 半導体装置
JP2010010262A (ja) * 2008-06-25 2010-01-14 Panasonic Electric Works Co Ltd 半導体装置
US7915645B2 (en) 2009-05-28 2011-03-29 International Rectifier Corporation Monolithic vertically integrated composite group III-V and group IV semiconductor device and method for fabricating same
CN103329256B (zh) * 2010-12-15 2016-09-21 宜普电源转换公司 具有后表面隔离的半导体装置
JP5678866B2 (ja) 2011-10-31 2015-03-04 株式会社デンソー 半導体装置およびその製造方法
JP6107435B2 (ja) * 2013-06-04 2017-04-05 三菱電機株式会社 半導体装置及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010040814A (ja) 2008-08-06 2010-02-18 Sharp Corp 半導体装置
JP2013118017A (ja) 2013-03-21 2013-06-13 Occs Planning Corp 電子広告配信システム及び方法

Also Published As

Publication number Publication date
US20140353724A1 (en) 2014-12-04
DE102014209931B4 (de) 2022-03-17
US9012959B2 (en) 2015-04-21
JP6107435B2 (ja) 2017-04-05
JP2014236153A (ja) 2014-12-15

Similar Documents

Publication Publication Date Title
DE102014209931B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE112012004541B4 (de) Halbleitervorrichtung
DE102014108628B4 (de) Kaskadendioden und Verfahren zur Herstellung einer Kaskadendiode
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE102016114496B4 (de) Halbleitervorrichtung, Transistoranordnung und Herstellungsverfahren
DE102009018054B4 (de) Lateraler HEMT und Verfahren zur Herstellung eines lateralen HEMT
DE112009005069B4 (de) Leistungshalbleitervorrichtung und verfahren zum herstellen einer leistungshalbleitervorrichtung
DE102010061295B4 (de) Halbleitervorrichtung mit metallischem Träger
DE112018003362T5 (de) Oxid-halbleitereinheit und verfahren zur herstellung einer oxid-halbleitereinheit
DE102012113110B4 (de) Integrierte Halbleitervorrichtung mit Heteroübergang und Verfahren zur Erzeugung einer integrierten Halbleitervorrichtung mit Heteroübergang
DE102014201521A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE112011104322T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE112011103695T5 (de) Halbleitervorrichtung und Herstellungsverfahren hierfür
DE112016007257B4 (de) Siliziumcarbid-Halbleitervorrichtung
DE102014109147A1 (de) Feldeffekthalbleiter-Bauelement sowie Verfahren zu dessen Betrieb und Herstellung
DE112017001490B4 (de) Halbleiterbauelement und verfahren zum herstellen eines halbleiterbauelements
DE102016109338A1 (de) Normalerweise ausgeschalteter transistor mit reduziertem einschaltwiderstand sowie herstellungsverfahren dafür
DE112011103588T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102015121359A1 (de) Halbleiterbauelement und verfahren
DE102016219094A1 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102012103388A1 (de) Lateraltransistor mit hoher Elektronenbeweglichkeit
DE102016105908A1 (de) High-Electron-Mobility-Transistor (HEM-Transistor) mit einem in eine Gatestruktur integrierten RC-Netzwerk
DE112016006723T5 (de) Halbleitereinrichtung
DE112017003653T5 (de) Siliciumcarbid-halbleitereinheit und verfahren zur herstellung derselben
DE112011103675T5 (de) Halbleitervorrichtung und Herstellungsverfahren hierfür

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R084 Declaration of willingness to licence
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee