DE112012004541B4 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE112012004541B4
DE112012004541B4 DE112012004541.6T DE112012004541T DE112012004541B4 DE 112012004541 B4 DE112012004541 B4 DE 112012004541B4 DE 112012004541 T DE112012004541 T DE 112012004541T DE 112012004541 B4 DE112012004541 B4 DE 112012004541B4
Authority
DE
Germany
Prior art keywords
diode
gate
gallium nitride
nitride layer
element isolation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE112012004541.6T
Other languages
English (en)
Other versions
DE112012004541T5 (de
Inventor
Shinichi Hoshi
Shoji Mizuno
Tetsu Kachi
Tsutomu Uesugi
Kazuyoshi Tomita
Kenji Ito
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of DE112012004541T5 publication Critical patent/DE112012004541T5/de
Application granted granted Critical
Publication of DE112012004541B4 publication Critical patent/DE112012004541B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/326—Application of electric currents or fields, e.g. for electroforming
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Abstract

Halbleitervorrichtung mit:
- einem Transistor hoher Elektronenbeweglichkeit (10, 20, 21, 30, 31, 32); und
- einer Diode (60, 70), wobei
- der Transistor hoher Elektronenbeweglichkeit (10, 20, 21, 30, 31, 32) aufweist:
- ein Substrat (10) mit einer Galliumnitridschicht (13) zur Erzeugung eines zweidimensionalen Elektronengases darin und zum Dienen als eine Kanalschicht und einer Aluminiumgalliumnitridschicht (14), die geschichtet auf der Galliumnitridschicht (13) angeordnet ist und als eine Sperrschicht dient,
- eine Source-Elektrode (30), die auf der Aluminiumgalliumnitridschicht (14) angeordnet ist und sich in ohmschen Kontakt mit der Aluminiumgalliumnitridschicht (14) befindet,
- eine Drain-Elektrode (31), die auf der Aluminiumgalliumnitridschicht (14) getrennt von der Source-Elektrode (30) angeordnet ist und sich in ohmschen Kontakt mit der Aluminiumgalliumnitridschicht (14) befindet,
- ein Zwischenschichtisolierfilm (20, 21), der auf der Aluminiumgalliumnitridschicht (14) zwischen der Source-Elektrode (30) und der Drain-Elektrode (31) angeordnet ist, und
- eine Gate-Elektrode (32), die auf dem Zwischenschichtisolierfilm (20, 21) angeordnet ist;
- das Substrat (10) einen Aktivierungsschichtbereich (40) zur Erzeugung des zweidimensionalen Elektronengases in der Galliumnitridschicht (13) aufweist;
- die Diode (60, 70) eine Anode, die elektrisch mit der Gate-Elektrode (32) des Transistors hoher Elektronenbeweglichkeit (10, 20, 21, 30, 31, 32) verbunden ist, und eine Kathode, die elektrisch mit der Drain-Elektrode (31) des Transistors hoher Elektronenbeweglichkeit (10, 20, 21, 30, 31, 32) verbunden ist, aufweist;
- die Diode (60, 70) eine Gate-Drain-Diode (60, 70) bildet;
- das Substrat (10) einen Elementisolierbereich (50) aufweist, der elektrisch vom Aktivierungsschichtbereich (40) isoliert ist;
- die Diode (60, 70) im Elementisolierbereich (50) angeordnet ist;
- die Kathode der Diode (60, 70) über eine Zuleitung (37) mit der Drain-Elektrode (31) des Transistors hoher Elektronenbeweglichkeit (10, 20, 21, 30, 31, 32) verbunden ist;
- die Source-Elektrode (30) eine Linienform aufweist;
- die Drain-Elektrode (31) eine Linienform aufweist;
- eine Erstreckungsrichtung der Linienform in der Source-Elektrode (30) parallel zu einer Wechselrichtung der Diode (60, 70) verläuft; und
- eine Erstreckungsrichtung der Linienform in der Drain-Elektrode (31) parallel zu der Wechselrichtung der Diode (60, 70) verläuft.

Description

  • [Technisches Gebiet]
  • Die vorliegende Erfindung betrifft eine Halbleitervorrichtung mit einer Struktur eines Transistors hoher Elektronenbeweglichkeit (HEMT) basierend auf Galliumnitrid (GaN) und ein Verfahren zu deren Fertigung.
  • [Bisheriger Stand der Technik]
  • Nitridhalbleiter basierend auf Galliumnitrid (GaN) sind Halbleiter mit einem sehr hohen Bandabstand, wobei GaN und AlN Bandabstände in der Breite von 3,4 eV bzw. 6,2 eV aufweisen. Ferner weist GaN dahingehend Eigenschaften auf, dass eine Durchbruchfeldstärke und eine Sättigungsdriftgeschwindigkeit von Elektronen zwei- oder dreimal höher liegen als diejenigen der anderen Halbleiter, wie beispielsweise GaAs und Si.
  • Ferner können Nitridhalbleiter unter Verwendung von Aluminium (Al) und Indium (In) Mehrelementmischkristallhalbleiter bilden und kann eine Heterostruktur gebildet werden, indem Halbleiter mit verschiedenen Bandabständen geschichtet angeordnet werden. Bekannt ist beispielsweise, dass eine sehr hohe Folienladungsträgerkonzentration von größer oder gleich 1,0 × 1013 cm-2 in einer c-Achsen-Richtung erzielt werden kann, und zwar über eine spontane Polarisation und eine piezoelektrische Polarisation, erzeugt durch eine Verformung, die aus einer Gitterfehlanpassung auf einer Heterogrenzfläche von Aluminiumgalliumnitrid und Galliumnitrid mit einem Al-Gemischverhältnis von 25% resultiert. Dieser HEMT aus AlGaN/GaN unter Verwendung eines hochkonzentrierten zweidimensionalen Elektronengases (2DEG) zeigt eine sehr große und hohe Ansteuerbarkeit, die zehnmal höher ist als diejenige von auf Si basierenden Vorrichtungen und ungefähr viermal höher ist als diejenige von einem 2DEG basierend auf AlGaAs/GaAs des gleichen Verbundhalbleiters. Ferner realisieren Nitridhalbleiter, dank des hohen Vermögens des Materials, einen Durchlasswiderstand von kleiner oder gleich 1/10 desjenigen eines MOSFET (Metall-Oxid-Halbleiter-Feldeffekttransistor) unter Verwendung von Si und 1/3 desjenigen eines IGBT (Bipolartransistor mit isolierter Gate-Elektrode) in einer Vorrichtung mit einem Durchlasswiderstand und einer Stehspannung von 200 V als ein Elementgrenzwert (wie beispielsweise im NPL 1 beschrieben).
  • Wenn der GaN-HEMT jedoch auf eine Energieversorgung mit einer induktiven Last, einen Inverter mit einem Motor als induktive Last und dergleichen angewandt wird, treten die folgenden Probleme auf.
  • Für den Fall, dass eine induktive Last mit dem HEMT verbunden ist, muss Energie, die in der induktiven Last akkumuliert wird, innerhalb der Schaltung verbraucht werden, wenn der HEMT AUS geschaltet wird. Energie wird hierin wie folgt beschrieben: E = (1/2) × LI2, wobei L eine Eigeninduktivität und I einen Strom beschreibt. Ein MOSFET unter Verwendung von Si weist eine antiparallele parasitäre Diode auf, die zwischen den Drain und die Source in einer Vorrichtungsstruktur geschaltet ist. Die Kathode der parasitären Diode ist mit dem Drain verbunden, und die Anode ist mit der Source verbunden. Wenn der MOSFET AUS geschaltet wird, kann Energie aus der induktiven Last unter Verwendung eines Avalanche-Bereichs der parasitären Diode verbraucht werden. Der MOSFET weist folglich einen verhältnismäßig hohen Avalanche-Energie-Widerstand auf.
  • Der Avalanche-Energie-Widerstand ist ein Index für eine Bruchfestigkeit einer Vorrichtung und ist als eine maximale Energie definiert, die verbraucht werden kann, ohne einen Bruch der Vorrichtung zu verursachen, wenn die in der induktiven Last akkumulierte Energie von der Vorrichtung verbraucht wird.
  • Demgegenüber weist eine Feldeffekttransistor-Vorrichtung aus einem Verbundhalbleiter, wie beispielsweise ein GaN-HEMT und ein GaAs-HEMT, für gewöhnlich keinen P-Bereich und folglich keine Struktur mit einer parasitären Diode auf. Dementsprechend kann Energie aus der induktiven Last nicht innerhalb des Elements verbraucht werden und überschreitet die Energie eine Gate-Drain-Stehspannung (BVgd) und eine Source-Drain-AUS-Stehspannung (BVdsoff) und ruft letztendlich eine Elementzerstörung hervor. Folglich wird der HEMT für gewöhnlich mit einem Schutzelement in einem System einer induktiven Last mit einer Eigeninduktivität L, wie beispielsweise einem Inverter, verwendet.
  • Fig. 10A und 10B zeigen Beispielen einer Schutzelementverbindung. 10A zeigt ein Beispiel, bei dem eine Diode zwischen die Source und den Drain geschaltet ist. 10B zeigt ein Beispiel, bei dem eine Diode zwischen das Gate und den Drain und zwischen das Gate und die Source geschaltet ist.
  • Die in der 10A gezeigte Verschaltung ist beispielsweise in der JP 2009 - 164158 A beschrieben. Diese Verschaltung weist beispielsweise dahingehend einen Nachteil auf, dass das Schutzelement einen großen Bereich belegt, da die Diode eine Strombelastbarkeit gleich einem Nennstrom des MOSFET benötigt.
  • Ferner ist die in der 10B gezeigte Verschaltung nicht für einen GaN-HEMT vorgeschlagen worden. Diese Verschaltung ist jedoch äquivalent zu einer Schutzschaltung eines IGBT-Elements. Ein Mechanismus dieser Verschaltung ist wie folgt. D.h., wenn eine Gate-Drain-Spannung steigt, beginnt eine Zener-Diode zwischen dem Gate und dem Drain zu arbeiten und beginnt gleichzeitig die Diode zwischen dem Gate und der Source zu arbeiten. Folglich wird eine Gate-Spannung angehoben und der Kanal geöffnet, so dass eine Avanlanche-Energie freigegeben wird.
  • Diese Verschaltung ist von der Art Mechanismus, bei dem dann, wenn eine Drain-Spannung durch Energie in der induktiven Last, die mit dem IGBT-Element verbunden ist, erhöht wird, der Kanal geöffnet wird, indem die Drain-Spannung modifiziert und die modifizierte Drain-Spannung an die Gate-Spannung gelegt wird, so dass die Avanlanche-Energie freigegeben wird. Diese Verschaltung weist folglich dahingehend einen Vorteil auf, dass kein großes Schutzelement erforderlich ist.
  • In solch einem Fall kann eine Diode für einen GaN-HEMT vorgesehen werden, als ein Schutzelement wie bei einem IGBT-Element. Da das Schutzelement eines IGBT-Elements jedoch aus einer Si-Diode aufgebaut ist, ist es selbstverständlich, beispielsweise polykristallines Silizium auf die gleiche Weise zu einer Diode auf einer GaN-Schicht zu bilden. Da eine GaN-Schicht halbisolierend ist, kann eine polykristalline Siliziumschicht direkt auf der GaN-Schicht gebildet werden. Es tritt jedoch Silizium in die GaN-Schicht ein und wird zu einer Dotiersubstanz. Um diese Unannehmlichkeit zu vermeiden, wird eine polykristalline Siliziumschicht über eine Isolierschicht direkt auf der GaN-Schicht gebildet. In diesem Fall wird unerwünschter Weise eine parasitäre Kapazität durch die GaN-Schicht, die Isolierschicht und die polykristalline Siliziumschicht gebildet.
  • Es ist folglich schwierig, eine Diodenstruktur für einen GaN-HEMT bereitzustellen, und eine Schutzdiodenstruktur, die für einen GaN-HEMT geeignet ist, ist bis dato noch nicht vorgeschlagen worden.
  • [Dokumente aus dem Stand der Technik]
  • Aus der US 2011 / 0 210 338 A1 sind ferner Hochspannungsschaltkreise sowie eine monolithische Integration dieser Schaltkreise bekannt. Die US 2008 / 0 258 224 A1 beschreibt darüber hinaus MOSFETs mit verbesserten Gate-Drain-Klemmdioden.
  • [Nicht-Patent-Dokumente]
  • [Nicht-Patent-Dokument 1]
  • W. Saito et al. „High Breakdown Voltage AlGaN-GaN-Power-HEMT Design and High Current Density Switching Behavior", IEEE Transactions on Electron Devices, Vol. 50, Nr. 12, Seiten 2528-2531, 2003.
  • [Zusammenfassung der Erfindung]
  • Es ist Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung, die eine Diodenstruktur aufweist, um einen HEMT basierend auf Galliumnitrid (GaN) zu schützen, und ein Verfahren zu deren Fertigung bereitzustellen.
  • Die Aufgabe wird gelöst durch eine Halbleitervorrichtung nach dem Anspruch 1. Vorteilhafte Weiterbildungen sind Gegenstand der Unteransprüche.
  • Bei der erfindungsgemäßen Halbleitervorrichtung kann eine Spannung der Drain-Elektrode durch die Gate-Drain-Diode zur Gate-Elektrode übertragen werden. Folglich kann Energie durch einen Kanal in einem Transistor hoher Elektronenbeweglichkeit basierend auf Galliumnitrid fließen. Dementsprechend kann der Transistor hoher Elektronenbeweglichkeit basierend auf Galliumnitrid durch die Diode geschützt werden.
  • Die Aufgabe wird ferner gelöst durch ein Verfahren zur Fertigung dieser Halbleitervorrichtung nach dem Anspruch 12. Vorteilhafte Weiterbildungen sind Gegenstand der Unteransprüche.
  • Mit dem erfindungsgemäßen Fertigungsverfahren kann eine Halbleitervorrichtung realisiert werden, in der eine Diode in einem Transistor hoher Elektronenbeweglichkeit basierend auf Galliumnitrid enthalten ist.
  • Figurenliste
  • Die obigen und weitere Aufgaben, Eigenschaften und Vorteile der vorliegenden Erfindung sind aus der nachfolgenden detaillierten Beschreibung unter Bezugnahme auf die beigefügten Zeichnungen näher ersichtlich. In den Zeichnungen zeigt/zeigen:
    • 1 eine Draufsicht einer Halbleitervorrichtung gemäß einer ersten Ausführungsform;
    • 2 eine Querschnittsansicht entlang der Linie II-II in der 1;
    • 3 eine Querschnittsansicht entlang der Linie III-III in der 1;
    • 4 eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer zweiten Ausführungsform;
    • 5 eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer dritten Ausführungsform;
    • 6 eine Draufsicht einer Halbleitervorrichtung gemäß einer vierten Ausführungsform;
    • 7 eine Querschnittsansicht entlang der Linie VII-VII in der 6;
    • 8 eine Querschnittsansicht entlang der Linie VIII-VIII in der 6;
    • 9 eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer fünften Ausführungsform; und
    • 10A und 10B Ansichten zur Veranschaulichung von Problemen.
  • [Ausführungsformen zum Ausführen der Erfindung]
  • Nachstehend sind Ausführungsformen der vorliegenden Erfindung unter Bezugnahme auf die Zeichnungen beschrieben. N-leitend in den nachstehenden jeweiligen Ausführungsformen entspricht einem ersten Leitfähigkeitstyp der vorliegenden Erfindung, und p-leitend entspricht einem zweiten Leitfähigkeitstyp der vorliegenden Erfindung.
  • (Erste Ausführungsform)
  • 1 zeigt eine Draufsicht einer Halbleitervorrichtung dieser Ausführungsform. 2 zeigt ferner eine Querschnittsansicht entlang der Linie II-II in der 1, und 3 zeigt eine Querschnittsansicht entlang der Linie III-III in der 1. Nachstehend ist ein Aufbau der Halbleitervorrichtung dieser Ausführungsform unter Bezugnahme auf die 1 bis 3 beschrieben.
  • Zunächst weist die Halbleitervorrichtung dieser Ausführungsform einen Transistor hoher Elektronenbeweglichkeit basierend auf Galliumnitrid auf (nachstehend als der GaN-HEMT bezeichnet).
  • Der GaN-HEMT ist, wie in 2 gezeigt, auf einem Substrat 10 gebildet, das gebildet wird, indem nacheinander ein Haltesubstrat 11, eine Pufferschicht 12, eine Galliumnitridschicht 13 (nachstehend als die GaN-Schicht 13 bezeichnet) und eine Aluminiumgalliumnitridschicht 14 (nachstehend als die AlGaN-Schicht 14 bezeichnet) übereinander geschichtet angeordnet werden.
  • Das Haltesubstrat 11 ist beispielsweise ein einkristallines Si-Substrat. Die Pufferschicht 12 ist eine Verbundschicht, um zu bewirken, dass eine Gitterkonstante des Haltesubstrats 11 und eine Gitterkonstante der GaN-Schicht 13 miteinander übereinstimmen. Eine Dicke der Pufferschicht 12 beträgt beispielsweise 1 bis 2 µm.
  • Die GaN-Schicht 13 ist eine Kanalschicht, die ein zweidimensionales Elektronengas erzeugt und auf der Pufferschicht 12 geschichtet angeordnet ist. Wenn ein zweidimensionales Elektronengas in der GaN-Schicht 13 erzeugt wird, wird eine Schicht zweidimensionalen Elektronengases 15 gebildet. Eine Dicke der GaN-Schicht 13 beträgt beispielsweise 1 µm.
  • Die AlGaN-Schicht 14 ist eine Sperrschicht, um als eine Sperre für Elektronen in der Kanalschicht zu dienen, und auf der GaN-Schicht 13 geschichtet angeordnet. Eine Dicke der AlGaN-Schicht 14 beträgt beispielsweise 20 nm.
  • Ein Zwischenschichtisolierfilm 20 mit einer Dicke von ungefähr 100 nm ist auf der Oberfläche des Substrats 10 mit der obigen Schichtstruktur, d.h. auf der Oberfläche der AlGaN-Schicht 14, gebildet.
  • Ein Teil des Zwischenschichtisolierfilms 20 ist offen, und eine Source-Elektrode 30 und Drain-Elektroden 31 beabstandet von der Source-Elektrode 30 sind in diesem Öffnungsabschnitt gebildet. Der Zwischenschichtisolierfilm 20 ist entlang einer Richtung parallel zu einer Ebenenrichtung auf der Oberfläche des Substrats 10 geöffnet, und die Source-Elektrode 30 und die Drain-Elektroden 31 sind vorgesehen, um sich in diesem Öffnungsabschnitt zu erstrecken. Folglich sind die Source-Elektrode 30 und die Drain-Elektroden 31 auf der AlGaN-Schicht 14 vorgesehen.
  • Da die Source-Elektrode 30 und die Drain-Elektroden 31 beabstandet sind, ist der Zwischenschichtisolierfilm 20 normalerweise auf der AlGaN-Schicht 14 zwischen der Source-Elektrode 30 und den Drain-Elektroden 31 vorgesehen.
  • Die Source-Elektrode 30 und die Drain-Elektroden 31 sind ohmsches Metall und befinden sich in ohmschen Kontakt mit der AlGaN-Schicht 14. So ist beispielsweise eine Ti/Al-Schicht als ohmsches Metall gebildet.
  • Ferner sind Gate-Elektroden 32 auf dem Zwischenschichtisolierfilm 20 zwischen der Source-Elektrode 30 und den Drain-Elektroden 31 in der einen Richtung gebildet, die vorstehend bestimmt ist. Die Gate-Elektroden 32 sind beispielsweise Schottky-Elektroden aus Ni.
  • Folglich ist, wie in 2 gezeigt, eine einzige Source-Elektrode 30 zwischen zwei Drain-Elektroden 31 angeordnet. Eine Gate-Elektrode 32 ist zwischen einer Drain-Elektrode 31 und der Source-Elektrode 30 angeordnet. Ferner ist die andere Gate-Elektrode 32 zwischen der anderen Drain-Elektrode 31 und der Source-Elektrode 30 angeordnet.
  • In der obigen Konfiguration dient, von dem Substrat 10, ein Bereich der Schicht zweidimensionalen Elektronengases 15, in dem ein zweidimensionales Elektronengas in der GaN-Schicht 13 erzeugt wird, als ein Aktivierungsschichtbereich 40. Genauer gesagt, der Aktivierungsschichtbereich 40 ist ein aktiver Bereich, in dem der GaN-HEMT arbeitet. Der Aktivierungsschichtbereich 40 ist, wie in 1 gezeigt, in einer Rechteckform definiert.
  • Demgegenüber ist wenigstens ein Teil von Bereichen des Substrats 10 mit Ausnahme des Aktivierungsschichtbereichs 40 ein Elementisolierbereich 50, der elektrisch vom Aktivierungsschichtbereich 40 isoliert ist. In dieser Ausführungsform bilden alle der Bereiche mit Ausnahme des Aktivierungsschichtbereichs 40 den Elementisolierbereich 50.
  • Im Elementisolierbereich 50 ist eine Elementisolierungsschicht 51 in der GaN-Schicht 13 und der AlGaN-Schicht 14 gebildet, durch eine Ionenimplantation von Ar-Ionen oder N-Ionen in die GaN-Schicht 13 und die AlGaN-Schicht 14 im Elementisolierbereich 50. Der Elementisolierbereich 50 wird so vom Aktivierungsschichtbereich 40 elektrisch isoliert. Eine Tiefe der Ionenimplantation im Substrat 10 ist, wie in 2 gezeigt, so tief, dass die GaN-Schicht 13 erreicht wird. Genauer gesagt, Ionen werden tiefer als die Schicht zweidimensionalen Elektronengases 15 in der GaN-Schicht 13 implantiert. Der Elementisolierbereich 50 ist folglich ein Bereich, in dem per Ionenimplantation verhindert wird, dass der GaN-HEMT arbeitet.
  • Eine Source-Zuleitung 33 ist, wie in 2 gezeigt, auf der Source-Elektrode 30 vorgesehen. Die Source-Zuleitung 33 erstreckt sich, wie in 1 gezeigt, in einer Richtung entlang der Erstreckungsrichtung der Source-Elektrode 30 und ist in einer Richtung entlang einer Richtung senkrecht zur Erstreckungsrichtung der Source-Elektrode 30 auf dem Zwischenschichtisolierfilm 20 geführt, während ein Endabschnitt im Form einer Kontaktstelle ausgelegt ist.
  • Ferner ist, wie in 2 gezeigt, eine Drain-Zuleitung 34 auf den Drain-Elektroden 31 vorgesehen. Die Drain-Zuleitung 34 erstreckt sich, wie in 1 gezeigt, in der anderen Richtung entlang der Erstreckungsrichtung der Source-Elektrode 30 und ist in einer Richtung entlang einer Richtung senkrecht zur Erstreckungsrichtung der Source-Elektrode 30 auf dem Zwischenschichtisolierfilm 20 geführt, während ein Endabschnitt in Form einer Kontaktstelle ausgelegt ist.
  • Die Gate-Elektroden 32 sind, wie in 1 gezeigt, mit einer Gate-Zuleitung 35 verbunden. Die Gate-Zuleitung 35 erstreckt sich in der anderen Richtung entlang der Erstreckungsrichtung der Source-Elektrode 30 und ist in einer Richtung entlang einer Richtung senkrecht zur Erstreckungsrichtung der Source-Elektrode 30 auf dem Zwischenschichtisolierfilm 20 geführt, während ein Endabschnitt in Form einer Kontaktstelle ausgelegt ist. Die Gate-Kontaktstelle ist zwischen der Drain-Kontaktstelle und der Source-Kontaktstelle angeordnet. Genauer gesagt, die Gate-Elektroden 32 sind Elektroden, die im gleichen Schritt wie die Source-Zuleitung 33 und die Drain-Zuleitung 34 gebildet werden, und ein Teil hiervon dient als eine Leitung. Die jeweiligen Kontaktstellen sind über Drähte oder dergleichen elektrisch mit einer nicht gezeigten Außenschaltung verbunden.
  • Eine Gate-Drain-Diode 60, deren Anode elektrisch mit den Gate-Elektroden 32 verbunden ist und deren Kathode elektrisch mit den Drain-Elektroden 31 verbunden ist, ist auf dem Substrat 10 vorgesehen. Ferner ist eine Gate-Source-Diode 61, deren Anode elektrisch mit der Source-Elektrode 30 verbunden ist und deren Kathode elektrisch mit den Gate-Elektroden 32 verbunden ist, auf dem Substrat 10 vorgesehen.
  • Diese Dioden 60 und 61 sind auf dem Substrat 10 im Elementisolierbereich 50 angeordnet, der elektrisch vom Aktivierungsschichtbereich 40 isoliert ist. Genauer gesagt, die jeweiligen Dioden 60 und 61 sind auf dem Zwischenschichtisolierfilm 20 angeordnet, der in der anderen Richtung entlang einer Richtung senkrecht zur Erstreckungsrichtung der Source-Elektrode 30 positioniert ist.
  • Die jeweiligen Dioden 60 und 61 sind, wie in 1 gezeigt, aus elektrischen Verbindungen gebildet, bei denen n-leitende Schichten 62 und p-leitende Schichten 63 aus polykristallinem Silizium abwechselnd angeordnet sind. Die n-leitenden Schichten 62 und die p-leitenden Schichten 63 sind entlang der Erstreckungsrichtung der Source-Elektrode 30 wiederholend abwechselnd angeordnet.
  • Die Anode der Gate-Drain-Diode 60 ist über eine erste Zuleitung 36, die sich von der Gate-Zuleitung 35 aus erstreckt, elektrisch mit den Gate-Elektroden 32 verbunden. Ferner ist die Kathode der Gate-Drain-Diode 60 über eine zweite Zuleitung 37, die sich von der Drain-Zuleitung 34 aus erstreckt, elektrisch mit den Drain-Elektroden 31 verbunden.
  • Darüber hinaus sind, wie in 2 gezeigt, Enden der ersten Zuleitung 36 und der zweiten Zuleitung 37 auf polykristallinem Silizium angeordnet, das die Diode 60 bildet. Auf diese Weise sind die Zuleitungen der Diode 60, die hierin verwendet werden, keine Ti/Al-Elektrode wie die Source-Elektrode 30 und die Drain-Elektroden 31, sondern die Zuleitungen, die darüber liegen, d.h. die Leitungen gleich den Gate-Elektroden 32, und ist der Grund für diese Konfiguration wie folgt.
  • Ein ohmsches Material des GaN-HEMT ist, wie vorstehend beschrieben, für gewöhnlich eine Ti/Al-Elektrode. Ohmsches Metall wird durch Sintern/Glühen von Ti/Al bei annähernd 600 °C gebildet. Demgegenüber werden polykristallines Silizium und Al bei annähernd 600°C zu Silizid. Von daher wirft eine Ausdehnung bzw. Erstreckung einer Elektrode für die Diode 60 unter Verwendung von ohmschem Metall des GaN-HEMT hinsichtlich des Wärmeverlaufs ein Problem auf. Folglich sind, da die Ti/Al-Elektrode nicht in Kontakt mit polykristallinem Silizium gebracht werden kann, das die Diode 60 bildet, die Zuleitungselektroden aus polykristallinem Silizium die Leitungsschicht gleich der Source-Zuleitung 33 und den Drain-Zuleitungen 34, die über der Source-Elektrode 30 bzw. den Drain-Elektroden 31 liegen.
  • Ferner ist die Anode der Gate-Source-Diode 61 über eine dritte Zuleitung 38, die sich von der Source-Zuleitung 33 aus erstreckt, elektrisch mit der Source-Elektrode 30 verbunden. Darüber hinaus ist die Kathode der Gate-Source-Diode 61 über die erste Zuleitung 36, die sich von der Gate-Zuleitung 35 aus erstreckt, elektrisch mit den Gate-Elektroden 32 verbunden.
  • Die dritte Zuleitung 38, welche die Gate-Source-Diode 61 betrifft, ist nicht die Ti/Al-Elektrode, sondern aus dem gleichen Grund wie vorstehend beschrieben, die gleiche Leitungsschicht wie die Source-Zuleitung 33.
  • Nachstehend ist eine Stehspannung der Gate-Drain-Diode 60 beschrieben. So ist sie beispielsweise im Falle eines GaN-HEMT mit einer Stehspannung von 600V so ausgelegt, dass eine Diode aus polykristallinem Silizium bei einer Spannung leicht unterhalb der Gate-Drain-Stehspannung (BVgd) EIN schaltet. Hier soll angenommen werden, dass die Diode aus polykristallinem Silizium bei einer Spannung von 500 V EIN schaltet. Da eine Zener-Spannung (Sperrspannung) von polykristallinem Silizium pro Schritt 5 bis 6 V beträgt, ist die Diode 60 mit 83 bis 100 Schritten für eine Spannung von 500 V erforderlich.
  • Solch eine hohe Spannung wird an die Diode 60 gelegt, die zwischen dem Gate und dem Drain arbeitet. Folglich muss ein Streuverlust (Kriechstrom) oder Durchbruch verhindert werden, während die Diode arbeitet. Für den Fall, dass die Diode 60 aus polykristallinem Silizium auf der aktiven Schicht des GaN-HEMT-Kanals gebildet ist, wird eine Dicke eines Isolierfilms (Filmdicke des Zwischenschichtisolierfilms 20), die für den Durchbruch mit einem Kanal oder einer Elektrode erforderlich ist, deutlich erhöht und erreicht eine Dicke von 10 µm mit SiO2 und SiN. Für gewöhnlich ist der Isolierfilm (Zwischenschichtisolierfilm 20) auf dem GaN-HEMT 1 µm dick oder dünner und wird der Prozessabgleich äußerst schlecht.
  • Für den Fall, dass die Diode 60 aus polykristallinem Silizium auf dem Elementisolierbereich 50 gebildet ist, dient die Isolierschicht, die unterhalb liegt, als eine Durchbruchunterdrückungsschicht und nimmt eine Filmdicke, die für einen Durchbruch erforderlich ist, aus den folgenden Gründen im Wesentlichen einen Wert von 0 an. D.h., das GaN-HEMT-Element ist aus einer GaN-Depositionsschicht auf einem (111) Si-Substrat niedrigen Widerstands gebildet, und eine Si-Substrat-Elektrode wird als die Source-Elektrode verwendet. Folglich hängt eine Source-Drain-Stehspannung von einer Dicke der GaN-Schicht ab. Dies liegt daran, dass es die GaN-Depositionsschicht ist, die eine Stehspannung aufweist, die zum Betreiben des ursprünglichen GaN-GEMT-Elements bei 600 V erforderlich ist. Dies macht die Struktur erforderlich, bei der die Diode 60 aus polykristallinem Silizium im Elementisolierbereich 50 des GaN-HEMT gebildet ist, so wie sie vorstehend beschrieben ist.
  • Obgleich es von einem Fertigungsverfahren von polykristallinem Silizium abhängt, ist für den Fall, dass Si bei einer Wärmebehandlungstemperatur (900°C), die zur Aktivierung von Störstellen aus polykristallinem Silizium oder dergleichen erforderlich ist und zu einem Kriechstromfaktor wird, in die GaN-Schicht 13 diffundiert, der Zwischenschichtisolierfilm 20 zwischen dem polykristallinen Silizium und dem GaN als ein Diffusionsverhinderungsfilm erforderlich. Eine Dicke von ungefähr 100 nm ist für diesen Isolierfilm, so wie er vorstehend beschrieben ist, ausreichend.
  • Vorstehend ist der Gesamtaufbau der Halbleitervorrichtung dieser Ausführungsform beschrieben. Der GaN-HEMT arbeitet beispielsweise als ein einschaltender Typ bzw. „Normally-Off-Typ“. 10B zeigt ein Ersatzschaltbild der Halbleitervorrichtung.
  • Nachstehend ist ein Verfahren zur Fertigung der Halbleitervorrichtung der vorstehend beschriebenen Struktur beschrieben. Zunächst wird das Substrat 10 mit der auf der GaN-Schicht 13 gebildeten AlGaN-Schicht 14 vorbereitet.
  • Anschließend wird der Elementisolierbereich 50 in diesem Substrat 10 gebildet. In dieser Ausführungsform werden Ar-Ionen oder N-Ionen per Ionenimplantation unter Verwendung einer Maske in das Substrat 10 implantiert. Hier ist eine Peaktiefe der Ionenimplantation so tief, dass die Schicht zweidimensionalen Elektronengases 15, die eine 2DEG ist, erreicht wird. Folglich wird, vom Substrat 10, der Bereich, auf den die Ionenimplantation angewandt wird, der Elementisolierbereich 50, und der Bereich, auf den die Ionenimplantation nicht angewandt wird, der Aktivierungsschichtbereich 40.
  • Anschließend wird der 100 µm dicke Zwischenschichtisolierfilm 20 auf dem Substrat 10, d.h. auf der AlGaN-Schicht 14 gebildet. Ferner wird ein Öffnungsabschnitt am Zwischenschichtisolierfilm 20 vorgesehen, der im Aktivierungsschichtbereich 40 positioniert ist, und eine Musterung ausgeführt, indem eine Ti/Al-Schicht per Aufdampfung gebildet wird. Anschließend werden die Source-Elektrode 30 und die Drain-Elektroden 31, die ohmsche Metalle sind, gebildet, indem eine ohmsche Wärmebehandlung bei 600°C ausgeführt wird.
  • Darüber hinaus werden die Gate-Elektroden 32 per Musterung gebildet, indem eine Ni-Schicht per Aufdampfung auf dem Zwischenschichtisolierfilm 20 gebildet wird.
  • Anschließend werden die Gate-Drain-Diode 60 und die Gate-Source-Diode 61 auf dem Zwischenschichtisolierfilm 20 im Elementisolierbereich 50 gebildet. Genauer gesagt, eine polykristalline Siliziumschicht wird auf dem Zwischenschichtisolierfilm 20 gebildet, und die n-leitenden Schichten 62 und die p-leitenden Schichten 63 aus polykristallinem Silizium werden abwechselnd wiederholend durch Anwenden einer Ionenimplantation auf diese polykristalline Siliziumschicht angeordnet. Die Anzahl von Schritten der Diode 60 wird an die Stehspannung angepasst bestimmt.
  • Wenn die n-leitenden Schichten 62 gebildet werden, wird As (Arsen) per Ionenimplantation unter den Bedingungen von 110 keV und 8 × 1015/cm2 implantiert. Ferner wird dann, wenn die p-leitenden Schichten 63 gebildet werden, B (Bor) per Ionenimplantation unter den Bedingungen von 50 keV und 2 × 1015/cm2 implantiert. Anschließend werden, durch eine Aktivierungswärmebehandlung von polykristallinem Silizium in einer N2-Atmosphäre unter den Bedingungen von 900°C und fünf Minuten, die n-leitenden Schichten 62 und die p-leitenden Schichten 63 gebildet.
  • Anschließend werden die jeweiligen Leitungen einschließlich der Source-Zuleitung 33, der Drain-Zuleitungen 34, der Gate-Zuleitungen 35, der ersten Zuleitung 36, der zweiten Zuleitung 37 und der dritten Zuleitung 38 gebildet. Eine Ti/Al-Schicht wird als die jeweiligen Leitungen gebildet und gemustert, so wie es in der 1 gezeigt ist.
  • Folglich wird, da die erste bis dritte Zuleitung 36 bis 38, die mit den jeweiligen Dioden 60 und 61 verbunden sind, nicht ohmsches Metall sind, auch dann, wenn die erste bis dritte Zuleitung 36 bis 38 auf polykristallinem Silizium gebildet werden, das die jeweiligen Dioden 60 und 61 bildet, polykristallines Silizium nicht zu Silizid. Gemäß obiger Beschreibung wird ein GaN-HEMT, der die Dioden 60 und 61 als Schutzelemente enthält, fertig gestellt.
  • Nachstehend sind Betriebe der jeweiligen Dioden 60 und 61 beschrieben. Die Gate-Drain-Diode 60 überträgt eine Spannung der Drain-Elektroden 31 zu den Gate-Elektroden 32. Da der GaN-HEMT mit dieser Übertragung zu arbeiten beginnt, fließt Energie über die Kanalschicht und kann der GaN-HEMT geschützt werden. Genauer gesagt, ein Strom fließt nicht zur Diode 60 als ein Schutzelement, sondern zum GaN-HEMT. Die Diode 60 als ein Schutzelement muss, wie vorstehend beschrieben, einzig eine Rolle als eine Spannungsübertragungseinrichtung spielen. Folglich wird dahingehend ein Vorteil erzielt, dass die Diode 60 von geringer Größe sein kann.
  • Demgegenüber spielt die Gate-Source-Diode 61 dahingehend eine Rolle, dass sie einen Strom, der zur Diode 60 fließt, zur Source fließen lässt, wenn bewirkt wird, dass ein Strom zur Diode 60 zwischen dem Gate und der Source fließt, derart, dass eine mit den Gate-Elektroden 32 verbundene Ansteuerschaltung nicht beeinflusst wird.
  • Diese Ausführungsform ist, wie vorstehend beschrieben, dadurch gekennzeichnet, dass die Dioden 60 und 61 als Schutzelemente des GaN-HEMT im Elementisolierbereich 50 enthalten sind, der für das Substrat 10 vorgesehen ist. Auf diese Weise werden die Dioden 60 und 61 im Elementisolierbereich 50, der sich von einem Bereich unterscheidet, in dem der HEMT arbeitet, auf dem Substrat 10 angeordnet. Folglich kann eine Struktur, bei der das eine Substrat 10 sowohl den GaN-HEMT als auch die Schutzelemente aufweist, realisiert werden. Auf diese Weise kann eine Struktur, bei der die Diode 60 in dem Transistor hoher Elektronenbeweglichkeit basierend auf Galliumnitrid enthalten ist, realisiert werden.
  • Ferner sind die Dioden 60 und 61 auf dem Zwischenschichtisolierfilm 20 angeordnet, der im Elementisolierbereich 50 angeordnet ist. Folglich kann verhindert werden, dass Silizium, das ein Material ist, das die Dioden 60 und 61 bildet, während der Aktivierungswärmebehandlung in das Substrat 10 diffundiert. Dementsprechend wird das Material, das die Dioden 60 und 61 bildet, d.h. das Silizium nicht zu einer Dotiersubstanz im Substrat 10.
  • Hierin entsprechen die n-leitenden Schichten 62 „Schichten ersten Leitfähigkeitstyps“ und die p-leitenden Schichten 63 „Schichten zweiten Leitfähigkeitstyps“.
  • (Zweite Ausführungsform)
  • In dieser Ausführungsform ist ein von der ersten Ausführungsform verschiedener Abschnitt beschrieben. In der obigen ersten Ausführungsform wird der elektrisch vom Aktivierungsschichtbereich 40 isolierte Elementisolierbereich 50 gebildet, indem das Substrat 10 einer Ionenimplantation unterzogen wird. Diese Ausführungsform ist dadurch gekennzeichnet, dass der Elementisolierbereich 50 nicht per Ionenimplantation, sondern per Mesa-Ätzen gebildet wird.
  • 4 zeigt einen Querschnitt einer Halbleitervorrichtung dieser Ausführungsform und eine Ansicht entsprechend dem Querschnitt entlang der Linie II-II in der 1. Im Elementisolierbereich 50 ist, wie in dieser Abbildung gezeigt, ein Teil der GaN-Schicht 13 und der AlGaN-Schicht 14 im Elementisolierbereich 50 einem Mesa-Ätzen unterzogen worden. Genauer gesagt, es liegt eine Struktur vor, bei der der Rand des Aktivierungsschichtbereichs 40 durch Ätzen derart entfernt ist, dass ein den Aktivierungsschichtbereich 40 des Substrats 10 bildender Bereich übrig ist. Folglich ragt die Aktivierungsschichtbereich 40 in einer Trapezform bezüglich des Elementisolierbereichs 50 hervor. Der Elementisolierbereich 50 wird so elektrisch vom Aktivierungsschichtbereich 40 isoliert.
  • Bezüglich des Elementisolierbereichs 50 dieser Ausführungsform wird, nachdem das Substrat 10 vorbereitet wurde, ein Teil der GaN-Schicht 13 und der AlGaN-Schicht 14, der in dem Bereich angeordnet ist, der als der Elementisolierbereich 50 des Substrats 10 zu bilden ist, per Trockenätzen unter Verwendung einer Maske einer Mesa-Ätzung unterzogen. Folglich kann der elektrisch vom Aktivierungsschichtbereich 40 isolierte Elementisolierbereich 50 gebildet werden. Die anschließenden Schritte zum Bilden des Zwischenschichtisolierfilms 20 und dergleichen sind gleich denjenigen in der obigen ersten Ausführungsform.
  • (Dritte Ausführungsform)
  • In dieser Ausführungsform ist ein von der ersten und der zweiten Ausführungsform verschiedener Abschnitt beschrieben. Diese Ausführungsform ist dadurch gekennzeichnet, dass der Elementisolierbereich 50 gebildet wird, indem die Schichtstruktur auf dem Haltesubstrat 11 mit Ausnahme des Aktivierungsschichtbereichs 40 vollständig entfernt wird.
  • 5 zeigt eine Querschnittsansicht einer Halbleitervorrichtung dieser Ausführungsform und eine Ansicht entsprechend dem Querschnitt entlang der Linie II-II in der 1. Im Elementisolierbereich 50 werden, wie in der Abbildung gezeigt, die Pufferschicht 12, die GaN-Schicht 13 und die AlGaN-Schicht 14, die im Elementisolierbereich 50 angeordnet sind, vollständig entfernt. Der Elementisolierbereich 50 wird so elektrisch vom Aktivierungsschichtbereich 40 isoliert.
  • Der Elementisolierbereich 50 weist einen LOCOS-Film 21 auf, der auf der Oberfläche des Haltesubstrats 11 gebildet ist. Eine Dicke des LOCOS-Films 21 beträgt beispielsweise 10 µm. Die jeweiligen Dioden 60 und 61 als Schutzelemente sind auf diesem LOCOS-Film 21 gebildet.
  • Folglich werden, im Elementisolierbereich 50 dieser Ausführungsform, nachdem das Substrat 10 vorbereitet wurde, die Pufferschicht 12, die GaN-Schicht 13 und die AlGaN-Schicht 14, die sich in einem Bereich befinden, der in den Elementisolierbereich 50 auszubilden ist, vollständig aus dem Substrat 10 entfernt. Dies kann ein Beispiel für das Mesa-Ätzen sein, das in der obigen zweiten Ausführungsform vorgeschlagen ist. Auf diese Weise kann der elektrisch vom Aktivierungsschichtbereich 40 isolierte Elementisolierbereich 50 gebildet werden.
  • Anschließend wird der Zwischenschichtisolierfilm 20 im Aktivierungsschichtbereich 40 gebildet und der LOCOS-Film 21 auf der Oberfläche des Haltesubstrats 11 im Elementisolierbereich 50 gebildet. Ein Schritt zum Bilden des Zwischenschichtisolierfilms 20 und des LOCOS-Films 21 ist ein Isolierfilmbildungsschritt. Die anschließenden Schritte, d.h. die Schritte zum Bilden der Source-Elektrode 30 und dergleichen, sind gleich denjenigen in der obigen ersten Ausführungsform.
  • Es sollte beachtet werden, dass der LOCOS-Film 21 dem „Zwischenschichtisolierfilm“ entspricht.
  • (Vierte Ausführungsform)
  • In dieser Ausführungsform ist ein von der ersten bis dritten Ausführungsform verschiedener Abschnitt beschrieben. In den jeweiligen obigen Ausführungsformen werden Dioden aus polykristallinem Silizium als die Dioden 60 und 61 verwendet, die als Schutzelemente dienen. Diese Ausführungsform ist dadurch gekennzeichnet, dass Schottky-Pegelverschiebungsdioden verwendet werden. Genauer gesagt, diese Ausführungsform schlägt eine Konfiguration vor, gemäß der eine Spannungsübertragungseinrichtung von Dioden aus polykristallinem Silizium mit Sperreigenschaften eines pn-Übergangs zu Schottky-Pegelverschiebungsdioden mit Durchlasseigenschaften einer Schottky-Diode geändert ist.
  • 6 zeigt eine Draufsicht einer Halbleitervorrichtung dieser Ausführungsform. 7 zeigt ferner einen Querschnitt entlang der Linie VII-VII in der 6, und 8 zeigt eine Querschnittsansicht entlang der Linie VIII-VIII in der 6. Nachstehend ist eine Konfiguration der Halbleitervorrichtung dieser Ausführungsform unter Bezugnahme auf die 6 bis 8 beschrieben.
  • In dieser Ausführungsform ist, wie in 6 gezeigt, die Anode einer Gate-Drain-Diode 70 mit der ersten Zuleitung 36 verbunden und die Kathode mit der zweiten Zuleitung 37 verbunden. Ferner ist die Anode einer Gate-Source-Diode 71 mit der dritten Zuleitung 38 verbunden und die Kathode mit der ersten Zuleitung 36 verbunden.
  • Das Layout der Source-Elektrode 30, der Drain-Elektroden 31, der Gate-Elektroden und der jeweiligen Zuleitungen ist gleich demjenigen in der obigen ersten Ausführungsform.
  • Der Elementisolierbereich 50, der per Ionenimplantation im Substrat 10 gebildet wird, ist, wie in 7 gezeigt, in dieser Ausführungsform wie in der obigen ersten Ausführungsform elektrisch vom Aktivierungsschichtbereich 40 isoliert. Die jeweiligen Dioden 70 und 71, die vorstehend beschrieben sind, sind in diesem Elementisolierbereich 50 angeordnet.
  • Ferner verwendet die Schottky-Diode die Schicht zweidimensionalen Elektronengases 15, die eine 2DEG ist. Folglich wird die Ionenimplantation, wie in 7 gezeigt, nicht vollständig auf den Elementisolierbereich 50 angewandt und die Ionenimplantation auf den Elementisolierbereich 50 in einem Bereich mit Ausnahme eines Vorsprungsabschnitts der Dioden 70 und 71 bezüglich des Substrats 10 angewandt. Ferner erfolgt die Ionenimplantation, wie in der obigen ersten Ausführungsform, tiefer als die Schicht zweidimensionalen Elektronengases 15 in der GaN-Schicht 13. Folglich wird eine Elementisolierungsschicht 51 in der GaN-Schicht 13 und in der AlGaN-Schicht 14 gebildet, wo eine Ionenimplantation im Elementisolierbereich 50 ausgeführt wird.
  • Ferner ist jede der Dioden 70 und 71, wie in 8 gezeigt, als eine Schottky-Pegelverschiebungsdiode gebildet, die aus Schottky-Elektroden 72 (in der 8 durch S gekennzeichnet) und ohmschen Elektroden 73 (in der 8 durch O gekennzeichnet) gebildet ist. Die Schottky-Elektroden 72 und die ohmschen Elektroden 73 sind direkt auf der Oberfläche des Substrats 10, d.h. auf der Oberfläche der AlGaN-Schicht 14, gebildet. Um eine Stehspannung der jeweiligen Dioden 70 und 71 zu gewährleisten, sind die Schottky-Elektroden 72 und die ohmschen Elektroden 73 wiederholend abwechselnd angeordnet.
  • Im Falle eines GaN-HEMT mit einer Stehspannung von 600V wird, wie in der obigen ersten Ausführungsform beschrieben, angenommen, dass Schottky-Dioden bei einer Spannung von 500 V EIN schalten. Die Spannung wird durch die Doppelung einer Durchlassspannung (Vf) am Schottky-Gate übertragen. Hierin ist in der Annahme, dass Vf = ungefähr 2V beträgt, eine Schottky-Pegelverschiebungsdiode mit 250 Schritten erforderlich, um 500 V zu übertragen.
  • Die gemäß obiger Beschreibung konfigurierte Halbleitervorrichtung kann anhand des gleichen Verfahrens wie die obige erste Ausführungsform gefertigt werden. Unterschiede liegen darin, dass die Ionenimplantation mit Ausnahme eines Bereichs, in dem die jeweiligen Dioden 70 und 71 anzuordnen sind, auf den Elementisolierbereich 50 angewandt wird und der Zwischenschichtisolierfilm 20 an einer Position, an der die jeweiligen 70 und 71 im Elementisolierbereich 50 anzuordnen sind, entfernt wird.
  • Es können, wie vorstehend beschrieben, Schottky-Pegelverschiebungsdioden als Schutzelemente verwendet werden.
  • (Fünfte Ausführungsform)
  • In dieser Ausführungsform ist ein Unterschied zur obigen vierten Ausführungsform beschrieben. Diese Ausführungsform ist dadurch gekennzeichnet, dass das Mesa-Ätzen auf den Elementisolierbereich 50 angewandt wird, und zwar in einer Konfiguration, in der Schottky-Pegelverschiebungsdioden als die Dioden 70 und 71 verwendet werden.
  • 9 zeigt eine Querschnittsansicht einer Halbleitervorrichtung dieser Ausführungsform und eine Ansicht entsprechend dem Querschnitt entlang der Linie III-III in der 1. Im Elementisolierbereich 50 wird ein Mesa-Ätzen, wie in der Abbildung gezeigt, auf einen Teil der GaN-Schicht 13 und der AlGaN-Schicht 14 im Elementisolierbereich 50 angewandt.
  • Es sollte beachtet werden, dass das Mesa-Ätzen, wie in 9 gezeigt, nicht vollständig auf die GaN-Schicht 13 und die AlGaN-Schicht 14 angewandt wird, die im Elementisolierbereich 50 des Substrats 10 angeordnet sind, und dass das Mesa-Ätzen in einem Bereich des Elementisolierbereichs 50 mit Ausnahme eines Vorsprungabschnitts der Dioden 70 und 71 bezüglich des Substrats 10 angewandt wird. Der Grund für diese Konfiguration liegt darin, dass die Schottky-Dioden, wie vorstehend beschrieben, die Schicht 15 zweidimensionalen Elektronengases verwenden, die eine 2DEG ist.
  • Auf diese Weise wird es auch in der Konfiguration, in der Schottky-Pegelverschiebungsdioden als die Dioden 70 und 71 verwendet werden, möglich, den Elementisolierbereich 50 elektrisch vom Aktivierungsschichtbereich 40 zu isolieren, indem das Mesa-Ätzen auf den Elementisolierbereich 50 angewandt wird.
  • (Weitere Ausführungsformen)
  • Es sollte verstanden werden, dass die Konfigurationen der jeweiligen obigen Ausführungsformen als Beispiele dienen und die vorliegende Erfindung nicht auf die vorstehend beschriebenen Konfigurationen beschränkt ist, sondern andere Konfigurationen umfassen kann, die die vorliegende Erfindung realisieren. In den jeweiligen obigen Ausführungsformen wird beispielsweise eine Ti/Al-Schicht als ein Material für die Zuleitungen, wie beispielsweise die Source-Zuleitung 33 und die erste Zuleitung 36, verwendet. Es sollte beachtet werden, dass diese Konfiguration lediglich als Beispiel dient und ebenso andere leitende Substanzen verwendet werden können. Ferner kann, in den jeweiligen obigen Ausführungsformen, eine Aluminiumgalliumnitridschicht mit einem geringeren AL-Verhältnis als die Sperrschicht als die Kanalschicht der GaN-HEMT-Struktur verwendet werden und eine Aluminiumindiumnitridschicht als die Sperrschicht verwendet werden. Ferner wird ein einkristallines Si-Substrat als das Haltesubstrat 11 verwendet, das das Substrat 10 bildet. Es sollte beachtet werden, dass ebenso andere Substrate, wie beispielsweise ein Saphirsubstrat und ein SiC-Substrat, verwendet werden können.
  • Vorstehend sind die folgenden Konfigurationen offenbart.
  • Gemäß einem ersten Aspekt der vorliegenden Erfindung weist eine Halbleitervorrichtung auf: einen Transistor hoher Elektronenbeweglichkeit; und eine Diode. Der Transistor hoher Elektronenbeweglichkeit weist auf: ein Substrat mit einer Galliumnitridschicht zur Erzeugung eines zweidimensionalen Elektronengases darin und zum Dienen als eine Kanalschicht und einer Aluminiumgalliumnitridschicht, die geschichtet auf der Galliumnitridschicht angeordnet ist und als eine Sperrschicht dient, eine Source-Elektrode, die auf der Aluminiumgalliumnitridschicht angeordnet ist und sich in ohmschen Kontakt mit der Aluminiumgalliumnitridschicht befindet, eine Drain-Elektrode, die auf der Aluminiumgalliumnitridschicht getrennt von der Source-Elektrode angeordnet ist und sich in ohmschen Kontakt mit der Aluminiumgalliumnitridschicht befindet, ein Zwischenschichtisolierfilm, der auf der Aluminiumgalliumnitridschicht zwischen der Source-Elektrode und der Drain-Elektrode angeordnet ist, und eine Gate-Elektrode, die auf dem Zwischenschichtisolierfilm angeordnet ist. Das Substrat weist einen Aktivierungsschichtbereich zur Erzeugung des zweidimensionalen Elektronengases in der Galliumnitridschicht auf. Die Diode weist eine Anode, die elektrisch mit der Gate-Elektrode des Transistors hoher Elektronenbeweglichkeit verbunden ist, und eine Kathode, die elektrisch mit der Drain-Elektrode des Transistors hoher Elektronenbeweglichkeit verbunden ist, auf. Die Diode stellt eine Gate-Drain-Diode bereit.
  • Bei der vorstehend beschriebenen Halbleitervorrichtung kann eine Spannung der Drain-Elektrode durch die Gate-Drain-Diode zur Gate-Elektrode übertragen werden. Folglich kann Energie durch einen Kanal in einem Transistor hoher Elektronenbeweglichkeit basierend auf Galliumnitrid fließen. Dementsprechend kann der Transistor hoher Elektronenbeweglichkeit basierend auf Galliumnitrid durch die Diode geschützt werden.
  • Das Substrat weist einen Elementisolierbereich auf, der elektrisch vom Aktivierungsschichtbereich isoliert ist. Die Diode ist im Elementisolierbereich angeordnet. Die Kathode der Diode ist über eine Zuleitung mit der Drain-Elektrode des Transistors hoher Elektronenbeweglichkeit verbunden. Die Source-Elektrode weist eine Linienform auf. Die Drain-Elektrode weist eine Linienform auf. Eine Erstreckungsrichtung der Linienform in der Source-Elektrode verläuft parallel zu einer Wechselrichtung der Diode. Eine Erstreckungsrichtung der Linienform in der Drain-Elektrode verläuft parallel zu der Wechselrichtung der Diode. In diesem Fall ist, vom Substrat, die Diode in dem Elementisolierbereich angeordnet, der sich von einem Bereich unterscheidet, in dem der Transistor hoher Elektronenbeweglichkeit arbeitet. Folglich kann eine Struktur erhalten werden, bei der ein einziges Substrat sowohl einen Transistor hoher Elektronenbeweglichkeit basierend auf Galliumnitrid als auch eine Diode aufweist. Auf diese Weise kann eine Struktur erhalten werden, bei der eine Diode in einem Transistor hoher Elektronenbeweglichkeit basierend auf Galliumnitrid enthalten ist.
  • Alternativ können die Galliumnitridschicht und die Aluminiumgalliumnitridschicht im Elementisolierbereich einen Ionenimplantationsbereich aufweisen. Der Elementisolierbereich ist durch den Ionenimplantationsbereich elektrisch vom Aktivierungsschichtbereich isoliert.
  • Alternativ können die Galliumnitridschicht und die Aluminiumgalliumnitridschicht im Elementisolierbereich einen Mesaätzbereich aufweisen. Der Elementisolierbereich ist durch den Mesaätzbereich elektrisch vom Aktivierungsschichtbereich isoliert.
  • Alternativ kann das Substrat ferner ein Haltesubstrat aufweisen. Im Elementisolierbereich weist das Substrat einzig das Haltesubstrat und nicht die Galliumnitridschicht und die Aluminiumgalliumnitridschicht aus. Der Elementisolierbereich ist dadurch, dass die Galliumnitridschicht und die Aluminiumgalliumnitridschicht fehlen, elektrisch vom Aktivierungsschichtbereich isoliert.
  • Alternativ kann der Elementisolierbereich ferner den Zwischenschichtisolierfilm aufweisen, der auf der Aluminiumgalliumnitridschicht angeordnet ist. Die Diode ist auf dem Zwischenschichtisolierfilm angeordnet. In diesem Fall kann, da sich die Diode auf dem Substrat nicht in direktem Kontakt mit dem Substrat befindet, verhindert werden, dass ein die Diode bildendes Material in das Substrat diffundiert.
  • Alternativ kann die Diode aus polykristallinem Silizium aufgebaut sein und eine Schicht ersten Leitfähigkeitstyps und eine Schicht zweiten Leitfähigkeitstyps aufweisen, die elektrisch miteinander verbunden sind. In diesem Fall kann auch dann, wenn die Diode aus polykristallinem Silizium aufgebaut ist, eine Diffusion von Silizium in die Galliumnitridschicht oder die Aluminiumgalliumnitridschicht während der Störstellenaktivierung von polykristallinem Silizium durch den Zwischenschichtisolierfilm verhindert werden. Folglich kann die Diode aus polykristallinem Silizium aufgebaut sein.
  • Alternativ kann die Diode eine Schottky-Pegelverschiebungsdiode mit einer Schottky-Elektrode und einer ohmschen Elektrode sein. Auf diese Weise kann eine Diode mit Durchlasseigenschaften einer Schottky-Diode als Schutzelement dienen.
  • Alternativ kann die Halbleitervorrichtung ferner aufweisen: eine Gate-Zuleitung, die mit der Gate-Elektrode verbunden ist; eine Drain-Zuleitung, die mit der Drain-Elektrode verbunden ist; eine erste Zuleitung, die eine Anode der Diode und die Gate-Zuleitung verbindet; und eine zweite Zuleitung, die eine Kathode der Diode und die Drain-Zuleitung verbindet. Hierin werden, anstatt einen Teil der Source-Elektrode und der Drain-Elektrode, die ohmsche Metalle sind, direkt als eine Leitung zur Gate-Drain-Diode zu führen, die Zuleitungen auf diese Weise verwendet. Hierdurch kann verhindert werden, dass ein Material, das die Gate-Drain-Diode bildet, und ein Material, das die Source-Elektrode und die Drain-Elektrode bildet, zu Silizid wird.
  • Alternativ kann die Halbleitervorrichtung ferner eine Gate-Source-Diode aufweisen. Die Gate-Source-Diode weist eine Anode, die elektrisch mit der Source-Elektrode verbunden ist, und eine Kathode, die elektrisch mit der Gate-Elektrode verbunden ist, auf. Ferner kann das Substrat einen Elementisolierbereich aufweisen, der elektrisch vom Aktivierungsschichtbereich isoliert ist. Die Gate-Source-Diode ist im Elementisolierbereich angeordnet. Ferner kann die Halbleitervorrichtung aufweisen: eine Gate-Zuleitung, die mit der Gate-Elektrode verbunden ist; eine Source-Zuleitung, die mit der Source-Elektrode verbunden ist; eine erste Zuleitung, die die Kathode der Gate-Source-Diode und die Gate-Zuleitung verbindet; und eine dritte Zuleitung, die die Anode der Gate-Source-Diode und die Source-Zuleitung verbindet. Hierin werden, anstatt einen Teil der Source-Elektrode und der Drain-Elektrode, die ohmsche Metalle sind, direkt als eine Leitung zur Gate-Source-Diode zu führen, die Zuleitungen auf diese Weise verwendet. Hierdurch kann verhindert werden, dass ein Material, das die Gate-Source-Diode bildet, und ein Material, das die Source-Elektrode und die Drain-Elektrode bildet, zu Silizid wird.
  • Gemäß einem zweiten Aspekt der vorliegenden Erfindung weist ein Verfahren zur Fertigung der Halbleitervorrichtung gemäß dem ersten Aspekt der vorliegenden Erfindung die folgenden Schritte auf: Vorbereiten des Substrats; Bilden eines Elementisolierbereichs, der wenigstens in einem Teil des Substrats, der sich vom Aktivierungsschichtbereich unterscheidet, elektrisch vom Aktivierungsschichtbereich isoliert ist; Bilden des Transistors hoher Elektronenbeweglichkeit im Aktivierungsschichtbereich des Substrats; und Bilden einer Gate-Drain-Diode, die eine Anode, die mit der Gate-Elektrode verbunden ist, und eine Kathode, die mit der Drain-Elektrode verbunden ist, aufweist, im Elementisolierbereich.
  • Mit dem vorstehend beschriebenen Fertigungsverfahren kann eine Halbleitervorrichtung realisiert werden, in der eine Diode in einem Transistor hoher Elektronenbeweglichkeit basierend auf Galliumnitrid enthalten ist.
  • Alternativ kann, beim Bilden des Elementisolierbereichs, der Elementisolierbereich gebildet werden, indem ein Ion in die Galliumnitridschicht und die Aluminiumgalliumnitridschicht im Elementisolierbereich des Substrats implantiert wird.
  • Alternativ kann, beim Bilden des Elementisolierbereichs, der Elementisolierbereich durch ein Mesaätzen der Galliumnitridschicht und der Aluminiumgalliumnitridschicht im Elementisolierbereich des Substrats gebildet werden.
  • Alternativ weist das Substrat ferner ein Haltesubstrat auf. Beim des Elementisolierbereichs werden die Galliumnitridschicht und die Aluminiumgalliumnitridschicht im Elementisolierbereich des Substrats vollständig entfernt. Der Elementisolierbereich ist dadurch, dass die Galliumnitridschicht und die Aluminiumgalliumnitridschicht fehlen, elektrisch vom Aktivierungsschichtbereich isoliert.
  • Alternativ kann das Bilden des Elementisolierbereichs ein Bilden des Zwischenschichtisolierfilms auf der Aluminiumgalliumnitridschicht umfassen- Beim Bilden der Gate-Drain-Diode wird die Gate-Drain-Diode auf dem Zwischenschichtisolierfilm gebildet. Dank dieser Konfiguration kann die Diode auf dem Substrat gebildet werden, um nicht in direktem Kontakt mit dem Substrat zu stehen. Folglich kann verhindert werden, dass ein die Diode bildendes Material in das Substrat diffundiert.
  • Alternativ kann, beim Bilden der Gate-Drain-Diode, eine polykristalline Siliziumdiode mit einer Schicht ersten Leitfähigkeitstyps und einer Schicht zweiten Leitfähigkeitstyps aus polykristallinem Silizium gebildet werden.
  • Alternativ kann, beim Bilden der Gate-Drain-Diode, eine Schottky-Pegelverschiebungsdiode mit einer Schottky-Elektrode und einer ohmschen Elektrode gebildet werden.
  • Alternativ kann das Verfahren zur Fertigung der Halbleitervorrichtung ferner umfassen: Bilden, nach dem Bilden der Gate-Drain-Diode, einer Gate-Zuleitung, die mit der Gate-Elektrode verbunden wird, einer Drain-Zuleitung, die mit der Drain-Elektrode verbunden wird, einer ersten Zuleitung, die eine Anode der Gate-Drain-Diode und die Gate-Zuleitung verbindet, und einer zweiten Zuleitung, die eine Kathode der Gate-Drain-Diode und die Drain-Zuleitung verbindet. Dank dieser Konfiguration können die Zuleitungen gebildet werden, während verhindert wird, dass ein die Gate-Drain-Diode bildendes Material und ein die Source-Elektrode und die Drain-Elektrode bildendes Material zu Silizid werden.
  • Alternativ kann, beim Bilden der Gate-Drain-Diode, eine Gate-Source-Diode mit einer Anode, die mit der Source-Elektrode verbunden wird, und einer Kathode, die mit der Gate-Elektrode verbunden wird, ferner im Elementisolierbereich gebildet werden.
  • Alternativ kann das Bilden der Gate-Source-Diode ferner umfassen: Bilden einer Gate-Zuleitung, die mit der Gate-Elektrode verbunden wird, einer Source-Zuleitung, die mit der Source-Elektrode verbunden wird, einer ersten Zuleitung, die eine Kathode der Gate-Source-Diode und die Gate-Zuleitung verbindet, und einer dritten Zuleitung, die eine Anode der Gate-Source-Diode und die Source-Zuleitung verbindet. Dank dieser Konfiguration können die Zuleitungen gebildet werden, während verhindert wird, dass ein die Gate-Source-Diode bildendes Material und ein die Source-Elektrode und die Drain-Elektrode bildendes Material zu Silizid wird.

Claims (21)

  1. Halbleitervorrichtung mit: - einem Transistor hoher Elektronenbeweglichkeit (10, 20, 21, 30, 31, 32); und - einer Diode (60, 70), wobei - der Transistor hoher Elektronenbeweglichkeit (10, 20, 21, 30, 31, 32) aufweist: - ein Substrat (10) mit einer Galliumnitridschicht (13) zur Erzeugung eines zweidimensionalen Elektronengases darin und zum Dienen als eine Kanalschicht und einer Aluminiumgalliumnitridschicht (14), die geschichtet auf der Galliumnitridschicht (13) angeordnet ist und als eine Sperrschicht dient, - eine Source-Elektrode (30), die auf der Aluminiumgalliumnitridschicht (14) angeordnet ist und sich in ohmschen Kontakt mit der Aluminiumgalliumnitridschicht (14) befindet, - eine Drain-Elektrode (31), die auf der Aluminiumgalliumnitridschicht (14) getrennt von der Source-Elektrode (30) angeordnet ist und sich in ohmschen Kontakt mit der Aluminiumgalliumnitridschicht (14) befindet, - ein Zwischenschichtisolierfilm (20, 21), der auf der Aluminiumgalliumnitridschicht (14) zwischen der Source-Elektrode (30) und der Drain-Elektrode (31) angeordnet ist, und - eine Gate-Elektrode (32), die auf dem Zwischenschichtisolierfilm (20, 21) angeordnet ist; - das Substrat (10) einen Aktivierungsschichtbereich (40) zur Erzeugung des zweidimensionalen Elektronengases in der Galliumnitridschicht (13) aufweist; - die Diode (60, 70) eine Anode, die elektrisch mit der Gate-Elektrode (32) des Transistors hoher Elektronenbeweglichkeit (10, 20, 21, 30, 31, 32) verbunden ist, und eine Kathode, die elektrisch mit der Drain-Elektrode (31) des Transistors hoher Elektronenbeweglichkeit (10, 20, 21, 30, 31, 32) verbunden ist, aufweist; - die Diode (60, 70) eine Gate-Drain-Diode (60, 70) bildet; - das Substrat (10) einen Elementisolierbereich (50) aufweist, der elektrisch vom Aktivierungsschichtbereich (40) isoliert ist; - die Diode (60, 70) im Elementisolierbereich (50) angeordnet ist; - die Kathode der Diode (60, 70) über eine Zuleitung (37) mit der Drain-Elektrode (31) des Transistors hoher Elektronenbeweglichkeit (10, 20, 21, 30, 31, 32) verbunden ist; - die Source-Elektrode (30) eine Linienform aufweist; - die Drain-Elektrode (31) eine Linienform aufweist; - eine Erstreckungsrichtung der Linienform in der Source-Elektrode (30) parallel zu einer Wechselrichtung der Diode (60, 70) verläuft; und - eine Erstreckungsrichtung der Linienform in der Drain-Elektrode (31) parallel zu der Wechselrichtung der Diode (60, 70) verläuft.
  2. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass - die Galliumnitridschicht (13) und die Aluminiumgalliumnitridschicht (14) im Elementisolierbereich (50) einen Ionenimplantationsbereich (51) aufweisen; und - der Elementisolierbereich (50) durch den Ionenimplantationsbereich (51) elektrisch vom Aktivierungsschichtbereich (40) isoliert ist.
  3. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass - die Galliumnitridschicht (13) und die Aluminiumgalliumnitridschicht (14) im Elementisolierbereich (50) einen Mesaätzbereich aufweisen; und - der Elementisolierbereich (50) durch den Mesaätzbereich elektrisch vom Aktivierungsschichtbereich (40) isoliert ist.
  4. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass - das Substrat (10) ferner ein Haltesubstrat (11) aufweist; - das Substrat (10), im Elementisolierbereich (50), einzig das Haltesubstrat (11) und nicht die Galliumnitridschicht (13) und die Aluminiumgalliumnitridschicht (14) aufweist; und - der Elementisolierbereich (50) dadurch, dass die Galliumnitridschicht (13) und die Aluminiumgalliumnitridschicht (14) fehlen, elektrisch vom Aktivierungsschichtbereich (40) isoliert ist.
  5. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass - der Elementisolierbereich (50) ferner den Zwischenschichtisolierfilm (20, 21) aufweist, der auf der Aluminiumgalliumnitridschicht (14) angeordnet ist; und - die Diode (60, 70) auf dem Zwischenschichtisolierfilm (20, 21) angeordnet ist.
  6. Halbleitervorrichtung nach Anspruch 5, dadurch gekennzeichnet, dass die Diode (60, 70) aus polykristallinem Silizium aufgebaut ist und eine Schicht ersten Leitfähigkeitstyps (62) und eine Schicht zweiten Leitfähigkeitstyps (63) aufweist, die elektrisch miteinander verbunden sind.
  7. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Diode (60, 70) eine Schottky-Pegelverschiebungsdiode mit einer Schottky-Elektrode (72) und einer ohmschen Elektrode (73) ist.
  8. Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass sie ferner aufweist: - eine Gate-Zuleitung (35), die mit der Gate-Elektrode (32) verbunden ist; - eine Drain-Zuleitung (34), die mit der Drain-Elektrode (31) verbunden ist; - eine erste Zuleitung (36), die eine Anode der Diode (60, 70) und die Gate-Zuleitung (35) verbindet; und - eine zweite Zuleitung (37), die eine Kathode der Diode (60, 70) und die Drain-Zuleitung (34) verbindet.
  9. Halbleitervorrichtung nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass sie ferner eine Gate-Source-Diode (61, 71) aufweist, wobei die Gate-Source-Diode (61, 71) eine Anode, die elektrisch mit der Source-Elektrode (30) verbunden ist, und eine Kathode, die elektrisch mit der Gate-Elektrode (32) verbunden ist, aufweist.
  10. Halbleitervorrichtung nach Anspruch 9, dadurch gekennzeichnet, dass - das Substrat (10) einen Elementisolierbereich (50) aufweist, der elektrisch vom Aktivierungsschichtbereich (40) isoliert ist; und - die Gate-Source-Diode (61, 71) im Elementisolierbereich (50) angeordnet ist.
  11. Halbleitervorrichtung nach Anspruch 9 oder 10, dadurch gekennzeichnet, dass sie ferner aufweist: - eine Gate-Zuleitung (35), die mit der Gate-Elektrode (32) verbunden ist; - eine Source-Zuleitung (33), die mit der Source-Elektrode (30) verbunden ist; - eine erste Zuleitung (36), die die Kathode der Gate-Source-Diode (61, 71) und die Gate-Zuleitung (35) verbindet; und - eine dritte Zuleitung (38), die die Anode der Gate-Source-Diode (61, 71) und die Source-Zuleitung (33) verbindet.
  12. Verfahren zur Fertigung der Halbleitervorrichtung nach dem Anspruch 1, die Schritte aufweisend: - Vorbereiten des Substrats (10); - Bilden eines Elementisolierbereichs (50), der wenigstens in einem Teil des Substrats (10), der sich vom Aktivierungsschichtbereich (40) unterscheidet, elektrisch vom Aktivierungsschichtbereich (40) isoliert ist; - Bilden des Transistors hoher Elektronenbeweglichkeit (10, 20, 21, 30, 31, 32) im Aktivierungsschichtbereich (40) des Substrats (10); und - Bilden einer Gate-Drain-Diode (60, 70), die eine Anode, die mit der Gate-Elektrode (32) verbunden ist, und eine Kathode, die mit der Drain-Elektrode (31) verbunden ist, aufweist, im Elementisolierbereich (50).
  13. Verfahren zur Fertigung der Halbleitervorrichtung nach Anspruch 12, dadurch gekennzeichnet, dass beim Bilden des Elementisolierbereichs (50) der Elementisolierbereich (50) gebildet wird, indem ein Ionin die Galliumnitridschicht (13) und die Aluminiumgalliumnitridschicht (14) im Elementisolierbereich (50) des Substrats (10) implantiert wird.
  14. Verfahren zur Fertigung der Halbleitervorrichtung nach Anspruch 12, dadurch gekennzeichnet, dass beim Bilden des Elementisolierbereichs (50) der Elementisolierbereich (50) durch ein Mesaätzen der Galliumnitridschicht (13) und der Aluminiumgalliumnitridschicht (14) im Elementisolierbereich (50) des Substrats (10) gebildet wird.
  15. Verfahren zur Fertigung der Halbleitervorrichtung nach Anspruch 12, dadurch gekennzeichnet, dass - das Substrat (10) ferner ein Haltesubstrat (11) aufweist; - beim Bilden des Elementisolierbereichs (50) die Galliumnitridschicht (13) und die Aluminiumgalliumnitridschicht (14) im Elementisolierbereich (50) des Substrats (10) vollständig entfernt werden; und - der Elementisolierbereich (50) dadurch, dass die Galliumnitridschicht (13) und die Aluminiumgalliumnitridschicht (14) fehlen, elektrisch vom Aktivierungsschichtbereich (40) isoliert ist.
  16. Verfahren zur Fertigung der Halbleitervorrichtung nach einem der Ansprüche 12 bis 15, dadurch gekennzeichnet, dass - das Bilden des Elementisolierbereichs (50) ein Bilden des Zwischenschichtisolierfilms (20, 21) auf der Aluminiumgalliumnitridschicht (14) umfasst; und - beim Bilden der Gate-Drain-Diode (60, 70) die Gate-Drain-Diode (60, 70) auf dem Zwischenschichtisolierfilm (20, 21) gebildet wird.
  17. Verfahren zur Fertigung der Halbleitervorrichtung nach Anspruch 16, dadurch gekennzeichnet, dass beim Bilden der Gate-Drain-Diode (60, 70) eine polykristalline Siliziumdiode mit einer Schicht ersten Leitfähigkeitstyps (62) und einer Schicht zweiten Leitfähigkeitstyps (63) aus polykristallinem Silizium gebildet wird.
  18. Verfahren zur Fertigung der Halbleitervorrichtung nach einem der Ansprüche 12 bis 14, dadurch gekennzeichnet, dass beim Bilden der Gate-Drain-Diode (60, 70) eine Schottky-Pegelverschiebungsdiode mit einer Schottky-Elektrode (72) und einer ohmschen Elektrode (73) gebildet wird.
  19. Verfahren zur Fertigung der Halbleitervorrichtung nach einem der Ansprüche 12 bis 18, dadurch gekennzeichnet, dass es ferner umfasst: - Bilden, nach dem Bilden der Gate-Drain-Diode (60, 70), einer Gate-Zuleitung (35), die mit der Gate-Elektrode (32) verbunden wird, einer Drain-Zuleitung (34), die mit der Drain-Elektrode (31) verbunden wird, einer ersten Zuleitung (36), die eine Anode der Gate-Drain-Diode (60, 70) und die Gate-Zuleitung (35) verbindet, und einer zweiten Zuleitung (37), die eine Kathode der Gate-Drain-Diode (60, 70) und die Drain-Zuleitung (34) verbindet.
  20. Verfahren zur Fertigung der Halbleitervorrichtung nach einem der Ansprüche 12 bis 19, dadurch gekennzeichnet, dass - beim Bilden der Gate-Drain-Diode (60, 70) eine Gate-Source-Diode (61, 71) mit einer Anode, die mit der Source-Elektrode (30) verbunden wird, und einer Kathode, die mit der Gate-Elektrode (32) verbunden wird, ferner im Elementisolierbereich (50) gebildet wird.
  21. Verfahren zur Fertigung der Halbleitervorrichtung nach Anspruch 20, dadurch gekennzeichnet, dass - das Bilden der Gate-Source-Diode (61, 71) ferner aufweist: Bilden einer Gate-Zuleitung (35), die mit der Gate-Elektrode (32) verbunden wird, einer Source-Zuleitung (33), die mit der Source-Elektrode (30) verbunden wird, einer ersten Zuleitung (36), die eine Kathode der Gate-Source-Diode (61, 71) und die Gate-Zuleitung (35) verbindet, und einer dritten Zuleitung (38), die eine Anode der Gate-Source-Diode (61, 71) und die Source-Zuleitung (33) verbindet.
DE112012004541.6T 2011-10-31 2012-10-17 Halbleitervorrichtung Expired - Fee Related DE112012004541B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP2011239044 2011-10-31
JP2011239044A JP5678866B2 (ja) 2011-10-31 2011-10-31 半導体装置およびその製造方法
JP2011239044 2011-10-31
PCT/JP2012/006623 WO2013065243A1 (ja) 2011-10-31 2012-10-17 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
DE112012004541T5 DE112012004541T5 (de) 2014-08-07
DE112012004541B4 true DE112012004541B4 (de) 2018-08-16

Family

ID=48191625

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112012004541.6T Expired - Fee Related DE112012004541B4 (de) 2011-10-31 2012-10-17 Halbleitervorrichtung

Country Status (6)

Country Link
US (1) US9818856B2 (de)
JP (1) JP5678866B2 (de)
KR (1) KR101562879B1 (de)
CN (1) CN103890923B (de)
DE (1) DE112012004541B4 (de)
WO (1) WO2013065243A1 (de)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9276097B2 (en) 2012-03-30 2016-03-01 Infineon Technologies Austria Ag Gate overvoltage protection for compound semiconductor transistors
JP6107435B2 (ja) 2013-06-04 2017-04-05 三菱電機株式会社 半導体装置及びその製造方法
US9142550B2 (en) 2013-06-18 2015-09-22 Infineon Technologies Austria Ag High-voltage cascaded diode with HEMT and monolithically integrated semiconductor diode
TWI566328B (zh) * 2013-07-29 2017-01-11 高效電源轉換公司 具有用於產生附加構件之多晶矽層的氮化鎵電晶體
JP2015056637A (ja) * 2013-09-13 2015-03-23 株式会社東芝 半導体装置
KR102145911B1 (ko) * 2014-01-08 2020-08-19 엘지이노텍 주식회사 반도체 소자
WO2015195788A1 (en) * 2014-06-17 2015-12-23 The Regents Of The University Of Michigan Resonant body high electron mobility transistor
CN104576623A (zh) * 2014-11-19 2015-04-29 佛山芯光半导体有限公司 一种带雪崩击穿特性的AlGaN/GaN HEMTs器件的封装结构
CN104362145A (zh) * 2014-11-19 2015-02-18 佛山芯光半导体有限公司 一种带雪崩击穿特性的GaN基肖特基二极管的封装结构
CN104362146A (zh) * 2014-11-19 2015-02-18 佛山芯光半导体有限公司 一种带雪崩特性的GaN基肖特基二极管器件
CN104362147A (zh) * 2014-11-19 2015-02-18 佛山芯光半导体有限公司 一种带雪崩击穿特性的AlGaN/GaN HTMTs器件
JP6561610B2 (ja) * 2015-06-16 2019-08-21 富士通株式会社 化合物半導体装置及びその製造方法
DE112015006959T5 (de) 2015-09-24 2018-06-07 Intel Corporation Verfahren zum bilden rückseitiger selbstausgerichteter durchkontaktierungen und dadurch gebildete strukturen
US11328951B2 (en) 2016-04-01 2022-05-10 Intel Corporation Transistor cells including a deep via lined wit h a dielectric material
US20170301780A1 (en) 2016-04-15 2017-10-19 Macom Technology Solutions Holdings, Inc. High-voltage gan high electron mobility transistors with reduced leakage current
US10651317B2 (en) 2016-04-15 2020-05-12 Macom Technology Solutions Holdings, Inc. High-voltage lateral GaN-on-silicon Schottky diode
TWI648858B (zh) * 2016-06-14 2019-01-21 黃知澍 Ga-face III族/氮化物磊晶結構及其主動元件與其製作方法
WO2018106233A1 (en) 2016-12-07 2018-06-14 Intel Corporation Integrated circuit device with crenellated metal trace layout
EP3504738A4 (de) 2016-08-26 2020-09-02 INTEL Corporation Integrierte schaltungsvorrichtungsstrukturen und doppelseitige herstellungstechniken
US10854718B2 (en) * 2017-02-21 2020-12-01 Semiconductor Components Industries, Llc Method of forming a semiconductor device
DE112017007912T5 (de) * 2017-09-29 2020-07-02 Intel Corporation Gruppe-iii-nitrid-antennendiode
US11545586B2 (en) 2017-09-29 2023-01-03 Intel Corporation Group III-nitride Schottky diode
US10084109B1 (en) * 2017-12-11 2018-09-25 Win Semiconductors Corp. Semiconductor structure for improving the gate adhesion and Schottky stability
DE112017008080T5 (de) 2017-12-26 2020-07-09 Intel Corporation Gestapelte transistoren mit zuletzt ausgebildetem kontakt
US10950598B2 (en) * 2018-01-19 2021-03-16 Macom Technology Solutions Holdings, Inc. Heterolithic microwave integrated circuits including gallium-nitride devices formed on highly doped semiconductor
US11056483B2 (en) 2018-01-19 2021-07-06 Macom Technology Solutions Holdings, Inc. Heterolithic microwave integrated circuits including gallium-nitride devices on intrinsic semiconductor
US11233047B2 (en) 2018-01-19 2022-01-25 Macom Technology Solutions Holdings, Inc. Heterolithic microwave integrated circuits including gallium-nitride devices on highly doped regions of intrinsic silicon
US11430814B2 (en) 2018-03-05 2022-08-30 Intel Corporation Metallization structures for stacked device connectivity and their methods of fabrication
US11688780B2 (en) 2019-03-22 2023-06-27 Intel Corporation Deep source and drain for transistor structures with back-side contact metallization
CN112216740A (zh) * 2019-07-09 2021-01-12 联华电子股份有限公司 高电子迁移率晶体管的绝缘结构以及其制作方法
CN112490286B (zh) * 2019-09-12 2023-09-19 联华电子股份有限公司 半导体装置及其制作方法
CN117832265A (zh) 2019-09-12 2024-04-05 联华电子股份有限公司 半导体装置及其制作方法
US11038048B2 (en) * 2019-10-01 2021-06-15 Taiwan Semiconductor Manufacturing Company, Ltd. Gallium nitride-on-silicon devices
CN111211176B (zh) * 2020-01-14 2023-06-02 香港商莫斯飞特半导体有限公司 一种氮化镓基异质结集成器件结构及制造方法
US11600614B2 (en) 2020-03-26 2023-03-07 Macom Technology Solutions Holdings, Inc. Microwave integrated circuits including gallium-nitride devices on silicon
CN112038336B (zh) * 2020-06-15 2023-03-24 湖南三安半导体有限责任公司 氮化物器件及其esd防护结构和制作方法
CN112054056B (zh) * 2020-09-07 2023-03-10 南方科技大学 具有栅极静电防护结构的高电子迁移率晶体管及制作方法
WO2022178750A1 (en) * 2021-02-25 2022-09-01 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and fabrication method thereof
WO2024062789A1 (ja) * 2022-09-20 2024-03-28 ソニーセミコンダクタソリューションズ株式会社 半導体装置、半導体装置の製造方法、半導体モジュール及び電子機器
CN116741813B (zh) * 2023-08-15 2023-10-31 合肥仙湖半导体科技有限公司 一种交叉增强型GaN HEMT器件及其制备工艺

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080258224A1 (en) 2007-04-20 2008-10-23 Force-Mos Technology Corporation Trenched MOSFETs with improved gate-drain (GD) clamp diodes
US20110210338A1 (en) 2010-03-01 2011-09-01 International Rectifier Corporation Efficient High Voltage Switching Circuits and Monolithic Integration of Same

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2762919B2 (ja) 1994-03-24 1998-06-11 日本電気株式会社 半導体素子
JP2000200902A (ja) 1999-01-05 2000-07-18 Nissan Motor Co Ltd 半導体集積回路及びその製造方法
JP2002050640A (ja) * 2000-05-22 2002-02-15 Sony Corp 電界効果トランジスタの保護回路及び半導体装置
CN100403537C (zh) 2002-06-13 2008-07-16 松下电器产业株式会社 半导体器件及其制造方法
JP4748498B2 (ja) * 2002-12-05 2011-08-17 古河電気工業株式会社 電流遮断器付きＧａＮ系半導体装置
US7112860B2 (en) * 2003-03-03 2006-09-26 Cree, Inc. Integrated nitride-based acoustic wave devices and methods of fabricating integrated nitride-based acoustic wave devices
US7470958B2 (en) * 2005-07-28 2008-12-30 Panasonic Corporation Semiconductor device
JP5237535B2 (ja) * 2005-07-28 2013-07-17 パナソニック株式会社 半導体装置
JP2007215389A (ja) 2006-01-12 2007-08-23 Hitachi Ltd パワー半導体素子とこれを用いた半導体回路
US8144441B2 (en) 2006-08-30 2012-03-27 Triquint Semiconductor, Inc. Electrostatic discharge protection circuit for compound semiconductor devices and circuits
JP5358882B2 (ja) * 2007-02-09 2013-12-04 サンケン電気株式会社 整流素子を含む複合半導体装置
US20090050939A1 (en) * 2007-07-17 2009-02-26 Briere Michael A Iii-nitride device
JP5130906B2 (ja) * 2007-12-26 2013-01-30 サンケン電気株式会社 スイッチ装置
JP2009164158A (ja) 2007-12-28 2009-07-23 Panasonic Corp 半導体装置及びその製造方法
JP2009182107A (ja) * 2008-01-30 2009-08-13 Furukawa Electric Co Ltd:The 半導体装置
JP5170885B2 (ja) 2008-03-31 2013-03-27 古河電気工業株式会社 電界効果トランジスタ及びその製造方法
JP5544713B2 (ja) * 2008-12-26 2014-07-09 富士通株式会社 化合物半導体装置及びその製造方法
JP4700125B2 (ja) 2009-07-30 2011-06-15 住友電気工業株式会社 半導体装置およびその製造方法
JP2011165749A (ja) 2010-02-05 2011-08-25 Panasonic Corp 半導体装置
US8981380B2 (en) * 2010-03-01 2015-03-17 International Rectifier Corporation Monolithic integration of silicon and group III-V devices
JP5728258B2 (ja) * 2011-03-10 2015-06-03 株式会社東芝 半導体装置
US9142550B2 (en) * 2013-06-18 2015-09-22 Infineon Technologies Austria Ag High-voltage cascaded diode with HEMT and monolithically integrated semiconductor diode

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080258224A1 (en) 2007-04-20 2008-10-23 Force-Mos Technology Corporation Trenched MOSFETs with improved gate-drain (GD) clamp diodes
US20110210338A1 (en) 2010-03-01 2011-09-01 International Rectifier Corporation Efficient High Voltage Switching Circuits and Monolithic Integration of Same

Also Published As

Publication number Publication date
KR101562879B1 (ko) 2015-10-23
JP2013098317A (ja) 2013-05-20
US9818856B2 (en) 2017-11-14
CN103890923B (zh) 2016-08-17
JP5678866B2 (ja) 2015-03-04
US20140231874A1 (en) 2014-08-21
DE112012004541T5 (de) 2014-08-07
WO2013065243A1 (ja) 2013-05-10
CN103890923A (zh) 2014-06-25
KR20140085543A (ko) 2014-07-07

Similar Documents

Publication Publication Date Title
DE112012004541B4 (de) Halbleitervorrichtung
DE102016114496B4 (de) Halbleitervorrichtung, Transistoranordnung und Herstellungsverfahren
DE102012107523B4 (de) HEMT mit integrierter Diode mit niedriger Durchlassspannung
DE102014119278B4 (de) Halbleiterbauelemente
DE102010036743B4 (de) Bipolares Halbleiterbauelement, Speed-Diode und Herstellungsverfahren
EP1303883B1 (de) Halbleiteraufbau mit vergrabenem inselgebiet und kontaktgebiet
DE102014108628B4 (de) Kaskadendioden und Verfahren zur Herstellung einer Kaskadendiode
DE102009061851B3 (de) Halbleiterbauelement mit Kanalstoppgraben
DE102014209931B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE112016003510T5 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE102014116091B4 (de) Halbleiterbauelement
DE102016219094B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102014109147A1 (de) Feldeffekthalbleiter-Bauelement sowie Verfahren zu dessen Betrieb und Herstellung
DE102014201521A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102016109338A1 (de) Normalerweise ausgeschalteter transistor mit reduziertem einschaltwiderstand sowie herstellungsverfahren dafür
DE102016101909A1 (de) Schaltkreis und Halbleiterbauelement
DE112017004237B4 (de) Halbleitereinheit
DE102013002986B4 (de) Integrierte Schottky-Diode für HEMTS und Verfahren zu deren Herstellung
DE112017002778T5 (de) Mehrstufige Oberflächenpassivierungsstrukturen und Verfahren zu deren Herstellung
DE112016002613B4 (de) Leistungs-Halbleiterbauelement
DE112016007257B4 (de) Siliziumcarbid-Halbleitervorrichtung
DE102012103388A1 (de) Lateraltransistor mit hoher Elektronenbeweglichkeit
DE112018006450T5 (de) Siliciumcarbid-halbleiteranordnung und leistungswandler
DE112016006723T5 (de) Halbleitereinrichtung
DE102014107560A1 (de) Halbleiterbauelement und Verfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021337000

Ipc: H01L0029780000

R012 Request for examination validly filed

Effective date: 20141009

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021337000

Ipc: H01L0029780000

Effective date: 20141023

R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0029780000

Ipc: H01L0027060000

R018 Grant decision by examination section/examining division
R084 Declaration of willingness to licence
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee