DE112018006450T5 - Siliciumcarbid-halbleiteranordnung und leistungswandler - Google Patents

Siliciumcarbid-halbleiteranordnung und leistungswandler Download PDF

Info

Publication number
DE112018006450T5
DE112018006450T5 DE112018006450.6T DE112018006450T DE112018006450T5 DE 112018006450 T5 DE112018006450 T5 DE 112018006450T5 DE 112018006450 T DE112018006450 T DE 112018006450T DE 112018006450 T5 DE112018006450 T5 DE 112018006450T5
Authority
DE
Germany
Prior art keywords
region
well
area
silicon carbide
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112018006450.6T
Other languages
English (en)
Inventor
Yuichi Nagahisa
Shiro Hino
Hideyuki HATTA
Koji Sadamatsu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112018006450T5 publication Critical patent/DE112018006450T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Abstract

In SiC-MOSFETs einschließlich Schottky-Dioden kann der Durchgang eines bipolaren Stroms zu einem Wannenbereich in einem Anschlussbereich nicht ausreichend reduziert werden, was die Zuverlässigkeit der Elemente verringern kann. Ein SiC-MOSFET mit Schottky-Dioden (71, 76) enthält eine Gate-Elektrode (60), die durch eine zweite Isolierschicht (52), die dicker als eine Gate-Isolierschicht (50) in einem Aktivbereich ist, auf einem Trennungsbereich zwischen einem ersten Wannenbereich (30) im Aktivbereich, der dem Anschlussbereich am nächsten liegt, und einem zweiten Wannenbereich im Anschlussbereich ausgebildet ist, wobei der zweite Wannenbereich (31) eine nicht-ohmsche Verbindung zu einer Source-Elektrode (80) aufweist. Dadurch wird eine Abnahme der Zuverlässigkeit der Elemente verhindert.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung bezieht sich auf eine Siliciumcarbid-Halbleiteranordnung aus Siliciumcarbid und auf einen Leistungswandler.
  • STAND DER TECHNIK
  • Es ist bekannt, dass das kontinuierliche Durchleiten eines Durchlassstroms, genauer gesagt eines bipolaren Stroms durch eine p-n-Diode aus Siliciumcarbid (SiC), ein Problem bei der Zuverlässigkeit schafft, d.h. Stapelfehler in Kristallen, die eine Verschiebung der Vorwärtsspannung verursachen. Dies geschieht wahrscheinlich durch die Ausdehnung der Stapelfehler, insbesondere durch Ebenendefekte mit Rekombinationsenergie, die bei der Rekombination von Minoritätsträgern, die durch die p-n-Diode implantiert worden sind, mit Majoritätsträgern entstehen. Die Ausdehnung entsteht z.B. durch eine basale Ebenenversetzung in einem Siliciumcarbid-Substrat. Die Stapelfehler behindern den Stromfluss. Daher reduziert die Ausdehnung der Stapelfehler den Strom und erhöht die Durchlassspannung, was zu einer Verringerung der Zuverlässigkeit einer Halbleiteranordnung führt.
  • Ein solcher Anstieg der Vorwärtsspannung tritt auch bei vertikalen Metalloxid-Halbleiter-Feldeffekttransistoren (MOSFETs) aus Siliciumcarbid auf. Die vertikalen MOSFETs enthalten eine parasitäre p-n-Diode (Body Diode) zwischen Source und Drain. Wenn der Durchlassstrom durch diese Body-Diode fließt, leiden die vertikalen MOSFETs ähnlich wie die p-n-Diode ebenfalls unter der Verringerung der Zuverlässigkeit. Wenn eine Body-Diode eines SiC-MOSFETs als Freilaufdiode eines MOSFETs verwendet wird, können die Eigenschaften dieses MOSFETs verschlechtert werden.
  • Ein Verfahren zur Lösung des Zuverlässigkeitsproblems aufgrund des Durchgangs des Vorwärtsstroms durch die parasitäre p-n- Diode besteht darin, eine Spannung für den Durchgang eines Vorwärtsstroms durch die parasitäre p-n- Diode für eine lange Zeit anzulegen, Änderungen zwischen einer Vorwärtsspannung vor der Spannungsbeaufschlagung und einer Vorwärtsspannung nach der Spannungsbeaufschlagung zu messen und ein Element mit großer Änderung der Vorwärtsspannung aus Produkten, wie in dem Patentdokument 1 beschrieben, zu eliminieren oder auszusondern. Dieses Verfahren hat jedoch den Nachteil, die Dauer des Stromdurchgangs zu verlängern und viele fehlerhafte Elemente durch die Verwendung von Wafern mit vielen Defekten zu produzieren.
  • Ein weiteres Verfahren besteht darin, unipolare Dioden als Freilaufdioden in eine Halbleiteranordnung als Unipolartransistor, wie z.B. einen MOSFET einzubauen und zu verwenden. Zum Beispiel beschreiben die Patentdokumente 2 und 3 jeweils ein Verfahren zum Einbau von Schottky-Barriere-Dioden (SBD) als unipolare Dioden in eine Einheitszelle eines MOSFET.
  • Wenn ein solcher Unipolartransistor, der in einem Aktivbereich unipolare Dioden enthält, insbesondere Dioden, bei denen ein Strom nur durch Majoritätsträger geleitet wird, als Siliciumcarbid-Halbleiteranordnung verwendet wird, fließt während eines Freilaufvorgangs kein bipolarer Strom durch die Body-Dioden, indem ein Diffusionspotential der unipolaren Dioden, insbesondere eine Spannung zum Starten des Stromdurchgangs, so ausgelegt wird, dass sie niedriger ist als ein Diffusionspotential an einem p-n-Übergang. Dadurch kann eine Verschlechterung der Eigenschaften des Unipolartransistors im Aktivbereich unterdrückt werden.
  • Wie in dem Patentdokument 4 beschrieben, wird z.B. von einem MOSFET mit n-Kanal-Epitaxialschicht auf p-Wannenbereichen zur Bildung eines Aktivbereichs erwartet, dass er ähnliche Vorteile bietet, wie etwa ein MOSFET mit SBDs. Ein solcher MOSFET ist so ausgelegt, dass die Kanal-Epitaxialschicht als unipolare Dioden mit einer Gate-Spannung kleiner oder gleich einer Schwellenspannung arbeitet und die Einschaltspannung der unipolaren Dioden niedriger ist als die Betriebsspannung einer p-n-Diode, die durch die p-Typ-Wannenbereiche und eine n-Typ-Drift-Schicht gebildet wird. Ein solcher MOSFET kann auch als Unipolartransistor einschließlich der unipolaren Dioden im Aktivbereich bezeichnet werden.
  • Selbst beim Unipolartransistor einschließlich der unipolaren Dioden im Aktivbereich kann ein Anschlussbereich, nämlich ein anderer als der Aktivbereich, jedoch einen Bereich mit einer parasitären p-n- Diode aufweisen, in dem die unipolaren Dioden aufgrund seiner Struktur kaum vorkommen.
  • So hat z.B. ein Bereich in der Nähe eines Gate-Anschlusses oder in der Nähe eines Anschlussbereichs einer Halbleiteranordnung einen Anschlusswannenbereich, der zur Peripherie hin mehr vorsteht als eine Source-Elektrode. Zwischen diesem Anschlusswannenbereich und einer Drift-Schicht wird eine parasitäre p-n- Diode gebildet. In diesem Bereich wird weder eine Schottky-Elektrode noch eine unipolare Diode gebildet. Da es im Anschlusswannenbereich keine Schottky-Elektrode gibt, wird eine Spannung zwischen der Source-Elektrode und einer Drain-Elektrode an die durch den Anschlusswannenbereich und die Drift-Schicht gebildete p-n-Diode angelegt. Als Ergebnis fließt ein bipolarer Strom durch die p-n-Diode.
  • Wenn dieser Bereich z.B. den Ursprung der Versetzung der Basisebene enthält, können die Stapelfehler erweitert werden, was die Durchbruchspannung eines Transistors verringern kann. Insbesondere kann ein Leckstrom auftreten, wenn sich der Transistor im AUS-Zustand befindet, und die durch den Leckstrom erzeugte Wärme kann ein Element oder einen Schaltkreis unterbrechen.
  • Dieses Problem sollte vermieden werden, indem verhindert wird, dass ein bipolarer Strom durch die vom Anschlusswannenbereich und der Drift-Schicht gebildete p-n- Diode fließt, z.B. indem eine Spannung, die beim Betrieb der Halbleiteranordnung zwischen Source und Drain angelegt werden muss, auf einen bestimmten Wert oder weniger begrenzt wird. Daher sollte die Chipgröße vergrößert werden, um einen Differenzwiderstand der eingebauten SBDs pro Chip zu verringern, so dass eine Spannung zwischen Source und Drain, die beim Fließen eines Freilaufstroms entsteht, verringert wird. Dies bringt jedoch Nachteile der Erhöhung der Chipgröße und der Kosten mit sich.
  • Verfahren zur Unterdrückung eines Vorwärtsbetriebs der durch den Anschlusswannenbereich und die Drift-Schicht gebildeten p-n-Diode ohne Vergrößerung der Chipgröße beinhalten ein Verfahren zur Erhöhung des Widerstands eines Strompfades, der zwischen jedem Bereich des Anschlusswannenbereichs und einer Source-Elektrode gebildet wird. Beispiele für ein Verfahren zur Erhöhung des Widerstandes des Strompfades sind ein Verfahren zur Erhöhung des Kontaktwiderstandes zwischen dem Anschlusswannenbereich und der Source-Elektrode (z.B. Patentdokument 5).
  • Wenn in einer solchen Struktur ein bipolarer Strom durch die vom Anschlusswannenbereich und der Drift-Schicht gebildete p-n- Diode fließt, bewirkt die Widerstandskomponente des Kontaktwiderstandes einen Spannungsabfall. Dadurch entsteht eine Differenz zwischen einem Potential des Anschlusswannenbereichs und einem Sourcepotential, und die an die p-n-Diode anzulegende Vorwärtsspannung wird um die Differenz reduziert. Dadurch kann der Durchgang des bipolaren Stroms unterdrückt werden.
  • Darüber hinaus ist ein bekanntes wichtiges Phänomen insbesondere bei breitbandigen Halbleiteranordnungen, die durch Siliciumcarbid verwirklicht werden, dass ein durch Wannenbereiche fließender Verschiebungsstrom beim Schalten ein Element zerstören kann. Beim Schalten einer Siliciumcarbid-Halbleiteranordnung mit einer MOS-Struktur durchströmt der Verschiebungsstrom p-Typ Wannenbereiche mit einer relativ großen Fläche in einer ebenen Richtung der Elemente. Dieser Verschiebungsstrom und ein Schichtwiderstand in den Wannenbereichen erzeugen eine hohe Spannung in den Wannenbereichen.
  • Dann bewirkt das Auftreten eines dielektrischen Durchschlags in einer Isolierschicht mit einer durch die Isolierschicht auf den Wannenbereichen gebildeten Elektrode einen Durchschlag in einem Element. Wenn z.B. das Potential der Wannenbereiche bei 50 V oder mehr schwankt und eine Gate-Elektrode mit einem Potential von ungefähr 0 V auf den Wannenbereichen durch eine 50 nm dicke Siliciumoxidschicht gebildet wird, kann die Siliciumoxidschicht einem dielektrischen Durchschlag ausgesetzt werden, wenn ein elektrisches Feld von bis zu 10 MV/cm an die Siliciumoxidschicht angelegt wird.
  • Im Folgenden werden zwei Gründe beschrieben, warum dieses Phänomen in den durch Siliciumcarbid repräsentierten Halbleiteranordnungen mit großer Bandlücke besonders auftritt.
  • Zum einen ist der Schichtwiderstand der p-Typ-Wannenbereiche des Breitband-Halbleiters aus z.B. Siliciumcarbid extrem höher als der der p-Typ-Wannenbereiche aus Silicium, da der Verunreinigungsgrad der in einem Breitband-Halbleiter aus z.B. Siliciumcarbid gebildeten p-Typ-Wannenbereiche tiefer ist als der der p-Typ-Wannenbereiche aus Silicium.
  • Der andere Grund ist, dass die Verwendung einer n-Typ-Drift-Schicht mit niedrigem Widerstand und hoher Verunreinigungskonzentration als Breitband-Halbleiter, die darauf beruht, dass der Breitband-Halbleiter ein höheres dielektrisches Durchbruchsfeld aufweist als ein Silicium-Halbleiter, die Kapazität einer Verarmungsschicht, die in einem p-n-Übergang zwischen der n-Typ-Drift-Schicht und den p-Typ-Wannenbereichen gebildet wird, im Breitband-Halbleiter stärker erhöht als im Silicium, so dass beim Schalten ein großer Verschiebungsstrom fließt.
  • Mit steigender Schaltgeschwindigkeit nehmen auch der Verschiebungsstrom und die in einem Wannenbereich erzeugte Spannung zu. So wird z.B. ein Verfahren zur Bildung einer niederohmigen p-Typ-Schicht in einem Teil des p-Typ-Wannenbereichs als Verfahren zur Reduzierung der durch diesen Verschiebungsstrom erzeugten Spannung vorgeschlagen (z.B. Patentdokument 6).
  • STAND DER TECHNIK
  • KURZBESCHREIBUNG DER ERFINDUNG
  • Mit der Erfindung zu lösende Probleme
  • Wenn eine Elektrode mit einer ohmschen Verbindung zu einer Source-Elektrode in einem Anschlusswannenbereich gebildet wird, kann, selbst wenn der Kontaktwiderstand zwischen dem Anschlusswannenbereich und der Source-Elektrode erhöht wird, manchmal der Widerstand des Strompfades, der zwischen dem Anschlusswannenbereich und der Source-Elektrode gebildet wird, nicht ausreichend erhöht und der Durchgang des bipolaren Stroms zum Anschlusswannenbereich nicht ausreichend reduziert werden.
  • Bei einem Versuch, den Anschlusswannenbereich und die p-Typ Wannenbereiche im Aktivbereich durch Erhöhung des Kontaktwiderstandes zwischen dem Anschlusswannenbereich und der Source-Elektrode, die durch eine Gate-Isolierschicht gebildet wird, potenzialmäßig unterschiedlich zu machen, erzeugt eine Gate-Elektrode auf einem Bereich über den Wannenbereichen (aktive Wannenbereiche) im Aktivbereich und Anschlusswannenbereich einen parasitären p-MOSFET aus einem n-Typ-Trennungsbereich zwischen den aktiven Wannenbereichen und dem Anschlusswannenbereich und den aktiven Wannenbereichen und dem Anschlusswannenbereich, die den n-Typ-Trennungsbereich sandwichartig einschließen.
  • Wenn dieser parasitäre p-MOSFET eingeschaltet wird, können die aktiven Wannenbereiche und der Anschlusswannenbereich das gleiche Potential haben. Insbesondere dann, wenn das Potential zum Ausschalten eines MOSFET, z.B. ein negatives Potential, wie etwa -5 V, auf ein Source-Potential gelegt wird, wird der parasitäre p-MOSFET eingeschaltet. Folglich sind die aktiven Wannenbereiche und der Anschlusswannenbereich niederohmig verbunden, und der bipolare Strom fließt leicht durch den Anschlusswannenbereich.
  • Obwohl z.B. eine Isolierschicht, die der Gate-Isolierschicht des parasitären p-MOSFET entspricht, dicker gemacht werden kann, um den Betrieb des parasitären p-MOSFET zu unterdrücken, wird durch die Verdickung der Isolierschicht auf dem Anschlusswannenbereich der Anschlusswannenbereich elektrisch isoliert. Dann kann das Anlegen eines hohen elektrischen Feldes zwischen dem Anschlusswannenbereich und einer Gate-Elektrode, die durch die Isolierschicht auf dem Anschlusswannenbereich gebildet wird, einen dielektrischen Durchschlag in der Isolierschicht verursachen und ein Element durchbrechen. Dieses hohe elektrische Feld wird durch eine im Anschlusswannenbereich erzeugte Hochspannung erzeugt, wobei beim Schaltvorgang der Verschiebungsstrom auftritt.
  • Ein Verfahren zur Vermeidung eines durch den Verschiebungsstrom verursachten Elementzusammenbruchs beim Schalten ohne Einschalten des parasitären p-MOSFET ist daher bislang nicht bekannt.
  • Die vorliegende Erfindung wurde zur Lösung der Probleme konzipiert und hat die Aufgabe, eine zuverlässigere Siliciumcarbid-Halbleiteranordnung anzugeben, bei der sowohl ein durch den Durchgang des Verschiebungsstroms verursachter Elementzusammenbruch als auch Wirkungen des parasitären n-Kanal-MOSFET vermieden werden.
  • Mittel zur Lösung der Probleme
  • Eine Siliciumcarbid-Halbleiteranordnung gemäß der vorliegenden Erfindung weist Folgendes auf: ein Halbleitersubstrat aus Siliciumcarbid eines ersten Leitfähigkeitstyps; eine Drift-Schicht des ersten Leitfähigkeitstyps, wobei die Drift-Schicht auf dem Halbleitersubstrat gebildet ist; eine Vielzahl von ersten Wannenbereichen eines zweiten Leitfähigkeitstyps, wobei die ersten Wannenbereiche in einer Oberflächenschicht der Drift-Schicht gebildet sind; eine Vielzahl von ersten Trennungsbereichen des ersten Leitfähigkeitstyps, wobei die ersten Trennungsbereiche durch die ersten Wannenbereiche hindurch aus einer Oberfläche der Drift-Schicht gebildet sind; eine Vielzahl von ersten Schottky-Elektroden, die auf den jeweiligen ersten Trennungsbereichen gebildet sind, wobei die ersten Schottky-Elektroden Schottky-Übergänge mit den ersten Trennungsbereichen bilden; eine ohmsche Elektrode, die auf jedem der ersten Wannenbereiche gebildet ist; einen zweiten Wannenbereich des zweiten Leitfähigkeitstyps, wobei der zweite Wannenbereich in der Oberflächenschicht der Drift-Schicht getrennt von den ersten Wannenbereichen gebildet ist; einen Source-Bereich des ersten Leitfähigkeitstyps, wobei der Source-Bereich in einem Oberflächenschichtbereich jedes der ersten Wannenbereiche gebildet ist; eine Gate-Isolierschicht, die auf den ersten Wannenbereichen gebildet ist, eine zweite Isolierschicht, die auf einem Randbereich des zweiten Wannenbereichs gebildet ist, der näher an den ersten Wannenbereichen liegt, wobei die zweite Isolierschicht dicker als die Gate-Isolierschicht ist, wobei der zweite Wannenbereich den ersten Wannenbereichen am nächsten liegt; eine Gate-Elektrode, die auf der zweiten Isolierschicht und der Gate-Isolierschicht auf den ersten Wannenbereichen ausgebildet ist; einen Gate-Anschluss, der mit der Gate-Elektrode verbunden ist und oberhalb des zweiten Wannenbereichs ausgebildet ist; und eine Source-Elektrode, die elektrisch mit der ersten Schottky-Elektrode und den ohmschen Elektroden verbunden ist, wobei die Source-Elektrode eine nicht-ohmsche Verbindung zum zweiten Wannenbereich über ein zweites Kontaktloch aufweist, das auf dem zweiten Wannenbereich ausgebildet ist.
  • Effekt der Erfindung
  • Bei der Siliciumcarbid-Halbleiteranordnung gemäß der vorliegenden Erfindung kann ein durch den Durchgang des Verschiebungsstroms verursachter Elementzusammenbruch sowie der Betrieb des parasitären n-Kanal-MOSFET vermieden und die Zuverlässigkeit erhöht werden.
  • Figurenliste
    • 1 ist eine schematische Draufsicht einer Siliciumcarbid-Halbleiteranordnung gemäß Ausführungsform 1 der Erfindung;
    • 2 ist eine schematische Schnittansicht der Siliciumcarbid-Halbleiteranordnung gemäß Ausführungsform 1 der Erfindung;
    • 3 ist eine schematische Draufsicht der Siliciumcarbid-Halbleiteranordnung gemäß Ausführungsform 1 der Erfindung;
    • 4 ist eine schematische Draufsicht einer Siliciumcarbid-Halbleiteranordnung mit einem anderen Aufbau gemäß Ausführungsform 1 der Erfindung;
    • 5 ist eine schematische Schnittansicht der Siliciumcarbid-Halbleiteranordnung mit einem anderen Aufbau gemäß Ausführungsform 1 der Erfindung;
    • 6 ist eine schematische Draufsicht einer Siliciumcarbid-Halbleiteranordnung mit einem anderen Aufbau gemäß Ausführungsform 1 der Erfindung;
    • 7 ist eine schematische Schnittansicht einer Siliciumcarbid-Halbleiteranordnung mit einem anderen Aufbau gemäß Aus führungs form 1 der Erfindung;
    • 8 ist eine schematische Schnittansicht einer Siliciumcarbid-Halbleiteranordnung mit einem anderen Aufbau gemäß Ausführungsform 1 der Erfindung;
    • 9 ist eine schematische Schnittansicht einer Siliciumcarbid-Halbleiteranordnung gemäß Ausführungsform 2 der Erfindung;
    • 10 ist eine schematische Draufsicht des Siliciumcarbid-Halbleiters gemäß Ausführungsform 2 der Erfindung;
    • 11 ist eine schematische Schnittansicht einer Siliciumcarbid-Halbleiteranordnung mit einem anderen Aufbau gemäß Ausführungsform 2 der Erfindung;
    • 12 ist eine schematische Schnittansicht einer Siliciumcarbid-Halbleiteranordnung mit einem anderen Aufbau gemäß Ausführungsform 2 der Erfindung;
    • 13 ist eine schematische Schnittansicht einer Siliciumcarbid-Halbleiteranordnung mit einem anderen Aufbau gemäß Ausführungsform 2 der Erfindung;
    • 14 ist eine schematische Schnittansicht einer Siliciumcarbid-Halbleiteranordnung gemäß Ausführungsform 3 der Erfindung;
    • 15 ist eine schematische Schnittansicht einer Siliciumcarbid-Halbleiteranordnung gemäß Ausführungsform 4 der Erfindung;
    • 16 ist eine schematische Schnittansicht einer Siliciumcarbid-Halbleiteranordnung gemäß Ausführungsform 5 der Erfindung;
    • 17 ist eine schematische Schnittansicht einer Siliciumcarbid-Halbleiteranordnung mit einem anderen Aufbau gemäß Ausführungsform 5 der Erfindung;
    • 18 ist eine schematische Schnittansicht einer Siliciumcarbid-Halbleiteranordnung gemäß Ausführungsform 6 der Erfindung;
    • 19 ist eine schematische Schnittansicht einer Siliciumcarbid-Halbleiteranordnung mit einem anderen Aufbau gemäß Ausführungsform 6 der Erfindung;
    • 20 ist eine schematische Schnittansicht einer Siliciumcarbid-Halbleiteranordnung gemäß Ausführungsform 7 der Erfindung;
    • 21 ist eine schematische Schnittansicht einer Siliciumcarbid-Halbleiteranordnung mit einem anderen Aufbau gemäß Ausführungsform 7 der Erfindung;
    • 22 ist eine schematische Schnittansicht einer Siliciumcarbid-Halbleiteranordnung mit einem anderen Aufbau gemäß Ausführungsform 7 der Erfindung;
    • 23 ist eine schematische Schnittansicht einer Siliciumcarbid-Halbleiteranordnung mit einem anderen Aufbau gemäß Ausführungsform 7 der Erfindung;
    • 24 ist eine schematische Schnittansicht einer Siliciumcarbid-Halbleiteranordnung mit einem anderen Aufbau gemäß Ausführungsform 7 der Erfindung;
    • 25 ist eine schematische Schnittansicht einer Siliciumcarbid-Halbleiteranordnung mit einem anderen Aufbau gemäß Ausführungsform 7 der Erfindung, und
    • 26 ist eine schematische Schnittansicht eines Leistungswandlers gemäß Ausführungsform 8 der Erfindung.
  • BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
  • Ausführungsformen der Erfindung werden im Folgenden unter Bezugnahme auf die begleitenden Zeichnungen beschrieben. Da die Zeichnungen schematisch dargestellt sind, sind die gegenseitigen Beziehungen in Größe und Position zwischen den Bildern in den verschiedenen Zeichnungen nicht unbedingt genau und können bei Bedarf geändert werden. In der folgenden Beschreibung werden die gleichen Bezugszeichen den gleichen Bestandteilen zugeordnet, und ihre Namen und Funktionen sind gleich. Daher kann die detaillierte Beschreibung dieser Elemente weggelassen werden.
  • Ausführungsformen in der Beschreibung beschreiben n-Kanal-Siliciumcarbid-MOSFETs, deren erster Leitfähigkeitstyp n-Typ und deren zweiter Leitfähigkeitstyp p-Typ ist, als Beispiel von Siliciumcarbid (SiC)-Halbleiteranordnungen. Es wird ein Potentialniveau beschrieben, wobei der erste Leitfähigkeitstyp als n-Typ und der zweite Leitfähigkeitstyp als p-Typ angenommen wird. Wenn umgekehrt der erste Leitfähigkeitstyp als p-Typ und der zweite Leitfähigkeitstyp als n-Typ angenommen wird, wird der Potentialpegel umgekehrt beschrieben.
  • Weiterhin wird in dieser Beschreibung ein Bereich einer Siliciumcarbid-Halbleiteranordnung beschrieben, in dem die Elementarzellen periodisch als Aktivbereich und ein anderer Bereich als Anschlussbereich angeordnet sind.
  • Ausführungsform 1
  • Zunächst wird der Aufbau einer Siliciumcarbid-Halbleiteranordnung gemäß Ausführungsform 1 der vorliegenden Erfindung beschrieben.
  • 1 ist eine schematische Draufsicht eines Siliciumcarbid-MOSFET mit eingebauten Schottky-Dioden (SBDs) (SiC-MOSFET mit eingebauten SBDs) als Siliciumcarbid-Halbleiteranordnung gemäß Ausführungsform 1. In 1 wird ein Gate-Anschluss 81 teilweise in einer oberen Fläche des SiC-MOSFET gebildet, und eine Source-Elektrode 80 wird neben dem Gate-Anschluss 81 gebildet. Es wird eine Gate-Leitung 82 gebildet, die sich vom Gate-Anschluss 81 aus erstreckt.
  • 2 ist eine schematische Schnittansicht, die schematisch einen Querschnitt zeigt entlang der Linie a-a' von der Source-Elektrode 80 zur Gate-Leitung 82 an der Peripherie der Siliciumcarbid-Halbleiteranordnung in 1. 3 ist eine schematische Draufsicht, die hauptsächlich einen Siliciumcarbid-Halbleiterbereich in der Draufsicht von 1 zeigt.
  • In 2 wird eine Drift-Schicht 20 aus Siliciumcarbid vom n-Typ auf einer Oberfläche eines Halbleitersubstrats 10 aus Siliciumcarbid vom n-Typ mit niedrigem Widerstand gebildet. Wie in 3 dargestellt, wird in einem Oberflächenschichtbereich der Drift-Schicht 20 ein zweiter Wannenbereich 31 aus Siliciumcarbid vom p-Typ gebildet, der in seiner Lage im Wesentlichen einem Bereich mit der in 1 beschriebenen Gate-Leitung 82 entspricht.
  • Im Bereich der Oberflächenschicht der Drift-Schicht 20 und unter einem Bereich mit der unter Bezugnahme auf 1 beschriebenen Source-Elektrode 80 werden mehrere erste Wannenbereiche 30 aus p-Typ Siliciumcarbid gebildet. In einem Oberflächenschichtbereich jedes der ersten Wannenbereiche 30 wird ein Source-Bereich 40 aus Siliciumcarbid vom n-Typ an einer Position gebildet, die um einen vorgegebenen Abstand innerhalb der Peripherie des ersten Wannenbereichs 30 liegt.
  • Im Oberflächenschichtbereich jedes der ersten Wannenbereiche 30 wird ein Kontaktbereich 32 aus Siliciumcarbid mit niedrigem Widerstand und p-Typ gebildet, der weiter innen als der Source-Bereich 40 im Oberflächenschichtbereich des ersten Wannenbereichs 30 liegt. Erste Trennungsbereiche 21 aus Siliciumcarbid, die weiter innen liegen als die Kontaktbereiche 32, werden durch die ersten Wannenbereiche 30 aus der Oberfläche der Drift-Schicht 20 gebildet. Die ersten Trennungsbereiche 21 sind ähnlich wie die Drift-Schicht 20 vom n-Typ und haben die gleiche Verunreinigungskonzentration wie die Drift-Schicht 20.
  • Eine erste Schottky-Elektrode 71, die mit jedem der ersten Trennungsbereiche 21 eine Schottky-Verbindung bildet, wird auf einer Oberfläche des ersten Trennungsbereichs 21 gebildet. Dabei wird die erste Schottky-Elektrode 71 vorzugsweise so ausgebildet, dass sie, von der Oberseite aus gesehen, zumindest den entsprechenden ersten Trennungsbereich 21 einschließt.
  • Auf einer Oberfläche des Source-Bereichs 40 ist eine ohmsche Elektrode 70 ausgebildet. Die Source-Elektrode 80, die mit den ohmschen Elektroden 70, der ersten Schottky-Elektrode 71, und den Kontaktbereichen 32 zu verbinden ist, wird auf der Oberfläche dieser Elektroden gebildet. Die ersten Wannenbereiche 30 können über die niederohmigen Kontaktbereiche 32 leicht Elektronen und Löcher mit den ohmschen Elektroden 70 austauschen.
  • Bereiche zwischen den angrenzenden ersten Wannenbereichen 30 in der Drift-Schicht 20 sind zweite Trennungsbereiche 22. Die zweiten Trennungsbereiche 22 sind ähnlich wie in der Drift-Schicht 20 vom n-Typ und haben die gleiche Verunreinigungskonzentration wie in der Drift-Schicht 20. Eine Gate-Isolierschicht 50 ist auf der Oberfläche der angrenzenden ersten Wannenbereiche 30, der zweiten Trennungsbereiche 22 zwischen den angrenzenden ersten Wannenbereichen 30 und der Source-Bereiche 40 in den ersten Wannenbereichen 30 ausgebildet. Eine Gate-Elektrode 60 wird auf der Gate-Isolierschicht 50 zumindest auf den ersten Wannenbereichen 30 gebildet. Der Oberflächenschichtbereich der ersten Wannenbereiche 30, der unterhalb eines Bereichs liegt, in dem die Gate-Elektrode 60 gebildet wird, und der der Gate-Elektrode 60 durch die Gate-Isolierschicht 50 zugewandt ist, wird als Kanalbereich bezeichnet.
  • Ein Bereich, in dem die ersten Wannenbereiche 30 in der Source-Elektrode 80 in 1 der Siliciumcarbid-Halbleiteranordnung gebildet werden, ist ein Aktivbereich. Der zweite Wannenbereich 31 ist außerhalb des Aktivbereichs, d.h. außerhalb der ersten Wannenbereiche 30 um den äußersten Umfang ausgebildet. Ein dritter Trennungsbereich 23 wird zwischen dem ersten Wannenbereich 30 und dem zweiten Wannenbereich 31 gebildet. Der dritte Trennungsbereich 23 ist vom n-Typ, ähnlich wie die Drift-Schicht 20, und hat die gleiche Verunreinigungskonzentration wie die Drift-Schicht 20.
  • Ein Bereich außerhalb des Bereichs, in dem der zweite Wannenbereich 31 gebildet wird, ist ein Anschlussbereich.
  • Eine zweite Isolierschicht 52 aus Siliciumoxid oder Siliciumnitrid mit mindestens doppelter Dicke (vgl. 2) der Gate-Isolierschicht 50 wird auf dem dritten Trennungsbereich 23 zwischen dem zweiten Wannenbereich 31 und dem ersten Wannenbereich 30 um den äußersten Umfang gebildet. Weiterhin wird auf dem zweiten Wannenbereich 31 eine Feldisolierschicht 51 gebildet.
  • Die Gate-Elektrode 60, die mit der Gate-Elektrode 60 auf der Gate-Isolierschicht 50 verbunden werden soll, wird auf der zweiten Isolierschicht 52 und auf einem Teil der Feldisolierschicht 51 gebildet. Zwischen der Gate-Elektrode 60 und der Source-Elektrode 80 wird eine Zwischen-Isolierschicht 55 gebildet. Weiterhin sind die Gate-Elektrode 60 und die Gate-Leitung 82 über dem zweiten Wannenbereich 31 durch die in der Zwischen-Isolierschicht 55 gebildeten Gate-Kontaktlöcher 95 miteinander verbunden.
  • Ein p-Typ JTE-Bereich 37 aus Siliciumcarbid ist um den Umfang des zweiten Wannenbereichs 31 herum gebildet, und zwar auf der gegenüberliegenden Seite des ersten Wannenbereichs 30. Der JTE-Bereich 37 ist in der Verunreinigungskonzentration niedriger als der zweite Wannenbereich 31.
  • Eine Öffnung (zweites Kontaktloch 91) wird teilweise in der Feldisolierschicht 51 auf der Oberfläche des zweiten Wannenbereichs 31 gebildet. In der Öffnung ist die Source-Elektrode 80 ausgebildet, die z.B. mit den ohmschen Elektroden 70 verbunden ist. Hier hat der zweite Wannenbereich 31 keine direkte ohmsche Verbindung zur Source-Elektrode 80, sondern ist von der Source-Elektrode 80 isoliert oder bildet mit ihr eine Schottky-Verbindung.
  • Im Aktivbereich sind die Source-Elektrode 80 auf den ohmschen Elektroden 70, die erste Schottky-Elektrode 71 und die Kontaktbereiche 32 mit der Source-Elektrode 80 auf der Zwischen-Isolierschicht 55 durch ein erstes Kontaktloch 90 verbunden, das durch die Zwischen-Isolierschicht 55 und die Gate-Isolierschicht 50 gebildet wird.
  • Auf der Rückseite des Halbleitersubstrats 10 wird eine Drain-Elektrode 84 gebildet.
  • Als Nächstes wird ein Verfahren zur Herstellung des SiC-MOSFET mit eingebauten SBDs als Siliciumcarbid-Halbleiteranordnung gemäß Ausführungsform 1 beschrieben.
  • Zunächst wird die Drift-Schicht 20 aus Siliciumcarbid des n-Typs mit einer Verunreinigungskonzentration von 1 × 1015 bis 1 × 1017 cm-3 und einer Dicke von 5 µm bis 50 µm durch chemische Gasphasenabscheidung (CVD) auf dem Halbleitersubstrat 10 epitaktisch aufgewachsen, dessen erste Hauptfläche in einer Ebenenrichtung eine (0001)-Ebene mit einem Versatzwinkel ist, die einen 4H-Polytyp aufweist und die aus Siliciumcarbid des n-Typs mit niedrigem Widerstand besteht.
  • Als Nächstes wird in einem vorgegebenen Bereich auf der Oberfläche der Drift-Schicht 20 eine Implantationsmaske z.B. mit einem Photoresist gebildet. Dann werden p-Typ-Verunreinigungen, wie etwa Aluminium (Al) ionenimplantiert. Hier reicht die Tiefe des ionenimplantierten Al ungefähr von 0,5 µm bis 3 µm, was die Dicke der Drift-Schicht 20 nicht übersteigt. Die Verunreinigungskonzentration des ionenimplantierten Al liegt im Bereich von 1 × 1017 bis 1 × 1019 cm-3 und ist damit höher als die der Drift-Schicht 20. Danach wird die Implantationsmaske entfernt. Mit diesem Verfahren wird der ionenimplantierte Al-Bereich zum ersten Wannenbereich 30 und zum zweiten Wannenbereich 31.
  • Als Nächstes wird eine Implantationsmaske auf der Oberfläche der Drift-Schicht 20 z.B. mit einem Photoresist gebildet. Dann werden p-Typ-Verunreinigungen, z.B. Al, ionenimplantiert. Hier reicht die Tiefe des ionenimplantierten Al ungefähr von 0,5 µm bis 3 µm, was die Dicke der Drift-Schicht 20 nicht übersteigt. Die Verunreinigungskonzentration des ionenimplantierten Al liegt im Bereich von 1 × 1016 bis 1 × 1018 cm-3 und ist damit höher als die der Drift-Schicht 20 und niedriger als die der ersten Wannenbereiche 30. Danach wird die Implantationsmaske entfernt. Mit diesem Verfahren wird aus dem ionenimplantierten Al-Bereich der JTE-Bereich 37. Ebenso bildet die Ionenimplantation von Al in einen vorbestimmten Bereich mit einer Verunreinigungskonzentration, die höher ist als die der ersten Wannenbereiche 30, die Kontaktbereiche 32.
  • Als Nächstes wird eine Implantationsmaske z.B. mit einem Photoresist so geformt, dass jeweils ein vorbestimmter Bereich innerhalb der ersten Wannenbereiche 30 auf der Oberfläche der Drift-Schicht 20 geöffnet ist. Dann werden n-Typ-Verunreinigungen, wie etwa Stickstoff (N) ionenimplantiert. Die Tiefe des ionenimplantierten N ist geringer als die Dicke der ersten Wannenbereiche 30. Die Verunreinigungskonzentration des ionenimplantierten N reicht von 1 × 1018 bis 1 × 1021 cm-3, was die p-Typ-Verunreinigungskonzentration der ersten Wannenbereiche 30 übersteigt. N-Typ-Bereiche in den Bereichen, in denen N in diesem Verfahren implantiert worden ist, werden zur Source-Bereichen 40.
  • Als Nächstes führt eine thermische Verarbeitungsvorrichtung ein Tempern in einer Inertgasatmosphäre, wie etwa Argon (Ar) bei einer Temperatur von 1300 °C bis 1900 °C für 30 Sekunden bis 1 Stunde durch. Bei diesem Tempern werden die ionenimplantierten N und Al elektrisch aktiviert.
  • Dann wird die Feldisolierschicht 51 aus Siliciumoxid mit einer Dicke von 0,5 µm bis 2 µm z.B. durch CVD oder eine Photolithographietechnik auf der Halbleiterschicht in einem Bereich außerhalb des Aktivbereichs gebildet, der im Wesentlichen einem Bereich entspricht, in dem die ersten Wannenbereiche 30 gebildet werden.
  • Ferner wird die zweite Isolierschicht 52 aus Siliciumoxid mit einer Dicke von 0,1 µm bis 0,5 µm z.B. durch CVD oder eine Photolithographietechnik auf dem dritten Trennungsbereich 23 zwischen dem zweiten Wannenbereich 31 und den ersten Wannenbereichen 30 um den äußersten Umfang gebildet.
  • Als Nächstes wird die Oberfläche vom Siliciumcarbid, die nicht mit der Feldisolierschicht 51 und der zweiten Isolierschicht 52 bedeckt ist, thermisch oxidiert, um eine Siliciumoxidschicht als Gate-Isolierschicht 50 mit einer gewünschten Dicke zu bilden. Dann wird eine polykristalline Siliciumschicht mit Leitfähigkeit durch Niederdruck-CVD auf der Gate-Isolierschicht 50, der zweiten Isolierschicht 52 und der Feldisolierschicht 51 gebildet und zur Gate-Elektrode 60 strukturiert. Als Nächstes wird die Zwischen-Isolierschicht 55 aus Siliciumoxid durch Niederdruck-CVD gebildet. Dann wird das erste Kontaktloch 90 durch die Zwischen-Isolierschicht 55 und die Gate-Isolierschicht 50 gebildet, um die Kontaktbereiche 32 und die Source-Bereiche 40 im Aktivbereich zu erreichen. Gleichzeitig wird das zweite Kontaktloch 91 gebildet, um den zweiten Wannenbereich 31 zu erreichen.
  • Als Nächstes wird z.B. durch Sputtern eine Metallschicht gebildet, die hauptsächlich Ni enthält. Dann wird die Metallschicht einem thermischen Prozess bei einer Temperatur von 600 °C bis 1100 °C unterzogen, so dass die hauptsächlich Ni enthaltende Metallschicht mit einer Siliciumcarbidschicht im ersten Kontaktloch 90 reagiert und dabei ein Silicid zwischen der Siliciumcarbidschicht und der Metallschicht bildet. Als Nächstes wird die restliche Metallschicht mit Ausnahme des aus der Reaktion resultierenden Silicids durch Nassätzen entfernt. So werden die ohmschen Elektroden 70 gebildet.
  • Dann wird auf der Rückseite (zweite Hauptfläche) des Halbleitersubstrats 10 eine hauptsächlich Ni enthaltende Metallschicht gebildet und thermisch bearbeitet, so dass auf der Rückseite des Halbleitersubstrats 10 eine ohmsche Rückflächen-Elektrode (nicht abgebildet) entsteht.
  • Anschließend werden Teile der Zwischen-Isolierschicht 55 und der Gate-Isolierschicht 50 auf den ersten Trennungsbereichen 21 sowie Teile der Zwischen-Isolierschicht 55 an den Stellen, an denen die Gate-Kontaktlöcher 95 gebildet werden sollen, durch Strukturierung, z.B. mit einem Photoresist, entfernt. Das Abtragungsverfahren ist eine Nassätzung, die die Oberfläche der Siliciumcarbidschicht als Schottky-Grenzfläche nicht beschädigt.
  • Dann wird eine zu Schottky-Elektroden zu formende Metallschicht z.B. durch Sputtern abgeschieden. Dann werden die ersten Schottky-Elektroden 71 auf den ersten Trennungsbereichen 21 im ersten Kontaktloch 90 durch Strukturierung, z.B. mit einem Photoresist, gebildet.
  • Anschließend wird ein Verdrahtungsmetall z.B. aus Al durch Sputtern oder Bedampfen auf der Oberfläche des bisher bearbeiteten Substrates gebildet und durch ein photolithographisches Verfahren in eine vorbestimmte Form gebracht, um die Source-Elektrode 80 in Kontakt mit den ohmschen Elektroden 70, der ersten Schottky-Elektrode 71 und dem zweiten Wannenbereich 31 für die Source und um den Gate-Anschluss 81 und die Gate-Leitung 82 zu bilden, die mit der Gate-Elektrode 60 in Kontakt stehen.
  • Weiterhin wird die Drain-Elektrode 84 als Metallschicht auf der Oberfläche der auf der Rückseite des Substrats gebildeten ohmschen Elektrode (nicht abgebildet) ausgebildet, womit die Herstellung der Siliciumcarbid-Halbleiteranordnung gemäß Ausführungsform 1, die in den 1 bis 3 dargestellt ist, abgeschlossen ist.
  • Als Nächstes wird der Betrieb des SiC-MOSFET mit eingebauten SBDs als Siliciumcarbid-Halbleiteranordnung gemäß Ausführungsform 1 beschrieben. Hier wird eine Beispiel-Siliciumcarbid-Halbleiteranordnung aus Siliciumcarbid vom 4H-Typ als Halbleitermaterial beschrieben. In diesem Fall beträgt das Diffusionspotential an einem p-n-Übergang etwa 2 V.
  • Im Folgenden werden vor allem die Freilaufvorgänge beschrieben.
  • Bei den Freilaufvorgängen wird eine Spannung von mehreren Volt erzeugt, da die Drain-Spannung (eine Spannung an der Drain-Elektrode 84) niedriger ist als die Source-Spannung (eine Spannung an der Source-Elektrode 80). Da im Aktivbereich zwischen den ersten Trennungsbereichen 21 und den ersten Schottky-Elektroden 71 SBDs gebildet werden, die mit einer Spannung kleiner als die der ersten Wannenbereiche 30 eingeschaltet werden, fließt der Freilaufstrom im Prinzip nicht durch die ersten Wannenbereiche 30, sondern durch die SBDs.
  • Wenn der Anschlussbereich die Source-Elektrode 80 mit einer ohmschen Verbindung zum zweiten Wannenbereich 31 durch die ohmschen Elektroden 70 enthält, wird ein Großteil der Spannung zwischen Source und Drain an den p-n-Übergang angelegt, der zwischen dem zweiten Wannenbereich 31 und der Drift-Schicht 20 gebildet wird, so dass ein bipolarer Strom durch die p-n- Diode fließt, die durch den zweiten Wannenbereich 31 und die Drift-Schicht 20 gebildet wird.
  • Der zweite Wannenbereich 31 hat jedoch keine ohmsche Verbindung zur Source-Elektrode 80 bei der Siliciumcarbid-Halbleiteranordnung gemäß der vorliegenden Erfindung. Weiterhin wird auf dem dritten Trennungsbereich 23 die zweite Isolierschicht 52 in mindestens doppelter Breite bzw. Dicke der Gate-Isolierschicht gebildet. Darüber hinaus ist der gesamte zweite Wannenbereich 31 mit einer Isolierschicht bedeckt, die dicker als die Gate-Isolierschicht 50 ist (die zweite Isolierschicht 52 und die Feldisolierschicht 51).
  • So haben bei der Siliciumcarbid-Halbleiteranordnung gemäß Ausführungsform 1 der zweite Wannenbereich 31 und die Source-Elektrode 80 während der Freilaufvorgänge nicht das gleiche Potential, so dass bipolare Vorgänge im zweiten Wannenbereich 31 unterdrückt werden können. Darüber hinaus kann ein an eine Isolierschicht anzulegendes elektrisches Feld mit einer Spannung, die im Aus- und Einschaltvorgang am zweiten Wannenbereich 31 erzeugt wird, reduziert und ein dielektrischer Durchschlag in der Isolierschicht am zweiten Wannenbereich 31 unterdrückt werden, was die Zuverlässigkeit erhöhen kann.
  • Als Nächstes wird die Arbeitsweise des Anschlussbereichs der Siliciumcarbid-Halbleiteranordnung gemäß Ausführungsform 1 bei Schaltvorgängen beschrieben.
  • Zunächst wird die Drainspannung bei einem Ausschaltvorgang erhöht. Dann breitet sich in der Drift-Schicht 20 schnell eine Verarmungsschicht aus. Die Verarmungsschicht breitet sich auch im zweiten Wannenbereich 31 aus, so dass sie der Ausbreitung der Verarmungsschicht in der Drift-Schicht 20 entspricht. Vom zweiten Wannenbereich 31 fließt ein der Ausbreitung der Verarmungsschicht entsprechender Verschiebungsstrom in Richtung der Source-Elektrode 80. Obwohl der Verschiebungsstrom vom zweiten Wannenbereich 31 in Richtung der Source-Elektrode 80 durch das zweite Kontaktloch 91 fließt, ist die Source-Elektrode 80 vom zweiten Wannenbereich 31 isoliert oder bildet eine Schottky-Verbindung mit diesem.
  • Wenn die Source-Elektrode 80 eine Schottky-Verbindung mit dem zweiten Wannenbereich 31 im zweiten Kontaktloch 91 bildet, erzeugt ein Vorwärtsstrom, der vom zweiten Wannenbereich 31 zur Source-Elektrode 80 fließt, keine Spannung, die hoch genug ist, um die Isolierschicht am zweiten Wannenbereich 31 zu durchbrechen. Selbst wenn die Source-Elektrode 80 vom zweiten Wannenbereich 31 im zweiten Kontaktloch 91 isoliert ist, tritt dann ein Durchschlag auf, wenn die Isolierschicht zwischen der Source-Elektrode 80 und dem zweiten Wannenbereich 31 dünn ist und wenn eine bestimmte Spannung oder mehr angelegt wird.
  • Es wird also keine Spannung erzeugt, die hoch genug ist, um die Isolierschicht im zweiten Wannenbereich 31 zu durchbrechen. Da die Source-Elektrode 80 räumlich eng an den zweiten Wannenbereich 31 angrenzt, steigt hier eine parasitäre Kapazität im Kontaktbereich stark an. Somit kann der Verschiebungsstrom vom zweiten Wannenbereich 31 zur Source-Elektrode 80 mit einem geringen Spannungsabfall durch diese große parasitäre Kapazität fließen.
  • Als Nächstes werden die Einschaltvorgänge beschrieben. Bei den Einschaltvorgängen nimmt die Drain-Spannung schnell ab. Dabei schrumpft die zwischen der Drift-Schicht 20 und dem zweiten Wannenbereich 31 gebildete Verarmungsschicht im ausgeschalteten Zustand rasch. So fließt der Verschiebungsstrom von der Source-Elektrode 80 in den zweiten Wannenbereich 31.
  • Wenn die Source-Elektrode 80 eine Schottky-Verbindung mit dem zweiten Wannenbereich 31 im zweiten Kontaktloch 91 herstellt, fließt der Strom während des Einschaltvorgangs in umgekehrter Richtung zur Vorwärtsrichtung des Stroms, der durch die zwischen dem zweiten Wannenbereich 31 und der Source-Elektrode 80 gebildeten SBDs fließt. Die am zweiten Wannenbereich 31 erzeugte Spannung kann auf eine Spannung reduziert werden, die kleiner oder gleich einer Spannung ist, bei der die Isolierschicht am zweiten Wannenbereich 31 durchbrochen wird, indem diese SBDs so konfiguriert werden, dass sie beim Anlegen einer bestimmten Sperrspannung in den SBDs durchbrochen werden.
  • Dies gilt, wenn die Source-Elektrode 80 vom zweiten Wannenbereich 31 isoliert ist. Die am zweiten Wannenbereich 31 erzeugte Spannung kann auf eine Spannung reduziert werden, die kleiner oder gleich einer Spannung ist, bei der die Isolierschicht am zweiten Wannenbereich 31 durchbrochen wird, indem eine Spannung bestimmt wird, die angelegt wird, wenn der dielektrische Durchschlag bei einer bestimmten Spannung oder darunter erfolgt. Da die Source-Elektrode 80 räumlich eng an den zweiten Wannenbereich 31 angrenzt, ist außerdem die parasitäre Kapazität im Kontaktbereich so groß, dass der Durchgang eines transienten Stroms durch diese parasitäre Kapazität es dem Verschiebungsstrom ermöglicht, mit einem geringen Spannungsabfall vom zweiten Wannenbereich 31 zur Source-Elektrode 80 zu fließen. Dadurch kann ausreichend verhindert werden, dass eine Spannung, bei der die Isolierschicht am zweiten Wannenbereich 31 zerstört wird, am zweiten Wannenbereich 31 erzeugt wird.
  • 4 ist eine schematische Draufsicht, die hauptsächlich einen Siliciumcarbid-Halbleiterbereich bei der Siliciumcarbid-Halbleiteranordnung mit einem weiteren Merkmal gemäß Ausführungsform 1 darstellt. In 4 wird in einem Teil des zweiten Wannenbereichs 31 ein Kontaktloch des zweiten Wannenbereichs 92 mit einer ohmschen Verbindung zum zweiten Wannenbereich 31 und der Source-Elektrode 80 gebildet. 5 ist eine schematische Schnittansicht, die einen Querschnitt mit dem Teil zeigt, in dem das Kontaktloch des zweiten Wannenbereichs 92 in 4 gebildet wird.
  • Gemäß 5 ist das Kontaktloch des zweiten Wannenbereichs 92 durch die Feldisolierschicht 51 und die Zwischen-Isolierschicht 55 gebildet. Der zweite Wannenbereich 31 unter dem Kontaktloch 92 des zweiten Wannenbereichs kann einen zweiten Wannenkontaktbereich 36 enthalten, der eine höhere p-Typ-Verunreinigungskonzentration und einen geringeren Widerstand als der zweite Wannenbereich 31 aufweist.
  • Das Kontaktloch 92 des zweiten Wannenbereichs wird auf dem kürzesten Weg im zweiten Wannenbereich 31 in einem Abstand von 10 µm oder mehr vom zweiten Kontaktloch 91 in Querrichtung ausgebildet. Dabei wird ein Bereich im zweiten Wannenbereich 31 in einem Abstand von 10 µm oder mehr vom Kontaktloch des zweiten Wannenbereichs 92 als im Wesentlichen nicht-ohmsche Verbindung betrachtet. Vorzugsweise sollte der Abstand zwischen dem zweiten Kontaktloch 91 und dem Kontaktloch des zweiten Wannenbereichs 92 auf dem kürzesten Weg im zweiten Wannenbereich 31 etwa 50 µm oder mehr betragen.
  • Obwohl vorstehend beschrieben ist, dass die ersten Wannenbereiche 30 grundsätzlich vom zweiten Wannenbereich 31 getrennt sind, können die ersten Wannenbereiche 30 mit dem zweiten Wannenbereich 31 verbunden sein. Darüber hinaus ist zwar beschrieben, dass die ersten Wannenbereiche 30 voneinander getrennt sind, die ersten Wannenbereiche 30 können aber auch miteinander verbunden sein. 6 ist eine schematische Draufsicht, wenn die ersten Wannenbereiche 30 mit dem zweiten Wannenbereich 31 verbunden sind und die ersten Wannenbereiche 30 miteinander verbunden sind.
  • Hier befindet sich jeder der ersten Wannenbereiche 30 in einem Abstand von 50 µm oder weniger entweder vom Source-Bereich 40 im ersten Wannenbereich 30 oder von der ersten Schottky-Elektrode 71, die auf dem ersten Trennungsbereich 21 gebildet worden ist, im ersten Wannenbereich 30.
  • Obwohl die Ausführungsform 1 ein Beispiel für das Vorhandensein eines MOSFET mit eingebauten SBDs im Aktivbereich beschreibt, kann der MOSFET mit eingebauten SBDs durch einen MOSFET mit einer n-Kanal Epitaxialschicht 49 auf einem p-Typ Wannenbereich ersetzt werden. Dieser MOSFET kann so ausgelegt werden, dass die n-Kanal Epitaxialschicht 49 als unipolare Dioden mit einer Gate-Spannung kleiner oder gleich einer Schwellenspannung arbeitet und die Einschaltspannung der unipolaren Dioden niedriger ist als die Betriebsspannung einer p-n-Diode, die durch den p-Typ-Wannenbereich und eine n-Typ-Drift-Schicht gebildet wird.
  • 7 ist eine schematische Schnittansicht eines solchen MOSFETs, der den MOSFET mit eingebauten SBDs in 2 ersetzt. Folglich kann das Anlegen eines Sperrstroms an einen Kanalbereich im MOSFET während des Freilaufbetriebs die gleichen Vorteile wie beim MOSFET mit eingebauten SBDs bringen.
  • Weiterhin bildet der zweite Wannenbereich 31 eine Schottky-Verbindung mit der Source-Elektrode 80 durch eine zweite Schottky-Elektrode 76 im zweiten Kontaktloch 91. 8 ist eine schematische Schnittansicht der Siliciumcarbid-Halbleiteranordnung gemäß Ausführungsform 1, bei der der zweite Wannenbereich 31 über die zweite Schottky-Elektrode 76 mit der Source-Elektrode 80 verbunden ist.
  • Eine zwischen dem zweiten Wannenbereich 31 und der Source-Elektrode 80 gebildete Schottky-Verbindung bewirkt, dass Löcher, die Mehrheitsträger des zweiten Wannenbereichs 31 sind, im Ausschaltvorgang als Vorwärtsstrom einer Schottky-Diode in Richtung Source-Elektrode 80 fließen. So kann selbst dann, wenn ein Verschiebungsstrom durch einen Kontaktbereich zwischen dem zweiten Wannenbereich 31 und der Source-Elektrode 80 im Ausschaltvorgang durch schnelles Schalten fließt, die durch den Verschiebungsstrom und ein an die Isolierschicht am zweiten Wannenbereich 31 anzulegendes elektrisches Feld erzeugte Spannung reduziert werden. Dadurch kann die Zuverlässigkeit der Elemente erhöht werden.
  • Die Vorteile der vorliegenden Erfindung werden deutlicher hervortreten, wenn die Gate-Spannung beim Ausschalten durch eine Spannung getrieben wird, die niedriger ist als die Sourcespannung.
  • Ausführungsform 2
  • Eine Siliciumcarbid-Halbleiteranordnung gemäß Ausführungsform 2 enthält in Querrichtung des zweiten Wannenbereichs 31 der Siliciumcarbid-Halbleiteranordnung gemäß Ausführungsform 1 eine Schicht mit geringem Widerstand. Da die übrigen Merkmale die gleichen sind wie gemäß Ausführungsform 1, wird eine detaillierte Beschreibung weggelassen.
  • 9 ist eine schematische Schnittansicht der Siliciumcarbid-Halbleiteranordnung gemäß Ausführungsform 2, die einen Querschnitt entsprechend der Linie a-a' von der Source-Elektrode 80 zur Gate-Leitung 82 an der Peripherie der unter Bezugnahme auf 1 beschriebenen Siliciumcarbid-Halbleiteranordnung gemäß Ausführungsform 1 schematisch darstellt. 10 ist eine schematische Draufsicht der Siliciumcarbid-Halbleiteranordnung gemäß Ausführungsform 2.
  • Der Anschlussbereich der Siliciumcarbid-Halbleiteranordnung gemäß Ausführungsform 2, dessen Schnittansicht in 9 dargestellt ist, beinhaltet eine niederohmige Leiterschicht 47 auf dem zweiten Wannenbereich 31 des zweiten Leitfähigkeitstyps ohne ohmsche Verbindung zum zweiten Wannenbereich 31. Beispielsweise bildet die Leiterschicht 47 eine Schottky-Verbindung mit dem zweiten Wannenbereich 31. Das zweite Kontaktloch 91, das gemäß Ausführungsform 1 auf dem zweiten Wannenbereich 31 gebildet wird, wird gemäß Ausführungsform 2 auf der Leiterschicht 47 gebildet. Die im zweiten Kontaktloch 91 gebildete Source-Elektrode 80 steht in ohmscher Verbindung mit der Leiterschicht 47.
  • Weiterhin wird die Leiterschicht 47 in einem Bereich auf der Ebene des zweiten Wannenbereichs 31 mit einem großen Bereich gebildet, wie 10 in der Draufsicht zeigt. Der Bereich, in dem die Leiterschicht 47 gebildet wird, sollte 50 % oder mehr des Bereichs betragen, in dem der zweite Wannenbereich 31 gebildet wird.
  • Die Leiterschicht 47 sollte aus polykristallinem Silicium des n-Typs und mit niedrigem Widerstand bestehen und wird z.B. durch Niederdruck-CVD gebildet, bevor die Feldisolierschicht 51 und die zweite Isolierschicht 52 gebildet werden. Die Leiterschicht 47 aus polykristallinem Silicium (n-Typ und niederohmig) bildet eine Schottky-Verbindung mit dem zweiten Wannenbereich 31 aus p-Typ Siliciumcarbid, weil das Valenzband und das Leitungsband des Siliciums im allgemeinen zu einer Bandlücke aus Siliciumcarbid gehören. Somit verhindert die nicht-ohmsche Verbindung zwischen dem zweiten Wannenbereich 31 und der Leiterschicht 47, dass Löcher, die Mehrheitsträger sind, während der Freilaufvorgänge von der Seite der Source-Elektrode 80 in den zweiten Wannenbereich 31 implantiert werden können. Dadurch kann der Durchgang des bipolaren Stroms zwischen dem zweiten Wannenbereich 31 und der Drift-Schicht 20 unterdrückt werden.
  • Weiterhin wird die zweite Isolierschicht 52 dicker als die Gate-Isolierschicht 50 auf dem dritten Trennungsbereich 23 zwischen den ersten Wannenbereichen 30 um den äußersten Umfang im Aktivbereich und dem zweiten Wannenbereich 31 im Anschlussbereich gebildet. Dadurch wird verhindert, dass der parasitäre p-MOSFET zwischen dem ersten Wannenbereich 30 und dem zweiten Wannenbereich 31 im Anschlussbereich eingeschaltet wird.
  • Darüber hinaus kann die Leiterschicht 47 mit geringem Widerstand, die auf dem zweiten Wannenbereich 31 gebildet wird, den Widerstand des zweiten Wannenbereichs 31 in der Querrichtung verringern. Der beim Hochgeschwindigkeitsschalten in Querrichtung des zweiten Wannenbereichs 31 fließende Verschiebungsstrom kann die im zweiten Wannenbereich 31 erzeugte Spannung reduzieren. Dadurch können der durch die vom Verschiebungsstrom erzeugte Spannung verursachte Elementdurchbruch verhindert und die Zuverlässigkeit der Siliciumcarbid-Halbleiteranordnung erhöht werden. Da außerdem die durch den Verschiebungsstrom erzeugte Spannung mit der Schaltgeschwindigkeit zunimmt, kann die Schaltgeschwindigkeit stärker erhöht werden, als wenn die niederohmige Leiterschicht 47 nicht gebildet wird.
  • Darüber hinaus kann die Kapazität einer Verarmungsschicht, die zwischen dem zweiten Wannenbereich 31 und der Leiterschicht 47 gebildet wird, die Spannung, die z.B. beim Einschalten durch Aufladung entsteht, reduzieren und die Zuverlässigkeit der Elemente weiter erhöhen.
  • Die niederohmige Schicht in Querrichtung des zweiten Wannenbereichs 31 der Siliciumcarbid-Halbleiteranordnung gemäß Ausführungsform 1 braucht nicht in direktem Kontakt mit dem zweiten Wannenbereich 31 gebildet zu werden. Wie die schematische Schnittansicht gemäß 11 veranschaulicht, kann die Leiterschicht 47 auf dem zweiten Wannenbereich 31 durch eine Isolierschicht 53 gebildet werden. Die planare Anordnung der Leiterschicht 47 kann die gleiche sein wie in 10. Eine Ausdünnung der Isolierschicht 53 kann die kapazitive Kopplung zwischen dem oberen und unteren Teil der Isolierschicht 53 erhöhen.
  • Wenn die Isolierschicht 53 und die Gate-Isolierschicht 50 gleichzeitig mit der gleichen Dicke gebildet werden, sollte die Isolierschicht 53 auf dem zweiten Wannenbereich 31 durch thermische Oxidation gebildet werden, und dann sollte die Leiterschicht 47 auf der Isolierschicht 53 z.B. durch Niederdruck-CVD gebildet werden.
  • Dieser Kondensator fungiert als Strompfad, um den Verschiebungsstrom durch den zweiten Wannenbereich 31 in Richtung der Ebene als Wechselstrom mit dV/dt beim Ein- und Ausschalten zu leiten. Dieser Kondensator wirkt als Kapazität der Verarmungsschicht zwischen dem zweiten Wannenbereich 31 und der Leiterschicht 47, wenn der zwischen ihnen gebildete Schottky-Übergang in der Siliciumcarbid-Halbleiteranordnung mit der Struktur gemäß 9 in Sperrrichtung vorgespannt ist. Dadurch kann die durch den Verschiebungsstrom in Schaltspannungen erzeugte Spannung in ähnlicher Weise unterdrückt werden.
  • Weiterhin kann durch das Aufladen positiver Ladungen in den Kondensator zwischen dem zweiten Wannenbereich 31 und der Leiterschicht 47, die im zweiten Wannenbereich 31 unmittelbar nach dem Ausschalten erzeugt werden, die im zweiten Wannenbereich 31 erzeugte Spannung reduziert und der dielektrische Durchschlag der im zweiten Wannenbereich 31 gebildeten Isolierschicht verhindert werden.
  • Obwohl die Leiterschicht 47 der Siliciumcarbid-Halbleiteranordnung in den 9 und 11 jeweils als aus polykristallinem Silicium bestehend beschrieben wird, kann sie aus einem Metall, einem Halbleiter, wie etwa Siliciumcarbid oder einem Halbmetall, wie etwa Graphit bestehen. Wenn die Leiterschicht 47 aus einem anderen Material als Metall besteht, sollte die Implantation von Majoritätsträgern in den zweiten Wannenbereich 31 während der Freilaufvorgänge vermieden werden, indem die Leiterschicht 47 eine Schottky-Verbindung oder einen nichtlinearen Kontakt mit dem zweiten Wannenbereich 31 herstellt.
  • Die Leiterschicht 47 kann auch am dritten Trennungsbereich 23 an einer Grenze zwischen dem ersten Wannenbereich 30 und dem zweiten Wannenbereich 31 gebildet werden.
    12 ist eine schematische Schnittansicht der ebenfalls am dritten Trennungsbereich 23 gebildeten Leiterschicht 47. Hier wird die zweite Isolierschicht 52 auf der Leiterschicht 47 gebildet.
  • Die Leiterschicht 47 soll in der Siliciumcarbid-Halbleiteranordnung mit dem in 12 dargestellten Aufbau eine nicht-ohmsche Verbindung zum dritten Trennungsbereich 23 des ersten Leitfähigkeitstyps haben.
  • Weiterhin kann es sich bei der in Querrichtung niederohmigen Schicht des zweiten Wannenbereichs 31 der Siliciumcarbid-Halbleiteranordnung gemäß Ausführungsform 2 um eine in einem oberen Schichtbereich des zweiten Wannenbereichs 31 gebildete Siliciumcarbid-Halbleiterschicht handeln.
  • Wie die schematische Schnittansicht gemäß 13 veranschaulicht, kann im oberen Schichtbereich des zweiten Wannenbereichs 31 eine Siliciumcarbid-Leiterschicht 45 vom n-Typ und niedrigem Widerstand gebildet werden. Die Siliciumcarbid-Leiterschicht 45 mit niedrigerem spezifischen Widerstand als der zweite Wannenbereich 31 bringt die gleichen Vorteile wie die Siliciumcarbid-Halbleiteranordnung mit dem in 8 dargestellten Aufbau. Es ist ein p-n-Übergang zwischen der Siliciumcarbid-Leiterschicht 45 und dem zweiten Wannenbereich 31 ausgebildet. Die Kapazität der Verarmungsschicht in diesem p-n-Übergang arbeitet in der gleichen Weise wie bei der in 8 dargestellten Struktur.
  • Die Siliciumcarbid-Leiterschicht 45 der Siliciumcarbid-Halbleiteranordnung mit der in 13 dargestellten Struktur sollte durch Implantation von Donatorionen, wie etwa Stickstoff gebildet werden. Die Herstellungsprozesse können reduziert werden, indem die Siliciumcarbid-Leiterschicht 45 gleichzeitig mit den Source-Bereichen 40 durch Implantierung von Ionen gebildet wird.
  • Ferner kann die Siliciumcarbid-Leiterschicht 45 epitaktisch gebildet werden.
  • Da die Siliciumcarbid-Leiterschicht 45 des ersten Leitfähigkeitstyps bzw. die Leiterschicht 47 in der Siliciumcarbid-Halbleiteranordnung gemäß Ausführungsform 2 teilweise in bzw. auf der Oberflächenschicht des zweiten Wannenbereichs 31 gebildet wird, können neben den genannten Vorteilen des Aufbaus gemäß Ausführungsform 2 der Widerstand des zweiten Wannenbereichs 31 in ebener lateraler Richtung und eine Spannung, die durch einen den zweiten Wannenbereich 31 durchfließenden Verschiebungsstrom beim EIN/AUS-Schalten der Siliciumcarbid-Halbleiteranordnung erzeugt wird, reduziert werden. Dadurch kann die Zuverlässigkeit noch deutlicher erhöht werden.
  • Ausführungsform 3
  • Während die zweite Isolierschicht auf dem dritten Trennungsbereich 23 gemäß Ausführungsform 1 gebildet wird, wird die Feldisolierschicht 51 auf dem dritten Trennungsbereich 23 in einer Siliciumcarbid-Halbleiteranordnung gemäß Ausführungsform 3 gebildet. Da die übrigen Merkmale die gleichen sind wie gemäß Ausführungsform 1 und 2, wird eine detaillierte Beschreibung weggelassen.
  • 14 ist eine schematische Schnittansicht der Siliciumcarbid-Halbleiteranordnung gemäß Ausführungsform 3. Bei der Siliciumcarbid-Halbleiteranordnung gemäß Ausführungsform 3 in 14 wird die Feldisolierschicht 51 auf dem zweiten Wannenbereich 31 auch auf dem dritten Trennungsbereich 23 zwischen den ersten Wannenbereichen 30 um den äußersten Umfang und dem zweiten Wannenbereich 31 gebildet. Es besteht also keine Notwendigkeit, die zweite Isolierschicht anders zu bilden als die Feldisolierschicht 51 oder die Gate-Isolierschicht 50, wie bei der Ausführungsform 1 beschrieben. Die Feldisolierschicht 51 kann auf dem dritten Trennungsbereich 23 gleichzeitig mit der Feldisolierschicht 51 auf dem zweiten Wannenbereich 31 gebildet werden, und die Herstellungsverfahren können vereinfacht werden.
  • Die Siliciumcarbid-Halbleiteranordnung gemäß Ausführungsform 3 kann die Vorteile, z.B. die Unterdrückung von Wirkungen des parasitären p-MOSFET, ähnlich wie die Siliciumcarbid-Halbleiteranordnung gemäß Ausführungsform 1 bewirken.
  • Ausführungsform 4
  • In einer Siliciumcarbid-Halbleiteranordnung gemäß Ausführungsform 4 ist im dritten Trennungsbereich 23 zwischen den ersten Wannenbereichen 30 um den äußersten Umfang und dem zweiten Wannenbereich 31 ein Übergang-Implantationsbereich 43 des ersten Leitfähigkeitstyps ausgebildet, dessen Verunreinigungskonzentration fünfmal höher ist als diejenige der Drift-Schicht 20. Da die übrigen Merkmale die gleichen sind wie gemäß den Ausführungsformen 1 bis 3, wird eine detaillierte Beschreibung weggelassen.
  • 15 ist eine schematische Schnittansicht der Siliciumcarbid-Halbleiteranordnung gemäß Ausführungsform 4. Bei der Siliciumcarbid-Halbleiteranordnung gemäß Ausführungsform 4 in 15 ist zwischen den ersten Wannenbereichen 30 um den äußersten Umfang und dem zweiten Wannenbereich 31 ein Übergang-Implantationsbereich 43 mit hoher Verunreinigungskonzentration ausgebildet. Der Übergang-Implantationsbereich 43 soll ähnlich dem Verfahren zur Bildung der Source-Bereiche 40 durch Ionenimplantation gebildet werden.
  • Da im dritten Trennungsbereich 23 bei der Siliciumcarbid-Halbleiteranordnung gemäß Ausführungsform 4 der Übergang-Implantationsbereich 43 mit einer hohen Verunreinigungskonzentration gebildet wird, kann eine Schwellenspannung eines zwischen dem ersten Wannenbereich 30 um den äußersten Umfang und dem zweiten Wannenbereich 31 gebildeten parasitären p-MOSFET weiter reduziert werden, und der parasitäre p-MOSFET kann kaum eingeschaltet werden. Dadurch kann der Durchgang des bipolaren Stroms während der Freilaufvorgänge des zweiten Wannenbereichs 31 weiter unterdrückt werden.
  • Ausführungsform 5
  • Eine Siliciumcarbid-Halbleiteranordnung gemäß Ausführungsform 5 enthält einen Bereich hoher Konzentration 35 des zweiten Leitfähigkeitstyps, dessen Verunreinigungskonzentration des zweiten Leitfähigkeitstyps höher ist als die des zweiten Wannenbereichs 31 und der in einem an den Aktivbereich angrenzenden Oberflächenschichtbereich des zweiten Wannenbereichs 31 gebildet wird. Da die übrigen Merkmale die gleichen sind wie gemäß den Ausführungsformen 1 bis 4, wird eine detaillierte Beschreibung weggelassen.
  • 16 ist eine schematische Schnittansicht der Siliciumcarbid-Halbleiteranordnung gemäß Ausführungsform 5. Der Bereich hoher Konzentration 35 hat eine Verunreinigungskonzentration des zweiten Leitfähigkeitstyps, die mehr als doppelt so hoch ist wie die des zweiten Wannenbereichs 31. Der Bereich hoher Konzentration 35 sollte durch Ionenimplantation in gleicher Weise wie der zweite Wannenbereich 31 gebildet werden.
  • Befindet sich der zweite Wannenbereich 31 im Schwebezustand ohne ohmsche Verbindung zur Source-Elektrode 80 bei der Siliciumcarbid-Halbleiteranordnung gemäß der vorliegenden Erfindung, so können sich unerwartete Inversionsschichten in einer Grenzfläche zwischen dem zweiten Wannenbereich 31 und der Feldisolierschicht 51, einer Grenzfläche zwischen dem zweiten Wannenbereich 31 und der zweiten Isolierschicht 52 und einer Grenzfläche zwischen dem ersten Wannenbereich 30 und der zweiten Isolierschicht 52 bilden.
  • So kann die Bildung des Bereiches hoher Konzentration 35 im Oberflächenschichtbereich des zweiten Wannenbereiches 31, der ähnlich wie die Siliciumcarbid-Halbleiteranordnung gemäß Ausführungsform 5 ein dem Aktivbereich näher liegender Bereich ist, verhindern, dass die Inversionsschicht in einem Bereich gebildet wird, der zumindest den Bereich hoher Konzentration 35 beinhaltet. Damit kann verhindert werden, dass der zweite Wannenbereich 31 und die Source-Elektrode 80 das gleiche Potential aufweisen. Somit kann der Durchgang des bipolaren Stroms während der Freilaufvorgänge des zweiten Wannenbereichs 31 weiter unterdrückt werden.
  • Der Widerstand des zweiten Wannenbereichs 31 in Querrichtung kann verringert werden, indem der Bereich hoher Konzentration 35 in einem Oberflächenschichtbereich der anderen Bereiche des zweiten Wannenbereichs 31 gebildet wird, in dem das zweite Kontaktloch 91 nicht gebildet ist.
  • 17 ist eine schematische Schnittansicht des Bereiches hoher Konzentration 35, der im Oberflächenschichtbereich der anderen Bereiche des zweiten Wannenbereiches 31 gebildet wird. In einer solchen Siliciumcarbid-Halbleiteranordnung kann der Widerstand des zweiten Wannenbereichs 31 in der Querrichtung verringert werden.
  • Darüber hinaus kann die Spannung, die durch den Verschiebungsstrom, der durch den zweiten Wannenbereich 31 fließt, erzeugt wird, wenn die Siliciumcarbid-Halbleiteranordnung EIN/AUS geschaltet wird, ähnlich wie bei der Siliciumcarbid-Halbleiteranordnung gemäß Ausführungsform 2 reduziert werden. Dadurch kann die Zuverlässigkeit noch deutlicher erhöht werden.
  • Obwohl die ohmschen Elektroden 70 und die ersten Schottky-Elektroden 71 für die Source in den obigen Ausführungsformen getrennt gebildet werden, können sie kontinuierlich mit dem gleichen Material oder verschiedenen Materialien gebildet werden.
  • Die obigen Ausführungsformen beschreiben z.B. eine Kristallstruktur, eine ebene Richtung einer Hauptoberfläche, einen Versatzwinkel und jede Implantationsbedingung anhand der spezifischen Beispiele. Die Anwendbarkeit sollte jedoch nicht auf die angegebenen numerischen Bereiche beschränkt sein.
  • Ausführungsform 6
  • Eine Siliciumcarbid-Halbleiteranordnung gemäß Ausführungsform 6 enthält einen Schutz-Hochkonzentrationsbereich 39, dessen Verunreinigungskonzentration des zweiten Leitfähigkeitstyps höher ist als die des zweiten Wannenbereichs 31 und der an einer Position gebildet wird, die weiter innen ist als ein Bereich, in dem der JTE-Bereich 37 gebildet wird, und weiter außen ist als ein Bereich, in dem die Leiterschicht 47 gebildet wird, im Bereich der Oberflächenschicht im zweiten Wannenbereich 31, im Anschlussbereich der Siliciumcarbid-Halbleiteranordnung gemäß der Ausführungsform 2. Da die übrigen Merkmale die gleichen sind wie gemäß Ausführungsform 2, wird eine detaillierte Beschreibung weggelassen.
  • 18 ist eine schematische Schnittansicht der Siliciumcarbid-Halbleiteranordnung gemäß Ausführungsform 6. Bei der Siliciumcarbid-Halbleiteranordnung gemäß Ausführungsform 6 in 18 ist der Schutz-Hochkonzentrationsbereich 39, dessen Verunreinigungskonzentration des zweiten Leitfähigkeitstyps höher ist als die des zweiten Wannenbereichs 31, an einer Position weiter innen als der Bereich, in dem der JTE-Bereich 37 gebildet wird, und weiter außen als der Bereich, in dem die Leiterschicht 47 gebildet wird, im Bereich der Oberflächenschicht im zweiten Wannenbereich 31 ausgebildet. Der Schutz-Hochkonzentrationsbereich 39 sollte ähnlich wie ein Verfahren zur Bildung der Kontaktbereiche 32 durch Ionenimplantation gebildet werden.
  • Hier sollen die Vorteile der Siliciumcarbid-Halbleiteranordnung gemäß Ausführungsform 6 beschrieben werden.
  • Das Energieniveau von Akzeptoren, die durch Dotierung von p-Typ Verunreinigungen gebildet werden, liegt in Siliciumcarbid-Halbleiteranordnungen niedrig. Insbesondere wenn Elemente mit so hoher Geschwindigkeit geschaltet werden, dass die Akzeptoren eine relativ lange Zeitkonstante haben, um Ladungsträger zu erzeugen, kann die Erzeugung von p-Typ Ladungsträgern die Schaltgeschwindigkeit manchmal nicht einholen. Der Grund für die verzögerte Erzeugung von Ladungsträgern liegt in der verzögerten Ionisierung der Akzeptoren (unvollständige Ionisierung).
  • Insbesondere wenn die Elemente mit hoher Geschwindigkeit abgeschaltet werden, kann die Ladungsträgerkonzentration aufgrund der Verzögerung bei der Ladungsträgererzeugung vorübergehend niedriger sein als die Konzentration dotierter Akzeptoren, in einem Bereich, wie etwa dem JTE-Bereich 37 niedriger in der Verunreinigungskonzentration als im zweiten Wannenbereich 31. In der bei der Ausführungsform 2 beschriebenen Anschlussstruktur erstreckt sich eine Verarmungsschicht in einem Bereich vom JTE-Bereich 37 bis zum zweiten Wannenbereich 31 über einen größeren Bereich als in einem statischen OFF-Zustand. Das Eintreffen dieser Verarmungsschicht in einem Bereich unter der Gate-Elektrode 60 oder der Leiterschicht 47 kann zur Zerstörung der Elemente führen.
  • Zur Vermeidung dieses Phänomens wird ein Verfahren zur Erhöhung der Verunreinigungskonzentration des zweiten Wannenbereichs 31 eingesetzt. Eine Erhöhung der Störstellenkonzentration des zweiten Wannenbereichs 31 bei der Siliciumcarbid-Halbleiteranordnung gemäß Ausführungsform 6 führt jedoch zu einer Rückwärtsleckage in einem Kontaktbereich zwischen dem zweiten Wannenbereich 31 und der Leiterschicht 47 und lässt den bipolaren Strom während der Freilaufvorgänge fließen.
  • So ist bei der Siliciumcarbid-Halbleiteranordnung gemäß Ausführungsform 6 der Schutz-Hochkonzentrationsbereich 39, dessen Störstellenkonzentration des zweiten Leitfähigkeitstyps höher ist als die des zweiten Wannenbereichs 31, an einer Stelle weiter innen als der Bereich, in dem der JTE-Bereich 37 gebildet wird, und weiter außen als der Bereich, in dem die Leiterschicht 47 gebildet wird, im Bereich der Oberflächenschicht im zweiten Wannenbereich 31 ausgebildet.
  • Somit kann durch Unterdrückung der Ausdehnung der Verarmungsschicht in den zweiten Wannenbereich 31 beim Hochgeschwindigkeitsschalten und durch das Verhinderun eines Rückwärtsleckstroms, der in eine durch die Leiterschicht 47 und den zweiten Wannenbereich 31 gebildete Diode fließt, der Durchgang des bipolaren Stroms von der Source-Elektrode 80 zur Drain-Elektrode 84 während der Freilaufvorgänge erheblich unterdrückt werden.
  • Obwohl die Ausführungsform 6 das Vorhandensein der Leiterschicht 47 auf dem zweiten Wannenbereich 31 ähnlich wie der erste Aspekt der Ausführungsform 2 beschreibt, kann die Leiterschicht 47 auch im Bereich der Oberflächenschicht des zweiten Wannenbereichs 31 ähnlich wie die Ausführungsform 2 gebildet werden.
  • 19 ist eine Schnittansicht, wenn die Leiterschicht 47 im Bereich der Oberflächen schicht des zweiten Wannenbereichs 31 gebildet wird und die Leiterschicht 47 die Siliciumcarbid-Leiterschicht 45 ist.
  • Ausführungsform 7
  • Ausführungsform 7 wird eine spezielle Struktur zur Verhinderung des Einschaltens eines parasitären p-MOSFETs beschreiben, auf der Seite der ersten Wannenbereiche 30 in der Nähe des dritten Trennungsbereichs 23 zwischen den ersten Wannenbereichen 30 um den äußersten Umfang im Aktivbereich und dem zweiten Wannenbereich 31 im Anschlussbereich, bei der Siliciumcarbid-Halbleiteranordnung gemäß jeder der Ausführungsformen 1 bis 6.
  • Bei der zuerst zu beschreibenden Struktur handelt es sich um eine Struktur, bei der zwischen dem dritten Trennungsbereich 23 und den Kontaktbereichen 32 der ersten Wannenbereiche 30 neben dem dritten Trennungsbereich 23 ein Kanal gebildet wird, der länger ist als die Kanäle in den anderen Bereichen im Aktivbereich.
  • 20 ist eine schematische Schnittansicht der Siliciumcarbid-Halbleiteranordnung gemäß Ausführungsform 7. Bei der Siliciumcarbid-Halbleiteranordnung gemäß Ausführungsform 7 in 20 ist ein Bereich unter der Gate-Elektrode 60 durch die Gate-Isolierschicht 50 oder die zweite Isolierschicht 52 zwischen dem dritten Trennungsbereich 23 und den Source-Bereichen 40 der ersten Wannenbereiche 30 um den äußersten Umfang im Aktivbereich viel länger als Bereiche unter der Gate-Elektrode 60 durch die Gate-Isolierschicht 50 zwischen dem dritten Trennungsbereich 23 und der Source-Bereiche 40 der ersten Wannenbereiche 30 in den übrigen Teilen im Aktivbereich.
  • Bei der Siliciumcarbid-Halbleiteranordnung gemäß Ausführungsform 7 ist die Kanallänge eines Kanal-MOSFETs eines parasitären n-Typs (der erste Leitfähigkeitstyp), der im Bereich unter der Gate-Elektrode 60 durch die Gate-Isolierschicht 50 oder die zweite Isolierschicht zwischen dem dritten Trennungsbereich 23 und den Source-Bereichen 40 der ersten Wannenbereiche 30 um den äußersten Umfang im Aktivbereich gebildet wird, besonders lang. Dadurch wird der parasitäre n-Kanal-MOSFET kaum eingeschaltet.
  • Außerdem wird das elektrische Feld, das durch eine Spannung von der Gate-Elektrode 60 zum Ausschalten erzeugt wird, in dem Bereich geschwächt, in dem die zweite Isolierschicht dicker als die Gate-Isolierschicht 50 gebildet wird, die Teil des parasitären n-Kanal-MOSFET ist. Auf diese Weise können unerwartete Vorgänge, wie etwa ein sofortiges Einschalten und ein Ansteigen des Leckstroms, obwohl der parasitäre n-Kanal-MOSFET ausgeschaltet ist, verhindert werden.
  • Außerdem kann verhindert werden, dass der parasitäre n-Kanal-MOSFET in einem anderen Verfahren eingeschaltet wird, ohne dass der Bereich unter der Gate-Elektrode 60 durch die Gate-Isolierschicht 50 oder die zweite Isolierschicht 52 zwischen dem dritten Trennungsbereich 23 und den Source-Bereichen 40 der ersten Wannenbereiche 30 um den äußersten Umfang im Aktivbereich bei der Siliciumcarbid-Halbleiteranordnung gemäß Ausführungsform 7 besonders verlängert wird.
  • Wie z.B. 21 in der schematischen Schnittansicht zeigt, müssen die Source-Bereiche 40 in den ersten Wannenbereichen 30 nicht um den äußersten Umfang im Aktivbereich gebildet werden. Die Verhinderung der Bildung der Source-Bereiche 40 in den ersten Wannenbereichen 30 um den äußersten Umfang im Aktivbereich verhindert die Bildung des parasitären n-Kanal-MOSFET und verhindert die oben beschriebenen unerwarteten Vorgänge.
  • Wie 22 in der schematischen Schnittansicht veranschaulicht, kann im Aktivbereich um den äußersten Umfang ein Kanalbildungs-Unterdrückungsbereich 38, dessen Verunreinigungskonzentration des zweiten Leitfähigkeitstyps höher ist als die der ersten Wannenbereiche 30, näher am dritten Trennungsbereich 23 und neben jedem der Source-Bereiche 40 der ersten Wannenbereiche 30 gebildet werden. Diese Struktur kann verhindern, dass der parasitäre n-Kanal-MOSFET eingeschaltet wird, und den Durchschlag-Leckstrom aus dem Randbereich des Aktivbereichs ausreichend unterdrücken.
  • Wie 23 in der schematischen Schnittansicht veranschaulicht, kann die Integration des Kontaktbereiches 32 und des Kanalbildungs-Unterdrückungsbereiches 38, die neben jedem der Source-Bereiche 40 näher am dritten Trennungsbereich 23 in 22 in einem Bereich (zusammen als Kanalbildungs-Unterdrückungsbereich 38 bezeichnet) gebildet werden, die Bildung der Source-Bereiche 40 zwischen den Kontaktbereichen 32 und den Kanalbildungs-Unterdrückungsbereichen 38 verhindern. Die in 23 dargestellte Struktur kann die Breite der ersten Wannenbereiche 30 um den äußersten Umfang im Aktivbereich verringern und den zweiten Wannenbereich 31 im Anschlussbereich näher an die eingebauten Schottky-Dioden um den äußersten Umfang im Aktivbereich heranführen. Dadurch kann der Durchgang eines bipolaren Stroms im zweiten Wannenbereich 31 weiter unterdrückt werden.
  • Weiterhin muss die Gate-Elektrode 60 oberhalb der ersten Wannenbereiche 30 um den äußersten Umfang im Aktivbereich nicht immer auf der Gate-Isolierschicht 50 angeordnet werden, indem man die z.B. in 22 oder 23 dargestellte Struktur zur Unterdrückung von Vorgänge des parasitären n-Kanal-MOSFET übernimmt.
  • Wie z.B. 24 in der schematischen Schnittansicht veranschaulicht, kann die Gate-Elektrode 60 über den ersten Wannenbereichen 30 um den äußersten Umfang im Aktivbereich auf der zweiten Isolierschicht 52 dicker als die Gate-Isolierschicht 50 und auch auf dem dritten Trennungsbereich 23 gebildet werden. In 24 werden in den ersten Wannenbereichen 30 nur die Kanalbildungs-Unterdrückungsbereiche 38 um den äußersten Umfang im Aktivbereich gebildet.
  • Ebenso kann die Struktur, deren schematische Schnittansicht in 25 abgebildet ist, übernommen werden. In 25 werden der Kontaktbereich 32, der Source-Bereich 40 und der Kanalbildungs-Unterdrückbereich 38 in der Reihenfolge in jedem der ersten Wannenbereiche 30 um den äußersten Umfang im Aktivbereich zum dritten Trennungsbereich 23 hin gebildet.
  • Die Gate-Elektrode 60 oberhalb der ersten Wannenbereiche 30 um den äußersten Umfang im Aktivbereich wird auf der zweiten Isolierschicht 52 dicker als die Gate-Isolierschicht 50 in den in 24 und 25 dargestellten Strukturen gebildet, die kaum die Feldwirkung der Gate-Elektrode 60 erzeugen. Die Bildung des Kanalbildungs-Unterdrückungsbereichs 38 kann jedoch einen parasitären n-Typ-MOSFET unterdrücken.
  • Obwohl die Ausführungsformen 1 bis 7 den ersten Leitfähigkeitstyp als n-Typ und den zweiten Leitfähigkeitstyp als p-Typ beschreiben, ist die vorliegende Erfindung nicht darauf beschränkt, und die Behandlung des ersten Leitfähigkeitstyps als p-Typ und des zweiten Leitfähigkeitstyps als n-Typ bringt die gleichen Vorteile. Obwohl es sich bei den Verunreinigungen vom n-Typ (dem ersten Leitfähigkeitstyp) um N handelt, können sie auch Phosphor oder Arsen sein. Obwohl Verunreinigungen vom p-Typ (zweiter Leitfähigkeitstyp) aus Al bestehen, können sie auch Bor oder Gallium sein.
  • Bei den in den Ausführungsformen 1 bis 7 beschriebenen MOSFETs ist die Gate-Isolierschicht 50 nicht unbedingt eine Oxidschicht aus Siliciumoxid, sondern sie kann auch eine andere Isolierschicht als eine Oxidschicht oder eine Kombination aus einer anderen Isolierschicht als einer Oxidschicht und einer Oxidschicht sein. Obwohl Siliciumoxid, das durch thermische Oxidation von Siliciumcarbid entsteht, zur Bildung der Gate-Isolierschicht 50 verwendet wird, kann eine abgeschiedene Schicht verwendet werden, die durch CVD unter Verwendung von Siliciumoxid gebildet wird. Weiterhin ist die vorliegende Erfindung auch auf einen MOSFET mit einer Super-Übergangsstruktur anwendbar.
  • Die oben bei den Ausführungsformen beschriebenen Anordnungen sind MOSFETs mit der Gate-Isolierschicht 50. Es ist die vorliegende Erfindung jedoch auf jede unipolare Anordnung anwendbar, z.B. auf einen Sperrschicht-FET (JFET) und einen Metall-Halbleiter-Feldeffekttransistor (MESFET) ohne die Gate-Isolierschicht 50.
  • Ausführungsform 8
  • Die Ausführungsform 8 beschreibt einen Leistungswandler, bein dem die Siliciumcarbid-Halbleiteranordnungen gemäß den Ausführungsformen 1 bis 7 verwendet werden. Obwohl die vorliegende Erfindung nicht auf bestimmte Leistungswandler beschränkt ist, wird in Ausführungsform 8 die Beschreibung der vorliegenden Erfindung auf einen dreiphasigen Wechselrichter beschrieben.
  • 26 ist ein Blockschaltbild, das eine Konfiguration eines Leistungswandlersystems zeigt, bei dem der Leistungswandler gemäß Ausführungsform 8 verwendet wird.
  • Das in 26 dargestellte Energieumwandlungssystem beinhaltet eine Stromversorgung 100, einen Leistungswandler 200 und einen Last 300. Die Stromversorgung 100, die eine DC-Stromversorgung ist, versorgt den Leistungswandler 200 mit Gleichstrom. Die Stromversorgung 100 kann verschiedene Arten von Komponenten enthalten, wie z.B. ein Gleichstromsystem, eine Solarbatterie oder eine wieder aufladbare Batterie, und kann eine Gleichrichterschaltung enthalten, die an ein Wechselstromsystem oder einen AC/DC-Wandler angeschlossen ist. Die Stromquelle 100 kann einen DC/DC-Wandler enthalten, der eine von einem Gleichstromsystem abgegebene Gleichstromleistung in eine vorbestimmte Leistung umwandelt.
  • Der Leistungswandler 200, ein dreiphasiger Wechselrichter, der zwischen die Stromquelle 100 und die Last 300 geschaltet ist, wandelt den von der Stromquelle 100 gelieferten Gleichstrom in Wechselstrom um, um die Last 300 mit Wechselstrom zu versorgen. Wie in 26 dargestellt, enthält der Leistungswandler 200 eine Hauptwandlerschaltung 201, die die Gleichstromenergie in die Wechselstromenergie umwandelt, eine Treiberschaltung 202, die ein Steuersignal zur Ansteuerung jedes Schaltelements in der Hauptwandlerschaltung 201 ausgibt, und eine Steuerschaltung 203, die ein Steuersignal zur Steuerung der Treiberschaltung 202 an die Treiberschaltung 202 ausgibt.
  • Die Last 300 ist ein dreiphasiger Elektromotor, der von der Wechselstromversorgung des Leistungswandlers 200 angesteuert wird. Die Last 300 ist nicht auf eine bestimmte Anwendung beschränkt, sondern ist ein Elektromotor, der an verschiedenen Arten von elektrischen Geräten montiert werden kann. So wird die Last 300 beispielsweise als Elektromotor für ein Hybridauto, ein Elektroauto, ein Schienenfahrzeug, einen Aufzug oder eine Klimaanlage verwendet.
  • Der Leistungswandler 200 wird im Folgenden ausführlich beschrieben. Die Hauptwandlerschaltung 201 beinhaltet Schaltelemente und Freilaufdioden (nicht abgebildet). Das Schalten des Schaltelements bewirkt die Umwandlung der von der Stromversorgung 100 gelieferten Gleichspannung in eine Wechselspannung. Die AC-Leistung wird dann der Last 300 zugeführt. Dabei kann eine Gate-Spannung zum Ausschalten des Schaltelements identisch mit einer Sourcespannung sein oder niedriger als die Sourcespannung eingestellt werden.
  • Die spezifische Schaltungskonfiguration der Hauptwandlerschaltung 201 kann von unterschiedlicher Art sein. Die Hauptwandlerschaltung 201 gemäß Ausführungsform 8 ist eine dreiphasige Vollbrückenschaltung mit zwei Ebenen und enthält sechs Schaltelemente und sechs antiparallel zu den jeweiligen Schaltelementen geschaltete Freilaufdioden. Die Siliciumcarbid-Halbleiteranordnung gemäß einer der Ausführungsformen 1 bis 7 kann als jedes der Schaltelemente der Hauptwandlerschaltung 201 verwendet werden.
  • Die sechs Schaltelemente bilden jeweils drei Paare von Ober- und Unterzweigen, bei denen die beiden Schaltelemente in Reihe miteinander verbunden sind. Die drei Paare von Ober- und Unterzweigen bilden die jeweiligen Phasen (U-Phase, V-Phase und W-Phase) der Vollbrückenschaltung. Die Ausgangsklemmen der jeweiligen Paare von Ober- und Unterzweigen, d.h. drei Ausgangsklemmen der Hauptwandlerschaltung 201 sind mit der Last 300 verbunden.
  • Die Treiberschaltung 202 erzeugt Ansteuersignale zur Ansteuerung der Schaltelemente der Hauptwandlerschaltung 201 und liefert die Ansteuersignale an Steuerelektroden der Schaltelemente der Hauptwandlerschaltung 201. Konkret gibt die Treiberschaltung 202 an die Steuerelektroden der Schaltelemente entsprechend dem später zu beschreibenden Steuersignal aus der Steuerschaltung 203 das Ansteuersignal zum Schalten des Schaltelements in den EIN-Zustand und das Ansteuersignal zum Schalten des Schaltelements in den AUS-Zustand aus.
  • Das Ansteuersignal ist ein Spannungssignal (EIN-Signal), das gleich einer oder höher als eine Schwellenspannung des Schaltelements ist, wenn das Schaltelement im EIN-Zustand gehalten wird. Das Ansteuersignal ist ein Spannungssignal (AUS-Signal), das gleich der oder niedriger als die Schwellenspannung des Schaltelements ist, wenn das Schaltelement im AUS-Zustand gehalten wird.
  • Die Steuerschaltung 203 steuert die Schaltelemente der Hauptwandlerschaltung 201 so, dass der Last 300 eine gewünschte Leistung zugeführt wird. Konkret berechnet die Steuerschaltung 203 eine Zeit (EIN-Zeit), wann jedes der Schaltelemente der Hauptwandlerschaltung 201 in den EIN-Zustand übergehen soll, basierend auf der Leistung, die der Last 300 zugeführt werden soll. Beispielsweise kann die Hauptwandlerschaltung 201 durch eine PWM-Steuerung gesteuert werden, um die Einschaltzeit der Schaltelemente entsprechend der auszugebenden Spannung zu modulieren.
  • Dann gibt die Steuerschaltung 203 einen Steuerbefehl (Steuersignal) an die Treiberschaltung 202 so aus, dass die Treiberschaltung 202 das EIN-Signal an das Schaltelement ausgibt, das jeweils in den EIN-Zustand kommen soll, und das AUS-Signal an das Schaltelement ausgibt, das jeweils in den AUS-Zustand kommen soll. Die Treiberschaltung 202 gibt entsprechend diesem Steuersignal das EIN-Signal oder das AUS-Signal als Steuersignal an die Steuerelektrode jedes der Schaltelemente aus.
  • Da die Siliciumcarbid-Halbleiteranordnungen gemäß den Ausführungsformen 1 bis 7 bei dem Leistungswandler gemäß Ausführungsform 8 als Schaltelemente der Hauptwandlerschaltung 201 verwendet werden, kann ein verlustarmer Leistungswandler realisiert werden, der zuverlässigere Hochgeschwindigkeitsschaltungen durchführt.
  • Obwohl die Ausführungsform 8 ein Beispiel der Verwendung der vorliegenden Erfindung in einem dreiphasigen Wechselrichter mit zwei Stufen beschreibt, ist die vorliegende Erfindung nicht darauf beschränkt, sondern kann bei verschiedenen Leistungswandlern verwendet werden. Obwohl die Ausführungsform 8 einen Leistungswandler mit zwei Stufen beschreibt, kann der Leistungswandler auch drei oder mehrere Stufen haben. Die vorliegende Erfindung kann auch bei einem einphasigen Wechselrichter verwendet werden, wenn die Leistung an eine einphasige Last abgegeben wird. Darüber hinaus kann die vorliegende Erfindung auch bei einem DC/DC-Wandler oder einem AC/DC-Wandler verwendet werden, wenn die Leistung z.B. an eine DC-Last geliefert wird.
  • Der Leistungswandler, bei dem die vorliegende Erfindung verwendet wird, ist nicht auf einen Leistungswandler mit einem Motor als Last beschränkt. Der Leistungswandler kann auch als Stromversorgungseinrichtung einer Funkenerosionsmaschine, einer Laserstrahlmaschine, eines Induktionswärmekochgerätes oder eines berührungslosen Stromzuführungssystems verwendet werden. Er kann ferner als Leistungskonditionierer z.B. einer Solaranlage oder eines Stromspeichersystems eingesetzt werden.
  • Bezugszeichenliste
    • 10
    Halbleitersubstrat
    20
    Drift-Schicht
    21
    erster Trennungsbereich
    22
    zweiter Trennungsbereich
    23
    dritter Trennungsbereich
    24
    vierter Trennungsbereich
    30
    erster Wannenbereich
    31
    zweiter Wannenbereich
    32
    Kontaktbereich
    34
    Hilfsverbindungsbereich
    35
    Bereich hoher Konzentration
    36
    zweiter Wannenkontaktbereich
    37
    JTE-Bereich
    38
    Kanalbildungs-Unterdrückungsbereich
    39
    Schutz-Hochkonzentrationsbereich
    40
    Source-Bereich
    45
    Siliciumcarbid-Leiterschicht
    50
    Gate-Isolierschicht
    51
    Feldisolierschicht
    52
    zweite Isolierschicht
    53
    Isolierschicht
    55
    Zwischen-Isolierschicht
    60
    Gate-Elektrode
    70
    Ohm'sche Elektrode
    71
    erste Schottky-Elektrode
    76
    zweite Schottky-Elektrode
    80
    Source-Elektrode/Source-Anschluss
    81
    Gate-Anschluss
    82
    Gate-Leitung
    84
    Drain-Elektrode
    90
    erstes Kontaktloch
    91
    zweites Kontaktloch
    92
    Kontaktloch des zweiten Wannenbereichs
    95
    Gate-Kontaktloch
    100
    Stromversorgung
    200
    Leistungswandler
    201
    Hauptwandlerschaltung
    202
    Treiberschaltung
    203
    Steuerschaltung
    300
    Last
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2014175412 A [0019]
    • JP 2003017701 A [0019]
    • WO 2014038110 A1 [0019]
    • WO 2013051170 A1 [0019]
    • WO 2014162969 A1 [0019]
    • WO 2010098294 A1 [0019]

Claims (14)

  1. Siliciumcarbid-Halbleiteranordnung, die Folgendes aufweist: - ein Halbleitersubstrat aus Siliciumcarbid eines ersten Leitfähigkeitstyps; - eine Drift-Schicht des ersten Leitfähigkeitstyps, wobei die Drift-Schicht auf dem Halbleitersubstrat gebildet ist; - eine Vielzahl von ersten Wannenbereichen eines zweiten Leitfähigkeitstyps, wobei die ersten Wannenbereiche in einer Oberflächenschicht der Drift-Schicht ausgebildet sind; - eine Vielzahl von ersten Trennungsbereichen des ersten Leitfähigkeitstyps, wobei die ersten Trennungsbereiche durch die ersten Wannenbereiche aus einer Oberflächenschicht der Drift-Schicht gebildet werden; - eine Vielzahl von ersten Schottky-Elektroden, die auf den jeweiligen ersten Trennungsbereichen gebildet werden, wobei die ersten Schottky-Elektroden Schottky-Übergänge mit den ersten Trennungsbereichen bilden; - eine ohmsche Elektrode, die auf jedem der ersten Wannenbereiche gebildet ist; - einen zweiten Wannenbereich des zweiten Leitfähigkeitstyps, wobei der zweite Wannenbereich in der Oberflächenschicht der Drift-Schicht getrennt von den ersten Wannenbereichen gebildet ist; - einen Source-Bereich des ersten Leitfähigkeitstyps, wobei der Source-Bereich in einem Oberflächenschichtbereich jedes der ersten Wannenbereiche gebildet ist; - eine Gate-Isolierschicht, die auf den ersten Wannenbereichen gebildet ist; - eine zweite Isolierschicht, die auf einem Randbereich des zweiten Wannenbereichs gebildet ist, der näher an den ersten Wannenbereichen liegt, wobei die zweite Isolierschicht dicker ist als die Gate-Isolierschicht und der zweite Wannenbereich am nächsten an den ersten Wannenbereichen liegt; - eine Gate-Elektrode, die auf der zweiten Isolierschicht und der Gate-Isolierschicht auf den ersten Wannenbereichen gebildet ist; - einen Gate-Anschluss, der mit der Gate-Elektrode verbunden ist und über dem zweiten Wannenbereich gebildet ist; und - eine Source-Elektrode, die elektrisch mit der ersten Schottky-Elektrode und den ohmschen Elektroden verbunden ist, wobei die Source-Elektrode eine nicht-ohmsche Verbindung zum zweiten Wannenbereich durch ein zweites Kontaktloch hat, das auf dem zweiten Wannenbereich ausgebildet ist.
  2. Siliciumcarbid-Halbleiteranordnung, die Folgendes aufweist: - ein Halbleitersubstrat aus Siliciumcarbid eines ersten Leitfähigkeitstyps; - eine Drift-Schicht des ersten Leitfähigkeitstyps, wobei die Drift-Schicht auf dem Halbleitersubstrat ausgebildet ist; - erste Wannenbereiche eines zweiten Leitfähigkeitstyps, wobei die ersten Wannenbereiche in einer Oberflächenschicht der Drift-Schicht ausgebildet sind; - einen Source-Bereich des ersten Leitfähigkeitstyps, wobei der Source-Bereich in einem Oberflächenschichtbereich von jedem der ersten Wannenbereiche gebildet ist; - eine Kanal-Epitaxialschicht des ersten Leitfähigkeitstyps, die auf einer Oberfläche der ersten Wannenbereiche ausgebildet ist, in der der Source-Bereich nicht ausgebildet ist, wobei die Kanal-Epitaxialschicht eine geringere Verunreinigungskonzentration des ersten Leitfähigkeitstyps aufweist als die Source-Bereiche; - eine ohmsche Elektrode, die auf jedem der ersten Wannenbereiche gebildet ist und eine ohmsche Verbindung zum ersten Wannenbereich aufweist; - einen zweiten Wannenbereich des zweiten Leitfähigkeitstyps, wobei der zweite Wannenbereich in der Oberflächenschicht der Drift-Schicht getrennt von den ersten Wannenbereichen gebildet ist; - eine Gate-Isolierschicht, die auf den ersten Wannenbereichen gebildet ist; - eine zweite Isolierschicht, die auf einem Randbereich des zweiten Wannenbereichs gebildet ist, der näher an den ersten Wannenbereichen liegt, wobei die zweite Isolierschicht dicker ist als die Gate-Isolierschicht, wobei der zweite Wannenbereich am nächsten an den ersten Wannenbereichen liegt; - eine Gate-Elektrode, die auf der zweiten Isolierschicht und der Gate-Isolierschicht auf den ersten Wannenbereichen gebildet ist, - einen Gate-Anschluss, der mit der Gate-Elektrode verbunden ist und über dem zweiten Wannenbereich gebildet ist; und - eine Source-Elektrode, die elektrisch mit den ohmschen Elektroden verbunden ist, wobei die Source-Elektrode eine nicht-ohmsche Verbindung zum zweiten Wannenbereich durch ein zweites Kontaktloch hat, das auf dem zweiten Wannenbereich gebildet ist.
  3. Siliciumcarbid-Halbleiteranordnung nach Anspruch 1 oder 2, wobei die ersten Wannenbereiche vom zweiten Wannenbereich getrennt sind.
  4. Siliciumcarbid-Halbleiteranordnung nach einem der Ansprüche 1 bis 3, die Folgendes aufweist: eine Leiterschicht in einem Oberflächenschichtbereich des zweiten Wannenbereichs oder auf dem zweiten Wannenbereich, wobei die Leiterschicht eine nicht-ohmsche Verbindung zum zweiten Wannenbereich hat und einen geringeren spezifischen Widerstand als der zweite Wannenbereich aufweist, wobei die Source-Elektrode eine ohmsche Verbindung zur Leiterschicht hat.
  5. Siliciumcarbid-Halbleiteranordnung nach Anspruch 4, wobei die Leiterschicht eine Siliciumcarbid-Leiterschicht ist, die im Oberflächenschichtbereich des zweiten Wannenbereichs gebildet und aus Siliciumcarbid des ersten Leitfähigkeitstyps hergestellt ist.
  6. Siliciumcarbid-Halbleiteranordnung nach einem der Ansprüche 1 bis 5, wobei der zweite Wannenbereich eine Schottky-Verbindung mit der Source-Elektrode bildet.
  7. Siliciumcarbid-Halbleiteranordnung nach einem der Ansprüche 1 bis 6, wobei die zweite Isolierschicht aus einem Material hergestellt ist, das mit einem Material einer Feldisolierschicht identisch ist, die auf dem zweiten Wannenbereich gebildet ist.
  8. Siliciumcarbid-Halbleiteranordnung nach einem der Ansprüche 1 bis 7, wobei die ersten Wannenbereiche von dem zweiten Wannenbereich getrennt sind, und ein dritter Trennungsbereich des ersten Leitfähigkeitstyps zwischen den ersten Wannenbereichen und dem zweiten Wannenbereich eine höhere Verunreinigungskonzentration des ersten Leitfähigkeitstyps aufweist als die Drift-Schicht.
  9. Siliciumcarbid-Halbleiteranordnung nach einem der Ansprüche 1 bis 8, die Folgendes aufweist: einen Bereich hoher Konzentration, der in einem Oberflächenschichtbereich des zweiten Wannenbereichs gebildet ist, der an den ersten Wannenbereich angrenzt, wobei der Bereich hoher Konzentration eine höhere Verunreinigungskonzentration des zweiten Leitfähigkeitstyps aufweist als der zweite Wannenbereich.
  10. Siliciumcarbid-Halbleiteranordnung nach einem der Ansprüche 1 bis 9, wobei die ersten Wannenbereiche von dem zweiten Wannenbereich getrennt sind, und der Abstand zwischen einem dritten Trennungsbereich des ersten Leitfähigkeitstyps zwischen den ersten Wannenbereichen und dem zweiten Wannenbereich und dem Source-Bereich, der in dem Oberflächenschichtbereich des ersten Wannenbereichs neben dem zweiten Wannenbereich gebildet ist, größer ist als der Abstand zwischen dem Source-Bereich, der in dem Oberflächenschichtbereich eines der ersten Wannenbereiche gebildet ist, der nicht an den zweiten Wannenbereich angrenzt, und einem zweiten Trennungsbereich zwischen den ersten Wannenbereichen.
  11. Siliciumcarbid-Halbleiteranordnung nach einem der Ansprüche 1 bis 9, wobei die ersten Wannenbereiche vom zweiten Wannenbereich getrennt sind, und der Source-Bereich nicht im ersten Wannenbereich neben dem zweiten Wannenbereich gebildet ist.
  12. Siliciumcarbid-Halbleiteranordnung nach einem der Ansprüche 1 bis 9, wobei die ersten Wannenbereiche von dem zweiten Wannenbereich getrennt sind und im ersten Wannenbereich neben dem zweiten Wannenbereich ein Kanalbildungs-Unterdruckbereich mit einer höheren Verunreinigungskonzentration des zweiten Leitfähigkeitstyps als die ersten Wannenbereiche gebildet ist.
  13. Siliciumcarbid-Halbleiteranordnung nach Anspruch 4 oder 5, wobei ein Schutz-Hochkonzentrationsbereich mit einer höheren Verunreinigungskonzentration des zweiten Leitfähigkeitstyps als der zweite Wannenbereich außerhalb und getrennt von der im Oberflächenschichtbereich des zweiten Wannenbereichs gebildeten Leiterschicht gebildet ist.
  14. Leistungswandler mit einer Hauptwandlerschaltung, die Folgendes aufweist: - eine Halbleiteranordnung nach einem der Ansprüche 1 bis 13, die eine Eingangsleistung in eine Ausgangsleistung umwandelt; - eine Treiberschaltung, die an die Halbleiteranordnung ein Treibersignal zur Ansteuerung der Halbleiteranordnung ausgibt; und - eine Steuerschaltung, die an die Treiberschaltung ein Steuersignal zur Steuerung der Treiberschaltung ausgibt.
DE112018006450.6T 2017-12-19 2018-08-23 Siliciumcarbid-halbleiteranordnung und leistungswandler Pending DE112018006450T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017242641 2017-12-19
JP2017-242641 2017-12-19
PCT/JP2018/031165 WO2019123717A1 (ja) 2017-12-19 2018-08-23 炭化珪素半導体装置および電力変換装置

Publications (1)

Publication Number Publication Date
DE112018006450T5 true DE112018006450T5 (de) 2020-09-03

Family

ID=66993200

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112018006450.6T Pending DE112018006450T5 (de) 2017-12-19 2018-08-23 Siliciumcarbid-halbleiteranordnung und leistungswandler

Country Status (5)

Country Link
US (1) US11355627B2 (de)
JP (2) JP6737401B2 (de)
CN (1) CN111466031B (de)
DE (1) DE112018006450T5 (de)
WO (1) WO2019123717A1 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11424688B2 (en) * 2018-07-31 2022-08-23 Siemens Aktiengesellschaft Modular power converter
JP7003019B2 (ja) * 2018-09-15 2022-01-20 株式会社東芝 半導体装置
CN113039650B (zh) * 2018-11-30 2024-04-30 三菱电机株式会社 半导体装置
DE112019007687T5 (de) * 2019-09-06 2022-06-15 Mitsubishi Electric Corporation Siliciumcarbid-halbleitereinheit und leistungswandler
US11398437B2 (en) * 2019-12-13 2022-07-26 Semiconductor Components Industries, Llc Power device including metal layer
JP7334638B2 (ja) 2020-02-07 2023-08-29 株式会社デンソー 半導体装置
US20230008858A1 (en) * 2021-07-08 2023-01-12 Applied Materials, Inc. Gradient doping epitaxy in superjunction to improve breakdown voltage

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09102602A (ja) * 1995-10-05 1997-04-15 Nippon Telegr & Teleph Corp <Ntt> Ｍｏｓｆｅｔ
JP3744196B2 (ja) * 1998-04-21 2006-02-08 株式会社デンソー 炭化珪素半導体装置及びその製造方法
JP2003017701A (ja) * 2001-07-04 2003-01-17 Denso Corp 半導体装置
JP4900662B2 (ja) * 2006-03-02 2012-03-21 独立行政法人産業技術総合研究所 ショットキーダイオードを内蔵した炭化ケイ素ｍｏｓ電界効果トランジスタおよびその製造方法
WO2010098294A1 (ja) 2009-02-24 2010-09-02 三菱電機株式会社 炭化珪素半導体装置
JP5861081B2 (ja) 2010-06-03 2016-02-16 パナソニックＩｐマネジメント株式会社 半導体装置およびこれを用いた半導体リレー
WO2012056704A1 (ja) 2010-10-29 2012-05-03 パナソニック株式会社 半導体素子および半導体装置
JP2012216705A (ja) 2011-04-01 2012-11-08 Sanken Electric Co Ltd 半導体装置
WO2012164817A1 (ja) * 2011-05-30 2012-12-06 パナソニック株式会社 半導体素子およびその製造方法
JP5677222B2 (ja) * 2011-07-25 2015-02-25 三菱電機株式会社 炭化珪素半導体装置
US8582334B2 (en) 2011-10-03 2013-11-12 Panasonic Corporation Semiconductor device, power converter and method for controlling the power converter
JP5928101B2 (ja) * 2012-03-30 2016-06-01 富士電機株式会社 ＳｉＣ半導体デバイスの製造方法
DE112013007772B3 (de) 2012-09-06 2023-04-13 Mitsubishi Electric Corporation Halbleitervorrichtung
JP2014175412A (ja) 2013-03-07 2014-09-22 Toshiba Corp 半導体基板及び半導体装置
JP5992094B2 (ja) 2013-04-03 2016-09-14 三菱電機株式会社 半導体装置
JP5735611B2 (ja) * 2013-11-01 2015-06-17 ローム株式会社 ＳｉＣ半導体装置
WO2016104264A1 (ja) * 2014-12-25 2016-06-30 富士電機株式会社 半導体装置
JP6740798B2 (ja) * 2016-03-16 2020-08-19 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP6253854B1 (ja) * 2016-03-30 2017-12-27 三菱電機株式会社 半導体装置およびその製造方法、電力変換装置
DE112016006723T5 (de) 2016-04-11 2018-12-20 Mitsubishi Electric Corporation Halbleitereinrichtung
DE112017002379T5 (de) * 2016-12-19 2019-01-24 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
JP6678810B2 (ja) 2017-02-24 2020-04-08 三菱電機株式会社 炭化珪素半導体装置および電力変換装置
CN110352497B (zh) 2017-02-24 2022-05-13 三菱电机株式会社 碳化硅半导体装置以及电力变换装置
JP7113221B2 (ja) * 2018-02-08 2022-08-05 パナソニックＩｐマネジメント株式会社 炭化珪素半導体装置

Also Published As

Publication number Publication date
JP2020120129A (ja) 2020-08-06
US20200312995A1 (en) 2020-10-01
JP6737401B2 (ja) 2020-08-05
CN111466031B (zh) 2023-06-30
CN111466031A (zh) 2020-07-28
JPWO2019123717A1 (ja) 2019-12-19
WO2019123717A1 (ja) 2019-06-27
US11355627B2 (en) 2022-06-07
JP6933274B2 (ja) 2021-09-08

Similar Documents

Publication Publication Date Title
DE112018006450T5 (de) Siliciumcarbid-halbleiteranordnung und leistungswandler
DE112017005529B4 (de) Siliciumcarbid-halbleitereinheit und leistungswandlereinheit
DE112018001001T5 (de) Siliciumcarbid-halbleitereinheit und leistungswandler
DE112018000992T5 (de) Siliciumcarbid-Halbleitereinheit und Leistungswandler
DE112015004515B4 (de) Halbleitervorrichtungen
DE102011052731B4 (de) Verfahren zum Bilden einer Feldeffekt-Leistungshalbleitervorrichtung und Feldeffekt-Halbleitervorrichtung mit einer integrierten Polydiode
DE112018002873T5 (de) Halbleitereinheit und leistungswandler
DE112017002221T5 (de) Halbleiterbauelement und Leistungswandlervorrichtung
DE102019206090A1 (de) Siliziumcarbid-Halbleitervorrichtung, Leistungswandler und Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung
DE112018006456T5 (de) Siliciumcarbid-Halbleitereinheit und Leistungswandler
DE102018132111B4 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102019111308A1 (de) Siliziumcarbid halbleiterbauelement
DE112015004751T5 (de) Halbleitervorrichtung und verfahren zu deren herstellung, leistungsumsetzervorrichtung, dreiphasenmotorsystem, kraftfahrzeug und eisenbahnwagen
WO2000060670A2 (de) Integrierte halbleitervorrichtung mit einem lateralen leistungselement
DE112018002471B4 (de) Halbleitereinheit und leistungswandlungsvorrichtung
DE112018006467B4 (de) Siliciumcarbid-halbleiteranordnung und leistungswandler
DE112019007188T5 (de) Halbleitereinheit und leistungswandlereinheit
DE112018007915T5 (de) Halbleitereinheit und leistungswandler
DE112017007186T5 (de) Halbleitereinheit und leistungswandler
DE112019006587T5 (de) Halbleitereinheit und leistungswandlereinheit
DE102018117717B4 (de) Siliciumcarbid-halbleiterbauelement, leistungsmodul und leistungsumwandlungsbauelement
DE112019006756T5 (de) Halbleiterelement und leistungswandlereinheit
DE112020007553T5 (de) Halbleitereinheit, Leistungswandlervorrichtung und Verfahren zur Herstellung einer Halbleitereinheit
DE112014006726T5 (de) Halbleitervorrichtung, Leistungsmodul, Stromrichtvorrichtung, Fahrzeug und Schienenfahrzeug
DE112020007652T5 (de) Verfahren zur herstellung einer siliciumcarbid-halbleitereinheit, siliciumcarbidhalbleitereinheit und leistungswandlervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R084 Declaration of willingness to licence
R016 Response to examination communication