DE112020007652T5 - Verfahren zur herstellung einer siliciumcarbid-halbleitereinheit, siliciumcarbidhalbleitereinheit und leistungswandlervorrichtung - Google Patents

Verfahren zur herstellung einer siliciumcarbid-halbleitereinheit, siliciumcarbidhalbleitereinheit und leistungswandlervorrichtung Download PDF

Info

Publication number
DE112020007652T5
DE112020007652T5 DE112020007652.0T DE112020007652T DE112020007652T5 DE 112020007652 T5 DE112020007652 T5 DE 112020007652T5 DE 112020007652 T DE112020007652 T DE 112020007652T DE 112020007652 T5 DE112020007652 T5 DE 112020007652T5
Authority
DE
Germany
Prior art keywords
trench
silicon carbide
carbide semiconductor
schottky
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112020007652.0T
Other languages
English (en)
Inventor
Motoru YOSHIDA
Rina Tanaka
Yutaka Fukui
Hideyuki HATTA
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112020007652T5 publication Critical patent/DE112020007652T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Ein Verfahren zur Herstellung einer Siliciumcarbid-Halbleitereinheit weist Folgendes auf: einen Schritt, bei dem ein Gate-Graben gebildet wird, einen Schritt, bei dem ein Schottky-Graben gebildet wird, einen Schritt, bei dem eine Siliciumoxid-Schicht (51) in dem Gate-Graben und dem Schottky-Graben gebildet wird, einen Schritt, bei dem eine polykristalline Silicium-Schicht (61) innenliegend in Bezug auf die Siliciumoxid-Schicht gebildet wird, einen Schritt, bei dem die polykristalline Silicium-Schicht (61) zurückgeätzt wird, einen Schritt, bei dem eine Zwischenisolierschicht (55) auf einer Gate-Elektrode (60) in dem Gate-Graben gebildet wird, einen Schritt, bei dem die polykristalline Silicium-Schicht (61) in dem Schottky-Graben nach dem Öffnen eines Lochs in der Zwischenisolierschicht (55) mittels eines Nassätzvorgangs entfernt wird, einen Schritt, bei dem eine ohmsche Elektrode (70) auf einem Source-Bereich (40) gebildet wird, einen Schritt, bei dem die Siliciumoxid-Schicht (51) in dem Schottky-Graben entfernt wird, und einen Schritt, bei dem eine Source-Elektrode (80) in dem Schottky-Graben gebildet wird, die einen Schottky-Übergang mit einer Drift-Schicht (20) bildet.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Siliciumcarbid-Halbleitereinheit mit Graben-Gates sowie auf eine Leistungswandlervorrichtung, welche eine solche Siliciumcarbid-Halbleitereinheit aufweist.
  • STAND DER TECHNIK
  • Es ist eine Leistungshalbleitereinheit bekannt, in der unipolare Schaltelemente, wie beispielsweise MOSFETs (Metall-Oxid-Halbleiter-Feldeffekttransistoren), sowie unipolare Freilaufdioden eingebaut sind, wie beispielsweise Schottky-Barrieren-Dioden (SBDs). Eine derartige Halbleitereinheit kann realisiert werden, indem MOSFET-Zellen und SBD-Zellen parallel auf dem gleichen Chip angeordnet werden, und sie wird üblicherweise realisiert, indem eine Schottky-Elektrode in einem speziellen Bereich innerhalb des Chips angeordnet wird und dieser Bereich als eine SBD betrieben wird.
  • Durch das Einbauen der Freilaufdiode in den Chip des Schaltelements können die Kosten im Vergleich zu dem Fall reduziert werden, in dem die Freilaufdiode extern an dem Schaltelement angebracht ist. Insbesondere handelt es sich bei der Unterbindung eines bipolaren Betriebs aufgrund einer parasitären pn-Diode in einem MOSFET, bei dem Siliciumcarbid (SiC) als ein Basismaterial verwendet wird, durch Einbauen der SBD in denselben um einen der Vorteile. Dies ist darauf zurückzuführen, dass bei einer Siliciumcarbid-Halbleitereinheit die Zuverlässigkeit der Einheit aufgrund der Ausdehnung von Kristalldefekten beeinträchtigt werden kann, die durch eine Rekombinationsenergie von Ladungsträgern aufgrund des Betriebs einer parasitären pn-Diode verursacht werden.
  • Außerdem kann sich im Vergleich zu einem MOSFET vom planaren Typ, der eine Struktur aufweist, bei der die Gate-Elektrode auf der Oberfläche der Halbleiterschicht ausgebildet ist, bei einem MOSFET vom Graben-Gate-Typ, der eine Struktur aufweist, bei der eine Gate-Elektrode in einem in einer Halbleiterschicht ausgebildeten Graben eingebettet ist, ein Kanal an der Seitenwand des Grabens bilden, durch den die Kanalbreitendichte verbessert wird, so dass der EIN-Widerstand reduziert wird.
  • Wenn ein derartiger MOSFET vom Graben-Typ mit einer eingebauten SBD hergestellt wird, werden ein Schottky-Graben, in dem die Schottky-Elektrode eingebettet wird, und ein Gate-Graben, in dem die Gate-Elektrode eingebettet wird, mittels eines Ätzverfahrens gebildet, eine Gate-Isolierschicht und eine Gate-Elektrode werden in dem Gate-Graben gebildet, eine Zwischenisolierschicht wird auf diesen gebildet, ein Kontaktloch wird in der Zwischenisolierschicht gebildet, und gleichzeitig wird eine Ni-Schicht abgeschieden und mit Wärme behandelt, um eine Silicid-Schicht zu bilden, während ein Bereich der Zwischenisolierschicht an der Seitenwand des Schottky-Grabens belassen wird (siehe zum Beispiel Patentdokument 1).
  • DOKUMENT ZUM STAND DER TECHNIK
  • Patentdokument
  • Patentdokument 1: Japanische Patentanmeldungsoffenlegungsschrift JP 2018- 182 235 A (6 etc.)
  • KURZBESCHREIBUNG
  • Mit der Erfindung zu lösende Probleme
  • In einem Fall, in dem ein Schottky-Graben gebildet wird und dann polykristallines Silicium, bei dem es sich um die Gate-Elektrode handeln soll, in dem Gate-Graben gebildet wird und ein Silicid, wie beispielsweise ein Metallsilicid, in einem Zustand, in dem der Schottky-Graben mit der Zwischenisolierschicht verfüllt ist, auf dem Source-Bereich gebildet wird, verbleiben dementsprechend polykristallines Silicium und Ni in Löchern (Hohlräumen, Rissen), die in der Zwischenisolierschicht ausgebildet sind, mit welcher der Schottky-Graben verfüllt ist, polykristallines Silicium, Metall und dessen Silicid verbleiben dort, wo sie nicht vorhanden sein sollten, und sie werden als Fremdstoffe freigesetzt, wenn die Zwischenisolierschicht entfernt wird, so dass in einigen Fällen eine Kontamination verursacht wird.
  • Wenn außerdem eine Gate-Isolierschicht aus Siliciumoxid und eine Gate-Elektrode aus polykristallinem Silicium in einem Gate-Graben gebildet werden, wird das polykristalline Silicium in vielen Fällen mittels eines Trockenätzverfahrens bearbeitet, wenn das Siliciumoxid und das polykristalline Silicium außerdem einmal in der gleichen Weise wie bei dem Gate-Graben in dem Schottky-Graben gebildet werden und das polykristalline Silicium in dem Schottky-Graben mittels eines Trockenätzvorgangs entfernt wird, ist es möglich, dass ein Teil des polykristallinen Siliciums am Boden des Schottky-Grabens auf der Gate-Isolierschicht verbleibt, und wenn eine Silicidierung durch Abscheiden und Erwärmen einer Metallschicht in diesem Zustand durchgeführt wird, kann sich außerdem ein Silicid am Boden des Schottky-Grabens bilden, das Silicid wird in einem späteren Schritt freigesetzt, so dass in einigen Fällen eine Kontamination verursacht wird.
  • Die vorliegende Erfindung wurde konzipiert, um die vorstehend beschriebenen Probleme zu lösen, und ihre Aufgabe besteht darin, ein Verfahren zur Herstellung einer Siliciumcarbid-Halbleitereinheit anzugeben, bei dem das Verbleiben von polykristallinem Silicium-Material oder Metallsilicid-Material in ungewollten Bereichen mit einer geringen Fehlerhaftigkeit oder einer hohen Zuverlässigkeit verhindert wird.
  • Mittel zum Lösen der Probleme
  • Gemäß der vorliegenden Erfindung weist ein Verfahren zur Herstellung einer Siliciumcarbid-Halbleitereinheit Folgendes auf: einen Schritt, bei dem eine Drift-Schicht mit einem ersten Leitfähigkeitstyp auf einem Siliciumcarbid-Halbleitersubstrat gebildet wird, einen Schritt, bei dem ein Muldenbereich mit einem zweiten Leitfähigkeitstyp auf der Drift-Schicht gebildet wird, einen Schritt, bei dem ein Source-Bereich mit dem ersten Leitfähigkeitstyp in einem oberen Schichtbereich des Muldenbereichs gebildet wird, einen Schritt, bei dem ein Gate-Graben gebildet wird, der sich durch den Source-Bereich und den Muldenbereich hindurch erstreckt und bis in die Drift-Schicht reicht, einen Schritt, bei dem ein Schottky-Graben gebildet wird, der getrennt von dem Gate-Graben angeordnet ist und bis in die Drift-Schicht reicht, einen Schritt, bei dem eine Siliciumoxid-Schicht in Kontakt mit den Innenwänden des Gate-Grabens und des Schottky-Grabens gebildet wird, einen Schritt, bei dem eine polykristalline Silicium-Schicht innenliegend in Bezug auf die Siliciumoxid-Schicht in dem Gate-Graben und dem Schottky-Graben gebildet wird, einen Schritt, bei dem eine Gate-Elektrode in dem Gate-Graben gebildet wird, wobei die polykristalline Silicium-Schicht außerhalb des Gate-Grabens und des Schottky-Grabens durch Zurückätzen der polykristallinen Silicium-Schicht entfernt wird, einen Schritt, bei dem eine Zwischenisolierschicht auf der Gate-Elektrode in dem Gate-Graben gebildet wird, einen Schritt, bei dem die polykristalline Silicium-Schicht in dem Schottky-Graben nach dem Öffnen eines Lochs in der Zwischenisolierschicht mittels eines Nassätzvorgangs entfernt wird, einen Schritt, bei dem nach dem Schritt, bei dem die polykristalline Silicium-Schicht in dem Schottky-Graben entfernt wird, eine ohmsche Elektrode auf dem Source-Bereich gebildet wird, einen Schritt, bei dem nach dem Schritt, bei dem die ohmsche Elektrode gebildet wird, die Siliciumoxid-Schicht innerhalb des Schottky-Grabens entfernt wird, sowie einen Schritt, bei dem nach dem Schritt, bei dem die Siliciumoxid-Schicht in dem Schottky-Graben entfernt wird, eine Source-Elektrode gebildet wird, die einen Schottky-Übergang mit der Drift-Schicht in dem Schottky-Graben bilden soll.
  • Effekte der Erfindung
  • Gemäß der vorliegenden Erfindung stellt das Verfahren zur Herstellung einer Siliciumcarbid-Halbleitereinheit die Herstellung der Siliciumcarbid-Halbleitereinheit mit einer geringen Fehlerhaftigkeit und einer hohen Zuverlässigkeit sicher.
  • Figurenliste
  • In den Figuren zeigen:
    • 1 eine Querschnittsansicht einer Siliciumcarbid-Halbleitereinheit, die mittels eines Verfahrens zur Herstellung einer Siliciumcarbid-Halbleitereinheit gemäß einer ersten Ausführungsform hergestellt worden ist;
    • 2 eine Draufsicht auf die Siliciumcarbid-Halbleitereinheit, die mittels des Verfahrens zur Herstellung einer Siliciumcarbid-Halbleitereinheit gemäß der ersten Ausführungsform hergestellt worden ist;
    • 3 eine Querschnittsansicht der Siliciumcarbid-Halbleitereinheit, die mittels des Verfahrens zur Herstellung einer Siliciumcarbid-Halbleitereinheit gemäß der ersten Ausführungsform hergestellt worden ist;
    • 4 eine Querschnittsansicht zur Erläuterung des Verfahrens zur Herstellung einer Siliciumcarbid-Halbleitereinheit gemäß der ersten Ausführungsform;
    • 5 eine Querschnittsansicht zur Erläuterung des Verfahrens zur Herstellung einer Siliciumcarbid-Halbleitereinheit gemäß der ersten Ausführungsform;
    • 6 eine Querschnittsansicht zur Erläuterung des Verfahrens zur Herstellung einer Siliciumcarbid-Halbleitereinheit gemäß der ersten Ausführungsform;
    • 7 eine Querschnittsansicht zur Erläuterung des Verfahrens zur Herstellung einer Siliciumcarbid-Halbleitereinheit gemäß der ersten Ausführungsform;
    • 8 eine Querschnittsansicht zur Erläuterung des Verfahrens zur Herstellung einer Siliciumcarbid-Halbleitereinheit gemäß der ersten Ausführungsform;
    • 9 eine Querschnittsansicht zur Erläuterung des Verfahrens zur Herstellung einer Siliciumcarbid-Halbleitereinheit gemäß der ersten Ausführungsform;
    • 10 eine Querschnittsansicht zur Erläuterung eines Herstellungsverfahrens, wenn das Verfahren zur Herstellung einer Siliciumcarbid-Halbleitereinheit gemäß der ersten Ausführungsform nicht eingesetzt wird;
    • 11 eine Querschnittsansicht zur Erläuterung des Herstellungsverfahrens, wenn das Verfahren zur Herstellung einer Siliciumcarbid-Halbleitereinheit gemäß der ersten Ausführungsform nicht eingesetzt wird;
    • 12 eine Querschnittsansicht zur Erläuterung des Herstellungsverfahrens, wenn das Verfahren zur Herstellung einer Siliciumcarbid-Halbleitereinheit gemäß der ersten Ausführungsform nicht eingesetzt wird;
    • 13 eine Querschnittsansicht zur Erläuterung des Herstellungsverfahrens, wenn das Verfahren zur Herstellung der Siliciumcarbid-Halbleitereinheit gemäß der ersten Ausführungsform nicht eingesetzt wird;
    • 14 eine Querschnittsansicht einer Siliciumcarbid-Halbleitereinheit, die mittels des Verfahrens zur Herstellung einer Siliciumcarbid-Halbleitereinheit gemäß der ersten Ausführungsform hergestellt worden ist;
    • 15 eine Draufsicht auf die Siliciumcarbid-Halbleitereinheit, die mittels des Verfahrens zur Herstellung einer Siliciumcarbid-Halbleitereinheit gemäß der ersten Ausführungsform hergestellt worden ist;
    • 16 eine Querschnittsansicht der Siliciumcarbid-Halbleitereinheit gemäß der ersten Ausführungsform;
    • 17 eine Querschnittsansicht einer Siliciumcarbid-Halbleitereinheit gemäß einer zweiten Ausführungsform;
    • 18 eine Querschnittsansicht der Siliciumcarbid-Halbleitereinheit gemäß der zweiten Ausführungsform;
    • 19 eine Querschnittsansicht zur Erläuterung eines Verfahrens zur Herstellung einer Siliciumcarbid-Halbleitereinheit gemäß der zweiten Ausführungsform;
    • 20 eine Querschnittsansicht zur Erläuterung des Verfahrens zur Herstellung einer Siliciumcarbid-Halbleitereinheit gemäß der zweiten Ausführungsform;
    • 21 eine Querschnittsansicht zur Erläuterung des Verfahrens zur Herstellung einer Siliciumcarbid-Halbleitereinheit gemäß der zweiten Ausführungsform;
    • 22 eine Querschnittsansicht zur Erläuterung des Verfahrens zur Herstellung einer Siliciumcarbid-Halbleitereinheit gemäß der zweiten Ausführungsform;
    • 23 eine Querschnittsansicht der Siliciumcarbid-Halbleitereinheit gemäß der zweiten Ausführungsform;
    • 24 eine schematische Zeichnung, die eine Konfiguration einer Leistungswandlervorrichtung darstellt, die mittels eines Verfahrens zur Herstellung einer Leistungswandlervorrichtung gemäß einer dritten Ausführungsform hergestellt worden ist.
  • BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
  • Im Folgenden werden Ausführungsformen unter Bezugnahme auf die beigefügten Zeichnungen beschrieben. Es ist anzumerken, dass die Zeichnungen schematisch dargestellt sind und die wechselseitige Beziehung zwischen den Abmessungen und Positionen der in verschiedenen Zeichnungen dargestellten Bilder nicht zwangsläufig präzise dargestellt ist und geändert werden kann, soweit zweckdienlich. Darüber hinaus sind die gleichen Komponenten in der folgenden Beschreibung mit den gleichen Bezugszeichen bezeichnet und dargestellt, und die Bezeichnungen und Funktionen derselben sind ebenfalls vergleichbar. Dementsprechend können detaillierte Beschreibungen derselben weggelassen werden.
  • Erste Ausführungsform
  • Zunächst wird die Struktur einer Siliciumcarbid-Halbleitereinheit beschrieben, die mittels eines Herstellungsverfahrens gemäß einer ersten Ausführungsform der vorliegenden Erfindung hergestellt worden ist.
  • 1 ist eine Querschnittsansicht eines Teils eines aktiven Bereichs eines Siliciumcarbid-MOSFET vom Graben-Typ mit eingebauter Schottky-Barrieren-Diode (SiC-Graben-MOSFET mit eingebauter SBD), bei dem es sich um eine Siliciumcarbid-Halbleitereinheit handelt, die mittels des Herstellungsverfahrens gemäß der ersten Ausführungsform hergestellt worden ist. 2 ist eine Draufsicht auf den in 1 dargestellten SiC-Graben-MOSFET mit eingebauter SBD und ist eine Draufsicht in einer bestimmten Tiefe, in der Gräben ausgebildet sind.
  • In 1 ist eine aus Siliciumcarbid vom n-Typ bestehende Drift-Schicht 20 auf der vorderen Oberfläche eines Halbleitersubstrats 10 ausgebildet, das aus einem niederohmigen Siliciumcarbid vom n-Typ besteht. In einem Oberflächenschichtbereich der Drift-Schicht 20 ist ein aus Siliciumcarbid vom p-Typ bestehender Muldenbereich 30 angeordnet. In einem oberen Schichtbereich des Muldenbereichs 30 sind aus Siliciumcarbid vom n-Typ bestehende Source-Bereiche 40 ausgebildet. In einem Oberflächenschichtbereich des Muldenbereichs 30 benachbart zu den Source-Bereichen 40 sind Kontaktbereiche 35 ausgebildet, die aus einem niederohmigen Siliciumcarbid vom p-Typ bestehen. Ungeachtet des Vorhandenseins oder des Fehlens einer Ionenimplantation wird hierbei der aus Siliciumcarbid bestehende Bereich (der als Drift-Schicht 20 ausgebildete Bereich) als eine Siliciumcarbid-Schicht bezeichnet.
  • In Bereichen in dem Muldenbereich 30, in denen die Source-Bereiche 40 ausgebildet sind, sind Gate-Gräben ausgebildet, die sich durch die Source-Bereiche 40 und den Muldenbereich 30 hindurch erstrecken und bis in die Drift-Schicht 20 reichen. In von den Gate-Gräben in dem Muldenbereich 30 jeweils getrennten Bereichen, in denen die Source-Bereiche 40 nicht ausgebildet sind, sind Schottky-Gräben ausgebildet, die sich durch den Muldenbereich 30 hindurch erstrecken und bis in die Drift-Schicht 20 reichen.
  • Über eine Gate-Isolierschicht 50 ist innerhalb des Gate-Grabens eine Gate-Elektrode 60 ausgebildet, die aus einem niederohmigen polykristallinen Silicium besteht. Ein erster Schutzbereich 31 vom p-Typ ist an der Unterseite des Gate-Grabens in der Drift-Schicht 20 ausgebildet. Ein zweiter Schutzbereich 32 vom p-Typ ist an der Unterseite des Schottky-Grabens in der Drift-Schicht 20 ausgebildet.
  • Eine Zwischenisolierschicht 55 ist auf den Gate-Elektroden 60 und der Gate-Isolierschicht 50 in den Gate-Gräben und in der Umgebung der Öffnungen der Schottky-Gräben ausgebildet. Auf den Source-Bereichen 40 und den Kontaktbereichen 35 sind aus einem Metallsilicid bestehende ohmsche Elektroden 70 ausgebildet. Innerhalb der Schottky-Gräben ist eine Source-Elektrode 80 auf den ohmschen Elektroden 70 und auf der Zwischenisolierschicht 55 ausgebildet, und die Source-Elektrode 80 innerhalb des Schottky-Grabens und die Drift-Schicht 20 bilden einen Schottky-Übergang. Eine ohmsche Elektrode 71 an der rückwärtigen Oberfläche und eine Drain-Elektrode 85 sind auf der der Drift-Schicht 20 gegenüberliegenden Oberfläche des Halbleitersubstrats 10 ausgebildet, auf der die Drift-Schicht 20 nicht ausgebildet ist.
  • An einer Position, an der sich die Source-Elektrode 80 in Kontakt mit der Drift-Schicht 20 in dem Schottky-Graben befindet, besteht die Source-Elektrode 80 aus irgendwelchen Materialien aus Ti, Mo, W und Ni.
  • Wie in der Draufsicht gemäß 2 dargestellt, sind die Gate-Gräben, in denen die Gate-Elektroden 60 ausgebildet sind, und die Schottky-Gräben, in denen die Source-Elektrode 80 ausgebildet ist, in einer bestimmten Richtung linear ausgebildet, und sie sind in einer abwechselnden Weise angeordnet. Der Abstand zwischen dem Gate-Graben und dem Schottky-Graben ist konstant. Hierbei sind an dem Gate-Graben erste Verbindungsbereiche 33 vom p-Typ von dem Gate-Graben in Richtung zu der Drift-Schicht 20 in einer Richtung orthogonal zu der Ausdehnungsrichtung des Gate-Grabens ausgebildet, und an dem Schottky-Graben sind zweite Verbindungsbereiche 34 von dem Schottky-Graben in Richtung zu der Drift-Schicht 20 in einer Richtung orthogonal zu der Ausdehnungsrichtung des Schottky-Grabens ausgebildet.
  • 3 ist eine Querschnittsansicht des mittels des Herstellungsverfahrens gemäß der ersten Ausführungsform hergestellten SiC-Graben-MOSFET mit eingebauter SBD an einer Position, an der die ersten Verbindungsbereiche 33 und die zweiten Verbindungsbereiche 34 ausgebildet sind. Wie in 3 dargestellt, verbindet der erste Verbindungsbereich 33 den ersten Schutzbereich 31 und den Muldenbereich 30. Außerdem verbindet der zweite Verbindungsbereich 34 den zweiten Schutzbereich 32 und den Muldenbereich 30. Eine Mehrzahl von ersten Verbindungsbereichen 33 und eine Mehrzahl von zweiten Verbindungsbereichen 34 sind mit vorgegebenen Abständen entlang der Richtung ausgebildet, in der sich die Gate-Gräben beziehungsweise die Schottky-Gräben erstrecken.
  • Im Folgenden wird das Verfahren zur Herstellung eines SiC-MOSFET mit eingebauter SBD, bei dem es sich um eine Siliciumcarbid-Halbleitereinheit gemäß der ersten Ausführungsform der vorliegenden Erfindung handelt, unter Bezugnahme auf die Querschnittsansichten der 4 bis 16 beschrieben, die dem in 1 dargestellten Querschnitt entsprechen.
  • Die aus Siliciumcarbid bestehende Drift-Schicht 20 wird mittels chemischer Gasphasenabscheidung (CVD-Verfahren) mit einer Störstellenkonzentration von 1 × 1015 cm-3 oder einer höheren Störstellenkonzentration und von 1 × 1017 cm-3 oder einer geringeren Störstellenkonzentration und mit einer Dicke von 5 µm oder einer größeren Dicke und von 50 µm oder einer geringeren Dicke epitaxial auf dem Halbleitersubstrat 10 aufgewachsen, das aus einem niederohmigen Siliciumcarbid vom n-Typ besteht, das eine (0001)-Ebenenorientierung der ersten Hauptoberfläche mit einem Versatzwinkel und einen 4H-Polytyp aufweist.
  • Anschließend wird Al (Aluminium), bei dem es sich um Störstellen vom p-Typ handelt, durch Ionenimplantation in die vordere Oberfläche der Drift-Schicht 20 eingebracht. Dabei beträgt die Tiefe der Ionenimplantation von Al etwa 0,5 µm bis 3 µm, wobei diese nicht über die Dicke der Drift-Schicht 20 hinausgeht. Die Störstellenkonzentration des durch Ionenimplantation eingebrachten Al liegt in einem Bereich von 1 × 1017 cm-3 oder höher und von 1 × 1019 cm-3 oder geringer, wobei diese höher als die Störstellenkonzentration der Drift-Schicht 20 ist. Der in diesem Schritt mit Al-Ionen implantierte Bereich wird zu dem Muldenbereich 30, und es wird die in dem Querschnitt in 4 dargestellte Struktur erhalten.
  • Als Nächstes wird eine Implantationsmaske mit einem Photoresist oder dergleichen so gebildet, dass vorgegebene Bereiche des Muldenbereichs 30 auf der vorderen Oberfläche der Drift-Schicht 20 offenliegen, und N (Stickstoff), bei dem es sich um Störstellen vom n-Typ handelt, wird durch Ionenimplantation eingebracht. Es wird davon ausgegangen, dass die Tiefe der Ionenimplantation von N weniger tief als die Dicke des Muldenbereichs 30 ist. Die Störstellenkonzentration des durch Ionenimplantation eingebrachten N liegt in einem Bereich von 1 × 1018 cm-3 oder höher und von 1 × 1021 cm-3 oder geringer und übersteigt die Konzentration von Störstellen des p-Typs des Muldenbereichs 30. Von den Bereichen, in die bei diesem Schritt N implantiert wird, werden die Bereiche, die den n-Typ aufweisen, zu den Source-Bereichen 40. Danach wird die Implantationsmaske entfernt.
  • Ferner wird mit dem gleichen Verfahren Al mit einer Störstellenkonzentration in einem Bereich von 1 × 1019 cm-3 oder höher und von 1 × 1021 cm-3 oder geringer, wobei diese höher als die Störstellenkonzentration des Muldenbereichs 30 ist, durch Ionenimplantation in vorgegebene Bereiche des Muldenbereichs 30 benachbart zu den Source-Bereichen 40 eingebracht, so dass dadurch die Kontaktbereiche 35 gebildet werden. Bis zu diesem Schritt wird die Struktur der in 5 dargestellten Querschnittsansicht erhalten.
  • Als Nächstes wird eine Resistmaske so gebildet, dass Bereiche, in denen die Source-Bereiche 40 ausgebildet sind, teilweise offenliegen, und die Gate-Gräben, die sich jeweils durch den Source-Bereich 40 und den Muldenbereich 30 hindurch erstrecken und bis in die Drift-Schicht 20 reichen, werden mittels eines Trockenätzvorgangs gebildet. In einer ähnlichen Weise wird eine Resistmaske so gebildet, dass Bereiche, in denen die Source-Bereiche 40 nicht ausgebildet sind, teilweise offenliegen, und die Schottky-Gräben, die sich jeweils durch den Muldenbereich 30 hindurch erstrecken und bis in die Drift-Schicht 20 reichen, werden mittels eines Trockenätzvorgangs gebildet.
  • Die Gate-Gräben und die Schottky-Gräben können in demselben Trockenätzprozess mit der gleichen Tiefe gebildet werden. Bis zu diesem Schritt wird die Struktur der in 6 dargestellten Querschnittsansicht erhalten.
  • Wie in der schematischen Querschnittsansicht gemäß 7 dargestellt, werden anschließend Störstellen vom p-Typ durch Ionenimplantation an der Unterseite der Gate-Gräben und der Schottky-Gräben in die Drift-Schicht 20 eingebracht, um die ersten Schutzbereiche 31 beziehungsweise die zweiten Schutzbereiche 32 zu bilden. Nach der Implantation der Ionen wird die Resistmaske entfernt. Ferner wird eine Resistmaske mit Öffnungen zur Bildung der ersten Verbindungsbereiche 33 und der zweiten Verbindungsbereiche 34 gebildet, und Störstellen vom p-Typ werden durch eine schräge Ionenimplantation eingebracht, um die ersten Verbindungsbereiche 33 und die zweiten Verbindungsbereiche 34 zu bilden. Nach der Implantation der Ionen wird die Resistmaske entfernt.
  • Als Nächstes wird unter Verwendung einer Wärmebehandlungsvorrichtung ein Tempervorgang in einer inerten Gas-Atmosphäre, wie beispielsweise in Argon(Ar)-Gas, über 30 Sekunden bis 1 Stunde hinweg bei einer Temperatur von 1300 °C bis 1900 °C durchgeführt. Mittels des Tempervorgangs werden N und Al, die durch Ionenimplantation eingebracht worden sind, elektrisch aktiviert.
  • Anschließend wird die vordere Oberfläche der Siliciumcarbid-Schicht einschließlich des Inneren der Gate-Gräben und der Schottky-Gräben thermisch oxidiert, um eine Siliciumoxid-Schicht 51 mit einer Dicke von 10 nm oder einer größeren Dicke und von 300 nm oder einer geringeren Dicke zu bilden. Die Siliciumoxid-Schicht 51 wird in Kontakt mit den Innenwänden der Gate-Gräben und der Schottky-Gräben gebildet. Die Siliciumoxid-Schicht 51 kann auch mittels eines CVD-Verfahrens gebildet werden. Bis zu diesem Schritt wird die Struktur der in 8 dargestellten Querschnittsansicht erhalten.
  • Als Nächstes wird eine polykristalline Silicium-Schicht 61, die eine Leitfähigkeit und eine Dicke von 300 nm oder eine größere Dicke und von 2000 nm oder eine geringere Dicke aufweist, mittels eines CVD-Verfahrens bei geringem Druck auf der Siliciumoxid-Schicht 51 gebildet, so dass dadurch die Schicht in der in 9 dargestellten Querschnittsansicht gebildet wird. Anschließend wird die polykristalline Silicium-Schicht 61 durch Zurückätzen nur im Inneren der Gate-Gräben und im Inneren der Schottky-Gräben belassen, so dass die in der Querschnittsansicht gemäß 10 dargestellte Struktur resultiert. Die polykristalline Silicium-Schicht 61 in den Gate-Gräben wird zu den Gate-Elektroden 60.
  • Wie in einer schematischen Querschnittsansicht gemäß 11 dargestellt, wird anschließend eine Zwischenisolierschicht 55, die aus Siliciumoxid besteht und eine Dicke von 500 nm oder eine größere Dicke und von 3000 nm oder eine geringere Dicke aufweist, mittels eines CVD-Verfahrens bei geringem Druck gebildet.
  • Als Nächstes werden die Zwischenisolierschicht 55 und die Siliciumoxid-Schicht 51 so strukturiert, dass sie über den Bereichen, in denen die Source-Bereiche 40 und die Kontaktbereiche 35 ausgebildet sind, und über den Schottky-Gräben offenliegen, um die in 12 dargestellte Querschnittsstruktur zu bilden.
  • Wie in der Querschnittsansicht gemäß 13 dargestellt, wird anschließend die polykristalline Silicium-Schicht 61 in den Schottky-Gräben mittels eines Nassätzvorgangs entfernt, wobei ein alkalisches Ätzmittel verwendet wird, wie beispielsweise ein alkalischer Entwickler.
  • Als Nächstes werden aus einem Silicid bestehende ohmsche Elektroden 70 auf den Source-Bereichen 40 und den Kontaktbereichen 35 gebildet, wie in der Querschnittsansicht gemäß 14 dargestellt, indem ein Metall, wie beispielsweise Ni, abgeschieden und getempert wird.
  • Wie in der Querschnittsansicht gemäß 15 dargestellt, werden anschließend die Siliciumoxid-Schicht 51 in den Schottky-Gräben und Bereiche (Oberfläche) der Zwischenisolierschicht 55 mittels eines Nassätzvorgangs unter Verwendung von Fluorwasserstoffsäure oder dergleichen entfernt. Dabei kann zur gleichen Zeit auch die natürliche Oxidschicht auf der vorderen Oberfläche der ohmschen Elektroden 70 entfernt werden. Die Siliciumoxid-Schicht 51, die in den Gate-Gräben verbleibt, wird zu der Gate-Isolierschicht 50.
  • Als Nächstes wird eine Source-Elektrode 80, die einen Schottky-Übergang mit der Drift-Schicht 20 bilden soll, im Inneren der Schottky-Gräben und auf den ohmschen Elektroden 70 der Gate-Gräben gebildet, und durch Bilden der ohmschen Elektrode 71 an der rückwärtigen Oberfläche und der Drain-Elektrode 85 auf der Seite der rückwärtigen Oberfläche wird der SiC-MOSFET mit eingebauter SBD hergestellt, dessen Querschnitt in 2 dargestellt ist.
  • Wenn, wie bei einem der herkömmlichen Verfahren, ein Kontaktloch in der Zwischenisolierschicht 55 gebildet worden ist, das zu den ohmschen Elektroden 70 führt, wobei die Schottky-Gräben mit der Zwischenisolierschicht 55 verfüllt waren, war es notwendig, ein Kontaktloch zu bilden, während die Schottky-Gräben mit einer Resistmaske bedeckt waren, und dann eine weitere Resistmaske zu bilden, um die Zwischenisolierschicht 55 in den Schottky-Gräben zu entfernen. Eine Herstellung des SiC-MOSFET mit eingebauter SBD mittels des Herstellungsverfahrens der vorliegenden Ausführungsform ermöglicht jedoch eine Herstellung des SiC-MOSFET mit eingebauter SBD bei reduzierter Anzahl von Malen einer Bildung von Resistmasken, so dass die Herstellungskosten reduziert werden.
  • Wenn der SiC-MOSFET mit eingebauter SBD mittels des Herstellungsverfahrens der vorliegenden Ausführungsform hergestellt wird, werden die Siliciumoxid-Schicht 51 und Bereiche (Oberfläche) der Zwischenisolierschicht 55 nassgeätzt, wenn die Siliciumoxid-Schicht 51 im Inneren der Schottky-Gräben nassgeätzt wird; daher haben sich Bereiche herausgebildet, in denen sich die Source-Elektrode 80 und der Source-Bereich 40 oder der Kontaktbereich 35 auf der Seite des Gate-Grabens um die ohmsche Elektrode 70 herum in direktem Kontakt miteinander befinden, wie in der Querschnittsansicht gemäß 16 dargestellt.
  • Gemäß dem Verfahren zur Herstellung einer Siliciumcarbid-Halbleitereinheit der vorliegenden Ausführungsform wird ein Verbleiben des Silicids und der Gate-Isolierschicht in den Schottky-Gräben verhindert, und ein Hinzufügen von Fremdstoffen, die während Herstellungsschritten eine Kontamination verursachen, wird ebenfalls verhindert; daher kann eine Siliciumcarbid-Halbleitereinheit mit wenigen Defekten hergestellt werden.
  • Zweite Ausführungsform
  • Zunächst wird die Struktur einer Siliciumcarbid-Halbleitereinheit beschrieben, die mittels eines Herstellungsverfahrens gemäß einer zweiten Ausführungsform der vorliegenden Erfindung hergestellt worden ist.
  • 17 ist eine schematische Querschnittsansicht einer Einheitszelle eines aktiven Bereichs eines Siliciumcarbid-MOSFET vom Graben-Typ mit eingebauter Schottky-Barrieren-Diode (SiC-MOSFET mit eingebauter SBD), bei dem es sich um eine mittels des Herstellungsverfahrens gemäß der zweiten Ausführungsform hergestellte Siliciumcarbid-Halbleitereinheit handelt. 18 ist eine Querschnittsansicht der Position, an der die ersten Verbindungsbereiche 33 und die zweiten Verbindungsbereiche 34 des SiC-MOSFET mit eingebauter SBD ausgebildet sind. Eine Draufsicht, welche die Tiefe der Gräben darstellt, ist die gleiche wie 2 der ersten Ausführungsform.
  • Bei der ersten Ausführungsform werden die ohmschen Elektroden 70 des MOSFET in den Gate-Gräben in den Löchern gebildet, die an Positionen ausgebildet sind, die in der Querschnittsansicht von den Löchern in der Zwischenisolierschicht 55 in den oberen Bereichen der Schottky-Gräben getrennt sind. Bei dem Verfahren zur Herstellung einer Siliciumcarbid-Halbleitereinheit gemäß der vorliegenden Ausführungsform werden die ohmschen Elektroden 70 des MOSFET in den Gate-Gräben und die Source-Elektrode 80 im Inneren der Schottky-Gräben in dem gleichen Loch der Zwischenisolierschicht 55 gebildet, das heißt, die Zwischenisolierschicht 55 ist zwischen den ohmschen Elektroden 70 und den Schottky-Gräben, die benachbart zueinander sind, nicht angeordnet. Die sonstigen Gesichtspunkte sind die gleichen wie jene der ersten Ausführungsform; daher wird eine detaillierte Beschreibung derselben weggelassen.
  • In 17 ist eine Drift-Schicht 20 auf der vorderen Oberfläche eines Halbleitersubstrats 10 ausgebildet. In einem Oberflächenschichtbereich der Drift-Schicht 20 ist ein Muldenbereich 30 angeordnet, und in einem oberen Schichtbereich des Muldenbereichs 30 sind Source-Bereiche 40 und Kontaktbereiche 35 ausgebildet. In Bereichen in dem Muldenbereich 30, in denen die Source-Bereiche 40 ausgebildet sind, sind Gate-Gräben ausgebildet, die sich durch die Source-Bereiche 40 und den Muldenbereich 30 hindurch erstrecken und bis in die Drift-Schicht 20 reichen. In Bereichen in dem Muldenbereich 30, in denen die Source-Bereiche 40 nicht ausgebildet, sind Schottky-Gräben ausgebildet, die sich durch den Muldenbereich 30 hindurch erstrecken und bis in die Drift-Schicht 20 reichen.
  • Die Gate-Isolierschicht 50 ist im Inneren des Gate-Grabens ausgebildet, und die Gate-Elektrode 60 ist innenliegend in Bezug auf dieselbe ausgebildet. An der Unterseite des Gate-Grabens ist ein erster Schutzbereich 31 vom p-Typ in der Drift-Schicht 20 ausgebildet. An der Unterseite des Schottky-Grabens ist ein zweiter Schutzbereich 32 in der Drift-Schicht 20 ausgebildet.
  • Auf den Gate-Elektroden 60 und der Gate-Isolierschicht 50 in den Gate-Gräben ist eine Zwischenisolierschicht 55 ausgebildet. Auf den Source-Bereichen 40, den Kontaktbereichen 35 und den Muldenbereichen 30 in der Umgebung der Schottky-Gräben sind ohmsche Elektroden 70 ausgebildet. Zwischen den ohmschen Elektroden 70 und den Schottky-Gräben, die benachbart zueinander sind, ist keine Zwischenisolierschicht 55 ausgebildet.
  • Die Source-Elektrode 80 ist im Inneren der Schottky-Gräben, auf den ohmschen Elektroden 70 und auf der Zwischenisolierschicht 55 ausgebildet, und die Source-Elektrode 80 im Inneren des Schottky-Grabens und die Drift-Schicht 20 bilden einen Schottky-Übergang. Auf der der Drift-Schicht 20 gegenüberliegenden Oberfläche des Halbleitersubstrats 10, auf der die Drift-Schicht 20 nicht ausgebildet ist, sind eine ohmsche Elektrode 71 an der rückwärtigen Oberfläche sowie eine Drain-Elektrode 85 ausgebildet.
  • Ferner ist in 18, bei der es sich um eine Querschnittsansicht der Position handelt, an der die ersten Schutzbereiche 31 und die zweiten Schutzbereiche 32 ausgebildet sind, zusätzlich zu der Konfiguration gemäß 17 der erste Schutzbereich 31 in der Drift-Schicht 20 an dem Wandbereich des Gate-Grabens ausgebildet, und der zweite Schutzbereich 32 ist in der Drift-Schicht 20 an dem Wandbereich des Schottky-Grabens ausgebildet.
  • Im Folgenden wird das Verfahren zur Herstellung eines SiC-MOSFET mit eingebauter SBD, bei dem es sich um eine Siliciumcarbid-Halbleitereinheit gemäß der zweiten Ausführungsform der vorliegenden Erfindung handelt, unter Bezugnahme auf die Querschnittsansichten der 19 bis 23 beschrieben, die dem in 17 dargestellten Querschnitt entsprechen.
  • Bei dem Verfahren zur Herstellung einer Siliciumcarbid-Halbleitereinheit der vorliegenden Ausführungsform sind die Schritte von 4 bis 11 der ersten Ausführungsform die gleichen wie jene der ersten Ausführungsform. Wie in der Querschnittsansicht gemäß 19 dargestellt, werden die Zwischenisolierschicht 55 und die Siliciumoxid-Schicht 51 nach der Bildung der Struktur gemäß 11 mit Ausnahme der vorstehenden Bereiche der Gate-Elektroden 60 und der Siliciumoxid-Schicht 51 in den Gate-Gräben geätzt.
  • Bei dem durchzuführenden Ätzvorgang kann es sich um einen Plasmaätzvorgang handeln, oder es kann sich um die Kombination aus einem Plasmaätzvorgang und einem Nassätzvorgang handeln. Dabei wird die polykristalline Silicium-Schicht 61 in den Schottky-Gräben im Wesentlichen nicht geätzt, und die oberen Bereiche der Siliciumoxid-Schicht, die aus dem gleichen Material wie die Gate-Isolierschicht 50 in den Schottky-Gräben besteht, werden geätzt. Die Siliciumoxid-Schicht 51 verbleibt in den unteren Bereichen in den Schottky-Gräben.
  • Wie in der Querschnittsansicht gemäß 20 dargestellt, wird die polykristalline Silicium-Schicht 61 in den Schottky-Gräben anschließend mittels eines Nassätzvorgangs selektiv geätzt.
  • Durch Schritte, wie beispielsweise Abscheiden und Tempern des Metalls, das die ohmsche Elektrode 70 bildet, werden als Nächstes die ohmschen Elektroden 70, die aus einem Silicid bestehen, auf den Source-Bereichen 40, auf den Kontaktbereichen 35, auf den Muldenbereichen 30 in der Umgebung der Schottky-Gräben und in Bereichen der Muldenbereiche 30 in der Umgebung des oberen Endes der Schottky-Gräben gebildet, wie in der Querschnittsansicht gemäß 21 dargestellt.
  • Wie in der Querschnittsansicht gemäß 22 dargestellt, wird die Siliciumoxid-Schicht 51 in den Schottky-Gräben anschließend mit Fluorwasserstoffsäure oder dergleichen nassgeätzt.
  • Als Nächstes wird eine Source-Elektrode 80, die einen Schottky-Übergang mit der Drift-Schicht 20 bilden soll, auf der Zwischenisolierschicht 55 und im Inneren der Schottky-Gräben sowie auf den ohmschen Elektroden 70 der Gate-Gräben gebildet, und durch Bilden der ohmschen Elektrode 71 an der rückwärtigen Oberfläche sowie der Drain-Elektrode 85 auf der Seite der rückwärtigen Oberfläche wird der SiC-MOSFET mit eingebauter SBD hergestellt, dessen Querschnitt in 17 dargestellt ist.
  • Hierbei wird die ohmsche Elektrode 70 in einigen Fällen von der Außenseite der Öffnung des Schottky-Grabens bis zu einem Bereich der Innenseite des Schottky-Grabens gebildet, und eine ohmsche Elektrode 70 kann außerdem an dem oberen Bereich der Innenseite des Schottky-Grabens gebildet werden, wie in der Querschnittsansicht gemäß 23 dargestellt.
  • Ferner werden die Siliciumoxid-Schicht 51 und Bereiche (Oberfläche) der Zwischenisolierschicht 55 nassgeätzt, wenn die Siliciumxod-Schicht 51 im Inneren der Schottky-Gräben nassgeätzt wird; daher haben sich Bereiche herausgebildet, in denen sich die Source-Elektrode 80 und der Source-Bereich 40 oder der Kontaktbereich 35 auf der Seite des Gate-Grabens um die ohmsche Elektrode 70 herum in direktem Kontakt miteinander befinden, wie in der Querschnittsansicht gemäß 23 dargestellt.
  • Gemäß dem Verfahren zur Herstellung eines SiC-MOSFET mit eingebauter SBD, bei dem es sich um die Siliciumcarbid-Halbleitereinheit gemäß der vorliegenden Ausführungsform handelt, wird ein Verbleiben des Silicids und der Gate-Isolierschicht in den Schottky-Gräben verhindern, und außerdem wird ein Hinzufügen von Fremdstoffen verhindert, die während Herstellungsschritten eine Kontamination verursachen; daher kann eine Siliciumcarbid-Halbleitereinheit mit wenigen Defekten hergestellt werden.
  • Gemäß der Siliciumcarbid-Halbleitereinheit der vorliegenden Ausführungsform ist ferner ein Bilden der Zwischenisolierschicht 55 in der Umgebung des Schottky-Grabens nicht erforderlich, und es besteht keine Notwendigkeit, einen Raum für das Bilden der Zwischenisolierschicht 55 sicherzustellen, so dass der Abstand zwischen den Gräben kleiner gestaltet werden kann; daher kann eine Siliciumcarbid-Halbleitereinheit mit einer höheren Stromdichte hergestellt werden.
  • Wenngleich bei der ersten und der zweiten Ausführungsform das Verfahren für ein Bilden der Muldenbereiche 30 und der Source-Bereiche 40 mittels einer Ionenimplantation beschrieben ist, können die Muldenbereiche 30 und die Source-Bereiche 40 auch mittels eines anderen Verfahrens gebildet werden, sie werden zum Beispiel mittels eines epitaxialen Verfahrens gebildet. Wenngleich darüber hinaus ein Beispiel beschrieben ist, bei dem die Muldenbereiche 30 über die gesamte Oberfläche hinweg gebildet werden, können die Muldenbereiche 30 auch in einem Teil des oberen Schichtbereichs der Drift-Schicht 20 gebildet werden. Dabei können die Schottky-Gräben direkt von der Oberfläche der Drift-Schicht 20 aus angeordnet werden, anstatt sich durch die Muldenbereiche 30 hindurch zu erstrecken.
  • Wenngleich ferner bei der ersten und der zweiten Ausführungsform die Beispiele beschrieben sind, bei denen die ersten Schutzbereiche 31 und die zweiten Schutzbereiche 32 an dem unteren Bereich der Gräben angeordnet sind, können die ersten Schutzbereiche 31 und die zweiten Schutzbereiche 32 in einigen Fällen auch nicht angeordnet sein. Dabei ist es möglich, dass weder die ersten Verbindungsbereiche 33 noch die zweiten Verbindungsbereiche 34 angeordnet sind.
  • Wenngleich bei der ersten und der zweiten Ausführungsform ferner Aluminium (Al) für die Störstellen vom p-Typ verwendet wird, kann es sich bei den Störstellen vom p-Typ auch um Bor (B) oder Gallium (Ga) handeln. Bei den Störstellen vom n-Typ kann es sich um Phosphor (P) anstelle von Stickstoff (N) handeln. Bei den MOSFETs, die bei der ersten und der zweiten Ausführungsform beschrieben sind, handelt es sich bei der Gate-Isolierschicht nicht zwangsläufig um eine Oxid-Schicht, wie beispielsweise SiO2, und es kann sich um eine andere isolierende Schicht als eine Oxidschicht oder eine Kombination aus einer anderen isolierenden Schicht als einer Oxidschicht und einer Oxidschicht handeln.
  • Wenngleich bei den vorstehend beschriebenen Ausführungsformen ferner die Kristallstruktur, die Ebenenorientierung der Hauptoberfläche, der Versatzwinkel, die Implantationsbedingungen und dergleichen mit speziellen Beispielen beschrieben sind, ist der Umfang der Anmeldung nicht auf diese numerischen Bereiche beschränkt.
  • Ferner ist bei der vorstehend beschriebenen Ausführungsform die Konfiguration beschrieben, bei der eine SBD in einer sogenannten vertikalen MOSFET-Siliciumcarbid-Halbleitereinheit eingebaut ist, bei der die Drain-Elektrode 85 an der rückwärtigen Oberfläche des Halbleitersubstrats 10 ausgebildet ist. Es kann jedoch auch eine Konfiguration eingesetzt werden, bei der eine SBD in einem sogenannten lateralen MOSFET eingebaut ist, wie beispielsweise in einem MOSFET vom RESURF(REduced SURface Field)-Typ, bei dem die Drain-Elektrode 85 auf der Oberfläche der Drift-Schicht 20 ausgebildet ist. Ferner kann es sich bei der Siliciumcarbid-Halbleitereinheit um einen Bipolartransistor mit isoliertem Gate (IGBT) mit einer eingebauten SBD handeln. Sie kann außerdem bei einem MOSFET und einem IGBT mit einer Super-Junction-Struktur mit einer eingebauten SBD eingesetzt werden.
  • Dritte Ausführungsform
  • Bei der vorliegenden Ausführungsform wird das Verfahren zur Herstellung einer Siliciumcarbid-Halbleitereinheit gemäß der ersten und der zweiten Ausführungsform, die vorstehend beschrieben sind, bei einer Leistungswandlervorrichtung eingesetzt. Wenngleich die vorliegende Erfindung nicht auf ein Verfahren zur Herstellung einer speziellen Leistungswandlervorrichtung beschränkt ist, wird im Folgenden ein Fall, in dem die vorliegende Erfindung bei einem Dreiphasen-Wechselrichter verwendet wird, als eine dritte Ausführungsform beschrieben.
  • 24 ist ein Blockschaubild, das eine Konfiguration eines Leistungswandlungssystems darstellt, bei dem eine Leistungswandlervorrichtung der vorliegenden Ausführungsform eingesetzt wird.
  • Das in 24 dargestellte Leistungswandlungssystem weist eine Energieversorgung 100, eine Leistungswandlervorrichtung 200 sowie eine Last 300 auf. Bei der Energieversorgung 100 handelt es sich um eine DC-Energieversorgung, und sie führt der Leistungswandlervorrichtung 200 eine DC-Energie zu. Die Energieversorgung 100 kann mit verschiedenen Komponenten konfiguriert sein, eine Konfiguration derselben kann zum Beispiel ein DC-System, eine Solarzelle und eine Speicherbatterie aufweisen oder kann eine Gleichrichterschaltung, die mit einem AC-System verbunden ist, oder einen AC/DC-Wandler aufweisen. Ferner kann die Energieversorgung 100 durch einen DC/DC-Wandler konfiguriert sein, der die von dem DC-System abgegebene DC-Energie in eine vorgegebene Energie umwandelt.
  • Bei der Leistungswandlervorrichtung 200 handelt es sich um einen Dreiphasen-Wechselrichter, der zwischen die Energieversorgung 100 und die Last 300 geschaltet ist, der die von der Energieversorgung 100 zugeführte DC-Energie in eine AC-Energie umwandelt und die AC-Energie der Last 300 zuführt. Wie in 24 dargestellt, weist die Leistungswandlervorrichtung 200 eine Hauptwandlerschaltung 201, die eine DC-Energie in eine AC-Energie umwandelt und diese abgibt, sowie eine Treiberschaltung 202, die ein Treibersignal zum Treiben jedes Schaltelements der Hauptwandlerschaltung 201 ausgibt, und eine Steuerschaltung 203 auf, die ein Steuersignal zum Steuern der Treiberschaltung 202 an die Treiberschaltung 202 ausgibt.
  • Die Treiberschaltung 202 schaltet jedes normalerweise ausgeschaltete Schaltelement aus, indem die Spannung der Gate-Elektrode und die Spannung der Source-Elektrode mit dem gleichen Potential vorgegeben werden.
  • Bei der Last 300 handelt es sich um einen Dreiphasen-Elektromotor, der durch eine von der Leistungswandlervorrichtung 200 zugeführte AC-Energie angetrieben wird. Die Last 300 ist nicht auf eine spezielle Einsatzmöglichkeit beschränkt, und es handelt sich um einen Elektromotor, der bei verschiedenen elektrischen Vorrichtungen angebracht sein kann. Die Last 300 wird zum Beispiel als ein Elektromotor für ein Hybrid-Fahrzeug, ein Elektrofahrzeug, ein Schienenfahrzeug, einen Fahrstuhl oder eine Klimaanlagenvorrichtung verwendet.
  • Im Folgenden wird eine Leistungswandlervorrichtung 200 detailliert beschrieben. Die Hauptwandlerschaltung 201 weist ein Schaltelement und eine Freilaufdiode auf (nicht dargestellt), und durch Schalten des Schaltelements wird die von der Energieversorgung 100 zugeführte DC-Energie in eine AC-Energie umgewandelt, und diese wird der Last 300 zugeführt. Es gibt verschiedene spezielle Schaltungskonfigurationen der Hauptwandlerschaltung 201, und bei der Hauptwandlerschaltung 201 gemäß der vorliegenden Ausführungsform handelt es sich um eine zweistufige Dreiphasen-Vollbrückenschaltung, und sie weist sechs Schaltelemente und sechs Freilaufdioden auf, die jeweils antiparallel zu den jeweiligen Schaltelementen sind.
  • Für jedes Schaltelement der Hauptwandlerschaltung wird die Siliciumcarbid-Halbleitereinheit eingesetzt, die mittels des Verfahrens zur Herstellung einer Siliciumcarbid-Halbleitereinheit gemäß irgendeiner von der ersten und zweiten Ausführungsform hergestellt wird, die vorstehend beschrieben sind. Zwei in Reihe geschaltete Schaltelemente von den sechs Schaltelementen bilden jeweils einen oberen und einen unteren Zweig, und jeder obere und untere Zweig bildet jeweils eine Phase (U-Phase, V-Phase, W-Phase) der Vollbrückenschaltung. Sodann ist der Ausgangsanschluss jedes oberen und unteren Zweigs, das heißt die drei Ausgangsanschlüsse der Hauptwandlerschaltungs 201, mit der Last 300 verbunden.
  • Die Treiberschaltung 202 erzeugt ein Treibersignal zum Treiben des Schaltelements der Hauptwandlerschaltung 201 und führt das Treibersignal der Steuerelektrode des Schaltelements der Hauptwandlerschaltung 201 zu. In Reaktion auf das Steuersignal von der später beschriebenen Steuerschaltung 203 werden insbesondere ein Treibersignal zum Einschalten des Schaltelements und ein Treibersignal zum Ausschalten des Schaltelements an die Steuerelektrode jedes Schaltelements ausgegeben.
  • Wenn das Schaltelement im EIN-Zustand gehalten wird, handelt es sich bei dem Treibersignal um ein Spannungssignal (ein EIN-Signal), das gleich einer Schwellenspannung des Schaltelements oder höher als diese ist, und wenn das Schaltelemente im AUS-Zustand gehalten wird, handelt es sich bei dem Treibersignal um ein Spannungssignal (ein AUS-Signal), das gleich der Schwellenspannung des Schaltelements oder niedriger als diese ist.
  • Die Steuerschaltung 203 steuert die Schaltelemente der Hauptwandlerschaltung 201 so, dass der Last 300 die gewünschte Energie zugeführt wird. Insbesondere berechnet die Steuerschaltung 203 den Zeitpunkt (den EIN-Zeitpunkt) für jedes Schaltelement der Hauptwandlerschaltung 201, zu dem sich dieses im EIN-Zustand befinden soll, basierend auf der Energie, die der Last 300 zuzuführen ist. Die Hauptwandlerschaltung 201 wird zum Beispiel durch eine PWM-Steuerung gesteuert, die den EIN-Zeitpunkt des Schaltelements gemäß der auszugebenden Spannung moduliert.
  • Dann wird ein Steuerbefehl (ein Steuersignal) an die Treiberschaltung 202 ausgegeben, so dass ein EIN-Signal an das Schaltelement ausgegeben wird, das jeweils zu einem Zeitpunkt eingeschaltet werden soll, und ein AUS-Signal an das Schaltelement ausgegeben wird, das ausgeschaltet werden soll. Die Treiberschaltung 202 gibt gemäß dem Steuersignal ein EIN-Signal oder ein AUS-Signal als ein Treibersignal an die Steuerelektrode jedes Schaltelements aus.
  • Bei der Leistungswandlervorrichtung gemäß der vorliegenden Ausführungsform stellt das Einsetzen der Siliciumcarbid-Halbleitereinheit, die mittels des Verfahrens zur Herstellung einer Siliciumcarbid-Halbleitereinheit gemäß der ersten und der zweiten Ausführungsform hergestellt wird, bei einem Schaltelement der Hauptwandlerschaltung 201 eine Leistungswandlervorrichtung mit geringen Verlusten und einer verbesserten Zuverlässigkeit beim Schalten mit hoher Geschwindigkeit sicher.
  • Wenngleich bei der vorliegenden Ausführungsform ein Beispiel beschrieben ist, bei dem die vorliegende Erfindung bei einem zweistufigen Dreiphasen-Wechselrichter verwendet wird, ist die vorliegende Erfindung nicht auf diesen beschränkt und kann bei verschiedenen Leistungswandlervorrichtungen verwendet werden.
  • Wenngleich bei der vorliegenden Ausführungsform eine zweistufige Leistungswandlervorrichtung eingesetzt wird, kann auch eine dreistufige oder mehrstufige Leistungswandlervorrichtung eingesetzt werden, und wenn einer Einphasen-Last eine Energie zugeführt wird, kann die vorliegende Erfindung auch bei einem Einphasen-Wechselrichter verwendet werden. Wenn ferner einer DC-Last oder dergleichen eine Energie zugeführt wird, kann die vorliegende Erfindung bei einem DC/DC-Wandler oder einem AC/DC-Wandler eingesetzt werden.
  • Ferner ist die Leistungswandlervorrichtung, bei welcher die vorliegende Erfindung verwendet wird, nicht auf einen Fall beschränkt, in dem es sich bei der vorstehend erwähnten Last um einen Elektromotor handelt, die Leistungswandlervorrichtung kann auch bei einem Fall eingesetzt werden, bei dem es sich bei einer Last um eine Energieversorgungsvorrichtung für eine elektrische Entladungsmaschine, eine Lasermaschine, ein Induktionskochfeld oder ein kontaktloses Energieversorgungssystem handelt, sie kann ferner auch bei einem Fall eingesetzt werden, bei dem es sich bei einer Last zum Beispiel um eine Energieaufbereitungsanlage für ein Solarenergie-Erzeugungssystem und ein Energiespeichersystem handelt.
  • Bezugszeichenliste
    • 10
    SiC-Substrat
    20
    Drift-Schicht
    30
    Muldenbereich
    31
    erster Schutzbereich
    32
    zweiter Schutzbereich
    33
    erster Verbindungsbereich
    34
    zweiter Verbindungsbereich
    35
    Kontaktbereich
    40
    Source-Bereich
    50
    Gate-Isolierschicht
    51
    Siliciumoxid-Schicht
    55
    Zwischenisolierschicht
    60
    Gate-Elektrode
    61
    polykristalline Silicium-Schicht
    70
    ohmsche Elektrode
    71
    ohmsche Elektrode an der rückwärtigen Oberfläche
    80
    Source-Elektrode
    85
    Drain-Elektrode
    90
    Resistmaske
    100
    Energieversorgung
    200
    Leistungswandlervorrichtung
    201
    Hauptwandlerschaltung
    202
    Treiberschaltung
    203
    Steuerschaltung
    300
    Last
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2018182235 A [0006]

Claims (10)

  1. Verfahren zur Herstellung einer Siliciumcarbid-Halbleitereinheit, das die folgenden Schritte aufweist: - Bilden einer Drift-Schicht mit einem ersten Leitfähigkeitstyp auf einem Siliciumcarbid-Halbleitersubstrat; - Bilden eines Muldenbereichs mit einem zweiten Leitfähigkeitstyp auf der Drift-Schicht; - Bilden eines Source-Bereichs mit dem ersten Leitfähigkeitstyp in einem oberen Schichtbereich des Muldenbereichs; - Bilden eines Gate-Grabens, der sich durch den Source-Bereich und den Muldenbereich hindurch erstreckt und bis in die Drift-Schicht reicht; - Bilden eines Schottky-Grabens, der getrennt von dem Gate-Graben angeordnet ist und bis in die Drift-Schicht reicht; - Bilden einer Siliciumoxid-Schicht in Kontakt mit den Innenwänden des Gate-Grabens und des Schottky-Grabens; - Bilden einer polykristallinen Silicium-Schicht innenliegend in Bezug auf die Siliciumoxid-Schicht in dem Gate-Graben und dem Schottky-Graben; - Bilden einer Gate-Elektrode in dem Gate-Graben, wobei die polykristalline Silicium-Schicht außerhalb des Gate-Grabens und des Schottky-Grabens durch Zurückätzen der polykristallinen Silicium-Schicht entfernt wird; - Bilden einer Zwischenisolierschicht auf der Gate-Elektrode in dem Gate-Graben; - Entfernen der polykristallinen Silicium-Schicht in dem Schottky-Graben mittels eines Nassätzvorgangs nach dem Öffnen eines Lochs in der Zwischenisolierschicht; - Bilden einer ohmschen Elektrode auf dem Source-Bereich nach dem Schritt, bei dem die polykristalline Silicium-Schicht in dem Schottky-Graben entfernt wird; - Entfernen der Siliciumoxid-Schicht im Inneren des Schottky-Grabens nach dem Schritt, bei dem die ohmsche Elektrode gebildet wird; und - Bilden einer Source-Elektrode, die einen Schottky-Übergang mit der Drift-Schicht bilden soll, in dem Schottky-Graben nach dem Schritt, bei dem die Siliciumoxid-Schicht in dem Schottky-Graben entfernt wird.
  2. Verfahren zur Herstellung einer Siliciumcarbid-Halbleitereinheit nach Anspruch 1, wobei zwischen der ohmschen Elektrode und dem Schottky-Graben, die benachbart zueinander sind, keine Zwischenisolierschicht angeordnet wird.
  3. Verfahren zur Herstellung einer Siliciumcarbid-Halbleitereinheit nach Anspruch 1 oder 2, das ferner den folgenden Schritt aufweist: - Bilden von Schutzbereichen mit dem zweiten Leitfähigkeitstyp in der Drift-Schicht an den Unterseiten des Gate-Grabens und des Schottky-Grabens.
  4. Verfahren zur Herstellung einer Siliciumcarbid-Halbleitereinheit nach einem der Ansprüche 1 bis 3, wobei die ohmsche Elektrode aus einem Silicid besteht.
  5. Verfahren zur Herstellung einer Siliciumcarbid-Halbleitereinheit nach einem der Ansprüche 1 bis 4, wobei der Schritt, bei dem die polykristalline Silicium-Schicht in dem Schottky-Graben nach dem Öffnen eines Lochs in der Zwischenisolierschicht mittels eines Nassätzvorgangs entfernt wird, in einem Zustand durchgeführt wird, in dem die Zwischenisolierschicht auf der Gate-Elektrode ausgebildet ist.
  6. Verfahren zur Herstellung einer Siliciumcarbid-Halbleitereinheit nach einem der Ansprüche 1 bis 5, wobei der Schritt, bei dem die Siliciumoxid-Schicht in dem Schottky-Graben entfernt wird, mittels eines Nassätzvorgangs unter Verwendung eines Ätzmittels durchgeführt wird, das Fluorwasserstoffsäure enthält.
  7. Verfahren zur Herstellung einer Siliciumcarbid-Halbleitereinheit nach einem der Ansprüche 1 bis 6, wobei der Schritt, bei dem die polykristalline Siliciumoxid-Schicht in dem Schottky-Graben mittels eines Nassätzvorgangs entfernt wird, mittels eines Nassätzvorgangs unter Verwendung eines alkalischen Ätzmittels durchgeführt wird.
  8. Verfahren zur Herstellung einer Siliciumcarbid-Halbleitereinheit nach einem der Ansprüche 1 bis 7, wobei die ohmsche Elektrode in einer selbstausrichtenden Weise in dem Loch gebildet wird, das in der Zwischenisolierschicht geöffnet worden ist.
  9. Siliciumcarbid-Halbleitereinheit, die Folgendes aufweist: - ein Siliciumcarbid-Halbleitersubstrat; - eine Drift-Schicht mit einem ersten Leitfähigkeitstyp, die auf dem Siliciumcarbid-Halbleitersubstrat ausgebildet ist; - einen Muldenbereich mit einem zweiten Leitfähigkeitstyp, der auf der Drift-Schicht ausgebildet ist; - einen Source-Bereich mit dem ersten Leitfähigkeitstyp, der in einem oberen Schichtbereich des Muldenbereichs mit dem zweiten Leitfähigkeitstyp ausgebildet ist; - einen Gate-Graben, der sich durch den Source-Bereich und den Muldenbereich hindurch erstreckt und bis in die Drift-Schicht reicht; - einen Schottky-Graben, der so ausgebildet ist, dass er bis in die Drift-Schicht reicht; - eine Gate-Elektrode, die über die Gate-Isolierschicht in dem Gate-Graben ausgebildet ist; - eine Zwischenisolierschicht, die auf der Gate-Elektrode und in der Umgebung der Öffnung des Schottky-Grabens ausgebildet ist; - eine ohmsche Elektrode, die auf dem Source-Bereich ausgebildet ist; und - eine Source-Elektrode, die auf der Zwischenisolierschicht, der ohmschen Elektrode und in dem Schottky-Graben ausgebildet ist, die sich in einem direkten Kontakt mit dem Source-Bereich auf der Seite des Gate-Grabens der ohmschen Elektrode befindet und die einen Schottky-Übergang mit der Drift-Schicht bildet.
  10. Verfahren zur Herstellung einer Leistungswandlervorrichtung, das die folgenden Schritte aufweist: - eine Hauptwandlerschaltung, die eine Siliciumcarbid-Halbleitereinheit aufweist, die mittels eines Verfahrens zur Herstellung einer Siliciumcarbid-Halbleitereinheit nach einem der Ansprüche 1 bis 8 hergestellt ist und so konfiguriert ist, dass sie eine Energie, die eingegeben wird, umwandelt und abgibt; - eine Treiberschaltung, die so konfiguriert ist, dass sie einen AUS-Betrieb bewirkt, indem eine Spannung der Gate-Elektrode der Siliciumcarbid-Halbleitereinheit so vorgegeben wird, dass sie gleich einer Spannung der Source-Elektrode ist, und dass sie ein Treibersignal zum Treiben der Siliciumcarbid-Halbleitereinheit an die Siliciumcarbid-Halbleitereinheit ausgibt; und - eine Steuerschaltung, die so konfiguriert ist, dass sie ein Steuersignal zum Steuern der Treiberschaltung an die Treiberschaltung ausgibt.
DE112020007652.0T 2020-09-30 2020-09-30 Verfahren zur herstellung einer siliciumcarbid-halbleitereinheit, siliciumcarbidhalbleitereinheit und leistungswandlervorrichtung Pending DE112020007652T5 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/037178 WO2022070317A1 (ja) 2020-09-30 2020-09-30 炭化珪素半導体装置の製造方法、炭化珪素半導体装置および電力変換装置の製造方法

Publications (1)

Publication Number Publication Date
DE112020007652T5 true DE112020007652T5 (de) 2023-07-13

Family

ID=80949913

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112020007652.0T Pending DE112020007652T5 (de) 2020-09-30 2020-09-30 Verfahren zur herstellung einer siliciumcarbid-halbleitereinheit, siliciumcarbidhalbleitereinheit und leistungswandlervorrichtung

Country Status (5)

Country Link
US (1) US20230290874A1 (de)
JP (1) JP7370476B2 (de)
CN (1) CN116195070A (de)
DE (1) DE112020007652T5 (de)
WO (1) WO2022070317A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112019007048T5 (de) * 2019-03-18 2021-12-30 Mitsubishi Electric Corporation Siliciumcarbid-halbleitereinheit und leistungswandler

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018182235A (ja) 2017-04-20 2018-11-15 国立研究開発法人産業技術総合研究所 半導体装置および半導体装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4844125B2 (ja) 2006-01-04 2011-12-28 住友電気工業株式会社 半導体装置およびその製造方法
JP6092749B2 (ja) 2013-10-17 2017-03-08 新電元工業株式会社 半導体装置及び半導体装置の製造方法
DE112017004237B4 (de) * 2016-08-25 2023-12-14 Mitsubishi Electric Corporation Halbleitereinheit
WO2020145109A1 (ja) 2019-01-08 2020-07-16 三菱電機株式会社 半導体装置及び電力変換装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018182235A (ja) 2017-04-20 2018-11-15 国立研究開発法人産業技術総合研究所 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
JPWO2022070317A1 (de) 2022-04-07
US20230290874A1 (en) 2023-09-14
JP7370476B2 (ja) 2023-10-27
WO2022070317A1 (ja) 2022-04-07
CN116195070A (zh) 2023-05-30

Similar Documents

Publication Publication Date Title
DE112017001788B4 (de) Halbleitereinheit, Verfahren zur Herstellung derselben und Leistungswandler
DE112017005529B4 (de) Siliciumcarbid-halbleitereinheit und leistungswandlereinheit
DE112017002221T5 (de) Halbleiterbauelement und Leistungswandlervorrichtung
DE102019206090A1 (de) Siliziumcarbid-Halbleitervorrichtung, Leistungswandler und Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung
DE112018001001T5 (de) Siliciumcarbid-halbleitereinheit und leistungswandler
DE112015004751B4 (de) Halbleitervorrichtung und verfahren zu deren herstellung, leistungsumsetzervorrichtung, dreiphasenmotorsystem, kraftfahrzeug und eisenbahnwagen
DE112018000992T5 (de) Siliciumcarbid-Halbleitereinheit und Leistungswandler
DE112018001179T5 (de) Siliciumcarbid-halbleitereinheit, leistungswandler, verfahren zur herstellung einer siliciumcarbid-halbleitereinheit und verfahren zur herstellung eines leistungswandlers
DE102012105162B4 (de) Integriertes Leistungshalbleiterbauelement, Herstellungsverfahren dafür und Chopperschaltung mit integriertem Halbleiterbauelement
DE112018006450T5 (de) Siliciumcarbid-halbleiteranordnung und leistungswandler
DE102018132111B4 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE112018006456T5 (de) Siliciumcarbid-Halbleitereinheit und Leistungswandler
DE112019007188T5 (de) Halbleitereinheit und leistungswandlereinheit
DE112018002471B4 (de) Halbleitereinheit und leistungswandlungsvorrichtung
DE112018007228T5 (de) Siliciumcarbid-Halbleitereinheit, Leistungswandlervorrichtung und Herstellungsverfahren für Siliciumcarbid-Halbleitereinheit
DE112018007915T5 (de) Halbleitereinheit und leistungswandler
DE112018006467B4 (de) Siliciumcarbid-halbleiteranordnung und leistungswandler
DE112017007186T5 (de) Halbleitereinheit und leistungswandler
DE112019006894T5 (de) Halbleitereinheit und leistungswandler
DE112018008105T5 (de) Halbleitereinheit, leistungswandler und verfahren zur herstellung einer halbleitereinheit
DE112019006587T5 (de) Halbleitereinheit und leistungswandlereinheit
DE112019007043T5 (de) Siliciumcarbid-halbleitereinheit, leistungswandlereinheit und herstellungsverfahren für eine siliciumcarbid-halbleitereinheit
DE112019006756T5 (de) Halbleiterelement und leistungswandlereinheit
DE102018117717A1 (de) Siliciumcarbid-halbleiterbauelement, leistungsmodul und leistungsumrichtelement
DE112020007652T5 (de) Verfahren zur herstellung einer siliciumcarbid-halbleitereinheit, siliciumcarbidhalbleitereinheit und leistungswandlervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R084 Declaration of willingness to licence