DE112018001179T5 - Siliciumcarbid-halbleitereinheit, leistungswandler, verfahren zur herstellung einer siliciumcarbid-halbleitereinheit und verfahren zur herstellung eines leistungswandlers - Google Patents

Siliciumcarbid-halbleitereinheit, leistungswandler, verfahren zur herstellung einer siliciumcarbid-halbleitereinheit und verfahren zur herstellung eines leistungswandlers Download PDF

Info

Publication number
DE112018001179T5
DE112018001179T5 DE112018001179.8T DE112018001179T DE112018001179T5 DE 112018001179 T5 DE112018001179 T5 DE 112018001179T5 DE 112018001179 T DE112018001179 T DE 112018001179T DE 112018001179 T5 DE112018001179 T5 DE 112018001179T5
Authority
DE
Germany
Prior art keywords
layer
trench
region
silicon carbide
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112018001179.8T
Other languages
English (en)
Inventor
Kohei Adachi
Katsutoshi Sugawara
Yutaka Fukui
Hideyuki HATTA
Rina Tanaka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112018001179T5 publication Critical patent/DE112018001179T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/047—Making n or p doped regions or layers, e.g. using diffusion using ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
    • H02P27/08—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters with pulse width modulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Eine Drift-Schicht (2) ist aus Siliciumcarbid gebildet und weist einen ersten Leitfähigkeitstyp auf. Eine Grabenboden-Schutzschicht (7) ist auf einem Bodenbereich eines Gate-Grabens (6) angeordnet und weist einen zweiten Leitfähigkeitstyp auf. Eine Verarmungsunterdrückungsschicht (8) ist zwischen einer seitlichen Oberfläche des Gate-Grabens (6) und der Drift-Schicht (2) angeordnet, erstreckt sich von einem unteren Bereich eines Body-Bereichs (5) bis zu einer Position tiefer als der Bodenbereich des Gate-Grabens (6), weist den ersten Leitfähigkeitstyp auf und weist eine Konzentration von Störstellen mit dem ersten Leitfähigkeitstyp auf, die höher als jene der Drift-Schicht (2) ist. Die Konzentration von Störstellen mit dem ersten Leitfähigkeitstyp der Verarmungsunterdrückungsschicht (8) verringert sich mit zunehmendem Abstand von der seitlichen Oberfläche des Gate-Grabens (6).

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung bezieht sich auf eine Siliciumcarbid-Halbleitereinheit, einen Leistungswandler, ein Verfahren zur Herstellung einer Siliciumcarbid-Halbleitereinheit sowie ein Verfahren zur Herstellung eines Leistungswandlers und insbesondere auf eine Siliciumcarbid-Halbleitereinheit mit einem Graben-Gate, einen Leistungswandler mit einer Siliciumcarbid-Halbleitereinheit, ein Verfahren zur Herstellung einer Siliciumcarbid-Halbleitereinheit mit einem Graben-Gate sowie ein Verfahren zur Herstellung eines Leistungswandlers mit einer Siliciumcarbid-Halbleitereinheit.
  • STAND DER TECHNIK
  • In Leistungselektronikgeräten werden als Schaltelement, das die Zuführung von Energie zu einer Last steuert, wie beispielsweise einem Motor oder dergleichen, häufig ein IGBT (Bipolartransistor mit isoliertem Gate) und ein MOSFET (MetallOxid-Halbleiter-Feldeffekttransistor) verwendet. Als MOSFET, der als Leistungshalbleitereinheit verwendet wird, wird insbesondere ein vertikaler MOSFET häufig verwendet. Ein MOSFET vom Typ mit Graben-Gate ist ein Typ eines vertikalen MOSFET. Der MOSFET vom Typ mit Graben-Gate verwendet eine seitliche Oberfläche eines auf einer Oberfläche eines Halbleiterwafers ausgebildeten Grabens als einen Kanal. Da es dadurch ermöglicht wird, die Grabenbreitendichte zu erhöhen, ist es möglich, das Leistungsvermögen einer Einheit zu erhöhen.
  • Als Halbleitermaterial für die vorstehend beschriebene Leistungshalbleitereinheit hat seit einigen Jahren die Verwendung von Siliciumcarbid (SiC) begonnen, bei dem es sich um einen Halbleiter mit großer Bandlücke handelt. Da Siliciumcarbid ein hohes elektrisches Feld für dielektrischen Durchschlag aushält, kann die Durchschlagspannung einer Halbleitereinheit erhöht werden. Daher kann die Halbleitereinheit zu einer Nutzung beim Verwenden einer höheren Spannung eingesetzt werden. In diesem Fall liegt jedoch eine hohe Spannung an der Halbleitereinheit an, wenn die Halbleitereinheit als Schaltelement in einen AUS-Zustand versetzt wird.
  • Auch wenn ein aus Siliciumcarbid gebildeter Halbleiterbereich, der einem hohen elektrischen Feld standhalten kann, nicht durchschlagen wird, wird im Ergebnis die Wahrscheinlichkeit höher, dass eine Gate-Isolierschicht beim Anliegen eines hohen elektrischen Felds durchschlagen wird. Bei einem Typ mit Graben-Gate wird insbesondere der Abstand zwischen einer oberen Oberfläche einer Halbleiterschicht und einem Substrat an einem Bodenbereich des Grabens geringer. Da ein Ende des Bodenbereichs des Grabens ferner eine Winkelgestalt aufweist, kann sich das elektrische Feld dort leicht konzentrieren. Aufgrund der vorstehenden Darlegungen bestehen Bedenken, dass die Zuverlässigkeit der Gate-Isolierschicht an dem Bodenbereich des Grabens möglicherweise reduziert wird.
  • Um das an dem Bodenbereich des Grabens anliegende elektrische Feld abzuschwächen, wie in der WO 2012/077617 A1 (Patentdokument 1) offenbart, wird eine Struktur vorgeschlagen, bei der eine Störstellenschicht mit einem Leitfähigkeitstyp, der entgegengesetzt zu jenem einer Drift-Schicht ist, so gebildet wird, dass sie den Bodenbereich des Grabens bedeckt. Insbesondere wird eine Graben-Gate-Struktur in einer Drift-Schicht vom n-Typ angeordnet, und eine Schutzschicht vom p-Typ wird auf einer Bodenfläche dieser Struktur gebildet. Diese Schutzschicht schützt den Bodenbereich des Grabens vor dem elektrischen Feld zu dem Zeitpunkt, wenn eine hohe Vorspannung zwischen einer Drain-Elektrode und einer Source-Elektrode anliegt. Dadurch ist es möglich, die Stärke des elektrischen Felds gering zu halten, das an der Gate-Isolierschicht anliegt, die in der Nähe des Bodenbereichs des Grabens ausgebildet ist.
  • So kann die Zuverlässigkeit durch Schützen des Grabenbodens mittels der Schutzschicht erhöht werden. Andererseits wird in diesem Fall aufgrund einer Verarmungsschicht, die sich von der Schutzschicht vom p-Typ und einem BasisBereich vom p-Typ aus erstreckt, ein JFET-Bereich (Junction-FET-Bereich) zwischen den benachbarten Gräben ausgebildet. Wenn der MOSFET leitend ist, fließt ein Drain-Strom in dem JFET-Bereich, der zwischen diesen Bereichen vom p-Typ sandwichartig angeordnet ist. Wenn der MOSFET nicht leitend ist, erstreckt sich die Verarmungsschicht in hohem Maße von diesen Bereichen vom p-Typ aus; und auch wenn der MOSFET leitend ist, dehnt sich die Verarmungsschicht bis zu einem gewissen Grad von der Schutzschicht in die Drift-Schicht hinein aus. Im Ergebnis wird ein Strompfad während der Leitung verengt. Mit anderen Worten, ein JFET-Widerstand wird erzeugt. Dadurch wird ein EIN-Widerstand der Halbleitereinheit erhöht.
  • Aus diesem Grund wird, wie in der Japanischen Patentanmeldungs-Offenlegungsschrift JP 2015-072 999 A (Patentdokument 2) offenbart, eine Struktur vorgeschlagen, bei der eine Stromverteilungsschicht vom n-Typ, die eine Störstellenkonzentration aufweist, die höher als jene der Drift-Schicht ist, auf der Drift-Schicht vom n-Typ ausgebildet ist. Durch Bilden der Stromverteilungsschicht ist es möglich, eine Ausdehnung der Verarmungsschicht von der Schutzschicht aus zu unterdrücken. Daher wird der Strompfad verbreitert. Im Ergebnis ist es möglich, den JFET-Widerstand zu verringern. Andererseits nimmt die elektrische Feldstärke durch eine Anordnung der Stromverteilungsschicht mit einer hohen Störstellenkonzentration weiter zu. Es bestehen Bedenken, dass aufgrund dieser Tatsache möglicherweise die Durchschlagspannung reduziert wird.
  • Zum Beispiel bestehen Bedenken, dass möglicherweise die Gate-Isolierschicht aufgrund einer Zunahme der Stärke des an der Gate-Isolierschicht während einer AUS-Zeitspanne anliegenden elektrischen Felds durchschlagen wird. Wie in der vorstehend genannten Japanischen Patentanmeldungs-Offenlegungsschrift JP 2015-072 999 A offenbart, gibt es ein Verfahren zur Bildung einer Schicht vom p-Typ zwischen den Gräben, um eine Reduzierung der Durchschlagspannung zuverlässiger zu verhindern. In diesem Fall erstreckt sich die Verarmungsschicht nicht nur von der Schutzschicht vom p-Typ an dem Bodenbereich des Grabens, sondern auch von der Schicht vom p-Typ zwischen den Gräben aus. Dadurch wird eine stärkere Zweidimensionalität des elektrischen Felds in einer AUS-Zeitspanne unterstützt. Daher ist es möglich, eine Reduzierung der Durchschlagspannung zuverlässiger zu verhindern.
    Die Verarmungsschicht, die sich von der Schicht vom p-Typ zwischen den Gräben aus erstreckt, weist jedoch auch in einer EIN-Zeitspanne des MOSFET einen Effekt auf. Insbesondere wenn der Bereich des JFET-Bereichs zunimmt, nimmt die Verengung des Strompfads zu. Im Ergebnis kann der Effekt einer Reduzierung des EIN-Widerstands durch die Stromverteilungsschicht vom n-Typ nicht ausreichend erzielt werden.
  • DOKUMENTE ZUM STAND DER TECHNIK
  • Patentdokumente
    • Patentdokument 1: WO 2012/077 617 A1
    • Patentdokument 2: Japanische Patentanmeldungs-Offenlegungsschrift JP 2015-072 999 A
  • KURZBESCHREIBUNG
  • Mit der Erfindung zu lösendes Problem
  • Bei der Halbleitereinheit vom Typ mit Graben-Gate fließt im EIN-Zustand ein Strom entlang der seitlichen Oberfläche des Grabens und wird von der seitlichen Oberfläche des Grabens zu einem unteren Bereich des Grabens verteilt. Aus diesem Grund ist es wünschenswert, dass die Stromverteilungsschicht zur Reduzierung des EIN-Widerstands insbesondere um den Graben herum angeordnet ist.
  • Bei der Siliciumcarbid-Halbleitereinheit vom Typ mit Graben-Gate, die in der Japanischen Patentanmeldungs-Offenlegungsschrift JP 2015-072 999 A offenbart wird, ist die Stromverteilungsschicht vom n-Typ jedoch insgesamt zwischen den benachbarten Gräben ausgebildet. Aus diesem Grund nimmt das elektrische Feld innerhalb der Drift-Schicht stark zu, und im Ergebnis besteht ein Risiko dahingehend, dass die Durchschlagspannung in einer AUS-Zeitspanne möglicherweise unnötig stark reduziert wird.
  • Die vorliegende Erfindung ist dazu gedacht, das vorstehende Problem zu lösen, und die Aufgabe der vorliegenden Erfindung besteht darin, eine Siliciumcarbid-Halbleitereinheit anzugeben, bei der eine Reduktion der Durchschlagspannung unterbunden werden kann, während zugleich ein EIN-Widerstand verringert wird; weitere Aufgabe der vorliegenden Erfindung ist es, einen Leistungswandler anzugeben, der eine solche Siliciumcarbid-Halbleitereinheit verwendet.
  • Mittel zum Lösen des Problems
  • Die vorliegende Erfindung ist für eine Siliciumcarbid-Halbleitereinheit gedacht. Gemäß der vorliegenden Erfindung weist die Siliciumcarbid-Halbleitereinheit Folgendes auf: eine Drift-Schicht, einen Body-Bereich, einen Source-Bereich, eine Gate-Isolierschicht, eine Gate-Elektrode, eine Source-Elektrode, eine Grabenboden-Schutzschicht sowie Verarmungsunterdrückungsschicht. Die Drift-Schicht ist aus Siliciumcarbid gebildet und weist einen ersten Leitfähigkeitstyp auf. Der Body-Bereich ist auf der Drift-Schicht angeordnet und weist einen zweiten Leitfähigkeitstyp auf, der sich von dem ersten Leitfähigkeitstyp unterscheidet. Der Source-Bereich ist auf dem Body-Bereich angeordnet und weist den ersten Leitfähigkeitstyp auf.
  • Die Gate-Isolierschicht ist innerhalb zumindest eines Gate-Grabens angeordnet, wobei sie eine Position tiefer als jene des Body-Bereichs erreicht und dem Body-Bereich und dem Source-Bereich zugewandt ist. Die Gate-Elektrode ist innerhalb des Gate-Grabens angeordnet und ist dem Body-Bereich zugewandt, wobei die Gate-Isolierschicht dazwischen eingefügt ist. Die Source-Elektrode ist mit dem Source-Bereich elektrisch verbunden. Die Grabenboden-Schutzschicht ist auf einem Bodenbereich des Gate-Grabens angeordnet und weist den zweiten Leitfähigkeitstyp auf.
  • Die Verarmungsunterdrückungsschicht ist zwischen einer seitlichen Oberfläche des Gate-Grabens und der Drift-Schicht angeordnet, erstreckt sich von einem unteren Bereich des Body-Bereichs bis zu einer Position tiefer als jener des Bodenbereichs des Gate-Grabens, weist den ersten Leitfähigkeitstyp auf und weist eine Konzentration von Störstellen mit dem ersten Leitfähigkeitstyp auf, die höher als jene der Drift-Schicht ist. Die Konzentration von Störstellen mit dem ersten Leitfähigkeitstyp der Verarmungsunterdrückungsschicht verringert sich mit zunehmendem Abstand von der seitlichen Oberfläche des Gate-Grabens.
  • Die vorliegende Erfindung betrifft außerdem einen Leistungswandler. Gemäß der vorliegenden Erfindung weist der Leistungswandler eine Hauptwandlerschaltung, eine Treiberschaltung sowie eine Steuerschaltung auf. Die Hauptwandlerschaltung weist die vorstehend beschriebene Siliciumcarbid-Halbleitereinheit auf und wandelt eine eingegebene elektrische Leistung um und gibt die elektrische Leistung ab. Die Treiberschaltung gibt ein Treibersignal, das die Siliciumcarbid-Halbleitereinheit treibt, an die Siliciumcarbid-Halbleitereinheit aus. Die Steuerschaltung gibt ein Steuersignal, das die Treiberschaltung steuert, an die Treiberschaltung aus.
  • Die vorliegende Erfindung betrifft ferner ein Verfahren zur Herstellung einer Siliciumcarbid-Halbleitereinheit. Gemäß der vorliegenden Erfindung weist das Verfahren zur Herstellung einer Siliciumcarbid-Halbleitereinheit die folgenden Schritte auf. Es wird eine Halbleiterschicht gebildet, die Folgendes aufweist: eine Drift-Schicht, die aus Siliciumcarbid gebildet wird und einen ersten Leitfähigkeitstyp aufweist, einen Body-Bereich, der auf der Drift-Schicht angeordnet wird und einen zweiten Leitfähigkeitsbereich aufweist, der sich von dem ersten Leitfähigkeitstyp unterscheidet, sowie einen Source-Bereich, der auf dem Body-Bereich angeordnet wird und den ersten Leitfähigkeitstyp aufweist. Zumindest ein Gate-Graben, der eine Position tiefer als jene des Body-Bereichs erreicht, wird in der Halbleiterschicht gebildet. Auf einem Bodenbereich des Gate-Grabens wird eine Grabenboden-Schutzschicht mit dem zweiten Leitfähigkeitstyp gebildet.
  • Eine Verarmungsunterdrückungsschicht, die sich von einem unteren Bereich des Body-Bereichs bis zu einer Position tiefer als jener des Bodenbereichs des Gate-Grabens erstreckt, die den ersten Leitfähigkeitstyp aufweist und die eine Konzentration von Störstellen mit dem ersten Leitfähigkeitstyp aufweist, die höher als jene der Drift-Schicht ist, wird zwischen einer seitlichen Oberfläche des Gate-Grabens und der Drift-Schicht durch Ionenimplantation in die seitliche Oberfläche des Gate-Grabens hinein gebildet.
  • Eine Gate-Isolierschicht, die dem Body-Bereich und dem Source-Bereich gegenüberliegt, wird innerhalb des Gate-Grabens gebildet. Eine Gate-Elektrode, die dem Body-Bereich gegenüberliegt, wobei die Gate-Isolierschicht dazwischen eingefügt ist, wird innerhalb des Gate-Grabens gebildet. Es wird eine Source-Elektrode gebildet, die mit dem Source-Bereich elektrisch verbunden ist.
  • Die vorliegende Erfindung betrifft ferner ein Verfahren zur Herstellung eines Leistungswandlers. Gemäß der vorliegenden Erfindung weist das Verfahren zur Herstellung eines Leistungswandlers die folgenden Schritte auf. Eine Siliciumcarbid-Halbleitereinheit wird mittels des vorstehend beschriebenen Verfahrens zur Herstellung einer Siliciumcarbid-Halbleitereinheit hergestellt. Es wird eine Hauptwandlerschaltung, welche die Siliciumcarbid-Halbleitereinheit aufweist und eine eingegebene elektrische Leistung umwandelt und die elektrische Leistung abgibt, eine Treiberschaltung, die ein Treibersignal zum Treiben der Siliciumcarbid-Halbleitereinheit an die Siliciumcarbid-Halbleitereinheit ausgibt, sowie eine Steuerschaltung gebildet, die ein Steuersignal zum Steuern der Treiberschaltung an die Treiberschaltung ausgibt.
  • Effekte der Erfindung
  • Gemäß der Siliciumcarbid-Halbleitereinheit der vorliegenden Erfindung wird eine Ausdehnung einer Verarmungsschicht von einem Bereich mit dem zweiten Leitfähigkeitstyp aus mittels der Verarmungsunterdrückungsschicht unterdrückt. Dadurch wird ein Effekt in Bezug auf eine Verringerung eines EIN-Widerstands der Siliciumcarbid-Halbleitereinheit hervorgerufen. Ferner verringert sich die Konzentration von Störstellen mit dem ersten Leitfähigkeitstyp der Verarmungsunterdrückungsschicht mit zunehmendem Abstand von der seitlichen Oberfläche des Gate-Grabens.
  • Dadurch ist es möglich, eine Zunahme des elektrischen Felds innerhalb der Drift-Schicht aufgrund der Verarmungsunterdrückungsschicht zu unterbinden, während der vorstehend beschriebene Effekt hervorgerufen wird. Daher ist es möglich, eine Reduktion der Durchschlagspannung zu unterbinden. Durch das Vorstehende ist es möglich, eine Reduktion der Durchschlagspannung zu unterbinden, während der EIN-Widerstand verringert wird.
  • Gemäß dem Leistungswandler der vorliegenden Erfindung weist die Hauptwandlerschaltung die Siliciumcarbid-Halbleitereinheit auf. Bei der Siliciumcarbid-Halbleitereinheit wird eine Ausdehnung einer Verarmungsschicht von einem Bereich mit dem zweiten Leitfähigkeitstyp aus mittels der Verarmungsunterdrückungsschicht unterdrückt. Dadurch wird ein Effekt in Bezug auf eine Verringerung eines EIN-Widerstands der Siliciumcarbid-Halbleitereinheit hervorgerufen. Ferner verringert sich die Konzentration von Störstellen mit dem ersten Leitfähigkeitstyp der Verarmungsunterdrückungsschicht mit zunehmendem Abstand von der seitlichen Oberfläche des Gate-Grabens.
  • Dadurch ist es möglich, eine Zunahme des elektrischen Felds innerhalb der Drift-Schicht aufgrund der Verarmungsunterdrückungsschicht zu unterbinden, während der vorstehend beschriebene Effekt hervorgerufen wird. Daher ist es möglich, eine Reduktion der Durchschlagspannung zu unterbinden. Durch das Vorstehende ist es möglich, eine Reduktion der Durchschlagspannung zu unterbinden, während der EIN-Widerstand verringert wird. Daher ist es möglich, die Zuverlässigkeit des Leistungswandlers zu erhöhen, während Leistungsverluste reduziert werden.
  • Gemäß dem Verfahren zur Herstellung einer Siliciumcarbid-Halbleitereinheit der vorliegenden Erfindung wird die Verarmungsunterdrückungsschicht gebildet, die eine Ausdehnung einer Verarmungsschicht von einem Bereich mit dem zweiten Leitfähigkeitstyp aus unterdrückt. Dadurch wird ein Effekt in Bezug auf eine Verringerung eines EIN-Widerstands der Siliciumcarbid-Halbleitereinheit hervorgerufen. Ferner wird die Verarmungsunterdrückungsschicht durch Ionenimplantation in die seitliche Oberfläche des Gate-Grabens hinein gebildet. Dadurch ist es möglich, der Konzentration von Störstellen mit dem ersten Leitfähigkeitstyp der Verarmungsunterdrückungsschicht problemlos eine solche Konzentrationsverteilung zu verleihen, die sich mit zunehmendem Abstand von der seitlichen Oberfläche des Gate-Grabens verringert.
  • Daher ist es möglich, eine Zunahme des elektrischen Felds innerhalb der Drift-Schicht aufgrund der Verarmungsunterdrückungsschicht zu unterbinden, während der vorstehend beschriebene Effekt in Bezug auf eine Verringerung des EIN-Widerstands hervorgerufen wird. Daher ist es möglich, eine Reduktion der Durchschlagspannung zu unterbinden. Durch das Vorstehende ist es möglich, eine Reduktion der Durchschlagspannung zu unterbinden, während der EIN-Widerstand verringert wird.
  • Die Hauptwandlerschaltung mit der Siliciumcarbid-Halbleitereinheit wird gemäß dem Verfahren zur Herstellung eines Leistungswandlers der vorliegenden Erfindung hergestellt. Bei dem Verfahren zur Herstellung einer Siliciumcarbid-Halbleitereinheit wird die Verarmungsunterdrückungsschicht gebildet, die eine Ausdehnung einer Verarmungsschicht von einem Bereich mit dem zweiten Leitfähigkeitstyp aus unterdrückt. Dadurch wird ein Effekt in Bezug auf eine Verringerung eines EIN-Widerstands der Siliciumcarbid-Halbleitereinheit hervorgerufen. Ferner wird die Verarmungsunterdrückungsschicht durch Ionenimplantation in die seitliche Oberfläche des Gate-Grabens hinein gebildet.
  • Dadurch ist es möglich, der Konzentration von Störstellen mit dem ersten Leitfähigkeitstyp der Verarmungsunterdrückungsschicht problemlos eine solche Konzentrationsverteilung verleihen, die sich mit zunehmendem Abstand von der seitlichen Oberfläche des Gate-Grabens verringert.
  • Daher ist es möglich, eine Zunahme des elektrischen Felds innerhalb der Drift-Schicht aufgrund der Verarmungsunterdrückungsschicht zu unterbinden, während der vorstehend beschriebene Effekt in Bezug auf eine Verringerung des EIN-Widerstands hervorgerufen wird. Daher ist es möglich, eine Reduktion der Durchschlagspannung zu unterbinden. Durch das Vorstehende ist es möglich, eine Reduktion der Durchschlagspannung zu unterbinden, während der EIN-Widerstand verringert wird. Daher ist es möglich, die Zuverlässigkeit des Leistungswandler zu erhöhen, während Leistungsverluste reduziert werden.
  • Diese und weitere Ziele, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden aus der folgenden detaillierten Beschreibung der vorliegenden Erfindung in Verbindung mit den beigefügten Zeichnungen noch deutlicher ersichtlich.
  • Figurenliste
  • In den Figuren sind:
    • 1 eine schematische Ansicht, die eine Struktur einer Siliciumcarbid-Halbleitereinheit gemäß einer ersten bevorzugten Ausführungsform der vorliegenden Erfindung schematisch zeigt, und außerdem ein Teilquerschnitt entlang einer Linie I-I in 2;
    • 2 ein Teilquerschnitt entlang einer Linie II-II in 1 und außerdem eine Ansicht, die einem Struktur-Layout eines Gate-Grabens und einer Verarmungsunterdrückungsschicht in einer Draufsicht entspricht;
    • 3 eine vergrößerte Teilansicht der Umgebung des Gate-Grabens gemäß 1 und außerdem eine Ansicht, die eine Konzentrationsverteilung von Störstellen mit einem ersten Leitfähigkeitstyp der Verarmungsunterdrückungsschicht durch eine Grauabstufung schematisch zeigt;
    • 4 eine graphische Darstellung, die einen logarithmischen Wert der effektiven Störstellenkonzentration entlang einer Achse X1 gemäß 3 auf der Basis eines Simulationsresultats zeigt;
    • 5 eine graphische Darstellung, die einen logarithmischen Wert einer effektiven Störstellenkonzentration entlang einer Achse X2 gemäß 3 auf der Basis eines Simulationsresultats zeigt;
    • 6 ein Teilquerschnitt, der einen ersten Schritt eines Verfahrens zur Herstellung der Siliciumcarbid-Halbleitereinheit gemäß 1 schematisch zeigt;
    • 7 ein Teilquerschnitt, der einen zweiten Schritt eines Verfahrens zur Herstellung der Siliciumcarbid-Halbleitereinheit gemäß 1 schematisch zeigt;
    • 8 ein Teilquerschnitt, der einen dritten Schritt eines Verfahrens zur Herstellung der Siliciumcarbid-Halbleitereinheit gemäß 1 schematisch zeigt;
    • 9 ein Teilquerschnitt, der einen vierten Schritt eines Verfahrens zur Herstellung der Siliciumcarbid-Halbleitereinheit gemäß 1 schematisch zeigt;
    • 10 ein Teilquerschnitt, der einen fünften Schritt eines Verfahrens zur Herstellung der Siliciumcarbid-Halbleitereinheit gemäß 1 schematisch zeigt;
    • 11 ein Teilquerschnitt, der einen sechsten Schritt eines Verfahrens zur Herstellung der Siliciumcarbid-Halbleitereinheit gemäß 1 schematisch zeigt;
    • 12 ein Teilquerschnitt, der eine Ausdehnung einer Verarmungsschicht einer Siliciumcarbid-Halbleitereinheit in einem EIN-Zustand in einem Vergleichsbeispiel schematisch zeigt;
    • 13 ein Teilquerschnitt, der eine Ausdehnung einer Verarmungsschicht einer Siliciumcarbid-Halbleitereinheit in einem EIN-Zustand in einem Beispiel schematisch zeigt;
    • 14 eine graphische Darstellung, die eine Relation zwischen einem Zellenabstand und einem EIN-Widerstand jeweils in dem Vergleichsbeispiel und dem Beispiel auf der Basis eines Simulationsresultats zeigt;
    • 15 eine graphische Darstellung, die eine Relation zwischen einem Zellenabstand und einer Durchschlagspannung jeweils in dem Vergleichsbeispiel und dem Beispiel auf der Basis eines Simulationsresultats zeigt;
    • 16 ein Teilquerschnitt, der eine erste Variation von 2 zeigt;
    • 17 ein Teilquerschnitt, der eine zweite Variation von 2 zeigt;
    • 18 ein Teilquerschnitt, der eine Struktur einer Siliciumcarbid-Halbleitereinheit gemäß einer zweiten bevorzugten Ausführungsform der vorliegenden Erfindung schematisch zeigt;
    • 19 ein Teilquerschnitt, der einen Schritt eines Verfahrens zur Herstellung der Siliciumcarbid-Halbleitereinheit gemäß 18 schematisch zeigt;
    • 20 eine Ansicht, die eine Struktur einer Siliciumcarbid-Halbleitereinheit gemäß einer dritten bevorzugten Ausführungsform der vorliegenden Erfindung schematisch zeigt, und außerdem ein Teilquerschnitt entlang einer Linie XX-XX in 21;
    • 21 ein Teilquerschnitt entlang einer Linie XXI-XXI in 20 und außerdem eine Ansicht, die einem Struktur-Layout einer Grabenboden-Schutzschicht und der Verarmungsunterdrückungsschicht in einer Draufsicht entspricht;
    • 22 eine Ansicht, die einem Struktur-Layout der Grabenboden-Schutzschicht und der Verarmungsunterdrückungsschicht in einer Draufsicht entspricht, die eine Variation von 21 zeigt;
    • 23 ein Teilquerschnitt, der einen Schritt eines Verfahrens zur Herstellung der Siliciumcarbid-Halbleitereinheit gemäß 20 schematisch zeigt;
    • 24 eine Ansicht, die eine Struktur einer Siliciumcarbid-Halbleitereinheit gemäß einer vierten bevorzugten Ausführungsform der vorliegenden Erfindung schematisch zeigt, und außerdem ein Teilquerschnitt entlang einer Linie XXIV-XXIV in 25;
    • 25 ein Teilquerschnitt entlang einer Linie XXV-XXV in 24 und außerdem eine Ansicht, die einem Struktur-Layout des Gate-Grabens und der Verarmungsunterdrückungsschicht in einer Draufsicht entspricht;
    • 26 ein Teilquerschnitt, der eine Variation von 25 zeigt;
    • 27 eine Ansicht, die eine Struktur einer Siliciumcarbid-Halbleitereinheit gemäß einer fünften bevorzugten Ausführungsform der vorliegenden Erfindung schematisch zeigt, und außerdem ein Teilquerschnitt entlang einer Linie XXVII-XXVII in 28;
    • 28 ein Teilquerschnitt entlang einer Linie XXVIII-XXVIII in 27 und außerdem eine Ansicht, die einem Struktur-Layout des Gate-Grabens, eines Kontaktgrabens und der Verarmungsunterdrückungsschicht in einer Draufsicht entspricht;
    • 29 eine Ansicht, die eine Struktur einer Siliciumcarbid-Halbleitereinheit gemäß einer sechsten bevorzugten Ausführungsform der vorliegenden Erfindung schematisch zeigt, die einem Struktur-Layout des Gate-Grabens und der Verarmungsunterdrückungsschicht in einer Draufsicht entspricht, und außerdem ein Teilquerschnitt entlang einer Linie XXIX-XXIX in 30;
    • 30 ein Teilquerschnitt entlang einer Linie XXX-XXX in 29;
    • 31 ein Teilquerschnitt, der eine Struktur einer Siliciumcarbid-Halbleitereinheit gemäß einer siebten bevorzugten Ausführungsform der vorliegenden Erfindung schematisch zeigt; und
    • 32 ein Blockschaubild, das einen Aufbau eines Leistungswandlungssystems schematisch zeigt, bei dem ein Leistungswandler gemäß einer achten bevorzugten Ausführungsform der vorliegenden Erfindung eingesetzt wird.
  • BESCHREIBUNG EINER AUSFÜHRUNGSFORM (VON AUSFÜHRUNGSFORMEN)
  • Im Folgenden werden die bevorzugten Ausführungsformen gemäß der vorliegenden Erfindung unter Bezugnahme auf die beigefügten Figuren im Detail beschrieben. Ferner ist die vorliegende Erfindung nicht auf die folgende Beschreibung beschränkt und kann geändert werden, soweit zweckmäßig, ohne von dem Umfang der Erfindung abzuweichen. Des Weiteren unterscheiden sich Maßstäbe von Bauelementen in den folgenden Figuren zum leichteren Verständnis mitunter von tatsächlichen Abmessungen. Das Gleiche gilt zwischen den Figuren.
  • Erste bevorzugte Ausführungsform
  • Struktur
  • 1 ist eine Ansicht, die eine Struktur eines MOSFET 71 gemäß der ersten bevorzugten Ausführungsform der vorliegenden Erfindung schematisch zeigt, und ist außerdem ein Teilquerschnitt entlang einer Linie I-I in 2. 2 ist ein Teilquerschnitt entlang einer Linie II-II in 1 und ist außerdem eine Ansicht, die einem Struktur-Layout eines Gate-Grabens 6 und einer Verarmungsunterdrückungsschicht 8 in einer Draufsicht entspricht.
  • Der Querschnitt gemäß 1 ist eine Ebene senkrecht zu einer Ausdehnungsrichtung des Gate-Grabens 6 in einer Draufsicht (einer horizontalen Richtung in 2), und in 1 entspricht eine horizontale Richtung einer Breitenrichtung des Gate-Grabens 6, und eine vertikale Richtung entspricht einer Tiefenrichtung des Gate-Grabens 6. In dem Querschnitt gemäß 1 ist eine Mehrzahl von Gate-Gräben 6 in dem MOSFET 71 angeordnet.
  • Der MOSFET 71 (die Siliciumcarbid-Halbleitereinheit) weist Folgendes auf: ein Substrat 1, eine Siliciumcarbid-Schicht 20 (eine Halbleiterschicht), eine Gate-Isolierschicht 9, eine Gate-Elektrode 10, eine Zwischenisolierschicht 16, eine Source-Elektrode 11 sowie eine Drain-Elektrode 12. Die Siliciumcarbid-Schicht 20 weist Folgendes auf: eine Drift-Schicht 2, einen Source-Bereich 3, einen Body-Kontaktbereich 4, einen Body-Bereich 5, eine Grabenboden-Schutzschicht 7 sowie die Verarmungsunterdrückungsschicht 8.
  • Bei dem Substrat 1 handelt es sich um ein Siliciumcarbid-Substrat mit einem n-Typ (einem ersten Leitfähigkeitstyp). Die Drain-Elektrode 12 ist auf einer unteren Oberfläche des Substrats 1 angeordnet. Bei der vorliegenden bevorzugten Ausführungsform befindet sich die Drain-Elektrode 12 in einem ohmschen Kontakt mit der unteren Oberfläche des Substrats 1.
  • Die Siliciumcarbid-Schicht 20 ist auf einer oberen Oberfläche des Substrats 1 angeordnet. Insbesondere ist die Siliciumcarbid-Schicht 20 epitaxial mit einer einkristallinen Struktur auf dem Substrat 1 aufgewachsen. Die Siliciumcarbid-Schicht 20 weist eine untere Oberfläche auf, die dem Substrat 1 zugewandt ist, und weist eine obere Oberfläche auf, die sich entgegengesetzt zu dieser unteren Oberfläche befindet. In der oberen Oberfläche der Siliciumcarbid-Schicht 20 ist der Gate-Graben 6 angeordnet.
  • Der Gate-Graben 6 weist eine seitliche Oberfläche und einen Bodenbereich auf. Der Bodenbereich des Gate-Grabens 6 bildet eine Oberfläche, und daher wird auf diesen Bodenbereich mitunter im Folgenden als eine Bodenfläche Bezug genommen. Die seitliche Oberfläche des Gate-Grabens 6 befindet sich üblicherweise im Wesentlichen parallel zu einer Dickenrichtung der Siliciumcarbid-Schicht 20 (der vertikalen Richtung in 1), sie kann jedoch geneigt sein.
  • Die Drift-Schicht 2 ist aus Siliciumcarbid gebildet. Die Drift-Schicht 2 weist einen n-Typ auf. Die Drift-Schicht 2 weist eine Donator-Konzentration auf, die geringer als jene (eine Konzentration von Störstellen mit dem ersten Leitfähigkeitstyp, hier eine Konzentration von Störstellen des n-Typs) des Substrats 1 ist.
  • Der Body-Bereich 5 ist auf der Drift-Schicht 2 angeordnet, und er ist bei der vorliegenden bevorzugten Ausführungsform direkt auf der Drift-Schicht 2 angeordnet. Der Body-Bereich 5 weist einen p-Typ auf (einen zweiten Leitfähigkeitstyp, der sich von dem ersten Leitfähigkeitstyp unterscheidet).
  • Der Source-Bereich 3 ist auf dem Body-Bereich 5 angeordnet. Der Source-Bereich weist einen n-Typ auf und weist eine Donator-Konzentration auf, die höher als jene der Drift-Schicht 2 ist. Der Source-Bereich 3 ist durch den Body-Bereich 5 von der Drift-Schicht 2 getrennt. Der Body-Kontaktbereich 4 ist auf dem Body-Bereich 5 angeordnet. Der Body-Kontaktbereich 4 weist einen p-Typ auf und weist eine Akzeptor-Konzentration auf, die höher als jene (eine Konzentration von Störstellen mit dem zweiten Leitfähigkeitstyp, hier eine Konzentration von Störstellen des p-Typs) des Body-Bereichs 5 ist.
  • Die Siliciumcarbid-Schicht 20 weist die obere Oberfläche auf, die den Source-Bereich 3 und den Body-Kontaktbereich 4 aufweist. Die Zwischenisolierschicht 16 ist auf der oberen Oberfläche der Siliciumcarbid-Schicht 20 angeordnet. Die Zwischenisolierschicht 16 weist ein Source-Kontaktloch auf. Die Source-Elektrode 11 ist auf der oberen Oberfläche der Siliciumcarbid-Schicht 20 angeordnet, auf der die Zwischenisolierschicht 16 angeordnet ist. Die Source-Elektrode 11 ist mit dem Source-Bereich 3 und dem Body-Kontaktbereich 4 durch das Source-Kontaktloch der Zwischenisolierschicht 16 elektrisch verbunden und ist insbesondere auf ohmsche Weise mit diesen verbunden.
  • Der Gate-Graben 6 durchdringt den Body-Bereich und reicht bis zu einer Position tiefer als der Body-Bereich 5. Die seitliche Oberfläche des Gate-Grabens 6 ist dem Body-Bereich 5 und dem Source-Bereich 3 zugewandt.
  • Die Gate-Isolierschicht 9 ist innerhalb des Gate-Grabens 6 angeordnet und ist dem Body-Bereich 5 und dem Source-Bereich 3 zugewandt. Die Gate-Elektrode 10 ist innerhalb des Gate-Grabens 6 angeordnet und ist dem Body-Bereich 5 zugewandt, wobei die Gate-Isolierschicht 9 dazwischen eingefügt ist.
  • Die Grabenboden-Schutzschicht 7 weist einen p-Typ auf. Die Grabenboden-Schutzschicht 7 ist auf dem Bodenbereich des Gate-Grabens 6 angeordnet und befindet sich in Kontakt mit dem Bodenbereich des Gate-Grabens 6. Die Grabenboden-Schutzschicht 7 muss nur auf zumindest einem Bereich der Bodenfläche des Gate-Grabens 6 angeordnet sein. Die Grabenboden-Schutzschicht 7 kann insgesamt auf der Bodenfläche des Gate-Grabens 6 angeordnet sein, wie in 1 gezeigt, und dadurch wird eine weitere Reduzierung des an der Gate-Isolierschicht 9 anliegenden elektrischen Felds ermöglicht. Die Grabenboden-Schutzschicht 7 kann eine Breite aufweisen, die größer als jene der Bodenfläche des Gate-Grabens 6 ist, und kann einen Kantenbereich bedecken, der aus der Bodenfläche und der seitlichen Oberfläche des Gate-Grabens 6 gebildet wird.
  • Die Verarmungsunterdrückungsschicht 8 befindet sich in Kontakt mit der seitlichen Oberfläche des Gate-Grabens 6 und der Drift-Schicht 2 und ist zwischen der seitlichen Oberfläche des Gate-Grabens 6 und der Drift-Schicht 2 angeordnet. Ferner befindet sich die Verarmungsunterdrückungsschicht 8 in Kontakt mit einem unteren Bereich des Body-Bereichs 5 und erstreckt sich von dem unteren Bereich des Body-Bereichs 5 bis zu einer Position tiefer als der Bodenbereich des Gate-Grabens 6. Des Weiteren befindet sich die Verarmungsunterdrückungsschicht 8 in Kontakt mit einer seitlichen Oberfläche der Grabenboden-Schutzschicht 7.
  • Die Verarmungsunterdrückungsschicht 8 weist einen n-Typ auf. Die Verarmungsunterdrückungsschicht 8 weist eine Donator-Konzentration auf, die höher als jene der Drift-Schicht 2 ist. Ferner muss die Donator-Konzentration der Verarmungsunterdrückungsschicht 8 ausreichend hoch sein, um so zu verhindern, dass Verarmungsschichten, die sich von den benachbarten Grabenboden-Schutzschichten 7 aus erstrecken, während einer EIN-Zeitspanne des MOSFET 71 miteinander überlappen.
  • Um zu verhindern, dass ein übermäßig hohes elektrisches Feld an dem Bodenbereich des Gate-Grabens 6 anliegt, wenn eine hohe Vorspannung an dem MOSFET 71 anliegt, ist es nicht notwendig, dass die Donator-Konzentration der Verarmungsunterdrückungsschicht 8 des Weiteren übermäßig hoch ist. In Anbetracht dieser Punkte ist es wünschenswert, dass die Donator-Konzentration der Verarmungsunterdrückungsschicht 8 etwa gleich dem zweifachen bis zum zehnfachen der Donator-Konzentration der Drift-Schicht ist und dass sie insbesondere innerhalb eines Bereichs von 1 × 1015 cm-3 bis 1 × 1018 cm-3 liegt.
  • Um zu verhindern, dass ein übermäßig hohes elektrisches Feld an dem Bodenbereich des Gate-Grabens 6 anliegt, auch wenn eine hohe Vorspannung an dem MOSFET 71 anliegt, ist es nicht notwendig, dass die Breite der Verarmungsunterdrückungsschicht 8 übermäßig groß ist. Zum Beispiel ist es wünschenswert, dass die Breite der Verarmungsunterdrückungsschicht 8 innerhalb eines Bereichs von 5 % bis 40 % eines Zellenabstands liegt.
  • Die Tiefe der Verarmungsunterdrückungsschicht 8 muss so gewählt sein, dass eine Verarmungsschicht, die sich von der Grabenboden-Schutzschicht 7 in einer Ebenenrichtung erstreckt, während einer EIN-Zeitspanne unterdrückt werden kann und dass sich die Verarmungsschicht ausreichend in die Drift-Schicht 2 hinein erstrecken kann, so dass dadurch die Durchschlagspannung während einer AUS-Zeitspanne aufrechterhalten wird.
  • Aus diesem Grund ist es wünschenswert, dass sich die Verarmungsunterdrückungsschicht 8 in einem Bereich von 0,1 µm bis 1 µm in der Tiefenrichtung in Kontakt mit der seitlichen Oberfläche der Grabenboden-Schutzschicht 7 befindet. Ferner entspricht der Zellenabstand bei der vorliegenden Beschreibung einem Abstand zwischen den Mitten der benachbarten Gate-Gräben 6.
  • In 1 weisen die Gate-Gräben 6 ein Paar benachbarter Gate-Gräben 6 auf (zum Beispiel die Gate-Gräben 6 auf der rechten Seite und in der Mitte in 1). Die Drift-Schicht 2 weist einen Bereich auf, der sich von einer seitlichen Oberfläche der Verarmungsunterdrückungsschicht 8, die auf einem des Paars von Gate-Gräben 6 angeordnet ist, bis zu einer seitlichen Oberfläche der Verarmungsunterdrückungsschicht 8 erstreckt, die auf dem anderen des Paars von Gate-Gräben 6 angeordnet ist.
  • Mit anderen Worten, zwischen der seitlichen Oberfläche der Verarmungsunterdrückungsschicht 8, die auf dem einen des Paars von Gate-Gräben 6 angeordnet ist, und der seitlichen Oberfläche der Verarmungsunterdrückungsschicht 8, die auf dem anderen des Paars von Gate-Gräben 6 angeordnet ist, ist ein anderer Bereich vom n-Typ als die Verarmungsschicht 8 angeordnet, und insbesondere ist die Drift-Schicht 2 angeordnet.
  • 3 ist eine teilweise vergrößerte Ansicht der Umgebung des Gate-Grabens 6 gemäß 1 und ist außerdem eine Ansicht, die eine Donator-Konzentrationsverteilung der Verarmungsunterdrückungsschicht 8 durch eine Grauabstufung schematisch zeigt. Die Donator-Konzentration der Verarmungsunterdrückungsschicht 8 muss nicht gleichmäßig sein. Bei der vorliegenden bevorzugten Ausführungsform verringert sich die Donator-Konzentration der Verarmungsunterdrückungsschicht 8 in einer Richtung parallel zu der Bodenfläche des Gate-Grabens 6 (in der horizontalen Richtung in 3) in der gleichen Tiefe von einer Oberfläche der Siliciumcarbid-Schicht 20 aus mit zunehmendem Abstand von der seitlichen Oberfläche des Gate-Grabens 6.
  • Hierbei lässt das vorstehend beschriebene charakteristische Merkmal, dass „sich die Donator-Konzentration der Verarmungsunterdrückungsschicht 8 mit zunehmendem Abstand von der seitlichen Oberfläche des Gate-Grabens 6 verringert“, zu, dass ein Bereich enthalten ist, in dem die Störstellenkonzentration gleichmäßig ist, und damit ist zumindest gemeint, dass ein Bereich enthalten ist, in dem ein Konzentrationsprofil, das eine Relation zwischen dem Abstand von der seitlichen Oberfläche des Gate-Grabens 6 und der Donator-Konzentration anzeigt, monoton abnimmt, wie später unter Bezugnahme auf 4 beschrieben.
  • Mit anderen Worten, eine Position, an der die Verarmungsunterdrückungsschicht 8 die geringste Donator-Konzentration aufweist, befindet sich entgegengesetzt zu der seitlichen Oberfläche des nächstgelegenen benachbarten Gate-Grabens 6 in Bezug auf eine Position, an der die Verarmungsunterdrückungsschicht 8 die höchste Donator-Konzentration aufweist.
  • Eine derartige Verteilung, wie vorstehend beschrieben, bei der die Konzentration geringer wird, kann durch Bilden der Verarmungsunterdrückungsschicht 8 aus einer Mehrschichtstruktur erreicht werden, die eine Störstellenkonzentration aufweist, die stufenweise geringer wird. Alternativ kann die Verteilung mit der Störstellenkonzentration der Verarmungsunterdrückungsschicht 8 erreicht werden, die kontinuierlich geringer wird.
  • Wenngleich die Störstellenkonzentration der Verarmungsunterdrückungsschicht 8 in der Tiefenrichtung in 3 gleichmäßig ist, ist es ferner nicht notwendig, dass die Störstellenkonzentration der Verarmungsunterdrückungsschicht 8 in der Tiefenrichtung gleichmäßig ist.
  • Die 4 und 5 sind graphische Darstellungen, die logarithmische Werte der effektiven Störstellenkonzentration entlang von Achsen X1 beziehungsweise X2 in 3 auf der Basis eines Simulationsresultats zeigen. Hierbei handelt es sich bei der „effektiven Störstellenkonzentration“ um einen Absolutwert der Differenz zwischen der Donator-Konzentration ND und der Akzeptor-Konzentration NA. In diesen Figuren zeigt die durchgezogene Linie in Bezug auf die Verteilung der effektiven Störstellenkonzentration das Simulationsresultat an, und der gestrichelte Pfeil zeigt eine schematische Verteilung an. Ferner zeigt eine feine Variation der durchgezogenen Linie einen Berechnungsfehler bei der Simulation an, und als eine Konzentrationsverteilung bei der Auslegung in einem Schritt zur Hinzufügung von Störstellen kann zum Beispiel die Verteilung verwendet werden, die durch den gestrichelten Pfeil angezeigt ist.
  • Wie unter Bezugnahme auf 4 ersichtlich, zeigt das Bezugszeichen oberhalb der graphischen Darstellung an, welcher Schicht von der Drift-Schicht 2, der Verarmungsunterdrückungsschicht 8, der Gate-Isolierschicht 9 und der Gate-Elektrode 10 jeder Bereich auf der Achse X1 entspricht. An einer Position entlang der Achse X1 werden im Wesentlichen keine Akzeptor-Störstellen hinzugefügt, und daher entspricht die effektive Störstellenkonzentration auf der vertikalen Achse im Wesentlichen der Donator-Störstellenkonzentration.
  • Wie in dieser graphischen Darstellung gezeigt, kann der Wert der Donator-Konzentration in der Verarmungsunterdrückungsschicht 8 teilweise einen Bereich aufweisen (siehe gestrichelter Pfeil in der horizontalen Richtung in dieser graphischen Darstellung), in dem die Konzentration nahezu gleichmäßig ist, als Gesamttendenz verringert sich jedoch die Konzentration mit zunehmendem Abstand von der seitlichen Oberfläche des Gate-Grabens 6 (siehe gestrichelter Pfeil in der diagonalen Richtung in dieser graphischen Darstellung).
  • Wie unter Bezugnahme auf 5 ersichtlich, zeigen die Bezugszeichen oberhalb der graphischen Darstellung an, welcher Schicht von der Drift-Schicht 2, der Verarmungsunterdrückungsschicht 8 und der Grabenboden-Schutzschicht 7 jeder Bereich auf der Achse X2 entspricht. An einer Position entlang der Achse X2 werden Akzeptor-Störstellen in die Grabenboden-Schutzschicht 7 und einen Bereich in der Nähe derselben hinzugefügt, und da sich der Leitfähigkeitstyp an der Grenze zwischen der Grabenboden-Schutzschicht 7 und der Verarmungsunterdrückungsschicht 8 umkehrt, ist ersichtlich, dass die effektive Störstellenkonzentration in der Nähe dieser Grenze steil abfällt.
  • In dem sonstigen Bereich werden im Wesentlichen keine Akzeptor-Störstellen hinzugefügt, und daher entspricht die effektive Störstellenkonzentration auf der vertikalen Achse im Wesentlichen der Donator-Störstellenkonzentration. Der Wert der Donator-Konzentration in der Verarmungsunterdrückungsschicht 8 kann teilweise einen Bereich aufweisen, in dem die Konzentration nahezu gleichmäßig ist, als eine Gesamttendenz verringert sich die Konzentration jedoch mit zunehmendem Abstand von der seitlichen Oberfläche des Gate-Grabens 6 (siehe den gestrichelten Pfeil in der diagonalen Richtung in dieser graphischen Darstellung).
  • Wie unter Bezugnahme auf 2 ersichtlich, weist die Zellenstruktur des MOSFET 71 ferner bei der vorliegenden bevorzugten Ausführungsform eine Streifenform auf. Mit anderen Worten, es sind die Gate-Gräben 6 in Streifen angeordnet. Ferner kann ein Struktur-Layout der Grabenboden-Schutzschicht 7 (1) das gleiche wie jenes des Gate-Grabens 6 sein, wenngleich die Breite derselben unterschiedlich sein kann. Des Weiteren sind die Verarmungsunterdrückungsschichten 8 so in Streifen angeordnet, dass sie den Gate-Graben 6 sandwichartig anordnen. Ferner kann ein Struktur-Layout des Source-Bereichs 3 (1) das gleiche wie jenes der Verarmungsunterdrückungsschicht 8 sein, wenngleich die Breite desselben unterschiedlich sein kann.
  • Herstellungsverfahren
  • Die 6 bis 11 sind Teilquerschnitte, die den ersten bis sechsten Schritt in einem exemplarischen Verfahren zur Herstellung des MOSFET 71 (1) schematisch zeigen. Das Sichtfeld dieser Querschnitte entspricht jenem gemäß 1. Im Folgenden wird das Herstellungsverfahren unter Bezugnahme auf diese Figuren beschrieben. Ferner können Materialien, die bei der folgenden Beschreibung als Beispiele verwendet werden, in andere Materialien mit den gleichen Funktionen abgeändert werden, soweit zweckmäßig.
  • Wie unter Bezugnahme auf 6 ersichtlich, wird die Siliciumcarbid-Schicht 20 vom n-Typ durch epitaxiales Aufwachsen auf dem Substrat 1 gebildet. Die Donator-Konzentration der Siliciumcarbid-Schicht 20 (der Drift-Schicht 2) beträgt 1 × 1014 cm-3 bis 1 × 1017 cm-3. Ferner wird ein Bereich der Siliciumcarbid-Schicht 20 zu der Drift-Schicht 2 (1).
  • Wie unter Bezugnahme auf 7 ersichtlich, werden der Source-Bereich 3, der Body-Kontaktbereich 4 und der Body-Bereich 5 durch Verwenden von Ionenimplantation oder epitaxialem Aufwachsen in der oberen Oberfläche der Siliciumcarbid-Schicht 20 gebildet. Diese Bereiche können in einer beliebigen Reihenfolge gebildet werden. Die Donator-Konzentration des Source-Bereichs ist gleich 1 × 1018 cm-3 bis 1 × 1020 cm-3, und die Akzeptor-Konzentration des Body-Kontaktbereichs 4 ist gleich 1 × 1019 cm-3 bis 1 × 1021 cm-3.
  • Es ist bevorzugt, dass die Akzeptor-Konzentration des Body-Bereichs 5 in einem Bereich von 1 × 1014 cm-3 bis 1 × 1018 cm-3 liegt, und es ist möglich, dass die Konzentration und die Dicke derselben nicht gleichmäßig sind. Ein Bereich unterhalb des Body-Bereichs 5 in der Siliciumcarbid-Schicht 20 wird zu der Drift-Schicht 2. Auf diese Weise wird die Siliciumcarbid-Schicht 20 gebildet, welche die Drift-Schicht 2, den Body-Bereich 5, den Source-Bereich 3 und den Body-Kontaktbereich 4 aufweist.
  • Wie unter Bezugnahme auf 8 ersichtlich, wird der Gate-Graben 6, der den Source-Bereich 4 und den Body-Bereich 5 durchdringt, durch Ätzen in der Siliciumcarbid-Schicht 20 gebildet. Insbesondere wird auf der Siliciumcarbid-Schicht 20 zunächst eine Siliciumoxid-Schicht 15 mit einer Dicke von 1 µm bis 2 µm aufgebracht. Als Nächstes wird die Siliciumoxid-Schicht 15 mittels einer Photolithographie-Technik eines reaktiven Ionenätz(RIE)-Prozesses strukturiert. Mittels des reaktiven Ionenätzens mit der strukturierten Siliciumoxid-Schicht 15 als einer Ätzmaske wird der Gate-Graben 6 gebildet. Die Tiefe des Gate-Grabens 6 ist größer als jene des Body-Bereichs 5 und beträgt 1,0 µm bis 6,0 µm.
  • Wie unter Bezugnahme auf 9 ersichtlich, wird auf dem Bodenbereich des Gate-Grabens 6 die Grabenboden-Schutzschicht 7 mit dem p-Typ gebildet. Insbesondere wird, wie durch die gestrichelte Linie gezeigt, die Ionenimplantation der Akzeptoren unter Verwendung der Siliciumoxid-Schicht 15 als einer Implantationsmaske durchgeführt. Die Richtung eines Ionenstrahls, der bei der Ionenimplantation verwendet wird, kann im Wesentlichen parallel zu der Dickenrichtung der Siliciumcarbid-Schicht 20 sein (mit anderen Worten zu der Tiefenrichtung des Gate-Grabens 6). Ferner kann als Implantationsmaske irgendetwas anderes als die Siliciumoxid-Schicht 15 gebildet werden.
  • Des Weiteren kann die Grabenboden-Schutzschicht 7 durch epitaxiales Aufwachsen anstatt durch Ionenimplantation gebildet werden. Insbesondere kann die Grabenboden-Schutzschicht 7, nachdem der Gate-Graben 6 entsprechend der Dicke der Grabenboden-Schutzschicht 7 tiefer gebildet worden ist, durch epitaxiales Aufwachsen innerhalb des Gate-Grabens 6 gebildet werden. Alternativ kann die Grabenboden-Schutzschicht 7 im Voraus gebildet werden, bevor der Gate-Graben 6 gebildet wird. In diesem Fall wird der Gate-Graben 6 durch Ätzen der Siliciumcarbid-Schicht 20 auf der Grabenboden-Schutzschicht 7 gebildet.
  • Die Akzeptor-Konzentration der Grabenboden-Schutzschicht 7 liegt bevorzugt in einem Bereich von 1 × 1017 cm-3 bis 1 × 1019 cm-3, und die Dicke derselben liegt bevorzugt in einem Bereich von 0,1 µm bis 2,0 µm. Die Grabenboden-Schutzschicht 7 kann eine Konzentrationsverteilung in der Tiefenrichtung aufweisen. Ferner kann die Grabenboden-Schutzschicht 7 Bereiche mit unterschiedlichen Dicken aufweisen. Die Grabenboden-Schutzschicht 7 kann die Kante des Bodenbereichs des Gate-Grabens 6 bedecken, oder die Grabenboden-Schutzschicht 7 kann sich in Kontakt mit nur dem Bodenbereich des Gate-Grabens 6 und außerhalb eines Kontakts mit der Kante befinden.
  • Wie unter Bezugnahme auf die 10 und 11 ersichtlich, werden die Verarmungsunterdrückungsschichten 8 zwischen den seitlichen Oberflächen des Gate-Grabens 6 und der Drift-Schicht 2 durch Ionenimplantation in eine rechte seitliche Oberfläche und eine linke seitliche Oberfläche des Gate-Grabens 6 gebildet. Diese Ionenimplantation wird so durchgeführt, dass sich die Donator-Konzentration der Verarmungsunterdrückungsschicht 8 mit zunehmendem Abstand von der seitlichen Oberfläche des Gate-Grabens 6 verringern kann. Eine derartige Konzentrationsverteilung kann problemlos erreicht werden, indem die Energie der Ionenimplantation gesteuert wird. Im Folgenden wird dieser Prozess im Detail beschrieben.
  • Wie in diesen Figuren gezeigt, weist der Schritt der Bildung der Verarmungsunterdrückungsschicht 8 einen Schritt auf, bei dem ein schräger Ionenstrahl (in diesen Figuren durch den gestrichelten Pfeil gekennzeichnet) in Bezug auf die Dickenrichtung der Siliciumcarbid-Schicht 20 (auf die vertikale Richtung in diesen Figuren) emittiert wird. Wenn der Ionenstrahl insbesondere von oben emittiert wird, wird das Substrat 1 so geneigt, dass die seitliche Oberfläche des Gate-Grabens 6 bis zu einem bestimmten Maß nach oben weisen kann. Der Ionenstrahl kann dadurch die seitliche Oberfläche des Gate-Grabens 6 erreichen. Daher ist es möglich, Störstellen in die seitliche Oberfläche des Gate-Grabens 6 zu implantieren.
  • Dabei ist es wünschenswert, dass der Neigungswinkel des Substrats 1 so gewählt wird, dass die Störstellen bis zu der Kante des Bodenbereichs des Gate-Grabens 6 implantiert werden, mit anderen Worten, dass die Störstellen nicht nur von der seitlichen Oberfläche des Gate-Grabens 6 aus, sondern auch von einem Bereich der Bodenfläche des Gate-Grabens 6 aus in die Siliciumcarbid-Schicht 20 implantiert werden können. Dadurch ist es möglich, die Verarmungsunterdrückungsschicht 8 bis zu einer tieferen Position auf der seitlichen Oberfläche der Grabenboden-Schutzschicht 7 zu bilden.
  • Insbesondere ist es in einem Querschnitt gemäß 10 wünschenswert, dass die Ionenimplantation unter einem Neigungswinkel in einem Bereich von ± 15° mit einem Winkel entlang einer geraden Linie durchgeführt wird, die ein oberes Ende (Punkt PA in 10) einer Seitenwand des Gate-Grabens 6 einschließlich einer Seitenwand der Implantationsmaske und einen unteren Punkt (Punkt PB in 10) einer Seitenwand gegenüberliegend zu der vorstehenden Seitenwand als Mitte verbindet.
  • Der vorstehende Neigungswinkel muss nicht konstant sein, und die Ionenimplantation kann mehrmals unter einer Mehrzahl unterschiedlicher Winkel in Bezug auf die eine seitliche Oberfläche durchgeführt werden. Bevorzugt weist der Schritt zur Bildung der Verarmungsunterdrückungsschicht 8 einen Schritt auf, bei dem der Ionenstrahl unter einem ersten Ionenstrahlwinkel (einem Winkel, der flacher als jener ist, der durch den gestrichelten Pfeil gemäß 10 gekennzeichnet ist) emittiert wird, wobei lediglich ein Bereich der seitlichen Oberfläche des Gate-Grabens 6, der sich entfernt von dem Bodenbereich des Gate-Grabens 6 befindet, dem Ionenstrahl ausgesetzt wird, und weist einen weiteren Schritt auf, bei dem der Ionenstrahl unter einem zweiten Ionenstrahlwinkel (einem Winkel, der steiler als jener ist, der durch den gestrichelten Pfeil gemäß 10 gekennzeichnet ist) emittiert wird, wobei ein Bereich, der den Bodenbereich und die seitliche Oberfläche des Gate-Grabens 6 aufweist, dem Ionenstrahl ausgesetzt wird.
  • Unter der Annahme, dass ein Ionenstrahlwinkel, unter dem eine Grenze zwischen der seitlichen Oberfläche und dem Bodenbereich des Gate-Grabens 6 dem Ionenstrahl ausgesetzt wird und der Bodenbereich des Gate-Grabens 6 dem Ionenstrahl nicht ausgesetzt wird, mit anderen Worten, dass ein Winkel, der durch den gestrichelten Pfeil gemäß 10 gekennzeichnet ist, ein dritter Ionenstrahlwinkel ist, liegt bevorzugter die Differenz zwischen dem dritten Ionenstrahlwinkel und jedem von dem ersten Ionenstrahlwinkel und dem zweiten Ionenstrahlwinkel innerhalb von 15°.
  • In den 10 und 11 ist hier die Form der Verarmungsunterdrückungsschicht 8 schematisch gezeigt. Wenn die Verarmungsunterdrückungsschicht 8 durch eine schräge Ionenimplantation gebildet wird, wie vorstehend beschrieben, sind eine Bodenfläche und eine seitliche Oberfläche der Verarmungsunterdrückungsschicht 8 streng genommen nicht parallel zu der Bodenfläche beziehungsweise der seitlichen Oberfläche des Gate-Grabens 6.
  • Bei einer Durchführung der Ionenimplantation ist es ferner möglich, dass das Substrat 1 nicht nur geneigt ist, wie vorstehend beschrieben, sondern auch in einer Richtung in der Ebene des Substrats 1 gedreht ist. Bei der vorstehend beschriebenen Störstellenimplantation zur Bildung der Verarmungsunterdrückungsschicht 8 können die Störstellen auch von der seitlichen Oberfläche des Gate-Grabens 6 aus, die benachbart zu dem Body-Bereich 5 ist, und der Bodenfläche des Gate-Grabens 6 aus implantiert werden, die benachbart zu der Grabenboden-Schutzschicht 7 ist.
  • Mit anderen Worten, die Donatoren können teilweise in einen Bereich implantiert werden, der mit dem Body-Bereich 5 und der Grabenboden-Schutzschicht 7 überlappt. Die Menge an Donator-Störstellen, die in einen derartigen überlappenden Bereich implantiert wird, wird jedoch so niedrig gehalten, dass sich der Leitfähigkeitstyp nicht umkehrt.
  • Nach der Ionenimplantation wird die Siliciumoxid-Schicht 15 entfernt. Ferner wird die Ionenimplantation nach der Entfernung der Siliciumoxid-Schicht 15 erneut durchgeführt. Alternativ kann die Siliciumoxid-Schicht 15 vor der ersten Ionenimplantation zur Bildung der Verarmungsunterdrückungsschicht 8 entfernt werden. Um die Ionenimplantation nur in einen aktiven Bereich des MOSFET 71 durchzuführen, kann die Implantationsmaske mit einer Struktur, bei der nur der aktive Bereich geöffnet ist, unter Verwendung von Photolithographie gebildet werden. Ferner kann die Verarmungsunterdrückungsschicht 8 vor einer Bildung der Grabenboden-Schutzschicht 7 gebildet werden.
  • Anschließend werden die bei dem vorstehend beschriebenen Schritt durch Ionenimplantation hinzugefügten Störstellen aktiviert. Insbesondere wird ein Tempervorgang unter Verwendung einer Wärmebehandlungsvorrichtung durchgeführt. Dieser Tempervorgang wird in einer inerten Gasatmosphäre, wie beispielsweise Argon(Ar)-Gas oder dergleichen, oder einem Vakuum bei 1300 °C bis 1900 °C über 30 Sekunden bis zu einer Stunde hinweg durchgeführt.
  • Wieder bezugnehmend auf 1 werden die Gate-Isolierschicht 9 und die Gate-Elektrode 10 innerhalb des Gate-Grabens 6 gebildet. Insbesondere wird zunächst die Gate-Isolierschicht 9 und die Gate-Elektrode 10 insgesamt gebildet. Danach ist es möglich, die Gate-Isolierschicht 9 und die Gate-Elektrode 10 durch Strukturieren oder Zurückätzen lediglich innerhalb des Gate-Grabens 6 zu belassen.
  • Wenngleich ferner die Schichtdicke (die Abmessung in der vertikalen Richtung in dieser Figur) der Gate-Isolierschicht 9 an einer Position, die einem Bodenbereich der Gate-Elektrode 10 entspricht, nahezu die gleiche wie jene (die Abmessung in der horizontalen Richtung in dieser Figur) der Gate-Isolierschicht 9 an einer Position ist, die einer seitlichen Oberfläche der Gate-Elektrode 10 in 1 entspricht, kann die Schichtdicke der Gate-Isolierschicht 9 an der Position, die dem Bodenbereich der Gate-Elektrode 10 entspricht, größer als jene der Gate-Isolierschicht 9 an der Position sein, die der seitlichen Oberfläche der Gate-Elektrode 10 entspricht.
  • Lediglich ein Bereich, welcher der seitlichen Oberfläche der Gate-Elektrode 10 entspricht, ist direkt in einen Schaltvorgang des MOSFET 71 involviert, d.h. eine Steuerung über das Anlegen eines elektrischen Felds an einen Kanalbereich durch die Gate-Elektrode 10, ein Bereich, der dem Bodenbereich der Gate-Elektrode 10 entspricht, ist jedoch nicht direkt in diesen Vorgang involviert. Daher hat die Schichtdicke der Gate-Isolierschicht 9 auf dem Bereich, der dem Bodenbereich der Gate-Elektrode 10 entspricht, keinerlei direkte Wirkung auf eine Schwellenspannung des MOSFET 71 und kann bei Bedarf vergrößert werden.
  • Wie vorstehend beschrieben, tritt ein dielektrischer Durchschlag aufgrund einer Konzentration des elektrischen Felds leicht an dem Bodenbereich des Gate-Grabens 6 auf. Durch selektives Vergrößern der Schichtdicke der Gate-Isolierschicht 9 auf dem Bereich, der dem Bodenbereich der Gate-Elektrode 10 entspricht, wie vorstehend beschrieben, ist es möglich, das Auftreten eines dielektrischen Durchschlags der Gate-Isolierschicht 9 weiter zu unterbinden.
  • Anschließend wird die Zwischenisolierschicht 16 auf der gesamten Oberfläche der Siliciumcarbid-Schicht 20 gebildet, in der die Gate-Isolierschicht 9 und die Gate-Elektrode 10 angeordnet sind, wie vorstehend beschrieben. Als Nächstes wird durch Strukturieren der Zwischenisolierschicht 16 das Source-Kontaktloch gebildet, das bis zu dem Source-Bereich 3 und dem Body-Kontaktbereich 4 reicht.
  • Anschließend wird die Source-Elektrode 11 so gebildet, dass sie in Kontakt mit einem oberen Bereich des Source-Bereichs 3 und einem oberen Bereich des Body-Kontaktbereichs 4 kommt. Die Source-Elektrode 11 muss sich in einem ohmschen Kontakt mit dem Source-Bereich 3 und dem Body-Kontaktbereich 4 befinden. Als geeignetes Herstellungsverfahren wird zum Beispiel zunächst eine Metallschicht, die hauptsächlich aus Ni gebildet ist, auf der gesamten Oberfläche der Zwischenisolierschicht 16 einschließlich des Source-Kontaktlochs gebildet. Indem die Metallschicht durch eine Wärmebehandlung bei 600 °C bis 1100 °C mit der Siliciumcarbid-Schicht 20 reagiert wird, wird als Nächstes eine Silicidschicht gebildet, die zu einer ohmschen Elektrode wird.
  • Danach wird die nicht reagierte Metallschicht, die auf der Zwischenisolierschicht 16 verblieben ist, durch einen Nassätzvorgang entfernt. Danach kann die Wärmebehandlung erneut durchgeführt werden. Indem diese Wärmebehandlung bei einer Temperatur durchgeführt wird, die höher als jene bei der vorstehenden Wärmebehandlung ist, wird ein ohmscher Kontakt mit einem geringeren Kontaktwiderstand gebildet. Ferner wird durch Aufbringen eines Elektrodenmaterials, wie beispielsweise einer Aluminium(Al)-Legierung oder dergleichen, die Source-Elektrode 11 auf der Zwischenisolierschicht 16 und auf dem Source-Kontaktloch gebildet.
  • Schließlich wird auf einer rückwärtigen Oberfläche des Substrats 1 unter Verwendung der Al-Legierung oder dergleichen die Drain-Elektrode 12 gebildet. Auf diese Weise wird der MOSFET 71 mit einer derartigen Zellenstruktur hergestellt, wie in 1 gezeigt.
  • Vergleichsbeispiel
  • Die 12 und 13 sind Teilquerschnitte, die eine Ausdehnung der Verarmungsschicht DL eines MOSFET 70 in einem Vergleichsbeispiel beziehungsweise jene des MOSFET 71 gemäß der vorliegenden bevorzugten Ausführungsform in einem EIN-Zustand schematisch zeigen. Der MOSFET 70 in dem Vergleichsbeispiel weist die Verarmungsunterdrückungsschicht 8 (13) nicht auf.
  • Wie unter Bezugnahme auf 12 ersichtlich, ist in dem MOSFET 70 des Vergleichsbeispiels aufgrund eines Effekts der Verarmungsschicht DL, die sich von der Grabenboden-Schutzschicht 7 aus erstreckt, ein JFET-Bereich zwischen den benachbarten Grabenboden-Schutzschichten 7 ausgebildet. Dadurch wird ein Strompfad im EIN-Zustand verengt, so dass ein JFET-Widerstand erzeugt wird.
  • Wie unter Bezugnahme auf 13 ersichtlich, tritt auch in dem MOSFET 71 der vorliegenden bevorzugten Ausführungsform die vorstehend beschriebene Verengung bis zu einem bestimmten Grad auf. Da jedoch die Verarmungsunterdrückungsschicht 8 mit der Donator-Konzentration angeordnet ist, die höher als jene der Drift-Schicht 2 ist, wird die Ausdehnung der Verarmungsschicht DL unterdrückt. Dadurch wird die Verengung des Strompfads im EIN-Zustand abgeschwächt, so dass der JFET-Widerstand verringert wird.
  • Da auf diese Weise ferner der Strompfad im EIN-Zustand ausgedehnt ist, auch wenn ein kleinerer Zellenabstand verwendet wird, weist die Erhöhung des JFET-Widerstands einen geringen Effekt auf. Dadurch kann die Kanalbreitendichte erhöht werden. Dadurch ist es möglich, den EIN-Widerstand weiter zu verringern. Da auch der Abstand zwischen den Grabenboden-Schutzschichten 7 aufgrund der Reduktion des Zellenabstands geringer wird, ist es möglich, das an dem Bodenbereich des Gate-Grabens 6 anliegende elektrische Feld abzuschwächen. Dadurch werden die Durchschlagspannung und die Zuverlässigkeit der Gate-Isolierschicht 9 erhöht.
  • Simulationsresultat
  • 14 ist eine graphische Darstellung, die eine Relation zwischen einem Zellenabstand und einem EIN-Widerstand jeweils in dem vorstehend beschriebenen Vergleichsbeispiel (Kreis-Symbol) und dem Beispiel der vorliegenden bevorzugten Ausführungsform (Dreieck-Symbol) auf der Basis eines Simulationsresultats zeigt. Das Beispiel weist einen EIN-Widerstand auf, der geringer als jener des Vergleichsbeispiels ist.
  • Es ist anzunehmen, dass die Ursache darin liegt, dass die Verarmungsunterdrückungsschicht 8 die Ausdehnung des JFET-Bereichs unterdrückt, wie vorstehend beschrieben. Ferner ist zu erkennen, dass der Effekt der Verringerung des EIN-Widerstands weiter verstärkt wird, indem der Zellenabstand von dem Wert „4“ auf den Wert von etwa „3“ reduziert wird. Auch wenn der Zellenabstand weiter auf den Wert „2,5“ reduziert wird, wird des Weiteren eine Erhöhung des EIN-Widerstands vermieden.
  • 15 ist eine graphische Darstellung, die eine Relation zwischen einem Zellenabstand und einer Durchschlagspannung jeweils bei dem vorstehend beschriebenen Vergleichsbeispiel (Kreis-Symbol) und dem vorstehend beschriebenen Beispiel (Dreieck-Symbol) auf der Basis eines Simulationsresultats zeigt. Aus diesem Resultat ist erkennbar, dass die Durchschlagspannung kaum davon abhängig ist, ob die Verarmungsunterdrückungsschicht 8 angeordnet ist oder nicht, wenn ein bestimmtes Maß an Zellenabstand (zum Beispiel der Wert von etwa „3“ oder ein größerer Wert) sichergestellt ist.
  • Wird dieses Resultat zusammen mit dem vorstehend beschriebenen Simulationsresultat in Bezug auf den EIN-Widerstand betrachtet, ist es durch eine Reduzierung des Zellenabstands innerhalb eines Bereichs, in dem die Durchschlagspannung nicht reduziert wird, möglich, die Kanalbreitendichte zu erhöhen und das an dem Bodenbereich des Gate-Grabens 6 anliegende elektrische Feld abzuschwächen. Daher ist es gemäß dem Beispiel möglich, bei der gleichen Durchschlagspannung einen EIN-Widerstand zu erreichen, der niedriger als jener bei dem Vergleichsbeispiel ist. Dadurch ist es möglich, die Kompromiss-Beziehung zwischen der Durchschlagspannung und dem EIN-Widerstand zu verbessern.
  • Andererseits wird, auch wenn die Drift-Schicht zwischen die Verarmungsunterdrückungsschichten 8 eingefügt ist, die Durchschlagspannung durch Anordnen der Verarmungsunterdrückungsschicht 8 unvorteilhafterweise reduziert, wie aus 15 ersichtlich, wenn der Zellenabstand zu gering ist (zum Beispiel den Wert „2,5“ aufweist). Wenn die Verarmungsunterdrückungsschicht 8 nicht nur teilweise, sondern insgesamt zwischen den Gate-Gräben 6 ausgebildet ist, ist leicht anzunehmen, dass die Durchschlagspannung weiter reduziert werden kann.
  • Da die Drift-Schicht 2 zwischen den Verarmungsunterdrückungsschichten 8 eingefügt ist und sich die Donator-Konzentration der Verarmungsunterdrückungsschicht 8 mit zunehmendem Abstand von dem Gate-Graben 6 gemäß der vorliegenden bevorzugten Ausführungsform verringert, ist es möglich, die Ausdehnung der Verarmungsschicht von der Grabenboden-Schutzschicht 7 aus zu unterdrücken, während eine Erhöhung des elektrischen Felds innerhalb der Siliciumcarbid-Schicht 20 unterbunden wird. Im Ergebnis ist es möglich, den EIN-Widerstand zu verringern, während die Reduktion der Durchschlagspannung unterbunden wird.
  • Wenngleich gemäß der vorliegenden bevorzugten Ausführungsform ferner die Grabenboden-Schutzschicht 7 vom p-Typ auf dem Bodenbereich des Gate-Grabens 6 angeordnet ist, wird keine Struktur verwendet, bei der eine Schutzschicht vom p-Typ des Weiteren zwischen den benachbarten Gate-Gräben 6 angeordnet ist. Eine derartige Struktur kann jedoch bei Bedarf verwendet werden. Bei einer derartigen Struktur ist es wünschenswert, dass die Drift-Schicht 2 zwischen der Schutzschicht vom p-Typ, die in dem mittleren Bereich zwischen den Gate-Gräben 6 angeordnet ist, und der Verarmungsunterdrückungsschicht 8 eingefügt ist. Dadurch kann eine Erhöhung des elektrischen Felds unterbunden werden, die durch Anordnen der Verarmungsunterdrückungsschicht 8 hervorgerufen wird.
  • In diesem Fall ist es jedoch notwendig, den Zellenabstand unter Berücksichtigung der Verengung des Strompfads im EIN-Zustand aufgrund der Verarmungsschicht festzulegen, die sich von der vorstehend beschriebenen Schutzschicht vom p-Typ aus erstreckt. Aus diesem Grund ist von dem Gesichtspunkt einer Reduktion des Zellenabstands her die Struktur gemäß der vorliegenden bevorzugten Ausführungsform wünschenswerter, bei der die vorstehend beschriebene Schutzschicht vom p-Typ nicht angeordnet ist.
  • So ist es durch Anordnen der Verarmungsunterdrückungsschicht 8 möglich, den EIN-Widerstand zu verringern. Ferner wird das elektrische Feld während einer AUS-Zeitspanne durch Anordnen der Verarmungsunterdrückungsschicht 8 entfernt von dem mittleren Bereich zwischen den Gate-Gräben 6 abgeschwächt, und daher nimmt die Durchschlagspannung zu. Des Weiteren kann der Zellenabstand reduziert werden, und es wird möglich, die Kanalbreitendichte zu erhöhen und das elektrische Feld an dem Bodenbereich des Gate-Grabens 6 abzuschwächen. Diese Effekte ermöglichen eine Verringerung des EIN-Widerstands und eine Erhöhung der Durchschlagspannung. Mit anderen Worten, es ist möglich, die Kompromiss-Beziehung zwischen der EIN-Charakteristik und der AUS-Charakteristik des MOSFET zu verbessern.
  • Zusammenfassung der Effekte
  • Gemäß dem MOSFET 71 der ersten bevorzugten Ausführungsform wird die Ausdehnung der Verarmungsschicht von dem Bereich mit p-Typ aus mittels der Verarmungsunterdrückungsschicht 8 unterdrückt. Dadurch wird ein Effekt in Bezug auf eine Verringerung des EIN-Widerstands des MOSFET 71 hervorgerufen. Ferner verringert sich die Donator-Konzentration der Verarmungsunterdrückungsschicht 8 mit zunehmendem Abstand von der seitlichen Oberfläche des Gate-Grabens 6.
  • Dadurch ist es möglich, eine Erhöhung des elektrischen Felds innerhalb der Drift-Schicht 2 aufgrund der Verarmungsunterdrückungsschicht 8 zu unterbinden, während der vorstehend beschriebene Effekt hervorgerufen wird. Daher kann die Reduktion der Durchschlagspannung unterbunden werden. Durch das Vorstehende ist es möglich, die Reduktion der Durchschlagspannung zu unterbinden, während der EIN-Widerstand reduziert wird.
  • Die Drift-Schicht 2 weist einen Bereich auf, der sich von der seitlichen Oberfläche der Verarmungsunterdrückungsschicht 8, die an dem einen eines Paars von benachbarten Gate-Gräben 6 angeordnet ist, bis zu der seitlichen Oberfläche der Verarmungsunterdrückungsschicht 8 erstreckt, die an dem anderen des Paars von Gate-Gräben 6 angeordnet ist. Das elektrische Feld innerhalb der Siliciumcarbid-Schicht 20 kann im Vergleich zu einem Fall weiter abgeschwächt werden, bei dem sich ein Bereich vom n-Typ mit einer Störstellenkonzentration, die höher als jene der Drift-Schicht 2 ist, zwischen den vorstehend beschriebenen seitlichen Oberflächen befindet. Daher kann die Reduktion der Durchschlagspannung weiter unterbunden werden.
  • Ferner kann die Verengung des Strompfads im EIN-Zustand aufgrund der Verarmungsschicht, die sich von dem Bereich aus erstreckt, anders als in dem Fall vermieden werden, in dem der Bereich vom p-Typ zwischen den vorstehend beschriebenen seitlichen Oberflächen angeordnet ist (zum Beispiel in dem Fall, in dem die vorstehend beschriebene Technik verwendet wird, die in der Japanischen Patentanmeldungs-Offenlegungsschrift JP 2015-072 999 A offenbart ist). Daher ist es möglich, den EIN-Widerstand weiter zu verringern.
  • Da die Ausdehnung der Verarmungsschicht unterbunden wird, wie vorstehend beschrieben, ist es möglich, die Gate-Gräben 6 dichter zu bilden, ohne den JFET-Widerstand stark zu erhöhen. Da dies eine Erhöhung der Kanalbreitendichte ermöglicht, kann der EIN-Widerstand weiter verringert werden. Da darüber hinaus die Stärke des an der Gate-Isolierschicht 9 an dem Bodenbereich des Gate-Grabens 6 anliegenden elektrischen Felds durch die Reduktion des Abstands zwischen den Gate-Gräben 6 abgeschwächt ist, wird die Durchschlagspannung weiter erhöht. Durch das Vorstehende wird es möglich, die Kompromiss-Beziehung zwischen dem EIN-Widerstand und der Durchschlagspannung zu verbessern und das Leistungsvermögen der Einheit zu erhöhen.
  • Gemäß dem Herstellungsverfahren der ersten bevorzugten Ausführungsform wird die Verarmungsunterdrückungsschicht 8 gebildet, welche die Ausdehnung der Verarmungsschicht von dem Bereich mit p-Typ aus unterdrückt. Dadurch wird der Effekt einer Verringerung des EIN-Widerstands des MOSFET 71 hervorgerufen. Ferner wird die Verarmungsunterdrückungsschicht 8 durch eine Ionenimplantation in die seitliche Oberfläche des Gate-Grabens 6 hinein gebildet. Dadurch ist es möglich, der Donator-Konzentration der Verarmungsunterdrückungsschicht 8 problemlos eine solche Konzentrationsverteilung zu verleihen, die sich mit zunehmendem Abstand von der seitlichen Oberfläche des Gate-Grabens 6 verringert.
  • Dadurch ist es möglich, eine Erhöhung des elektrischen Felds innerhalb der Drift-Schicht 2 aufgrund der Verarmungsunterdrückungsschicht 8 zu unterbinden, während der Effekt in Bezug auf eine Verringerung des EIN-Widerstands hervorgerufen wird. Daher kann die Reduktion der Durchschlagspannung unterbunden werden. Durch das Vorstehende ist es möglich, die Reduktion der Durchschlagspannung zu unterbinden, während der EIN-Widerstand verringert wird.
  • Der Schritt, bei dem die Verarmungsunterdrückungsschicht gebildet wird, umfasst einen Schritt, bei dem ein in Bezug auf die Dickenrichtung der Siliciumcarbid-Schicht 20 schräger Ionenstrahl emittiert wird. Dadurch ist es möglich, zu bewirken, dass der Ionenstrahl die seitliche Oberfläche des Gate-Grabens 6 ausreichend erreicht.
  • Der Schritt, bei dem die Verarmungsunterdrückungsschicht 8 gebildet wird, umfasst bevorzugt einen Schritt, bei dem der Ionenstrahl unter einem ersten Ionenstrahlwinkel (einem Winkel, der flacher als jener ist, der durch den gestrichelten Pfeil in 10 gekennzeichnet ist) emittiert wird, wobei lediglich der Bereich der seitlichen Oberfläche des Gate-Grabens 6, der sich entfernt von dem Bodenbereich des Gate-Grabens 6 befindet, dem Ionenstrahl ausgesetzt wird, und umfasst einen weiteren Schritt, bei dem der Ionenstrahl unter einem zweiten Ionenstrahlwinkel (einem Winkel, der steiler als jener ist, der durch den gestrichelten Pfeil in 10 gekennzeichnet ist) emittiert wird, wobei der Bereich, der den Bodenbereich und die seitliche Oberfläche des Gate-Grabens 6 umfasst, dem Ionenstrahl ausgesetzt wird.
  • Unter der Annahme, dass ein Ionenstrahlwinkel, bei dem eine Grenze zwischen der seitlichen Oberfläche und dem Bodenbereich des Gate-Grabens 6 dem Ionenstrahl ausgesetzt wird und der Bodenbereich des Gate-Grabens 6 dem Ionenstrahl nicht ausgesetzt wird, mit anderen Worten, ein Winkel, der durch den gestrichelten Pfeil in 10 gekennzeichnet ist, ein dritter Ionenstrahlwinkel ist, liegt die Differenz bevorzugter zwischen dem dritten Ionenstrahlwinkel und jedem von dem ersten Ionenstrahlwinkel und dem zweiten Ionenstrahlwinkel innerhalb von 15°.
  • Dadurch wird verhindert, dass die Donatoren übermäßig in den Bodenbereich des Gate-Grabens 6 implantiert werden. Daher ist es möglich, eine übermäßige Reduktion der effektiven Störstellenkonzentration der Grabenboden-Schutzschicht 7 mit dem p-Typ zu vermeiden, die auf dem Bodenbereich des Gate-Grabens 6 angeordnet ist.
  • Variationen
  • Bei der vorstehenden Beschreibung weist die Zellenstruktur eine Streifenform auf, wie in 2 gezeigt. Die Zellenstruktur ist jedoch nicht auf die Streifenform beschränkt.
  • 16 ist ein Teilquerschnitt, der eine erste Variation gemäß 2 zeigt. Bei der vorliegenden Variation weist die Zellenstruktur eine Gitter-Anordnung auf. Ferner weist die vorliegende Variation auch eine Struktur auf, die dem gleichen Querschnitt wie jenem gemäß 1 entspricht, und im Querschnitt gibt es eine Vielzahl von Gate-Gräben 6. Wenngleich die Zellen in der vertikalen Richtung und der horizontalen Richtung in 16 ausgerichtet sind, ist es des Weiteren nicht immer notwendig, dass die Zellen ausgerichtet sind. Ferner ist die Form der Zelle nicht auf ein Quadrat beschränkt, sondern kann irgendeines von weiteren Vierecken, wie beispielsweise ein Rechteck oder dergleichen, oder ein anderes Polygon als ein Viereck sein. Die Ecke des Polygons kann eine Krümmung aufweisen.
  • 17 ist ein Teilquerschnitt, der eine zweite Variation gemäß 2 zeigt. Bei der vorliegenden Variation sind die Verarmungsunterdrückungsschichten 8 in einer inselförmigen Konfiguration angeordnet. Eine derartige Anordnung kann durch Strukturieren mittels einer Photolithographie gebildet werden.
  • Bei diesen Variationen kann das Struktur-Layout der Grabenboden-Schutzschicht 7 (1) das gleiche wie jenes des Gate-Grabens 6 sein, wenngleich sich die Breiten derselben unterscheiden können. Ferner sind die Verarmungsunterdrückungsschichten 8 so angeordnet, dass der Gate-Graben 6 sandwichartig angeordnet ist. Ferner kann das Struktur-Layout des Source-Bereichs 3 (1) ebenfalls das gleiche wie jenes der Verarmungsunterdrückungsschicht 8 sein, wenngleich sich die Breiten derselben unterscheiden können.
  • Zusätzliche Anmerkungen
  • Wenngleich die vorstehende Beschreibung in Bezug auf den MOSFET angegeben wird, ist die Siliciumcarbid-Halbleitereinheit nicht auf den MOSFET beschränkt.
  • Zum Beispiel kann es sich bei der Siliciumcarbid-Halbleitereinheit um einen IGBT handeln. Wenngleich die Drift-Schicht 2 und das Substrat 1 (Pufferschicht) bei dem vorstehend beschriebenen MOSFET 71 den gleichen Leitfähigkeitstyp aufweisen, kann der IGBT erhalten werden, wenn der Leitfähigkeitstyp des Substrats 1 in einen abgeändert wird, der sich von jenem der Drift-Schicht 2 unterscheidet. Insbesondere wird bei der Struktur gemäß 1 eine Struktur des IGBT erhalten, wenn der Leitfähigkeitstyp des Substrats in einen p-Typ anstelle eines n-Typs abgeändert wird. In diesem Fall entsprechen der Source-Bereich 3 und die Source-Elektrode 11 in dem MOSFET 71 einem Emitter-Bereich beziehungsweise einer Emitter-Elektrode in dem IGBT, und die Drain-Elektrode 12 in dem MOSFET 71 entspricht einer Kollektor-Elektrode. Ferner ist das Verfahren zur Erzielung des IGBT nicht auf das vorstehend beschriebene beschränkt.
  • Es kann zum Beispiel ein Verfahren geben, bei dem eine Halbleiterschicht vom n-Typ auf einem Substrat vom n-Typ gebildet wird, eine Kollektor-Schicht vom p-Typ auf der Halbleiterschicht vom n-Typ gebildet wird und dann das Substrat vom n-Typ entfernt wird. Dadurch wird eine Mehrschichtstruktur erhalten, die aus der Halbleiterschicht vom n-Typ und der Kollektor-Schicht vom p-Typ besteht. Danach wird der IGBT erhalten, indem Schritte ähnlich jenen bei der vorliegenden bevorzugten Ausführungsform an dem Mehrschicht-Körper durchgeführt werden.
  • Als Gate-Isolierschicht kann eine andere Schicht als eine Oxidschicht verwendet werden. Daher kann es sich bei der Siliciumcarbid-Halbleitereinheit um einen anderen MISFET (Metall-Isolator-Halbleiter-Feldeffekttransistor) als den MOSFET handeln.
  • Wenngleich ferner vorstehend der Fall beschrieben ist, bei dem der n-Typ als der erste Leitfähigkeitstyp verwendet wird und der p-Typ als der zweite Leitfähigkeitstyp verwendet wird, können diese Leitfähigkeitstypen ausgetauscht werden. In diesem Fall werden die Begriffe „Donator“ und „Akzeptor“ bei der vorstehenden Beschreibung jeweils durch den anderen ersetzt.
  • Des Weiteren können die Inhalte der vorstehend beschriebenen zusätzlichen Anmerkungen bei jeder der weiteren, nachstehend beschriebenen bevorzugten Ausführungsformen angewendet werden.
  • Zweite bevorzugte Ausführungsform
  • 18 ist ein Teilquerschnitt, der eine Struktur eines MOSFET 72 (einer Siliciumcarbid-Halbleitereinheit) gemäß der zweiten bevorzugten Ausführungsform der vorliegenden Erfindung schematisch zeigt. Bei dem MOSFET 72 weist die Siliciumcarbid-Schicht 20 einen Bereich 19 mit hoher Störstellenkonzentration auf. Der Bereich 19 mit hoher Störstellenkonzentration ist in der Tiefenrichtung zwischen dem Body-Bereich 5 und der Verarmungsunterdrückungsschicht 8 und in Kontakt mit der Drift-Schicht 2 angeordnet. Der Bereich 19 mit hoher Störstellenkonzentration weist den n-Typ auf und weist eine Donator-Konzentration auf, die höher als jene der Drift-Schicht 2 ist.
  • Die Donator-Konzentration des Bereichs 19 mit hoher Störstellenkonzentration beträgt 1 × 1015 cm-3 bis 1 × 1019 cm-3. Auch in dem Fall, in dem der Bereich 19 mit hoher Störstellenkonzentration wie bei der vorliegenden bevorzugten Ausführungsform angeordnet ist, ist der Bereich 19 mit hoher Störstellenkonzentration flacher als die Verarmungsunterdrückungsschicht 8 ausgebildet, so dass die Drift-Schicht 2 ähnlich wie bei der ersten bevorzugten Ausführungsform zwischen den Verarmungsunterdrückungsschichten 8 eingefügt ist.
  • Die Donator-Konzentration des Bereichs 19 mit hoher Störstellenkonzentration kann in einer Richtung parallel zu der Bodenfläche des Gate-Grabens 6 (in der horizontalen Richtung in 18) in der gleichen Tiefe von der Oberfläche der Siliciumcarbid-Schicht 20 aus anders als jene der Verarmungsunterdrückungsschicht 8 im Wesentlichen gleichmäßig sein. Der Bereich 19 mit hoher Störstellenkonzentration ist in der vorstehenden Richtung zwischen den Verarmungsunterdrückungsschichten 8 ausgebildet.
  • Ferner kann ein Struktur-Layout des Bereichs 19 mit hoher Störstellenkonzentration entsprechend der Zellenstruktur eine Streifenform oder eine Inselform aufweisen. Als eine Variation kann eine Struktur verwendet werden, bei welcher der Bereich 19 mit hoher Störstellenkonzentration nicht in dem mittleren Bereich zwischen den Gate-Gräben 6 ausgebildet ist.
  • 19 ist ein Teilquerschnitt, der einen Schritt eines Verfahrens zur Herstellung des MOSFET 72 schematisch zeigt. Indem der in dieser Figur gezeigte Schritt anstelle des Schritts gemäß 7 (bei der ersten bevorzugten Ausführungsform) durchgeführt wird, wird der MOSFET 72 erhalten.
  • Da ferner andere Bauelemente als die vorstehenden nahezu identisch mit jenen bei der vorstehend beschriebenen ersten bevorzugten Ausführungsform oder den Variationen derselben sind, sind identische oder entsprechende Bauelemente mit den gleichen Bezugszeichen dargestellt, und eine erneute Beschreibung in Bezug auf diese wird weggelassen.
  • Gemäß der zweiten bevorzugten Ausführungsform wird die Ausdehnung der Verarmungsschicht von dem Body-Bereich 5 aus durch Anordnen des Bereichs 19 mit hoher Störstellenkonzentration unterdrückt. Der EIN-Widerstand kann dadurch weiter verringert werden. Der Bereich 19 mit hoher Störstellenkonzentration weist außerdem eine Funktion dahingehend auf, einen Strom zu verteilen. Mit dieser Funktion kann der EIN-Widerstand weiter reduziert werden.
  • Wird ferner in dem MOSFET 70 (12) des Vergleichsbeispiels lediglich der Bereich 19 mit hoher Störstellenkonzentration zusätzlich angeordnet, ist ein Effekt in Bezug auf eine Reduktion der Durchschlagspannung groß, und es ist schwierig, eine Kompatibilität zwischen einer Erhöhung der Durchschlagspannung und einer Verringerung des EIN-Widerstands zu erzielen. Durch Kombinieren des Bereichs 19 mit hoher Störstellenkonzentration mit der Verarmungsunterdrückungsschicht 8 wie bei der vorliegenden bevorzugten Ausführungsform kann die vorstehende Kompatibilität erzielt werden.
  • Dritte bevorzugte Ausführungsform
  • 20 ist eine Ansicht, die eine Struktur eines MOSFET 73 (einer Siliciumcarbid-Halbleitereinheit) gemäß der dritten bevorzugten Ausführungsform der vorliegenden Erfindung schematisch zeigt, und ist außerdem ein Teilquerschnitt entlang einer Linie XX-XX in 21. 21 ist ein Teilquerschnitt entlang einer Linie XXI-XXI in 20 und ist außerdem eine Ansicht, die einem Struktur-Layout der Grabenboden-Schutzschicht 7 und der Verarmungsunterdrückungsschicht 8 in einer Draufsicht entspricht. Bei dem MOSFET 73 weist der Bodenbereich des Gate-Grabens 6 einen geschützten Bereich 63 auf, der mit der Grabenboden-Schutzschicht 7 versehen ist, und weist einen nicht geschützten Bereich 64 auf, der nicht mit der Grabenboden-Schutzschicht 7 versehen ist.
  • Wie in 21 gezeigt, ist bei der vorliegenden bevorzugten Ausführungsform eine Mehrzahl von Gate-Gräben 6 angeordnet, die in Streifen angeordnet sind, die sich jeweils in der longitudinalen Richtung (der horizontalen Richtung in dieser Figur) erstrecken. In einem Querschnitt orthogonal zu der longitudinalen Richtung, d.h. in 20, sind der geschützte Bereich 63 und der nicht geschützte Bereich 64 auf einer Mehrzahl von Bodenbereichen der Mehrzahl von Gate-Gräben 6 periodisch angeordnet.
  • Wie in 20 gezeigt, ist zum Beispiel jeder von dem geschützten Bereich 63 und dem nicht geschützten Bereich 64 in einem in Bezug auf jenen des Gate-Grabens 6 zweifachen Zyklus angeordnet. Mit anderen Worten, der geschützte Bereich 63 und der nicht geschützte Bereich 64 sind abwechselnd angeordnet. Die seitliche Oberfläche des Gate-Grabens 6 weist einen Bereich auf, der sich von dem geschützten Bereich 63 aus erstreckt und mit der Verarmungsunterdrückungsschicht 8 versehen ist, und weist einen weiteren Bereich auf, der sich von dem nicht geschützten Bereich 64 aus erstreckt und mit der Verarmungsunterdrückungsschicht 8 versehen ist.
  • 22 ist eine Ansicht, die dem Struktur-Layout der Grabenboden-Schutzschicht 7 und der Verarmungsunterdrückungsschicht 8 in einer Draufsicht entspricht und die eine Variation gemäß 21 zeigt. Bei der vorliegenden Variation ist der geschützte Bereich 63 in einem Querschnitt orthogonal zu der longitudinalen Richtung (einem Querschnitt entlang einer Linie CSa-CSa in 22) auf sämtlichen der Mehrzahl von Bodenbereichen der Mehrzahl von Gate-Gräben 6 angeordnet. In einem anderen Querschnitt orthogonal zu der longitudinalen Richtung (einem Querschnitt entlang einer Linie CSb-CSb in 22) ist der nicht geschützte Bereich 64 auf sämtlichen der Mehrzahl von Bodenbereichen der Mehrzahl von Gate-Gräben 6 angeordnet. Mit anderen Worten, in dem Querschnitt entlang der Linie CSb-CSb ist auf jedem der Mehrzahl von Bodenbereichen der Mehrzahl von Gate-Gräben 6 kein geschützter Bereich 63 angeordnet.
  • Bei einem Verfahren zur Herstellung des MOSFET 73 werden zunächst die gleichen Schritte wie jene durchgeführt, die bei der ersten bevorzugten Ausführungsform in den 6 bis 8 gezeigt sind. Als Nächstes wird die Siliciumoxid-Schicht 16 entfernt. Wie unter Bezugnahme auf 23 ersichtlich, wird als Nächstes eine Implantationsmaske 15P gebildet. Die Implantationsmaske 15P weist ein Struktur-Layout auf, um den geschützten Bereich 63 freizulegen und den nicht geschützten Bereich 64 abzudecken.
  • Als Nächstes wird die Grabenboden-Schutzschicht 7 durch Ionenimplantation unter Verwendung der Implantationsmaske 15P gebildet. Als Nächstes wird die Implantationsmaske 15P entfernt. Danach werden die gleichen Schritte wie jene durchgeführt, die bei der ersten bevorzugten Ausführungsform in 10 und der folgenden Figur gezeigt sind, um dadurch den MOSFET 73 zu erhalten.
  • Da ferner andere Bauelemente als die vorstehenden nahezu identisch mit jenen bei der ersten und zweiten bevorzugten Ausführungsform oder den Variationen derselben sind, die vorstehend beschrieben werden, sind identische oder entsprechende Bauelemente durch die gleichen Bezugszeichen dargestellt, und eine erneute Beschreibung derselben wird weggelassen. Gemäß der dritten bevorzugten Ausführungsform wird der JFET-Widerstand durch Anordnen des Verarmungsunterdrückungsschicht 8 in dem Bereich weiter verringert, in dem der JFET-Widerstand von Hause aus niedrig ist, da die Grabenboden-Schutzschicht 7 nicht angeordnet ist. Dadurch wird eine weitere Verringerung des EIN-Widerstands ermöglicht.
  • Vierte bevorzugte Ausführungsform
  • Struktur
  • 24 ist eine Ansicht, die eine Struktur eines MOSFET 74 (einer Siliciumcarbid-Halbleitereinheit) gemäß der vierten bevorzugten Ausführungsform der vorliegenden Erfindung zeigt, und ist außerdem ein Teilquerschnitt entlang einer Linie XXIV-XXIV in 25. 25 ist ein Teilquerschnitt entlang einer Linie XXV-XXV in 24 und ist außerdem eine Ansicht, die einem Struktur-Layout des Gate-Grabens und der Verarmungsunterdrückungsschicht in einer Draufsicht entspricht.
  • In dem MOSFET 74 weist die seitliche Oberfläche des Gate-Grabens 6 einen ersten seitlichen Oberflächenbereich 61 und einen zweiten seitlichen Oberflächenbereich 62 auf, die eine Ebenenrichtung aufweist, die sich von jener des ersten seitlichen Oberflächenbereichs 61 unterscheidet. Hier bezieht sich „unterschiedliche Ebenenrichtung“ auf eine Ebenenrichtung, die kristallographisch nicht äquivalent ist.
  • Insbesondere in einem exemplarischen Fall, der in 24 gezeigt ist, liegen der erste seitliche Oberflächenbereich 61 und der zweite seitliche Oberflächenbereich 62 einander gegenüber. In der Verarmungsunterdrückungsschicht 8 unterscheiden sich die Breite d1 eines Bereichs, der auf dem ersten seitlichen Oberflächenbereich 61 angeordnet ist, und die Breite d2 eines Bereichs voneinander, der auf dem zweiten seitlichen Oberflächenbereich 62 angeordnet ist.
  • Die vorstehende Struktur wird erhalten, indem zumindest eine von der Energie und der Menge an Störstellen geändert wird, die bei der Ionenimplantation zwischen der Bildung eines Bereichs der Verarmungsunterdrückungsschicht 8, der auf dem ersten seitlichen Oberflächenbereich 61 angeordnet wird, und der Bildung eines weiteren Bereichs der Verarmungsunterdrückungsschicht 8 implantiert werden, der auf dem zweiten seitlichen Oberflächenbereich 62 angeordnet wird. Als weiteres Verfahren kann ein Kanaleffekt verwendet werden, bei dem es sich um einen Effekt in Bezug auf eine Änderung der Implantationstiefe in Übereinstimmung mit der Ebenenrichtung handelt.
  • Da ferner andere Bauelemente als die vorstehenden nahezu identisch mit jenen bei der ersten bis dritten Ausführungsform oder den Variationen derselben sind, die vorstehend beschrieben sind, sind die identischen oder entsprechenden Bauelemente durch die gleichen Bezugszeichen dargestellt, und eine erneute Beschreibung derselben wird weggelassen.
  • Effekte
  • Gemäß der vierten bevorzugten Ausführungsform kann eine Schwankung der Kanal-Charakteristik aufgrund des Unterschieds der Ebenenrichtung auf der seitlichen Oberfläche des Gate-Grabens 6 unterbunden werden, indem die Breite der Verarmungsunterdrückungsschicht 8 gesteuert wird. Daher ist es möglich, die Kompromiss-Beziehung zwischen dem EIN-Widerstand und der Durchschlagspannung zu verbessern. Im Folgenden wird die Unterbindung der Schwankung der Kanal-Charakteristik spezifischer beschrieben.
  • Auf der oberen Oberfläche des Substrats 1, bei dem es sich um ein einkristallines Siliciumcarbid-Substrat handelt, ist in den meisten Fällen ein Versatzwinkel gegeben. In diesem Fall weisen der erste seitliche Oberflächenbereich 61 und der zweite seitliche Oberflächenbereich 62 in dem Gate-Graben 6, die einander gegenüberliegen, unterschiedliche Ebenenrichtungen auf, auch wenn diese Bereiche parallel zueinander sind. Auch wenn kein Versatzwinkel gegeben ist, ist eine Seitenwand mit Bereichen angeordnet, die in Abhängigkeit von der Struktur des Gate-Grabens 6 unterschiedliche Ebenenrichtungen aufweisen. Wenn sich die Ebenenrichtungen unterscheiden, unterscheiden sich üblicherweise die Elektronenbeweglichkeiten.
  • Es wird zum Beispiel angenommen, dass die Elektronenbeweglichkeit des ersten seitlichen Oberflächenbereichs 61 relativ gering ist und die Elektronenbeweglichkeit des zweiten seitlichen Oberflächenbereichs 62 relativ hoch ist. In diesem Fall tritt ein Unterschied in der Stromdichte auf, wenn eine Kanalstruktur einfach durch Verwenden dieser Bereiche gebildet wird (mit anderen Worten, wenn die Kanalstruktur symmetrisch ausgebildet ist, wie in 1 gezeigt). Insbesondere weist der zweite seitliche Oberflächenbereich 62 die Tendenz auf, eine größere Menge an Strom zu führen. Dies ist für die Erzielung eines MOSFET mit einem niedrigen EIN-Widerstand und einer hohen Durchschlagspannung nicht bevorzugt.
  • Gemäß der vorliegenden bevorzugten Ausführungsform ist die Verarmungsunterdrückungsschicht 8 auf dem ersten seitlichen Oberflächenbereich 61 mit einer Breite d1 und auf dem zweiten seitlichen Oberflächenbereich 62 mit einer Breite d2 angeordnet, und die Breite d1 ist größer als die Breite d2 festgelegt. In der Nähe des ersten seitlichen Oberflächenbereichs 61 wird die Breite des Bereichs mit niedrigem Widerstand dadurch noch größer, und daher wird der Drift-Widerstand niedriger. Mit anderen Worten, die niedrigere Elektronenbeweglichkeit wird kompensiert. Daher ist es möglich, die Schwankung der Kanal-Charakteristik aufgrund des Unterschieds in der Ebenenrichtung auf der seitlichen Oberfläche des Gate-Grabens 7 zu unterbinden.
  • Variationen
  • Wenngleich vorstehend der Fall beschrieben wird, in dem die Relation Breite d1 > Breite d2 > 0 gilt, kann es einen Fall geben, in dem die Relation Breite d1 > Breite d2 =0 gilt. Insbesondere kann die Verarmungsunterdrückungsschicht 8 auf dem ersten seitlichen Oberflächenbereich 61 angeordnet sein, und es ist möglich, dass sie auf dem zweiten seitlichen Oberflächenbereich 62 nicht angeordnet ist. Mit anderen Worten, es ist möglich, dass die Verarmungsunterdrückungsschicht 8 nur auf dem ersten seitlichen Oberflächenbereich 61 angeordnet ist.
  • Eine derartige Struktur ist besonders für einen Fall effektiv, in dem die Elektronenbeweglichkeit des ersten seitlichen Oberflächenbereichs 61 geringer als jene des zweiten seitlichen Oberflächenbereichs 62 ist, oder für einen anderen Fall, in dem der erste seitliche Oberflächenbereich 61 als ein Kanal genutzt wird und der zweite seitliche Oberflächenbereich 62 nicht als ein Kanal genutzt wird. Auch in einer derartigen Struktur ist des Weiteren die Drift-Schicht 2 zwischen der seitlichen Oberfläche der Verarmungsunterdrückungsschicht 8, die auf dem einen eines Paars von benachbarten Gate-Gräben 6 angeordnet ist, und jener eingefügt, die auf dem anderen angeordnet ist.
  • Wenngleich sich die Breite d1 der Verarmungsunterdrückungsschicht 8 und die Breite d2 derselben in der einen Richtung (der vertikalen Richtung in 25) senkrecht zu der Ausdehnungsrichtung der Streifenform voneinander unterscheiden, welche die Zellenstruktur in dem vorstehend beschriebenen MOSFET 74 bildet, kann bewirkt werden, dass sich die Breiten der Verarmungsunterdrückungsschicht 8 in zwei oder mehr Richtungen unterscheiden. Wie zum Beispiel in 26 gezeigt, können die Breiten der Verarmungsunterdrückungsschicht 8 in zwei Richtungen (der vertikalen Richtung und der horizontalen Richtung in dieser Figur) senkrecht zu der Ausdehnungsrichtung der Gitterform, welche die Zellenstruktur bildet, unterschiedlich gestaltet werden.
  • Wenngleich ferner die Breiten der Verarmungsunterdrückungsschicht 8 bei der vorstehenden Beschreibung unterschiedlich gestaltet werden, kann bewirkt werden, dass zumindest eine der Strukturen der Verarmungsunterdrückungsschicht 8 in Bezug auf die Breiten, die Donator-Konzentrationen, die Tiefen und dergleichen unterschiedlich sind.
  • Zum Beispiel kann bewirkt werden, dass sich eine Peak-Donator-Konzentration (eine Peak-Konzentration von Störstellen mit dem ersten Leitfähigkeitstyp) in einem Bereich der Verarmungsunterdrückungsschicht 8, der auf dem ersten seitlichen Oberflächenbereich 61 angeordnet ist, und eine Peak-Donator-Konzentration in einem anderen Bereich der Verarmungsunterdrückungsschicht 8 voneinander unterscheiden, der auf dem zweiten seitlichen Oberflächenbereich 62 angeordnet ist.
  • Alternativ kann bewirkt werden, dass sich eine Verteilung der Donator-Konzentration in der Tiefenrichtung eines Bereichs der Verarmungsunterdrückungsschicht 8, der auf dem ersten seitlichen Oberflächenbereich 61 angeordnet ist, und eine Verteilung der Donator-Konzentration in der Tiefenrichtung eines anderen Bereichs der Verarmungsunterdrückungsschicht 8 voneinander unterscheiden, der auf dem zweiten seitlichen Oberflächenbereich 62 angeordnet ist.
  • Als weitere Alternative kann bewirkt werden, dass sich eine Verteilung der Breite in der Tiefenrichtung eines Bereichs der Verarmungsunterdrückungsschicht 8, der auf dem ersten seitlichen Oberflächenbereich 61 angeordnet ist, und eine Verteilung der Breite in der Tiefenrichtung eines anderen Bereichs der Verarmungsunterdrückungsschicht 8 voneinander unterscheiden, der auf dem zweiten seitlichen Oberflächenbereich 62 angeordnet ist.
  • Fünfte bevorzugte Ausführungsform
  • Struktur
  • 27 ist ein Ansicht, die eine Struktur eines MOSFET 75 (einer Siliciumcarbid-Halbleitereinheit) gemäß der fünften bevorzugten Ausführungsform der vorliegenden Erfindung schematisch zeigt, und ist außerdem ein Teilquerschnitt entlang einer Linie XXV-XXV in 28. 28 ist ein Teilquerschnitt entlang einer Linie XXVII-XXVII in 27 und ist außerdem eine Ansicht, die einem Struktur-Layout des Gate-Grabens 6, eines Kontaktgrabens 60 und der Verarmungsunterdrückungsschicht 8 in einer Draufsicht entspricht.
  • In dem MOSFET 75 ist der Kontaktgraben 60, der bis zu der Grabenboden-Schutzschicht 7 reicht, in der Siliciumcarbid-Schicht 20 angeordnet. Die Source-Elektrode 11 befindet sich durch den Kontaktgraben 60 in einem ohmschen Kontakt mit der Grabenboden-Schutzschicht 7.
  • Die Verarmungsunterdrückungsschicht 8 weist einen Bereich auf, der zwischen einer seitlichen Oberfläche des Kontaktgrabens 60 und der Drift-Schicht 2 angeordnet ist. Dieser Bereich erstreckt sich von dem unteren Bereich des Body-Bereichs 5 bis zu einer Position tiefer als ein Bodenbereich des Kontaktgrabens 60, wie in 27 gezeigt. Die seitliche Oberfläche des Kontaktgrabens 60 kann einen ersten seitlichen Oberflächenbereich 66 und einen zweiten seitlichen Oberflächenbereich 67 aufweisen, der eine Ebenenrichtung aufweist, die sich von jener des ersten seitlichen Oberflächenbereichs 66 unterscheidet, wie in 28 gezeigt. Die Verarmungsunterdrückungsschicht 8 ist auf dem ersten seitlichen Oberflächenbereich 66 angeordnet, und die Verarmungsunterdrückungsschicht 8 ist nicht auf dem zweiten seitlichen Oberflächenbereich 67 angeordnet.
  • Wie auf der seitlichen Oberfläche des Gate-Grabens 6 sind die Gate-Isolierschicht 9 und die Gate-Elektrode 10 teilweise oder insgesamt auf der seitlichen Oberfläche des Kontaktgrabens 60 angeordnet. Zumindest ein Bereich der seitlichen Oberfläche des Kontaktgrabens 60 kann dadurch als ein Kanal verwendet werden. Innerhalb des Kontaktgrabens 60 sind die Gate-Elektrode 10 und die Source-Elektrode 11 durch die Zwischenisolierschicht 16 voneinander getrennt.
  • Die Zwischenisolierschicht 16 weist ein Schutzschicht-Kontaktloch 18 auf, durch das die Source-Elektrode 11 mit der Grabenboden-Schutzschicht 7 verbunden ist.
  • Daher weist der MOSFET 75 einen Elementbereich 31 auf, der mit der Gate-Elektrode 10 und einem Schutzschicht-Kontaktbereich 32 versehen ist, der in einer Draufsicht mit dem Schutzschicht-Kontaktloch 18 versehen ist.
  • Da ferner andere Bauelemente als die vorstehenden nahezu identisch mit jenen bei der ersten bis vierten bevorzugten Ausführungsform oder den Variationen derselben sind, die vorstehend beschrieben sind, sind identische oder entsprechende Bauelemente durch die gleichen Bezugszeichen dargestellt, und eine erneute Beschreibung in Bezug auf diese wird weggelassen.
  • Effekte
  • Gemäß der fünften bevorzugten Ausführungsform befindet sich die Source-Elektrode 11 in einem ohmschen Kontakt mit der Grabenboden-Schutzschicht 7. Das Potential der Grabenboden-Schutzschicht 7 ist bei jenem der Source-Elektrode 11 festgehalten, so dass es dadurch stabilisiert ist. Daher kann die Schaltgeschwindigkeit des MOSFET 75 erhöht werden. Mit anderen Worten, auch bei einem Schaltbetrieb mit hoher Geschwindigkeit kann der Effekt in Bezug auf eine Erhöhung der Durchschlagspannung durch die Grabenboden-Schutzschicht 7 ausreichend hervorgerufen werden.
  • Ferner wird die elektrische Feldstärke an dem Bodenbereich des Kontaktgrabens 60, der zur Erzielung des vorstehenden Kontakts angeordnet ist, durch die Grabenboden-Schutzschicht 7 reduziert. Dadurch ist es möglich, die Reduktion der Durchschlagspannung aufgrund nicht nur des Gate-Grabens 6, sondern auch des Kontaktgrabens 60 zu unterbinden.
  • Die Verarmungsunterdrückungsschicht 8 weist einen Bereich auf, der zwischen der seitlichen Oberfläche des Kontaktgrabens 60 und der Drift-Schicht 2 angeordnet ist, und dieser Bereich erstreckt sich von dem unteren Bereich des Body-Bereichs 5 bis zu einer Position tiefer als der Bodenbereich des Kontaktgrabens 60. Mit dieser Struktur kann die Ausdehnung der Verarmungsschicht von der Grabenboden-Schutzschicht 7 in der Nähe des Bodenbereichs des Kontaktgrabens 60 durch die Verarmungsunterdrückungsschicht 8 unterdrückt werden. Daher wird der JFET-Widerstand in der Nähe des Kontaktgrabens 60 verringert. Daher ist es möglich, den EIN-Widerstand des MOSFET 75 weiter zu verringern.
  • Die seitliche Oberfläche des Kontaktgrabens 60 kann den ersten seitlichen Oberflächenbereich 66, der mit der Verarmungsunterdrückungsschicht 8 versehen ist, und den zweiten seitlichen Oberflächenbereich 67 aufweisen, der eine Ebenenrichtung aufweist, die sich von jener des ersten seitlichen Oberflächenbereichs 66 unterscheidet, und der nicht mit der Verarmungsunterdrückungsschicht 8 versehen ist. Gemäß den Charakteristika der Ebenenrichtung ist die Verarmungsunterdrückungsschicht 8 dadurch nur auf einem Bereich der seitlichen Oberfläche des Kontaktgrabens 60 angeordnet.
  • Daher ist es möglich, eine Erhöhung der elektrischen Feldstärke aufgrund der Verarmungsunterdrückungsschicht 8 in der Nähe eines Bereichs zu vermeiden, der nicht mit der Verarmungsunterdrückungsschicht 8 versehen ist, während der EIN-Widerstand durch die Verarmungsunterdrückungsschicht 8 effektiv verringert wird. Aus einem Grund ähnlich jenem bei dem vorstehend beschriebenen Fall der fünften bevorzugten Ausführungsform ist es ferner möglich, die Schwankung der Kanal-Charakteristik aufgrund des Unterschieds der Ebenenrichtung auf der seitlichen Oberfläche des Kontaktgrabens 60 zu unterbinden.
  • Insbesondere in dem Fall, in dem sich die Ebenenrichtung des zweiten seitlichen Oberflächenbereichs 67 auf der seitlichen Oberfläche des Kontaktgrabens 60 jeweils von den Ebenenrichtungen auf der seitlichen Oberfläche des Gate-Grabens 6 unterscheidet, können spezielle Überlegungen notwendig sein, um die Reduktion der Durchschlagspannung aufgrund des zweiten seitlichen Oberflächenbereichs 67 zu verhindern. Wie vorstehend beschrieben, ist es möglich, eine derartige Reduktion der Durchschlagspannung zu vermeiden, indem die Verarmungsunterdrückungsschicht 8 nicht auf dem zweiten seitlichen Oberflächenbereich 67 angeordnet wird.
  • Ferner ist die Anordnung der Gate-Gräben 6 nicht auf die Streifen-Anordnung beschränkt, wie in 28 gezeigt, sondern es kann zum Beispiel eine Gitter-anordnung wie in 16 verwendet werden.
  • Sechste bevorzugte Ausführungsform
  • Struktur
  • 29 ist eine Ansicht, die eine Struktur eines MOSFET 76 (einer Siliciumcarbid-Halbleitereinheit) gemäß der sechsten bevorzugten Ausführungsform der vorliegenden Erfindung schematisch zeigt, die einem Struktur-Layout des Gate-Grabens 6 und der Verarmungsunterdrückungsschicht 8 in einer Draufsicht entspricht und außerdem ein Teilquerschnitt entlang einer Linie XXIX-XXIX gemäß 30 ist. 30 ist ein Teilquerschnitt entlang einer Linie XXX-XXX in 29.
  • Bei der vorliegenden bevorzugten Ausführungsform ist eine Mehrzahl von Gate-Gräben 6 angeordnet, die in Streifen angeordnet sind, wobei sich jeder in der longitudinalen Richtung (der horizontalen Richtung in 29) erstreckt. Ferner ist zumindest ein Kreuzungsgraben 65 angeordnet, der sich in einer Richtung erstreckt, die sich mit der longitudinalen Richtung schneidet, und der eine Tiefe aufweist, die gleich jener des Gate-Grabens 6 ist. Der Kreuzungsgraben 65 erstreckt sich bevorzugt in einer Richtung orthogonal zu der longitudinalen Richtung. Der Kreuzungsgraben 65 reicht bis zu einer Position tiefer als der Body-Bereich 5 (30).
  • Die Gate-Isolierschicht 9 weist nicht nur einen Bereich auf, der innerhalb des Gate-Grabens 6 angeordnet ist, sondern weist auch einen Bereich auf, der innerhalb des Kreuzungsgrabens 65 angeordnet ist. Die Gate-Isolierschicht 9 ist dem Body-Bereich 5 und dem Source-Bereich 3 nicht nur innerhalb des Gate-Grabens 6, sondern auch innerhalb des Kreuzungsgrabens 65 zugewandt. Die Gate-Elektrode 10 weist einen Bereich auf, der innerhalb des Kreuzungsgrabens 65 angeordnet ist. Mit dieser Struktur kann eine seitliche Oberfläche des Kreuzungsgrabens 65 als ein Kanal verwendet werden.
  • Die Grabenboden-Schutzschicht 7 weist einen Bereich auf, der auf einem Bodenbereich des Kreuzungsgrabens 65 angeordnet ist.
  • Die seitliche Oberfläche des Kreuzungsgrabens 65 kann mit der Verarmungsunterdrückungsschicht 8 versehen sein und ist möglicherweise nicht mit der Verarmungsunterdrückungsschicht 8 versehen. Mit anderen Worten, die seitliche Oberfläche des Kreuzungsgrabens 65 kann einen Bereich aufweisen, der in dem unteren Bereich des Body-Bereichs 5 nicht mit der Verarmungsunterdrückungsschicht 8 versehen ist. In diesem Fall kann die seitliche Oberfläche des Kreuzungsgrabens 65 einen Bereich aufweisen, der in dem unteren Bereich des Body-Bereichs 5 mit der Drift-Schicht 2 versehen ist.
  • Da ferner andere Bauelemente als die vorstehenden nahezu identisch mit jenen bei der ersten bis fünften bevorzugten Ausführungsform oder den Variationen derselben sind, die vorstehend beschrieben sind, sind identische oder entsprechende Bauelemente mit den gleichen Bezugszeichen dargestellt, und eine erneute Beschreibung in Bezug auf diese wird weggelassen.
  • Effekte
  • Bei den vorstehend beschriebenen jeweiligen Strukturen der ersten bis vierten bevorzugten Ausführungsform oder den Variationen derselben erstreckt sich der Bereich der Gate-Elektrode 10, der innerhalb des Gate-Grabens 6 eingebettet ist, entlang des Gate-Grabens 6 in der longitudinalen Richtung, und die benachbarten Gate-Gräben 6 in einer Richtung orthogonal zu der longitudinalen Richtung sind nicht miteinander verbunden. Gemäß der sechsten bevorzugten Ausführungsform sind diese Gate-Gräben 6 im Gegensatz dazu durch den Bereich der Gate-Elektrode 10, der innerhalb des Kreuzungsgrabens 65 eingebettet ist, miteinander verbunden. Mit dieser Struktur sind die Gate-Elektroden 10 in dem MOSFET 76 in einem Netz angeordnet. Daher kann der interne Gate-Widerstand des MOSFET verringert werden.
  • Ferner kann ein Ungleichgewicht in der Stromverteilung in dem MOSFET unterbunden werden, indem ein Bereich auf zumindest einem Bereich der seitlichen Oberfläche des Kreuzungsgrabens 65 angeordnet wird, der nicht mit der Verarmungsunterdrückungsschicht 8 versehen ist. Dieser Punkt wird nachstehend beschrieben.
  • Aufgrund des Unterschieds in der Ausdehnungsrichtung des Grabens weist die seitliche Oberfläche des Kreuzungsgrabens 65 eine Ebenenrichtung auf, die sich von jener der seitlichen Oberfläche des Gate-Grabens 6 unterscheidet. Aus diesem Grund weisen der Kanal, der von der seitlichen Oberfläche des Gate-Grabens 6 gebildet wird, und jener, der von der seitlichen Oberfläche des Kreuzungsgrabens 65 gebildet wird, aufgrund des Unterschieds in der Ebenenrichtung unterschiedliche elektrische Charakteristika auf.
  • Dadurch kann ein Ungleichgewicht in Bezug auf den Strom innerhalb des MOSFET verursacht werden. In der Nähe des Bereichs der seitlichen Oberfläche des Kreuzungsgrabens 65, der nicht mit der Verarmungsunterdrückungsschicht 8 versehen ist, weist der Kanal einen elektrischen Widerstand auf, der noch höher ist. Dadurch kann verhindert werden, dass der Kanal auf der seitlichen Oberfläche des Kreuzungsgrabens 65 effektiv funktioniert. Daher ist es möglich, das vorstehend beschriebene Ungleichgewicht in Bezug auf den Strom zu unterbinden.
  • Ferner kann die seitliche Oberfläche des Kreuzungsgrabens 65 in dem unteren Bereich des Body-Bereichs 5 einen Bereich aufweisen, der nicht mit der Verarmungsunterdrückungsschicht 8 versehen ist, wie vorstehend beschrieben. Bei einem Ionenimplantationsschritt zur Bildung der Verarmungsunterdrückungsschicht 8 wird dadurch die Notwendigkeit eliminiert, die Ionenimplantation für die gesamte seitliche Oberfläche des Kreuzungsgrabens 65 durchzuführen. Daher ist es möglich, die Anzahl von Ionenimplantationen zu reduzieren.
  • Siebte bevorzugte Ausführungsform
  • 31 ist ein Teilquerschnitt, der eine Struktur eines MOSFET 76 (einer Siliciumcarbid-Halbleitereinheit) gemäß der siebten bevorzugten Ausführungsform der vorliegenden Erfindung schematisch zeigt. Der MOSFET 76 weist den Elementbereich 31, der mit dem Gate-Graben 6 versehen ist, und einen äußeren peripheren Bereich 33 auf, der außerhalb des Elementbereichs 31 angeordnet ist. Ferner weist der Elementbereich 31 die gleiche Struktur wie jene bei der ersten bis vierten Ausführungsform oder den Variationen derselben auf. Des Weiteren kann wie bei der fünften bevorzugten Ausführungsform zusätzlich der Schutzschicht-Kontaktbereich 32 (27) angeordnet sein.
  • Der äußere periphere Bereich 33 ist mit einem äußeren peripheren Graben 68 versehen. Auf zumindest einer von einer seitlichen Oberfläche des äußeren peripheren Grabens 68 und der seitlichen Oberfläche des Gate-Grabens 6, die der seitlichen Oberfläche des äußeren peripheren Grabens 68 zugewandt ist, ist die Verarmungsunterdrückungsschicht 8 nicht angeordnet. In der in 31 gezeigten Struktur ist die Verarmungsunterdrückungsschicht 8 nicht auf jeder der seitlichen Oberflächen angeordnet. Insbesondere ist es bevorzugt, dass die Verarmungsunterdrückungsschicht 8 nicht auf der seitlichen Oberfläche des äußeren peripheren Grabens 68 angeordnet ist.
  • Gemäß der siebten bevorzugten Ausführungsform ist die Verarmungsunterdrückungsschicht 8 auf zumindest einer von der seitlichen Oberfläche des äußeren peripheren Grabens 68 und der seitlichen Oberfläche des Gate-Grabens 6 nicht angeordnet, die der seitlichen Oberfläche des äußeren peripheren Grabens 68 zugewandt ist. Da der äußere periphere Bereich 33 üblicherweise nicht als Strompfad während einer EIN-Zeitspanne verwendet wird, hat dies eine geringe Auswirkung auf den EIN-Widerstand, auch wenn die Verarmungsunterdrückungsschicht 8 nicht darin angeordnet ist. Andererseits ist es in dem äußeren peripheren Bereich 33 möglich, eine Erhöhung des elektrischen Felds aufgrund der Verarmungsunterdrückungsschicht 8 zu unterbinden. Daher ist es ohne irgendeine wesentliche nachteilige Auswirkung auf den EIN-Widerstand möglich, die Durchschlagspannung weiter zu erhöhen.
  • Da insbesondere die seitliche Oberfläche des äußeren peripheren Grabens 68 als Strompfad verwendet wird, gibt es keinen Vorteil durch eine Anordnung der Verarmungsunterdrückungsschicht 8 auf dieser. Daher ist es zur Unterbindung einer Erhöhung der elektrischen Feldstärke an dem Bodenbereich des Grabens bevorzugt, dass die Verarmungsunterdrückungsschicht 8 nicht an der seitlichen Oberfläche des äußeren peripheren Grabens 68 angeordnet ist.
  • Wenngleich bei der ersten bis sechsten bevorzugten Ausführungsform eine Halbleitereinheit (die Siliciumcarbid-Halbleitereinheit) beschrieben wird, die aus Siliciumcarbid gebildet worden ist, bei dem es sich um einen der Halbleiter mit großer Bandlücke handelt, können diese bevorzugten Ausführungsformen zum Beispiel bei Halbleitereinheiten (Halbleitereinheiten mit großer Bandlücke) eingesetzt werden, die auch andere Halbleiter mit großer Bandlücke verwenden, wie beispielsweise ein Material auf der Basis von Galliumnitrid (GaN), Diamant oder dergleichen.
  • Achte bevorzugte Ausführungsform
  • Bei der achten bevorzugten Ausführungsform handelt es sich um einen Fall, in dem die Siliciumcarbid-Halbleitereinheit gemäß irgendeiner der ersten bis siebten bevorzugten Ausführungsform oder der Variationen derselben, die vorstehend beschrieben sind, bei einem Leistungswandler eingesetzt wird. Die vorliegende Erfindung ist nicht auf einen spezifischen Leistungswandler beschränkt, nachstehend wird jedoch als achte bevorzugte Ausführungsform ein Fall beschrieben, bei dem die Siliciumcarbid-Halbleitereinheit für einen Dreiphasen-Wechselrichter verwendet wird.
  • 32 ist ein Blockschaubild, das den Aufbau eines Leistungswandlungssystems schematisch zeigt, bei dem ein Leistungswandler 200 gemäß der achten Ausführungsform der vorliegenden Erfindung verwendet wird.
  • Bei dem Leistungswandler 200 handelt es sich um einen Dreiphasen-Wechselrichter, der zwischen eine Stromversorgung 100 und eine Last 300 geschaltet ist und einen von der Stromversorgung 100 zugeführten Gleichstrom (DC) in einen Wechselstrom (AC) umwandelt und der Last 300 den Wechselstrom zuführt. Der Leistungswandler 200 weist Folgendes auf: eine Hauptwandlerschaltung 201, eine Treiberschaltung 202 sowie eine Steuerschaltung 203.
  • Die Hauptwandlerschaltung 201 weist die vorstehend beschriebene Siliciumcarbid-Halbleitereinheit als ein Schaltelement auf und wandelt den eingegebenen Gleichstrom in einen Wechselstrom um und gibt den Wechselstrom ab. Die Treiberschaltung 202 gibt ein Treibersignal, das jede von den Siliciumcarbid-Halbleitereinheiten als Schaltelement antreibt, an die Siliciumcarbid-Halbleitereinheit aus. Die Steuerschaltung 203 gibt ein Steuersignal, das die Treiberschaltung 202 steuert, an die Treiberschaltung 202 aus.
  • Die Stromversorgung 100 ist eine Gleichstromversorgung und führt dem Leistungswandler 200 den Gleichstrom zu. Die Stromversorgung 100 kann aus einigen verschiedenen Elementen gebildet sein und kann zum Beispiel aus einem Gleichstromsystem, einer Solarbatterie oder einer Speicherbatterie gebildet sein, oder sie kann aus einer Gleichrichterschaltung, die mit einem Wechselstromsystem verbunden ist, oder einem Wechselstrom/Gleichstrom-Wandler gebildet sein. Ferner kann die Stromversorgung 100 aus einem Gleichstrom/Gleichstrom-Wandler gebildet sein, der einen von dem Gleichstromsystem abgegebenen Gleichstrom in einen vorgegebenen elektrischen Strom umwandelt.
  • Bei der Last 300 handelt es sich um einen Drei-Phasen-Elektromotor, der durch den von dem Leistungswandler 200 zugeführten Wechselstrom angetrieben wird. Ferner ist die Last 300 nicht auf eine spezifische Verwendung beschränkt, sondern ist ein Elektromotor, der an irgendeinem von verschiedenen elektrischen Geräten montiert ist, und wird zum Beispiel als ein Elektromotor für ein Hybrid-Fahrzeug, ein Elektrofahrzeug, ein Schienenfahrzeug, einen Fahrstuhl oder eine Klimaanlage verwendet.
  • Im Folgenden wird ein Detail des Leistungswandlers 200 beschrieben. Die Hauptwandlerschaltung 201 weist ein Schaltelement und eine (nicht gezeigte) Rückfluss-Diode auf. Wenn das Schaltelement einen Schaltvorgang durchführt, wandelt die Hauptwandlerschaltung 201 den von der Stromversorgung 100 zugeführten Gleichstrom in einen Wechselstrom um und führt der Last 300 den Wechselstrom zu. Eine spezifische Schaltungskonfiguration der Hauptwandlerschaltung 201 kann irgendeine von verschiedenen Konfigurationen sein, und bei der Hauptwandlerschaltung 201 gemäß der vorliegenden bevorzugten Ausführungsform handelt es sich um eine zweistufige Dreiphasen-Vollbrückenschaltung, und sie kann aus sechs Schaltelementen und sechs Rückfluss-Dioden gebildet sein, die jeweils antiparallel zu den Schaltelementen geschaltet sind.
  • Die sechs Schaltelemente bilden (drei) obere und untere Zweige, in denen jeweils zwei Schaltelemente in Reihe zueinander geschaltet sind, und die oberen und unteren Zweige bilden jeweils drei Phasen (U-Phase, V-Phase und W-Phase) der Vollbrückenschaltung. Dann sind jeweilige Ausgangsanschlüsse der oberen und unteren Zweige, d.h. drei Ausgangsanschlüsse der Hauptwandlerschaltung 201 mit der Last 300 verbunden.
  • Die Treiberschaltung 202 erzeugt die Treibersignale, welche die Schaltelemente der Hauptwandlerschaltung 201 treiben, und führt die Treibersignale jeweiligen Steuerelektroden der Schaltelemente der Hauptwandlerschaltung 201 zu. Insbesondere gibt die Treiberschaltung 202 in Übereinstimmung mit dem Steuersignal von der Steuerschaltung 203, die später beschrieben wird, ein Treibersignal, um das Schaltelement in einen EIN-Zustand zu versetzen, und ein Treibersignal, um das Schaltelement in einen AUS-Zustand zu versetzen, an die Steuerelektrode jedes Schaltelements aus.
  • In einem Fall, in dem das Schaltelement in dem EIN-Zustand gehalten wird, ist das Treibersignal ein Spannungssignal (EIN-Signal) mit einer Schwellenspannung des Schaltelements oder einer höheren Spannung, und in einem Fall, in dem das Schaltelement in dem AUS-Zustand gehalten wird, ist das Treibersignal ein Spannungssignal (AUS-Signal) mit der Schwellenspannung des Schaltelements oder einer niedrigeren Spannung.
  • Die Steuerschaltung 203 steuert das Schaltelement der Hauptwandlerschaltung 201 so, dass der Last 300 ein gewünschter elektrischer Strom zugeführt werden kann. Insbesondere berechnet die Steuerschaltung 203 eine Zeitspanne (EIN-Zeitspanne), in der jedes Schaltelement der Hauptwandlerschaltung 201 in einen EIN-Zustand gelangt, auf der Basis des elektrischen Stroms, welcher der Last 300 zugeführt wird. Zum Beispiel kann die Hauptwandlerschaltung 201 mittels der PWM(Pulsbreitenmodulation)-Steuerung gesteuert werden, bei der die EIN-Zeitspanne des Schaltelements in Übereinstimmung mit der auszugebenden Spannung moduliert wird.
  • Dann gibt die Steuerschaltung 203 an jedem Zeitpunkt einen Steuerbefehl (ein Steuersignal) an die Treiberschaltung 202 aus, um so das EIN-Signal an das Schaltelement auszugeben, das in einen EIN-Zustand zu versetzen ist, und das AUS-Signal an das Schaltelement auszugeben, das in einen AUS-Zustand zu versetzen ist. In Übereinstimmung mit diesem Steuersignal gibt die Treiberschaltung 202 das EIN-Signal oder das AUS-Signal als das Treibersignal an die Steuerelektrode jedes Schaltelements aus.
  • Ein Verfahren zur Herstellung des Leistungswandlers 200 weist die folgenden Schritte auf. Mittels des Verfahrens zur Herstellung der Siliciumcarbid-Halbleitereinheit, das bei der vorstehend beschriebenen ersten bis sechsten bevorzugten Ausführungsform oder den Variationen derselben beschrieben ist, wird die Siliciumcarbid-Halbleitereinheit hergestellt. Dann werden die Hauptwandlerschaltung 201, die diese Siliciumcarbid-Halbleitereinheit aufweist, die Treiberschaltung 202 und die Steuerschaltung 203 gebildet.
  • Gemäß dem Leistungswandler 200 der achten bevorzugten Ausführungsform weist die Hauptwandlerschaltung 201 die Siliciumcarbid-Halbleitereinheit von irgendeiner der ersten bis siebten bevorzugten Ausführungsform oder den Variationen derselben als ein Schaltelement auf. Dadurch ist es möglich, die Reduktion der Durchschlagspannung des Schaltelements zu unterbinden, während der EIN-Widerstand des Schaltelements verringert wird. Daher ist es möglich, die Zuverlässigkeit des Leistungswandlers 200 zu erhöhen, während Leistungsverluste reduziert werden.
  • Wenngleich die vorstehende Beschreibung derart angegeben ist, dass die Verwendung bei dem zweistufigen Dreiphasen-Wechselrichter als ein Beispiel bei der vorliegenden bevorzugten Ausführungsform herangezogen wird, ist die vorliegende Erfindung nicht auf dieses Beispiel beschränkt, sondern kann auf irgendeinen von verschiedenen Leistungswandlern angewendet werden. Wenngleich der Leistungswandler bei der vorliegenden bevorzugten Ausführungsform ein zweistufiger Leistungswandler ist, kann der Leistungswandler ein mehrstufiger Leistungswandler sein, wie beispielsweise ein dreistufiger oder dergleichen.
  • Ferner kann die vorliegende Erfindung in einem Fall, in dem einer einphasigen Last ein elektrischer Strom zugeführt wird, auf einen einphasigen Wechselrichter angewendet werden. Des Weiteren kann die vorliegende Erfindung in einem Fall, in dem einer Gleichstrom-Last oder dergleichen ein elektrischer Strom zugeführt wird, auf einen Gleichstrom/Gleichstrom-Wandler oder einen Wechselstrom/Wechselstrom-Wandler angewendet werden.
  • Ferner ist der Leistungswandler, auf den die vorliegende Erfindung angewendet wird, nicht auf den vorstehend beschriebenen Fall beschränkt, in dem die Last ein Elektromotor ist, sondern kann zum Beispiel als eine Stromversorgungsvorrichtung für irgendeine oder irgendeines von einer elektrischen Entladungsvorrichtung, einer Laserbearbeitungsvorrichtung, einer Induktionskochfeld-Vorrichtung sowie einem kontaktlosen Stromversorgungssystem verwendet werden und kann ferner als ein Energie-Aufbereiter für ein photovoltaisches (PV) Stromerzeugungssystem, ein Stromspeichersystem oder dergleichen verwendet werden.
  • Ferner können die bevorzugten Ausführungsformen gemäß der vorliegenden Erfindung frei kombiniert werden, oder sie können verändert oder dabei Merkmale weggelassen werden, soweit zweckmäßig, ohne von dem Umfang der Erfindung abzuweichen. Obwohl die Erfindung im Detail gezeigt und beschrieben wird, ist die vorstehende Beschreibung in sämtlichen Aspekten nur illustrativ und nicht restriktiv. Daher versteht es sich, dass zahlreiche Modifikationen und Variationen konzipiert werden können, ohne von dem Umfang der Erfindung abzuweichen.
  • Bezugszeichenliste
    • 1
    Substrat
    2
    Drift-Schicht
    3
    Source-Bereich
    4
    Body-Kontaktbereich
    5
    Body-Bereich
    6
    Gate-Graben
    7
    Grabenboden-Schutzschicht
    8
    Verarmungsunterdrückungsschicht
    9
    Gate-Isolierschicht
    10
    Gate-Elektrode
    11
    Source-Elektrode
    12
    Drain-Elektrode
    15
    Siliciumoxid-Schicht
    15P
    Implantationsmaske
    16
    Zwischenisolierschicht
    18
    Schutzschicht-Kontaktloch
    19
    Bereich mit hoher Störstellenkonzentration
    20
    Siliciumcarbid-Schicht (Halbleiterschicht)
    31
    Elementbereich
    32
    Schutzschicht-Kontaktbereich
    33
    äußerer peripherer Bereich
    60
    Kontaktgraben
    61, 66
    erster seitlicher Oberflächenbereich
    62, 67
    zweiter seitlicher Oberflächenbereich
    63
    geschützter Bereich
    64
    nicht geschützter Bereich
    65
    Kreuzungsgraben
    68
    äußerer peripherer Graben
    71 bis 77
    MOSFET (Siliciumcarbid-Halbleitereinheit)
    100
    Stromversorgung
    200
    Leistungswandler
    201
    Hauptwandlerschaltung
    202
    Treiberschaltung
    203
    Steuerschaltung
    300
    Last
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • WO 2012/077617 A1 [0005, 0008]
    • JP 2015072999 A [0007, 0008, 0010, 0107]

Claims (23)

  1. Siliciumcarbid-Halbleitereinheit (71 bis 77), die Folgendes aufweist: - eine Drift-Schicht (2) mit einem ersten Leitfähigkeitstyp, die aus Siliciumcarbid gebildet ist; - einen auf der Drift-Schicht (2) angeordneten Body-Bereich (5) mit einem zweiten Leitfähigkeitstyp, der sich von dem ersten Leitfähigkeitstyp unterscheidet; - einen Source-Bereich (3) mit dem ersten Leitfähigkeitstyp, der auf dem Body-Bereich (5) angeordnet ist; - eine Gate-Isolierschicht (9), die innerhalb zumindest eines Gate-Grabens (6) angeordnet ist, wobei sie bis zu einer Position tiefer als der Body-Bereich (5) reicht und dem Body-Bereich (5) und dem Source-Bereich (3) zugewandt ist, - eine Gate-Elektrode (10), die innerhalb des Gate-Grabens (6) angeordnet ist und dem Body-Bereich (5) zugewandt ist, wobei die Gate-Isolierschicht (9) dazwischen eingefügt ist; - eine Source-Elektrode (11), die mit dem Source-Bereich (3) elektrisch verbunden ist, - eine Grabenboden-Schutzschicht (7) mit dem zweiten Leitfähigkeitstyp, die auf einem Bodenbereich des Gate-Grabens (6) angeordnet ist; und - eine Verarmungsunterdrückungsschicht (8), die zwischen einer seitlichen Oberfläche des Gate-Grabens (6) und der Drift-Schicht (2) angeordnet ist, sich von einem unteren Bereich des Body-Bereichs (5) bis zu einer Position tiefer als der Bodenbereich des Gate-Grabens (6) erstreckt, den ersten Leitfähigkeitstyp aufweist und eine Konzentration von Störstellen mit dem ersten Leitfähigkeitstyp aufweist, die höher als jene der Drift-Schicht (2) ist, wobei sich die Konzentration von Störstellen mit dem ersten Leitfähigkeitstyp der Verarmungsunterdrückungsschicht (8) mit zunehmendem Abstand von der seitlichen Oberfläche des Gate-Grabens (6) verringert.
  2. Siliciumcarbid-Halbleitereinheit (72) nach Anspruch 1, die des Weiteren Folgendes aufweist: - einen Bereich (19) mit hoher Störstellenkonzentration, der in einer Tiefenrichtung zwischen dem Body-Bereich (5) und der Verarmungsunterdrückungsschicht (8) angeordnet ist, sich in Kontakt mit der Drift-Schicht (2) befindet, den ersten Leitfähigkeitstyp aufweist und eine Konzentration von Störstellen mit dem ersten Leitfähigkeitstyp aufweist, die höher als jene der Drift-Schicht (2) ist.
  3. Siliciumcarbid-Halbleitereinheit (71 bis 77) nach Anspruch 1 oder 2, wobei der zumindest eine Gate-Graben (6) eine Mehrzahl von Gate-Gräben (6) aufweist und die Mehrzahl von Gate-Gräben (6) ein Paar von Gate-Gräben (6) aufweist, die in einem Querschnitt benachbart zueinander sind, und wobei die Drift-Schicht (2) einen Bereich aufweist, der sich von einer seitlichen Oberfläche der Verarmungsunterdrückungsschicht (8), die auf dem einen des Paars von Gate-Gräben (6) angeordnet ist, bis zu einer seitlichen Oberfläche der Verarmungsunterdrückungsschicht (8) erstreckt, die auf dem anderen des Paars von Gate-Gräben angeordnet ist.
  4. Siliciumcarbid-Halbleitereinheit (73) nach einem der Ansprüche 1 bis 3, wobei der Bodenbereich des Gate-Grabens (6) einen geschützten Bereich (63), der mit der Grabenboden-Schutzschicht (7) versehen ist, und einen nicht geschützten Bereich (64) aufweist, der nicht mit der Grabenboden-Schutzschicht (7) versehen ist, und wobei seitliche Oberfläche des Gate-Grabens (6) einen Bereich, der sich von dem geschützten Bereich (63) aus erstreckt und mit der Verarmungsunterdrückungsschicht (8) versehen ist, und einen anderen Bereich aufweist, der sich von dem nicht geschützten Bereich (64) aus erstreckt und mit der Verarmungsunterdrückungsschicht (8) versehen ist.
  5. Siliciumcarbid-Halbleitereinheit (73) nach Anspruch 4, wobei der zumindest eine Gate-Graben (6) eine Mehrzahl von Gate-Gräben (6) aufweist, die in Streifen angeordnet sind, die sich jeweils in einer longitudinalen Richtung erstrecken, und wobei der geschützte Bereich (63) und der nicht geschützte Bereich (64) auf einer Mehrzahl von Bodenbereichen der Mehrzahl von Gate-Gräben (6) in einem Querschnitt orthogonal zu der longitudinalen Richtung periodisch angeordnet sind.
  6. Siliciumcarbid-Halbleitereinheit (73) nach Anspruch 4, wobei der zumindest eine Gate-Graben (6) eine Mehrzahl von Gate-Gräben (6) aufweist, die in Streifen angeordnet sind, die sich jeweils in einer longitudinalen Richtung erstrecken, wobei der geschützte Bereich (63) in einem Querschnitt orthogonal zu der longitudinalen Richtung auf sämtlichen einer Mehrzahl von Bodenbereichen der Mehrzahl von Gate-Gräben (6) angeordnet ist, und wobei der nicht geschützte Bereich (64) in einem anderen Querschnitt orthogonal zu der longitudinalen Richtung auf sämtlichen der Mehrzahl von Bodenbereichen der Mehrzahl von Gate-Gräben (6) angeordnet ist.
  7. Siliciumcarbid-Halbleitereinheit (74) nach einem der Ansprüche 1 bis 6, wobei - die seitliche Oberfläche des Gate-Grabens (6) einen ersten seitlichen Oberflächenbereich (61) und einen zweiten seitlichen Oberflächenbereich (62) mit einer Ebenenrichtung aufweist, die sich von jener des ersten seitlichen Oberflächenbereichs (61) unterscheidet, und - sich die Peak-Konzentration von Störstellen mit dem ersten Leitfähigkeitstyp eines Bereichs der Verarmungsunterdrückungsschicht (8), der auf dem ersten seitlichen Oberflächenbereich (61) angeordnet ist, und jene eines anderen Bereichs der Verarmungsunterdrückungsschicht (8) voneinander unterscheiden, der auf dem zweiten seitlichen Oberflächenbereich (62) angeordnet ist.
  8. Siliciumcarbid-Halbleitereinheit (74) nach einem der Ansprüche 1 bis 7, wobei die seitliche Oberfläche des Gate-Grabens (6) einen ersten seitlichen Oberflächenbereich (61) und einen zweiten seitlichen Oberflächenbereich (62) mit einer Ebenenrichtung aufweist, die sich von jener des ersten seitlichen Oberflächenbereichs (61) unterscheidet, und wobei sich die Breite (d1) eines Bereichs der Verarmungsunterdrückungsschicht (8), der auf dem ersten seitlichen Oberflächenbereich (61) angeordnet ist, und die Breite (d2) eines anderen Bereichs der Verarmungsunterdrückungsschicht (8) voneinander unterscheiden, der auf dem zweiten seitlichen Oberflächenbereich (62) angeordnet ist.
  9. Siliciumcarbid-Halbleitereinheit (74) nach einem der Ansprüche 1 bis 8, wobei die seitliche Oberfläche des Gate-Grabens (6) einen ersten seitlichen Oberflächenbereich (61) und einen zweiten seitlichen Oberflächenbereich (62) mit einer Ebenenrichtung aufweist, die sich von jener des ersten seitlichen Oberflächenbereichs (61) unterscheidet, und wobei sich die Verteilung der Konzentration von Störstellen mit dem ersten Leitfähigkeitstyp in der Tiefenrichtung eines Bereichs der Verarmungsunterdrückungsschicht (8), der auf dem ersten seitlichen Oberflächenbereich (61) angeordnet ist, und jene in der Tiefenrichtung eines anderen Bereichs der Verarmungsunterdrückungsschicht (8) voneinander unterscheiden, der auf dem zweiten seitlichen Oberflächenbereich (62) angeordnet ist.
  10. Siliciumcarbid-Halbleitereinheit (74) nach einem der Ansprüche 1 bis 9, wobei die seitliche Oberfläche des Gate-Grabens (6) einen ersten seitlichen Oberflächenbereich (61) und einen zweiten seitlichen Oberflächenbereich (62) mit einer Ebenenrichtung aufweist, die sich von jener des ersten seitlichen Oberflächenbereichs (61) unterscheidet, und wobei sich eine Verteilung der Breite in der Tiefenrichtung eines Bereichs der Verarmungsunterdrückungsschicht (8), der auf dem ersten seitlichen Oberflächenbereich (61) angeordnet ist, und jene in der Tiefenrichtung eines anderen Bereichs der Verarmungsunterdrückungsschicht (8) voneinander unterscheiden, der auf dem zweiten seitlichen Oberflächenbereich (62) angeordnet ist.
  11. Siliciumcarbid-Halbleitereinheit (75) nach einem der Ansprüche 1 bis 10, wobei sich die Source-Elektrode (11) durch einen Kontaktgraben (69), der bis zu der Grabenboden-Schutzschicht (7) reicht, in einem ohmschen Kontakt mit der Grabenboden-Schutzschicht (7) befindet.
  12. Siliciumcarbid-Halbleitereinheit (75) nach Anspruch 11, wobei die Verarmungsunterdrückungsschicht (8) einen Bereich aufweist, der zwischen einer seitlichen Oberfläche des Kontaktgrabens (69) und der Drift-Schicht (2) angeordnet ist und sich von dem unteren Bereich des Body-Bereichs (5) bis zu einer Position tiefer als ein Bodenbereich des Kontaktgrabens (60) erstreckt.
  13. Siliciumcarbid-Halbleitereinheit (75) nach Anspruch 12, wobei die seitliche Oberfläche des Kontaktgrabens (60) einen ersten seitlichen Oberflächenbereich (66), der mit der Verarmungsunterdrückungsschicht (8) versehen ist, und einen zweiten seitlichen Oberflächenbereich (67) mit einer Ebenenrichtung aufweist, die sich von jener des ersten seitlichen Oberflächenbereichs (66) unterscheidet, der nicht mit der Verarmungsunterdrückungsschicht (8) versehen ist.
  14. Siliciumcarbid-Halbleitereinheit (76) nach einem der Ansprüche 1 bis 13, wobei - der zumindest eine Gate-Graben (6) eine Mehrzahl von Gate-Gräben (6) aufweist, die in Streifen angeordnet ist, die sich jeweils in einer longitudinalen Richtung erstrecken, - die Gate-Isolierschicht (9) einen Bereich aufweist, der innerhalb zumindest eines Kreuzungsgrabens (65) angeordnet ist, der sich in einer Richtung erstreckt, die sich mit der longitudinalen Richtung schneidet, und der eine Tiefe aufweist, die gleich jener des Gate-Grabens (6) ist, - die Gate-Elektrode (19) einen Bereich aufweist, der innerhalb des Kreuzungsgrabens (65) angeordnet ist, und - die Grabenboden-Schutzschicht (7) einen Bereich aufweist, der auf einem Bodenbereich des Kreuzungsgrabens (65) angeordnet ist.
  15. Siliciumcarbid-Halbleitereinheit (76) nach Anspruch 14, wobei eine seitliche Oberfläche des Kreuzungsgrabens (65) eine Ebenenrichtung aufweist, die sich von jener der seitlichen Oberfläche des Gate-Grabens (6) unterscheidet, und wobei die seitliche Oberfläche des Kreuzungsgrabens (65) einen Bereich aufweist, der nicht mit der Verarmungsunterdrückungsschicht (8) versehen ist.
  16. Siliciumcarbid-Halbleitereinheit (77) nach einem der Ansprüche 1 bis 15, die einen Elementbereich (31) aufweist, der mit dem Gate-Graben (6) und einem äußeren peripheren Bereich (33) versehen ist, der außerhalb des Elementbereichs (31) angeordnet ist, wobei zumindest eine von einer seitlichen Oberfläche eines äußeren peripheren Grabens (68), der in dem äußeren peripheren Bereich (33) angeordnet ist, und einer seitlichen Oberfläche des Gate-Grabens (6), die der seitlichen Oberfläche des äußeren peripheren Grabens (68) zugewandt ist, nicht mit der Verarmungsunterdrückungsschicht (8) versehen ist.
  17. Leistungswandler (200), der Folgendes aufweist: - eine Hauptwandlerschaltung (201), welche eine Siliciumcarbid-Halbleitereinheit (71 bis 77) nach einem der Ansprüche 1 bis 16 aufweist, um einen eingegebenen elektrischen Strom umzuwandeln und den elektrischen Strom abzugeben; - eine Treiberschaltung (202), um ein Treibersignal, das die Siliciumcarbid-Halbleitereinheit treibt, an die Siliciumcarbid-Halbleitereinheit auszugeben; und - eine Steuerschaltung (203), um ein Steuersignal, das die Treiberschaltung (202) steuert, an die Treiberschaltung (202) auszugeben.
  18. Verfahren zur Herstellung einer Siliciumcarbid-Halbleitereinheit (71 bis 77), das folgende Schritte umfasst: - Bilden einer Halbleiterschicht, die Folgendes aufweist: eine Drift-Schicht (2), die aus Siliciumcarbid gebildet ist und einen ersten Leitfähigkeitstyp aufweist, einen Body-Bereich (5), der auf der Drift-Schicht (2) angeordnet ist und einen zweiten Leitfähigkeitstyp aufweist, der sich von dem ersten Leitfähigkeitstyp unterscheidet, sowie einen Source-Bereich (3), der auf dem Body-Bereich (5) angeordnet ist und den ersten Leitfähigkeitstyp aufweist; - Bilden von zumindest einem Gate-Graben (6), der bis zu einer Position tiefer als der Body-Bereich (5) in der Halbleiterschicht reicht; - Bilden einer Grabenboden-Schutzschicht (7) mit dem zweiten Leitfähigkeitstyp auf einem Bodenbereich des Gate-Grabens (6); - Bilden einer Verarmungsunterdrückungsschicht (8), die sich von einem unteren Bereich des Body-Bereichs (5) bis zu einer Position tiefer als der Bodenbereich des Gate-Grabens (6) erstreckt, den ersten Leitfähigkeitstyp aufweist und eine Konzentration von Störstellen mit dem ersten Leitfähigkeitstyp aufweist, die höher als jene der Drift-Schicht (2) ist, zwischen einer seitlichen Oberfläche des Gate-Grabens (6) und der Drift-Schicht (2) mittels Ionenimplantation in die seitliche Oberfläche des Gate-Grabens (6) hinein; - Bilden einer Gate-Isolierschicht (9), die dem Body-Bereich (5) und dem Source-Bereich (3) zugewandt ist, innerhalb des Gate-Grabens (6); - Bilden einer Gate-Elektrode (10), die dem Body-Bereich (5) zugewandt ist, wobei die Gate-Isolierschicht (9) dazwischen eingefügt ist, innerhalb des Gate-Grabens (6); und - Bilden einer Source-Elektrode (11), die mit dem Source-Bereich (3) elektrisch verbunden ist.
  19. Verfahren zur Herstellung einer Siliciumcarbid-Halbleitereinheit (71 bis 77) nach Anspruch 18, wobei die Ionenimplantation beim Bilden der Verarmungsunterdrückungsschicht (8) so durchgeführt wird, dass sich die Konzentration von Störstellen mit dem ersten Leitfähigkeitstyp der Verarmungsunterdrückungsschicht (8) mit zunehmendem Abstand von der seitlichen Oberfläche des Gate-Grabens (6) verringert.
  20. Verfahren zur Herstellung einer Siliciumcarbid-Halbleitereinheit (71 bis 77) nach Anspruch 18 oder 19, wobei das Bilden der Verarmungsunterdrückungsschicht (8) Folgendes umfasst: Emittieren eines Ionenstrahls diagonal in Bezug auf eine Dickenrichtung der Halbleiterschicht.
  21. Verfahren zur Herstellung einer Siliciumcarbid-Halbleitereinheit (71 bis 77) nach Anspruch 20, wobei das Bilden der Verarmungsunterdrückungsschicht (8) Folgendes umfasst: - Emittieren des Ionenstrahls unter einem ersten Ionenstrahlwinkel, unter dem ein Bereich der seitlichen Oberfläche des Gate-Grabens (6), der sich entfernt von dem Bodenbereich des Gate-Grabens (6) befindet, dem Ionenstrahl in einem Querschnitt ausgesetzt wird, der sowohl eine Breitenrichtung als auch eine Tiefenrichtung des Gate-Grabens (6) aufweist; und - Emittieren des Ionenstrahls unter einem zweiten Ionenstrahlwinkel, unter dem ein Bereich, der den Bodenbereich und die seitliche Oberfläche des Gate-Grabens (6) aufweist, dem Ionenstrahl in dem Querschnitt ausgesetzt wird.
  22. Verfahren zur Herstellung einer Siliciumcarbid-Halbleitereinheit (71 bis 77) nach Anspruch 21, wobei unter der Annahme, dass ein Ionenstrahlwinkel, unter dem eine Grenze zwischen der seitlichen Oberfläche und dem Bodenbereich des Gate-Grabens (6) dem Ionenstrahl ausgesetzt wird und der Bodenbereich des Gate-Grabens (6) dem Ionenstrahl nicht ausgesetzt wird, ein dritter Ionenstrahlwinkel in dem Querschnitt ist, der sowohl die Breitenrichtung als auch die Tiefenrichtung des Gate-Grabens (6) aufweist, wobei der Unterschied zwischen dem dritten Ionenstrahlwinkel und jedem von dem ersten Ionenstrahlwinkel und dem zweiten Ionenstrahlwinkel innerhalb 15° liegt.
  23. Verfahren zur Herstellung eines Leistungswandlers (200), das folgende Schritte umfasst: - Herstellen einer Siliciumcarbid-Halbleitereinheit (71 bis 77) mittels des Verfahrens zur Herstellung einer Siliciumcarbid-Halbleitereinheit (71 bis 77) nach einem der Ansprüche 18 bis 22; und - Bilden einer Hauptwandlerschaltung (201), welche die Siliciumcarbid-Halbleitereinheit (71 bis 77) aufweist und einen eingegebenen elektrischen Strom umwandelt und den elektrischen Strom abgibt, einer Treiberschaltung (202), die ein Treibersignal zum Treiben der Siliciumcarbid-Halbleitereinheit (71 bis 77) an die Siliciumcarbid-Halbleitereinheit (71 bis 77) ausgibt, sowie einer Steuerschaltung (203), die ein Steuersignal zum Steuern der Treiberschaltung (202) an die Treiberschaltung (202) ausgibt.
DE112018001179.8T 2017-03-06 2018-01-11 Siliciumcarbid-halbleitereinheit, leistungswandler, verfahren zur herstellung einer siliciumcarbid-halbleitereinheit und verfahren zur herstellung eines leistungswandlers Pending DE112018001179T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017041303 2017-03-06
JP2017-041303 2017-03-06
PCT/JP2018/000406 WO2018163593A1 (ja) 2017-03-06 2018-01-11 炭化珪素半導体装置、電力変換装置、炭化珪素半導体装置の製造方法、および電力変換装置の製造方法

Publications (1)

Publication Number Publication Date
DE112018001179T5 true DE112018001179T5 (de) 2019-12-24

Family

ID=63448302

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112018001179.8T Pending DE112018001179T5 (de) 2017-03-06 2018-01-11 Siliciumcarbid-halbleitereinheit, leistungswandler, verfahren zur herstellung einer siliciumcarbid-halbleitereinheit und verfahren zur herstellung eines leistungswandlers

Country Status (4)

Country Link
US (1) US11637184B2 (de)
CN (1) CN110366782B (de)
DE (1) DE112018001179T5 (de)
WO (1) WO2018163593A1 (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019186785A1 (ja) * 2018-03-28 2019-10-03 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
JP2020096080A (ja) * 2018-12-12 2020-06-18 トヨタ自動車株式会社 半導体装置の製造方法
JP7105926B2 (ja) * 2019-01-29 2022-07-25 三菱電機株式会社 半導体装置および電力変換装置
CN110767752A (zh) * 2019-10-31 2020-02-07 中国科学院长春光学精密机械与物理研究所 一种新型结构的底部沟槽栅极GaN-MOSFET器件及其制备方法
CN112186027A (zh) * 2020-08-28 2021-01-05 派恩杰半导体（杭州）有限公司 一种带有栅极沟槽结构的碳化硅mosfet
JP7339933B2 (ja) * 2020-09-11 2023-09-06 株式会社東芝 半導体装置
WO2022097221A1 (ja) * 2020-11-05 2022-05-12 三菱電機株式会社 半導体装置、電力変換装置及び半導体装置の製造方法
JP7560344B2 (ja) 2020-12-15 2024-10-02 株式会社デンソー 半導体装置
WO2022202041A1 (ja) * 2021-03-23 2022-09-29 ローム株式会社 半導体装置
CN114597257B (zh) * 2022-05-05 2022-07-26 南京微盟电子有限公司 一种沟槽栅碳化硅mosfet器件及其工艺方法
CN114823910B (zh) * 2022-06-29 2022-09-20 瑞能半导体科技股份有限公司 短沟道沟槽型碳化硅晶体管及其制造方法
CN116344587A (zh) * 2023-04-26 2023-06-27 无锡新洁能股份有限公司 一种沟槽型碳化硅mosfet器件及其制备工艺
CN117476746B (zh) * 2023-12-27 2024-04-19 天狼芯半导体(成都)有限公司 一种屏蔽栅沟槽mos器件及其制备方法、芯片
CN117497568B (zh) * 2023-12-27 2024-04-19 天狼芯半导体(成都)有限公司 具有左右栅结构的sgtmos器件及其制备方法、芯片
CN117497567B (zh) * 2023-12-27 2024-04-19 天狼芯半导体(成都)有限公司 一种sgtmos器件及其制备方法、芯片
CN117672865B (zh) * 2024-01-30 2024-05-17 爱特微(张家港)半导体技术有限公司 一种碳化硅沟槽型mosfet器件及其制备工艺

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012077617A1 (ja) 2010-12-10 2012-06-14 三菱電機株式会社 半導体装置およびその製造方法
JP2015072999A (ja) 2013-10-02 2015-04-16 株式会社デンソー 炭化珪素半導体装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1671374B1 (de) 2003-10-08 2018-05-09 Toyota Jidosha Kabushiki Kaisha Halbleiteranordnung mit isoliertem gate und verfahren zu deren herstellung
JP4500530B2 (ja) * 2003-11-05 2010-07-14 トヨタ自動車株式会社 絶縁ゲート型半導体装置およびその製造方法
JP4564362B2 (ja) * 2004-01-23 2010-10-20 株式会社東芝 半導体装置
JP2007294759A (ja) 2006-04-26 2007-11-08 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP5707681B2 (ja) * 2009-03-04 2015-04-30 富士電機株式会社 半導体装置およびその製造方法
JP5531787B2 (ja) * 2010-05-31 2014-06-25 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP5728992B2 (ja) * 2011-02-11 2015-06-03 株式会社デンソー 炭化珪素半導体装置およびその製造方法
WO2013001782A1 (ja) * 2011-06-27 2013-01-03 パナソニック株式会社 炭化珪素半導体素子及びその製造方法
WO2014115253A1 (ja) 2013-01-23 2014-07-31 株式会社日立製作所 炭化珪素半導体装置及びその製造方法
US9142668B2 (en) * 2013-03-13 2015-09-22 Cree, Inc. Field effect transistor devices with buried well protection regions
DE102013213026A1 (de) 2013-07-03 2015-01-08 Robert Bosch Gmbh Feldplatten-Trench-FET sowie ein Halbleiterbauelement
JPWO2015049815A1 (ja) * 2013-10-04 2017-03-09 三菱電機株式会社 炭化珪素半導体装置
JP6214680B2 (ja) * 2014-01-10 2017-10-18 三菱電機株式会社 炭化珪素半導体装置
JP6211933B2 (ja) 2014-01-15 2017-10-11 株式会社豊田中央研究所 半導体装置
JP6208612B2 (ja) * 2014-04-09 2017-10-04 トヨタ自動車株式会社 絶縁ゲート型半導体装置、及び、絶縁ゲート型半導体装置の製造方法
JP2016162855A (ja) * 2015-02-27 2016-09-05 株式会社日立製作所 半導体装置およびそれを用いた電力変換装置
JP2017045874A (ja) 2015-08-27 2017-03-02 株式会社東芝 半導体装置
JP6759563B2 (ja) * 2015-11-16 2020-09-23 富士電機株式会社 半導体装置および半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012077617A1 (ja) 2010-12-10 2012-06-14 三菱電機株式会社 半導体装置およびその製造方法
JP2015072999A (ja) 2013-10-02 2015-04-16 株式会社デンソー 炭化珪素半導体装置

Also Published As

Publication number Publication date
CN110366782B (zh) 2023-04-28
CN110366782A (zh) 2019-10-22
US20200194554A1 (en) 2020-06-18
US11637184B2 (en) 2023-04-25
WO2018163593A1 (ja) 2018-09-13

Similar Documents

Publication Publication Date Title
DE112018001179T5 (de) Siliciumcarbid-halbleitereinheit, leistungswandler, verfahren zur herstellung einer siliciumcarbid-halbleitereinheit und verfahren zur herstellung eines leistungswandlers
DE112017001788B4 (de) Halbleitereinheit, Verfahren zur Herstellung derselben und Leistungswandler
DE112017002221T5 (de) Halbleiterbauelement und Leistungswandlervorrichtung
DE112018001001B4 (de) Siliciumcarbid-halbleitereinheit und leistungswandler
DE112017005529B4 (de) Siliciumcarbid-halbleitereinheit und leistungswandlereinheit
DE102019206090A1 (de) Siliziumcarbid-Halbleitervorrichtung, Leistungswandler und Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung
DE202012013723U1 (de) Halbleiterbauteil
DE102019204003A1 (de) Halbleitervorrichtung und Leistungswandler
DE102011079747A1 (de) Halbleitervorrichtung mit Schaltelement und Freilaufdiode, sowie Steuerverfahren hierfür
DE112017007186B4 (de) Halbleitereinheit und leistungswandler
DE102018132111B4 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE112018007228B4 (de) Siliciumcarbid-Halbleitereinheit, Leistungswandlervorrichtung und Herstellungsverfahren für Siliciumcarbid-Halbleitereinheit
DE102018117717B4 (de) Siliciumcarbid-halbleiterbauelement, leistungsmodul und leistungsumwandlungsbauelement
DE112019000544T5 (de) Halbleitervorrichtung und leistungswandlungsvorrichtung
DE112018006450T5 (de) Siliciumcarbid-halbleiteranordnung und leistungswandler
DE112019006587T5 (de) Halbleitereinheit und leistungswandlereinheit
DE112016007385T5 (de) Halbleitervorrichtung und Leistungsumwandlungsvorrichtung
DE112020007553T5 (de) Halbleitereinheit, Leistungswandlervorrichtung und Verfahren zur Herstellung einer Halbleitereinheit
DE102019201814A1 (de) Halbleitervorrichtung und Leistungswandler
DE112018007915T5 (de) Halbleitereinheit und leistungswandler
DE112018006467B4 (de) Siliciumcarbid-halbleiteranordnung und leistungswandler
DE112019007043T5 (de) Siliciumcarbid-halbleitereinheit, leistungswandlereinheit und herstellungsverfahren für eine siliciumcarbid-halbleitereinheit
DE102018212720B4 (de) Halbleitervorrichtung und Leistungswandler
DE112019006756T5 (de) Halbleiterelement und leistungswandlereinheit
DE102018206965A1 (de) Siliziumcarbid-Halbleitervorrichtung, Herstellungsverfahren dafür und Leistungsumwandlungsvorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R084 Declaration of willingness to licence
R085 Willingness to licence withdrawn
R016 Response to examination communication