DE112016007385T5 - Halbleitervorrichtung und Leistungsumwandlungsvorrichtung - Google Patents

Halbleitervorrichtung und Leistungsumwandlungsvorrichtung Download PDF

Info

Publication number
DE112016007385T5
DE112016007385T5 DE112016007385.2T DE112016007385T DE112016007385T5 DE 112016007385 T5 DE112016007385 T5 DE 112016007385T5 DE 112016007385 T DE112016007385 T DE 112016007385T DE 112016007385 T5 DE112016007385 T5 DE 112016007385T5
Authority
DE
Germany
Prior art keywords
layer
semiconductor
semiconductor device
protective film
end portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE112016007385.2T
Other languages
English (en)
Inventor
Yasuo ATA
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112016007385T5 publication Critical patent/DE112016007385T5/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Inverter Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Eine Halbleitervorrichtung enthält einen effektiven Bereich, der ein Bereich ist, wo ein Halbleiterelement ausgebildet ist, einen Chip-Endteilbereich, der ein äußerer peripherer Teilbereich einer Halbleiterschicht ist, und einen eine Stehspannung haltenden Bereich, der zwischen dem effektiven Bereich und dem Chip-Endteilbereich angeordnet ist. Die Oberseite des eine Stehspannung haltenden Bereichs ist durch einen Schutzfilm (15) bedeckt, der eine erste Schicht (15a) und eine auf der ersten Schicht (15a) ausgebildete zweite Schicht (15b) umfasst. Die erste Schicht (15a) und die zweite Schicht (15b) des Schutzfilms (15) haben die gleiche Zusammensetzung. Die zweite Schicht (15b) ist eine oberste Schicht des Schutzfilms (15) und ist so ausgebildet, dass eine obere Oberfläche des Schutzfilms (15) eine Form mit erhabenen Teilbereichen und vertieften Teilbereichen aufweist.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung und einen Leistungswandler und im Besonderen auf eine Technologie zum Reduzieren einer Oberflächenentladung.
  • Stand der Technik
  • Eine Halbleitervorrichtung für eine elektrische Leistungssteuerung, d.h. eine Leistungs-Halbleitervorrichtung, muss eine hohe Spannung halten. Daher wird ein ineffektiver Bereich (worauf im Folgenden als „eine Stehspannung haltender Bereich“ verwiesen wird) zum Halten einer hohen Spannung zwischen einem effektiven Bereich, wo ein Halbleiterelement ausgebildet ist, und einem Endteilbereich eines Halbleiterchips (worauf im Folgenden als „Chip-Endteilbereich“ verwiesen wird) angeordnet. Im Allgemeinen wird in dem eine Stehspannung haltenden Bereich eine Diffusionsschicht ausgebildet, die eine hohe Spannung verteilt, um die hohe Spannung zu halten, wie etwa eine Struktur mit feldbegrenzendem Ring (FLR), eine Struktur mit reduziertem Oberflächenfeld (RESURF) und eine Struktur mit einer Variation einer lateralen Dotierung (VLD). Wenn solch ein eine Stehspannung haltender Bereich in einem Chip einer Halbleitervorrichtung angeordnet ist, kann die Halbleitervorrichtung eine hohe Spannung halten.
  • Jedoch erhöht eine große Breite des eine Stehspannung haltenden Bereichs die Größe des Chips und reduziert die Anzahl von Chips, die von einem einzelnen Halbleiterwafer erhalten werden können, was folglich Chipkosten erhöht. Eine Einengung des eine Stehspannung haltenden Bereichs wurde daher diskutiert. Insbesondere muss eine Siliziumcarbid-(SiC-)Halbleitervorrichtung, die man als Leistungs-Halbleitervorrichtung der nächsten Generation erwartet, das Gebiet des eine Stehspannung haltenden Bereichs reduzieren, um die Chipgröße zu reduzieren, da ein SiC-Wafer teuer ist und auch viele Kristalldefekte aufweist. Eine reduzierte Chipgröße kann die Chipkosten und das Anteilsverhältnis von Defekten reduzieren. Eine Reduzierung der Breite des eine Stehspannung haltenden Bereichs wurde bisher unter Verwendung der FLR-Struktur, der RESURF-Struktur, der VLD-Struktur oder dergleichen vorgesehen.
  • Im Gegensatz dazu reduziert eine reduzierte Breite des eine Stehspannung haltenden Bereichs eine Kriechstrecke zwischen dem Chip-Endteilbereich und dem effektiven Bereich, und folglich wird eine Oberflächenentladung zwischen dem Chip-Endteilbereich und dem effektiven Bereich eher hervorgerufen. Dementsprechend muss in der Halbleitervorrichtung mit einer geringen Breite des eine Stehspannung haltenden Bereichs ein Gehäuse-Versiegelungsbauteil verbessert werden, indem beispielsweise unter Verwendung eines Harzes mit einer hohen Dielektrizitätskonstante die Halbleitervorrichtung an ein mit Harz vergossenes Gehäuse montiert wird, um eine Oberflächenentladung zu reduzieren, was eine Kostenerhöhung zur Folge haben kann.
  • Das folgende Patentdokument 1 offenbart eine Halbleitervorrichtung, in der eine Kriechstrecke verlängert wird, indem auf einer oberen Oberfläche eines Schutzfilms, der einen eine Stehspannung haltenden Bereich bedeckt, eine Vielzahl von Gräben vorgesehen wird, um erhabene Teilbereiche und vertiefte Teilbereiche auf der oberen Oberfläche des Schutzfilms auszubilden. Ferner offenbart Patentdokument 2 eine Halbleitervorrichtung, in der erhabene Teilbereiche und vertiefte Teilbereiche auf einer oberen Oberfläche eines Schutzfilms vorgesehen werden, indem ein Schutzfilm als eine Doppelschichtstruktur ausgebildet wird, die aus einem Plasmanitridfilm und einem PSG-Film auf dem Plasmanitridfilm besteht, und der PSG-Film strukturiert wird. Patentdokument 3 offenbart eine Halbleitervorrichtung, in der eine Mesa-Rille zum Freilegen eines PN-Übergangsteilbereichs um einen Chip vorgesehen ist und eine Seitenwand der Mesa-Rille, die den PN-Übergangsteilbereich freilegt, durch einen Schutzfilm bedeckt ist.
  • Dokumente nach dem Stand der Technik
  • Patentdokumente
    • Patentdokument 1: offengelegte japanische Patentanmeldung Nr. 2014-204067 Patentdokument 2: offengelegte japanische Patentanmeldung Nr. 02-119248 (1991)
    • Patentdokument 3: offengelegte japanische Patentanmeldung Nr. 2007-158218 Zusammenfassung
  • Durch die Erfindung zu lösendes Problem
  • Die Technologie aus Patentdokument 1 ist mit einer Befürchtung verbunden, dass Funktionen wie etwa Sicherstellen einer Isolierung, Spannungsrelaxation und Schutz vor einem Fremdkörper, welche ursprüngliche bzw. eigentliche Funktionen des Schutzfilms sind, verschlechtert werden können, da die Gräben auf dem Schutzfilm mit einer einfachen Struktur ausgebildet werden. Die Technologie aus Patentdokument 2 wies ein Problem auf, dass eine externe Spannung nicht ausreichend entspannt werden kann, da eine Adhäsion zwischen dem Plasmanitridfilm und dem PSG-Film, die den Schutzfilm bilden, gering ist. Die Technologie aus Patentdokument 3 kann eine Kriechstrecke verlängern; da die Mesa-Rille so ausgebildet ist, dass sie den PN-Übergangsteilbereich freilegt, bestehen jedoch Befürchtungen, dass ein Fremdkörper und bewegliche Ionen, die aufgrund eines Ätzens erzeugt werden, wenn die Mesa-Rille gebildet wird, die Charakteristiken der Halbleitervorrichtung beeinflussen können und die Breite eines eine Stehspannung haltenden Bereichs mehr als notwendig reduziert werden kann.
  • Die vorliegende Erfindung wurde gemacht, um die Probleme wie oben beschrieben zu lösen, und hat eine Aufgabe, eine Halbleitervorrichtung vorzusehen, die imstande ist, eine Oberflächenentladung zwischen einem Chip-Endteilbereich und einem effektiven Bereich zu reduzieren, während eigentliche Funktionen des Schutzfilms wie etwa eine hohe Isolierung und Spannungsrelaxation sichergestellt werden.
  • Mittel, um das Problem zu lösen
  • Eine Halbleitervorrichtung gemäß einem ersten Aspekt der vorliegenden Erfindung umfasst eine Halbleiterschicht, ein Halbleiterelement, das in der Halbleiterschicht ausgebildet ist, einen effektiven Bereich, der ein Bereich ist, wo das Halbleiterelement in der Halbleiterschicht ausgebildet ist, einen Chip-Endteilbereich, der ein äußerer peripherer Teilbereich der Halbleiterschicht ist, einen eine Stehspannung haltenden Bereich, der zwischen dem effektiven Bereich und dem Chip-Endteilbereich angeordnet ist, und einen Schutzfilm, der den eine Stehspannung haltenden Bereich bedeckt. Der Schutzfilm umfasst eine erste Schicht und eine auf der ersten Schicht ausgebildete zweite Schicht. Die erste Schicht und die zweite Schicht haben die gleiche Zusammensetzung. Die zweite Schicht ist eine oberste Schicht des Schutzfilms und ist so ausgebildet, dass eine obere Oberfläche des Schutzfilms eine Form mit erhabenen Teilbereichen und vertieften Teilbereichen aufweist.
  • Eine Halbleitervorrichtung gemäß einem zweiten Aspekt der vorliegenden Erfindung umfasst eine Halbleiterschicht, ein Halbleiterelement, das in der Halbleiterschicht ausgebildet ist, einen effektiven Bereich, der ein Bereich ist, wo das Halbleiterelement in der Halbleiterschicht ausgebildet ist, einen Chip-Endteilbereich, der ein äußerer peripherer Teilbereich der Halbleiterschicht ist, einen eine Stehspannung haltenden Bereich, der zwischen dem effektiven Bereich und dem Chip-Endteilbereich angeordnet ist, und einen Schutzfilm, der den eine Stehspannung haltenden Bereich bedeckt. Die Halbleiterschicht des Chip-Endteilbereichs enthält einen dünnen Teilbereich, der dünner als ein anderer Teilbereich ist, so dass auf einer oberen Oberfläche ein Niveauunterschied ausgebildet ist. Ein Endteilbereich des Schutzfilms nahe dem Chip-Endteilbereich ist auf dem dünnen Teilbereich der Halbleiterschicht gelegen.
  • Effekte der Erfindung
  • Gemäß der vorliegenden Erfindung kann eine Kriechstrecke zwischen dem Chip-Endteilbereich und dem effektiven Bereich verlängert werden, während eigentliche Funktionen des Schutzfilms wie etwa eine hohe Isolierung und Spannungsrelaxation beibehalten werden. Daher kann eine Oberflächenentladung zwischen dem Chip-Endteilbereich und dem effektiven Bereich reduziert werden.
  • Diese und andere Aufgaben, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden aus der folgenden detaillierten Beschreibung der vorliegenden Erfindung ersichtlicher werden, wenn sie in Verbindung mit den beiliegenden Zeichnungen vorgenommen wird.
  • Figurenliste
  • 1 ist ein Diagramm, das eine Konfiguration einer Halbleitervorrichtung gemäß einer ersten Ausführungsform zeigt.
    • 2 ist ein Diagramm, das eine Konfiguration einer Halbleitervorrichtung gemäß einer zweiten Ausführungsform zeigt.
    • 3 ist ein Diagramm, das eine Konfiguration einer Halbleitervorrichtung gemäß einer dritten Ausführungsform zeigt.
    • 4 ist ein Blockdiagramm, das eine Konfiguration eines Leistungsumwandlungssystems gemäß einer vierten Ausführungsform zeigt.
  • Beschreibung von Ausführungsformen
  • <Erste Ausführungsform>
  • 1 ist ein Diagramm, das eine Konfiguration einer Halbleitervorrichtung gemäß einer ersten Ausführungsform darstellt, und zeigt einen Querschnitt nahe einem Endteilbereich eines Halbleiterchips. Wie in 1 gezeigt ist, wird die Halbleitervorrichtung gebildet, indem eine Halbleiterschicht genutzt wird, die aus einem Halbleitersubstrat 1 und einer auf dem Halbleitersubstrat 1 ausgebildeten epitaktischen Schicht 2 besteht. Ferner umfasst die Halbleiterschicht einen effektiven Bereich, der ein Bereich ist, wo ein Halbleiterelement ausgebildet ist, einen Chip-Endteilbereich, der ein äußerer peripherer Teilbereich des Halbleiterchips ist, und einen eine Stehspannung haltenden Bereich, der ein zwischen dem effektiven Bereich und dem Chip-Endteilbereich angeordneter, eine Stehspannung haltender Bereich ist. Der eine Stehspannung haltende Bereich und der Chip-Endteilbereich sind so angeordnet, dass sie den effektiven Bereich umgeben.
  • In dieser Ausführungsform ist ein MOSFET vom N-Typ als ein Beispiel des im effektiven Bereich ausgebildeten Halbleiterelements veranschaulicht. In diesem Fall ist ein Leitfähigkeitstyp sowohl des Halbleitersubstrats 1 als auch der epitaktischen Schicht 2 als N-Typ eingerichtet. Ferner bestehen hier das Halbleitersubstrat 1 und die epitaktische Schicht 2 aus SiC. Man beachte, dass das Halbleiterelement nicht auf den MOSFET vom N-Typ beschränkt ist und ein MOSFET vom P-Typ, ein IGBT, eine Diode oder dergleichen sein kann. Weiter ist ein Material des Halbleitersubstrats 1 und der epitaktischen Schicht 2 ebenfalls nicht auf SiC beschränkt und kann ein anderer Halbleiter mit breiter Bandlücke (wie etwa Galliumnitrid (GaN) und Diamant) sein. Die vorliegende Erfindung kann weiter auch auf eine Silizium (Si) nutzende Halbleitervorrichtung angewendet werden.
  • Im effektiven Bereich ist ein Wannenbereich 3 vom P-Typ in einem Teilbereich der Oberflächenschicht der epitaktischen Schicht 2 selektiv ausgebildet. Im Teilbereich der Oberflächenschicht des Wannenbereichs 3 sind ein Sourcebereich 4 vom N-Typ und ein Wannenkontaktbereich 5, der ein Bereich vom P-Typ hoher Konzentration ist, ausgebildet. Ein Teilbereich des Wannenbereichs 3, der zwischen dem N-Typ-Bereich der epitaktischen Schicht 2 und dem Sourcebereich 4 angeordnet ist, dient als ein Kanalbereich des MOSFET.
  • Ein Gate-Isolierfilm 6 ist auf der epitaktischen Schicht 2 so ausgebildet, dass er die Oberseite des Kanalbereichs bedeckt, und eine Gateelektrode 7 ist auf dem Gate-Isolierfilm 6 ausgebildet. Ferner ist auf der Gateelektrode 7 ein Zwischenschicht-Isolierfilm 8 ausgebildet, und eine Sourceelektrode 9 ist auf dem Zwischenschicht-Isolierfilm 8 ausgebildet. Die Sourceelektrode 9 ist durch ein im Zwischenschicht-Isolierfilm 8 ausgebildetes Kontaktloch mit dem Sourcebereich 4 und dem Wannenkontaktbereich 5 verbunden. Eine Drainelektrode 10 ist ferner auf einer unteren Oberfläche (einer Rückseite) des Halbleitersubstrats 1 angeordnet.
  • Im Gegensatz dazu sind in dem eine Stehspannung haltenden Bereich ein Abschluss-Wannenbereich 11 vom P-Typ und ein FLR 13 vom P-Typ außerhalb des Abschluss-Wannenbereichs 11 auf dem Teilbereich der Oberflächenschicht der epitaktischen Schicht 2 als Abschlussstruktur zum Halten einer Spannung vorgesehen. Der Abschluss-Wannenbereich 11 ist durch ein Kontaktloch mit der Sourceelektrode 9 verbunden, und im verbindenden Teilbereich ist ein Abschluss-Wannenkontaktbereich 12 ausgebildet, der ein Bereich vom P-Typ hoher Konzentration ist. Man beachte, dass als die Abschlussstruktur, die in dem eine Stehspannung haltenden Bereich vorgesehen ist, statt der FLR-Struktur eine RESURF-Struktur, eine VLD-Struktur, eine Übergangs-Abschlussausdehnungs-(JTE-)Struktur oder dergleichen verwendet werden kann.
  • Ein feldisolierender Film 14 ist auf der epitaktischen Schicht 2 in dem eine Stehspannung haltenden Bereich ausgebildet, und ein aus Polyimid oder dergleichen bestehender Schutzfilm 15 ist auf dem feldisolierendem Film 14 so ausgebildet, dass er den eine Stehspannung haltenden Bereich bedeckt.
  • In der ersten Ausführungsform hat der Schutzfilm 15 eine Doppelschichtstruktur, die aus einer ersten Schicht 15a und einer zweiten Schicht 15b besteht. Die erste Schicht 15a und die zweite Schicht 15b haben die gleiche Zusammensetzung. Die zweite Schicht 15b ist eine oberste Schicht des Schutzfilms 15. Ferner sind in der zweiten Schicht 15b Gräben 16 so ausgebildet, dass eine obere Oberfläche des Schutzfilms 15 erhabene Teilbereiche und vertiefte Teilbereiche aufweist. Die Gräben 16 können gebildet werden, indem die zweite Schicht 15b einer Strukturierung mittels Fotolithografie oder dergleichen unterzogen wird.
  • Da die zweite Schicht 15b die Gräben 16 aufweist, weist die obere Oberfläche des Schutzfilms 15 erhabene Teilbereiche und vertiefte Teilbereiche auf. Folglich wird eine (in 1 durch die gepunktete Linie angegebene) Kriechstrecke zwischen dem Chip-Endteilbereich und dem effektiven Bereich verlängert, und somit kann eine Oberflächenentladung zwischen dem Chip-Endteilbereich und dem effektiven Bereich reduziert werden. Der Schutzfilm 15 weist ferner eine Doppelschichtstruktur auf, die aus der ersten Schicht 15a und der zweiten Schicht 15b besteht, und nur die zweite Schicht 15b auf der Oberseite wird einer Prozessierung unterzogen, um die Gräben 16 auszubilden. Da die erste Schicht 15a und die zweite Schicht 15b die gleiche Zusammensetzung aufweisen, kann außerdem eine hohe Adhäsion zwischen der ersten Schicht 15a und der zweiten Schicht 15b erhalten werden. Deshalb werden eigentliche Funktionen des Schutzfilms wie etwa eine hohe Isolierung und Spannungsrelaxation in hohem Maße beibehalten. Außerdem gibt es einen weiteren Vorteil insofern, als eine Verschlechterung der Funktionen im Fall eines Fertigungsdefekts minimiert werden kann, indem der ersten Schicht 15a und der zweiten Schicht 15b separate Funktionen zugeordnet werden.
  • Die Kriechstrecke kann weiter verlängert werden, wenn die auf der zweiten Schicht 15b vorgesehenen Gräben 16 tiefer sind. Wie in 1 gezeigt ist, genügt es, dass die Gräben 16 so ausgebildet werden, dass sie die obere Oberfläche der ersten Schicht 15a erreichen. Unter dem Gesichtspunkt einer Verlängerung der Kriechstrecke wird ferner bevorzugt, dass eine Verlaufsrichtung der Gräben 16 zu einer Richtung von dem Chip-Endteilbereich in Richtung des effektiven Bereichs senkrecht ist. Die Form der Gräben 16 kann jedoch eine beliebige Form sein, solange die Kriechstrecke verlängert werden kann. Beispielsweise kann anstelle der Gräben 16 eine Vielzahl von Öffnungen mit einer beliebigen Form vorgesehen werden.
  • In dieser Ausführungsform weist der Schutzfilm 15 ferner eine Doppelschichtstruktur auf, die nur aus der ersten Schicht 15a und der zweiten Schicht 15b besteht; der Schutzfilm 15 kann jedoch eine Mehrschichtstruktur aufweisen, die drei oder mehr Schichten umfasst, solange die erste Schicht 15a und die zweite Schicht 15b in einem obersten Schichtteilbereich enthalten sind.
  • <Zweite Ausführungsform>
  • 2 ist ein Diagramm, das eine Konfiguration einer Halbleitervorrichtung gemäß einer zweiten Ausführungsform darstellt, und zeigt einen Querschnitt nahe einem Endteilbereich eines Halbleiterchips. In 2 sind Komponenten mit Funktionen ähnlich den Funktionen der in 1 gezeigten Komponenten durch die gleichen Bezugszeichen bezeichnet. Im Vergleich mit 1 ist die Konfiguration der Halbleitervorrichtung von 2 nur in der Struktur des Schutzfilms 15 verschieden, und der übrige Teil ist gleich.
  • Auch in der zweiten Ausführungsform weist der Schutzfilm 15 eine Doppelschichtstruktur auf, die aus der ersten Schicht 15a und der zweiten Schicht 15b mit der gleichen Zusammensetzung besteht, und die zweite Schicht 15b ist in einer Form ausgebildet, in der die obere Oberfläche des Schutzfilms 15 erhabene Teilbereiche und vertiefte Teilbereiche aufweist. Man beachte, dass in der zweiten Schicht 15b anstelle der Gräben 16 auf der oberen Oberfläche der zweiten Schicht 15b geöffnete Hohlräume 17 ausgebildet sind.
  • Die Hohlräume 17 können innerhalb der zweiten Schicht 15b auf natürliche Weise erzeugt werden, indem die zweite Schicht 15b unter einer Bedingung, unter der Hohlräume leicht erzeugt werden, gebildet wird. Die Hohlräume 17 können ferner auf der oberen Oberfläche der zweiten Schicht 15b geöffnet werden, indem ein Oberflächenteilbereich der zweiten Schicht 15b in einem Ätzprozess zum Strukturieren des Schutzfilms 15 entfernt wird. Ohne eine Prozessierung auf der ersten Schicht 15a und der zweiten Schicht 15b durchzuführen, um verschiedene Muster aufzuweisen, können folglich erhabene Teilbereiche und vertiefte Teilbereiche auf der oberen Oberfläche des Schutzfilms 15 gebildet werden, und die Kriechstrecke zwischen dem Chip-Endteilbereich und dem effektiven Bereich kann verlängert werden. Man beachte, dass, um eigentliche Funktionen des Schutzfilms wie etwa eine hohe Isolierung und Spannungsrelaxation sicherzustellen, bevorzugt wird, dass die erste Schicht 15a unter einer Bedingung, unter der Hohlräume nicht einfach erzeugt werden, gebildet wird.
  • Da die zweite Schicht 15b die Hohlräume 17 aufweist, die auf der oberen Oberfläche der zweiten Schicht 15b geöffnet sind, weist die obere Oberfläche des Schutzfilms 15 erhabene Teilbereiche und vertiefte Teilbereiche auf. Folglich ist die (in 2 durch die gepunktete Linie angegebene) Kriechstrecke zwischen dem Chip-Endteilbereich und dem effektiven Bereich verlängert, und eine Oberflächenentladung zwischen dem Chip-Endteilbereich und dem effektiven Bereich kann reduziert werden. Der Schutzfilm 15 weist ferner eine aus der ersten Schicht 15a und der zweiten Schicht 15b bestehende Doppelschichtstruktur auf, und die Hohlräume 17 sind nur in der zweiten Schicht 15b auf der Oberseite ausgebildet. Da die erste Schicht 15a und die zweite Schicht 15b die gleiche Zusammensetzung aufweisen, kann außerdem eine hohe Adhäsion zwischen der ersten Schicht 15a und der zweiten Schicht 15b erhalten werden. Ursprüngliche Funktionen des Schutzfilms wie etwa eine hohe Isolierung und Spannungsrelaxation werden deshalb in hohem Maße beibehalten. Außerdem besteht ein weiterer Vorteil insofern, als eine Verschlechterung der Funktionen im Fall eines Fertigungsdefekts minimiert werden kann, indem der ersten Schicht 15a und der zweiten Schicht 15b separate Funktionen zugeordnet werden.
  • Die Kriechstrecke kann weiter verlängert werden, wenn die auf der oberen Oberfläche der zweiten Schicht 15b geöffneten Hohlräume 17 tiefer sind. Daher reicht es wie in 2 gezeigt aus, dass ein unterer Teilbereich der Hohlräume 17 so ausgebildet ist, dass er einen unteren Teilbereich der zweiten Schicht 15b erreicht. Konkret wird bevorzugt, dass die Größe der Hohlräume 17 gleich der Dicke der zweiten Schicht 15b ist.
  • <Dritte Ausführungsform>
  • 3 ist ein Diagramm, das eine Konfiguration einer Halbleitervorrichtung gemäß einer dritten Ausführungsform darstellt, und zeigt einen Querschnitt nahe einem Endteilbereich eines Halbleiterchips. In 3 sind Komponenten mit Funktionen ähnlich den Funktionen der in 1 dargestellten Komponenten durch die gleichen Bezugszeichen bezeichnet. Im Vergleich mit 1 ist die Konfiguration der Halbleitervorrichtung von 3 nur in der Struktur des Chip-Endteilbereichs und der Struktur des Schutzfilms 15 verschieden, und der übrige Teil ist gleich. In dieser Ausführungsform weist ferner der Schutzfilm 15 eine Einschichtstruktur auf.
  • Wie in 3 gezeigt ist, weist in der Halbleitervorrichtung der dritten Ausführungsform die Halbleiterschicht (das Halbleitersubstrat 1 und die epitaktische Schicht 2) im Chip-Endteilbereich einen dünnen Teilbereich 18 auf, der dünner als die Halbleiterschicht in einem anderen Teilbereich ist (worauf in einigen Fällen im Folgenden einfach als „dünner Teilbereich 18“ verwiesen wird). Damit ist auf der oberen Oberfläche der Halbleiterschicht im Chip-Endteilbereich ein Teilbereich 19 mit einem Niveauunterschied ausgebildet. Ferner bedeckt der Schutzfilm 15, der den eine Stehspannung haltenden Bereich bedeckt, den Teilbereich 19 mit einem Niveauunterschied, und ein äußerer Endteilbereich des Schutzfilms 15 liegt auf dem dünnen Teilbereich 18.
  • Auf diese Weise ist ein (Höhen-) Dickenunterschied zwischen dem Chip-Endteilbereich und dem effektiven Bereich vorgesehen, und der äußere Endteilbereich des Schutzfilms 15 ist auf dem dünnen Teilbereich 18 im Chip-Endteilbereich gelegen. Folglich kann die (in 3 durch die gepunktete Linie angegebene) Kriechstrecke zwischen dem Chip-Endteilbereich und dem effektiven Bereich verlängert werden, und eine Oberflächenentladung zwischen dem Chip-Endteilbereich und dem effektiven Bereich kann reduziert werden. Der Schutzfilm 15 muss ferner keinem speziellen Prozess unterzogen werden, und daher werden eigentliche Funktionen des Schutzfilms wie etwa eine hohe Isolierung und Spannungsrelaxation in hohem Maße beibehalten. Man beachte, dass, falls der Schutzfilm 15 mit der in der ersten oder zweiten Ausführungsform veranschaulichten Doppelschichtstruktur als der Schutzfilm 15 verwendet wird, die Kriechstrecke zwischen dem Chip-Endteilbereich und dem effektiven Bereich weiter verlängert werden kann.
  • In dieser Ausführungsform ist im Gegensatz zu obigem Patentdokument 3 der Teilbereich 19 mit einem Niveauunterschied im Chip-Endteilbereich ohne einen PN-Übergangsteilbereich vorgesehen, und der PN-Übergangsteilbereich ist in dem Teilbereich 19 mit einem Niveauunterschied nicht freigelegt. Daher werden Probleme, dass ein Fremdkörper und bewegliche Ionen, die während eines Ätzens erzeugt werden, wenn der Teilbereich 19 mit einem Niveauunterschied gebildet wird, die Charakteristiken der Halbleitervorrichtung beeinflussen und die Breite des eine Stehspannung haltenden Bereichs mehr als notwendig reduziert wird, nicht hervorgerufen.
  • Außerdem wird bevorzugt, dass der Teilbereich 19 mit einem Niveauunterschied geneigt ist, das heißt, eine seitliche Oberfläche des Teilbereichs 19 mit einem Niveauunterschied bezüglich einer Richtung geneigt ist, die zur oberen Oberfläche der epitaktischen Schicht 2 senkrecht ist. Bei gleicher Tiefe des Teilbereichs 19 mit einem Niveauunterschied (dem Niveauunterschied zwischen der epitaktischen Schicht 2 und dem dünnen Teilbereich 18) und gleicher Breite des dünnen Teilbereichs 18 kann eine längere Kriechstrecke sichergestellt werden, wenn der Teilbereich 19 mit einem Niveauunterschied geneigt ist, als wenn der Teilbereich 19 mit einem Niveauunterschied aufrecht ist.
  • Insbesondere ist die dritte Ausführungsform effektiv, wenn das Halbleitersubstrat 1 aus SiC besteht. Gewöhnlich ist das aus SiC bestehende Halbleitersubstrat 1 dick, und folglich wird die Tiefe des Teilbereichs 19 mit einem Niveauunterschied leicht vergrößert. Daher kann die Kriechstrecke in der vertikalen Richtung zwischen dem Chip-Endteilbereich und dem effektiven Bereich einfach verlängert werden.
  • <Vierte Ausführungsform>
  • In dieser Ausführungsform wird die Halbleitervorrichtung gemäß den oben beschriebenen ersten bis dritten Ausführungsformen in einem Leistungswandler verwendet. Obgleich die vorliegende Erfindung nicht auf einen spezifischen Leistungswandler beschränkt ist, wird im Folgenden als eine vierte Ausführungsform ein Fall beschrieben, in welchem die vorliegende Erfindung auf einen Dreiphasen-Inverter angewendet wird.
  • 4 ist ein Blockdiagramm, das eine Konfiguration eines Leistungsumwandlungssystems zeigt, das einen Leistungswandler gemäß dieser Ausführungsform nutzt.
  • Das in 4 dargestellte Leistungsumwandlungssystem umfasst eine Stromversorgung 100, einen Leistungswandler 200 und eine Last 300. Die Stromversorgung 100 ist eine DC-Stromversorgung und stellt dem Leistungswandler 200 DC-Leistung bereit. Die Stromversorgung 100 kann von verschiedenen Elementen gebildet werden und kann beispielsweise von einem DC-System, einer Solarzelle oder einer Speicherbatterie gebildet werden oder kann eine Gleichrichterschaltung oder ein AC/DC-Wandler sein, der mit einem AC-System verbunden ist. Die Stromversorgung 100 kann ferner von einem DC/DC-Wandler gebildet werden, der von einem DC-System abgegebene DC-Leistung in eine vorbestimmte Leistung umwandelt.
  • Der Leistungswandler 200 ist ein Dreiphasen-Inverter, der zwischen die Stromversorgung 100 und die Last 300 geschaltet ist, und wandelt von der Stromversorgung 100 bereitgestellte DC-Leistung in AC-Leistung um, um der Last 300 die AC-Leistung bereitzustellen. Wie in 4 dargestellt ist, umfasst der Leistungswandler 200 eine Hauptwandlerschaltung 201, die DC-Leistung in AC-Leistung umwandelt, um die AC-Leistung abzugeben, eine Ansteuerschaltung 202, die Ansteuersignale zum Ansteuern von Schaltelementen der Hauptwandlerschaltung 201 abgibt, und eine Steuerschaltung 203, die ein Steuersignal zum Steuern der Ansteuerschaltung 202 an die Ansteuerschaltung 202 abgibt.
  • Die Last 300 ist ein Dreiphasen-Elektromotor, der durch von dem Leistungswandler 200 bereitgestellte AC-Leistung angetrieben wird. Man beachte, dass die Last 300 nicht auf einen spezifischen Zweck beschränkt ist. Die Last 300 ist ein an verschiedene elektrische Vorrichtungen montierter Elektromotor und wird beispielsweise als ein Elektromotor für ein Hybridfahrzeug, ein Elektrofahrzeug, ein Schienenfahrzeug, einen Lift oder eine Klimaanlage verwendet.
  • Nun werden Details des Leistungswandlers 200 beschrieben. Die Hauptwandlerschaltung 201 umfasst (nicht dargestellte) Schaltelemente und Freilaufdioden.
  • Wenn die Schaltelemente geschaltet werden, wird von der Stromversorgung 100 bereitgestellte DC-Leistung in AC-Leistung umgewandelt, und die AC-Leistung wird der Last 300 bereitgestellt. Obgleich es verschiedene spezifische Schaltungskonfigurationen für die Hauptwandlerschaltung 201 gibt, ist die Hauptwandlerschaltung 201 gemäß dieser Ausführungsform eine Dreiphasen-Vollbrückenschaltung mit zwei Niveaus und kann von sechs Schaltelementen und sechs Freilaufdioden, die mit den jeweiligen Schaltelementen antiparallel verbunden sind, gebildet werden. Die Halbleitervorrichtung gemäß einer beliebigen der ersten bis dritten Ausführungsformen, die oben beschrieben wurden, wird als jeweiliges Schaltelement der Hauptwandlerschaltung 201 verwendet. Je zwei Schaltelemente der sechs Schaltelemente sind in Reihe geschaltet, um obere und untere Arme zu bilden, und die oberen und unteren Arme bilden jeweilige Phasen (U-Phase, V-Phase und W-Phase) der Vollbrückenschaltung. Ausgangsanschlüsse der oberen und unteren Arme, d.h. drei Ausgangsanschlüsse der Hauptwandlerschaltung 201, sind ferner mit der Last 300 verbunden.
  • Die Ansteuerschaltung 202 erzeugt Ansteuersignale zum Ansteuern der Schaltelemente der Hauptwandlerschaltung 201 und stellt die Ansteuersignale Steuerelektroden der Schaltelemente der Hauptwandlerschaltung 201 bereit. Konkret werden gemäß einem Steuersignal der im Folgenden beschriebenen Steuerschaltung 203 ein Ansteuersignal zum Einschalten eines Schaltelements und ein Ansteuersignal zum Ausschalten eines Schaltelements an die Steuerelektroden der jeweiligen Schaltelemente abgegeben. Wenn das Schaltelement eingeschaltet gehalten wird, ist das Ansteuersignal ein Spannungssignal (ein Ein-Signal) einer Schwellenspannung des Schaltelements oder höher. Wenn das Schaltelement ausgeschaltet gehalten wird, ist das Ansteuersignal ein Spannungssignal (ein Aus-Signal) der Schwellenspannung des Schaltelements oder niedriger.
  • Die Steuerschaltung 203 steuert die Schaltelemente der Hauptwandlerschaltung 201 so, dass der Last 300 eine gewünschte Leistung bereitgestellt wird. Konkret wird eine Zeit (Ein-Zeit), zu der jedes Schaltelement der Hauptwandlerschaltung 201 eingeschaltet sein soll, basierend auf einer Leistung berechnet, die der Last 300 bereitgestellt werden soll. Beispielsweise kann die Hauptwandlerschaltung 201 mittels einer PWM-Steuerung gesteuert werden, die die Ein-Zeit jedes Schaltelements gemäß einer Spannung moduliert, die abgegeben werden soll. Ein Steuerbefehl (ein Steuersignal) wird dann zu jeweiligen Zeitpunkten an die Ansteuerschaltung 202 so abgegeben, dass das Ein-Signal an ein Schaltelement abgegeben wird, das eingeschaltet werden soll, und das Aus-Signal an ein Schaltelement abgegeben wird, das ausgeschaltet werden soll. Gemäß dem Steuersignal gibt die Ansteuerschaltung 202 das Ein-Signal oder das Aus-Signal an die Steuerelektroden der jeweiligen Schaltelemente als die Ansteuersignale ab.
  • Im Leistungswandler gemäß dieser Ausführungsform werden die Halbleitervorrichtungen gemäß den ersten bis dritten Ausführungsformen als die Schaltelemente der Hauptwandlerschaltung 201 verwendet. Daher kann ein kostengünstiger Leistungswandler erreicht werden.
  • In dieser Ausführungsform ist ein Beispiel beschrieben, in welchem die vorliegende Erfindung auf einen Dreiphasen-Inverter mit zwei Niveaus angewendet wird. Die vorliegende Erfindung ist jedoch nicht darauf beschränkt und kann auf unterschiedliche Leistungswandler angewendet werden. In dieser Ausführungsform wird ein Leistungswandler mit zwei Niveaus verwendet; aber ein Leistungswandler mit drei Niveaus oder mehr Niveaus kann genutzt werden, und die vorliegende Erfindung kann auf einen einphasigen Inverter angewendet werden, wenn einer einphasigen Last Leistung bereitgestellt wird. Ferner kann die vorliegende Erfindung auf einen DC/DC-Wandler oder einen AC/DC-Wandler angewendet werden, wenn einer DC-Last oder dergleichen Leistung bereitgestellt wird.
  • Ferner ist der Leistungswandler, auf den die vorliegende Erfindung angewendet wird, nicht auf den Fall beschränkt, in dem die oben erwähnte Last ein Elektromotor ist. Beispielsweise kann der Leistungswandler, auf den die vorliegende Erfindung angewendet wird, als eine Stromversorgungsvorrichtung für eine Elektroerosionsmaschine, eine Laserstrahlmaschine, eine Kochvorrichtung mit Induktionsheizung und ein System zur kontaktlosen Einspeisung von Leistung verwendet werden und kann auch als Leistungskonditionierer für ein System zur photovoltaischen Energieerzeugung, ein Energiespeichersystem oder dergleichen verwendet werden.
  • Man beachte, dass in der vorliegenden Erfindung jede der Ausführungsformen frei kombiniert werden kann und innerhalb des Umfangs der Erfindung jede der Ausführungsformen gegebenenfalls modifiziert oder weggelassen werden kann.
  • Obgleich die Erfindung im Detail dargestellt und beschrieben wurde, ist die vorhergehende Beschreibung in allen Aspekten veranschaulichend und nicht beschränkend. Es versteht sich daher, dass zahlreiche, nicht veranschaulichte Modifikationen konzipiert werden können, ohne vom Umfang der Erfindung abzuweichen.
  • Bezugszeichenliste
  • 1 Halbleitersubstrat, 2 epitaktische Schicht, 3 Wannenbereich, 4 Sourcebereich, 5 Wannenkontaktbereich, 6 Gate-Isolierfilm, 7 Gateelektrode, 8 Zwischenschicht-Isolierfilm, 9 Sourceelektrode, 10 Drainelektrode, 11 Abschluss-Wannenbereich, 12 Abschluss-Wannenkontaktbereich, 13 FLR, 14 feldisolierender Film, 15 Schutzfilm, 15a erste Schicht, 15b zweite Schicht, 16 Graben, 17 Hohlraum, 18 dünner Teilbereich einer Halbleiterschicht, 19 Teilbereich mit einem Niveauunterschied, 100 Stromversorgung, 200 Leistungswandler, 201 Hauptwandlerschaltung, 202 Ansteuerschaltung, 203 Steuerschaltung, 300 Last
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2014204067 [0005]
    • JP 02119248 [0005]
    • JP 2007158218 [0005]

Claims (9)

  1. Halbleitervorrichtung, umfassend: eine Halbleiterschicht; ein Halbleiterelement, das in der Halbleiterschicht ausgebildet ist; einen effektiven Bereich, der ein Bereich ist, wo das Halbleiterelement in der Halbleiterschicht ausgebildet ist; einen Chip-Endteilbereich, der ein äußerer peripherer Teilbereich der Halbleiterschicht ist; einen eine Stehspannung haltenden Bereich, der zwischen dem effektiven Bereich und dem Chip-Endteilbereich angeordnet ist; und einen Schutzfilm, der den eine Stehspannung haltenden Bereich bedeckt, wobei der Schutzfilm eine erste Schicht und eine auf der ersten Schicht ausgebildete zweite Schicht umfasst, die erste Schicht und die zweite Schicht die gleiche Zusammensetzung haben, und die zweite Schicht eine oberste Schicht des Schutzfilms ist und so ausgebildet ist, dass eine obere Oberfläche des Schutzfilms eine Form mit erhabenen Teilbereichen und vertieften Teilbereichen aufweist.
  2. Halbleitervorrichtung nach Anspruch 1, wobei die zweite Schicht einen Graben oder eine Öffnung aufweist.
  3. Halbleitervorrichtung nach Anspruch 2, wobei der Graben oder die Öffnung eine obere Oberfläche der ersten Schicht erreicht.
  4. Halbleitervorrichtung nach Anspruch 1, wobei die zweite Schicht einen Hohlraum aufweist, der auf einer oberen Oberfläche der zweiten Schicht geöffnet ist.
  5. Halbleitervorrichtung nach Anspruch 4, wobei ein unterer Teilbereich des Hohlraums einen unteren Teilbereich der zweiten Schicht erreicht.
  6. Halbleitervorrichtung, umfassend: eine Halbleiterschicht; ein Halbleiterelement, das in der Halbleiterschicht ausgebildet ist; einen effektiven Bereich, der ein Bereich ist, wo das Halbleiterelement in der Halbleiterschicht ausgebildet ist; einen Chip-Endteilbereich, der ein äußerer peripherer Teilbereich der Halbleiterschicht ist; einen eine Stehspannung haltenden Bereich, der zwischen dem effektiven Bereich und dem Chip-Endteilbereich angeordnet ist; und einen Schutzfilm, der den eine Stehspannung haltenden Bereich bedeckt, wobei die Halbleiterschicht im Chip-Endteilbereich einen dünnen Teilbereich aufweist, der dünner als ein anderer Teilbereich ist, so dass auf einer oberen Oberfläche ein Niveauunterschied ausgebildet ist, und ein Endteilbereich des Schutzfilms nahe dem Chip-Endteilbereich auf dem dünnen Teilbereich der Halbleiterschicht gelegen ist.
  7. Halbleitervorrichtung nach Anspruch 6, wobei eine seitliche Oberfläche des Niveauunterschieds im Chip-Endteilbereich geneigt ist.
  8. Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, wobei die Halbleiterschicht aus Siliziumcarbid besteht.
  9. Leistungswandler, umfassend: eine Hauptwandlerschaltung, die eingespeiste Leistung umwandelt, um die umgewandelte Leistung abzugeben, wobei die Hauptwandlerschaltung die Halbleitervorrichtung nach einem der Ansprüche 1 bis 8 aufweist; eine Ansteuerschaltung, die ein Ansteuersignal zum Ansteuern der Halbleitervorrichtung an die Halbleitervorrichtung abgibt; und eine Steuerschaltung, die ein Steuersignal zum Steuern der Ansteuerschaltung an die Ansteuerschaltung abgibt.
DE112016007385.2T 2016-10-28 2016-10-28 Halbleitervorrichtung und Leistungsumwandlungsvorrichtung Withdrawn DE112016007385T5 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/082070 WO2018078799A1 (ja) 2016-10-28 2016-10-28 半導体装置および電力変換装置

Publications (1)

Publication Number Publication Date
DE112016007385T5 true DE112016007385T5 (de) 2019-07-11

Family

ID=62023322

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112016007385.2T Withdrawn DE112016007385T5 (de) 2016-10-28 2016-10-28 Halbleitervorrichtung und Leistungsumwandlungsvorrichtung

Country Status (5)

Country Link
US (1) US20210288140A1 (de)
JP (1) JPWO2018078799A1 (de)
CN (1) CN109891593A (de)
DE (1) DE112016007385T5 (de)
WO (1) WO2018078799A1 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7287181B2 (ja) * 2019-08-21 2023-06-06 株式会社デンソー 半導体装置
CN110854180B (zh) * 2019-11-27 2024-04-16 吉林华微电子股份有限公司 终端结构的制造方法、终端结构及半导体器件
JP6887541B1 (ja) * 2020-02-21 2021-06-16 三菱電機株式会社 半導体装置
JP2023182011A (ja) * 2020-11-06 2023-12-26 住友電気工業株式会社 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法
US20240006475A1 (en) * 2021-01-19 2024-01-04 Mitsubishi Electric Corporation Semiconductor device and semiconductor module
JP7504066B2 (ja) 2021-08-17 2024-06-21 三菱電機株式会社 炭化珪素半導体装置および電力変換装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02119248A (ja) 1988-10-28 1990-05-07 Matsushita Electric Ind Co Ltd 半導体集積回路
JP2007158218A (ja) 2005-12-08 2007-06-21 Matsushita Electric Ind Co Ltd メサ型半導体装置
JP2014204067A (ja) 2013-04-09 2014-10-27 住友電気工業株式会社 半導体装置およびその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4535151B2 (ja) * 2008-03-19 2010-09-01 株式会社デンソー 炭化珪素半導体装置の製造方法
JP2009267032A (ja) * 2008-04-24 2009-11-12 Toyota Motor Corp 半導体装置とその製造方法
DE112012006906T5 (de) * 2012-10-05 2015-05-28 Hitachi, Ltd. Halbleitervorrichtung und elektrischer Leistungswandler mit derselben
JP2015019014A (ja) * 2013-07-12 2015-01-29 住友電気工業株式会社 半導体装置およびその製造方法
CN104882357A (zh) * 2014-02-28 2015-09-02 株洲南车时代电气股份有限公司 半导体器件耐压终端结构及其应用于SiC器件的制造方法
JP6204436B2 (ja) * 2015-10-21 2017-09-27 株式会社タムラ製作所 ショットキーバリアダイオード

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02119248A (ja) 1988-10-28 1990-05-07 Matsushita Electric Ind Co Ltd 半導体集積回路
JP2007158218A (ja) 2005-12-08 2007-06-21 Matsushita Electric Ind Co Ltd メサ型半導体装置
JP2014204067A (ja) 2013-04-09 2014-10-27 住友電気工業株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JPWO2018078799A1 (ja) 2019-01-10
WO2018078799A1 (ja) 2018-05-03
CN109891593A (zh) 2019-06-14
US20210288140A1 (en) 2021-09-16

Similar Documents

Publication Publication Date Title
DE112017001788B4 (de) Halbleitereinheit, Verfahren zur Herstellung derselben und Leistungswandler
DE112016007385T5 (de) Halbleitervorrichtung und Leistungsumwandlungsvorrichtung
DE112017002221T5 (de) Halbleiterbauelement und Leistungswandlervorrichtung
DE112017005529B4 (de) Siliciumcarbid-halbleitereinheit und leistungswandlereinheit
DE112018001179T5 (de) Siliciumcarbid-halbleitereinheit, leistungswandler, verfahren zur herstellung einer siliciumcarbid-halbleitereinheit und verfahren zur herstellung eines leistungswandlers
DE112015004751B4 (de) Halbleitervorrichtung und verfahren zu deren herstellung, leistungsumsetzervorrichtung, dreiphasenmotorsystem, kraftfahrzeug und eisenbahnwagen
DE102019206090A1 (de) Siliziumcarbid-Halbleitervorrichtung, Leistungswandler und Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung
DE102019204003A1 (de) Halbleitervorrichtung und Leistungswandler
DE112019002203T5 (de) Halbleitereinheit und leistungswandler
DE102018117717B4 (de) Siliciumcarbid-halbleiterbauelement, leistungsmodul und leistungsumwandlungsbauelement
DE102018132111B4 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE112017007186B4 (de) Halbleitereinheit und leistungswandler
DE102018201229B4 (de) Halbleitervorrichtungen und Leistungskonvertierungsvorrichtung
DE112017004153T5 (de) Halbleitervorrichtung
DE112019007188T5 (de) Halbleitereinheit und leistungswandlereinheit
DE102018211354A1 (de) Halbleitervorrichtung, Verfahren zum Herstellen einer Halbleitervorrichtung und Leistungsumwandlungsvorrichtung
DE112013007095T5 (de) Halbleitervorrichtung und Herstellungsverfahren dafür sowie Leistungsumsetzungsvorrichtung
DE112018002471B4 (de) Halbleitereinheit und leistungswandlungsvorrichtung
DE102018200628B4 (de) Halbleiteranordnung, Verfahren zum Herstellen einer Halbleiteranordnung und Leistungsumrichteranordnung
DE102022124033A1 (de) Halbleitervorrichtung, Leistungsumwandlungseinrichtung und Verfahren zum Ansteuern einer Halbleitervorrichtung
DE112019007043T5 (de) Siliciumcarbid-halbleitereinheit, leistungswandlereinheit und herstellungsverfahren für eine siliciumcarbid-halbleitereinheit
DE112018006467T5 (de) Siliciumcarbid-halbleiteranordnung und leistungswandler
DE102018206965A1 (de) Siliziumcarbid-Halbleitervorrichtung, Herstellungsverfahren dafür und Leistungsumwandlungsvorrichtung
DE112019006756T5 (de) Halbleiterelement und leistungswandlereinheit
DE112020007553T5 (de) Halbleitereinheit, Leistungswandlervorrichtung und Verfahren zur Herstellung einer Halbleitereinheit

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee