DE102019201814A1 - Halbleitervorrichtung und Leistungswandler - Google Patents

Halbleitervorrichtung und Leistungswandler Download PDF

Info

Publication number
DE102019201814A1
DE102019201814A1 DE102019201814.9A DE102019201814A DE102019201814A1 DE 102019201814 A1 DE102019201814 A1 DE 102019201814A1 DE 102019201814 A DE102019201814 A DE 102019201814A DE 102019201814 A1 DE102019201814 A1 DE 102019201814A1
Authority
DE
Germany
Prior art keywords
layer
type
concentration
semiconductor device
preferred
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102019201814.9A
Other languages
English (en)
Inventor
Hidenori Fujii
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102019201814A1 publication Critical patent/DE102019201814A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/145—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
    • H02M7/155—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
    • H02M7/1555—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only with control circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41716—Cathode or anode electrodes for thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Inverter Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thyristors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

Vorgesehen wird eine Technik, um einen Spitzenstrom während einer Erholung zu verhindern, während eine Durchbruchspannung erhöht wird. Eine Halbleitervorrichtung umfasst das Folgende: eine Anodenschicht (1) vom p-Typ mit einer gleichmäßigen Konzentration von Störstellen vom p-Typ; eine Schicht (2) vom n-Typ mit einer verteilten Konzentration von Störstellen vom n-Typ; und eine Schicht (3) vom n-Typ, die so angeordnet ist, dass die Schicht (2) vom n-Typ zwischen der Schicht (3) vom n-Typ und der Anodenschicht (1) vom p-Typ angeordnet ist, wobei die Schicht (3) vom n-Typ eine Konzentration von Störstellen vom n-Typ aufweist, die höher als diejenige der Schicht (2) vom n-Typ ist und gleichmäßig ist. Die Konzentration von Störstellen vom n-Typ der Schicht (2) vom n-Typ in einem Teil auf der Seite der Anodenschicht (1) vom p-Typ ist niedriger als die Konzentration von Störstellen vom p-Typ der Anodenschicht (1) von p-Typ.

Description

  • HINTERGRUND DER ERFINDUNG
  • Gebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich auf Halbleitervorrichtungen, die Anodenschichten enthalten.
  • Beschreibung des Standes der Technik
  • Um die Leistungsfähigkeit von Leistungs-Halbleitervorrichtungen zu verbessern, enthält eine etablierte Struktur in den letzten Jahren eine rückseitige Diffusionsschicht, die gebildet wird, indem ein Wafersubstrat dünn geschliffen und dann von der Rückseite des Wafersubstrats aus Verunreinigungen bzw. Störstellen diffundiert werden. In einem Beispiel offenbart die internationale Veröffentlichung Nr. 2016/203545 eine Technik zum Ausbilden einer Anodenschicht vom p-Typ auf ein Substrat vom n-Typ mit einer gleichmäßigen Konzentration von Störstellen vom n-Typ durch eine Injektion von Störstellen vom p-Typ und thermische Diffusion, gefolgt von einem Schleifen eines Wafersubstrats, so dass es eine gewünschte Dicke aufweist, und einem Injizieren von Protonen von der Rückseite des Wafersubstrats aus, um so eine Pufferschicht vom n-Typ zu bilden. In einem anderen Beispiel offenbart das japanische Patent Nr. 5309360 eine Technik zum Ausbilden einer n+-Schicht, die eine verhältnismäßig hohe Konzentration von Störstellen vom n-Typ aufweist, auf die ganz außen gelegene rückseitige Oberfläche eines Wafersubstrats.
  • Für eine Erhöhung der Durchbruchspannung erfordern diese Techniken, dass die Anodenschicht vom p-Typ eine hohe Konzentration aufweist und sich eine Sperr- bzw. Verarmungsschicht von der Anodenschicht vom p-Typ in Richtung des Substrats vom n--Typ erstreckt. Solch eine Konfiguration ist unglücklicherweise mit einem verhältnismäßig großen Spitzenstrom während einer Erholung verbunden.
  • ZUSAMMENFASSUNG
  • Um dieses Problem zu lösen, ist es eine Aufgabe der vorliegenden Erfindung, eine Technik vorzusehen, um einen Spitzenstrom während einer Erholung zu verhindern, während eine Durchbruchspannung erhöht wird.
  • Eine Halbleitervorrichtung in der vorliegenden Erfindung umfasst das Folgende: eine Anodenschicht mit einer Konzentration von Störstellen vom p-Typ, die gleichmäßig ist; eine erste Halbleiterschicht mit einer Konzentration von Störstellen vom n-Typ, die verteilt ist; und eine zweite Halbleiterschicht, die so angeordnet ist, dass die erste Halbleiterschicht zwischen der zweiten Halbleiterschicht und der Anodenschicht angeordnet ist, wobei die zweite Halbleiterschicht eine Konzentration von Störstellen vom n-Typ aufweist, die höher als diejenige der ersten Halbleiterschicht ist und gleichmäßig ist. Die Konzentration von Störstellen vom n-Typ der ersten Halbleiterschicht in einem Abschnitt bzw. Teil auf einer Seite der Anodenschicht ist niedriger als die Konzentration von Störstellen vom p-Typ der Anodenschicht.
  • Solch eine Halbleitervorrichtung verhindert den Spitzenstrom während einer Erholung, während die Durchbruchspannung erhöht wird.
  • Diese und andere Aufgaben, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden aus der folgenden detaillierten Beschreibung der vorliegenden Erfindung ersichtlicher werden, wenn sie in Verbindung mit den beiliegenden Zeichnungen vorgenommen wird.
  • Figurenliste
    • 1 ist eine Querschnittsansicht der Konfiguration einer verwandten Halbleitervorrichtung;
    • 2 ist eine Querschnittsansicht der Konfiguration einer Halbleitervorrichtung gemäß einer ersten bevorzugten Ausführungsform;
    • 3 ist eine Querschnittsansicht der Konfiguration einer Halbleitervorrichtung gemäß einer zweiten bevorzugten Ausführungsform;
    • 4 ist eine Querschnittsansicht der Konfiguration einer Halbleitervorrichtung gemäß einer dritten bevorzugten Ausführungsform;
    • 5 ist eine Querschnittsansicht der Konfiguration einer Halbleitervorrichtung gemäß einer vierten bevorzugten Ausführungsform;
    • 6 ist ein Diagramm zum Beschreiben der Charakteristiken der Halbleitervorrichtung gemäß der vierten bevorzugten Ausführungsform;
    • 7 ist eine Querschnittsansicht der Konfiguration einer Halbleitervorrichtung gemäß einer fünften bevorzugten Ausführungsform;
    • 8 ist eine Querschnittsansicht der Konfiguration einer Halbleitervorrichtung gemäß einer sechsten bevorzugten Ausführungsform;
    • 9 ist eine Querschnittsansicht der Konfiguration einer Halbleitervorrichtung gemäß einer siebten bevorzugten Ausführungsform; und
    • 10 ist ein Blockdiagramm der Konfiguration eines Leistungsumwandlungssystems, das einen Leistungswandler gemäß einer achten bevorzugten Ausführungsform enthält.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • <Verwandte Halbleitervorrichtung>
  • Das Folgende beschreibt vor Halbleitervorrichtungen gemäß bevorzugten Ausführungsformen der vorliegenden Erfindung eine Halbleitervorrichtung (worauf im Folgenden als „verwandte Halbleitervorrichtung“ verwiesen wird), die sich auf diese Halbleitervorrichtungen bezieht.
  • 1 veranschaulicht die Querschnittskonfiguration der verwandten Halbleitervorrichtung und veranschaulicht eine Netto-Dotierungskonzentration, ein entsprechendes Dotierungsprofil und eine entsprechende Intensität eines elektrischen Feldes. Die Netto-Dotierungskonzentration ist eine effektive Konzentration, die der Differenz zwischen einer praktischen Konzentration von Störstellen vom n-Typ und einer praktischen Konzentration von Störstellen vom p-Typ äquivalent ist.
  • Die verwandte Halbleitervorrichtung in 1 umfasst eine Anodenschicht 21 vom p-Typ, eine Schicht 22 vom n--Typ, eine Schicht 23 vom n-Typ und eine Schicht 24 vom n+-Typ. Die verwandte Halbleitervorrichtung wird gebildet, indem nach Bedarf ein Substrat vom n--Typ, das eine gleichmäßige Konzentration von Störstellen vom n-Typ aufweist, geschliffen wird und die Anodenschicht 21 vom p-Typ, die Schicht 23 vom n-Typ und die Schicht 24 vom n+-Typ über eine Störstellendiffusion selektiv gebildet werden und indem der verbleibende Teil des Substrats vom n--Typ als die Schicht 22 vom n--Typ definiert wird. In solch einer Konfiguration muss die Anodenschicht 21 vom p-Typ eine hohe Konzentration aufweisen, so dass sich eine Sperr- bzw. Verarmungsschicht von der Anodenschicht 21 vom p-Typ in Richtung der Schicht 22 vom n--Typ erstreckt. Solch eine Konfiguration ist unglücklicherweise mit einem verhältnismäßig großen Spitzenstrom während einer Erholung verbunden. Die folgenden Halbleitervorrichtungen gemäß den bevorzugten Ausführungsformen der vorliegenden Erfindung lösen dieses Problem.
  • <Erste bevorzugte Ausführungsform>
  • 2 veranschaulicht die Querschnittskonfiguration einer Halbleitervorrichtung gemäß einer ersten bevorzugten Ausführungsform der vorliegenden Erfindung und veranschaulicht eine entsprechende Netto-Dotierungskonzentration, ein entsprechendes Dotierungsprofil und eine entsprechende Intensität eines elektrischen Feldes. Beispiele der Halbleitervorrichtung in 2 umfassen eine Diode mit entspanntem Kathodenfeld bzw. eine Relaxed-Field-of-Cathode (RFC) Diode und einen rückwärts leitenden Bipolartransistor mit isoliertem Gate (RC-IGBT).
  • Die Halbleitervorrichtung in 2 umfasst eine Anodenschicht 1 vom p--Typ, welche eine Anodenschicht ist, eine Schicht 2 vom n--Typ, welche eine erste Halbleiterschicht ist, und eine Schicht 3 vom n+-Typ, welche eine zweite Halbleiterschicht ist. In der ersten bevorzugten Ausführungsform ist die Anodenschicht 1 vom p--Typ auf der Seite der vorderen Oberfläche eines Halbleitersubstrats angeordnet; außerdem ist die Schicht 3 vom n+-Typ auf der Seite der rückwärtigen Oberfläche des Halbleitersubstrats angeordnet. Das Halbleitersubstrat besteht aus zum Beispiel Silizium (Si). Alternativ dazu ist das Halbleitersubstrat aus zum Beispiel einem Halbleiter mit breiter Bandlücke gebildet, der aus einem Material wie etwa Siliziumcarbid (SiC), Galliumnitrid (GaN) oder Diamant besteht. Ferner können diese individuellen Schichten als Bereiche bezeichnet werden.
  • Im Folgenden sind eine Konzentration von Störstellen vom n-Typ und eine Konzentration von Störstellen vom p-Typ beide eine Netto-Dotierungskonzentration, sofern sie nicht explizit als praktische Störstellenkonzentration beschrieben ist.
  • Die Anodenschicht 1 vom p--Typ weist eine gleichmäßige Konzentration von Störstellen vom p-Typ auf. Die Schicht 2 vom n--Typ weist eine verteilte Konzentration von Störstellen vom n-Typ auf. Konkret ist die Konzentration von Störstellen vom n-Typ der Schicht 2 vom n--Typ in einem Teil auf der Seite der Anodenschicht 1 vom p--Typ niedriger als die Konzentration von Störstellen vom p-Typ der Anodenschicht 1 vom p--Typ. In der ersten bevorzugten Ausführungsform ist die Konzentration von Störstellen vom n-Typ der gesamten Schicht 2 vom n--Typ niedriger als die Konzentration von Störstellen vom p-Typ der Anodenschicht 1 vom p--Typ.
  • Die Schicht 3 vom n+-Typ ist so angeordnet, dass die Schicht 2 vom n--Typ zwischen der Schicht 3 vom n+-Typ und der Anodenschicht 1 vom p--Typ angeordnet ist. Die Schicht 3 vom n+-Typ weist eine Konzentration von Störstellen vom n-Typ auf, die höher als diejenige der Schicht 2 vom n--Typ ist und gleichmäßig ist.
  • Das Folgende beschreibt ein Beispiel eines Verfahrens zum Herstellen der Halbleitervorrichtung gemäß der ersten bevorzugten Ausführungsform.
  • Zunächst wird das Halbleitersubstrat präpariert, dessen praktische Konzentration von Störstellen vom p-Typ gleichmäßig ist. Das Halbleitersubstrat wird dann geschliffen, so dass es eine gewünschte Dicke aufweist. Danach wird das Halbleitersubstrat mit Protonen oder Elektronenstrahlen bei einem maximalen Energiepegel vom 10 MeV injiziert oder bestrahlt und wird dann für 30 bis 300 Minuten auf 350 bis 500°C erhitzt. Eine Donatoren enthaltende Schicht wird bei einem verhältnismäßig tiefen Teil des Halbleitersubstrats ausgebildet. Die praktische Konzentration von Störstellen vom n-Typ der Donatoren enthaltenden Schicht wird eingestellt, um die praktische Konzentration von Störstellen vom p-Typ des Halbleitersubstrats aufzuheben. Als Folge wird die Schicht 2 vom n--Typ gebildet, die eine Netto-Dotierungskonzentration von n-Typ aufweist, die niedriger als die Netto-Dotierungskonzentration vom p-Typ des Halbleitersubstrats ist. Überdies enthält das Halbleitersubstrat keinen Donator in einem Teil, der auf der Seite der vorderen Oberfläche des Halbleiters bezüglich der Schicht 2 vom n--Typ liegt. Dieser Teil ist die Anodenschicht 1 vom p--Typ. Danach wird das Halbleitersubstrat mit Phosphorionen auf dessen gesamter rückwärtiger Oberfläche bei 1E14 bis 1E17 [1/cm2] injiziert und wird dann erhitzt. Dies bildet die Schicht 3 vom n+-Typ mit einer gleichmäßigen Konzentration. In dieser Phase beträgt die Netto-Dotierungskonzentration der Anodenschicht 1 vom p--Typ zum Beispiel 1 × 1012 bis 1 × 1014 [1/cm3]; außerdem beträgt die Netto-Dotierungskonzentration der Schicht 3 vom n+-Typ beispielsweise 1 × 1018 bis 1 × 1020 [1/cm3].
  • Die Halbleitervorrichtung gemäß der ersten bevorzugten Ausführungsform enthält die Anodenschicht 1 vom p--Typ mit einer gleichmäßigen Konzentration von Störstellen vom p-Typ und die Schicht 2 vom n--Typ mit einer Konzentration, deren Gradient verhältnismäßig sanft ist. Solch eine Konfiguration ermöglicht, dass ein pn-Übergang zwischen der Anodenschicht 1 vom p--Typ und der Schicht 2 vom n--Typ an einer Position tief von den vorderen und rückwärtigen Oberflächen des Halbleitersubstrats aus gelegen ist (z.B. in etwa der Mitte in der Tiefenrichtung der Halbleitervorrichtung in 2). Dies reduziert eine Lochinjektion von der Anodenschicht 1 vom p--Typ in die Schicht 2 vom n--Typ und verringert im weiteren Sinne einen Spitzenstrom Irr während einer Erholung, während eine Durchbruchspannung erhöht wird. Außerdem ermöglicht die Schicht 2 vom n--Typ, die einen regulierten Konzentrationsgradient aufweist, die Einstellung von Erholungseigenschaften. Überdies verhindert die Schicht 3 vom n+-Typ, die eine hohe und gleichmäßige Konzentration von Störstellen vom n-Typ aufweist, eine unnötige Ausdehnung der Verarmungsschicht während einer Erholung und verringert auch den Widerstand eines ohmschen Kontaktes.
  • <Zweite bevorzugte Ausführungsform>
  • 3 veranschaulicht die Querschnittskonfiguration einer Halbleitervorrichtung gemäß einer zweiten bevorzugten Ausführungsform der vorliegenden Erfindung und veranschaulicht eine entsprechende Netto-Dotierungskonzentration und ein entsprechendes Dotierungsprofil. Identische oder ähnliche Komponenten zwischen der zweiten bevorzugten Ausführungsform und der vorhergehenden bevorzugten Ausführungsform sind durch die gleichen Bezugszeichen bezeichnet. Unterschiedliche Komponenten zwischen diesen bevorzugten Ausführungsformen werden vorwiegend beschrieben.
  • In der zweiten bevorzugten Ausführungsform ist die Konzentration von Störstellen vom n-Typ der Schicht 2 vom n--Typ in einem Teil auf der Seite der Schicht 3 vom n+-Typ höher als die Konzentration von Störstellen vom p-Typ der Anodenschicht 1 vom p--Typ. Außerdem weist die Konzentration von Störstellen vom n-Typ der Schicht 2 vom n--Typ solch einen Gradienten auf, der im Großen und Ganzen von der Anodenschicht 1 vom p--Typ in Richtung der Schicht 3 vom n+-Typ zunimmt.
  • Die Halbleitervorrichtung gemäß der zweiten bevorzugten Ausführungsform erzielt einen Effekt ähnlich demjenigen in der ersten bevorzugten Ausführungsform. Außerdem verhindert die Schicht 2 vom n--Typ, die einen Gradienten einer Konzentration von Störstellen vom n-Typ aufweist, eine unnötige Ausdehnung der Verarmungsschicht während einer Erholung. Dies verhindert eine Oszillation, die sich aus einer übermäßig schnellen Schaltgeschwindigkeit während einer Erholung ergibt, wobei somit eine Oszillationsfestigkeit verbessert wird.
  • <Dritte bevorzugte Ausführungsform>
  • 4 veranschaulicht die Querschnittskonfiguration einer Halbleitervorrichtung gemäß einer vierten bevorzugten Ausführungsform der vorliegenden Erfindung und veranschaulicht eine entsprechende Netto-Dotierungskonzentration und ein entsprechendes Dotierungsprofil. Identische oder ähnliche Komponenten zwischen der dritten bevorzugten Ausführungsform und den vorhergehenden bevorzugten Ausführungsformen sind durch die gleichen Bezugszeichen bezeichnet. Unterschiedliche Komponenten zwischen diesen bevorzugten Ausführungsformen werden vorwiegend beschrieben.
  • Die Halbleitervorrichtung in der dritten bevorzugten Ausführungsform umfasst eine Schicht 4 vom p--Typ, welche eine dritte Halbleiterschicht ist, zusätzlich zur Konfiguration der Halbleitervorrichtung in der ersten bevorzugten Ausführungsform. Die Schicht 4 vom p--Typ weist ähnlich der Anodenschicht 1 vom p--Typ eine gleichmäßige Konzentration von Störstellen vom p-Typ auf. Die Schicht 4 vom p--Typ ist innerhalb der Schicht 2 vom n--Typ so angeordnet, dass sie die Schicht 2 vom n--Typ in einen Teil auf der Seite der Anodenschicht 1 vom p--Typ und einen Teil auf der Seite der Schicht 3 vom n+-Typ teilt. Außerdem hat die Schicht 4 vom p--Typ ein Schwebepotential. Es wird besonders erwähnt, dass eine einzige Schicht 4 vom p--Typ vorgesehen sein kann; alternativ dazu wird wie in 4 veranschaulicht eine Vielzahl von Schichten 4 vom p--Typ vorgesehen.
  • Die Halbleitervorrichtung gemäß der dritten bevorzugten Ausführungsform erzielt einen Effekt ähnlich demjenigen in der ersten bevorzugten Ausführungsform. Die Schicht 4 vom p--Typ in der dritten bevorzugten Ausführungsform, die ein Schwebepotential aufweist, ermöglicht die Regulierung von Zeit und Geschwindigkeit, die für eine Verarmung während einer Erholung notwendig ist.
  • <Vierte bevorzugte Ausführungsform>
  • 5 veranschaulicht die Querschnittskonfiguration einer Halbleitervorrichtung gemäß einer vierten bevorzugten Ausführungsform der vorliegenden Erfindung und veranschaulicht eine entsprechende Netto-Dotierungskonzentration und ein entsprechendes Dotierungsprofil. Identische oder ähnliche Komponenten zwischen der vierten bevorzugten Ausführungsform und den vorhergehenden bevorzugten Ausführungsformen sind durch die gleichen Bezugszeichen bezeichnet. Unterschiedliche Komponenten zwischen diesen bevorzugten Ausführungsformen werden vorwiegend beschrieben. Die Netto-Dotierungskonzentration und das Dotierungsprofil in 5 sind die Netto-Dotierungskonzentration und das Dotierungsprofil eines entlang einer Linie A-A genommenen Querschnitts. Die Netto-Dotierungskonzentration und das Dotierungsprofil eines entlang einer Linie B-B genommenen Querschnitts sind ähnlich jenen in der ersten bevorzugten Ausführungsform und anderen bevorzugten Ausführungsformen.
  • Die Halbleitervorrichtung in der vierten bevorzugten Ausführungsform enthält eine Schicht 5 vom p--Typ, welche die dritte Halbleiterschicht ist, zusätzlich zur Konfiguration der Halbleitervorrichtung in der ersten bevorzugten Ausführungsform. Die Schicht 5 vom p--Typ ist auf der gleichen Seite der Schicht 2 vom n--Typ wie die Schicht 3 vom n+-Typ angeordnet und grenzt an die Schicht 3 vom n+-Typ. Die Schicht 5 vom p--Typ weist ähnlich der Anodenschicht 1 vom p--Typ eine gleichmäßige Konzentration von Störstellen vom p-Typ auf.
  • Die Halbleitervorrichtung gemäß der vierten bevorzugten Ausführungsform erzielt einen Effekt ähnlich demjenigen in der ersten bevorzugten Ausführungsform. Außerdem werden Löcher von der rückwärtigen Oberfläche des Halbleitersubstrats aus injiziert, wenn die Verarmungsschicht während einer Erholung der rückwärtigen Oberfläche nahe kommt. Dies verbessert die Oszillationsfestigkeit. Außerdem erreicht ein Regulieren des Verhältnisses der Fläche der Schicht 3 vom n+-Typ zu einer Gesamtfläche (der Fläche der Schicht 3 vom n+-Typ und der Fläche der Schicht 5 vom p--Typ), wie in 6 gezeigt, eine Halbleitervorrichtung mit einem Gleichgewicht zwischen Leistungsverlust während einer Erholung und dem Pegel einer Durchlassspannung VF.
  • <Fünfte bevorzugte Ausführungsform>
  • 7 veranschaulicht die Querschnittskonfiguration einer Halbleitervorrichtung gemäß einer fünften bevorzugten Ausführungsform der vorliegenden Erfindung und veranschaulicht eine entsprechende Netto-Dotierungskonzentration und ein entsprechendes Dotierungsprofil. Identische oder ähnliche Komponenten zwischen der fünften bevorzugten Ausführungsform und den vorhergehenden bevorzugten Ausführungsformen sind durch die gleichen Bezugszeichen bezeichnet. Unterschiedliche Komponenten zwischen diesen bevorzugten Ausführungsformen werden vorwiegend beschrieben.
  • Die Halbleitervorrichtung in der fünften bevorzugten Ausführungsform umfasst eine Schicht 6 vom p-Typ, welche eine vierte Halbleiterschicht ist, zusätzlich zur Konfiguration der Halbleitervorrichtung in der ersten bevorzugten Ausführungsform. Die Schicht 6 vom p-Typ ist von der Schicht 2 vom n--Typ aus auf der gegenüberliegenden Seite der Anodenschicht 1 vom p--Typ angeordnet. Die Schicht 6 vom p-Typ hat eine Konzentration von Störstellen vom p-Typ, die höher als diejenige der Anodenschicht 1 vom p--Typ ist und verteilt ist. Konkret weist die Konzentration von Störstellen vom p-Typ der Schicht 6 vom p-Typ solch einen Gradienten auf, dass er sich der Konzentration von Störstellen vom p-Typ der Anodenschicht 1 vom p--Typ in Richtung der Anodenschicht 1 vom p--Typ zunehmend annähert. Die Schicht 6 vom p-Typ hat eine maximale Netto-Dotierungskonzentration, die zum Beispiel von 1 × 1015 bis 1 × 1018 [1/cm3] reicht. Außerdem hat die Schicht 3 vom n+-Typ eine Netto-Dotierungskonzentration, die zum Beispiel von 1 × 1018 bis 1 × 1020 [1/cm3] reicht. Die Schicht 6 vom p-Typ ist zum Beispiel 3 µm oder weniger tief. Außerdem ist die Schicht 3 vom n+-Typ beispielsweise 1 µm oder weniger tief.
  • Die Halbleitervorrichtung gemäß der fünften bevorzugten Ausführungsform erzielt einen Effekt ähnlich demjenigen in der ersten bevorzugten Ausführungsform. Die Halbleitervorrichtung gemäß der fünften bevorzugten Ausführungsform reduziert auch den Widerstand eines ohmschen Kontaktes mit der vorderen Oberfläche des Halbleitersubstrats.
  • <Sechste bevorzugte Ausführungsform>
  • 8 veranschaulicht die Querschnittskonfiguration einer Halbleitervorrichtung gemäß einer sechsten bevorzugten Ausführungsform der vorliegenden Erfindung. Identische oder ähnliche Komponenten zwischen der sechsten bevorzugten Ausführungsform und den vorhergehenden bevorzugten Ausführungsformen sind durch die gleichen Bezugszeichen bezeichnet. Unterschiedliche Komponenten zwischen diesen bevorzugten Ausführungsformen werden vorwiegend beschrieben.
  • Die Schicht 2 vom n--Typ in der sechsten bevorzugten Ausführungsform ist nicht nur auf der Seite der Schicht 3 vom n+-Typ der Anodenschicht 1 vom p--Typ, sondern auch auf einer Anschlussseite der Anodenschicht 1 vom p--Typ angeordnet. Zwischen der Schicht 2 vom n--Typ und der Schicht 3 vom n+-Typ ist eine Schicht 7 vom n-Typ angeordnet. Eine Anschlussschicht 8 ist so angeordnet, dass die Schicht 2 vom n--Typ auf der Anschlussseite der Anodenschicht 1 vom p--Typ zwischen der Anschlussschicht 8 und der Anodenschicht 1 vom p--Typ angeordnet ist. Die Anschlussschicht 8 weist ähnlich der Anodenschicht 1 vom p--Typ eine gleichmäßige Konzentration von Störstellen vom p-Typ auf.
  • Die Halbleitervorrichtung gemäß der sechsten bevorzugten Ausführungsform wird unter Verwendung eines Verfahrens ähnlich dem in der ersten bevorzugten Ausführungsform beschriebenen Verfahren hergestellt. Beispielsweise wird die Halbleitervorrichtung hergestellt, indem die Schicht 2 vom n--Typ so gebildet wird, dass sie die Anodenschicht 1 vom p--Typ teilweise aufhebt, und indem die Anschlussschicht 8 so gebildet wird, dass sie die Schicht 2 vom n--Typ teilweise aufhebt.
  • Die Halbleitervorrichtung gemäß der sechsten bevorzugten Ausführungsform erzielt einen Effekt ähnlich demjenigen in der ersten bevorzugten Ausführungsform. Die Anschlussschicht 8 in der sechsten bevorzugten Ausführungsform ermöglicht, dass eine Lochinjektion in einem Anschlussbereich beschränkt wird. Dies verbessert die Stärke eines sicheren Arbeitsbereichs (SOA) während einer Erholung. Es wird besonders erwähnt, dass die Anodenschicht und die Anschlussschicht, obgleich sie Halbleiterschichten vom p--Typ sind, Halbleiterschichten vom p-Typ sein können.
  • <Siebte bevorzugte Ausführungsform>
  • 9 veranschaulicht die Querschnittskonfiguration einer Halbleitervorrichtung gemäß einer siebten bevorzugten Ausführungsform der vorliegenden Erfindung. Identische oder ähnliche Komponenten zwischen der siebten bevorzugten Ausführungsform und den vorhergehenden bevorzugten Ausführungsformen sind durch die gleichen Bezugszeichen bezeichnet.
  • Unterschiedliche Komponenten zwischen diesen bevorzugten Ausführungsformen werden vorwiegend beschrieben.
  • Die Halbleitervorrichtung in der siebten bevorzugten Ausführungsform enthält die Schicht 5 vom p-Typ (5), die in der vierten bevorzugten Ausführungsform beschrieben ist, zusätzlich zur Konfiguration der Halbleitervorrichtung in der sechsten bevorzugten Ausführungsform. Die Halbleitervorrichtung gemäß der siebten bevorzugten Ausführungsform erzielt den in der vierten bevorzugten Ausführungsform beschriebenen Effekt und den in der sechsten bevorzugten Ausführungsform beschriebenen Effekt.
  • <Achte bevorzugte Ausführungsform>
  • Ein Leistungswandler gemäß einer achten bevorzugten Ausführungsform der vorliegenden Erfindung enthält eine Hauptumwandlungsschaltung, die die Halbleitervorrichtung gemäß einer beliebigen der ersten bis siebten bevorzugten Ausführungsformen aufweist. Die oben erwähnte Halbleitervorrichtung gemäß einer beliebigen der ersten bis siebten bevorzugten Ausführungsformen kann, obgleich in der achten bevorzugten Ausführungsform in einem Dreiphasen-Inverter enthalten, in jedem beliebigen Leistungswandler enthalten sein.
  • 10 ist ein Blockdiagramm der Konfiguration eines Leistungsumwandlungssystems, das den Leistungswandler gemäß der achten bevorzugten Ausführungsform enthält.
  • Das Leistungsumwandlungssystem in 10 umfasst eine Stromversorgung 100, einen Leistungswandler 200 und eine Last 300. Die Stromversorgung 100 ist eine DC-Stromversorgung und stellt dem Leistungswandler 200 DC-Leistung bereit. Die Stromversorgung 100 kann aus verschiedenen Arten einer Stromversorgung wie etwa einem DC-System, einer Solarzelle und einer Speicherbatterie gebildet sein. Alternativ dazu kann die Stromversorgung 100 aus einer mit einem AC-System verbundenen Gleichrichterschaltung oder aus einem AC-DC-Wandler gebildet sein. Die Stromversorgung 100 kann alternativ dazu aus einem DC-DC-Wandler gebildet sein, der DC-Leistung, die von einem DC-System abgegeben wird, in einen vorbestimmten Leistungspegel umwandelt.
  • Der Leistungswandler 200 ist ein Dreiphasen-Inverter, der zwischen die Stromversorgung 100 und die Last 300 geschaltet ist. Der Leistungswandler 200 wandelt von der Stromversorgung 100 bereitgestellte DC-Leistung in AC-Leistung um und stellt die AC-Leistung der Last 300 bereit. Wie in 10 veranschaulicht ist, enthält der Leistungswandler 200 das Folgende: eine Hauptumwandlungsschaltung 201, die die DC-Leistung in die AC-Leistung umwandelt und die AC-Leistung abgibt; und eine Steuerschaltung 203, die ein die Hauptumwandlungsschaltung 201 steuerndes Steuersignal an die Hauptumwandlungsschaltung 201 abgibt.
  • Die Last 300 ist ein Dreiphasen-Elektromotor, der durch die vom Leistungswandler 200 bereitgestellte AC-Leistung angetrieben wird. Die Last 300 ist nicht auf eine besondere beabsichtigte Nutzung beschränkt. Die Last 300 ist ein in verschiedene Arten einer elektrischen Einrichtung installierter Elektromotor und ist zum Beispiel ein Elektromotor, der für ein Hybridfahrzeug, ein Elektrofahrzeug, ein Schienenfahrzeug, einen Lift oder eine Klimaanlage gedacht ist.
  • Das Folgende stellt den Leistungswandler 200 im Detail dar. Die Hauptumwandlungsschaltung 201 enthält ein (nicht dargestelltes) Schaltelement und eine (nicht dargestellte) Freilaufdiode. Die Hauptumwandlungsschaltung 201 wandelt die von der Stromversorgung 100 bereitgestellte DC-Leistung entsprechend dem Schalten des Schaltelements in die AC-Leistung um und stellt die AC-Leistung der Last 300 bereit. Die Hauptumwandlungsschaltung 201 kann, konkret ausgedrückt, verschiedene Schaltungskonfigurationen aufweisen. In der achten bevorzugten Ausführungsform ist die Hauptumwandlungsschaltung 201 eine Dreiphasen-Vollbrückenschaltung mit zwei Niveaus und enthält sechs Schaltelemente und sechs Freilaufdioden, die zu den jeweiligen Schaltelementen umgekehrt parallel sind. Zumindest eines von jedem Schaltelement und jeder Freilaufdiode der Hauptumwandlungsschaltung 201 ist in einem Halbleitermodul 202 enthalten, das die Halbleitervorrichtung gemäß einer beliebigen der ersten bis siebten bevorzugten Ausführungsformen aufweist. Die sechs Schaltelemente sind in Paaren miteinander in Reihe verbunden und bilden Sätze oberer und unterer Arme. Jeder Satz oberer und unterer Arme bildet eine individuelle Phase (U-Phase, V-Phase oder W-Phase) der Vollbrückenschaltung. Außerdem sind Ausgangsanschlüsse der individuellen Sätze oberer und unterer Arme, d.h. drei Ausgangsanschlüsse der Hauptumwandlungsschaltung 201, mit der Last 300 verbunden.
  • Die Hauptumwandlungsschaltung 201 enthält eine (nicht dargestellte) Ansteuerschaltung, die jedes Schaltelement ansteuert. Die Ansteuerschaltung kann in dem Halbleitermodul 202 integriert sein. Alternativ dazu kann die Ansteuerschaltung vom Halbleitermodul 202 getrennt sein. Die Ansteuerschaltung erzeugt ein Ansteuersignal, das die Schaltelemente der Hauptumwandlungsschaltung 201 ansteuert, und stellt das Ansteuersignal Steuerelektroden der Schaltelemente der Hauptumwandlungsschaltung 201 bereit. Konkret gibt die Ansteuerschaltung ein Ansteuersignal, das die Schaltelemente einschaltet, und ein Ansteuersignal, das die Schaltelemente ausschaltet, an die Steuerelektroden der individuellen Schaltelemente gemäß dem Steuersignal von der Steuerschaltung 203 ab, die später beschrieben wird. Wird das Schaltelement EIN gehalten, ist das Ansteuersignal ein Spannungssignal (EIN-Signal) gleich einer oder größer als eine Schwellenspannung des Schaltelements. Wird das Schaltelement AUS gehalten, ist das Ansteuersignal ein Spannungssignal (AUS-Signal) gleich der oder geringer als die Schwellenspannung des Schaltelements.
  • Die Steuerschaltung 203 steuert die Schaltelemente der Hauptumwandlungsschaltung 201, so dass der Last 300 eine gewünschte Leistung bereitgestellt wird. Genauer gesagt, berechnet die Steuerschaltung 203 basierend auf einer der Last 300 bereitzustellenden Leistung eine Zeit (EIN-Zeit), während der jedes Schaltelement der Hauptumwandlungsschaltung 201 eingeschaltet sein soll. Beispielsweise steuert die Steuerschaltung 203 die Hauptumwandlungsschaltung 201 über eine Pulsweitenmodulations-(PWM-)Steuerung, die die EIN-Zeit des Schaltelements gemäß einer abzugebenden Spannung moduliert. Die Steuerschaltung 203 gibt dann Steuerbefehle (Steuersignale) an die Ansteuerschaltung, die in der Hauptumwandlungsschaltung 201 enthalten ist, auf solch eine Weise aus, dass zu jedem Zeitpunkt ein EIN-Signal an die einzuschaltenden Schaltelemente abgegeben wird und ein AUS-Signal an die auszuschaltenden Schaltelemente abgegeben wird. Die Ansteuerschaltung gibt als Ansteuersignale das EIN-Signal oder AUS-Signal an die Steuerelektroden der individuellen Schaltelemente gemäß den Steuersignalen ab.
  • Im Leistungswandler gemäß der achten bevorzugten Ausführungsform dient die Halbleitervorrichtung gemäß einer beliebigen der ersten bis siebten bevorzugten Ausführungsformen als zumindest eines der Schaltelemente und der Freilaufdioden der Hauptumwandlungsschaltung 201. Solch eine Konfiguration verhindert den Spitzenstrom während einer Erholung, während die Durchbruchspannung erhöht wird.
  • Die achte bevorzugte Ausführungsform hat beschrieben, dass die Halbleitervorrichtung gemäß einer beliebigen der ersten bis siebten bevorzugten Ausführungsformen in einem Dreiphasen-Inverter mit zwei Niveaus enthalten ist. Die achte bevorzugte Ausführungsform ist auf verschiedene Leistungswandler anwendbar. Die Halbleitervorrichtung gemäß einer beliebigen der ersten bis siebten bevorzugten Ausführungsformen kann, obgleich sie in der achten bevorzugten Ausführungsform in einem Leistungswandler mit zwei Niveaus enthalten ist, in einem Leistungswandler mit drei Niveaus oder einem Leistungswandler mit mehreren Niveaus enthalten sein. Für eine Stromversorgung zu einer einphasigen Last kann alternativ dazu die Halbleitervorrichtung in einem einphasigen Inverter enthalten sein. Außerdem kann für eine Stromversorgung zu einer DC-Last oder anderen Arten einer Last die Halbleitervorrichtung in einem DC-DC-Wandler oder einem AC-DC-Wandler enthalten sein.
  • In dem Leistungswandler gemäß der achten bevorzugten Ausführungsform ist die Last nicht auf einen Elektromotor beschränkt. Beispielsweise kann die Last als eine Stromversorgungseinrichtung in einer Elektroerodiermaschine, einer Laserstrahlmaschine, einer Kocheinrichtung mit induktiver Heizung oder einem System zur berührungslosen Energie- bzw. Stromversorgung verwendet werden. Die Last kann ferner als ein Leistungsconditionierer in einem photovoltaischen System, einem Speicherbatteriesystem oder anderen Systemen verwendet werden.
  • Es wird besonders erwähnt, dass in der vorliegenden Erfindung die individuellen Ausführungsformen frei kombiniert oder wie jeweils anwendbar innerhalb des Umfangs der Erfindung modifiziert und weggelassen werden können.
  • Obgleich die Erfindung im Detail dargestellt und beschrieben wurde, ist die vorhergehende Beschreibung in allen Aspekten veranschaulichend und nicht beschränkend. Es versteht sich daher, dass zahlreiche Modifikationen und Variationen konzipiert werden können, ohne vom Umfang der Erfindung abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 5309360 [0002]

Claims (8)

  1. Halbleitervorrichtung, umfassend: eine Anodenschicht (1) mit einer Konzentration von Störstellen vom p-Typ, die gleichmäßig ist; eine erste Halbleiterschicht (2) mit einer Konzentration von Störstellen vom n-Typ, die verteilt ist; und eine zweite Halbleiterschicht (3), die so angeordnet ist, dass die erste Halbleiterschicht zwischen der zweiten Halbleiterschicht und der Anodenschicht angeordnet ist, wobei die zweite Halbleiterschicht eine Konzentration von Störstellen vom n-Typ aufweist, die höher als diejenige der ersten Halbleiterschicht ist und gleichmäßig ist, wobei die Konzentration von Störstellen vom n-Typ der ersten Halbleiterschicht in einem Teil auf einer Seite der Anodenschicht niedriger als die Konzentration von Störstellen vom p-Typ der Anodenschicht ist.
  2. Halbleitervorrichtung nach Anspruch 1, wobei die Konzentration von Störstellen vom n-Typ der gesamten ersten Halbleiterschicht (2) niedriger als die Konzentration von Störstellen vom p-Typ der Anodenschicht (1) ist.
  3. Halbleitervorrichtung nach Anspruch 1, wobei die Konzentration von Störstellen vom n-Typ der ersten Halbleiterschicht (2) in einem Teil auf einer Seite der zweiten Halbleiterschicht (3) höher ist als die Konzentration von Störstellen vom p-Typ der Anodenschicht (1).
  4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, ferner umfassend eine dritte Halbleiterschicht (4), die innerhalb der ersten Halbleiterschicht (2) angeordnet ist, wobei die dritte Halbleiterschicht die erste Halbleiterschicht in den Teil auf der Seite der Anodenschicht (1) und einen Teil auf einer Seite der zweiten Halbleiterschicht (3) teilt, wobei die dritte Halbleiterschicht eine Konzentration von Störstellen vom p-Typ aufweist, die gleichmäßig ist.
  5. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, ferner umfassend eine dritte Halbleiterschicht (5), die auf der gleichen Seite der ersten Halbleiterschicht (2) wie die zweite Halbleiterschicht (3) angeordnet ist, wobei die dritte Halbleiterschicht eine Konzentration von Störstellen vom p-Typ aufweist, die gleichmäßig ist.
  6. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, ferner umfassend eine vierte Halbleiterschicht (6), die von der ersten Halbleiterschicht (2) aus auf der gegenüberliegenden Seite der Anodenschicht (1) angeordnet ist, wobei die vierte Halbleiterschicht eine Konzentration von Störstellen vom p-Typ aufweist, die höher als diejenige der Anodenschicht ist und verteilt ist.
  7. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, wobei die erste Halbleiterschicht (2) nicht nur auf einer Seite der zweiten Halbleiterschicht (3) der Anodenschicht (1), sondern auch auf einer Anschlussseite der Anodenschicht angeordnet ist, und die Halbleitervorrichtung ferner eine Anschlussschicht (8) aufweist, die so angeordnet ist, dass die erste Halbleiterschicht auf der Anschlussseite der Anodenschicht zwischen der Anschlussschicht und der Anodenschicht angeordnet ist, wobei die Anschlussschicht eine Konzentration von Störstellen vom p-Typ aufweist, die gleichmäßig ist.
  8. Leistungswandler, umfassend: eine Hauptumwandlungsschaltung (201), die die Halbleitervorrichtung gemäß einem der Ansprüche 1 bis 7 aufweist, wobei die Hauptumwandlungsschaltung dafür konfiguriert ist, Leistung, die eingespeist wird, umzuwandeln und dann die Leistung abzugeben; und eine Steuerschaltung (203), die dafür konfiguriert ist, ein die Hauptumwandlungsschaltung steuerndes Steuersignal an die Hauptumwandlungsschaltung abzugeben.
DE102019201814.9A 2018-03-08 2019-02-12 Halbleitervorrichtung und Leistungswandler Pending DE102019201814A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-041442 2018-03-08
JP2018041442A JP7126361B2 (ja) 2018-03-08 2018-03-08 半導体装置、電力変換装置、及び、半導体装置の製造方法

Publications (1)

Publication Number Publication Date
DE102019201814A1 true DE102019201814A1 (de) 2019-09-12

Family

ID=67701416

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019201814.9A Pending DE102019201814A1 (de) 2018-03-08 2019-02-12 Halbleitervorrichtung und Leistungswandler

Country Status (4)

Country Link
US (1) US10763760B2 (de)
JP (1) JP7126361B2 (de)
CN (2) CN114864700A (de)
DE (1) DE102019201814A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019008931B4 (de) * 2019-12-20 2024-04-11 Azur Space Solar Power Gmbh Gasphasenepitaxieverfahren
DE102019008929A1 (de) * 2019-12-20 2021-06-24 Azur Space Solar Power Gmbh Gasphasenepitaxieverfahren
DE102019008927B4 (de) * 2019-12-20 2024-04-11 Azur Space Solar Power Gmbh Gasphasenepitaxieverfahren
DE102020123847A1 (de) * 2020-09-14 2022-03-17 Infineon Technologies Ag Feldstoppgebiet enthaltende leistungs-halbleiterdiode

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS539360A (en) 1976-07-12 1978-01-27 Fuji System Drink flavor enhancing composition

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3321185B2 (ja) * 1990-09-28 2002-09-03 株式会社東芝 高耐圧半導体装置
DE19713962C1 (de) * 1997-04-04 1998-07-02 Siemens Ag Leistungsdiode (FCI-Diode)
JP4791704B2 (ja) * 2004-04-28 2011-10-12 三菱電機株式会社 逆導通型半導体素子とその製造方法
US7842590B2 (en) 2008-04-28 2010-11-30 Infineon Technologies Austria Ag Method for manufacturing a semiconductor substrate including laser annealing
JP5309360B2 (ja) 2008-07-31 2013-10-09 三菱電機株式会社 半導体装置およびその製造方法
EP2339613B1 (de) * 2009-12-22 2015-08-19 ABB Technology AG Leistungshalbleiterelement und Herstellungsverfahren dafür
JP5888214B2 (ja) 2012-11-30 2016-03-16 富士電機株式会社 窒化物系化合物半導体装置およびその製造方法
JP2015002277A (ja) 2013-06-17 2015-01-05 三菱電機株式会社 炭化珪素半導体装置
JP2015056560A (ja) * 2013-09-12 2015-03-23 株式会社東芝 半導体装置
JP6234337B2 (ja) 2014-07-03 2017-11-22 三菱電機株式会社 炭化珪素半導体装置
DE102015208097B4 (de) 2015-04-30 2022-03-31 Infineon Technologies Ag Herstellen einer Halbleitervorrichtung durch Epitaxie
US10497570B2 (en) 2015-06-16 2019-12-03 Mitsubishi Electric Corporation Method for manufacturing semiconductor device having buffer layer
WO2017115434A1 (ja) * 2015-12-28 2017-07-06 三菱電機株式会社 半導体装置、半導体装置の製造方法
JP6683044B2 (ja) 2016-07-12 2020-04-15 富士電機株式会社 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS539360A (en) 1976-07-12 1978-01-27 Fuji System Drink flavor enhancing composition

Also Published As

Publication number Publication date
CN110246887B (zh) 2022-12-13
US10763760B2 (en) 2020-09-01
JP2019160853A (ja) 2019-09-19
JP7126361B2 (ja) 2022-08-26
CN110246887A (zh) 2019-09-17
CN114864700A (zh) 2022-08-05
US20190280613A1 (en) 2019-09-12

Similar Documents

Publication Publication Date Title
DE112017005529B4 (de) Siliciumcarbid-halbleitereinheit und leistungswandlereinheit
DE112013005426B4 (de) Diode und Leistungswandlungssystem
DE102019201814A1 (de) Halbleitervorrichtung und Leistungswandler
DE112017000224B4 (de) Halbleitervorrichtung, Verfahren zu deren Herstellung und diese verwendende Leistungsumwandlungsvorrichtung
DE112018001001B4 (de) Siliciumcarbid-halbleitereinheit und leistungswandler
DE112018001179T5 (de) Siliciumcarbid-halbleitereinheit, leistungswandler, verfahren zur herstellung einer siliciumcarbid-halbleitereinheit und verfahren zur herstellung eines leistungswandlers
DE102019206090A1 (de) Siliziumcarbid-Halbleitervorrichtung, Leistungswandler und Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung
DE112017002221T5 (de) Halbleiterbauelement und Leistungswandlervorrichtung
DE112019000544B4 (de) Halbleitervorrichtung und leistungswandlungsvorrichtung
DE112018000992T5 (de) Siliciumcarbid-Halbleitereinheit und Leistungswandler
DE102018217675A1 (de) Halbleitervorrichtung, Leistungsumwandlungsvorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102019204003A1 (de) Halbleitervorrichtung und Leistungswandler
DE102013106795B4 (de) Halbleitervorrichtung mit einem Randgebiet und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102018201229B4 (de) Halbleitervorrichtungen und Leistungskonvertierungsvorrichtung
DE102016112721A1 (de) n-Kanal-Leistungshalbleitervorrichtung mit p-Schicht im Driftvolumen
DE112018007228B4 (de) Siliciumcarbid-Halbleitereinheit, Leistungswandlervorrichtung und Herstellungsverfahren für Siliciumcarbid-Halbleitereinheit
DE102018132111A1 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zu ihrer Herstellung, Leistungswandlungsvorrichtung, Automobil und Schienenfahrzeug
DE112016007385T5 (de) Halbleitervorrichtung und Leistungsumwandlungsvorrichtung
DE102018200628B4 (de) Halbleiteranordnung, Verfahren zum Herstellen einer Halbleiteranordnung und Leistungsumrichteranordnung
DE102018100237B4 (de) Leistungshalbleiterbauelement mit dU/dt Steuerbarkeit und Verfahren zum Herstellen eines Leistungshalbleiterbauelements
DE102018211354A1 (de) Halbleitervorrichtung, Verfahren zum Herstellen einer Halbleitervorrichtung und Leistungsumwandlungsvorrichtung
DE102022124033A1 (de) Halbleitervorrichtung, Leistungsumwandlungseinrichtung und Verfahren zum Ansteuern einer Halbleitervorrichtung
DE112018006467B4 (de) Siliciumcarbid-halbleiteranordnung und leistungswandler
DE102018206965A1 (de) Siliziumcarbid-Halbleitervorrichtung, Herstellungsverfahren dafür und Leistungsumwandlungsvorrichtung
DE102020202321B4 (de) Epitaktischer SiC-Wafer und dessen Verwendung in einer Halbleitervorrichtung und in einem Leistungswandler

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R084 Declaration of willingness to licence
R016 Response to examination communication