DE102022124033A1 - Halbleitervorrichtung, Leistungsumwandlungseinrichtung und Verfahren zum Ansteuern einer Halbleitervorrichtung - Google Patents

Halbleitervorrichtung, Leistungsumwandlungseinrichtung und Verfahren zum Ansteuern einer Halbleitervorrichtung Download PDF

Info

Publication number
DE102022124033A1
DE102022124033A1 DE102022124033.9A DE102022124033A DE102022124033A1 DE 102022124033 A1 DE102022124033 A1 DE 102022124033A1 DE 102022124033 A DE102022124033 A DE 102022124033A DE 102022124033 A1 DE102022124033 A1 DE 102022124033A1
Authority
DE
Germany
Prior art keywords
gate electrode
gate
state
semiconductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102022124033.9A
Other languages
English (en)
Inventor
Katsumi Satoh
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102022124033A1 publication Critical patent/DE102022124033A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H02M1/0054—Transistor switching losses
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Thyristors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Eine Halbleitervorrichtung weist eine Schichtstruktur, die eine erste Gate-Elektrode und eine zweite Gate-Elektrode enthält, und eine erste Hauptelektrode und eine zweite Hauptelektrode auf, die durch die Schichtstruktur hindurch elektrisch verbunden sind. Die Schwellenspannung der zweiten Gate-Elektrode ist höher als die Schwellenspannung der ersten Gate-Elektrode. In dem α-Zustand und unter der β-Bedingung wird der Schaltvorgang unter Verwendung der ersten Gate-Elektrode durchgeführt, und in dem γ-Zustand oder unter der δ-Bedingung wird der Schaltvorgang unter Verwendung der zweiten Gate-Elektrode durchgeführt.

Description

  • HINTERGRUND DER ERFINDUNG
  • Gebiet der Erfindung
  • Die in der vorliegenden Beschreibung offenbarte Technik bezieht sich auf eine Halbleitervorrichtung, die eine Vielzahl von Gates enthält.
  • Beschreibung der Hintergrundtechnik
  • Ein Bipolartransistor mit isoliertem Gate (das heißt ein IGBT), der eine aus einem Siliziummaterial geschaffene typische Schalt-Leistungsvorrichtung ist, wird häufig als Schlüsselkomponente einer energiesparenden Einrichtung wie etwa eines Inverters, der eine variable Drehzahlsteuerung eines Motors durchführt, verwendet. Ein in einem Inverter genutzter IGBT muss einen Verlust reduzieren, das heißt eine EIN-Spannung und einen Schaltverlust reduzieren.
  • Da die Höhe der EIN-Spannung und der Schaltverlust in einer entgegengesetzten Beziehung stehen, ist eine Verbesserung in der Zielkonfliktbeziehung zwischen der Höhe der EIN-Spannung und dem Schaltverlust erforderlich, um den Verlust zu reduzieren. Jedoch sind mehr als 30 Jahre vergangen, seit der IGBT in den Markt eingeführt wurde, und es wird gesagt, dass die Verbesserung seines Verlusts an die Grenze stößt und man keine große Verbesserung erwartet.
  • Beispielsweise offenbart das japanische Patent Nr. 6288678 ein Entwurfskonzept für eine Skalierung, um allein einen Verlust in einem Si-(Silizium-)IGBT zu verbessern. Das Entwurfskonzept für eine Skalierung ist hier ein Verfahren, um die EIN-Spannung oder den Verlust der Gate-Ansteuerungsschaltung durch Skalieren (das heißt Reduzieren) der Mesa-Breite, der Grabentiefe, des Gate-Isolierfilms oder dergleichen zu reduzieren, nachdem die Zellenbreite konstant gehalten wird.
  • Indem man das oben beschriebene Entwurfskonzept für eine Skalierung nutzt, kann eine Verbesserung des Verlusts (das heißt eine Reduzierung des Verlusts) erzielt werden, und, da die Gate-Ansteuerungsspannung proportional zum Skalierungsfaktor reduziert wird, wird auch der Verlust der Gate-Ansteuerungsschaltung reduziert.
  • Da es jedoch nicht viel Spielraum für eine Verbesserung des Verlusts im Si-IGBT allein gibt, sind auch Untersuchungen, um die Zielkonfliktbeziehung zwischen der Höhe der EIN-Spannung und dem Schaltverlust zu verbessern, im Gange, indem zusätzlich zum oben beschriebenen Entwurfskonzept für eine Skalierung die Technologie zur Ansteuerungssteuerung entwickelt wird.
  • Eine typische Forschungsarbeit dazu bezieht sich auf einen Multi-Gate-IGBT, der in beispielsweise der offengelegten japanischen Patentanmeldung Nr. 2020-162022 oder Tatsunori Sakano, Kazuto Takao, „Ultra-Low Switching Loss Triple-Gate controlled IGBT“, 30. Mai - 3. Juni 2021, Nagoya Full Virtual Conference, S. 363-366, offenbart ist.
  • Der Multi-Gate-IGBT enthält ein Haupt-Gate, das imstande ist, Leitungs- und Nichtleitungszeitpunkte zu steuern, und ein Hilfs-Gate, das imstande ist, eine interne Ladungsträgerkonzentration des Multi-Gate-IGBT zu steuern, und durch Kombinieren dieser Steuerungen kann ein Verlust reduziert werden.
  • Als ein Betriebsmodus des Multi-Gate-IGBT, der eine Vielzahl von Gates enthält, die unabhängig voneinander gesteuert werden können, bewirkt die Anlegung einer Gate-Emitter-Spannung (worauf hier im Folgenden auch als „Gate-Spannung“ verwiesen wird), die gleich einer oder höher als eine Schwellenspannung ist, an zumindest ein Gate des Haupt-Gates und des Hilfs-Gates, dass der Multi-Gate-IGBT in einen leitenden Zustand eintritt, und bewirkt die Anlegung einer Gate-Spannung, die niedriger als die Schwellenspannung ist, an all die Gates, dass der Multi-Gate-IGBT in einen nichtleitenden Zustand eintritt. Das heißt, der Multi-Gate-IGBT ist ein IGBT, der imstande ist, basierend auf einer an eine Vielzahl von Gates angelegten Gate-Spannung, Leitung und Nichtleitung zu steuern.
  • In dem Multi-Gate-IGBT führt das Haupt-Gate eine Steuerung der Leitungs- und Nichtleitungszeitpunkte (das heißt eine Schaltsteuerung) durch. Auf der anderen Seite stellt, um eine Verlustreduzierung zum Zeitpunkt eines Umschaltens zwischen Leitung und Nichtleitung zu steuern oder um Wellenformen eines Stroms und einer Spannung zur Zeit des Umschaltens zu steuern, das Hilfs-Gate eine Menge akkumulierter Ladungsträger in der Basisschicht vom n-Typ ein. Die Steuerung der Wellenformen des Stroms und der Spannung zum Zeitpunkt des Umschaltens besteht darin, di/dt oder dv/dt zum Zeitpunkt des Umschaltens zu steuern, und verhindert durch die Steuerung (Gegenmaßnahmen gegen eine elektromagnetische Interferenz (das heißt EMI)), dass der Schaltvorgang zu einer Quelle für elektromagnetische Interferenz (Rauschen) wird.
  • Durch Kombinieren der Steuerung mittels des Haupt-Gates und der Steuerung mittels des Hilfs-Gates ist es entsprechend dem Zweck möglich, den Verlust zu reduzieren oder das erzeugte Rauschen zu reduzieren.
  • Man erwartet, dass eine Kombination eines Entwurfskonzepts für eine Skalierung und eines Multi-Gate-IGBT einen Beitrag für einen Si-IGBT der nächsten Generation leistet.
  • Wenn eine Spannung an den Gate-Anschluss der Halbleitervorrichtung angelegt wird, wobei die Spannung eine Zeitbreite aufweist, die gleich einer oder größer als eine Gate-Ansprechzeitbreite ist, die notwendig ist, um den Gate-Kanal auszubilden oder zu löschen, und gleich einer oder größer als eine Schwellenspannung ist, wird ein Kanal erzeugt (das heißt im EIN-Zustand) und geht die Halbleitervorrichtung vom Nichtleitungszustand in den Leitungszustand über. Wenn auf der anderen Seite eine Spannung, die eine Zeitbreite, die gleich der oder größer als die Gate-Ansprechzeitbreite ist, aufweist, und geringer als die Schwellenspannung ist, an den Gate-Anschluss der Halbleitervorrichtung angelegt wird, verschwindet der Kanal (das heißt im AUS-Zustand) und geht die Halbleitervorrichtung vom Leitungszustand in den Nichtleitungszustand über. Es sollte besonders erwähnt werden, dass die Schwellenspannung im Allgemeinen bei Raumtemperatur (zum Beispiel 25°C) definiert wird.
  • In einem Fall, in dem eine die Schwellenspannung übersteigende Spannung an den Gate-Anschluss angelegt wird, nimmt, wenn die Schwellenspannung niedrig ist, eine Differenz zwischen der an den Gate-Anschluss angelegten Spannung und der Schwellenspannung zu. Da der Kanalwiderstand, der eine Komponente des Einschaltwiderstands ist, zur obigen Differenz umgekehrt proportional ist, kann der EIN-Widerstand durch Senken der Schwellenspannung reduziert werden und kann somit die EIN-Spannung reduziert werden.
  • Um eine Fehlfunktion zu verhindern, selbst wenn eine externe Rauschspannung (extern abgeleitete Rauschspannung) an den Gate-Anschluss angelegt wird, ist es notwendig, zu verhindern, dass die externe Rauschspannung eine Differenz zwischen der Ansteuerungsspannung und der Schwellenspannung übersteigt. Auf die Vermeidung einer Fehlfunktion, selbst wenn eine externe Rauschspannung an den Gate-Anschluss angelegt wird, das heißt, die Vermeidung des Empfangs einer elektromagnetischen Interferenz oder die Ermöglichung eines normalen Betriebs, selbst wenn elektromagnetische Interferenz empfangen wird, wird als Gegenmaßnahme gegen die elektromagnetische Suszeptibilität bzw. Empfindlichkeit (EMS) verwiesen.
  • Da die Gate-Ansteuerungsspannung im Entwurfskonzept für eine Skalierung reduziert wird, wird die Differenz zwischen der Ansteuerungsspannung und der Schwellenspannung reduziert. Es besteht dann das Problem, dass eine Fehlfunktion aufgrund einer externen Rauschspannung wahrscheinlich auftritt.
  • Darüber hinaus nimmt in der Halbleitervorrichtung, wenn aufgrund eines mit der Ansteuerung verbundenen Verlusts eine Selbsterhitzung stattfindet und die Temperatur ansteigt, die Schwellenspannung ab. Beispielsweise ist die Schwellenspannung bei einer Temperatur von 125°C etwa 15 % niedriger als die Schwellenspannung bei einer Temperatur von 25°C. Daher kann selbst solch eine kleine externe Rauschspannung, die bei einer niedrigen Temperatur keine Fehlfunktion (zum Beispiel einen Einschaltvorgang) verursacht, bei einer hohen Temperatur eine Funktion verursachen.
  • ZUSAMMENFASSUNG
  • Die in der vorliegenden Beschreibung offenbarte Technik ist eine Technik, um das Auftreten einer Fehlfunktion zu unterdrücken, selbst wenn eine Änderung der Betriebstemperatur einbezogen wird.
  • Eine Halbleitervorrichtung gemäß einem ersten Aspekt der in der vorliegenden Beschreibung offenbarten Technik umfasst eine Schichtstruktur und eine erste Hauptelektrode und eine zweite Hauptelektrode, die so konfiguriert sind, dass sie durch die Schichtstruktur hindurch miteinander elektrisch verbunden sind. Die Schichtstruktur umfasst eine erste Halbleiterschicht eines ersten Leitfähigkeitstyps, die eine erste Oberfläche und eine der ersten Oberfläche entgegengesetzte zweite Oberfläche aufweist, einen ersten Halbleiterbereich eines zweiten Leitfähigkeitstyps, der in einer Oberflächenschicht auf der ersten Oberfläche teilweise angeordnet ist, einen zweiten Halbleiterbereich eines zweiten Leitfähigkeitstyps, der in einer Oberflächenschicht auf der ersten Oberfläche teilweise angeordnet ist, eine zweite Halbleiterschicht eines ersten Leitfähigkeitstyps, die in einer Oberflächenschicht im ersten Halbleiterbereich und einer Oberflächenschicht im zweiten Halbleiterbereich teilweise angeordnet ist, einen ersten Gate-Isolierfilm, der in Kontakt mit dem ersten Halbleiterbereich angeordnet ist, der zwischen der ersten Halbleiterschicht und der zweiten Halbleiterschicht sandwichartig angeordnet ist, einen zweiten Gate-Isolierfilm, der in Kontakt mit dem zweiten Halbleiterbereich angeordnet ist, der zwischen der ersten Halbleiterschicht und der zweiten Halbleiterschicht sandwichartig angeordnet ist, eine erste Gate-Elektrode, die eine Gate-Elektrode ist, die in Kontakt mit dem ersten Gate-Isolierfilm angeordnet ist, und eine zweite Gate-Elektrode, die die Gate-Elektrode ist, die in Kontakt mit dem zweiten Gate-Isolierfilm angeordnet ist. Ein Anlegen einer Spannung an die erste Gate-Elektrode oder die zweite Gate-Elektrode macht es möglich, zwischen einem EIN-Zustand, in dem die erste Hauptelektrode und die zweite Hauptelektrode durch die Schichtstruktur hindurch leiten, und einem AUS-Zustand umzuschalten, in dem die erste Hauptelektrode und die zweite Hauptelektrode durch die Schichtstruktur hindurch nicht leiten. Eine Schwellenspannung der zweiten Gate-Elektrode ist höher als eine Schwellenspannung der ersten Gate-Elektrode. Ein Zustand, in dem eine Temperatur der Schichtstruktur niedriger als eine Schwellentemperatur ist, wird als ein α-Zustand definiert. Ein Zustand, in dem eine Temperatur der Schichtstruktur gleich der oder höher als die Schwellentemperatur ist, wird als ein γ-Zustand definiert. Im α-Zustand wird ein Schaltvorgang zum Schalten in den EIN-Zustand oder den AUS-Zustand unter Verwendung der ersten Gate-Elektrode durchgeführt. Im γ-Zustand wird der Schaltvorgang unter Verwendung der zweiten Gate-Elektrode durchgeführt.
  • Selbst wenn die Schwellenspannung der Gate-Elektrode mit der Änderung der Betriebstemperatur schwankt, kann das Auftreten einer Fehlfunktion der Halbleitervorrichtung effektiv unterdrückt werden, indem eine Vielzahl von Gate-Elektroden mit unterschiedlichen Schwellenspannungen entsprechend der Betriebstemperatur selektiv genutzt wird.
  • Außerdem werden die Ziele, Merkmale, Aspekte und Vorteile in Bezug auf die in der Beschreibung der vorliegenden Anmeldung offenbarten Technik aus der detaillierten Beschreibung und den beiliegenden Zeichnungen, die hier im Folgenden dargestellt werden, weiter ersichtlich.
  • Figurenliste
    • 1 ist eine Draufsicht, die ein Beispiel einer Konfiguration einer Emitter-Elektrodenoberfläche eines Multi-Gate-IGBT schematisch darstellt, der ein Beispiel einer Multi-Gate-Halbleitervorrichtung ist, die eine Vielzahl von Gates enthält;
    • 2 ist eine entlang einer Linie I-I' in 1 genommene Querschnittsansicht, die ein Beispiel einer Konfiguration schematisch darstellt;
    • 3 ist ein Diagramm, um ein Verfahren zum Ansteuern der Multi-Gate-Halbleitervorrichtung gemäß der bevorzugten Ausführungsform zu veranschaulichen;
    • 4 ist eine Querschnittsansicht, die ein anderes Konfigurationsbeispiel der Multi-Gate-Halbleitervorrichtung gemäß der bevorzugten Ausführungsform schematisch darstellt;
    • 5 ist eine Querschnittsansicht, die ein Konfigurationsbeispiel der Multi-Gate-Halbleitervorrichtung gemäß der bevorzugten Ausführungsform schematisch darstellt;
    • 6 ist eine Querschnittsansicht, die ein Konfigurationsbeispiel der Multi-Gate-Halbleitervorrichtung gemäß der bevorzugten Ausführungsform schematisch darstellt; und
    • 7 ist ein Diagramm, das ein Beispiel einer Konfiguration eines eine Leistungsumwandlungseinrichtung gemäß der vorliegenden bevorzugten Ausführungsform enthaltenden Leistungsumwandlungssystems konzeptmäßig darstellt.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Im Folgenden werden hierin bevorzugte Ausführungsformen mit Verweis auf die beiliegenden Zeichnungen beschrieben. In den folgenden bevorzugten Ausführungsformen sind detaillierte Merkmale und dergleichen auch für die Beschreibung der Technik dargestellt; aber sie sind nur Beispiele, und nicht alle von ihnen sind notwendigerweise wesentliche Merkmale, um die Ausführung der bevorzugten Ausführungsformen zu ermöglichen.
  • Es sollte besonders erwähnt werden, dass die Zeichnungen schematisch dargestellt sind und der zweckmäßigen Beschreibung halber in den Zeichnungen wie jeweils geeignet die Konfiguration weggelassen, vereinfacht oder dergleichen sein kann. Außerdem wird die wechselseitige Beziehung zwischen den Größen und Positionen der jeweiligen Konfigurationen, die in den verschiedenen Zeichnungen dargestellt sind, nicht notwendigerweise genau beschrieben und kann geeignet geändert werden. Außerdem kann in Zeichnungen wie etwa Draufsichten, die von Querschnittsansichten verschieden sind, eine Schraffur hinzugefügt sein, um ein Verständnis der Inhalte der bevorzugten Ausführungsformen zu erleichtern.
  • Darüber hinaus werden in der folgenden Beschreibung die gleichen Komponenten zur Veranschaulichung mit den gleichen Bezugsziffern bezeichnet, und deren Bezeichnungen und Funktionen sind ebenfalls gleich. Daher können deren detaillierte Beschreibungen weggelassen werden, um Redundanz zu vermeiden.
  • Darüber hinaus ist in der in der vorliegenden Beschreibung gegebenen Schilderung, wenn eine Schilderung wie etwa eine bestimmte Komponente „umfassend“, „enthaltend“ oder „aufweisend“ vorgenommen wird, dies kein exklusiver bzw. ausschließender Ausdruck, der das Vorhandensein anderer Komponenten ausschließt, sofern nicht anders angegeben.
  • Darüber hinaus können in der in der vorliegenden Beschreibung gegebenen Schilderung Ordnungszahlen wie etwa „erster“ oder „zweiter“ verwendet werden; aber diese Begriffe werden der Zweckmäßigkeit halber verwendet, um ein Verständnis der Inhalte der bevorzugten Ausführungsformen zu erleichtern, und die Inhalte der bevorzugten Ausführungsformen sind nicht auf die Reihenfolge oder dergleichen beschränkt, die durch diese Ordnungszahlen erzeugt werden kann.
  • Außerdem ist in der in der vorliegenden Beschreibung gegebenen Schilderung in dem Ausdruck wie etwa „positive Richtung einer ... Achse“ oder „negative Richtung einer...Achse“ eine Richtung entlang dem dargestellten Pfeil der ... Achse eine positive Richtung und ist eine dem dargestellten Pfeil der ... Achse entgegengesetzte Richtung eine negative Richtung.
  • Darüber hinaus können in der in der vorliegenden Beschreibung gegebenen Schilderung Begriffe, die eine spezifische Position oder Richtung bedeuten, wie etwa „oberer“, „unterer“, „links“, „rechts“, „Seite“, „unten“, „vorne“ oder „hinten“ verwendet werden; aber diese Begriffe werden der Zweckmäßigkeit halber verwendet, um das Verständnis der Inhalte der bevorzugten Ausführungsformen zu erleichtern, und die bevorzugten Ausführungsformen sind nicht auf die Position oder Richtung zur Zeit einer tatsächlichen Umsetzung bezogen.
  • Außerdem wird in der in der vorliegenden Beschreibung gegebenen Schilderung, wenn sie als „die obere Oberfläche von ...“, „die untere Oberfläche von ...“ oder dergleichen geschildert wird, angenommen, dass ein Zustand einbezogen ist, in dem zusätzlich zu der oberen Oberfläche selbst oder der unteren Oberfläche selbst der Zielkomponente eine andere Komponente auf der oberen Oberfläche oder der unteren Oberfläche der Zielkomponente ausgebildet ist. Das heißt beispielsweise, die Schilderung „auf der oberen Oberfläche von A angeordnetes B“ schließt nicht aus, dass eine weitere Komponente „C“ zwischen A und B angeordnet ist.
  • <Erste bevorzugte Ausführungsform>
  • Im Folgenden werden hierin eine Halbleitervorrichtung und ein Verfahren zum Ansteuern der Halbleitervorrichtung gemäß der vorliegenden bevorzugten Ausführungsform beschrieben.
  • Es sollte besonders erwähnt werden, dass hier im Folgenden in der Beschreibung im Hinblick auf einen Leitfähigkeitstyp einer Störstelle angenommen wird, dass ein erster Leitfähigkeitstyp ein n-Typ ist und ein zweiter Leitfähigkeitstyp ein p-Typ ist.
  • Außerdem bedeutet in der folgenden Beschreibung der Ausdruck „A und B sind elektrisch verbunden“, dass ein Strom bidirektional zwischen der Konfiguration A und der Konfiguration B fließen kann.
  • <Konfiguration einer Halbleitervorrichtung>
  • In den folgenden bevorzugten Ausführungsformen wird eine Halbleitervorrichtung mit isoliertem Gate (Gate-Steuerung) beschrieben.
  • 1 ist eine Draufsicht, die ein Beispiel einer Konfiguration einer Emitter-Elektrodenoberfläche eines Multi-Gate-(das heißt MG-)IGBT schematisch darstellt, der ein Beispiel einer eine Vielzahl von Gates enthaltenden Multi-Gate-Halbleitervorrichtung ist. Außerdem ist 2 eine entlang einer Linie I-I' in 1 genommene Querschnittsansicht, die ein Beispiel einer Konfiguration schematisch darstellt.
  • In der vorliegenden bevorzugten Ausführungsform sind zwei Gates auf einer ersten Hauptoberfläche (Emitter-Oberfläche) eines Halbleitersubstrats 30 vom n-Typ mit zwei Hauptoberflächen angeordnet, und die beiden Gates haben eine Struktur eines Anreicherungs-n-Kanal-Metalloxid-Halbleiter-Feldeffekttransistors (das heißt eines MOSFET).
  • Ein MG-IGBT-Element 31 ist auf dem Halbleitersubstrat 30 vom n-Typ angeordnet, und eine Abschlussstruktur 32 zum Unterdrücken einer Konzentration eines elektrischen Feldes ist um das MG-IGBT-Element 31 angeordnet.
  • In der vorliegenden bevorzugten Ausführungsform wird als das Halbleitersubstrat 30 zum Beispiel ein Substrat aus einkristallinem Bulk-Silizium vom n-Typ (n-) (FZ-Wafer) mit einer Störstellenkonzentration von etwa 1 × 1014 cm-3 übernommen. Das Halbleitersubstrat 30 fungiert als eine Basis-Schicht 1 vom n-Typ des MG-IGBT-Elements 31.
  • Die Oberflächenschicht auf der ersten Hauptoberfläche (Emitter-Oberfläche) des Halbleitersubstrats 30 des MG-IGBT-Elements 31 ist mit einem Basis-Bereich 3 vom p-Typ ausgebildet. Der Basis-Bereich 3 vom p-Typ umfasst einen Basis-Bereich 3a vom p-Typ und einen Basis-Bereich 3b vom p-Typ, der eine höhere Störstellenkonzentration als die Störstellenkonzentration des Basis-Bereichs 3a vom p-Typ aufweist. Der Basis-Bereich 3a vom p-Typ und der Basis-Bereich 3b vom p-Typ, die auf der Emitter-Oberfläche angeordnet und in der Oberflächenschicht der Basis-Schicht 1 vom n-Typ ausgebildet sind, sind wie mit einem Beispiel in 2 dargestellt einander abwechselnd angeordnet.
  • Der Basis-Bereich 3a vom p-Typ ist mit einem Graben 4a ausgebildet, der den Basis-Bereich 3a vom p-Typ durchdringt und weiter das Innere der Basis-Schicht 1 vom n-Typ erreicht. Ähnlich ist der Basis-Bereich 3b vom p-Typ mit einem Graben 4b ausgebildet, der den Basis-Bereich 3b vom p-Typ durchdringt und weiter das Innere der Basis-Schicht 1 vom n-Typ erreicht.
  • Die Bodenfläche und die seitliche Oberfläche im Graben 4a sind mit einem Gate-Isolierfilm 6a ausgebildet. Außerdem ist ein von dem Gate-Isolierfilm 6a im Graben 4a umgebener innerer Bereich mit beispielsweise Polysilizium gefüllt, das eine Störstellenkonzentration von etwa 1 ×1020 cm-3 aufweist, und ist eine Gate-Elektrode 7a ausgebildet.
  • Ähnlich sind die Bodenfläche und die seitliche Oberfläche im Graben 4b mit einem Gate-Isolierfilm 6b ausgebildet. Darüber hinaus ist ein von dem Gate-Isolierfilm 6b im Graben 4b umgebener innerer Bereich mit beispielsweise Polysilizium gefüllt, das eine Störstellenkonzentration von etwa 1 × 1020 cm-3 aufweist, und ist eine Gate-Elektrode 7b ausgebildet.
  • Außerdem ist die Mesa-Form 13 (das heißt der zwischen den benachbarten Gräben sandwichartig angeordnete Basis-Bereich vom p-Typ), die durch den Graben 4a und den Graben 4b unterteilt wird, mit einem Basis-Bereich 3a vom p-Typ und einem Basis-Bereich 3b vom p-Typ angeordnet. Diese Strukturen sind mit dem Basis-Bereich 3a vom p-Typ, dem Graben 4a, dem Basis-Bereich 3a vom p-Typ, dem Basis-Bereich 3b vom p-Typ, dem Graben 4b und dem Basis-Bereich 3b vom p-Typ in dieser Reihenfolge entlang der positiven Richtung der X-Achse in 2 wiederholt angeordnet.
  • Darüber hinaus ist die Oberflächenschicht im Basis-Bereich 3a vom p-Typ mit einer Emitter-Schicht 5a vom n-Typ (n+) selektiv ausgebildet, die einem Teil des Teilbereichs der seitlichen Oberfläche der Gate-Elektrode 7a benachbart ist. Darüber hinaus ist die Oberflächenschicht im Basis-Bereich 3b vom p-Typ mit einer Emitter-Schicht 5b vom n-Typ (n+) selektiv ausgebildet, die einem Teil des Teilbereichs der seitlichen Oberfläche der Gate-Elektrode 7b benachbart ist.
  • Auf die Mesa-Form 13, in der die Emitter-Schicht 5a vom n+-Typ und die Emitter-Schicht 5b vom n+-Typ ausgebildet sind, wird hier auch als Mesa 13a verwiesen. Darüber hinaus wird auf die Mesa-Form 13, in der die Emitter-Schicht 5a vom n+-Typ und die Emitter-Schicht 5b vom n+-Typ nicht ausgebildet ist, auch als Mesa 13b verwiesen. Die Mesa 13a und die Mesa 13b sind in der positiven Richtung der X-Achse in 2 abwechselnd angeordnet.
  • In der vorliegenden bevorzugten Ausführungsform weisen die Emitter-Schicht 5a vom n+-Typ und die Emitter-Schicht 5b vom n+-Typ eine Dicke von etwa 0,5 µm und eine Störstellenkonzentration von etwa 3×1019 cm-3 auf.
  • Der der Gate-Elektrode 7a in der Mesa 13a zugewandte Basis-Bereich 3a vom p-Typ fungiert als ein erster Kanalausbildungsbereich. Außerdem fungiert der der Gate-Elektrode 7b in der Mesa 13a zugewandte Basis-Bereich 3b vom p-Typ als ein zweiter Kanalausbildungsbereich.
  • Die obere Oberfläche der Basis-Schicht 1 vom n-Typ ist teilweise mit einem Isolierfilm 8 ausgebildet. Außerdem ist eine Emitter-Elektrode 9 so ausgebildet, dass sie den Isolierfilm 8 und die obere Oberfläche (das heißt einen Teil der oberen Oberfläche der Mesa 13a) der Basis-Schicht 1 vom n-Typ, die ohne Bedeckung durch den Isolierfilm 8 freiliegt, bedeckt. Die Emitter-Elektrode 9 ist ferner mit dem Emitter-Anschluss 90 verbunden.
  • Auf der oberen Oberfläche der Mesa 13a sind der Basis-Bereich 3a vom p-Typ, der Basis-Bereich 3b vom p-Typ, die Emitter-Schicht 5a vom n+-Typ und die Emitter-Schicht 5b vom n+-Typ mit der Emitter-Elektrode 9 elektrisch verbunden.
  • Da sie auf der anderen Seite mit dem Isolierfilm 8 bedeckt sind, sind die oberen Oberflächen des Grabens 4a, des Grabens 4b und der Mesa 13b von der Emitter-Elektrode 9 isoliert und getrennt. Eine kleine Fläche bzw. ein kleiner Bereich der oberen Oberfläche der Mesa 13b ist jedoch mit der Emitter-Elektrode 9 verbunden und weist einen Kontaktwiderstand auf (hier nicht dargestellt).
  • Wie mit einem Beispiel in 1 dargestellt ist, sind ein Gate-Pad 11 und ein Gate-Pad 12, die von der Emitter-Elektrode 9 isoliert und getrennt sind, auf einer ersten Hauptoberfläche (Emitter-Oberfläche) des Halbleitersubstrats 30 vom n-Typ angeordnet.
  • Das Gate-Pad 11 ist aus einem auf Aluminium basierenden Material geschaffen. Das Gate-Pad 11 ist durch die Grabentrassen-Verdrahtungsleitung 4c mit der Gate-Elektrode 7a elektrisch verbunden.
  • Das Gate-Pad 12 ist aus einem auf Aluminium basierenden Material geschaffen. Das Gate-Pad 12 ist über die Grabentrassen-Verdrahtungsleitung 4d mit der Gate-Elektrode 7b elektrisch verbunden.
  • Die Grabentrassen-Verdrahtungsleitung 4c hat eine Grabenstruktur ähnlich jener des Grabens 4a, und ein Gate-Isolierfilm ist auf einer Bodenfläche und einer seitlichen Oberfläche im Graben ausgebildet. Außerdem ist ein von dem Gate-Isolierfilm im Graben umgebener innerer Bereich mit Polysilizium mit einer Störstellenkonzentration von etwa 1 × 1020 cm-3 beispielsweise gefüllt, um einen Verdrahtungspfad auszubilden. Da die obere Oberfläche mit dem Isolierfilm 8 bedeckt ist, ist der Verdrahtungspfad von der Emitter-Elektrode 9 isoliert und getrennt.
  • Die Grabentrassen-Verdrahtungsleitung 4d hat eine Grabenstruktur ähnlich jener des Grabens 4b, und ein Gate-Isolierfilm ist auf einer Bodenfläche und einer seitlichen Oberfläche im Graben ausgebildet. Darüber hinaus ist ein von dem Gate-Isolierfilm im Graben umgebener innerer Bereich mit Polysilizium mit einer Störstellenkonzentration von etwa 1 × 1020 cm-3 beispielsweise gefüllt, um einen Verdrahtungspfad auszubilden. Da die obere Oberfläche mit dem Isolierfilm 8 bedeckt ist, ist der Verdrahtungspfad von der Emitter-Elektrode 9 isoliert und getrennt.
  • Die Oberflächenschicht auf der zweiten Hauptoberfläche (Kollektor-Oberfläche) des Halbleitersubstrats 30 vom n-Typ ist mit einem Kollektor-Bereich 2 vom p-Typ (p+) ausgebildet. In der vorliegenden bevorzugten Ausführungsform hat der Kollektor-Bereich 2 vom p-Typ beispielsweise eine Dicke von etwa 0,5 µm und eine Störstellenkonzentration von etwa 1 ×1018 cm-3.
  • Darüber hinaus ist in der vorliegenden bevorzugten Ausführungsform, wie mit einem Beispiel in 2 dargestellt ist, eine Pufferschicht 1a vom n+-Typ, um eine Verarmungsschicht zu stoppen, zwischen dem Halbleitersubstrat 30 und dem Kollektorbereich 2 vom p+-Typ ausgebildet.
  • In der in 2 dargestellten Konfiguration beträgt die Dicke von der oberen Oberfläche (das heißt der oberen Oberfläche des Halbleitersubstrats 30) in dem Basis-Bereich 3 vom p-Typ bis zur unteren Oberfläche (das heißt der zweiten Hauptoberfläche des Halbleitersubstrats 30) im Kollektor-Bereich 2 vom p+-Typ zum Beispiel etwa 120 µm.
  • Auf der unteren Oberfläche im Kollektor-Bereich 2 vom p+-Typ ist außerdem zum Beispiel eine aus einem auf Aluminium basierenden Material geschaffene Kollektor-Elektrode 10 angeordnet. Der Kollektor-Bereich 2 vom p+-Typ und die Kollektor-Elektrode 10 sind elektrisch verbunden. Ferner ist die Kollektor-Elektrode 10 mit dem Kollektor-Anschluss 80 verbunden.
  • Im Übrigen weisen die Betriebstemperatur des MG-IGBT und die Schwellenspannung eine umgekehrt proportionale Beziehung auf, und die Schwellenspannung bei Raumtemperatur nimmt bei einer Temperatur von 125°C um etwa 50% ab.
  • Da die Schwellenspannung im umgekehrten Verhältnis zur Temperatur variiert, wird die Schwellenspannung des Haupt-Gates während eines Betriebs bei hoher Temperatur niedriger als während eines Betriebs bei Raumtemperatur, was eine Fehlfunktion aufgrund einer externen Rauschspannung verursacht.
  • Somit werden in dem MG-IGBT gemäß der vorliegenden bevorzugten Ausführungsform je nach der Betriebstemperatur des MG-IGBT-Elements 31 Gates mit unterschiedlichen Schwellenspannungen als das Haupt-Gate verwendet. Es sollte besonders erwähnt werden, dass die Betriebstemperatur der Halbleitervorrichtung der Temperatur des Ausgangspunkts für das Auftreten eines Verlusts der Halbleitervorrichtung entspricht. Der Ausgangspunkt für das Auftreten eines Verlusts der Halbleitervorrichtung bezieht sich auf eine Temperatur nahe der pn-Grenze, entspricht der Sperrschichttemperatur (Tj) im Bipolartransistor, da der pn-Übergang, der die Stehspannungscharakteristik aufrechterhält, der Ausgangspunkt für das Auftreten eines Verlusts ist, und entspricht der Kanaltemperatur (Tc) im MOSFET, da der Bereich, der die Stehspannungscharakteristik aufrechterhält und einen durch das Gate-Signal ausgebildeten Kanal aufweist, der Ausgangspunkt für das Auftreten eines Verlusts ist.
  • In der vorliegenden bevorzugten Ausführungsform ist, da die Störstellenkonzentration des Basis-Bereichs 3b vom p-Typ, der dem zweiten Kanalausbildungsbereich entspricht, höher ist als die Störstellenkonzentration des Basis-Bereichs 3a vom p-Typ, der dem ersten Kanalausbildungsbereich entspricht, die Schwellenspannung (Gate-Spannung) zum Ausbilden eines Kanals im zweiten Kanalausbildungsbereich höher als die Schwellenspannung (Gate-Spannung) zum Ausbilden eines Kanals im ersten Kanalausbildungsbereich.
  • Als ein spezifischer Betrieb wird, wenn die Betriebstemperatur des MG-IGBT-Elements 31 niedriger als 75°C ist, eine Schaltsteuerung mit der Gate-Elektrode 7a, die eine niedrige Schwellenspannung aufweist, als Haupt-Gate durchgeführt und wird die Gate-Elektrode 7b als Hilfs-Elektrode genutzt. Die Hilfs-Elektrode steuert hier die interne Ladungsträgerkonzentration des MG-IGBT-Elements 31. Es sollte besonders erwähnt werden, dass die Gate-Elektrode 7a ferner mit dem Gate-Anschluss 70a verbunden ist. Außerdem ist die Gate-Elektrode 7b ferner mit dem Gate-Anschluss 70b verbunden.
  • Wenn die Gate-Elektrode 7a kontinuierlich als das Haupt-Gate für eine Schaltsteuerung genutzt bzw. schaltgesteuertwird, selbst wenn die Betriebstemperatur des MG-IGBT-Elements 31 75°C oder höher ist, kann sie eine Fehlfunktion aufgrund einer externen Rauschspannung erzeugen.
  • Wenn somit die Betriebstemperatur des MG-IGBT-Elements 31 75°C oder höher ist, wird anstelle der Gate-Elektrode 7a die Gate-Elektrode 7b mit einer höheren Schwellenspannung als die Gate-Elektrode 7a als das Haupt-Gate für eine Schaltsteuerung genutzt bzw. schaltgesteuert. Die Gate-Elektrode 7a wird dann als Hilfs-Gate genutzt.
  • Der Grund, warum das Haupt-Gate wie oben beschrieben selektiv genutzt wird, wenn die Betriebstemperatur des MG-IGBT-Elements 31 75°C ist, besteht darin, dass die Multi-Gate-Halbleitervorrichtung im Allgemeinen in einem Temperaturbereich von Raumtemperatur (25°C) bis 125°C genutzt wird und die Betriebstemperatur bei der Zwischentemperatur (75°C) in dem Bereich geteilt wird.
  • Die Schwellenspannung der Gate-Elektrode 7b, die als das Haupt-Gate genutzt wird, wenn die Betriebstemperatur des MG-IGBT 75°C oder höher ist, wird so eingestellt, dass sie eine Spannungsdifferenz von etwa 15% (das heißt die Schwellenspannung der Gate-Elektrode 7b ist um 10% oder mehr höher als die Schwellenspannung der Gate-Elektrode 7a) im Vergleich mit der Schwellenspannung der Gate-Elektrode 7a aufweist, die als das Haupt-Gate genutzt wird, wenn die Betriebstemperatur des MG-IGBT niedriger als 75°C ist.
  • Da die Schwellenspannung bei der Temperatur von 125°C etwa 15% niedriger als die Schwellenspannung bei der Raumtemperatur von 25°C ist, ist die Schwellenspannung bei der Zwischentemperatur (75°C) etwa einige % niedriger als die Schwellenspannung bei der Raumtemperatur (25°C). Daher wird unter Berücksichtigung eines Herstellungsfehlers zur Zeit der Herstellung der Vorrichtung, indem man die Schwellenspannung der Gate-Elektrode 7a und die Schwellenspannung der Gate-Elektrode 7b so festlegt, dass sie eine Spannungsdifferenz von etwa 15% aufweisen, verhindert, dass die Schwellenspannung (das heißt die um etwa 5% verringerte Schwellenspannung) der Gate-Elektrode 7b bei der Zwischentemperatur (75°C) gleich der oder geringer als die Schwellenspannung der Gate-Elektrode 7a bei Raumtemperatur (25°C) ist.
  • Das Haupt-Gate wird nicht nur in Abhängigkeit von der obigen Temperaturbedingung, sondern auch dem Stromwert selektiv genutzt. Wenn man einen Nennstrom als Gleichstrom bei Raumtemperatur (25°C) fließen lässt, erreicht die Temperatur der Multi-Gate-Halbleitervorrichtung aufgrund eines Leitungsverlusts etwa 125°C, sodass 125°C als die Obergrenze der Betriebstemperatur festgelegt werden kann. In einer tatsächlichen Anwendung lässt man keinen Strom als Gleichstrom fließen, sondern lässt man einen Nennstrom mit einer Impulswelle fließen, und eine Temperatur der Multi-Gate-Halbleitervorrichtung erreicht etwa 125°C durch die Wärme, die durch eine Summe aus Leitungsverlust und Schaltverlust aufgrund des Impulsstroms erzeugt wird. Wenn man einen Strom von 1/2 des Nennstroms fließen lässt, beträgt die Temperatur der Multi-Gate-Halbleitervorrichtung etwa 75°C, sodass die Gate-Elektrode 7a und die Gate-Elektrode 7b unter Berücksichtigung des Einflusses des Stroms selektiv verwendet werden können.
  • 3 ist ein Diagramm, um ein Verfahren zum Ansteuern der Multi-Gate-Halbleitervorrichtung gemäß der vorliegenden bevorzugten Ausführungsform zu veranschaulichen. In 3 sind zusammen mit einer Spannung VCE, die zwischen dem Kollektor-Anschluss 80 und dem Emitter-Anschluss 90 angelegt wird, eine Leitungsperiode und eine Nichtleitungsperiode zwischen dem Kollektor-Anschluss 80 und dem Emitter-Anschluss 90 (das heißt eine zwischen dem Kollektor-Anschluss 80 und dem Emitter-Anschluss 90 sandwichartig angeordnete Schichtstruktur) dargestellt.
  • Ein Zustand bei einer niedrigen Temperatur (das heißt, die Temperatur der Multi-Gate-Halbleitervorrichtung ist niedriger als 75°C) ist als ein α-Zustand definiert. Außerdem wird die Bedingung, dass der Einschaltstrom (Strom, der fließt, wenn die Multi-Gate-Halbleitervorrichtung in den EIN-Zustand, der der leitende Zustand ist, kommt) oder der Ausschaltstrom (Strom, der fließt, wenn die Multi-Gate-Halbleitervorrichtung in den AUS-Zustand, der der nichtleitende Zustand ist, kommt) geringer als 1/2 des Nennstroms A ist, als die β-Bedingung definiert.
  • In diesem Fall wird in dem α-Zustand und unter der β-Bedingung die Gate-Elektrode (erstes Gate) mit einer niedrigeren Schwellenspannung als das Haupt-Gate festgelegt und wird die Gate-Elektrode (zweites Gate) mit einer höheren Schwellenspannung als das Hilfs-Gate festgelegt. Zum Zeitpunkt des Einschaltens wird dann das Einschalt-Steuerungssignal von dem Hilfs-Gate um die „Einstellungs- bzw. Anpassungszeit TonL“ später als der Zeitpunkt des Einschaltens (das heißt zeitlich später) eingespeist und wird zum Zeitpunkt des Ausschaltens das Ausschalt-Steuerungssignal von dem Hilfs-Gate um die „Anpassungszeit ToffL“ früher als der Zeitpunkt des Ausschaltens (das heißt zeitlich später) eingespeist. Es sollte besonders erwähnt werden, dass, selbst wenn die β-Bedingung nicht erfüllt ist (das heißt wenn nur der α-Zustand erfüllt ist) eine Gate-Elektrode (erstes Gate) mit einer niedrigeren Schwellenspannung als das Haupt-Gate festgelegt wird, eine Gate-Elektrode (zweites Gate) mit einer höheren Schwellenspannung als das Hilfs-Gate festgelegt wird, zum Zeitpunkt des Einschaltens ein Einschalt-Steuerungssignal von dem Hilfs-Gate um die „Anpassungszeit TonL“ später als der Zeitpunkt des Einschaltens eingespeist werden kann und zum Zeitpunkt des Ausschaltens ein Ausschalt-Steuerungssignal von dem Hilfs-Gate um die „Anpassungszeit ToffL“ früher als der Zeitpunkt des Ausschaltens eingespeist werden kann.
  • Um den Verlust zum Zeitpunkt des Einschaltens zu reduzieren, ist es wünschenswert, die Einschalt-Steuerungssignale des Haupt-Gates und des Hilfs-Gates ohne Verschieben der Einspeisungszeitpunkte gleichzeitig einzuspeisen. In diesem Fall erhöht sich jedoch der Spitzenstrom zum Zeitpunkt des Einschaltens und nimmt dlon/dt zum Zeitpunkt des Einschaltens zu, was EMI nachteilig beeinflusst. Daher ist es wünschenswert, eine geeignete „Anpassungszeit TonL“ vorzusehen, um dlon/dt zu reduzieren.
  • Um den Verlust zum Zeitpunkt des Ausschaltens zu reduzieren, ist es wünschenswert, die Einspeisungszeitpunkte der Ausschalt-Steuerungssignale des Haupt-Gates und des Hilfs-Gates stark zu verschieben. In diesem Fall nimmt jedoch die Spitzenspannung zum Zeitpunkt des Ausschaltens zu und nimmt dVoff/dt zum Zeitpunkt des Ausschaltens zu, was EMI nachteilig beeinflusst. Um dVoff/dt zu reduzieren, ist es daher wünschenswert, eine geeignete „Anpassungszeit ToffL“, die nicht zu groß ist, vorzusehen.
  • Wenn auf der anderen Seite eine Gate-Elektrode mit einer niedrigen Schwellenspannung bei einer hohen Temperatur als das Haupt-Gate genutzt wird, ist es wahrscheinlich, dass eine Fehlfunktion auftritt, wenn die Schwellenspannung aufgrund des Einflusses der Temperatur abnimmt. Somit wird zur Zeit einer hohen Temperatur das zweite Gate mit einer Schwellenspannung, die zur Zeit einer niedrigen Temperatur gleich der oder höher als die Schwellenspannung des ersten Gates ist, auch zur Zeit einer hohen Temperatur als das Haupt-Gate festgelegt und wird stattdessen das erste Gate, das zur Zeit einer niedrigen Temperatur als das Haupt-Gate festgelegt wurde, zum Hilfs-Gate umgeschaltet.
  • Ein Zustand bei hoher Temperatur (das heißt, die Temperatur der Multi-Gate-Halbleitervorrichtung ist gleich oder höher als 75°C) wird als der γ-Zustand definiert. Außerdem wird die Bedingung, dass der Einschaltstrom (Strom, der fließt, wenn die Multi-Gate-Halbleitervorrichtung in den EIN-Zustand kommt) oder der Ausschaltstrom (Strom, der fließt, wenn die Multi-Gate-Halbleitervorrichtung in den AUS-Zustand kommt) gleich oder größer als 1/2 des Nennstroms A ist, als die δ-Bedingung definiert.
  • In diesem Fall wird in dem γ-Zustand oder unter der δ-Bedingung die Gate-Elektrode (erstes Gate) mit einer niedrigeren Schwellenspannung als das Hilfs-Gate festgelegt und wird die Gate-Elektrode (zweites Gate) mit einer höheren Schwellenspannung als das Haupt-Gate festgelegt. Dann wird zum Zeitpunkt des Einschaltens das Einschalt-Steuerungssignal von dem Hilfs-Gate um die „Anpassungszeit TonH“ früher als der Zeitpunkt des Einschaltens (das heißt zeitlich früher) eingespeist und wird zum Zeitpunkt des Ausschaltens das Ausschalt-Steuerungssignal vom Hilfs-Gate um die „Anpassungszeit ToffH“ später als der Zeitpunkt des Ausschaltens (das heißt zeitlich später) eingespeist.
  • Die „Anpassungszeit TonH“ oder die „Anpassungszeit ToffH“ muss unter Berücksichtigung von dlon/dt oder dVoff/dt geeignet ausgewählt werden, um EMI nicht nachteilig zu beeinflussen.
  • Um die Schwellenspannung der Gate-Elektrode 7b (zweites Gate) höher als die Schwellenspannung der Gate-Elektrode 7a (erstes Gate) zu machen, gibt es im Übrigen ein Verfahren, bei dem die Störstellenkonzentration des Basis-Bereichs 3b vom p-Typ höher als die Störstellenkonzentration des Basis-Bereichs 3a vom p-Typ eingerichtet wird, die Dicke des Gate-Isolierfilms 6b größer als die Dicke des Gate-Isolierfilms 6a eingerichtet wird, die Dielektrizitätskonstante des Gate-Isolierfilms 6b niedriger als die Dielektrizitätskonstante des Gate-Isolierfilms 6a eingerichtet wird, die Gate-Länge der Gate-Elektrode 7b (Abstand des Basis-Bereichs 3b vom p-Typ von der Emitter-Schicht 5b vom n+-Typ bis zur Basis-Schicht 1 vom n-Typ) größer als die Gate-Länge der Gate-Elektrode 7a (Abstand des Basis-Bereichs 3a vom p-Typ von der Emitter-Schicht 5a vom n+-Typ bis zur Basis-Schicht 1 vom n-Typ) eingerichtet wird, oder dergleichen.
  • In dem MG-IGBT-Element 31 gemäß der vorliegenden bevorzugten Ausführungsform wird die Schwellenspannung der Gate-Elektrode 7b (zweites Gate) höher eingerichtet als die Schwellenspannung der Gate-Elektrode 7a (erstes Gate), indem die Störstellenkonzentration des Basis-Bereichs 3b vom p-Typ höher als die Störstellenkonzentration im Basis-Bereich 3a vom p-Typ eingerichtet wird; aber die Schwellenspannung der Gate-Elektrode 7b (zweites Gate) kann höher als die Schwellenspannung der Gate-Elektrode 7a (erstes Gate) eingerichtet werden, wenn zumindest eines der oben aufgelisteten Verfahren verwendet (oder kombiniert) wird (werden).
  • 4 ist eine Querschnittsansicht, die ein anderes Konfigurationsbeispiel der Multi-Gate-Halbleitervorrichtung gemäß der vorliegenden bevorzugten Ausführungsform schematisch darstellt. In 4 ist die Gate-Länge der Gate-Elektrode 7b größer als die Gate-Länge der Gate-Elektrode 7a.
  • Wie mit einem Beispiel in 4 dargestellt ist, ist die Oberflächenschicht der Basis-Schicht 1 vom n-Typ mit einem Basis-Bereich 3c vom p-Typ und einem Basis-Bereich 3d vom p-Typ ausgebildet, der eine höhere Störstellenkonzentration als die Störstellenkonzentration im Basis-Bereich 3c vom p-Typ aufweist. Der Basis-Bereich 3c vom p-Typ und der Basis-Bereich 3d vom p-Typ sind wie mit einem Beispiel in 4 dargestellt miteinander abwechselnd angeordnet.
  • Der Basis-Bereich 3c vom p-Typ ist mit einem Graben 4a ausgebildet, der den Basis-Bereich 3c vom p-Typ durchdringt und weiter das Innere der Basis-Schicht 1 vom n-Typ erreicht. Ähnlich ist der Basis-Bereich 3d vom p-Typ mit einem Graben 4b ausgebildet, der den Basis-Bereich 3d vom p-Typ durchdringt und weiter das Innere der Basis-Schicht 1 vom n-Typ erreicht.
  • Die Bodenfläche und die seitliche Oberfläche im Graben 4a sind mit einem Gate-Isolierfilm 6a ausgebildet. Außerdem ist ein von dem Gate-Film 6a im Graben 4a umgebener innerer Bereich mit beispielsweise Polysilizium mit einer Störstellenkonzentration von etwa 1 × 1020 cm-3 gefüllt und ist eine Gate-Elektrode 7a ausgebildet.
  • Ähnlich sind die Bodenfläche und die seitliche Oberfläche im Graben 4b mit einem Gate-Isolierfilm 6b ausgebildet. Darüber hinaus ist ein von dem Gate-Isolierfilm 6b im Graben 4b umgebener innerer Bereich mit beispielsweise Polysilizium mit einer Störstellenkonzentration von etwa 1 × 1020 cm-3 gefüllt und ist eine Gate-Elektrode 7b ist ausgebildet.
  • Außerdem ist die Mesa-Form 14 (das heißt der Basis-Bereich vom p-Typ, der zwischen den benachbarten Gräben sandwichartig angeordnet ist), die durch den Graben 4a und den Graben 4b unterteilt ist, mit einem Basis-Bereich 3c vom p-Typ und einem Basis-Bereich 3d vom p-Typ ausgebildet. Diese Strukturen sind mit dem Basis-Bereich 3c vom p-Typ, dem Graben 4a, dem Basis-Bereich 3c vom p-Typ, dem Basis-Bereich 3d vom p-Typ, dem Graben 4b und dem Basis-Bereich 3d vom p-Typ in dieser Reihenfolge entlang der positiven Richtung der X-Achse in 4 wiederholt angeordnet.
  • Darüber hinaus ist die Oberflächenschicht im Basis-Bereich 3c vom p-Typ mit einer Emitter-Schicht 5a vom n-Typ (n+) selektiv ausgebildet, die einem Teil des Teilbereichs der seitlichen Oberfläche der Gate-Elektrode 7a benachbart ist. Darüber hinaus ist die Oberflächenschicht im Basis-Bereich 3d vom p-Typ mit einer Emitter-Schicht 5b vom n-Typ (n+) selektiv ausgebildet, die einem Teil des Teilbereichs der seitlichen Oberfläche der Gate-Elektrode 7b benachbart ist.
  • Auf die Mesa-Form 14, in der die Emitter-Schicht 5a vom n+-Typ und die Emitter-Schicht 5b vom n+-Typ ausgebildet sind, wird auch als Mesa 14a verwiesen. Außerdem wird auf die Mesa-Form 14, in der die Emitter-Schicht 5a vom n+-Typ und die Emitter-Schicht 5b vom n+-Typ nicht ausgebildet sind, auch als Mesa 14b verwiesen. Die Mesa 14a und die Mesa 14b sind in der positiven Richtung der X-Achse in 4 abwechselnd angeordnet.
  • In 4 ist die Gate-Länge der Gate-Elektrode 7b (das heißt der Abstand 30d des Basis-Bereichs 3d vom p-Typ von der unteren Oberfläche der Emitter-Schicht 5b vom n+-Typ bis zur Basis-Schicht 1 vom n-Typ) größer als die Gate-Länge der Gate-Elektrode 7a (das heißt der Abstand 30c des Basis-Bereichs 3c von der unteren Oberfläche der Emitter-Schicht 5a bis zur Basis-Schicht 1 vom n-Typ).
  • Die in 4 veranschaulichte Struktur kann ebenfalls Effekte ähnlich jenen der in 1 bis 3 veranschaulichten Strukturen erzeugen.
  • Gemäß der Multi-Gate-Halbleitervorrichtung gemäß der vorliegenden bevorzugten Ausführungsform kann die Widerstandsfähigkeit gegenüber externer Rauschspannung erhöht werden und kann die Fehlfunktion unterdrückt werden, indem die Gate-Elektroden mit unterschiedlichen Schwellenspannungen entsprechend der Betriebsbedingung als das Haupt-Gate umgeschaltet und genutzt werden. Außerdem kann der Verlust unterdrückt werden, indem man die Opferung der EIN-Spannung minimiert.
  • <Zweite bevorzugte Ausführungsform>
  • Eine Halbleitervorrichtung und ein Verfahren zum Ansteuern der Halbleitervorrichtung gemäß der vorliegenden bevorzugten Ausführungsform werden beschrieben. Es sollte besonders erwähnt werden, dass in der folgenden Beschreibung die gleichen Komponenten wie jene, die in der oben beschriebenen bevorzugten Ausführungsform beschrieben wurden, mit den gleichen Bezugsziffern bezeichnet und veranschaulicht sind und deren detaillierte Beschreibung gegebenenfalls weggelassen wird.
  • <Konfiguration einer Halbleitervorrichtung>
  • In der vorliegenden bevorzugten Ausführungsform wird ein MG-IGBT mit drei oder mehr Gates als ein Beispiel einer Multi-Gate-Halbleitervorrichtung mit drei oder mehr Gates beschrieben.
  • 5 ist eine Querschnittsansicht, die ein Konfigurationsbeispiel der Multi-Gate-Halbleitervorrichtung gemäß der vorliegenden bevorzugten Ausführungsform schematisch darstellt. In dem in 5 dargestellten Beispiel enthält die Multi-Gate-Halbleitervorrichtung drei Gates.
  • Wie mit in einem Beispiel in 5 dargestellt ist, ist die Oberflächenschicht auf der ersten Hauptoberfläche in der Basis-Schicht 1 vom n-Typ mit einem Basis-Bereich 3e vom p-Typ, einem Basis-Bereich 3f vom p-Typ mit einer Störstellenkonzentration, die höher als die Störstellenkonzentration im Basis-Bereich 3e vom p-Typ ist, und einem Basis-Bereich 3g vom p-Typ mit einer Störstellenkonzentration ausgebildet, die gleich der oder höher als die Störstellenkonzentration im Basis-Bereich 3e vom p-Typ und gleich der oder niedriger als die Störstellenkonzentration im Basis-Bereich 3f vom p-Typ ist.
  • Der Basis-Bereich 3e vom p-Typ ist mit einem Graben 4a ausgebildet, der den Basis-Bereich 3e vom p-Typ durchdringt und weiter das Innere der Basis-Schicht 1 vom n-Typ erreicht. Ähnlich ist der Basis-Bereich 3f vom p-Typ mit einem Graben 4b ausgebildet, der den Basis-Bereich 3f vom p-Typ durchdringt und weiter das Innere der Basis-Schicht 1 vom n-Typ erreicht. Ähnlich ist der Basis-Bereich 3g vom p-Typ mit einem Graben 4f ausgebildet, der den Basis-Bereich 3g vom p-Typ durchdringt und weiter das Innere der Basis-Schicht 1 vom n-Typ erreicht.
  • Die Bodenfläche und die seitliche Oberfläche in dem Graben 4a sind mit einem Gate-Isolierfilm 6a ausgebildet. Außerdem ist ein von dem Gate-Isolierfilm 6a im Graben 4a umgebener innerer Bereich mit zum Beispiel Polysilizium mit einer Störstellenkonzentration von etwa 1 × 1020 cm-3 gefüllt und ist eine Gate-Elektrode 7a ausgebildet. Die Gate-Elektrode 7a ist ferner mit einem Gate-Anschluss 70a verbunden.
  • Ähnlich sind die Bodenfläche und die seitliche Oberfläche im Graben 4b mit einem Gate-Isolierfilm 6b ausgebildet. Darüber hinaus ist ein von dem Gate-Isolierfilm 6b im Graben 4b umgebener innerer Bereich mit beispielsweise Polysilizium mit einer Störstellenkonzentration von etwa 1 × 1020 cm-3 gefüllt und ist eine Gate-Elektrode 7b ausgebildet. Die Gate-Elektrode 7b ist ferner mit dem Gate-Anschluss 70b verbunden.
  • Ähnlich sind die Bodenfläche und die seitliche Oberfläche im Graben 4f mit einem Gate-Isolierfilm 6c ausgebildet. Darüber hinaus ist ein vom Gate-Isolierfilm 6c im Graben 4f umgebener innerer Bereich mit beispielsweise Polysilizium mit einer Störstellenkonzentration von etwa 1 × 1020 cm-3 gefüllt und ist eine Gate-Elektrode 7c ausgebildet. Die Gate-Elektrode 7c ist ferner mit dem Gate-Anschluss 70c verbunden.
  • Außerdem ist die Mesa-Form 15 (das heißt der Basis-Bereich vom p-Typ, der zwischen den benachbarten Gräben sandwichartig angeordnet ist), die durch den Graben 4a, den Graben 4b und den Graben 4f unterteilt wird, mit einem Basis-Bereich 3e vom p-Typ, einem Basis-Bereich 3f vom p-Typ und einem Basis-Bereich 3g vom p-Typ angeordnet. Diese Strukturen sind mit dem Basis-Bereich 3e vom p-Typ, dem Graben 4a, dem Basis-Bereich 3e vom p-Typ, dem Basis-Bereich 3f vom p-Typ, dem Graben 4b, dem Basis-Bereich 3f vom p-Typ, dem Basis-Bereich 3e vom p-Typ, dem Graben 4a, dem Basis-Bereich 3e vom p-Typ, dem Basis-Bereich 3g vom p-Typ, dem Graben 4f und dem Basis-Bereich 3g vom p-Typ in dieser Reihenfolge entlang der positiven Richtung der x-Achse in 5 wiederholt angeordnet.
  • Außerdem ist die Oberflächenschicht im Basis-Bereich 3e vom p-Typ selektiv mit einer Emitter-Schicht 5e vom n-Typ (n+) ausgebildet, die einem Teil des Teilbereichs der seitlichen Oberfläche der Gate-Elektrode 7a benachbart ist. Überdies ist die Oberflächenschicht im Basis-Bereich 3f vom p-Typ selektiv mit einer Emitter-Schicht 5f vom n-Typ (n+) ausgebildet, die einem Teil des Teilbereichs der seitlichen Oberfläche der Gate-Elektrode 7b benachbart ist. Außerdem ist die Oberflächenschicht im Basis-Bereich 3g vom p-Typ selektiv mit einer Emitter-Schicht 5g vom n-Typ (n+) ausgebildet, die einem Teil des Teilbereichs der seitlichen Oberfläche der Gate-Elektrode 7c benachbart ist.
  • Hier wird auf die Mesa-Form 15, in der die Emitter-Schicht 5e vom n+-Typ und die Emitter-Schicht 5f vom n+-Typ oder die Emitter-Schicht 5e vom n+-Typ und die Emitter-Schicht 5g vom n+-Typ ausgebildet sind, auch als Mesa 15a verwiesen. Darüber hinaus wird auf die Mesa-Form 15, in der keine der Emitter-Schicht 5e vom n+-Typ und der Emitter-Schicht 5f vom n+-Typ oder der Emitter-Schicht 5e vom n+-Typ und der Emitter-Schicht 5g vom n+-Typ ausgebildet ist, auch als Mesa 15b verwiesen. Die Mesa 15a und die Mesa 15b sind in der positiven Richtung der X-Achse in 5 abwechselnd angeordnet.
  • Der Basis-Bereich 3e vom p-Typ, der der Gate-Elektrode 7a in der Mesa 15a zugewandt ist, fungiert als erster Kanalausbildungsbereich. Außerdem fungiert der Basis-Bereich 3f vom p-Typ, der der Gate-Elektrode 7b in der Mesa 15a zugewandt ist, als ein zweiter Kanalausbildungsbereich. Darüber hinaus fungiert der Basis-Bereich 3g vom p-Typ, der der Gate-Elektrode 7c in der Mesa 15a zugewandt ist, als ein dritter Kanalausbildungsbereich.
  • Die obere Oberfläche der Basis-Schicht 1 vom n-Typ ist teilweise mit einem Isolierfilm 8 ausgebildet. Darüber hinaus ist eine Emitter-Elektrode 9 so ausgebildet, dass sie den Isolierfilm 8 und die obere Oberfläche (das heißt einen Teil der oberen Oberfläche der Mesa 15a) der Basis-Schicht 1 vom n-Typ, die ohne Bedeckung durch den Isolierfilm 8 freiliegt, bedeckt. Die Emitter-Elektrode 9 ist ferner mit dem Emitter-Anschluss 90 verbunden.
  • Auf der oberen Oberfläche der Mesa 15a sind der Basis-Bereich 3e vom p-Typ, der Basis-Bereich 3f vom p-Typ, der Basis-Bereich 3g vom p-Typ, die Emitter-Schicht 5e vom n+-Typ, die Emitter-Schicht 5f vom n+-Typ und die Emitter-Schicht 5g vom n+-Typ mit der Emitter-Elektrode 9 elektrisch verbunden.
  • Da sie auf der anderen Seite mit dem Isolierfilm 8 bedeckt sind, sind die oberen Oberflächen des Grabens 4a, des Grabens 4b und der Mesa 15b von der Emitter-Elektrode 9 isoliert und getrennt. Jedoch ist eine kleine Fläche der oberen Oberfläche der Mesa 15b mit der Emitter-Elektrode 9 verbunden und weist einen Kontaktwiderstand auf (hier nicht dargestellt).
  • Ähnlich dem in 1 veranschaulichten Fall ist auf der oberen Oberfläche der Basis-Schicht 1 vom n-Typ eine Vielzahl jeweiliger Gate-Pads, die von der Emitter-Elektrode 9 isoliert und getrennt sind, so angeordnet, dass sie mit dem entsprechenden Gate-Anschluss 70a, dem Gate-Anschluss 70b und dem Gate-Anschluss 70c verbunden sind.
  • Jedes der Gate-Pads ist aus einem auf Aluminium basierenden Material geschaffen. Jedes Gate-Pad ist dann durch die Grabentrassen-Verdrahtungsleitung mit der entsprechenden Gate-Elektrode elektrisch verbunden.
  • Jede Grabentrassen-Verdrahtungsleitung hat eine Grabenstruktur ähnlich dem Graben 4a, dem Graben 4b oder dem Graben 4f, und die Bodenfläche und die seitliche Oberfläche im Graben sind mit einem Gate-Isolierfilm ausgebildet. Darüber hinaus ist ein von dem Gate-Isolierfilm im Graben umgebener innerer Bereich mit Polysilizium mit einer Störstellenkonzentration von etwa 1 × 1020 cm-3 beispielsweise gefüllt, um einen Verdrahtungspfad auszubilden. Da die obere Oberfläche mit dem Isolierfilm 8 bedeckt ist, ist der Verdrahtungspfad isoliert und von der Emitter-Elektrode 9 getrennt.
  • In dem MG-IGBT gemäß der vorliegenden bevorzugten Ausführungsform ist die Störstellenkonzentration des Basis-Bereichs 3f vom p-Typ höher als die Störstellenkonzentration des Basis-Bereichs 3e vom p-Typ. Die Störstellenkonzentration des Basis-Bereichs 3g vom p-Typ ist gleich der oder höher als die Störstellenkonzentration des Basis-Bereichs 3e vom p-Typ und gleich der oder niedriger als die Störstellenkonzentration des Basis-Bereichs 3f vom p-Typ.
  • Hinsichtlich der Größenordnung der Schwellenspannungen gilt daher die Schwellenspannung der Gate-Elektrode 7a ≤ die Schwellenspannung der Gate-Elektrode 7c ≤ die Schwellenspannung der Gate-Elektrode 7b.
  • Wenn die Einschalt-Steuerungssignale (Spannungen) mit der gleichen Größenordnung eingespeist werden, wird daher der Kanal in der Reihenfolge des Basis-Bereichs 3e vom p-Typ, der der Gate-Elektrode 7a (erstes Gate) zugewandt ist, des Basis-Bereichs 3g vom p-Typ, der der Gate-Elektrode 7c (drittes Gate) zugewandt ist, und des Basis-Bereichs 3f vom p-Typ, der der Gate-Elektrode 7b (zweites Gate) zugewandt ist, ausgebildet. Darüber hinaus verschwindet, wenn das Ausschalt-Steuerungssignal (Spannung) mit der gleichen Größenordnung eingespeist wird, der Kanal in der Reihenfolge des Basis-Bereichs 3f vom p-Typ, der der Gate-Elektrode 7b zugewandt ist, des Basis-Bereichs 3g vom p-Typ, der der Gate-Elektrode 7c zugewandt ist, und des Basis-Bereichs 3e vom p-Typ, der der Gate-Elektrode 7a zugewandt ist.
  • Wenn das dritte Gate entsprechend dem Zweck gesteuert wird, wird eine präzisere Steuerung der Schaltwellenform als in einem Fall einer Steuerung mit nur zwei Gates des ersten Gates und des zweiten Gates (konkret eine präzise Steuerung von dlon/dt oder dVoff/dt) ermöglicht und ist es möglich, die Wahrscheinlichkeit einer Wellenformanpassung zu gewährleisten. Somit wird das dritte Gate unter allen Bedingungen als Hilfs-Gate genutzt.
  • Mit anderen Worten wird ein Zustand bei einer niedrigen Temperatur (das heißt die Temperatur der Multi-Gate-Halbleitervorrichtung ist niedriger als 75°C) als ein α-Zustand definiert. Außerdem wird die Bedingung, dass der Einschaltstrom (Strom, der fließt, wenn die Multi-Gate-Halbleitervorrichtung in den EIN-Zustand kommt) oder der Ausschaltstrom (Strom, der fließt, wenn die Multi-Gate-Halbleitervorrichtung in den AUS-Zustand kommt) geringer als 1/2 des Nennstroms A ist, als die β-Bedingung definiert.
  • In diesem Fall wird in dem α-Zustand und unter der β-Bedingung die Gate-Elektrode (erstes Gate) mit einer niedrigeren Schwellenspannung als das Haupt-Gate festgelegt und wird die Gate-Elektrode (zweites Gate und drittes Gate) mit einer höheren Schwellenspannung als das Hilfs-Gate festgelegt. Dann wird zum Zeitpunkt des Einschaltens das Einschalt-Steuerungssignal von dem Hilfs-Gate um die „Anpassungszeit TonL“ später als der Zeitpunkt des Einschaltens (das heißt zeitlich später) eingespeist und wird zum Zeitpunkt des Ausschaltens das Ausschalt-Steuerungssignal von dem Hilfs-Gate um die „Anpassungszeit ToffL“ früher als der Zeitpunkt des Ausschaltens (das heißt zeitlich später) eingespeist. Es sollte besonders erwähnt werden, dass, selbst wenn die β-Bedingung nicht erfüllt ist (das heißt wenn nur der α-Zustand erfüllt ist), eine Gate-Elektrode (erstes Gate) mit einer niedrigeren Schwellenspannung als das Haupt-Gate festgelegt wird, eine Gate-Elektrode (zweites Gate und drittes Gate) mit einer höheren Schwellenspannung als das Hilfs-Gate festgelegt wird, zum Zeitpunkt des Einschaltens ein Einschalt-Steuerungssignal von dem Hilfs-Gate um die „Anpassungszeit TonL“ später als der Zeitpunkt des Einschaltens eingespeist werden kann und zum Zeitpunkt des Ausschaltens ein Ausschalt-Steuerungssignal von dem Hilfs-Gate um die „Anpassungszeit ToffL“ früher als der Zeitpunkt des Ausschaltens eingespeist werden kann.
  • Ein Zustand bei hoher Temperatur (das heißt, die Temperatur der Multi-Gate-Halbleitervorrichtung ist gleich oder höher als 75°C) wird als der γ-Zustand definiert. Außerdem wird die Bedingung, dass der Einschaltstrom (Strom, der fließt, wenn die Multi-Gate-Halbleitervorrichtung in den EIN-Zustand kommt) oder der Ausschaltstrom (Strom, der fließt, wenn die Multi-Gate-Halbleitervorrichtung in den AUS-Zustand kommt) gleich oder größer als 1/2 des Nennstroms A ist, als die δ-Bedingung definiert.
  • In diesem Fall wird in dem γ-Zustand oder unter der δ-Bedingung die Gate-Elektrode (erstes Gate und drittes Gate) mit einer niedrigeren Schwellenspannung als das Hilfs-Gate festgelegt und wird die Gate-Elektrode (zweites Gate) mit einer höheren Schwellenspannung als das Haupt-Gate festgelegt. Zum Zeitpunkt des Einschaltens wird dann das Einschalt-Steuerungssignal vom Hilfs-Gate um die „Anpassungszeit TonH“ früher als der Zeitpunkt des Einschaltens (das heißt zeitlich früher) eingespeist und wird zum Zeitpunkt des Ausschaltens das Ausschalt-Steuerungssignal vom Hilfs-Gate um die „Anpassungszeit ToffH“ später als der Zeitpunkt des Ausschaltens (das heißt zeitlich später) eingespeist.
  • Obgleich das dritte Gate im obigen Beispiel als das Hilfs-Gate genutzt wird, wird, falls die Einspeisungszeitpunkte der Einschalt-Steuerungssignale des Haupt-Gates und des dritten Gates ohne Verschiebung im Wesentlichen gleichzeitig liegen, EMI geopfert, kann aber ein Verlust zum Zeitpunkt des Einschaltens reduziert werden. Falls außerdem die Einspeisungszeitpunkte der Ausschalt-Steuerungssignale des Haupt-Gates und des dritten Gates ohne Verschiebung im Wesentlichen gleichzeitig liegen, wird EMI geopfert, kann aber ein Verlust zum Zeitpunkt des Ausschaltens reduziert werden.
  • Daher ist es wünschenswert, den Einspeisungszeitpunkt des dritten Gates entsprechend der Betriebsbedingung der zu verwendenden Einrichtung einzustellen.
  • <Dritte bevorzugte Ausführungsform>
  • Eine Halbleitervorrichtung und ein Verfahren zum Ansteuern der Halbleitervorrichtung gemäß der vorliegenden bevorzugten Ausführungsform werden beschrieben. Es sollte besonders erwähnt werden, dass in der folgenden Beschreibung die gleichen Komponenten wie jene, die in der oben beschriebenen bevorzugten Ausführungsform beschrieben wurden, mit den gleichen Bezugsziffern bezeichnet und veranschaulicht sind und deren detaillierte Beschreibung gegebenenfalls weggelassen wird.
  • <Konfiguration einer Halbleitervorrichtung>
  • In der vorliegenden bevorzugten Ausführungsform wird ein MG-IGBT als ein Beispiel einer Multi-Gate-Halbleitervorrichtung beschrieben, in der ein Hilfs-Gate auf einer zweiten Hauptoberfläche (Kollektor-Oberfläche) der in 2 veranschaulichten Struktur angeordnet ist.
  • 6 ist eine Querschnittsansicht, die ein Konfigurationsbeispiel der Multi-Gate-Halbleitervorrichtung gemäß der vorliegenden bevorzugten Ausführungsform schematisch darstellt.
  • Wie mit einem Beispiel in 6 dargestellt ist, ist die Oberflächenschicht auf der ersten Hauptoberfläche der Basis-Schicht 1 vom n-Typ mit einem Basis-Bereich 3a vom p-Typ, einem Basis-Bereich 3b vom p-Typ, einem Graben 4a, einem Graben 4b, einem Gate-Isolierfilm 6a, einem Gate-Isolierfilm 6b, einer Gate-Elektrode 7a, einer Gate-Elektrode 7b, einer Emitter-Schicht 5a vom n+-Typ und einer Emitter-Schicht 5b vom n+-Typ ausgebildet. Es sollte besonders erwähnt werden, dass die Gate-Elektrode 7a ferner mit dem Gate-Anschluss 70a verbunden ist. Außerdem ist die Gate-Elektrode 7b ferner mit dem Gate-Anschluss 70b verbunden.
  • Die obere Oberfläche der Basis-Schicht 1 vom n-Typ ist mit einem Isolierfilm 8 und einer Emitter-Elektrode 9 ausgebildet. Die Emitter-Elektrode 9 ist ferner mit dem Emitter-Anschluss 90 verbunden.
  • Die Oberflächenschicht auf der zweiten Hauptoberfläche (Kollektor-Oberfläche) der Basis-Schicht 1 vom n-Typ ist mit einem Kollektor-Bereich 2 vom p-Typ (p+) ausgebildet. Es sollte besonders erwähnt werden, dass eine Pufferschicht 1a vom n+-Typ, um eine Ausdehnung einer Verarmungsschicht zu unterdrücken, zwischen dem Kollektor-Bereich 2 vom p-Typ und der Basis-Schicht 1 vom n-Typ angeordnet sein kann.
  • Der Kollektor-Bereich 2 vom p+-Typ ist selektiv mit einem Graben 21 ausgebildet, der den Kollektor-Bereich 2 vom p+-Typ durchdringt und weiter das Innere der Basis-Schicht 1 vom n-Typ erreicht.
  • Die Bodenfläche und die seitliche Oberfläche im Graben 21 sind mit einem Gate-Isolierfilm 16 ausgebildet. Außerdem ist ein von dem Gate-Isolierfilm 16 im Graben 21 umgebener innerer Bereich mit zum Beispiel Polysilizium mit einer Störstellenkonzentration von etwa 1 × 1020 cm-3 gefüllt und ist eine Gate-Elektrode 17 ausgebildet. Die Gate-Elektrode 17 ist ferner mit dem Gate-Anschluss 70d verbunden.
  • Auf den zwischen den benachbarten Gräben 21 sandwichartig angeordneten Kollektor-Bereich 2 vom p+-Typ wird auch als Mesa-Form 18 verwiesen.
  • Außerdem ist die Oberflächenschicht im Kollektor-Bereich 2 vom p+-Typ selektiv mit einer Kollektor-Schicht 19 vom n-Typ (n+) ausgebildet, die einem Teil des Teilbereichs der seitlichen Oberfläche der Gate-Elektrode 17 benachbart ist.
  • Auf die Mesa-Form 18, in der die Kollektor-Schicht 19 vom n+-Typ ausgebildet ist, wird hier auch als Mesa 18a verwiesen. Außerdem wird auf die Mesa-Form 18, in der die Kollektor-Schicht 19 vom n+-Typ nicht ausgebildet ist, auch als Mesa 18b verwiesen. Die Mesa 18a und die Mesa 18b sind in der positiven Richtung der X-Achse in 6 abwechselnd angeordnet.
  • Der Kollektor-Bereich 2 vom p+-Typ, der der Gate-Elektrode 17 (viertes Gate) in der Mesa 18a zugewandt ist, fungiert als ein vierter Kanalausbildungsbereich.
  • Die untere Oberfläche der Basis-Schicht 1 vom n-Typ ist teilweise mit einem Isolierfilm 20 ausgebildet. Außerdem ist eine Kollektor-Elektrode 10 so ausgebildet, dass sie den Isolierfilm 20 und die untere Oberfläche (das heißt einen Teil der unteren Oberfläche der Mesa 18a) der Basis-Schicht 1 vom n-Typ, die ohne Bedeckung durch den Isolierfilm 20 freiliegt, bedeckt. Die Kollektor-Elektrode 10 ist ferner mit dem Kollektor-Anschluss 80 verbunden.
  • Auf der unteren Oberfläche der Mesa 18a sind der Kollektor-Bereich 2 vom p+-Typ und die Kollektor-Schicht 19 vom n+-Typ mit der Kollektor-Elektrode 10 elektrisch verbunden.
  • Da sie mit dem Isolierfilm 20 bedeckt sind, sind auf der anderen Seite die unteren Oberflächen des Grabens 21 und der Mesa 18b isoliert und von der Kollektor-Elektrode 10 getrennt.
  • Auf der unteren Oberfläche der Basis-Schicht 1 vom n-Typ ist außerdem ein Gate-Pad, das isoliert und von der Kollektor-Elektrode 10 getrennt ist, mit dem Gate-Anschluss 70d verbunden angeordnet.
  • Das Gate-Pad ist aus einem auf Aluminium basierenden Material geschaffen. Das Gate-Pad ist dann mit der entsprechenden Gate-Elektrode 17 durch die Grabentrassen-Verdrahtungsleitung elektrisch verbunden.
  • In dem wie oben beschrieben konfigurierten MG-IGBT wird die Gate-Elektrode 17 (viertes Gate) unter allen Bedingungen als Hilfs-Gate genutzt.
  • Durch Ausbilden eines Kanals in dem Kollektor-Bereich 2 vom p+-Typ, der der Gate-Elektrode 17 (viertes Gate) zugewandt ist, wird ein elektrischer Pfad von der Basis-Schicht 1 vom n-Typ zur Kollektor-Elektrode 10 im MG-IGBT ausgebildet.
  • Daher können Ladungsträger im MG-IGBT nicht nur von der Seite der ersten Hauptoberfläche (Emitter-Oberfläche) der Basis-Schicht 1 vom n-Typ, sondern auch von der Seite der zweiten Hauptoberfläche (Kollektor-Oberfläche) der Basis-Schicht 1 vom n-Typ eingestellt werden.
  • Hier ist das Einstellen der Ladungsträger innerhalb des MG-IGBT von der Seite der ersten Hauptoberfläche (Emitter-Oberfläche) der Basis-Schicht 1 vom n-Typ aus effektiv, um auf der Seite der ersten Hauptoberfläche vorhandene Ladungsträger zu steuern. Außerdem ist ein Einstellen von Ladungsträgern innerhalb des MG-IGBT von der Seite der zweiten Hauptoberfläche (Kollektor-Oberfläche) der Basis-Schicht 1 vom n-Typ aus effektiv, um auf der Seite der zweiten Hauptoberfläche vorhandene Ladungsträger zu steuern.
  • Indem man die Gate-Elektrode 17 (viertes Gate) als Hilfs-Gate nutzt, ist es daher möglich, eine präzise Steuerung mit hoher Wahrscheinlichkeit durchzuführen. Das heißt, da das Hilfs-Gate auf der zweiten Hauptoberfläche (Kollektor-Oberfläche) zusätzlich zum Hilfs-Gate auf der ersten Hauptoberfläche (Emitter-Oberfläche) angeordnet ist, kann die innerhalb des IGBT akkumulierte Ladungsträgerdichte auch von der Seite der zweiten Hauptoberfläche (Kollektor-Oberfläche) aus gesteuert werden. Infolgedessen kann die Steuerungszeit der Ladungsträgerdichte verkürzt werden und kann die Genauigkeit der Steuerung verbessert werden, was effektiv ist, um den Verlust zu reduzieren oder die Genauigkeit der Wellenformsteuerung zu verbessern.
  • Es sollte besonders erwähnt werden, dass in 6 die Struktur auf der ersten Hauptoberfläche (Emitter-Struktur) die in 2 dargestellte Struktur ist, aber statt der Struktur die in 4 dargestellte Struktur verwendet werden kann oder die in 5 dargestellte Struktur verwendet werden kann.
  • <Vierte bevorzugte Ausführungsform>
  • Eine Leistungsumwandlungseinrichtung und ein Verfahren zum Herstellen der Leistungsumwandlungseinrichtung gemäß der vorliegenden bevorzugten Ausführungsform werden beschrieben. In der folgenden Beschreibung werden die gleichen Komponenten wie jene, die in den oben beschriebenen bevorzugten Ausführungsformen beschrieben wurden, mit den gleichen Bezugsziffern bezeichnet und veranschaulicht und wird deren detaillierte Beschreibung gegebenenfalls weggelassen.
  • <Konfiguration einer Leistungsumwandlungseinrichtung>
  • Die vorliegende bevorzugte Ausführungsform wird erhalten, indem die Halbleitervorrichtung gemäß den oben beschriebenen bevorzugten Ausführungsformen für eine Leistungsumwandlungseinrichtung verwendet wird. Die zu verwendende Leistungsumwandlungseinrichtung ist nicht auf eine für einen bestimmten Zweck beschränkt; aber im Folgenden wird ein Fall beschrieben, in dem die Leistungsumwandlungseinrichtung für einen Dreiphasen-Inverter verwendet wird.
  • 7 ist ein Diagramm, das ein Beispiel der Konfiguration eines die Leistungsumwandlungseinrichtung gemäß der vorliegenden bevorzugten Ausführungsform enthaltenden Leistungsumwandlungssystems konzeptmäßig darstellt.
  • Wie mit einem Beispiel in 7 dargestellt ist, umfasst das Leistungsumwandlungssystem eine Stromversorgung 2100, eine Leistungsumwandlungseinrichtung 2200 und eine Last 2300. Die Stromversorgung 2100 ist eine DC-Stromversorgung und stellt der Leistungsumwandlungseinrichtung 2200 DC-Leistung bereit. Die Stromversorgung 2100 kann verschiedene Dinge wie etwa ein DC-System, eine Solarzelle, eine Speicherbatterie oder dergleichen umfassen. Außerdem kann die Stromversorgung 2100 eine Gleichrichterschaltung, die mit einem AC-System verbunden ist, einen AC-DC-Wandler oder dergleichen enthalten. Darüber hinaus kann die Stromversorgung 2100 einen DC-DC-Wandler enthalten, um vom DC-System abgegebene DC-Leistung in eine vorbestimmte Leistung umzuwandeln.
  • Die Leistungsumwandlungseinrichtung 2200 ist ein Dreiphasen-Inverter, der zwischen die Stromversorgung 2100 und die Last 2300 geschaltet ist. Die Leistungsumwandlungseinrichtung 2200 wandelt die von der Stromversorgung 2100 bereitgestellte DC-Leistung in AC-Leistung um und stellt ferner der Last 2300 die AC-Leistung bereit.
  • Wie mit einem Beispiel in 7 dargestellt ist, enthält außerdem die Leistungsumwandlungseinrichtung 2200 eine Umwandlungsschaltung 2201 zum Umwandeln von DC-Leistung in AC-Leistung, um die umgewandelte Leistung abzugeben, eine Ansteuerungsschaltung 2202, um ein Ansteuerungssignal zum Ansteuern jedes Schaltelements der Umwandlungsschaltung 2201 anzusteuern, und eine Steuerungsschaltung 2203, um ein Steuerungssignal zum Steuern der Ansteuerungsschaltung 2202 an die Ansteuerungsschaltung 2202 abzugeben.
  • Die Last 2300 ist ein Dreiphasen-Elektromotor, der durch von der Leistungsumwandlungseinrichtung 2200 bereitgestellte AC-Leistung angetrieben wird. Es sollte besonders erwähnt werden, dass die Last 2300 nicht auf eine spezifische Nutzung beschränkt ist und ein an verschiedene elektrische Einrichtungen zu montierender Elektromotor ist und als beispielsweise Hybridfahrzeug, Elektrofahrzeug, Schienenfahrzeug, Lift oder Elektromotor für eine Klimaanlage genutzt wird.
  • Im Folgenden werden hierin Details der Leistungsumwandlungseinrichtung 2200 beschrieben. Die Umwandlungsschaltung 2201 enthält ein Schaltelement und eine Reflux-Diode (hier nicht dargestellt). Das Schaltelement führt dann einen Schaltvorgang durch, um die von der Stromversorgung 2100 bereitgestellte DC-Leistung in AC-Leistung umzuwandeln, und stellt ferner der Last 2300 die AC-Leistung bereit.
  • Es gibt verschiedene spezifische Schaltungskonfigurationen der Umwandlungsschaltung 2201, und die Umwandlungsschaltung 2201 gemäß der vorliegenden bevorzugten Ausführungsform ist eine Dreiphasen-Vollbrückenschaltung mit zwei Niveaus und enthält sechs Schaltelemente und sechs Reflux-Dioden, die mit den jeweiligen Schaltelementen antiparallel verbunden sind.
  • Die Halbleitervorrichtung gemäß irgendeiner der oben beschriebenen Ausführungsformen wird für jedes Schaltelement und/oder jede Reflux-Diode in der Umwandlungsschaltung 2201 verwendet. Die sechs Schaltelemente sind für je zwei Schaltelemente in Reihe geschaltet, um obere und untere Arme zu bilden, und die jeweiligen oberen und unteren Arme bilden jede Phase (das heißt eine U-Phase, eine V-Phase und eine W-Phase) der Vollbrückenschaltung. Die Ausgangsanschlüsse der jeweiligen oberen und unteren Arme (das heißt die drei Ausgangsanschlüsse der Umwandlungsschaltung 2201) sind mit der Last 2300 verbunden.
  • Die Ansteuerungsschaltung 2202 erzeugt Ansteuerungssignale zum Ansteuern der Schaltelemente der Umwandlungsschaltung 2201 und stellt den Steuerungselektroden der Schaltelemente der Umwandlungsschaltung 2201 die Ansteuerungssignale bereit. Konkret werden basierend auf einem von einer unten beschriebenen Steuerungsschaltung 2203 abgegebenen Steuerungssignal ein Ansteuerungssignal, um das Schaltelement in den EIN-Zustand zu schalten, und ein Ansteuerungssignal, um das Schaltelement in den AUS-Zustand zu schalten, an die Steuerungselektroden der jeweiligen Schaltelemente abgegeben.
  • Wenn das Schaltelement im EIN-Zustand gehalten wird, ist das Ansteuerungssignal ein Spannungssignal gleich der oder höher als die Schwellenspannung des Schaltelements (das heißt ein EIN-Signal), und, wenn das Schaltelement im AUS-Zustand gehalten wird, ist das Ansteuerungssignal ein Spannungssignal gleich der oder niedriger als die Schwellenspannung des Schaltelements (das heißt ein AUS-Signal).
  • Die Steuerungsschaltung 2203 steuert die Schaltelemente der Umwandlungsschaltung 2201 so, dass der Last 2300 eine gewünschte Leistung bereitgestellt wird. Konkret wird basierend auf der der Last 2300 bereitzustellenden Leistung die Zeit berechnet, die jedes Schaltelement der Umwandlungsschaltung 2201 im EIN-Zustand sein soll (das heißt eine EIN-Zeit). Beispielsweise kann die PWM-Steuerung zum Modulieren der EIN-Zeit des Schaltelements gemäß der abzugebenden Spannung die Umwandlungsschaltung 2201 steuern.
  • Danach gibt die Steuerungsschaltung 2203 eine Steuerungsanweisung (das heißt das Steuerungssignal) an die Ansteuerungsschaltung 2202 ab, so dass zu jedem Zeitpunkt das EIN-Signal an das einzuschaltende Schaltelement abgegeben wird und das AUS-Signal an das auszuschaltende Schaltelement abgegeben wird. Die Ansteuerungsschaltung 2202 gibt basierend auf dem Steuerungssignal ein EIN-Signal oder ein AUS-Signal als Ansteuerungssignal an die Steuerungselektrode jedes Schaltelements ab.
  • In der Leistungsumwandlungseinrichtung 2200 gemäß der vorliegenden bevorzugten Ausführungsform ist es, da die Halbleitervorrichtung gemäß irgendeiner der oben beschriebenen bevorzugten Ausführungsformen als das Schaltelement der Umwandlungsschaltung 2201 verwendet wird, möglich, den EIN-Widerstand nach Durchlaufen eines Erregungszyklus zu stabilisieren.
  • Es sollte besonders erwähnt werden, dass in der vorliegenden bevorzugten Ausführungsform ein Beispiel beschrieben wurde, in dem die Halbleitervorrichtung gemäß irgendeiner der oben beschriebenen bevorzugten Ausführungsformen für einen Dreiphasen-Inverter mit zwei Niveaus verwendet wird, aber das Anwendungsbeispiel nicht auf diesen beschränkt ist. Die Halbleitervorrichtung gemäß irgendeiner der oben beschriebenen bevorzugten Ausführungsformen kann in verschiedenen Leistungsumwandlungseinrichtungen verwendet werden.
  • Obgleich eine Leistungsumwandlungseinrichtung mit zwei Niveaus in der vorliegenden bevorzugten Ausführungsform beschrieben wurde, kann darüber hinaus die Halbleitervorrichtung gemäß einer der oben beschriebenen bevorzugten Ausführungsformen für eine Leistungsumwandlungseinrichtung mit drei Niveaus oder mehr Niveaus verwendet werden. Außerdem kann, wenn einer einphasigen Last Leistung bereitgestellt wird, die Halbleitervorrichtung gemäß irgendeiner der oben beschriebenen bevorzugten Ausführungsformen für einen einphasigen Inverter verwendet werden.
  • Wenn einer DC-Last oder dergleichen Leistung bereitgestellt wird, kann außerdem die Halbleitervorrichtung gemäß irgendeiner der oben beschriebenen bevorzugten Ausführungsformen für den DC-DC-Wandler oder AC-DC-Wandler verwendet werden.
  • Außerdem ist die Leistungsumwandlungseinrichtung, für die die Halbleitervorrichtung gemäß irgendeiner der oben beschriebenen bevorzugten Ausführungsformen verwendet wird, nicht auf den Fall beschränkt, in dem die oben beschriebene Last ein Elektromotor ist, und kann auch als Stromversorgungseinrichtung für beispielsweise eine Elektroerodiermaschine, eine Laserstrahlmaschine, eine Kocheinrichtung mit Induktionsheizung oder ein kontaktloses Leistungseinspeisungssystem genutzt werden. Die Leistungsumwandlungseinrichtung, für die die Halbleitervorrichtung gemäß irgendeiner der oben beschriebenen bevorzugten Ausführungsformen verwendet wird, kann darüber hinaus auch als Leistungskonditionierer in einem System zur Erzeugung von Solarenergie, einem Leistungs- bzw. Energiespeichersystem oder dergleichen verwendet werden.
  • <Verfahren zum Herstellen einer Leistungsumwandlungseinrichtung>
  • Als Nächstes wird ein Verfahren zum Herstellen der Leistungsumwandlungseinrichtung gemäß der vorliegenden bevorzugten Ausführungsform beschrieben.
  • Zunächst wird eine Halbleitervorrichtung durch das in den oben beschriebenen bevorzugten Ausführungsformen beschriebene Herstellungsverfahren hergestellt. Danach wird die die Halbleitervorrichtung enthaltende Umwandlungsschaltung 2201 als Konfiguration der Leistungsumwandlungseinrichtung angeordnet. Die Umwandlungsschaltung 2201 ist eine Schaltung, um eingespeiste Leistung umzuwandeln und abzugeben.
  • Danach wird eine Ansteuerungsschaltung 2202 als Konfiguration der Leistungsumwandlungseinrichtung angeordnet. Die Ansteuerungsschaltung 2202 ist eine Schaltung, um ein Ansteuerungssignal zum Ansteuern der Halbleitervorrichtung an die Halbleitervorrichtung abzugeben. Eine Steuerungsschaltung 2203 wird danach als Konfiguration der Leistungsumwandlungseinrichtung angeordnet. Die Steuerungsschaltung 2203 ist eine Schaltung, um ein Steuerungssignal zum Steuern der Ansteuerungsschaltung 2202 an die Ansteuerungsschaltung 2202 abzugeben.
  • Das in den oben beschriebenen bevorzugten Ausführungsformen verwendete Halbleiterschaltelement ist nicht auf ein aus einem Silizium-(Si-)Halbleiter geschaffenes Schaltelement beschränkt, und das Halbleiterschaltelement kann beispielsweise aus einem von Si verschiedenen Halbleitermaterial mit einer breiteren Bandlücke als ein Si-Halbleiter geschaffen sein.
  • Beispiele des Halbleiters mit breiter Bandlücke, der ein von Si verschiedenes Halbleitermaterial ist, umfassen Siliziumcarbid, ein Material auf Galliumnitrid-Basis und Diamant.
  • Ein aus einem Halbleiter mit breiter Bandlücke geschaffenes Schaltelement kann auch in einem Hochspannungsbereich verwendet werden, in dem ein unipolarer Betrieb mit einem Si-Halbleiter schwierig ist, und ein zum Zeitpunkt eines Schaltvorgangs erzeugter Schaltverlust kann stark reduziert werden. Daher kann der Leistungsverlust stark reduziert werden.
  • Außerdem weist ein aus einem Halbleiter mit breiter Bandlücke geschaffenes Schaltelement einen geringen Leistungsverlust und eine hohe Wärmebeständigkeit auf. Wenn ein eine Kühleinheit enthaltendes Leistungsmodul konfiguriert wird, kann daher die Größe der Wärmeabstrahllamelle des Kühlkörpers reduziert werden, so dass die Größe des Halbleitermoduls weiter reduziert werden kann.
  • Ein aus einem Halbleiter mit breiter Bandlücke geschaffenes Schaltelement ist darüber hinaus für einen Schaltbetrieb mit hoher Frequenz geeignet. Wenn das aus einem Halbleiter mit breiter Bandlücke geschaffene Halbleiterelement für eine Wandlerschaltung verwendet wird, in der ein großer Bedarf an einer höheren Frequenz besteht, kann daher die Größe einer Drosselspule, eines Kondensators oder dergleichen, die mit der Wandlerschaltung zu verbinden sind, durch Erhöhen der Schaltfrequenz ebenfalls reduziert werden.
  • Deshalb kann das Halbleiterschaltelement gemäß den oben beschriebenen bevorzugten Ausführungsformen ähnliche Effekte erreichen, selbst wenn das Halbleiterschaltelement ein aus einem Halbleiter mit breiter Bandlücke wie etwa Siliziumcarbid geschaffenes Schaltelement ist.
  • <Durch die oben beschriebenen bevorzugten Ausführungsformen erzeugte Effekte>
  • Als Nächstes werden Beispiele der durch die oben beschriebenen bevorzugten Ausführungsformen erzeugten Effekte dargestellt. Es sollte besonders erwähnt werden, dass in der folgenden Beschreibung die Effekte basierend auf der spezifischen Konfiguration beschrieben werden, die in den oben beschriebenen bevorzugten Ausführungsformen beispielhaft angeführt ist, aber in dem Umfang, in dem die gleichen Effekte erzeugt werden, die Konfiguration durch andere spezifische Konfigurationen ersetzt werden kann, die in der Beschreibung der vorliegenden Anmeldung beispielhaft angeführt sind. Das heißt, in der folgenden Beschreibung kann der Zweckmäßigkeit halber nur eine der zugeordneten spezifischen Konfigurationen als repräsentativ beschrieben werden, kann aber die als repräsentativ beschriebene spezifische Konfiguration durch eine zugeordnete andere spezifische Konfiguration ersetzt werden.
  • Außerdem kann die Ersetzung über eine Vielzahl bevorzugter Ausführungsformen durchgeführt werden. Das heißt, es kann der Fall genutzt werden, in dem die gleichen Effekte durch Kombinieren der jeweiligen Konfigurationen erzeugt werden, die in verschiedenen bevorzugten Ausführungsformen beispielhaft angeführt sind.
  • Gemäß den oben beschriebenen bevorzugten Ausführungsformen umfasst eine Halbleitervorrichtung eine Schichtstruktur und eine erste Hauptelektrode und eine zweite Hauptelektrode, die durch die Schichtstruktur hindurch leitend sind. Hier entspricht die erste Hauptelektrode beispielsweise der Emitter-Elektrode 9. Darüber hinaus entspricht die zweite Hauptelektrode beispielsweise der Kollektor-Elektrode 10. Die Schichtstruktur umfasst eine erste Halbleiterschicht eines ersten Leitfähigkeitstyps, einen ersten Halbleiterbereich eines zweiten Leitfähigkeitstyps, einen zweiten Halbleiterbereich eines zweiten Leitfähigkeitstyps, eine zweite Halbleiterschicht eines ersten Leitfähigkeitstyps, einen ersten Gate-Isolierfilm, einen zweiten Gate-Isolierfilm, eine erste Gate-Elektrode und eine zweite Gate-Elektrode. Die erste Halbleiterschicht des ersten Leitfähigkeitstyps entspricht hier beispielsweise zumindest einem Element der Basis-Schicht 1 vom n-Typ, des Halbleitersubstrats 30 vom n-Typ oder dergleichen. Darüber hinaus entspricht der erste Halbleiterbereich des zweiten Leitfähigkeitstyps beispielsweise zumindest einem des Basis-Bereichs 3a vom p-Typ, des Basis-Bereichs 3c vom p-Typ, des Basis-Bereichs 3e vom p-Typ und dergleichen. Außerdem entspricht der zweite Halbleiterbereich des zweiten Leitfähigkeitstyps beispielsweise zumindest einem des Basis-Bereichs 3b vom p-Typ, des Basis-Bereichs 3d vom p-Typ, des Basis-Bereichs 3f vom p-Typ und dergleichen. Überdies entspricht die zweite Halbleiterschicht des ersten Leitfähigkeitstyps beispielsweise zumindest einer Emitter-Schicht 5a vom n+-Typ, einer Emitter-Schicht 5b vom n+-Typ, einer Emitter-Schicht 5c vom n+-Typ, einer Emitter-Schicht 5d vom n+-Typ, einer Emitter-Schicht 5e vom n+-Typ, einer Emitter-Schicht 5f vom n+-Typ, einer Emitter-Schicht 5g vom n+-Typ und dergleichen. Darüber hinaus entspricht der erste Gate-Isolierfilm beispielsweise dem Gate-Isolierfilm 6a. Außerdem entspricht der zweite Gate-Isolierfilm beispielsweise dem Gate-Isolierfilm 6b. Darüber hinaus entspricht die erste Gate-Elektrode beispielsweise der Gate-Elektrode 7a. Überdies entspricht die zweite Gate-Elektrode zum Beispiel der Gate-Elektrode 7b. Die Basis-Schicht 1 vom n-Typ weist eine erste Oberfläche und eine der ersten Oberfläche entgegengesetzte zweite Oberfläche auf. Der Basis-Bereich 3a vom p-Typ ist in der Oberflächenschicht auf der ersten Oberfläche teilweise angeordnet. Der Basis-Bereich 3b vom p-Typ ist in der Oberflächenschicht auf der ersten Oberfläche teilweise angeordnet. Die Emitter-Schicht 5a vom n+-Typ ist in der Oberflächenschicht im Basis-Bereich 3a vom p-Typ teilweise angeordnet. Die Emitter-Schicht 5b vom n+-Typ ist in der Oberflächenschicht im Basis-Bereich 3b vom p-Typ teilweise angeordnet. Der Gate-Isolierfilm 6a ist in Kontakt mit dem Basis-Bereich 3a vom p-Typ (oder dem Basis-Bereich 3e vom p-Typ) angeordnet, der zwischen der Basis-Schicht 1 vom n-Typ und der Emitter-Schicht 5a vom n+-Typ (oder der Emitter-Schicht 5e vom n+-Typ) sandwichartig angeordnet ist. Der Gate-Isolierfilm 6b ist in Kontakt mit dem Basis-Bereich 3b vom p-Typ (oder dem Basis-Bereich 3f vom p-Typ) angeordnet, der zwischen der Basis-Schicht 1 vom n-Typ und der Emitter-Schicht 5b vom n+-Typ (oder der Emitter-Schicht 5f von n+-Typ) sandwichartig angeordnet ist. Die Gate-Elektrode 7a ist eine Gate-Elektrode, die in Kontakt mit dem Gate-Isolierfilm 6a angeordnet ist. Die Gate-Elektrode 7b ist eine Gate-Elektrode, die in Kontakt mit dem Gate-Isolierfilm 6b angeordnet ist. Ein Anlegen einer Spannung an die Gate-Elektrode 7a oder die Gate-Elektrode 7b ermöglicht, zwischen einem EIN-Zustand, in dem die Emitter-Elektrode 9 und die Kollektor-Elektrode 10 durch die Schichtstruktur hindurch leiten, und einem AUS-Zustand umzuschalten, in dem die Emitter-Elektrode 9 und die Kollektor-Elektrode 10 durch die Schichtstruktur hindurch nicht leiten. Die Schwellenspannung der Gate-Elektrode 7b ist höher als die Schwellenspannung der Gate-Elektrode 7a. Hier wird ein Zustand, in dem die Temperatur der Schichtstruktur niedriger als die Schwellentemperatur ist, als ein α-Zustand definiert. Außerdem wird eine Bedingung, dass der Schaltstrom, der ein Stromwert zum Zeitpunkt des Schaltvorgangs zum Schalten in den EIN-Zustand oder den AUS-Zustand ist, geringer als der Schwellenstrom ist, als eine β-Bedingung definiert. Außerdem wird ein Zustand, in dem die Temperatur der Schichtstruktur gleich der oder höher als die Schwellentemperatur ist, als ein γ-Zustand definiert. Darüber hinaus wird eine Bedingung, dass der Schaltstrom gleich dem oder größer als der Schwellenstrom ist, als eine δ-Bedingung definiert. In dem α-Zustand und unter der β-Bedingung wird der Schaltvorgang unter Verwendung der Gate-Elektrode 7a durchgeführt. In dem γ-Zustand oder unter der δ-Bedingung wird der Schaltvorgang unter Verwendung der Gate-Elektrode 7b durchgeführt.
  • Gemäß dieser Konfiguration kann, selbst wenn die Schwellenspannung der Gate-Elektrode mit der Änderung der Betriebstemperatur schwankt, das Auftreten einer Fehlfunktion der Halbleitervorrichtung effektiv unterdrückt werden, indem eine Vielzahl von Gate-Elektroden mit unterschiedlichen Schwellenspannungen entsprechend der Betriebstemperatur selektiv verwendet wird.
  • Es sollte besonders erwähnt werden, dass, selbst wenn eine in der Beschreibung der vorliegenden Anmeldung beispielhaft angeführte andere Konfiguration der obigen Konfiguration geeignet hinzugefügt wird, das heißt, selbst wenn eine andere Konfiguration in der Beschreibung der vorliegenden Anmeldung, auf die nicht als die obige Konfiguration verwiesen wird, geeignet hinzugefügt wird, ein ähnlicher Effekt erzeugt werden kann.
  • Es sollte besonders erwähnt werden, dass, indem man eine Steuerung so durchführt, dass sich der an das Haupt-Gate angelegte Spannungswert und der an das Hilfs-Gate angelegte Spannungswert voneinander unterscheiden, es auch möglich ist, die gleichen Effekte wie oben beschrieben zu erzielen, aber eine Schaltung oder dergleichen zum Steuern einer Vielzahl von Gate-Spannungen separat erforderlich ist und die Herstellungskosten ebenfalls zunehmen.
  • Darüber hinaus beträgt gemäß den oben beschriebenen Ausführungsformen die Schwellentemperatur 75°C. Gemäß dieser Konfiguration kann, selbst wenn die Betriebstemperatur im Temperaturbereich von Raumtemperatur (25°C) bis 125°C schwankt, das Auftreten einer Fehlfunktion der Halbleitervorrichtung effektiv unterdrückt werden, indem die Vielzahl von Gate-Elektroden mit unterschiedlichen Schwellenspannungen entsprechend der Betriebstemperatur selektiv genutzt wird.
  • Darüber hinaus beträgt gemäß den oben beschriebenen bevorzugten Ausführungsformen der Schwellenstrom 1/2 des Nennstroms. Gemäß dieser Konfiguration kann, selbst wenn die Betriebstemperatur im Temperaturbereich von Raumtemperatur (25°C) bis 125°C aufgrund des Einflusses des Nennstroms schwankt, das Auftreten einer Fehlfunktion der Halbleitervorrichtung effektiv unterdrückt werden, indem die Vielzahl von Gate-Elektroden mit unterschiedlichen Schwellenspannungen entsprechend der Betriebstemperatur selektiv genutzt wird.
  • Außerdem weist gemäß den oben beschriebenen bevorzugten Ausführungsformen die Halbleitervorrichtung den dritten Halbleiterbereich des zweiten Leitfähigkeitstyps, die dritte Halbleiterschicht des ersten Leitfähigkeitstyps, den dritten Gate-Isolierfilm und die dritte Gate-Elektrode auf. Der dritte Halbleiterbereich entspricht hier beispielsweise dem Kollektor-Bereich 2 vom p+-Typ. Darüber hinaus entspricht die dritte Halbleiterschicht beispielsweise der Kollektor-Schicht 19 vom n+-Typ. Außerdem entspricht der dritte Gate-Isolierfilm beispielsweise dem Gate-Isolierfilm 16. Überdies entspricht die dritte Gate-Elektrode beispielsweise der Gate-Elektrode 17. Der Kollektor-Bereich 2 vom p+-Typ ist in der Halbleiterschicht auf der zweiten Oberfläche teilweise angeordnet. Die Kollektor-Schicht 19 vom n+-Typ ist in der Oberflächenschicht im Kollektor-Bereich 2 vom p+-Typ teilweise angeordnet. Der Gate-Isolierfilm 16 ist in Kontakt mit dem zwischen der Basis-Schicht 1 vom n-Typ und der Kollektor-Schicht 19 vom n+-Typ sandwichartig angeordneten Kollektor-Bereich 2 vom p+-Typ. Die Gate-Elektrode 17 ist eine in Kontakt mit dem Gate-Isolierfilm 16 ausgebildete Gate-Elektrode. Gemäß dieser Konfiguration kann, indem nicht nur die Vielzahl von Gates auf der ersten Hauptoberfläche, sondern auch die Gates auf der zweiten Hauptoberfläche kombiniert werden, die im Inneren des IGBT akkumulierte Ladungsträgerdichte ebenfalls von der Seite der zweiten Hauptoberfläche (Kollektor-Oberfläche) aus gesteuert werden. Infolgedessen kann die Steuerungszeit der Ladungsträgerdichte verkürzt werden und kann die Genauigkeit der Steuerung verbessert werden, was effektiv ist, um den Verlust zu reduzieren oder die Genauigkeit der Wellenformsteuerung zu verbessern.
  • Darüber hinaus ist gemäß den oben beschriebenen bevorzugten Ausführungsformen die Störstellenkonzentration des Basis-Bereichs 3b vom p-Typ höher als die Störstellenkonzentration des Basis-Bereichs 3a vom p-Typ. Gemäß dieser Konfiguration kann die Schwellenspannung der Gate-Elektrode 7b (zweites Gate) höher als die Schwellenspannung der Gate-Elektrode 7a (erstes Gate) eingerichtet werden.
  • Gemäß den oben beschriebenen bevorzugten Ausführungsformen ist überdies die Dicke des Gate-Isolierfilms 6b größer als die Dicke des Gate-Isolierfilms 6a. Gemäß dieser Konfiguration kann die Schwellenspannung der Gate-Elektrode 7b (zweites Gate) höher als die Schwellenspannung der Gate-Elektrode 7a (erstes Gate) eingerichtet werden.
  • Gemäß den oben beschriebenen bevorzugten Ausführungsformen ist außerdem die Dielektrizitätskonstante des als der Kanal dienenden Gate-Isolierfilms 6b niedriger als die Dielektrizitätskonstante des als der Kanal dienenden Gate-Isolierfilms 6a. Gemäß dieser Konfiguration kann die Schwellenspannung der Gate-Elektrode 7b (zweites Gate) höher als die Schwellenspannung der Gate-Elektrode 7a (erstes Gate) eingerichtet werden.
  • Gemäß den oben beschriebenen bevorzugten Ausführungsformen ist darüber hinaus die Gate-Länge der Gate-Elektrode 7b größer als die Gate-Länge der Gate-Elektrode 7a. Entsprechend dieser Konfiguration kann die Schwellenspannung der Gate-Elektrode 7b (zweites Gate) höher als die Schwellenspannung der Gate-Elektrode 7a (erstes Gate) eingerichtet werden.
  • Darüber hinaus ist gemäß den oben beschriebenen bevorzugten Ausführungsformen die Schwellenspannung der Gate-Elektrode 7b um 10% oder mehr höher als die Schwellenspannung der Gate-Elektrode 7a. Gemäß dieser Konfiguration ist es, selbst wenn die Schwellenspannung mit einer Änderung der Betriebstemperatur schwankt, möglich, zu verhindern, dass die Schwellenspannung gleich der oder niedriger als die Schwellenspannung der Gate-Elektrode bei niedriger Temperatur wird. Deshalb ist es möglich, das Auftreten einer durch die externe Rauschspannung verursachten Fehlfunktion zu unterdrücken.
  • Gemäß den oben beschriebenen bevorzugten Ausführungsformen weist außerdem die Halbleitervorrichtung den vierten Halbleiterbereich des zweiten Leitfähigkeitstyps, den vierten Gate-Isolierfilm und die vierte Gate-Elektrode auf. Der vierte Halbleiterbereich entspricht hier beispielsweise dem Basis-Bereich 3g vom p-Typ. Außerdem entspricht der vierte Gate-Isolierfilm beispielsweise dem Gate-Isolierfilm 6c. Überdies entspricht die vierte Gate-Elektrode beispielsweise der Gate-Elektrode 7c. Der Basis-Bereich 3g vom p-Typ ist in der Oberflächenschicht auf der ersten Oberfläche teilweise angeordnet. Die Emitter-Schicht 5g vom n+-Typ ist ebenfalls in der Oberflächenschicht im Basis-Bereich 3g vom p-Typ teilweise angeordnet. Der Gate-Isolierfilm 6c ist in Kontakt mit dem zwischen der Basis-Schicht 1 vom n-Typ und der Emitter-Schicht 5g vom n+-Typ sandwichartig angeordneten Basis-Bereich 3g vom p-Typ angeordnet. Die Gate-Elektrode 7c ist eine in Kontakt mit dem Gate-Isolierfilm 6c angeordnete Gate-Elektrode. Die Schwellenspannung der Gate-Elektrode 7c ist gleich der oder höher als die Schwellenspannung der Gate-Elektrode 7a. Gemäß dieser Konfiguration ist es möglich, die Schaltwellenform (konkret die präzise Steuerung von dlon/dt oder dVoff/dt) präzise zu steuern und die Wahrscheinlichkeit einer Wellenformanpassung zu gewährleisten.
  • Gemäß den oben beschriebenen bevorzugten Ausführungsformen ist außerdem die Schwellenspannung der Gate-Elektrode 7c gleich der oder niedriger als die Schwellenspannung der Gate-Elektrode 7b. Gemäß dieser Konfiguration ist es möglich, die Schaltwellenform präzise zu steuern (konkret die präzise Steuerung von dlon/dt oder dVoff/dt) und die Wahrscheinlichkeit einer Wellenformanpassung zu gewährleisten.
  • Darüber hinaus wird gemäß den oben beschriebenen bevorzugten Ausführungsformen, nachdem der Schaltvorgang zum Schalten in den EIN-Zustand durchgeführt ist, die Spannung, die an die für den Schaltvorgang nicht genutzte Gate-Elektrode angelegt wird, umgeschaltet. Gemäß solch einer Konfiguration ist es möglich, eine Zunahme von dlon/dt während des Einschaltvorgangs aufgrund des Spitzenstroms während des Einschaltvorgangs zu unterdrücken, und somit ist es möglich, den Einschaltverlust zu reduzieren.
  • Gemäß den oben beschriebenen bevorzugten Ausführungsformen weist außerdem die Leistungsumwandlungseinrichtung die Umwandlungsschaltung 2201, die die Halbleitervorrichtung enthält und die eingespeiste Leistung umwandelt und abgibt, die Ansteuerungsschaltung 2202, die ein Ansteuerungssignal zum Ansteuern der Halbleitervorrichtung an die Halbleitervorrichtung abgibt, und die Steuerungsschaltung 2203 auf, die ein Steuerungssignal zum Steuern der Ansteuerungsschaltung 2202 an die Ansteuerungsschaltung 2202 abgibt. Gemäß dieser Konfiguration kann, selbst wenn die Schwellenspannung der Gate-Elektrode mit der Änderung der Betriebstemperatur schwankt, das Auftreten einer Fehlfunktion der Halbleitervorrichtung und ferner einer Fehlfunktion der Leistungsumwandlungseinrichtung effektiv unterdrückt werden, indem eine Vielzahl von Gate-Elektroden mit unterschiedlichen Schwellenspannungen entsprechend der Betriebstemperatur selektiv genutzt wird.
  • Gemäß den oben beschriebenen bevorzugten Ausführungsformen umfasst in einem Verfahren zum Ansteuern einer Halbleitervorrichtung die Halbleitervorrichtung eine Schichtstruktur und die Emitter-Elektrode 9 und die Kollektor-Elektrode 10, die durch die Schichtstruktur leitend sind. Die Schichtstruktur umfasst eine Basis-Schicht 1 vom n-Typ, die eine erste Oberfläche und eine der ersten Oberfläche entgegengesetzte zweite Oberfläche aufweist, einen Basis-Bereich 3a vom p-Typ, der in einer Oberflächenschicht auf der ersten Oberfläche teilweise angeordnet ist, einen Basis-Bereich 3b vom p-Typ, der in einer Oberflächenschicht auf der ersten Oberfläche teilweise angeordnet ist, eine Emitter-Schicht 5a vom n+-Typ, die in einer Oberflächenschicht im Basis-Bereich 3a vom p-Typ und in einer Oberflächenschicht im Basis-Bereich 3b vom p-Typ teilweise angeordnet ist, einen Gate-Isolierfilm 6a, der in Kontakt mit dem zwischen der Basis-Schicht 1 vom n-Typ und der zweiten Halbleiterschicht sandwichartig angeordneten Basis-Bereich 3a vom p-Typ angeordnet ist, einen Gate-Isolierfilm 6b, der in Kontakt mit dem zwischen der Basis-Schicht 1 vom n-Typ und der zweiten Halbleiterschicht sandwichartig angeordneten Basis-Bereich 3b vom p-Typ angeordnet ist, eine Gate-Elektrode 7a, die eine Gate-Elektrode ist, die in Kontakt mit dem Gate-Isolierfilm 6a angeordnet ist, und eine Gate-Elektrode 7b, die eine Gate-Elektrode ist, die in Kontakt mit dem Gate-Isolierfilm 6b angeordnet ist. Das Anlegen einer Spannung an die Gate-Elektrode 7a oder die Gate-Elektrode 7b ermöglicht dann, zwischen einem EIN-Zustand, in dem die Emitter-Elektrode 9 und die Kollektor-Elektrode 10 durch die Schichtstruktur hindurch leiten, und einem AUS-Zustand, in dem die Emitter-Elektrode 9 und die Kollektor-Elektrode 10 durch die Schichtstruktur hindurch nicht leiten, umzuschalten. Außerdem ist die Schwellenspannung der Gate-Elektrode 7b höher als die Schwellenspannung der Gate-Elektrode 7a. Ein Zustand, in dem die Temperatur der Schichtstruktur niedriger als die Schwellentemperatur ist, wird hier als ein α-Zustand definiert. Außerdem wird eine Bedingung, dass der Schaltstrom, der ein Stromwert zum Zeitpunkt des Schaltvorgangs, um in den EIN-Zustand oder den AUS-Zustand umzuschalten, ist, niedriger als der Schwellenstrom ist, als eine β-Bedingung definiert. Darüber hinaus wird ein Zustand, in dem die Temperatur der Schichtstruktur gleich der oder höher als die Schwellentemperatur ist, als ein γ-Zustand definiert. Außerdem wird eine Bedingung, dass der Schaltstrom gleich dem oder größer als der Schwellenstrom ist, als eine δ-Bedingung definiert. In dem α-Zustand und unter der β-Bedingung wird der Schaltvorgang unter Verwendung der Gate-Elektrode 7a durchgeführt. Außerdem wird in dem γ-Zustand oder unter der δ-Bedingung der Schaltvorgang unter Verwendung der Gate-Elektrode 7b durchgeführt. Im Verfahren zum Ansteuern der Halbleitervorrichtung wird dann, bevor der Schaltvorgang zum Schalten in den AUS-Zustand durchgeführt wird, die Spannung, die an die für den Schaltvorgang nicht genutzte Gate-Elektrode angelegt ist, umgeschaltet.
  • Gemäß dieser Konfiguration kann, selbst wenn die Schwellenspannung der Gate-Elektrode mit der Änderung der Betriebstemperatur schwankt, das Auftreten einer Fehlfunktion der Halbleitervorrichtung effektiv unterdrückt werden, indem eine Vielzahl von Gate-Elektroden mit unterschiedlichen Schwellenspannungen entsprechend der Betriebstemperatur selektiv genutzt wird. Da eine Zunahme von dlon/dt oder dVoff/dt unterdrückt werden kann, kann außerdem der Ausschaltverlust reduziert werden.
  • Es sollte besonders erwähnt werden, dass, wenn keine besondere Einschränkung vorliegt, die Reihenfolge, in der jeder Teil bzw. Schritt einer Behandlung durchgeführt wird, geändert werden kann.
  • Außerdem kann ein ähnlicher Effekt erzielt werden, selbst wenn eine andere Konfiguration, die in der Beschreibung der vorliegenden Anmeldung beispielhaft angeführt ist, der obigen Konfiguration geeignet hinzugefügt wird, das heißt selbst wenn eine andere Konfiguration in der Beschreibung der vorliegenden Anmeldung, auf die als die obige Konfiguration nicht verwiesen wird, geeignet hinzugefügt wird.
  • Gemäß den oben beschriebenen bevorzugten Ausführungsformen weist außerdem im Verfahren zum Ansteuern einer Halbleitervorrichtung die Halbleitervorrichtung einen Kollektor-Bereich 2 vom p+-Typ, der in einer Oberflächenschicht auf der zweiten Oberfläche teilweise angeordnet ist, eine Kollektor-Schicht 19 vom n+-Typ, die in einer Oberflächenschicht im Kollektor-Bereich 2 vom p+-Typ teilweise angeordnet ist, einen Gate-Isolierfilm 16, der in Kontakt mit dem zwischen der Basis-Schicht 1 vom n-Typ und der Kollektor-Schicht 19 vom n+-Typ sandwichartig angeordneten Kollektor-Bereich 2 vom p+-Typ angeordnet ist, und eine Gate-Elektrode 17 auf, die eine in Kontakt mit dem Gate-Isolierfilm 16 ausgebildete Gate-Elektrode ist. Gemäß dieser Konfiguration kann, indem nicht nur die Vielzahl von Gates auf der ersten Hauptoberfläche, sondern auch die Gates auf der zweiten Hauptoberfläche kombiniert werden, die im Inneren des IGBT akkumulierte Ladungsträgerdichte auch von der Seite der zweiten Hauptoberfläche (Kollektor-Oberfläche) aus gesteuert werden. Infolgedessen kann die Steuerungszeit der Ladungsträgerdichte verkürzt werden und kann die Genauigkeit der Steuerung verbessert werden, was effektiv ist, um den Verlust zu reduzieren und die Genauigkeit der Wellenformsteuerung zu verbessern.
  • <Modifikationen der oben beschriebenen bevorzugten Ausführungsformen>
  • In den oben beschriebenen bevorzugten Ausführungsformen wurde eine Halbleitervorrichtung mit einer Struktur eines Anreicherungs-n-Kanal-MOSFET beschrieben, kann aber auch eine Halbleitervorrichtung mit einer Struktur eines Abreicherungs-Kanal-MOSFET verwendet werden.
  • Obgleich der IGBT als ein Beispiel der Multi-Gate-Halbleitervorrichtung dargestellt ist, ist außerdem auch ein MOSFET verwendbar.
  • Darüber hinaus beträgt die minimale notwendige Anzahl an Gates der Multi-Gate-Halbleitervorrichtung zwei und können zwei oder mehr Gates verwendet werden.
  • Außerdem wurde in den oben beschriebenen bevorzugten Ausführungsformen ein sogenannter vertikaler MOSFET beschrieben; es kann aber auch ein Fall unterstellt werden, bei dem ein horizontaler MOSFET verwendet wird.
  • Darüber hinaus wurde in den oben beschriebenen bevorzugten Ausführungsformen eine Graben-Halbleitervorrichtung beschrieben; es kann aber auch angenommen werden, dass die vorliegende Erfindung für eine planare Halbleitervorrichtung, die keinen Graben aufweist, verwendet wird.
  • In den oben beschriebenen bevorzugten Ausführungsformen können die Qualität eines Materials, das Material, Abmessungen, die Form, eine Beziehung relativer Anordnungen oder die Bedingung einer Implementierung bzw. Umsetzung jeder Komponente beschrieben sein; aber diese sind in allen Aspekten ein Beispiel, und es wird angenommen, dass die vorliegende Erfindung nicht auf jene beschränkt ist, die in den bevorzugten Ausführungsformen beschrieben wurden.
  • Darüber hinaus werden unzählige Modifikationen, die nicht beispielhaft angeführt sind, und ihre Äquivalente innerhalb des Umfangs der in der Beschreibung der vorliegenden Anmeldung offenbarten Techniken angenommen. Beispielsweise wird davon ausgegangen, dass ein Fall, bei dem zumindest eine Komponente verformt, hinzugefügt oder weggelassen wird, und überdies ein Fall, bei dem zumindest eine Komponente in zumindest einer bevorzugten Ausführungsform extrahiert wird, um die extrahierte Komponente mit einer Komponente in einer anderen bevorzugten Ausführungsform zu kombinieren, einbezogen sind.
  • Darüber hinaus wird in den oben beschriebenen bevorzugten Ausführungsformen, wenn eine Materialbezeichnung oder dergleichen ohne besondere Bezeichnung beschrieben wird, solange kein Widerspruch auftritt, davon ausgegangen, dass das Material ein Material, das andere Additive enthält, wie etwa eine Legierung einschließt.
  • Solange kein Widerspruch auftritt, können außerdem, wenn in den oben beschriebenen bevorzugten Ausführungsformen beschrieben ist, dass „eine“ Komponente angeordnet ist, „eine oder mehr“ Komponenten angeordnet sein.
  • Überdies ist jede Komponente in den oben beschriebenen bevorzugten Ausführungsformen eine konzeptionelle Einheit, und es wird unterstellt, dass der Umfang der in der Beschreibung der vorliegenden Anmeldung offenbarten Technologie einen Fall, in dem eine Komponente eine Vielzahl von Strukturen enthält, einen Fall, in dem eine Komponente einem Teil einer Struktur entspricht, und überdies einen Fall, in dem eine Vielzahl von Komponenten in einer Struktur enthalten ist, einschließt.
  • Darüber hinaus wird unterstellt, dass jede Komponente in den oben beschriebenen bevorzugten Ausführungsformen Strukturen mit anderen Strukturen oder Formen umfasst, solange sie diese die gleiche Funktion zeigt.
  • Außerdem wird für alle Zwecke in Bezug auf die vorliegenden Techniken auf die Schilderung in der Beschreibung der vorliegenden Anmeldung verwiesen, und es wird nicht unterstellt, dass es sich um herkömmliche Techniken handelt.
  • Außerdem wurde in den oben beschriebenen bevorzugten Ausführungsformen beschrieben, dass der erste Leitfähigkeitstyp ein n-Typ ist und der zweite Leitfähigkeitstyp ein p-Typ ist; umgekehrt aber kann der erste Leitfähigkeitstyp ein p-Typ sein und kann der zweite Leitfähigkeitstyp ein n-Typ sein.
  • Obgleich die Offenbarung im Detail dargestellt und beschrieben wurde, ist die vorhergehende Beschreibung in allen Aspekten veranschaulichend und nicht einschränkend. Es versteht sich daher, dass zahlreiche Modifikationen und Varianten konzipiert werden können.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 6288678 [0004]
    • JP 2020162022 [0007]

Claims (17)

  1. Halbleitervorrichtung, aufweisend: eine Schichtstruktur; und eine erste Hauptelektrode (9) und eine zweite Hauptelektrode (10), die so konfiguriert sind, dass sie durch die Schichtstruktur hindurch leiten, wobei die Schichtstruktur umfasst: eine erste Halbleiterschicht (30, 1) eines ersten Leitfähigkeitstyps, die eine erste Oberfläche und eine der ersten Oberfläche entgegengesetzte zweite Oberfläche aufweist; einen ersten Halbleiterbereich (3a, 3c, 3e) eines zweiten Leitfähigkeitstyps, der in einer Oberflächenschicht auf der ersten Oberfläche teilweise angeordnet ist; einen zweiten Halbleiterbereich (3b, 3d, 3f) eines zweiten Leitfähigkeitstyps, der in einer Oberflächenschicht auf der ersten Oberfläche teilweise angeordnet ist; eine zweite Halbleiterschicht (5a-5f) eines ersten Leitfähigkeitstyps, die in einer Oberflächenschicht im ersten Halbleiterbereich (3a, 3c, 3e) und einer Oberflächenschicht im zweiten Halbleiterbereich (3b, 3d, 3f) teilweise angeordnet ist; einen ersten Gate-Isolierfilm (6a), der in Kontakt mit dem ersten Halbleiterbereich (3a, 3c, 3e) angeordnet ist, der zwischen der ersten Halbleiterschicht (30, 1) und der zweiten Halbleiterschicht (5a, 5e) sandwichartig angeordnet ist; einen zweiten Gate-Isolierfilm (6b), der in Kontakt mit dem zweiten Halbleiterbereich (3b, 3d, 3f) angeordnet ist, der zwischen der ersten Halbleiterschicht (30, 1) und der zweiten Halbleiterschicht (5b, 5f) sandwichartig angeordnet ist; eine erste Gate-Elektrode (7a), die eine Gate-Elektrode ist, die in Kontakt mit dem ersten Gate-Isolierfilm (6a) angeordnet ist; und eine zweite Gate-Elektrode (7b), die die Gate-Elektrode ist, die in Kontakt mit dem zweiten Gate-Isolierfilm (6b) angeordnet ist, ein Anlegen einer Spannung an die erste Gate-Elektrode (7a) oder die zweite Gate-Elektrode (7b) es möglich macht, zwischen einem EIN-Zustand, in dem die erste Hauptelektrode (9) und die zweite Hauptelektrode (10) durch die Schichtstruktur hindurch leiten, und einem AUS-Zustand umzuschalten, in dem die erste Hauptelektrode (9) und die zweite Hauptelektrode (10) durch die Schichtstruktur hindurch nicht leiten, eine Schwellenspannung der zweiten Gate-Elektrode (7b) höher als eine Schwellenspannung der ersten Gate-Elektrode (7a) ist, ein Zustand, in dem eine Temperatur der Schichtstruktur niedriger als eine Schwellentemperatur ist, als ein α-Zustand definiert ist, ein Zustand, in dem eine Temperatur der Schichtstruktur gleich einer oder höher als eine Schwellentemperatur ist, als ein γ-Zustand definiert ist, in dem α-Zustand ein Schaltvorgang zum Schalten in den EIN-Zustand oder den AUS-Zustand unter Verwendung der ersten Gate-Elektrode (7a) durchgeführt wird und im γ-Zustand der Schaltvorgang unter Verwendung der zweiten Gate-Elektrode (7b) durchgeführt wird.
  2. Halbleitervorrichtung nach Anspruch 1, wobei eine Bedingung, dass ein Schaltstrom geringer als ein Schwellenstrom ist, als eine β-Bedingung definiert ist, wobei der Schaltstrom ein Stromwert während des Schaltvorgangs ist, eine Bedingung, dass der Schaltstrom gleich einem oder größer als ein Schwellenstrom ist, als eine δ-Bedingung definiert ist, der Schaltvorgang unter Verwendung der ersten Gate-Elektrode (7a) in dem α-Zustand und unter der β-Bedingung durchgeführt wird und der Schaltvorgang unter Verwendung der zweiten Gate-Elektrode (7b) in dem γ-Zustand oder unter der δ-Bedingung durchgeführt wird.
  3. Halbleitermodul nach Anspruch 2, wobei der Schwellenstrom 1/2 eines Nennstroms ist.
  4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, wobei die Schwellentemperatur 75°C ist.
  5. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, ferner aufweisend: einen dritten Halbleiterbereich (2) eines zweiten Leitfähigkeitstyps, der in einer Oberflächenschicht auf der zweiten Oberfläche teilweise angeordnet ist; eine dritte Halbleiterschicht (19) eines ersten Leitfähigkeitstyps, die in einer Oberflächenschicht im dritten Halbleiterbereich (2) teilweise angeordnet ist; einen dritten Gate-Isolierfilm (16), der in Kontakt mit dem dritten Halbleiterbereich (2) angeordnet ist, der zwischen der ersten Halbleiterschicht (30, 1) und der dritten Halbleiterschicht (19) sandwichartig angeordnet ist; und eine dritte Gate-Elektrode (17), die die Gate-Elektrode ist, die in Kontakt mit dem dritten Gate-Isolierfilm (16) ausgebildet ist.
  6. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, wobei eine Störstellenkonzentration im zweiten Halbleiterbereich (3b, 3d, 3f) höher ist als eine Störstellenkonzentration im ersten Halbleiterbereich (3a, 3c, 3e).
  7. Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, wobei eine Dicke des zweiten Gate-Isolierfilms (6b) größer ist als eine Dicke des ersten Gate-Isolierfilms (6a).
  8. Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, wobei eine Dielektrizitätskonstante des zweiten Gate-Isolierfilms (6b), der als Kanal dient, niedriger ist als eine Dielektrizitätskonstante des ersten Gate-Isolierfilms (6a), der als Kanal dient.
  9. Halbleitervorrichtung nach einem der Ansprüche 1 bis 8, wobei eine Gate-Länge der zweiten Gate-Elektrode (7b) größer ist als Gate-Länge der ersten Gate-Elektrode (7a).
  10. Halbleitervorrichtung nach einem der Ansprüche 1 bis 9, wobei eine Schwellenspannung der zweiten Gate-Elektrode (7b) um 10% oder mehr höher ist als eine Schwellenspannung der ersten Gate-Elektrode (7a).
  11. Halbleitervorrichtung nach einem der Ansprüche 1 bis 10, ferner aufweisend einen vierten Halbleiterbereich (3g) eines zweiten Leitfähigkeitstyps, der in einer Oberflächenschicht auf der ersten Oberfläche teilweise angeordnet ist, wobei die zweite Halbleiterschicht (5g) ebenfalls in einer Oberflächenschicht im vierten Halbleiterbereich (3g) teilweise angeordnet ist, wobei die Halbleitervorrichtung ferner aufweist: einen vierten Gate-Isolierfilm (6c), der in Kontakt mit dem vierten Halbleiterbereich (3g) angeordnet ist, der zwischen der ersten Halbleiterschicht (30, 1) und der zweiten Halbleiterschicht (5g) sandwichartig angeordnet ist; und eine vierte Gate-Elektrode (7c), die die Gate-Elektrode ist, die in Kontakt mit dem vierten Gate-Isolierfilm (6c) angeordnet ist, wobei eine Schwellenspannung der vierten Gate-Elektrode (7c) gleich einer oder höher als eine Schwellenspannung der ersten Gate-Elektrode (7a) ist.
  12. Halbleitervorrichtung nach Anspruch 11, wobei eine Schwellenspannung der vierten Gate-Elektrode (7c) gleich einer oder geringer als eine Schwellenspannung der zweiten Gate-Elektrode (7b) ist.
  13. Halbleitervorrichtung nach einem der Ansprüche 1 bis 12, wobei, nachdem der Schaltvorgang zum Schalten in den EIN-Zustand durchgeführt ist, eine Spannung, die an die für den Schaltvorgang nicht genutzte Gate-Elektrode angelegt ist, umgeschaltet wird.
  14. Leistungsumwandlungseinrichtung, aufweisend: eine Umwandlungsschaltung (2201), die die Halbleitervorrichtung nach einem der Ansprüche 1 bis 13 aufweist, wobei die Umwandlungsschaltung (2201) dafür konfiguriert ist, eingespeiste Leistung umzuwandeln und abzugeben; eine Ansteuerungsschaltung (2202), die dafür konfiguriert ist, ein Ansteuerungssignal zum Ansteuern der Halbleitervorrichtung an die Halbleitervorrichtung abzugeben; und eine Steuerungsschaltung (2203), die dafür konfiguriert ist, ein Steuerungssignal zum Steuern der Ansteuerungsschaltung (2202) an die Ansteuerungsschaltung (2202) abzugeben.
  15. Verfahren zum Ansteuern einer Halbleitervorrichtung, wobei die Halbleitervorrichtung aufweist: eine Schichtstruktur; und eine erste Hauptelektrode (9) und eine zweite Hauptelektrode (10), die so konfiguriert sind, dass sie durch die Schichtstruktur hindurch leiten, wobei die Schichtstruktur umfasst: eine erste Halbleiterschicht (30, 1) eines ersten Leitfähigkeitstyps, die eine erste Oberfläche und eine der ersten Oberfläche entgegengesetzte zweite Oberfläche aufweist; einen ersten Halbleiterbereich (3a, 3c, 3e) eines zweiten Leitfähigkeitstyps, der in einer Oberflächenschicht auf der ersten Oberfläche teilweise angeordnet ist; einen zweiten Halbleiterbereich (3b, 3d, 3f) eines zweiten Leitfähigkeitstyps, der in einer Oberflächenschicht auf der ersten Oberfläche teilweise angeordnet ist; eine zweite Halbleiterschicht (5a-5f) eines ersten Leitfähigkeitstyps, die in einer Oberflächenschicht im ersten Halbleiterbereich (3a, 3c, 3e) und einer Oberflächenschicht im zweiten Halbleiterbereich (3b, 3d, 3f) teilweise angeordnet ist; einen ersten Gate-Isolierfilm (6a), der in Kontakt mit dem ersten Halbleiterbereich (3a, 3c, 3e) angeordnet ist, der zwischen der ersten Halbleiterschicht (30, 1) und der zweiten Halbleiterschicht (5a, 5e) sandwichartig angeordnet ist; einen zweiten Gate-Isolierfilm (6b), der in Kontakt mit dem zweiten Halbleiterbereich (3b, 3d, 3f) angeordnet ist, der zwischen der ersten Halbleiterschicht (30, 1) und der zweiten Halbleiterschicht (5b, 5f) sandwichartig angeordnet ist; eine erste Gate-Elektrode (7a), die eine Gate-Elektrode ist, die in Kontakt mit dem ersten Gate-Isolierfilm (6a) angeordnet ist; und eine zweite Gate-Elektrode (7b), die die Gate-Elektrode ist, die in Kontakt mit dem zweiten Gate-Isolierfilm (6b) angeordnet ist, ein Anlegen einer Spannung an die erste Gate-Elektrode (7a) oder die zweite Gate-Elektrode (7b) es möglich macht, zwischen einem EIN-Zustand, in dem die erste Hauptelektrode (9) und die zweite Hauptelektrode (10) durch die Schichtstruktur hindurch leiten, und einem AUS-Zustand umzuschalten, in dem die erste Hauptelektrode (9) und die zweite Hauptelektrode (10) durch die Schichtstruktur hindurch nicht leiten, eine Schwellenspannung der zweiten Gate-Elektrode (7b) höher als eine Schwellenspannung der ersten Gate-Elektrode (7a) ist, ein Zustand, in dem eine Temperatur der Schichtstruktur niedriger als eine Schwellentemperatur ist, als ein α-Zustand definiert ist, ein Zustand, in dem eine Temperatur der Schichtstruktur gleich einer oder höher als eine Schwellentemperatur ist, als ein γ-Zustand definiert ist, in dem α-Zustand ein Schaltvorgang zum Schalten in den EIN-Zustand oder den AUS-Zustand unter Verwendung der ersten Gate-Elektrode (7a) durchgeführt wird und im γ-Zustand der Schaltvorgang unter Verwendung der zweiten Gate-Elektrode (7b) durchgeführt wird, wobei das Verfahren ein Umschalten einer an die für den Schaltvorgang nicht genutzte Gate-Elektrode angelegten Spannung, bevor der Schaltvorgang zum Schalten in den AUS-Zustand durchgeführt wird, aufweist.
  16. Verfahren zum Ansteuern einer Halbleitervorrichtung nach Anspruch 15, wobei eine Bedingung, dass ein Schaltstrom geringer als ein Schwellenstrom ist, als eine β-Bedingung definiert ist, wobei der Schaltstrom ein Stromwert während des Schaltvorgangs ist, eine Bedingung, dass der Schaltstrom gleich einem oder größer als ein Schwellenstrom ist, als eine δ-Bedingung definiert ist, der Schaltvorgang unter Verwendung der ersten Gate-Elektrode (7a) in dem α-Zustand und unter der β-Bedingung durchgeführt wird und der Schaltvorgang unter Verwendung der zweiten Gate-Elektrode (7b) in dem γ-Zustand oder unter der δ-Bedingung durchgeführt wird.
  17. Verfahren zum Ansteuern einer Halbleitervorrichtung nach Anspruch 15 oder 16, wobei die Halbleitervorrichtung ferner aufweist: einen dritten Halbleiterbereich (2) eines zweiten Leitfähigkeitstyps, der in einer Oberflächenschicht auf der zweiten Oberfläche teilweise angeordnet ist; eine dritte Halbleiterschicht (19) eines ersten Leitfähigkeitstyps, die in einer Oberflächenschicht im dritten Halbleiterbereich (2) teilweise angeordnet ist; einen dritten Gate-Isolierfilm (16), der in Kontakt mit dem dritten Halbleiterbereich (2) angeordnet ist, der zwischen der ersten Halbleiterschicht (30, 1) und der dritten Halbleiterschicht (19) sandwichartig angeordnet ist; und eine dritte Gate-Elektrode (17), die die Gate-Elektrode ist, die in Kontakt mit dem dritten Gate-Isolierfilm (16) ausgebildet ist.
DE102022124033.9A 2021-11-09 2022-09-20 Halbleitervorrichtung, Leistungsumwandlungseinrichtung und Verfahren zum Ansteuern einer Halbleitervorrichtung Pending DE102022124033A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-182492 2021-11-09
JP2021182492A JP2023070368A (ja) 2021-11-09 2021-11-09 半導体装置、電力変換装置、および、半導体装置の駆動方法

Publications (1)

Publication Number Publication Date
DE102022124033A1 true DE102022124033A1 (de) 2023-05-11

Family

ID=86053213

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102022124033.9A Pending DE102022124033A1 (de) 2021-11-09 2022-09-20 Halbleitervorrichtung, Leistungsumwandlungseinrichtung und Verfahren zum Ansteuern einer Halbleitervorrichtung

Country Status (4)

Country Link
US (1) US20230147438A1 (de)
JP (1) JP2023070368A (de)
CN (1) CN116110959A (de)
DE (1) DE102022124033A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117174758B (zh) * 2023-11-03 2024-02-23 陕西亚成微电子股份有限公司 Sgt mosfet器件及制备方法
CN117577672A (zh) * 2023-11-30 2024-02-20 江苏易矽科技有限公司 一种具有多有效栅的igbt结构

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6288678B2 (ja) 2012-05-30 2018-03-07 国立大学法人九州工業大学 高電圧絶縁ゲート型電力用半導体装置の設計方法および製造方法
JP2020162022A (ja) 2019-03-27 2020-10-01 株式会社日立製作所 半導体装置およびそれを用いた電力変換装置並びに半導体装置の駆動方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6288678B2 (ja) 2012-05-30 2018-03-07 国立大学法人九州工業大学 高電圧絶縁ゲート型電力用半導体装置の設計方法および製造方法
JP2020162022A (ja) 2019-03-27 2020-10-01 株式会社日立製作所 半導体装置およびそれを用いた電力変換装置並びに半導体装置の駆動方法

Also Published As

Publication number Publication date
CN116110959A (zh) 2023-05-12
US20230147438A1 (en) 2023-05-11
JP2023070368A (ja) 2023-05-19

Similar Documents

Publication Publication Date Title
DE112019000544B4 (de) Halbleitervorrichtung und leistungswandlungsvorrichtung
DE112017005529B4 (de) Siliciumcarbid-halbleitereinheit und leistungswandlereinheit
DE102022124033A1 (de) Halbleitervorrichtung, Leistungsumwandlungseinrichtung und Verfahren zum Ansteuern einer Halbleitervorrichtung
DE112017002221T5 (de) Halbleiterbauelement und Leistungswandlervorrichtung
DE112017000224B4 (de) Halbleitervorrichtung, Verfahren zu deren Herstellung und diese verwendende Leistungsumwandlungsvorrichtung
DE102016109235B4 (de) Elektrische baugruppe, die eine rückwärts leitende schaltvorrichtung und eine gleichrichtende vorrichtung enthält
EP3503365B1 (de) Verfahren und einrichtung zur ansteuerung von mosfet-schaltmodulen
DE102019204003A1 (de) Halbleitervorrichtung und Leistungswandler
DE112012006441B4 (de) Bipolartransistor vom Isolierschichttyp
DE112015002272T5 (de) Sic leistungsmodule mit hohem strom und niedrigen schaltverlusten
DE112018007228B4 (de) Siliciumcarbid-Halbleitereinheit, Leistungswandlervorrichtung und Herstellungsverfahren für Siliciumcarbid-Halbleitereinheit
DE102018201229B4 (de) Halbleitervorrichtungen und Leistungskonvertierungsvorrichtung
DE102018217675A1 (de) Halbleitervorrichtung, Leistungsumwandlungsvorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE112014006834B4 (de) Ansteuerschaltung, Leistungswandler und Motorsystem
DE112016007385T5 (de) Halbleitervorrichtung und Leistungsumwandlungsvorrichtung
DE102018211354A1 (de) Halbleitervorrichtung, Verfahren zum Herstellen einer Halbleitervorrichtung und Leistungsumwandlungsvorrichtung
DE112019001054T5 (de) Halbleitervorrichtung und leistungswandlungsvorrichtung
DE102019201814A1 (de) Halbleitervorrichtung und Leistungswandler
DE112020007553T5 (de) Halbleitereinheit, Leistungswandlervorrichtung und Verfahren zur Herstellung einer Halbleitereinheit
DE102018212720B4 (de) Halbleitervorrichtung und Leistungswandler
DE112019007043T5 (de) Siliciumcarbid-halbleitereinheit, leistungswandlereinheit und herstellungsverfahren für eine siliciumcarbid-halbleitereinheit
DE112018006467T5 (de) Siliciumcarbid-halbleiteranordnung und leistungswandler
DE112014006726T5 (de) Halbleitervorrichtung, Leistungsmodul, Stromrichtvorrichtung, Fahrzeug und Schienenfahrzeug
DE112013006639T5 (de) Halbleitervorrichtung, Treibervorrichtung für eine Halbleiterschaltung und Leistungswandlungsvorrichtung
DE102019216654A1 (de) Siliziumcarbid-Halbleitervorrichtung und Leistungsumwandlungseinrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed