DE112012006441B4 - Bipolartransistor vom Isolierschichttyp - Google Patents

Bipolartransistor vom Isolierschichttyp Download PDF

Info

Publication number
DE112012006441B4
DE112012006441B4 DE112012006441.0T DE112012006441T DE112012006441B4 DE 112012006441 B4 DE112012006441 B4 DE 112012006441B4 DE 112012006441 T DE112012006441 T DE 112012006441T DE 112012006441 B4 DE112012006441 B4 DE 112012006441B4
Authority
DE
Germany
Prior art keywords
layer
layers
collector
conductivity type
drift
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112012006441.0T
Other languages
English (en)
Other versions
DE112012006441T5 (de
Inventor
c/o Mitsubishi Electric Corporat Aono Shinji
c/o Mitsubishi Electric Corpor Minato Tadaharu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112012006441T5 publication Critical patent/DE112012006441T5/de
Application granted granted Critical
Publication of DE112012006441B4 publication Critical patent/DE112012006441B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/783—Field effect transistors with field effect produced by an insulated gate comprising a gate to body connection, i.e. bulk dynamic threshold voltage MOSFET

Landscapes

  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Bipolartransistor vom Isolierschichttyp, der umfasst:eine Pufferschicht (11) vom ersten Leitfähigkeitstyp;eine erste Driftschicht (1, 2), die auf einer ersten Hauptoberfläche der Pufferschicht (11) vorgesehen ist;eine zweite Driftschicht (3) vom ersten Leitfähigkeitstyp, die auf der ersten Driftschicht (1, 2) vorgesehen ist;eine Basisschicht (4) vom zweiten Leitfähigkeitstyp, die auf der zweiten Driftschicht (3) vorgesehen ist;eine Emitterschicht (5) vom ersten Leitfähigkeitstyp, die auf der vorderen Oberfläche der Basisschicht (4) selektiv vorgesehen ist;eine Gate-Elektrode (8), die von der vorderen Oberfläche der Emitterschicht (5) aus zu einer Zwischenstelle der zweiten Driftschicht (3) eindringt, um mit einem zwischen der Gate-Elektrode (8) und der Umgebung liegenden Gate-Isolierfilm (7) eingebettet zu sein;eine Emitterelektrode (10) mit der Leitfähigkeit der Emitterschicht (5);eine Kollektorschicht (12, 13), die auf der zweiten Hauptoberfläche der Pufferschicht (11) vorgesehen ist; undeine Kollektorelektrode (14), die auf der Kollektorschicht (12, 13) vorgesehen ist,wobeidie erste Driftschicht (1, 2) eine Struktur aufweist, die erste Schichten (1) vom ersten Leitfähigkeitstyp und zweite Schichten (2) vom zweiten Leitfähigkeitstyp, die in der horizontalen Richtung wiederholt sind, enthält,die Kollektorschicht (12, 13) eine Struktur aufweist, die erste Kollektorschichten (12) vom zweiten Leitfähigkeitstyp und zweite Kollektorschichten (13) vom ersten Leitfähigkeitstyp, die in der horizontalen Richtung wiederholt sind, enthält,die erste Driftschicht eine Störstellenkonzentration von 1 · 10atms/cmoder höher und niedriger als 2 · 10atms/cmund eine Dicke von 10 µm oder größer und kleiner als 50 µm aufweist, unddie Pufferschicht eine Störstellenkonzentration von 1 · 10atms/cmoder höher und niedriger als 2 · 10atms/cmund eine Dicke von 2 µm oder größer und kleiner als 15 µm aufweist.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung bezieht sich auf einen in Sperrrichtung leitenden Bipolartransistor vom Isolierschichttyp und insbesondere auf einen Bipolartransistor vom Isolierschichttyp, der die EIN-Zustands-Spannung und den Durchlassspannungsabfall einer Diode zur Zeit der Leitung in Sperrrichtung verbessert.
  • Stand der Technik
  • In den letzten Jahren wird auf den Gebieten der Haushaltselektroartikel, der industriellen Starkstromvorrichtungen und dergleichen eine Wechselrichtervorrichtung verwendet. Eine Wechselrichtervorrichtung, die eine kommerzielle Leistungsquelle (Wechselstromquelle) verwendet, enthält einen Umsetzerteil, der eine Vorwärtsumsetzung von der Wechselstromquelle in Gleichstrom implementiert, einen Glättungsschaltungsteil und einen Wechselrichterteil, der eine Rückwärtsumsetzung von der Gleichspannung in Wechselstrom implementiert. Ein Hauptleistungselement eines Wechselrichterteils ist kurz gesagt durch einen Bipolartransistor vom Isolierschichttyp (hier gelegentlich als ein IGBT (Isolierschicht-Bipolartransistor) bezeichnet) gebildet, der ein schnelles Schalten erzielen kann.
  • In Übereinstimmung mit einer Wechselrichtervorrichtung für die Leistungssteuerung liegen ein Nennstrom und eine Nennspannung pro einem Chip eines Transistors näherungsweise im Bereich von mehreren Ampere bis zu mehreren hundert Ampere bzw. näherungsweise von mehreren hundert Volt bis zu mehreren tausend Volt. Dementsprechend wird im Fall einer Schaltung, die durch aufeinanderfolgende Änderungen der Gate-Spannung eines IGBT unter Verwendung von Widerstandslasten betrieben wird, innerhalb des IGBT einem Produkt aus Strom und Spannung entsprechende Leistung als Wärme erzeugt. Diese Bedingung erzeugt die Notwendigkeit der Ausstattung mit einem großen Kühler und verschlechtert den Konversionswirkungsgrad der Leistung. Darüber hinaus verursacht eine Erhöhung der Temperatur des Transistors selbst in Abhängigkeit von einer Kombination aus Betriebsspannung und Betriebsstrom eine thermische Zerstörung. Aus diesem Grund wird allgemein keine Widerstandslastschaltung verwendet.
  • In vielen Fällen wird die Last einer Wechselrichtervorrichtung durch einen elektrischen Induktionsmotor (Motor mit induktiver Last) bereitgestellt. Somit arbeitet ein IGBT allgemein als ein Schalter, wobei er die Leistungsenergie durch Wiederholen des EIN-Zustands und des AUS-Zustands steuert. Beim Schalten einer Wechselrichterschaltung unter Verwendung einer induktiven Last sind mögliche Bedingungen ein Ausschaltprozess von einem EIN-Zustand zu einem AUS-Zustand eines Transistors, ein Einschaltprozess von einem AUS-Zustand zu einem EIN-Zustand eines Transistors und ein EIN-Zustand eines Transistors.
  • Die induktive Last verbindet mit einem Zwischenpotentialpunkt zwischen dem oberen und dem unteren Arm, so dass eine Richtung des Stromflusses in der induktiven Last sowohl die positive Richtung als auch die negative Richtung ist. Der in der Last fließende Strom wird von dem Lastverbindungsende in Richtung der Seite der Leistungsquelle mit hohem Potential zurückgegeben oder in Richtung der Masseseite entnommen. Dementsprechend ist für den Umlauf eines hohen Stroms, der zwischen der Last und den geschlossenen Stromkreisen der Arme in der induktiven Last fließt, die Ausstattung mit einer Freilaufdiode notwendig. 6 zeigt eine Wechselrichterschaltung (Vollbrückenschaltung), die einen herkömmlichen IGBT und eine Freilaufdiode verwendet. Im Fall einer Wechselrichtervorrichtung mit kleiner Kapazität wird anstelle eines IGBT in einigen Fällen ein MOSFET (Metalloxidsilicium-Feldeffekttransistor) verwendet.
  • Als eine Struktur, die die EIN-Zustands-Spannung eines IGBT senkt, sind ein IGBT vom Graben-Gate-Typ (siehe Patentdokument 1), ein Graben-Gate-IGBT vom Ladungsträgerspeichertyp und andere vorgeschlagen worden. Außerdem ist ein IGBT vom in Sperrrichtung leitenden Typ (RC-IGBT), der in einem Chip die Funktion einer Freilaufdiode enthält, vorgeschlagen worden (siehe Nicht-Patent-Dokumente 1 bis 4).
  • Beispielsweise offenbart Nicht-Patent-Dokument 3 ein RC-IGBT mit einer Superjunction-Struktur, d.h. einer Drittschicht mit ersten Schichten vom ersten Leitfähigkeitstyp und zweiten Schichten vom zweiten Leitfähigkeitstyp, die in der horizontalen Richtung wiederholt sind. Die Gate-Elektrode des IGBTs ist ferner in einem Gate-Graben ausgebildet, der von der oberen Oberfläche des IGBTs aus bis zur zweiten Schichten der Driftschicht erstreckt.
  • Nicht-Patent-Dokument 4 offenbart einen Trench-Gate IGBT mit einer Ladungsträgerspeicherschicht.
  • Patent-Dokument 2 offenbart eine Halbleitervorrichtung mit einer pn-Wiederholungsstruktur, bei der Isolierschichten zwischen den ersten und zweiten Schichten der pn-Wiederholungsstruktur ausgebildet sind.
  • Dokumente des Standes der Technik
  • Patentdokument
    • Patent-Dokument 1: Japanische offengelegte Patentanmeldung JP 2004-158 868 A .
    • Patent-Dokument 2: DE 197 36 981 A1
  • Nicht-Patent-Dokumente
    • Nicht-Patent-Dokument 1: Hideki Takahashi u. a., „1200V Reverse Conducting IGBT“, ISPSD2004
    • Nicht-Patent-Dokument 2: M. Antoniou, F. Bauer and I. Nistor, „A new way to alleviate the RC IGBT snapback phenomenon: The Super Junction solution", 2010, 22nd International Symposium on Power Semiconductor Devices & IC's (ISPSD), Hiroshima, 2010, S. 153-156
    • Nicht-Patent-Dokument 3: Antoniou, M., et al.: The Soft Punchthrouth+Superjunction Insulated Gate Bipolar Transistor: A High Speed Structure With Enhanced Electron Injection; IEEE Transactions On Electron Devices, Vol.58, No.3 March 2011, p.769
    • Nicht-Patent-Dokument 4: Takahashi, H. et al.: 600V CSTBT Having Ultra Low On-State Voltage. Proceedings of 2001 International Symposium on Power Semiconductor Devices & ICs; ISPSD 1996; p.445
  • Zusammenfassung der Erfindung
  • Durch die Erfindung zu lösende Probleme
  • In Übereinstimmung mit einem im Patentdokument 1 beschriebenen IGBT vom Graben-Gate-Typ ist eine N-Basis-Schicht mit einer bestimmten Dicke notwendig, um die Spannungsfestigkeit aufrechtzuerhalten. Allerdings entsteht ein Problem, dass die EIN-Zustands-Spannung dementsprechend steigt, wenn die Dicke der N-Basis-Schicht zunimmt.
  • Somit ist es angesichts der obenerwähnten Probleme eine Aufgabe der vorliegenden Erfindung, einen IGBT vom Graben-Gate-Typ, der sowohl eine Aufrechterhaltung der Spannungsfestigkeit als auch eine Verringerung der EIN-Zustands-Spannung erzielt und der einen großen Stromdichtebereich für den Unipolarbetrieb aufweist, zu schaffen, und ein Verfahren für die Herstellung des IGBT zu schaffen.
  • Mittel zur Lösung der Probleme
  • Die obengenannte Aufgabe der vorliegenden Erfindung ist durch einen Bipolartransistor vom Isoliertyp gemäß dem Anspruch 1 oder 3 gelöst. Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
  • Wirkungen der Erfindung
  • Der erste Bipolartransistor vom Isolierschichttyp in Übereinstimmung mit der vorliegenden Erfindung ist eine Halbleitervorrichtung vom Isolierschichttyp, die enthält: die Pufferschicht vom ersten Leitfähigkeitstyp; die erste Driftschicht, die auf der ersten Hauptoberfläche der Pufferschicht vorgesehen ist; die zweite Driftschicht vom ersten Leitfähigkeitstyp, die auf der ersten Driftschicht vorgesehen ist; die Basisschicht vom zweiten Leitfähigkeitstyp, die auf der zweiten Driftschicht vorgesehen ist; die Emitterschicht vom ersten Leitfähigkeitstyp, die auf der vorderen Oberfläche der Basisschicht selektiv vorgesehen ist; die Gate-Elektrode, die von der vorderen Oberfläche der Emitterschicht aus in die zweite Driftschicht eindringt, um mit dem zwischen der Gate-Elektrode und der Umgebung liegenden Gate-Isolierfilm eingebettet zu sein; die Emitterelektrode mit der Leitfähigkeit der Emitterschicht; die Kollektorschicht, die auf der zweiten Hauptoberfläche der Pufferschicht vorgesehen ist; und die Kollektorelektrode, die auf der Kollektorschicht vorgesehen ist, wobei die erste Driftschicht eine Struktur aufweist, die die ersten Schichten vom ersten Leitfähigkeitstyp und die zweiten Schichten vom zweiten Leitfähigkeitstyp, die in der horizontalen Richtung wiederholt sind, enthält, die Kollektorschicht eine Struktur aufweist, die die ersten Kollektorschichten vom zweiten Leitfähigkeitstyp und die zweiten Kollektorschichten vom ersten Leitfähigkeitstyp, die in der horizontalen Richtung wiederholt sind, enthält, die erste Driftschicht eine Störstellenkonzentration von 1 · 1015 atms/cm3 oder höher und niedriger als 2 · 1016 atms/cm3 und eine Dicke von 10 µm oder größer und kleiner als 50 µm aufweist und die Pufferschicht eine Störstellenkonzentration von 1 · 1015 atms/cm3 oder höher und niedriger als 2 · 1016 atms/cm3 und eine Dicke von 2 µm oder größer und kleiner als 15 µm aufweist. Dementsprechend ist ein MOSFET-Betrieb (Unipolarbetrieb) in einem Bereich verhältnismäßig hoher Stromdichte zulässig, der näherungsweise in dem Bereich von 1/10 bis 1/2 der Nennstromdichte zur Zeit der Leitung in Durchgangsrichtung liegt. Folglich können sich die Spannungsabfallkennlinien des RC-IGBT jenen des MOSFET mit einem niedrigen EIN-Zustands-Widerstand annähern und wird die Rückschnappspannung außerdem eine niedrige Spannung. Darüber hinaus kann der Spannungsabfall von Dioden, die einen in Sperrrichtung leitenden Betrieb ausführen, durch Verringerung der Dicke der Basisschicht ebenfalls verringert werden.
  • Der zweite Bipolartransistor vom Isolierschichttyp in Übereinstimmung mit der vorliegenden Erfindung ist eine Halbleitervorrichtung vom Isolierschichttyp, die enthält: die Pufferschicht vom ersten Leitfähigkeitstyp; die erste Driftschicht, die auf der ersten Hauptoberfläche der Pufferschicht vorgesehen ist; die zweite Driftschicht vom ersten Leitfähigkeitstyp, die auf der ersten Driftschicht vorgesehen ist; die Basisschicht vom zweiten Leitfähigkeitstyp, die auf der zweiten Driftschicht vorgesehen ist; die Emitterschicht vom ersten Leitfähigkeitstyp, die auf der vorderen Oberfläche der Basisschicht selektiv vorgesehen ist; die Gate-Elektrode, die von der vorderen Oberfläche der Emitterschicht aus in die zweite Driftschicht eindringt, um mit dem zwischen der Gate-Elektrode und der Umgebung liegenden Gate-Isolierfilm eingebettet zu sein; die Emitterelektrode mit der Leitfähigkeit der Emitterschicht; die Kollektorschicht, die auf der zweiten Hauptoberfläche der Pufferschicht vorgesehen ist; und die Kollektorelektrode, die auf der Kollektorschicht vorgesehen ist, wobei die erste Driftschicht eine Struktur aufweist, die die ersten Schichten vom ersten Leitfähigkeitstyp, die Isolierschichten und die zweiten Schichten vom zweiten Leitfähigkeitstyp, die in dieser Reihenfolge in der horizontalen Richtung wiederholt sind, enthält, die Kollektorschicht eine Struktur aufweist, die die ersten Kollektorschichten vom zweiten Leitfähigkeitstyp und die zweiten Kollektorschichten vom ersten Leitfähigkeitstyp, die in der horizontalen Richtung wiederholt sind, enthält, die ersten Schichten und die zweiten Schichten eine Störstellenkonzentration von 1 · 1015 atms/cm3 oder höher und niedriger als 2 · 1016 atms/cm3 aufweisen, die erste Driftschicht eine Dicke von 10 µm oder größer und kleiner als 50 µm aufweist und die Pufferschicht eine Störstellenkonzentration von 1 · 1015 atms/cm3 oder höher und niedriger als 2 · 1016 atms/cm3 und eine Dicke von 2 µm oder größer und kleiner als 15 µm aufweist. Dementsprechend ist der MOSFET-Betrieb (Unipolarbetrieb) in einem Bereich verhältnismäßig hoher Stromdichte, der im Bereich von näherungsweise 1/10 bis 1/2 der Nennstromdichte zur Zeit der Leitung in Durchlassrichtung liegt, zulässig. Folglich können sich die Spannungsabfallkennlinien des RC-IGBT jenen eines MOSFET mit einem niedrigen EIN-Widerstand annähern und wird die Rückschnappspannung außerdem zu einer niedrigen Spannung. Darüber hinaus kann der Spannungsabfall von Dioden, die einen in Sperrrichtung leitenden Betrieb ausführen, durch Verringerung der Dicke der Basisschicht ebenfalls verringert werden.
  • Diese und weitere Aufgaben, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung gehen deutlicher aus der folgenden ausführlichen Beschreibung der vorliegenden Erfindung in Verbindung mit den beigefügten Zeichnungen hervor.
  • Figurenliste
    • 1 ist eine Querschnittsansicht eines Bipolartransistors vom Isolierschichttyp in Übereinstimmung mit einer ersten Ausführungsform.
    • 2 ist ein Diagramm, das Parameter für Vorrichtungssimulationen des Bipolartransistors vom Isolierschichttyp in Übereinstimmung mit der ersten Ausführungsform zeigt.
    • 3 ist ein Diagramm, das ein Ergebnis der Vorrichtungssimulationen des Bipolartransistors vom Isolierschichttyp in Übereinstimmung mit der ersten Ausführungsform zeigt.
    • 4 ist eine Querschnittsansicht eines Bipolartransistors vom Isolierschichttyp in Übereinstimmung mit einem geänderten Beispiel der ersten Ausführungsform.
    • 5 ist eine Querschnittsansicht eines Bipolartransistors vom Isolierschichttyp in Übereinstimmung mit einer zweiten Ausführungsform.
    • 6 ist ein Diagramm, das eine Vollbrückenschaltung zeigt.
    • 7 ist eine Querschnittsansicht eines Bipolartransistors vom Isolierschichttyp in Übereinstimmung mit einem Grundlagengebiet, auf dem die vorliegende Erfindung beruht.
    • 8 ist ein Diagramm, das ein Ergebnis von Vorrichtungssimulationen des Bipolartransistors vom Isolierschichttyp in Übereinstimmung mit dem Grundlagengebiet, auf dem die vorliegende Erfindung beruht, zeigt.
  • Beschreibung von Ausführungsformen
  • <Grundlagengebiet>
  • 7 ist eine Querschnittsansicht, die die Struktur eines in Sperrrichtung leitenden Bipolartransistor vom Isolierschichttyp (SJ-RC-IGBT) in Übereinstimmung mit einem Grundlagengebiet, auf dem die vorliegende Erfindung beruht, darstellt.
  • In Übereinstimmung mit dem SJ-RC-IGBT ist in dieser Ausführungsform auf einer ersten Hauptoberfläche einer N-Pufferschicht 11 eine Driftschicht ausgebildet. Die Driftschicht weist eine Doppelschichtstruktur auf, die durch eine erste Driftschicht und durch eine N-Driftschicht 3, die einer zweiten Driftschicht entspricht, gebildet ist. Die erste Driftschicht weist eine Superübergangsstruktur auf, die N-Driftschichten 1 als erste Schichten und P-Driftschichten 2 als zweite Schichten, die in der horizontalen Richtung in der Figur wiederholt sind, enthält, und wird durch die Schritte der Injektion, der Diffusion und des epitaktischen Aufwachsens hergestellt. Es ist angenommen, dass jede der N-Driftschichten 1 und der P-Driftschichten 2 eine Dicke L1 aufweist.
  • Auf der N-Driftschicht 3 ist eine P-Basisschicht 4 vorgesehen. Auf der vorderen Oberfläche der P-Basisschicht 4 sind N-Emitterschichten 5 und P+-Kontaktschichten 6 vorgesehen.
  • Gräben sind in der Weise ausgebildet, dass sie von den vorderen Oberflächen der N-Emitterschichten 5 zu einer Zwischenstelle der N-Driftschicht 3 verlaufen, während sie die P-Basisschicht 4 durchdringen. Innerhalb der Gräben sind Gate-Elektroden 8 vorgesehen, wobei zwischen den Gate-Elektroden 8 und den Gräben Gate-Isolierfilme 7 liegen. Auf den P+-Kontaktschichten 6 ist eine Emitterelektrode 10 vorgesehen. Die Gate-Elektroden 8 und die Emitterelektrode 10 sind über Zwischenschichtdielektrika 9 voneinander isoliert.
  • Auf einer zweiten Hauptoberfläche der N-Pufferschicht 11 sind in der horizontalen Richtung in der Figur P-Kollektorschichten 12 und N-Kollektorschichten 13 wiederholt. Es ist angenommen, dass die P-Kollektorschichten 12 und die N-Kollektorschichten 13 eine Wiederholungsschrittweite L3 aufweisen. Auf den hinteren Oberflächen der P-Kollektorschichten 12 und der N-Kollektorschichten 13 ist eine Kollektorelektrode 14 vorgesehen.
  • Nachfolgend wird der Betrieb beschrieben. Wenn an die Gate-Elektroden 8 eine positive Spannung mit einem Schwellenwert Vth oder höher angelegt wird, wird der zwischen den N-Emitterschichten 5 und der N-Driftschicht 3 angeordnete Bereich der P-Basisschicht 4 zu einem N-Typ umgekehrt. Im Ergebnis werden Elektronen von den N-Emitterschichten 5 in die N-Driftschicht 3 injiziert, wodurch der SJ-RC-IGBT in der Durchlassrichtung in den leitenden Zustand kommt. Wenn an die Kollektorelektrode 14 in dem leitenden Zustand eine höhere Kollektorspannung als die Spannung für die Vorspannung in Durchlassrichtung des PN-Übergangs der P-Kollektorschichten 12 und der N-Pufferschicht 11 angelegt wird, werden von der Kollektorelektrode 14 Löcher in die N-Driftschichten 1 injiziert. Diese Bedingung veranlasst eine Leitfähigkeitsmodulation und einen schnellen Abfall der Widerstände der ersten und der zweiten Driftschicht und schafft somit eine ausreichende Erregungsfähigkeit.
  • Andererseits wird an die Gate-Elektroden 8 eine negative Vorspannung angelegt und wird zwischen der Emitterelektrode 10 und der Kollektorelektrode 14 eine vorgegebene Spannung (Emitterelektrode < Kollektorelektrode der hinteren Oberfläche) angelegt. In diesem Fall erzeugt dieser Transistor eine Verarmungsschicht, die von der P-Basisschicht 4 an der vorderen Oberfläche in Richtung der N-Driftschicht 3 und der N-Driftschichten 1 oder P-Driftschichten 2 erweitert ist. Diese Bedingung verarmt die Superübergangsstruktur vollständig und ermöglicht somit die Aufrechterhaltung der Spannungsfestigkeit.
  • 8 ist ein Diagramm, das die Beziehung zwischen der Kollektorspannung und der Kollektorstromdichte zeigt, wenn die Wiederholungsschrittweite der Kollektorschicht (P-Kollektorschichten 12 und N-Kollektorschichten 13) auf eine Schrittweite in dem Bereich von viermal länger bis zehnmal länger als die Wiederholungsschrittweite der ersten Driftschicht (N-Driftschichten 1 und P-Driftschichten 2) eingestellt ist. Wie aus 8 zu sehen ist, wird die Rückschnappspannung niedriger, wenn die Wiederholungsschrittweite der Kollektorschicht eine lange Schrittweite ist. Allerdings konnte die Stromdichte, bei der der MOSFET-Betrieb zum IGBT-Betrieb umschaltet, nicht erhöht werden, wenn die jeweiligen Störstellenkonzentrationen und Dicken der N-Pufferschicht 11, der N-Driftschichten 1 und der P-Driftschichten 2 nicht geeignet eingestellt wurden. Bei den herkömmlichen Kombinationen von Parametern war die maximale Stromdichte, bei der der MOSFET-Betrieb ausgeführt wird, näherungsweise 20 A/cm2, was näherungsweise in dem Bereich von 1/10 bis 1/5 der Nennstromdichte liegt.
  • Angesichts des Obigen ermöglicht ein SJ-RC-IGBT in Übereinstimmung mit der vorliegenden Erfindung durch geeignete Einstellung der Störstellenkonzentrationen und der Dicken der N-Pufferschicht 11, der N-Driftschichten 1 und der P-Driftschichten 2 die Ausführung eines MOSFET-Betriebs selbst bei einer hohen Stromdichte.
  • <Erste Ausführungsform>
  • 1 ist eine Querschnittsansicht eines SJ-RC-IGBT in Übereinstimmung mit dieser Ausführungsform. Die in 1 dargestellten Bestandteile sind gleich den entsprechenden in 7 dargestellten Bestandteilen und die Struktur und der Grundbetrieb des SJ-RC-IGBT in Übereinstimmung mit dieser Ausführungsform sind gleich den entsprechenden Bestandteilen des SJ-RC-IGBT in Übereinstimmung mit dem Grundlagengebiet. Somit ist die Beschreibung dieser gleichen Punkte weggelassen.
  • <Durchlassrichtungs-Ausgangskennlinien>
  • Der Anmelder hat Simulationen unter geeigneter Steuerung der Wiederholungsschrittweite der ersten Driftschicht (der N-Driftschichten 1 und der P-Driftschichten 2), der Dicke L1 dieser Wiederholungsstruktur, der Störstellenkonzentration der N-Driftschichten 1, der Dicke und der Störstellenkonzentration der N-Pufferschicht 11 und der Wiederholungsschrittweite L3 der Kollektorschicht (der P-Kollektorschichten 12 und der N-Kollektorschichten 13) ausgeführt. Im Ergebnis hat der Anmelder festgestellt, dass die bevorzugten Störstellenkonzentrationen der N-Driftschichten 1 und der P-Driftschichten 2 1 · 1015 atms/cm3 oder höher und niedriger als 2 · 1016 atms/cm3 waren und dass die bevorzugten Dicken der N-Driftschichten 1 und der P-Driftschichten 2 10 µm oder größer und kleiner als 50 µm waren. Außerdem hat der Anmelder festgestellt, dass die bevorzugte Störstellenkonzentration der N-Pufferschicht 11 1 · 1015 atms/cm3 oder höher und niedriger als 2 · 1016 atms/cm3 war und dass die bevorzugte Dicke der N-Pufferschicht 11 2 µm oder größer und kleiner als 15 µm war. Dementsprechend ist ein MOSFET-Betrieb selbst bei einer höheren Stromdichte in den Durchlassrichtungs-Ausgangskennlinien des SJ-RC-IGBT zulässig.
  • 2 zeigt ein Beispiel von Kombinationen von Parametern (Aa, Ab, Ac, Ad, Bc, Bd, Db, Bc2 und Bd2), die den vorstehenden Bedingungen genügen. 3 zeigt die Durchlassrichtungs-Kennlinien von Aa, Ab, Ac und Bd2 in diesen Kombinationen und eines IGBT und eines MOSFET mit herkömmlichen Strukturen.
  • Wenn die Parameter in 2 verwendet werden, wird aus 3 festgestellt, dass die Stromdichte an dem Verbindungspunkt zwischen dem MOSFET-Betrieb und dem IGBT-Betrieb, insbesondere im Fall von Ac und Bd2, innerhalb des Bereichs von 50 bis 60 A/cm2 liegt. Dementsprechend wird die Stromdichte an dem Verbindungspunkt im Vergleich zu dem herkömmlichen IGBT, der an dem Verbindungspunkt eine Stromdichte von näherungsweise 20 A/cm2 zeigt, hoch. Die Dicken (L1) der N-Driftschichten 1 und der P-Driftschichten 2 liegen innerhalb des Bereichs von 30 bis 45 µm. Darüber hinaus wird die Injektion von Löchern aus den P-Kollektorschichten 12 in die N-Pufferschicht 11 und in die N-Driftschichten 1 leicht erzielt, wenn die Störstellenkonzentrationen der N-Driftschichten 1, der P-Driftschichten 2 und der N-Pufferschicht 11 auf die oben gezeigten Werte eingestellt sind. Dementsprechend nimmt die Rückschnappspannung ab, weshalb bei der Kollektorstromdichte in dem Bereich von 20 bis 50 A/cm2 der MOSFET-Betrieb mit niedrigem EIN-Zustands-Widerstand ausgeführt wird. Dadurch, dass in einem weiten Bereich der Stromdichte näherungsweise von 1/5 bis 1/2 der Nennstromdichte (100 A/cm2) der MOSFET-Betrieb ausgeführt wird, und dadurch, dass die Parameter der jeweiligen Teile gesteuert werden, kann die Stromdichte bei der Verbindung zwischen dem MOSFET-Betrieb und dem IGBT-Betrieb auf einen Wert von näherungsweise 1/2 der Nennstromdichte erhöht werden.
  • Ferner kann leicht die Injektion von Löchern aus den P-Kollektorschichten 12 erzielt werden, wenn die Breite der P-Kollektorschichten 12 auf eine größere Breite als die Breite der N-Kollektorschichten 13 eingestellt wird. Dementsprechend können eine niedrige Rückschnappspannung und ein niedriger EIN-Zustands-Widerstand verwirklicht werden. Zur Verringerung der Rückschnappspannung ist es erforderlich, dass der Spannungsabfall in der N-Pufferschicht 11 in der horizontalen Richtung in 1 in der Weise erzeugt wird, dass die Potentialdifferenz zwischen den Zwischenpunkten der P-Kollektorschichten 12 und der N-Kollektorschichten 13 bei der Stromdichte zur Zeit der Rückschnappspitzenspannung 0,5 V oder höher, vorzugsweise 0,7 V oder höher, wird. Wenn die Breite (in der horizontalen Richtung in 1) der P-Kollektorschichten 12 auf eine große Breite eingestellt wird, um diese Anforderung zu erfüllen, wird die Injektion von Löchern von der Kollektorelektrode 14 leicht erzielt. Dementsprechend können die Kennlinien des MOSFET mit einer niedrigen Rückschnappspannung und mit einem niedrigen EIN-Zustands-Widerstand verwirklicht werden. Darüber hinaus kann der MOSFET-Betriebsbereich verbreitert werden.
  • Wie in 8 gezeigt ist, kann außerdem die Rückschnappspannung niedriger werden, während die Wiederholungsschrittweite der P-Kollektorschichten 12 und der N-Kollektorschichten 13 zunimmt. Es ist bevorzugt, dass die Wiederholungsschrittweite der P-Kollektorschichten 12 und der N-Kollektorschichten 13 gleich dem oder länger als 5-mal länger als die Wiederholungsschrittweite der N-Driftschichten 1 und der P-Driftschichten 2 und kürzer als 20000-mal länger als die Wiederholungsschrittweite der N-Driftschichten 1 und der P-Driftschichten 2 ist.
  • <Geändertes Beispiel>
  • 4 ist eine Querschnittsansicht eines SJ-RC-IGBT in Übereinstimmung mit einem geänderten Beispiel. Dieser SJ-RC-IGBT weist eine Superübergangsstruktur auf, die die N-Driftschichten 1, die P-Driftschichten 2 und die Isolierschichten 15 enthält, die in dieser Reihenfolge in der horizontalen Richtung in der Figur wiederholt sind. Andere Bestandteile sind ähnlich den entsprechenden Bestandteilen der in 1 gezeigten Struktur. Dieser SJ-RC-IGBT ermöglicht ähnlich durch Einstellen der Störstellenkonzentrationen der N-Driftschichten 1 und der P-Driftschichten 2 auf 1 · 1014 atms/cm3 oder höher und niedriger als 2 · 1016 atms/cm3 und der Dicken der N-Driftschichten 1 und der P-Driftschichten 2 auf 10 µm oder größer und kleiner als 50 µm und durch Einstellen der Störstellenkonzentration der N-Pufferschicht 11 auf 1 · 1015 atms/cm3 oder höher und niedriger als 2 · 1016 atms/cm3 und der Dicke der N-Pufferschicht 11 auf 2 µm oder größer und kleiner als 15 µm die Ausführung des MOSFET-Betriebs mit einem niedrigen EIN-Zustands-Widerstand bei einer höheren Stromdichte als der des Standes der Technik.
  • Darüber hinaus können ähnliche Wirkungen durch einen SJ-RC-IGBT der vorliegenden Erfindung geboten werden, der eine Superübergangsstruktur aufweist, die die N-Driftschichten 1 und die P-Driftschichten 2 enthält, und der ferner auf geeignete Weise Isolierschichten zwischen den N-Driftschichten 1 und den P-Driftschichten 2 enthält.
  • Wie in 5 dargestellt ist, kann außer der in 1 gezeigten Struktur des SJ-RC-IGBT darüber hinaus zwischen der N-Driftschicht 3 und der P-Basisschicht 4 in einer Bedingung in Kontakt mit der P-Basisschicht 4 ferner eine Ladungsträgerspeicherschicht 15 mit einer höheren N-Störstellenkonzentration als die N-Driftschicht 3 vorgesehen sein. Wenn die vorliegende Erfindung auf den SJ-RC-IGBT mit der in 5 gezeigten Struktur angewendet wird, kann die EIN-Zustands-Spannung in dem IGBT-Betriebsbereich durch die Wirkung der Ladungsträgerspeicherschicht 15 weiter verringert werden. Ferner kann auf dem SJ-RC-IGBT mit der in 4 gezeigten Struktur die Ladungsträgerspeicherschicht 15 vorgesehen sein.
  • <Wirkungen>
  • Der Bipolartransistor vom Isolierschichttyp in Übereinstimmung mit der vorliegenden Erfindung enthält: die N-Pufferschicht 11 vom ersten Leitfähigkeitstyp (Pufferschicht); die erste Driftschicht, die auf der ersten Hauptoberfläche der N-Pufferschicht 11 vorgesehen ist; die N-Driftschicht 3 vom ersten Leitfähigkeitstyp (zweite Driftschicht), die auf der ersten Driftschicht vorgesehen ist; die P-Basisschicht 4 vom zweiten Leitfähigkeitstyp (Basisschicht), die auf der N-Driftschicht 3 vorgesehen ist; die N-Emitterschichten 5 vom ersten Leitfähigkeitstyp (Emitterschichten), die auf der vorderen Oberfläche der P-Basisschicht 4 selektiv vorgesehen sind; die Gate-Elektroden 8, die von den vorderen Oberflächen der N-Emitterschichten 5 aus in die N-Driftschicht 3 eindringen, um mit den zwischen den Gate-Elektroden 8 und den Umgebungen liegenden Gate-Isolierfilmen 7 eingebettet zu sein; die Emitterelektrode 10 mit der Leitfähigkeit der N-Emitterschichten 5; die Kollektorschicht, die auf der zweiten Hauptoberfläche der N-Pufferschicht 11 vorgesehen ist; und die Kollektorelektrode 14, die auf der Kollektorschicht vorgesehen ist. Die erste Driftschicht weist eine Struktur auf, die die N-Driftschichten 1 vom ersten Leitfähigkeitstyp (ersten Schichten) und die P-Driftschichten 2 vom zweiten Leitfähigkeitstyp (zweiten Schichten), die in der horizontalen Richtung wiederholt sind, enthält. Die Kollektorschicht (12, 13) weist eine Struktur auf, die die ersten Kollektorschichten (12) vom zweiten Leitfähigkeitstyp und die zweiten Kollektorschichten (13) vom ersten Leitfähigkeitstyp, die in der horizontalen Richtung wiederholt sind, enthält. Die erste Driftschicht weist eine Störstellenkonzentration von 1 · 1015 atms/cm3 oder höher und niedriger als 2 · 1016 atms/cm3 und eine Dicke von 10 µm oder größer und kleiner als 50 µm auf. Die N-Pufferschicht 11 weist eine Störstellenkonzentration von 1 · 1015 atms/cm3 oder höher und niedriger als 2 · 1016 atms/cm3 und eine Dicke von 2 µm oder größer und kleiner als 15 µm auf. Dementsprechend kann der Durchlassspannungsabfall gegenüber dem eines MOSFET mit einer niedrigen Stromdichte verringert werden. Darüber hinaus kann die Dicke der ersten Driftschicht verringert werden, weshalb die Spannungsfestigkeit erhöht werden kann. Ferner kann der obere Grenzwert der Stromdichte zur Ausführung des MOSFET-Betriebs über die Dichte im herkömmlichen Gebiet hinaus erhöht werden.
  • Außerdem können durch den Bipolartransistor vom Isolierschichttyp, der Isolierschichten enthält, die geeignet zwischen den N-Driftschichten 1 und den P-Driftschichten 2 vorgesehen sind, ähnliche Wirkungen geboten werden.
  • Alternativ enthält der Bipolartransistor vom Isolierschichttyp in Übereinstimmung mit der vorliegenden Erfindung: die N-Pufferschicht 11 vom ersten Leitfähigkeitstyp (Pufferschicht); die erste Driftschicht, die auf der ersten Hauptoberfläche der N-Pufferschicht 11 vorgesehen ist; die N-Driftschicht 3 vom ersten Leitfähigkeitstyp (zweite Driftschicht), die auf der ersten Driftschicht vorgesehen ist; die P-Basisschicht 4 vom zweiten Leitfähigkeitstyp (Basisschicht), die auf der N-Driftschicht 3 vorgesehen ist; die N-Emitterschichten 5 vom ersten Leitfähigkeitstyp (Emitterschichten), die auf der vorderen Oberfläche der P-Basisschicht 4 selektiv vorgesehen sind; die Gate-Elektroden 8, die von den vorderen Oberflächen der N-Emitterschichten 5 aus in die N-Driftschicht 3 eindringen, um mit den zwischen den Gate-Elektroden 8 und den Umgebungen liegenden Gate-Isolierfilmen 7 eingebettet zu sein; die Emitterelektrode 10 mit der Leitfähigkeit der N-Emitterschichten 5; die Kollektorschicht, die auf der zweiten Hauptoberfläche der N-Pufferschicht 11 vorgesehen ist; und die Kollektorelektrode 14, die auf der Kollektorschicht vorgesehen ist. Die erste Driftschicht weist eine Struktur auf, die die N-Driftschichten 1 vom ersten Leitfähigkeitstyp (ersten Schichten), die Isolierschichten 15 und die P-Driftschichten 2 vom zweiten Leitfähigkeitstyp (zweiten Schichten), die in dieser Reihenfolge in der horizontalen Richtung wiederholt sind, enthält. Die Kollektorschicht weist eine Struktur auf, die die P-Kollektorschichten 12 vom zweiten Leitfähigkeitstyp (ersten Kollektorschichten) und die N-Kollektorschichten 13 vom ersten Leitfähigkeitstyp (zweiten Kollektorschichten), die in der horizontalen Richtung wiederholt sind, enthält. Die ersten Schichten und die zweiten Schichten weisen eine Störstellenkonzentration von 1 · 1015 atms/cm3 oder höher und niedriger als 2 · 1016 atms/cm3 auf. Die erste Driftschicht weist eine Dicke von 10 µm oder größer und kleiner als 50 µm auf. Die Pufferschicht weist eine Störstellenkonzentration von 1 · 1015 atms/cm3 oder höher und niedriger als 2 · 1016 atms/cm3 und eine Dicke von 2 µm oder größer und kleiner als 15 µm auf. Dementsprechend kann der Durchlassspannungsabfall gegenüber dem eines MOSFET mit einer niedrigen Stromdichte verringert werden. Darüber hinaus kann die Dicke der ersten Driftschicht verringert werden, weshalb die Spannungsfestigkeit erhöht werden kann. Ferner kann der obere Grenzwert der Stromdichte zur Ausführung des MOSFET-Betriebs über die Dichte im herkömmlichen Gebiet hinaus erhöht werden.
  • Darüber hinaus kann die EIN-Zustandsspannung in dem IGBT-Betriebsbereich in den Durchlassrichtungs-Ausgangskennlinien weiter verringert werden, wenn die Ladungsträgerspeicherschicht vom ersten Leitfähigkeitstyp mit einer höheren Störstellenkonzentration als der Störstellenkonzentration der zweiten Driftschicht zwischen der zweiten Driftschicht und der Basisschicht in einer Bedingung in Kontakt mit der Basisschicht vorgesehen ist.
  • Darüber hinaus ist die Wiederholungsschrittweite der P-Kollektorschichten 12 und der N-Kollektorschichten 13 gleich oder länger als 5-mal-länger als die Wiederholungsschrittweite der N-Driftschichten 1 und der P-Driftschichten 2 und kürzer als 20000-mal länger als die Wiederholungsschrittweite der N-Driftschichten 1 und der P-Driftschichten 2. In diesem Fall kann die Rückschnappspannung an dem Verbindungspunkt zwischen dem MOSFET-Betriebsbereich und dem IGBT-Betriebsbereich in den Durchlassrichtungs-Ausgangskennlinien verringert werden.
  • Darüber hinaus kann die Rückschnappspannung an dem Verbindungspunkt zwischen dem MOSFET-Betriebsbereich und dem IGBT-Betriebsbereich in den Durchlassrichtungs-Ausgangskennlinien verringert werden, wenn die Breite der Kollektorschichten vom zweiten Leitfähigkeitstyp in der Weise bestimmt wird, dass in der Pufferschicht zwischen den Zwischenstellen der P-Kollektorschichten 12 und der N-Kollektorschichten 13 bei der Stromdichte zur Zeit der Rückschnappspitzenspannung ein Spannungsabfall von 0,5 V oder höher und niedriger als 0,7 V erzeugt wird.
  • Ferner können in Übereinstimmung mit der vorliegenden Erfindung an den Ausführungsformen in geeigneter Weise Änderungen und Weglassungen vorgenommen werden, ohne von dem Schutzumfang der vorliegenden Erfindung abzuweichen.
  • Bezugszeichenliste
    • 1, 3
    N-Driftschicht
    2
    P-Driftschicht
    4
    P-Basisschicht
    5
    N-Emitterschicht
    6
    P+-Kontaktschicht
    7
    Gate-Isolierfilm
    8
    Gate-Elektrode
    9
    Zwischenschichtdielektrikum
    10
    Emitterelektrode
    11
    N-Pufferschicht
    12
    P-Kollektorschicht
    13
    N-Kollektorschicht
    14
    Kollektorelektrode
    15
    Isolierschicht

Claims (9)

  1. Bipolartransistor vom Isolierschichttyp, der umfasst: eine Pufferschicht (11) vom ersten Leitfähigkeitstyp; eine erste Driftschicht (1, 2), die auf einer ersten Hauptoberfläche der Pufferschicht (11) vorgesehen ist; eine zweite Driftschicht (3) vom ersten Leitfähigkeitstyp, die auf der ersten Driftschicht (1, 2) vorgesehen ist; eine Basisschicht (4) vom zweiten Leitfähigkeitstyp, die auf der zweiten Driftschicht (3) vorgesehen ist; eine Emitterschicht (5) vom ersten Leitfähigkeitstyp, die auf der vorderen Oberfläche der Basisschicht (4) selektiv vorgesehen ist; eine Gate-Elektrode (8), die von der vorderen Oberfläche der Emitterschicht (5) aus zu einer Zwischenstelle der zweiten Driftschicht (3) eindringt, um mit einem zwischen der Gate-Elektrode (8) und der Umgebung liegenden Gate-Isolierfilm (7) eingebettet zu sein; eine Emitterelektrode (10) mit der Leitfähigkeit der Emitterschicht (5); eine Kollektorschicht (12, 13), die auf der zweiten Hauptoberfläche der Pufferschicht (11) vorgesehen ist; und eine Kollektorelektrode (14), die auf der Kollektorschicht (12, 13) vorgesehen ist, wobei die erste Driftschicht (1, 2) eine Struktur aufweist, die erste Schichten (1) vom ersten Leitfähigkeitstyp und zweite Schichten (2) vom zweiten Leitfähigkeitstyp, die in der horizontalen Richtung wiederholt sind, enthält, die Kollektorschicht (12, 13) eine Struktur aufweist, die erste Kollektorschichten (12) vom zweiten Leitfähigkeitstyp und zweite Kollektorschichten (13) vom ersten Leitfähigkeitstyp, die in der horizontalen Richtung wiederholt sind, enthält, die erste Driftschicht eine Störstellenkonzentration von 1 · 1015 atms/cm3 oder höher und niedriger als 2 · 1016 atms/cm3 und eine Dicke von 10 µm oder größer und kleiner als 50 µm aufweist, und die Pufferschicht eine Störstellenkonzentration von 1 · 1015 atms/cm3 oder höher und niedriger als 2 · 1016 atms/cm3 und eine Dicke von 2 µm oder größer und kleiner als 15 µm aufweist.
  2. Bipolartransistor vom Isolierschichttyp nach Anspruch 1, wobei die Isolierschichten zwischen den ersten Schichten und den zweiten Schichten geeignet vorgesehen sind.
  3. Bipolartransistor vom Isolierschichttyp, der umfasst: eine Pufferschicht (11) vom ersten Leitfähigkeitstyp; eine erste Driftschicht (1, 2), die auf einer ersten Hauptoberfläche der Pufferschicht (11) vorgesehen ist; eine zweite Driftschicht (3) vom ersten Leitfähigkeitstyp, die auf der ersten Driftschicht (1, 2) vorgesehen ist; eine Basisschicht (4) vom zweiten Leitfähigkeitstyp, die auf der zweiten Driftschicht (3) vorgesehen ist; eine Emitterschicht (5) vom ersten Leitfähigkeitstyp, die auf der vorderen Oberfläche der Basisschicht (4) selektiv vorgesehen ist; eine Gate-Elektrode (8), die von der vorderen Oberfläche der Emitterschicht (5) aus zu einer Zwischenstelle der zweiten Driftschicht (3) eindringt, um mit einem zwischen der Gate-Elektrode (8) und der Umgebung liegenden Gate-Isolierfilm (7) eingebettet zu sein; eine Emitterelektrode (10) mit der Leitfähigkeit der Emitterschicht (5); eine Kollektorschicht (12, 13), die auf der zweiten Hauptoberfläche der Pufferschicht (11) vorgesehen ist; und eine Kollektorelektrode (14), die auf der Kollektorschicht (12, 13) vorgesehen ist, wobei die erste Driftschicht (1, 2) eine Struktur aufweist, die erste Schichten (1) vom ersten Leitfähigkeitstyp, Isolierschichten und zweite Schichten (2) vom zweiten Leitfähigkeitstyp, die in dieser Reihenfolge in der horizontalen Richtung wiederholt sind, enthält, die Kollektorschicht (12, 13) eine Struktur aufweist, die erste Kollektorschichten (12) vom zweiten Leitfähigkeitstyp und zweite Kollektorschichten (13) vom ersten Leitfähigkeitstyp, die in der horizontalen Richtung wiederholt sind, enthält, die ersten Schichten und die zweiten Schichten eine Störstellenkonzentration von 1 · 1015 atms/cm3 oder höher und niedriger als 2 · 1016 atms/cm3 aufweisen, die erste Driftschicht eine Dicke von 10 µm oder größer und kleiner als 50 µm aufweist, und die Pufferschicht eine Störstellenkonzentration von 1 · 1015 atms/cm3 oder höher und niedriger als 2 · 1016 atms/cm3 und eine Dicke von 2 µm oder größer und kleiner als 15 µm aufweist.
  4. Bipolartransistor vom Isolierschichttyp nach Anspruch 1, der ferner umfasst: eine Ladungsträgerspeicherschicht vom ersten Leitfähigkeitstyp, die eine höhere Störstellenkonzentration als die Störstellenkonzentration der zweiten Driftschicht aufweist und zwischen der zweiten Driftschicht und der Basisschicht in Kontakt mit der Basisschicht angeordnet ist.
  5. Bipolartransistor vom Isolierschichttyp nach Anspruch 3, der ferner umfasst: eine Ladungsträgerspeicherschicht vom ersten Leitfähigkeitstyp mit einer höheren Störstellenkonzentration als der Störstellenkonzentration der zweiten Driftschicht aufweist und zwischen der zweiten Driftschicht und der Basisschicht in Kontakt mit der Basisschicht angeordnet ist.
  6. Bipolartransistor vom Isolierschichttyp nach Anspruch 1, wobei die Wiederholungsschrittweite der Kollektorschicht gleich oder größer als 5-mal und kürzer als 20000-mal die Wiederholungsschrittweite der ersten Driftschicht ist.
  7. Bipolartransistor vom Isolierschichttyp nach Anspruch 3, wobei die Wiederholungsschrittweite der Kollektorschicht gleich oder länger als 5-mal und kürzer als 20000-mal die Wiederholungsschrittweite der ersten Driftschicht ist.
  8. Bipolartransistor vom Isolierschichttyp nach Anspruch 1, wobei die Breite der Kollektorschichten vom zweiten Leitfähigkeitstyp so bestimmt ist, dass in der Pufferschicht zwischen Zwischenstellen der ersten Kollektorschichten und der zweiten Kollektorschichten bei der Stromdichte zur Zeit der Rückschnappspitzenspannung ein Spannungsabfall von 0,5 V oder höher und niedriger als 0,7 V erzeugt wird.
  9. Bipolartransistor vom Isolierschichttyp nach Anspruch 3, wobei die Breite der Kollektorschichten vom zweiten Leitfähigkeitstyp so bestimmt ist, dass in der Pufferschicht zwischen Zwischenstellen der ersten Kollektorschichten und der zweiten Kollektorschichten bei der Stromdichte zur Zeit der Rückschnappspitzenspannung ein Spannungsabfall von 0,5 V oder höher und niedriger als 0,7 V erzeugt wird.
DE112012006441.0T 2012-05-29 2012-05-29 Bipolartransistor vom Isolierschichttyp Active DE112012006441B4 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2012/063687 WO2013179379A1 (ja) 2012-05-29 2012-05-29 絶縁ゲート型バイポーラトランジスタ

Publications (2)

Publication Number Publication Date
DE112012006441T5 DE112012006441T5 (de) 2015-02-26
DE112012006441B4 true DE112012006441B4 (de) 2018-07-12

Family

ID=49672633

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112012006441.0T Active DE112012006441B4 (de) 2012-05-29 2012-05-29 Bipolartransistor vom Isolierschichttyp

Country Status (6)

Country Link
US (1) US9299818B2 (de)
JP (1) JP5875680B2 (de)
KR (1) KR101613442B1 (de)
CN (1) CN104350602B (de)
DE (1) DE112012006441B4 (de)
WO (1) WO2013179379A1 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6226786B2 (ja) * 2014-03-19 2017-11-08 三菱電機株式会社 半導体装置およびその製造方法
CN104201103A (zh) * 2014-09-17 2014-12-10 中航（重庆）微电子有限公司 沟槽型igbt的制备方法
US11004986B2 (en) * 2016-04-25 2021-05-11 Mitsubishi Electric Corporation Semiconductor device including adjacent semiconductor layers
CN108258027A (zh) * 2016-12-28 2018-07-06 苏州东微半导体有限公司 一种超级结功率晶体管及其制备方法
CN107768429B (zh) * 2017-10-27 2020-11-13 电子科技大学 一种具有混合导电模式的超结igbt器件
CN109888004A (zh) * 2019-01-08 2019-06-14 上海华虹宏力半导体制造有限公司 Igbt器件
CN109887990A (zh) * 2019-01-30 2019-06-14 上海华虹宏力半导体制造有限公司 超结igbt器件及其制造方法
EP4109559A4 (de) 2020-03-17 2023-04-05 Huawei Technologies Co., Ltd. Bipolartransistor mit isolierter steuerelektrode, motorsteuereinheit für ein kraftfahrzeug
CN113497132A (zh) * 2020-04-07 2021-10-12 苏州华太电子技术有限公司 超级结绝缘栅双极型晶体管及其制作方法
CN114097094A (zh) * 2020-06-12 2022-02-25 华为数字能源技术有限公司 一种超结逆导型绝缘栅双极晶体管及电动汽车电极控制器
CN111799334B (zh) * 2020-07-31 2021-06-11 四川大学 一种含有反向导电槽栅结构的超结mosfet

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19736981A1 (de) 1997-02-10 1998-08-20 Mitsubishi Electric Corp Halbleitereinrichtung mit hoher Durchbruchsspannung
JP2004158868A (ja) 2004-01-05 2004-06-03 Toshiba Corp 半導体装置および半導体装置の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6621121B2 (en) * 1998-10-26 2003-09-16 Silicon Semiconductor Corporation Vertical MOSFETs having trench-based gate electrodes within deeper trench-based source electrodes
US6204097B1 (en) * 1999-03-01 2001-03-20 Semiconductor Components Industries, Llc Semiconductor device and method of manufacture
JP3940518B2 (ja) * 1999-03-10 2007-07-04 株式会社東芝 高耐圧半導体素子
JP4109009B2 (ja) 2002-04-09 2008-06-25 株式会社東芝 半導体素子及びその製造方法
JP2005057235A (ja) * 2003-07-24 2005-03-03 Mitsubishi Electric Corp 絶縁ゲート型バイポーラトランジスタ及びその製造方法、並びに、インバータ回路
US7358567B2 (en) * 2004-06-07 2008-04-15 United Microelectronics Corp. High-voltage MOS device and fabrication thereof
JP2006147700A (ja) * 2004-11-17 2006-06-08 Sanyo Electric Co Ltd 半導体装置
JP2006287127A (ja) * 2005-04-04 2006-10-19 Fuji Electric Holdings Co Ltd 半導体装置およびその製造方法
JP5103830B2 (ja) 2006-08-28 2012-12-19 三菱電機株式会社 絶縁ゲート型半導体装置
US7582922B2 (en) * 2007-11-26 2009-09-01 Infineon Technologies Austria Ag Semiconductor device
JP4748149B2 (ja) * 2007-12-24 2011-08-17 株式会社デンソー 半導体装置
US8159039B2 (en) * 2008-01-11 2012-04-17 Icemos Technology Ltd. Superjunction device having a dielectric termination and methods for manufacturing the device
JP5671779B2 (ja) * 2008-12-17 2015-02-18 住友電気工業株式会社 エピタキシャルウエハの製造方法および半導体装置の製造方法
JP2012142537A (ja) 2010-12-16 2012-07-26 Mitsubishi Electric Corp 絶縁ゲート型バイポーラトランジスタとその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19736981A1 (de) 1997-02-10 1998-08-20 Mitsubishi Electric Corp Halbleitereinrichtung mit hoher Durchbruchsspannung
JP2004158868A (ja) 2004-01-05 2004-06-03 Toshiba Corp 半導体装置および半導体装置の製造方法

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
Antoniou, M., et al.: The Soft Punchthrough+ Superjunction Insulated Gate Bipolar Transistor: A High Speed Structure With Enhanced Electron Injection. In: IEEE Transactions On Electron Devices, 58, 2011, 3, 769. *
Antoniou, M., et al.: The Soft Punchthrouth+Superjunction Insulated Gate Bipolar Transistor: A High Speed Structure With Enhanced Electron Injection; IEEE Transactions On Electron Devices, Vol.58, No.3 March 2011, p.769
M. Antoniou, F. Bauer and I. Nistor, „A new way to alleviate the RC IGBT snapback phenomenon: The Super Junction solution", 2010, 22nd International Symposium on Power Semiconductor Devices & IC's (ISPSD), Hiroshima, 2010, S. 153-156
Takahashi, H. et al.: 600V CSTBT Having Ultra Low On-State Voltage. In: Proceedings of 2001 International Symposium on Power Semiconductor Devices & ICs; ISPSD 1996, 1996, 445. *
Takahashi, H. et al.: 600V CSTBT Having Ultra Low On-State Voltage. Proceedings of 2001 International Symposium on Power Semiconductor Devices & ICs; ISPSD 1996; p.445

Also Published As

Publication number Publication date
US9299818B2 (en) 2016-03-29
US20150129930A1 (en) 2015-05-14
WO2013179379A1 (ja) 2013-12-05
CN104350602A (zh) 2015-02-11
KR101613442B1 (ko) 2016-04-19
JP5875680B2 (ja) 2016-03-02
CN104350602B (zh) 2017-03-15
KR20140143826A (ko) 2014-12-17
DE112012006441T5 (de) 2015-02-26
JPWO2013179379A1 (ja) 2016-01-14

Similar Documents

Publication Publication Date Title
DE112012006441B4 (de) Bipolartransistor vom Isolierschichttyp
DE102009021021B4 (de) Bauelement mit verringerter freier Ladungsträger-Lebensdauer
DE102016205111B4 (de) Halbleiteranordnung mit einem IGBT und einer Freilaufdiode
DE102005018366B4 (de) Rückwärtsleitende Halbleitervorrichtung
DE102007024113B4 (de) Halbleitervorrichtung mit isoliertem Gate und Verfahren zur Herstellung derselben
DE112014006895B4 (de) Halbleiteranordnung
DE102011085196A1 (de) Bipolartransistor mit isoliertem Gate und Herstellungsverfahren desselben
DE60319899T2 (de) Doppeldiffundierter MOSFET
DE112019000544B4 (de) Halbleitervorrichtung und leistungswandlungsvorrichtung
DE102014101239A1 (de) Bipolarer halbleiterschalter und ein herstellungsverfahren dafür
DE112017005529B4 (de) Siliciumcarbid-halbleitereinheit und leistungswandlereinheit
DE112017000224B4 (de) Halbleitervorrichtung, Verfahren zu deren Herstellung und diese verwendende Leistungsumwandlungsvorrichtung
DE102010063728B4 (de) Halbleitervorrichtung mit verbesserter Sperrspannungsfestigkeit
DE102008011252A1 (de) Halbleitervorrichtung
DE102019214213A1 (de) Halbleitervorrichtung
DE112016006255T5 (de) Halbleitervorrichtung
DE112013001487T5 (de) Halbleitervorrichtung
DE112014006692B4 (de) Halbleiteranordnung
DE102008032547A1 (de) Grabenisoliertes Gate-MOS-Halbleiterbauelement
DE102019204003A1 (de) Halbleitervorrichtung und Leistungswandler
DE112013005341B4 (de) Halbleitervorrichtung und Leistungswandlungsvorrichtung mit derselben
DE112015006128T5 (de) Halbleitervorrichtung
DE102013212561A1 (de) Halbleitervorrichtung und Leistungsumsetzungsvorrichtung, die sie verwendet
DE102006062077B4 (de) Halbleitervorrichtung
DE112015006832T5 (de) Halbleiteranordnung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0029780000

Ipc: H01L0029739000

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0029780000

Ipc: H01L0029739000

Effective date: 20150227

R084 Declaration of willingness to licence
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final