CN104350602B - 绝缘栅型双极晶体管 - Google Patents

绝缘栅型双极晶体管 Download PDF

Info

Publication number
CN104350602B
CN104350602B CN201280073607.1A CN201280073607A CN104350602B CN 104350602 B CN104350602 B CN 104350602B CN 201280073607 A CN201280073607 A CN 201280073607A CN 104350602 B CN104350602 B CN 104350602B
Authority
CN
China
Prior art keywords
layer
conductivity type
drift
collector
less
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280073607.1A
Other languages
English (en)
Other versions
CN104350602A (zh
Inventor
青野真司
凑忠玄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN104350602A publication Critical patent/CN104350602A/zh
Application granted granted Critical
Publication of CN104350602B publication Critical patent/CN104350602B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/783—Field effect transistors with field effect produced by an insulated gate comprising a gate to body connection, i.e. bulk dynamic threshold voltage MOSFET

Landscapes

  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明的目的在于提供一种沟槽栅极型的IGBT及其制造方法，该沟槽栅极型的IGBT兼顾耐压的保持和低导通电压化，并且进行单极动作的电流密度范围较大。本发明的IGBT是漂移层由超级结构造形成，且在背面具有IGBT区域和FWD区域的SJ－RC－IGBT，其特征在于，第1漂移层的杂质浓度大于或等于1×1015atms/cm3而小于2×1016atms/cm3，并且厚度大于或等于10μm而小于50μm，缓冲层的杂质浓度大于或等于1×1015atms/cm3而小于2×1016atms/cm3，并且厚度大于或等于2μm而小于15μm。

Description

绝缘栅型双极晶体管
技术领域
本发明涉及一种反向导通型的绝缘栅型双极晶体管，尤其涉及一种对导通电压和反向导通时的二极管的正向压降进行改善的绝缘栅型双极晶体管。
背景技术
近些年，在家电制品、工业用功率装置等领域中使用逆变器装置。使用商用电源(交流电源)的逆变器装置由以下部分构成：将交流电源正变换为直流的变换器部分、平滑电路部分、将直流电压逆变换为交流的逆变器部分。在逆变器部分的主功率元件中，主要使用能够高速通断的绝缘栅型双极晶体管(以下，也称为IGBT(Insulated Gate BipolarTransistor))。
在功率控制用的逆变器装置中，晶体管每一个芯片的电流额定值以及电压额定值分别大约为数A～数百A、数百V～数千V的范围。因此，在使用电阻负载而使IGBT的栅极电压连续地变化而进行动作的电路中，由于电流和电压的乘积，即功率在IGBT内部以热量的形式产生，因此需要较大的散热器，功率的变换效率变差。并且，由于动作电压和动作电流的组合，导致晶体管本身温度升高而发生热破坏，因此不太使用电阻负载电路。
逆变器装置的负载大多是电动感应机(感应性负载的电动机)，因此通常IGBT作为开关而动作，通过重复截止状态和导通状态而控制电能。在利用感应性负载使逆变器电路通断的情况下，能够想到从晶体管的导通状态向截止状态的关闭过程和从截止状态向导通状态的打开过程和晶体管的导通状态。
感应性负载与上下桥臂的中间电位点连接，流向感应性负载的电流的方向成为正和负两个方向。由于将流向负载的电流从负载连接端返回高电位的电源侧，或者流向接地侧，因此需要使流向感应性负载的大电流在负载和桥臂的闭合电路间回流的用途的续流二极管。将现有的使用IGBT和续流二极管的逆变器电路(全桥电路)表示在图6中。有时在小容量的逆变器装置中，取代IGBT，而使用MOSFET(Metal Oxide Silicon Field EffectTransistor)。
作为使IGBT的导通电压减小的构造，提出有沟槽栅极型IGBT(参照专利文献1)、载流子积蓄型沟槽栅极IGBT等。此外，提出有将续流二极管的功能内置于1个芯片中的反向导通型IGBT(RC－IGBT)(参照非专利文献1、2)。
专利文献1：日本特开2004－158868号公报
非专利文献1：Hideki Takahashi et al.,"1200V Reverse Conducting IGBT",ISPSD2004
非专利文献2：M.Antoniou et al.,"A new way to alleviate the RC IGBTsnapback phenomenon:The SuperJunction Solution",ISPSD2010
发明内容
在专利文献1中记载的沟槽栅极型IGBT中，为了保持耐压，需要具有一定程度的厚度的N－基极层，但如果使N－基极层变厚，则存在导通电压变高这样的问题。
因此，本发明鉴于上述的问题，其目的在于提供一种沟槽栅极型的IGBT及其制造方法，该沟槽栅极型的IGBT兼顾耐压的保持和低导通电压化，并且进行单极动作的电流密度范围较大。
本发明的第1绝缘栅型双极晶体管具有：第1导电型的缓冲层；第1漂移层，其形成在缓冲层的第1主面上；第1导电型的第2漂移层，其形成在第1漂移层上；第2导电型的基极层，其形成在第2漂移层上；第1导电型的发射极层，其选择性地形成在基极层表面；栅极电极，其从发射极层的表面向第2漂移层中贯穿，并隔着绝缘栅膜而嵌入形成；发射极电极，其与发射极层导通；集电极层，其形成在缓冲层的第2主面上；以及集电极电极，其形成在集电极层上，该绝缘栅型双极晶体管的特征在于，第1漂移层是第1导电型的第1层和第2导电型的第2层沿水平方向重复而得到的构造，集电极层是第2导电型的第1集电极层和第1导电型的第2集电极层沿水平方向重复而得到的构造，第1漂移层的杂质浓度大于或等于1×1015atms/cm3而小于2×1016atms/cm3，并且厚度大于或等于10μm而小于50μm，缓冲层的杂质浓度大于或等于1×1015atms/cm3而小于2×1016atms/cm3，并且厚度大于或等于2μm而小于15μm。
本发明的第2绝缘栅型双极晶体管具有：第1导电型的缓冲层；第1漂移层，其形成在缓冲层的第1主面上；第1导电型的第2漂移层，其形成在第1漂移层上；第2导电型的基极层，其形成在第2漂移层上；第1导电型的发射极层，其选择性地形成在基极层表面；栅极电极，其从发射极层的表面向第2漂移层中贯穿，并隔着绝缘栅膜而嵌入形成；发射极电极，其与发射极层导通；集电极层，其形成在缓冲层的第2主面上；以及集电极电极，其形成在集电极层上，该绝缘栅型双极晶体管的特征在于，第1漂移层是沿水平方向按照第1导电型的第1层、绝缘层、以及第2导电型的第2层的顺序重复该第1导电型的第1层、绝缘层、以及第2导电型的第2层而得到的构造，集电极层是第2导电型的第1集电极层和第1导电型的第2集电极层沿水平方向重复而得到的构造，第1层以及第2层的杂质浓度大于或等于1×1015atms/cm3而小于2×1016atms/cm3，第1漂移层的厚度大于或等于10μm而小于50μm，缓冲层的杂质浓度大于或等于1×1015atms/cm3而小于2×1016atms/cm3，并且厚度大于或等于2μm而小于15μm。
发明的效果
本发明的第1绝缘栅型双极晶体管具有：第1导电型的缓冲层；第1漂移层，其形成在缓冲层的第1主面上；第1导电型的第2漂移层，其形成在第1漂移层上；第2导电型的基极层，其形成在第2漂移层上；第1导电型的发射极层，其选择性地形成在基极层表面；栅极电极，其从发射极层的表面向第2漂移层中贯穿，并隔着绝缘栅膜而嵌入形成；发射极电极，其与发射极层导通；集电极层，其形成在缓冲层的第2主面上；以及集电极电极，其形成在集电极层上，该绝缘栅型双极晶体管的特征在于，第1漂移层是第1导电型的第1层和第2导电型的第2层沿水平方向重复而得到的构造，集电极层是第2导电型的第1集电极层和第1导电型的第2集电极层沿水平方向重复而得到的构造，第1漂移层的杂质浓度大于或等于1×1015atms/cm3而小于2×1016atms/cm3，并且厚度大于或等于10μm而小于50μm，缓冲层的杂质浓度大于或等于1×1015atms/cm3而小于2×1016atms/cm3，并且厚度大于或等于2μm而小于15μm。由此，能够直至正向导通时的额定电流密度的1/10～1/2左右这样的电流密度较高的区域为止，进行MOSFET动作(单极动作)。因此，能够使RC－IGBT的压降特性接近导通电阻较小的MOSFET，快速恢复电压也成为较小的值。此外，对于反向导通动作的二极管的压降，也能够通过使基极层的厚度减小而减小该压降。
本发明的第2绝缘栅型双极晶体管具有：第1导电型的缓冲层；第1漂移层，其形成在缓冲层的第1主面上；第1导电型的第2漂移层，其形成在第1漂移层上；第2导电型的基极层，其形成在第2漂移层上；第1导电型的发射极层，其选择性地形成在基极层表面；栅极电极，其从发射极层的表面向第2漂移层中贯穿，并隔着绝缘栅膜而嵌入形成；发射极电极，其与发射极层导通；集电极层，其形成在缓冲层的第2主面上；以及集电极电极，其形成在集电极层上，该绝缘栅型双极晶体管的特征在于，第1漂移层是沿水平方向按照第1导电型的第1层、绝缘层、以及第2导电型的第2层的顺序重复该第1导电型的第1层、绝缘层、以及第2导电型的第2层而得到的构造，集电极层是第2导电型的第1集电极层和第1导电型的第2集电极层沿水平方向重复而得到的构造，第1层以及第2层的杂质浓度大于或等于1×1015atms/cm3而小于2×1016atms/cm3，第1漂移层的厚度大于或等于10μm而小于50μm，缓冲层的杂质浓度大于或等于1×1015atms/cm3而小于2×1016atms/cm3，并且厚度大于或等于2μm而小于15μm。由此，能够直至正向导通时的额定电流密度的1/10～1/2左右这样的电流密度较高的区域为止，进行MOSFET动作(单极动作)。
因此，能够使RC－IGBT的压降特性接近导通电阻较小的MOSFET，快速恢复电压也成为较小的值。此外，对于反向导通动作的二极管的压降，也能够通过使基极层的厚度减小而减小该压降。
本发明的目的、特征、方案、以及优点通过以下的详细说明以及附图而进一步明确。
附图说明
图1是实施方式1涉及的绝缘栅型双极晶体管的剖视图。
图2是表示实施方式1涉及的绝缘栅型双极晶体管的设备模拟中的参数的图。
图3是表示实施方式1涉及的绝缘栅型双极晶体管的设备模拟结果的图。
图4是实施方式1的变形例涉及的绝缘栅型双极晶体管的剖视图。
图5是实施方式2涉及的绝缘栅型双极晶体管的剖视图。
图6是表示全桥电路的图。
图7是本发明的前提技术涉及的绝缘栅型双极晶体管的剖视图。
图8是表示本发明的前提技术涉及的绝缘栅型双极晶体管的设备模拟结果的图。
具体实施方式
＜A.前提技术＞
图7是表示本发明的前提技术涉及的反向导通型的绝缘栅型双极晶体管(SJ－RC－IGBT)的构造的剖视图。
在本实施方式的SJ－RC－IGBT中，在N缓冲层11的第1主面形成漂移层。漂移层是第1漂移层和第2漂移层即N－漂移层3的2层构造。第1漂移层是作为第1层的N－漂移层1和作为第2层的P－漂移层2沿图中的水平方向重复而得到的超级结构造，是利用注入、扩散、外延生长工序而形成的。将N－漂移层1和P－漂移层2的厚度均设为L1。
在N－漂移层3上形成P基极层4，在P基极层4的表面形成N发射极层5以及P+接触层6。
此外，从N发射极层5的表面贯穿P基极层4而至接近N－漂移层3的中途为止形成沟槽，在该沟槽内隔着绝缘栅膜7而形成栅极电极8。在P+接触层6上形成发射极电极10，栅极电极8和发射极电极10利用层间绝缘膜9而绝缘。
在N缓冲层11的第2主面沿图中的水平方向重复形成P集电极层12和N集电极层13，将该重复间距设为L3。在P集电极层12和N集电极层13的背面形成集电极电极14。
然后，对动作进行说明。如果对栅极电极8施加大于或等于阈值Vth的正电压，则位于N发射极层5和N－漂移层3之间的P基极层4的区域反转为N型，电子从N发射极层5向N－漂移层3注入，SJ－RC－IGBT正向导通。在已导通的状态下，如果将使P集电极层12和N缓冲层11的PN结发生正向偏压以上的集电极电压施加至集电极电极14，则空穴从集电极电极14注入至N－漂移层1而产生电导调制，第1、第2漂移层的电阻值急剧降低，因此具有充分的通电能力。
此外，如果对栅极电极8施加负偏压，并在发射极电极10和集电极电极14之间施加规定的电压(发射极电极＜背面集电极电极)，则本晶体管的耗尽层从表面的P基极层4朝向N－漂移层3以及N－漂移层1/P－漂移层2延伸，超级结构造完全耗尽，从而能够保持耐压。
图8是表示在将集电极层(P集电极层12以及N集电极层13)的重复间距设为第1漂移层(N－漂移层1以及P－漂移层2)的重复间距的4倍～10倍时，集电极电压和集电极电流密度的关系的图。根据图8可知，通过将集电极层的重复间距取得较大，从而快速恢复电压变小。但是，如果不适当地设定N缓冲层11、N－漂移层1、以及P－漂移层2的杂质浓度和厚度，则不能使从MOSFET动作切换为IGBT动作的电流密度变高。在现有的参数的组合中，进行MOSFET动作的电流密度最大为20A/cm2左右，是额定电流密度的1/10～1/5左右。
因此，本发明在SJ－RC－IGBT中，通过适当地设定N缓冲层11、N－漂移层1、P－漂移层2的杂质浓度以及厚度，从而即使为高电流密度也能进行MOSFET动作。
＜B.实施方式1＞
将本实施方式的SJ－RC－IGBT的剖视图表示在图1中。图1表示出与图7相同的结构，本实施方式涉及的SJ－RC－IGBT的构造和基本动作与前提技术涉及的SJ－RC－IGBT为相同的结构，因此省略说明。
＜B－1.正向输出特性＞
申请人对第1漂移层(N－漂移层1以及P－漂移层2)的重复间距、该重复构造的厚度L1、N－漂移层1的杂质浓度、N缓冲层11的厚度以及杂质浓度、集电极层(P集电极层12以及N集电极层13)的重复间距L3进行适当调整并进行了模拟。其结果，可知优选将N－漂移层1以及P－漂移层2的杂质浓度设为大于或等于1×1015atms/cm3而小于2×1016atms/cm3，将其厚度设为大于或等于10μm而小于50μm，将N缓冲层11的杂质浓度设为大于或等于1×1015atms/cm3而小于2×1016atms/cm3，将其厚度设为大于或等于2μm而小于15μm。由此，在SJ－RC－IGBT的正向输出特性中，即使是高电流密度，也能进行MOSFET动作。
将满足上述条件的参数的组合例(Aa，Ab，Ac，Ad，Bc，Bd，Db，Bc2，Bd2)表示在图2中。其中，将Aa，Ab，Ac，Bd2以及现有构造的IGBT以及MOSFET的正向特性表示在图3中。
如果应用图2的参数，则根据图3可知：尤其在Ac、Bd2中，MOSFET动作和IGBT动作的连接点的电流密度为50～60A/cm2。如果与现有的IGBT中的20A/cm2左右的值相比，则连接点的电流密度变高。N－漂移层1以及P－漂移层2的厚度(L1)为30～45μm。此外，通过将N－漂移层1、P－漂移层2、以及N缓冲层11的杂质浓度如上所述地进行设定，从而容易进行从P集电极层12向N缓冲层11、N－漂移层1的空穴的注入，因此快速恢复电压较小，在集电极电流密度为20～50A/cm2的范围中进行导通电阻较小的MOSFET动作。在额定电流密度(100A/cm2)的1/5～1/2左右的电流密度这样的较大范围中进行MOSFET动作，通过对各部分的参数进行调整，从而能够使MOSFET动作和IGBT动作的连接电流密度增大至额定电流密度的1/2左右。
另外，通过使P集电极层12的宽度大于N集电极层13的宽度，从而能够容易进行来自P集电极层12的空穴的注入。能够实现小的快速恢复电压和小的导通电阻。作为减小快速恢复电压的条件，需要在快速恢复峰值电压时的电流密度中，使N缓冲层11在图1的水平方向产生压降，使得P集电极层12的中间点和N集电极层13之间的电位差成为大于或等于0.5V，优选大于或等于0.7V。通过为了满足上述条件而将P集电极层12的宽度(图1的水平方向)取得较大，从而来自集电极电极14的空穴的注入变容易。因此，成为快速恢复电压较小，并且导通电阻较小的MOSFET的特性。此外，能够将MOSFET动作范围取得较大。
此外，如图8所示，P集电极层12和N集电极层13的重复间距越大，能够使快速恢复电压越小。优选P集电极层12和N集电极层13的重复间距大于或等于N－漂移层1和P－漂移层2的重复间距的5倍而小于N－漂移层1和P－漂移层2的重复间距的20000倍。
＜B－2.变形例＞
图4是变形例涉及的SJ－RC－IGBT的剖视图。该SJ－RC－IGBT具有沿图中的水平方向按照N－漂移层1、P－漂移层2、绝缘层15的顺序重复该N-漂移层1、P-漂移层2、绝缘层15而得到的超级结构造，其它的结构与图1所示的构造相同。在如上所述的SJ－RC－IGBT中，通过将N－漂移层1以及P－漂移层2的杂质浓度设为大于或等于1×1015atms/cm3而小于2×1016atms/cm3，将其厚度设为大于或等于10μm而小于50μm，将N缓冲层11的杂质浓度设为大于或等于1×1015atms/cm3而小于2×1016atms/cm3，将其厚度设为大于或等于2μm而小于15μm，从而直至比现有高的电流密度为止，也能够进行导通电阻小的MOSFET动作。
此外，在由N－漂移层1和P－漂移层2构成的超级结构造中，在N－漂移层1和P－漂移层2之间形成有适当绝缘层的SJ－RC－IGBT中，本发明也能达到同样的效果。
此外，如图5所示，也可以构成为，在图1所示的SJ－RC－IGBT的结构的基础上，在N－漂移层3和P基极层4之间还具有载流子积蓄层15，该载流子积蓄层15与P基极层4接触，且N型杂质浓度高于N－漂移层3。如果将本发明应用于图5所示的构造的SJ－RC－IGBT中，则根据载流子积蓄层15的效果，能够使IGBT的动作区域中的导通电压进一步减小。另外，也可以将载流子积蓄层15应用在图4所示的构造的SJ－RC－IGBT中。
＜B－3.效果＞
本发明的绝缘栅型双极晶体管具有：第1导电型的N缓冲层11(缓冲层)；第1漂移层，其形成在N缓冲层11的第1主面上；第1导电型的N漂移层3(第2漂移层)，其形成在第1漂移层上；第2导电型的P基极层4(基极层)，其形成在N漂移层3上；第1导电型的N发射极层5(发射极层)，其选择性地形成在P基极层4表面；栅极电极8，其从N发射极层5的表面向N漂移层3中贯穿，并隔着绝缘栅膜7而嵌入形成；发射极电极10，其与N发射极层5导通；集电极层，其形成在N缓冲层11的第2主面上；以及集电极电极14，其形成在集电极层上。而且，第1漂移层是第1导电型的N－漂移层1(第1层)和第2导电型的P－漂移层2(第2层)沿水平方向重复而得到的构造，集电极层(12、13)是第2导电型的第1集电极层(12)和第1导电型的第2集电极层(13)沿水平方向重复而得到的构造，第1漂移层的杂质浓度大于或等于1×1015atms/cm3而小于2×1016atms/cm3，并且厚度大于或等于10μm而小于50μm，N缓冲层11的杂质浓度大于或等于1×1015atms/cm3而小于2×1016atms/cm3，并且厚度大于或等于2μm而小于15μm。由此，在低电流密度中，能够如MOSFET这样使正向压降减小。此外，能够使第1漂移层的厚度减小，因此能够提高耐压。此外，能够使进行MOSFET动作的电流密度的上限高于现有值。
此外，在N－漂移层1和P－漂移层2之间形成有适当绝缘层的结构的绝缘栅型双极晶体管中，也能达到同样的效果。
或者，本发明的绝缘栅型双极晶体管具有：第1导电型的N缓冲层11(缓冲层)；第1漂移层，其形成在N缓冲层11的第1主面上；第1导电型的N漂移层3(第2漂移层)，其形成在第1漂移层上；第2导电型的P基极层4(基极层)，其形成在N漂移层3上；第1导电型的N发射极层5(发射极层)，其选择性地形成在P基极层4表面；栅极电极8，其从N发射极层5的表面向N漂移层3中贯穿，并隔着绝缘栅膜7而嵌入形成；发射极电极10，其与N发射极层5导通；集电极层，其形成在N缓冲层11的第2主面上；以及集电极电极14，其形成在集电极层上。而且，第1漂移层是沿水平方向按照第1导电型的N－漂移层1(第1层)、绝缘层15、以及第2导电型的P－漂移层2(第2层)的顺序重复该第1导电型的N－漂移层1(第1层)、绝缘层15、以及第2导电型的P－漂移层2(第2层)而得到的构造，集电极层是第2导电型的P集电极层12(第1集电极层)和第1导电型的N集电极层13(第2集电极层)沿水平方向重复而得到的构造，第1层以及第2层的杂质浓度大于或等于1×1015atms/cm3而小于2×1016atms/cm3，第1漂移层的厚度大于或等于10μm而小于50μm，缓冲层的杂质浓度大于或等于1×1015atms/cm3而小于2×1016atms/cm3，并且厚度大于或等于2μm而小于15μm。由此，在低电流密度中，能够如MOSFET这样使正向压降减小。此外，能够使第1漂移层的厚度减小，因此能够提高耐压。此外，能够使进行MOSFET动作的电流密度的上限高于现有值。
此外，通过构成为，在第2漂移层和基极层之间还具有第1导电型的载流子积蓄层，该第1导电型的载流子积蓄层与基极层接触，且杂质浓度高于第2漂移层，从而能够在正向的输出特性中，使导通电压在IGBT的动作区域中进一步减小。
此外，P集电极层12以及N集电极层13的重复间距设为大于或等于N－漂移层1以及P－漂移层2的重复间距的5倍而小于N－漂移层1以及P－漂移层2的重复间距的20000倍。由此，能够在正向的输出特性中使MOSFET动作区域和IGBT动作区域的连接点处的快速恢复电压减小。
此外，在快速恢复峰值电压时的电流密度中，使缓冲层以在P集电极层12的中间点和N集电极层13之间产生大于或等于0.5V而小于0.7V的压降的方式，决定第2导电型的集电极层的宽度，由此，能够在正向的输出特性中，使在MOSFET动作区域和IGBT动作区域的连接点处的快速恢复电压减小。
另外，本发明能够在其发明的范围内，对实施方式进行适当地变形、省略。
标号的说明
1、3N－漂移层，2P－漂移层，4P基极层，5N发射极层，6P+接触层，7绝缘栅膜，8栅极电极，9层间绝缘膜，10发射极电极，11N缓冲层，12P集电极层，13N集电极层，14集电极电极，15绝缘层。

Claims (7)

1.一种绝缘栅型双极晶体管，其具有：
第1导电型的缓冲层；
第1漂移层，其形成在所述缓冲层的第1主面上；
第1导电型的第2漂移层，其形成在所述第1漂移层上；
第2导电型的基极层，其形成在所述第2漂移层上；
第1导电型的发射极层，其选择性地形成在所述基极层表面；
栅极电极，其从所述发射极层的表面向所述第2漂移层中贯穿，并隔着绝缘栅膜而嵌入形成；
发射极电极，其与所述发射极层导通；
集电极层，其形成在所述缓冲层的第2主面上；以及
集电极电极，其形成在所述集电极层上，
所述绝缘栅型双极晶体管的特征在于，
所述第1漂移层是第1导电型的第1层和第2导电型的第2层沿水平方向重复而得到的构造，
所述集电极层是第2导电型的第1集电极层和第1导电型的第2集电极层沿水平方向重复而得到的构造，
所述第1漂移层的杂质浓度大于或等于1×1015atms/cm3而小于2×1016atms/cm3，并且厚度大于或等于10μm而小于50μm，
所述缓冲层的杂质浓度大于或等于1×1015atms/cm3而小于2×1016atms/cm3，并且厚度大于或等于2μm而小于15μm，
所述集电极层的重复间距大于或等于所述第1漂移层的重复间距的5倍而小于20000倍。
2.根据权利要求1所述的绝缘栅型双极晶体管，其中，
在所述第1层和所述第2层之间形成有适当绝缘层。
3.根据权利要求1所述的绝缘栅型双极晶体管，其中，
在所述第2漂移层和所述基极层之间还具有第1导电型的载流子积蓄层，该第1导电型的载流子积蓄层与所述基极层接触，且杂质浓度高于所述第2漂移层。
4.根据权利要求1所述的绝缘栅型双极晶体管，其中，
以在快速恢复峰值电压时的电流密度中，使所述缓冲层在所述第1集电极层的中间点和所述第2集电极层之间产生大于或等于0.5V而小于0.7V的压降的方式，决定所述第2导电型的集电极层的宽度。
5.一种绝缘栅型双极晶体管，其具有：
第1导电型的缓冲层；
第1漂移层，其形成在所述缓冲层的第1主面上；
第1导电型的第2漂移层，其形成在所述第1漂移层上；
第2导电型的基极层，其形成在所述第2漂移层上；
第1导电型的发射极层，其选择性地形成在所述基极层表面；
栅极电极，其从所述发射极层的表面向所述第2漂移层中贯穿，并隔着绝缘栅膜而嵌入形成；
发射极电极，其与所述发射极层导通；
集电极层，其形成在所述缓冲层的第2主面上；以及
集电极电极，其形成在所述集电极层上，
所述绝缘栅型双极晶体管的特征在于，
所述第1漂移层是沿水平方向按照第1导电型的第1层、绝缘层、以及第2导电型的第2层的顺序重复该第1导电型的第1层、绝缘层、以及第2导电型的第2层而得到的构造，
所述集电极层是第2导电型的第1集电极层和第1导电型的第2集电极层沿水平方向重复而得到的构造，
所述第1层以及第2层的杂质浓度大于或等于1×1015atms/cm3而小于2×1016atms/cm3，
所述第1漂移层的厚度大于或等于10μm而小于50μm，
所述缓冲层的杂质浓度大于或等于1×1015atms/cm3而小于2×1016atms/cm3，并且厚度大于或等于2μm而小于15μm，
所述集电极层的重复间距大于或等于所述第1漂移层的重复间距的5倍而小于20000倍。
6.根据权利要求5所述的绝缘栅型双极晶体管，其中，
在所述第2漂移层和所述基极层之间还具有第1导电型的载流子积蓄层，该第1导电型的载流子积蓄层与所述基极层接触，且杂质浓度高于所述第2漂移层。
7.根据权利要求5所述的绝缘栅型双极晶体管，其中，
以在快速恢复峰值电压时的电流密度中，使所述缓冲层在所述第1集电极层的中间点和所述第2集电极层之间产生大于或等于0.5V而小于0.7V的压降的方式，决定所述第2导电型的集电极层的宽度。
CN201280073607.1A 2012-05-29 2012-05-29 绝缘栅型双极晶体管 Active CN104350602B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2012/063687 WO2013179379A1 (ja) 2012-05-29 2012-05-29 絶縁ゲート型バイポーラトランジスタ

Publications (2)

Publication Number Publication Date
CN104350602A CN104350602A (zh) 2015-02-11
CN104350602B true CN104350602B (zh) 2017-03-15

Family

ID=49672633

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280073607.1A Active CN104350602B (zh) 2012-05-29 2012-05-29 绝缘栅型双极晶体管

Country Status (6)

Country Link
US (1) US9299818B2 (zh)
JP (1) JP5875680B2 (zh)
KR (1) KR101613442B1 (zh)
CN (1) CN104350602B (zh)
DE (1) DE112012006441B4 (zh)
WO (1) WO2013179379A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6226786B2 (ja) * 2014-03-19 2017-11-08 三菱電機株式会社 半導体装置およびその製造方法
CN104201103A (zh) * 2014-09-17 2014-12-10 中航（重庆）微电子有限公司 沟槽型igbt的制备方法
WO2017187477A1 (ja) * 2016-04-25 2017-11-02 三菱電機株式会社 半導体装置
CN108258027A (zh) * 2016-12-28 2018-07-06 苏州东微半导体有限公司 一种超级结功率晶体管及其制备方法
CN107768429B (zh) * 2017-10-27 2020-11-13 电子科技大学 一种具有混合导电模式的超结igbt器件
CN109888004A (zh) * 2019-01-08 2019-06-14 上海华虹宏力半导体制造有限公司 Igbt器件
CN109887990A (zh) * 2019-01-30 2019-06-14 上海华虹宏力半导体制造有限公司 超结igbt器件及其制造方法
EP4109559A4 (en) * 2020-03-17 2023-04-05 Huawei Technologies Co., Ltd. BIPOLAR TRANSISTOR WITH INSULATED CONTROL ELECTRODE, ENGINE CONTROL UNIT FOR A MOTOR VEHICLE
CN113497132A (zh) * 2020-04-07 2021-10-12 苏州华太电子技术有限公司 超级结绝缘栅双极型晶体管及其制作方法
CN114097094A (zh) 2020-06-12 2022-02-25 华为数字能源技术有限公司 一种超结逆导型绝缘栅双极晶体管及电动汽车电极控制器
CN111799334B (zh) * 2020-07-31 2021-06-11 四川大学 一种含有反向导电槽栅结构的超结mosfet

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6204097B1 (en) * 1999-03-01 2001-03-20 Semiconductor Components Industries, Llc Semiconductor device and method of manufacture
CN101510557A (zh) * 2008-01-11 2009-08-19 艾斯莫斯技术有限公司 具有电介质终止的超结半导体器件及制造该器件的方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3938964B2 (ja) 1997-02-10 2007-06-27 三菱電機株式会社 高耐圧半導体装置およびその製造方法
US6621121B2 (en) * 1998-10-26 2003-09-16 Silicon Semiconductor Corporation Vertical MOSFETs having trench-based gate electrodes within deeper trench-based source electrodes
JP3940518B2 (ja) * 1999-03-10 2007-07-04 株式会社東芝 高耐圧半導体素子
JP4109009B2 (ja) 2002-04-09 2008-06-25 株式会社東芝 半導体素子及びその製造方法
JP2005057235A (ja) * 2003-07-24 2005-03-03 Mitsubishi Electric Corp 絶縁ゲート型バイポーラトランジスタ及びその製造方法、並びに、インバータ回路
JP4643146B2 (ja) 2004-01-05 2011-03-02 株式会社東芝 半導体装置および半導体装置の製造方法
US7358567B2 (en) * 2004-06-07 2008-04-15 United Microelectronics Corp. High-voltage MOS device and fabrication thereof
JP2006147700A (ja) * 2004-11-17 2006-06-08 Sanyo Electric Co Ltd 半導体装置
JP2006287127A (ja) * 2005-04-04 2006-10-19 Fuji Electric Holdings Co Ltd 半導体装置およびその製造方法
JP5103830B2 (ja) * 2006-08-28 2012-12-19 三菱電機株式会社 絶縁ゲート型半導体装置
US7582922B2 (en) * 2007-11-26 2009-09-01 Infineon Technologies Austria Ag Semiconductor device
JP4748149B2 (ja) * 2007-12-24 2011-08-17 株式会社デンソー 半導体装置
JP5671779B2 (ja) 2008-12-17 2015-02-18 住友電気工業株式会社 エピタキシャルウエハの製造方法および半導体装置の製造方法
JP2012142537A (ja) * 2010-12-16 2012-07-26 Mitsubishi Electric Corp 絶縁ゲート型バイポーラトランジスタとその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6204097B1 (en) * 1999-03-01 2001-03-20 Semiconductor Components Industries, Llc Semiconductor device and method of manufacture
CN101510557A (zh) * 2008-01-11 2009-08-19 艾斯莫斯技术有限公司 具有电介质终止的超结半导体器件及制造该器件的方法

Also Published As

Publication number Publication date
KR20140143826A (ko) 2014-12-17
DE112012006441T5 (de) 2015-02-26
KR101613442B1 (ko) 2016-04-19
WO2013179379A1 (ja) 2013-12-05
US9299818B2 (en) 2016-03-29
DE112012006441B4 (de) 2018-07-12
CN104350602A (zh) 2015-02-11
JPWO2013179379A1 (ja) 2016-01-14
JP5875680B2 (ja) 2016-03-02
US20150129930A1 (en) 2015-05-14

Similar Documents

Publication Publication Date Title
CN104350602B (zh) 绝缘栅型双极晶体管
CN102569354B (zh) 绝缘栅型双极晶体管及其制造方法
JP6709062B2 (ja) 半導体装置、その製造方法、及びそれを用いた電力変換装置
JP6874158B2 (ja) 炭化珪素半導体装置および電力変換装置
CN100521207C (zh) 具有igbt和二极管的半导体器件
CN112687746B (zh) 碳化硅平面mosfet器件及制备方法
CN106252399B (zh) 一种逆导型igbt
CN109728084A (zh) 一种具有深槽电场屏蔽结构的平面栅igbt器件
CN112687744A (zh) 平面型碳化硅逆阻mosfet器件及其制备方法
CN103855155A (zh) 一种三模式集成绝缘栅型双极晶体管及其形成方法
JPWO2020188862A1 (ja) 炭化珪素半導体装置、電力変換装置および炭化珪素半導体装置の製造方法
CN105514148A (zh) 绝缘栅双极型晶体管
JP2018078230A (ja) 電力用半導体装置およびその製造方法
US9461116B2 (en) Method of formation of a TI-IGBT
CN109119489A (zh) 一种复合结构的金属氧化物半导体二极管
CN109119490A (zh) 一种复合结构的槽栅二极管
CN108122962A (zh) 一种绝缘栅双极型晶体管
CN103928507A (zh) 一种逆导型双栅绝缘栅双极型晶体管
CN108461536B (zh) 一种双向沟槽栅电荷存储型igbt及其制作方法
US20220102503A1 (en) Silicon carbide semiconductor device and power converter
CN106486536A (zh) 一种逆导型绝缘栅双极晶体管及其制作方法
CN109713030A (zh) 一种rc-igbt器件
Chowdhury et al. High voltage 4H-SiC bi-directional IGBTs
CN103855199A (zh) 一种逆导型igbt器件
CN213583807U (zh) 一种抗电磁干扰抗浪涌碳化硅mps器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant