CN109119490A - 一种复合结构的槽栅二极管 - Google Patents

一种复合结构的槽栅二极管 Download PDF

Info

Publication number
CN109119490A
CN109119490A CN201810970647.5A CN201810970647A CN109119490A CN 109119490 A CN109119490 A CN 109119490A CN 201810970647 A CN201810970647 A CN 201810970647A CN 109119490 A CN109119490 A CN 109119490A
Authority
CN
China
Prior art keywords
type semiconductor
diode
slot grid
doped region
composite construction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810970647.5A
Other languages
English (en)
Inventor
李泽宏
杨梦琦
宋炳炎
任敏
张金平
高巍
张波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201810970647.5A priority Critical patent/CN109119490A/zh
Publication of CN109119490A publication Critical patent/CN109119490A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes
    • H01L29/8725Schottky diodes of the trench MOS barrier type [TMBS]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623Buried supplementary region, e.g. buried guard ring

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thyristors (AREA)

Abstract

本发明设计功率半导体技术,特别涉及一种复合结构的槽栅二极管。本发明的有益效果为:本发明提供的一种积累层与P型埋层共同控制的槽栅二极管,利用MOS和PN结结构,正向开启时由电子积累层导电,可在同样的电流密度下实现更低的正向压降;通过PN结耐压,器件在高温下的可靠性更好。本发明属于多数载流子器件,反向恢复时间短。

Description

一种复合结构的槽栅二极管
技术领域
本发明涉及功率半导体技术,特别涉及一种复合结构的槽栅二极管。
背景技术
在电子电路中,二极管是最常用的电子元件之一,传统的整流二极管主要是肖特基整流 器和PN结整流器。其中,PN结二极管能够承受较高的反向阻断电压,稳定性较好,但是其 正向导通压降较大,反向恢复时间较长。肖特基二极管是利用金属与半导体接触形成的金属- 半导体结原理制作的,通态压降较低。由于是单极载流子导电,肖特基二极管在正向导通时 没有过剩的少数载流子积累,反向恢复较快。但是肖特基二极管的反向击穿电压较低,反向 漏电流较大,温度特性较差。为了提高二极管的性能,国内外研究者们一直试图结合PN结 二极管和肖特基二极管的优点,提出了P-i-N二极管、结势垒控制整流器JBS(Junction Barrier Schottky Rectifier)、MOS控制二极管MCD(MOS Controlled Diode)、槽栅MOS势垒肖特基 二极管TMBS(Trench MOS Barrier Schottky Diode)等器件。快恢复二极管具有较好的开关特 性、较短的反向恢复时间,它内部结构与普通的额PN结不同,属于P-i-N二极管,在P型材 料和N型材料之间添加了i基区,由于基区很薄,反向恢复电荷很小,所以快恢复二极管的 反向恢复时间较短,正向压降较低,反向击穿电压较高。
功率整流器通常应用于电力电子电路以控制电流方向,根据其导通特性及阻断能力,往 往采取相应的器件来实现整流。用于高压领域时,传统P-i-N二极管的正向导通压降一般高 于0.7V(通态电流密度为100A/cm2),且开启电压较高,反向恢复时间较长。在低压领域,平 面肖特基二极管在高温下漏电较大,功耗较高,且击穿电压一般在200V以下。
TMBS整流器最初于1993年由B.J.Baliga首次提出,如图1所示,该器件虽然有效改善 了平面肖特基二极管的反向漏电和击穿电压两方面的问题,但肖特基结的高温可靠性不理想 仍然是存在的一个问题,尤其在高温工作期间。
发明内容
针对上述问题,本发明所要解决的问题是:获得更低的导通压降和更高的可靠性,提出 一种利用积累层与P型埋层共同控制导电沟道的复合结构的槽栅二极管,使得槽栅二极管在 保证较低正向导通压降的同时,实现较高的反向耐压。
为实现上述发明目的,本发明技术方案如下:
一种复合结构的槽栅二极管,包括N型半导体衬底7、位于N型半导体衬底7底部的阴 极8、位于N型半导体衬底7上层的N型半导体漂移区6、位于N型半导体漂移区6上层的 栅氧化层2和位于栅氧化层2上层的阳极1;所述栅氧化层2为槽栅结构;其特征在于,在 沟槽两侧的栅氧化层2之间设置有第一N型半导体掺杂区5、第一P型半导体掺杂区3;所 述第一N型半导体掺杂区5位于沟槽的侧壁与栅氧化层2相连;所述第一P型半导体掺杂区 3位于沟槽两侧的第一N型半导体掺杂区5之间,其中第一P型半导体掺杂区3的顶部与阳 极1相连;其特征还在于,沟槽的下表面有P型埋层4。
进一步地,所述第一P型半导体掺杂区3为轻掺杂P型半导体区域。
进一步地,所述第一N型半导体掺杂区5为轻掺杂N型半导体区域。
进一步地,器件中的硅材料替换为碳化硅、砷化镓、磷化铟或锗硅半导体材料。
本发明的有益效果为:本发明提供的一种积累层与P型埋层共同控制的槽栅二极管,利 用MOS和PN结结构,正向开启时由电子积累层导电,可在同样的电流密度下实现更低的正 向压降;通过PN结耐压,器件在高温下的可靠性更好。本发明属于多数载流子器件,反向 恢复时间短。
附图说明
图1是传统TMBS结构示意图及其沿肖特基接触处的纵向电场分布示意图;
图2是实施例1所提供的一种复合结构的槽栅二极管的示意图;
图3是实施例1所提供的一种复合结构的槽栅二极管的结构示意图及其内建电场示意图;
图4是实施例2所提供的一种复合结构的槽栅二极管的结构示意图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露 的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加 以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精 神下进行各种修饰或改变。
本发明的二极管有阴极和阳极两个控制电极,没有栅电极结构。
实施例1
一种复合结构的槽栅二极管,如图2所示,包括N型半导体衬底7、位于N型半导体衬底7底部的阴极8、位于N型半导体衬底7上层的N型半导体漂移区6、位于N型半导体漂 移区6上层的栅氧化层2和位于栅氧化层2上层的阳极1;所述栅氧化层2为槽栅结构;其 特征在于,在沟槽两侧的栅氧化层2之间设置有第一N型半导体掺杂区5、第一P型半导体 掺杂区3;所述第一N型半导体掺杂区5位于沟槽的侧壁与栅氧化层2相连;所述第一P型 半导体掺杂区3位于沟槽两侧的第一N型半导体掺杂区5之间,其中第一P型半导体掺杂区 3的顶部与阳极1相连;其特征还在于,沟槽的下表面有P型埋层4。
本例的工作原理为:
本例提供的一种积累层与P型埋层共同控制的槽栅二极管,利用积累层大幅降低导通电 阻,降低了同等电流密度下的正向压降。这里以一种积累层与P型埋层共同控制的复合结构 的槽栅二极管为例(内建电场如图3所示)。
当阳极1加正电压时,在栅氧化层2与第一N型半导体掺杂区5之间形成一层较薄的积 累层,电子通过该导电沟道由N型半导体漂移区6到达阳极1,由于积累层的电子浓度更高, 迁移率更大,因而相比传统TMBS二极管可以实现更低的正向导通压降。当阳极1接地,阴 极8加正压时,第一N型半导体掺杂区5与第一P型半导体掺杂区3之间形成了空间电荷区, 构成了一个电子的势垒,电场方向为从第一N型半导体掺杂区5到第一P型半导体掺杂区3, 因而阻挡了电子从阳极1到达N型半导体漂移区6,随着阴极8电压不断升高,耗尽区不断 向轻掺杂的第一N型半导体掺杂区5一侧扩展,从而使器件能承受较高的耐压。同时P型埋 层4可以辅助耗尽N型半导体漂移区6,进一步提高二极管的耐压。
实施例2
如图4所示,本例的结构为在实施例1的基础上,将P型埋层4拉伸,P型埋层4的下表面与N型半导体衬底7的上表面接触,本例的工作原理与实施例1相同,可以进一步提升槽栅二极管的反向耐压。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技 术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,凡所 属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效 修饰或改变,仍应由本发明的权利要求所涵盖。

Claims (3)

1.一种复合结构的槽栅二极管,包括N型半导体衬底(7)、位于N型半导体衬底(7)底部的阴极(8)、位于N型半导体衬底(7)上层的N型半导体漂移区(6)、位于N型半导体漂移区(6)上层的栅氧化层(2)和位于栅氧化层(2)上层的阳极(1);所述栅氧化层(2)为沟槽栅结构;其特征在于,在沟槽两侧的栅氧化层(2)之间设置有第一N型半导体掺杂区(5)和位于第一N型半导体掺杂区(5)之间的第一P型半导体掺杂区(3);所述第一N型半导体掺杂区(5)位于沟槽的侧壁与栅氧化层(2)相连;第一P型半导体掺杂区(3)的顶部与阳极(1)相连;其特征还在于,沟槽的正下方具有嵌入N型半导体漂移区(6)上层的P型埋层(4)。
2.根据权利要求1所述的一种复合结构的槽栅二极管,其特征在于,所述第一P型半导体掺杂区(3)为轻掺杂P型半导体区域。
3.根据权利要求1所述的一种复合结构的槽栅二极管,其特征在于,所述第一N型半导体掺杂区(5)为轻掺杂N型半导体区域。
CN201810970647.5A 2018-08-24 2018-08-24 一种复合结构的槽栅二极管 Pending CN109119490A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810970647.5A CN109119490A (zh) 2018-08-24 2018-08-24 一种复合结构的槽栅二极管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810970647.5A CN109119490A (zh) 2018-08-24 2018-08-24 一种复合结构的槽栅二极管

Publications (1)

Publication Number Publication Date
CN109119490A true CN109119490A (zh) 2019-01-01

Family

ID=64860627

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810970647.5A Pending CN109119490A (zh) 2018-08-24 2018-08-24 一种复合结构的槽栅二极管

Country Status (1)

Country Link
CN (1) CN109119490A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112349772A (zh) * 2020-11-05 2021-02-09 北京工业大学 累积型mos沟道二极管结构
CN114628497A (zh) * 2022-05-16 2022-06-14 成都蓉矽半导体有限公司 一种集成栅控二极管的碳化硅mosfet元胞版图结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010147399A (ja) * 2008-12-22 2010-07-01 Shindengen Electric Mfg Co Ltd トレンチショットキバリアダイオード
JP2011142339A (ja) * 2011-03-17 2011-07-21 Fuji Electric Co Ltd 半導体素子
CN104393056A (zh) * 2014-11-10 2015-03-04 电子科技大学 一种积累型二极管

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010147399A (ja) * 2008-12-22 2010-07-01 Shindengen Electric Mfg Co Ltd トレンチショットキバリアダイオード
JP2011142339A (ja) * 2011-03-17 2011-07-21 Fuji Electric Co Ltd 半導体素子
CN104393056A (zh) * 2014-11-10 2015-03-04 电子科技大学 一种积累型二极管

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112349772A (zh) * 2020-11-05 2021-02-09 北京工业大学 累积型mos沟道二极管结构
CN114628497A (zh) * 2022-05-16 2022-06-14 成都蓉矽半导体有限公司 一种集成栅控二极管的碳化硅mosfet元胞版图结构

Similar Documents

Publication Publication Date Title
CN108198851A (zh) 一种具有增强载流子存储效应的超结igbt
CN101976687B (zh) 一种低功耗快恢复金属氧化物半导体二极管
CN102544114B (zh) 一种积累型槽栅二极管
CN109904155B (zh) 一种集成高速反向续流二极管的碳化硅mosfet器件
CN105810754B (zh) 一种具有积累层的金属氧化物半导体二极管
CN102593154B (zh) 一种具有p型埋层结构的槽栅二极管
CN112420694B (zh) 集成反向肖特基续流二极管的可逆导碳化硅jfet功率器件
CN112687744B (zh) 平面型碳化硅逆阻mosfet器件及其制备方法
CN102709317B (zh) 一种低开启电压二极管
CN109119419A (zh) 一种集成肖特基续流二极管碳化硅槽栅mosfet
CN101000911A (zh) 具有igbt和二极管的半导体器件
CN210805778U (zh) 一种SiC-MOS器件结构
CN104393056B (zh) 一种积累型二极管
CN109860171B (zh) 集成高速反向续流二极管的双极型碳化硅半导体功率器件
CN109119490A (zh) 一种复合结构的槽栅二极管
CN104393055B (zh) 一种具有浮岛结构的沟槽型二极管
CN105742372A (zh) 一种开启电压可调的槽栅型金属氧化物半导体二极管
CN105957865A (zh) 一种集成沟槽肖特基的mosfet
CN109904154A (zh) 一种沟槽超级势垒整流器及其制备方法
CN103441151B (zh) 一种低正向压降的二极管
CN109119489A (zh) 一种复合结构的金属氧化物半导体二极管
CN203179900U (zh) 一种快恢复二极管frd芯片
CN107393954A (zh) 一种GaN异质结纵向场效应管
CN106098799A (zh) 一种积累型沟槽二极管
CN110473872A (zh) 一种带有多数载流子二极管的碳化硅mos器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190101

WD01 Invention patent application deemed withdrawn after publication