CN102593154B - 一种具有p型埋层结构的槽栅二极管 - Google Patents

一种具有p型埋层结构的槽栅二极管 Download PDF

Info

Publication number
CN102593154B
CN102593154B CN201210049388.5A CN201210049388A CN102593154B CN 102593154 B CN102593154 B CN 102593154B CN 201210049388 A CN201210049388 A CN 201210049388A CN 102593154 B CN102593154 B CN 102593154B
Authority
CN
China
Prior art keywords
buried layer
heavily doped
type
bar shaped
type buried
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201210049388.5A
Other languages
English (en)
Other versions
CN102593154A (zh
Inventor
李泽宏
赵起越
余士江
张金平
任敏
张波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Institute of Electronic and Information Engineering of Dongguan UESTC
Original Assignee
University of Electronic Science and Technology of China
Institute of Electronic and Information Engineering of Dongguan UESTC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China, Institute of Electronic and Information Engineering of Dongguan UESTC filed Critical University of Electronic Science and Technology of China
Priority to CN201210049388.5A priority Critical patent/CN102593154B/zh
Publication of CN102593154A publication Critical patent/CN102593154A/zh
Application granted granted Critical
Publication of CN102593154B publication Critical patent/CN102593154B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

一种具有P型埋层结构的槽栅二极管，属于半导体器件技术领域。包括N+衬底、背面的金属化阴极和正面的N-漂移区；N-漂移区顶部两侧之外是槽型栅电极和栅氧化层；N-漂移区顶部两侧分别具有一个N型重掺杂区，两N型重掺杂区之间具有一个P型重掺杂区；P型重掺杂区正下方具有两个以上相互间隔、均匀分布的条形P型埋层区；P型埋层区和P型重掺杂区之间具有若干间隔分布的P型柱区。P型埋层区、N型重掺杂区、栅氧层三者之间形成载流子积累区A，相邻两个P型埋层区之间的区域形成电子通路B。本发明通过引入一个P型埋层区，使得器件在不影响反向击穿电压和反向泄露电流的情况下，具有更小的导通压降、更短的反向恢复时间和极低的反向恢复峰值电流。

Description

一种具有P型埋层结构的槽栅二极管
技术领域
本发明属于半导体器件技术领域，涉及半导体二极管器件结构。
背景技术
在电子电路中，二极管是最常用的基础电子元器件之一；在电力电子电路中，二极管更与开关器件形影相随，不可或缺。传统的整流二极管主要有PN结二极管和肖特基二极管两类。其中PN结二极管正向导通压降较大，反向恢复时间较长，但是PN结二极管的稳定性较好，能工作于高电压；肖特基二极管在低电压时具有绝对优势：其正向导通压降小，反向恢复时间短，但是肖特基二极管反向时的泄漏电流相对较高，且不稳定。为了提高二极管性能，国内外已经提出了结势垒控制整流器JBS(JBS：Junction Barrier Controlled Schottky Rectifier)、混合PiN/肖特基整流器MPS(MPS：Merged P-i-N/Schottky Rectifier)、槽栅MOS势垒肖特基二极管TMBS(TMBS：Trench MOS Barrier Shcottky Diode)、超势垒整流器SBR(SBR：SuperBarrier Rectifier)等器件。
快恢复二极管(简称FRD)是一种具有开关特性好、反向恢复时间短特点的半导体二极管，主要应用于开关电源、PWM脉宽调制器、变频器等电子电路中，作为高频整流二极管、续流二极管或阻尼二极管使用。快恢复二极管的内部结构与普通PN结二极管不同，它属于PiN结型二极管，即在P型硅材料与N型硅材料中间增加了基区i，构成PiN硅片。因基区很薄，反向恢复电荷很小，所以快恢复二极管的反向恢复时间较短，正向压降较低，反向击穿电压(耐压值)较高。快恢复二极管在制造工艺上采用掺金，单纯的扩散等工艺，可获得较高的开关速度，同时也能得到较高的耐压。快恢复二极管的反向恢复时间一般为几百纳秒，正向压降约为0.7V，正向电流是几安培至几千安培，反向峰值电压可达几百到几千伏。超快恢复二极管的反向恢复电荷进一步减小，使其反向恢复时间可低至几十纳秒。
肖特基二极管是肖特基势垒二极管(Schottky Barrier Diode，简称为SBD)的简称。肖特基二极管是近年来问世的低功耗、大电流、超高速半导体器件。肖特基二极管不是利用P型半导体与N型半导体接触形成PN结原理制作的，而是利用金属与半导体接触形成的金属-半导体结原理制作的。肖特基整流管仅用一种载流子(电子)输送电荷，在势垒外侧无过剩少数载流子的积累，因此，不存在电荷储存问题(Qrr→0)，使开关特性获得时显改善。其反向恢复时间极短(可以小到几纳秒)，正向导通压降仅0.4V左右，而整流电流却可达到几千毫安。这些优良特性是快恢复二极管所无法比拟的。
由于肖特基二极管的反向势垒较薄，并且在其表面极易发生击穿，所以反向击穿电压比较低，反向耐压值较低、大多不高于60V(最高仅约100V)，导致其应用范围较窄。由于肖特基二极管比PN结二极管更容易受热击穿，反向漏电流比PN结二极管大。
如何同时获得近似于PN结二极管的击穿特性和热特性以及肖特基二极管的正向导通特性和反向恢复特性，是近些年来半导体器件技术领域一直所追求的。
发明内容
本发明提供一种具有P型埋层结构的槽栅二极管，该二极管是是采用槽栅结构制成的一种积累型槽栅二极管，通过引入P型埋层区，可使得器件在反向偏置时，能够承受相应的击穿而泄露电流仍然很小。器件正向偏置时由于载流子积累区的存在而使得正向导通压降极低。另外，由于本发明是多子器件，所以反向恢复时间和峰值电流也极低。
本发明技术方案如下：
一种具有P型埋层结构的槽栅二极管，其结构如图1、2所示，包括N+衬底2，位于N+衬底2背面的金属化阴极1，位于N+衬底2正面的N-漂移区3和位于整个二极管顶层的金属化阳极9；在N-漂移区3的顶部两侧之外分别具有一个槽型栅电极5，两个槽型栅电极5与N-漂移区3之间分别通过各自的二氧化硅栅氧化层4相隔离；在N-漂移区3的顶部两侧分别具有一个条形N型重掺杂区7，两个条形N型重掺杂区7之间具有一个条形P型重掺杂区8；在条形P型重掺杂区8下方、且位于两个二氧化硅栅氧化层4中间区域的N-漂移区3中具有至少两个以上相互间隔、且均匀分布的条形P型埋层区6；在条形P型埋层区6和条形P型重掺杂区8之间具有若干间隔分布、且与条形P型埋层区6和条形P型重掺杂区8分别相连的P型柱区10；金属化阳极9覆盖于两个条形N型重掺杂区7、条形P型重掺杂区8和两个槽型栅电极5表面。
本发明的工作原理：
本发明所提供的具有P型埋层结构的槽栅二极管，可实现在相应的耐压等级下，泄露电流较小；正向导通压降和关断损耗之间有很好的折衷。即可获得类似于PN结二极管的反向阻断特性及类似于肖特基二极管的正向导通和反向恢复特性。现以图1和图2为例，说明本发明的工作原理。
本发明所提供的具有P型埋层结构的槽栅二极管，金属化阳极9将N型重掺杂区7、P型重掺杂区8、槽型栅电极5短接，并接阳极电位，P型埋层区6通过P型柱区10和P型重掺杂区8短接，从而和阳极短接。P型埋层区6、N型重掺杂区7、二氧化硅栅氧化层4三者之间的N-外延层形成载流子积累区A；相邻两个P型埋层区6之间间隔的区域形成电子通路B。当金属化阳极9相对于金属化阴极1加零电压时，由于P型埋层区6的掺杂浓度远远大于N-漂移区3的掺杂浓度，P型埋层区6和载流子积累区A的N-漂移区所组成的PN结内建电势使得相邻两个P型埋层区6之间的N-漂移区以及P型埋层区6和二氧化硅栅氧化层4之间的N-漂移区刚好完全耗尽。当金属化阳极9相对于金属化阴极1加非常小的正向电压时，槽型栅电极5、P型埋层区6、N型重掺杂区7、P型重掺杂区8通过金属化阳极9同时也加上正电压，P型埋层区6/N-积累区A结的内建势垒区逐渐缩小，载流子积累区A由于栅压偏置产生多子电子的积累，这为多子电流的流动提供了一个逐渐流畅的通路，电阻逐渐减小，二极管导通；此外，由于P型埋层区6由多部分组成，当P型埋层区6/N-漂移区3结的内建势垒区逐渐缩小时，在P埋层区6各部分之间的N-漂移区3间夹断也会消失，为电子提供额外的通路B(如图5所示)。由于当阳极当金属化阳极9相对于金属化阴极1加非常小的正向电压时，多子电子就能形成通路，且电子有多条通路，所以本发明的正向导通压降极低。当金属化阳极9相对于金属化阴极1加反向电压时，由于零偏压时区域A和区域B就已经被耗尽，多子电子的导电通路在载流子积累区A电子通路B被夹断；继续增大反向电压时，载流子积累区A将因P型埋层区6、P型重掺杂区8和槽型栅极5三者联合作用而被进一步耗尽从而被保护起来；电子通路B区域也因P型埋层区6与N-漂移区3之间的反偏而完全耗尽，耗尽层将向靠近金属化阴极1一侧的N-漂移区3扩展以承受反向电压。由于零电压偏置时，载流子积累区A、电子通路B已经被耗尽，多子载流子没有通路，所以反向泄露电流很小。此外，由于正向导通时，主要是多子电子的流通，所以本发明的反向恢复特性也比较好。
综上所述，本发明提供的具有P型埋层结构的槽栅二极管，通过P型埋层6的引入，使得器件在不影响反向击穿电压和反向泄露电流的情况下，能大大的改进二极管的正向导通特性和反向恢复特性。
附图说明
图1是本发明提供的具有P型埋层结构的槽栅二极管的剖面结构示意图。
图2是本发明提供的具有P型埋层结构的槽栅二极管的三维结构示意图。
图3是本发明提供的具有P型埋层结构的槽栅二极管的俯视结构1示意图。
图4是本发明提供的具有P型埋层结构的槽栅二极管的俯视结构2示意图。
图5是本发明提供的具有P型埋层结构的槽栅二极管的剖面电流路径示意图。
图1至图4中：1是金属化阴极，2是N+衬底，3是N-漂移区，4是二氧化硅栅氧化层，5是槽型栅电极，6是条形P型埋层区，7是条形N型重掺杂区，8是条形P型重掺杂区，9是金属化阳极，10是P型柱区，A是载流子积累区，B是电子通路；图5中箭头表示电流方向。
具体实施方式
一种具有P型埋层结构的槽栅二极管，其结构如图1、2所示，包括N+衬底2，位于N+衬底2背面的金属化阴极1，位于N+衬底2正面的N-漂移区3和位于整个二极管顶层的金属化阳极9；在N-漂移区3的顶部两侧之外分别具有一个槽型栅电极5，两个槽型栅电极5与N-漂移区3之间分别通过各自的二氧化硅栅氧化层4相隔离；在N-漂移区3的顶部两侧分别具有一个条形N型重掺杂区7，两个条形N型重掺杂区7之间具有一个条形P型重掺杂区8；在条形P型重掺杂区8下方、且位于两个二氧化硅栅氧化层4中间区域的N-漂移区3中具有至少两个以上相互间隔、且均匀分布的条形P型埋层区6；在条形P型埋层区6和条形P型重掺杂区8之间具有若干间隔分布、且与条形P型埋层区6和条形P型重掺杂区8分别相连的P型柱区10；金属化阳极9覆盖于两个条形N型重掺杂区7、条形P型重掺杂区8和两个槽型栅电极5表面。
本发明提供的具有P型埋层结构的槽栅二极管，其具体实现方法包括：选取N型<100>晶向区熔单晶衬底，N-漂移区生长，P型埋层区硼注入，N-漂移区生长，淀积厚场氧化层，刻蚀有源区，使用反应离子刻蚀槽栅区，使用干氧方法生长栅氧化层(厚度范围为5到100nm)，淀积多晶硅栅，P型柱区硼注入，P型重掺杂区硼注入，N型重掺杂区砷注入，正面金属化，金属刻蚀，背面金属化，钝化等等。
本发明提供的具有P型埋层结构的槽栅二极管，另一种具体实现方法包括：选取N型<100>晶向区熔单晶衬底，N-漂移区生长，淀积厚场氧化层，刻蚀有源区，使用反应离子刻蚀槽栅区，使用干氧方法生长栅氧化层(厚度范围为5到100nm)，淀积多晶硅栅，P型柱区硼注入，P型埋层区硼注入，P型重掺杂区硼注入，N型重掺杂区砷注入，正面金属化，金属刻蚀，背面金属化，钝化等等。
所述条形P型埋层区6通过两次外延、一次单独注入实现；或先通过一次外延、再使用P型重掺杂区8的光刻版注入实现，注入剂量和能量可根据相应情况调整。
在实施过程中，可以根据具体情况，在基本结构不变的情况下，进行一定的变通设计。例如：P型柱区10可以有图3和图4两种不同做法。图3所示的P型柱区10只与条形P型埋层区6和条形P型重掺杂区8相连；图4所示的P型柱区10底部与条形P型埋层区6相连，而顶部与条形P型重掺杂区8和两个条形N型重掺杂区7均相连。
制作器件时还可用碳化硅、砷化镓、磷化铟或锗硅等半导体材料代替体硅。
采用本发明的具有P型埋层结构的槽栅二极管，在不影响反向击穿电压和反向泄漏电流的情况下，可以获得低的导通压降，良好的反向恢复特性，实现更好的正向导通压降和关断损耗之间的折衷。随着半导体技术的发展，采用本发明还可以制作更多的快速低功耗器件。

Claims (3)

1.一种具有P型埋层结构的槽栅二极管，其结构包括N+衬底（2），位于N+衬底（2）背面的金属化阴极（1），位于N+衬底（2）正面的N－漂移区（3）和位于整个二极管顶层的金属化阳极（9）；在N－漂移区（3）的顶部两侧之外分别具有一个槽型栅电极（5），两个槽型栅电极（5）与N－漂移区（3）之间分别通过各自的二氧化硅栅氧化层（4）相隔离；在N－漂移区（3）的顶部两侧分别具有一个条形N型重掺杂区（7），两个条形N型重掺杂区（7）之间具有一个条形P型重掺杂区（8）；在条形P型重掺杂区（8）下方、且位于两个二氧化硅栅氧化层（4）中间区域的N－漂移区（3）中具有至少两个以上相互间隔、且均匀分布的条形P型埋层区（6）；在条形P型埋层区（6）和条形P型重掺杂区（8）之间具有若干间隔分布、且与条形P型埋层区（6）和条形P型重掺杂区（8）分别相连的P型柱区（10），且P型柱区（10）底部只与条形P型埋层区（6）、顶部只与条形P型重掺杂区（8）相连；金属化阳极（9）覆盖于两个条形N型重掺杂区（7）、条形P型重掺杂区（8）和两个槽型栅电极（5）表面。
2.根据权利要求1所述的具有P型埋层结构的槽栅二极管，其特征是，所述条形P型埋层区（6）通过两次外延、一次单独注入实现；或先通过一次外延、再使用P型重掺杂区（8）的光刻版注入实现。
3.根据权利要求1所述的具有P型埋层结构的槽栅二极管，其特征是，所述的槽型栅电极（5）材料为多晶硅。
CN201210049388.5A 2012-02-29 2012-02-29 一种具有p型埋层结构的槽栅二极管 Expired - Fee Related CN102593154B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210049388.5A CN102593154B (zh) 2012-02-29 2012-02-29 一种具有p型埋层结构的槽栅二极管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210049388.5A CN102593154B (zh) 2012-02-29 2012-02-29 一种具有p型埋层结构的槽栅二极管

Publications (2)

Publication Number Publication Date
CN102593154A CN102593154A (zh) 2012-07-18
CN102593154B true CN102593154B (zh) 2014-06-04

Family

ID=46481581

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210049388.5A Expired - Fee Related CN102593154B (zh) 2012-02-29 2012-02-29 一种具有p型埋层结构的槽栅二极管

Country Status (1)

Country Link
CN (1) CN102593154B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102820340A (zh) * 2012-08-31 2012-12-12 电子科技大学 一种浅槽金属氧化物半导体二极管
CN104078515A (zh) * 2014-04-21 2014-10-01 西安电子科技大学 基于外延工艺的沟槽式浮动结碳化硅sbd器件及其制造方法
CN109119489A (zh) * 2018-08-24 2019-01-01 电子科技大学 一种复合结构的金属氧化物半导体二极管
CN112531026B (zh) * 2019-09-17 2022-06-21 无锡华润上华科技有限公司 横向扩散金属氧化物半导体器件及其制造方法
CN116936603A (zh) * 2022-04-07 2023-10-24 苏州东微半导体股份有限公司 半导体二极管及其制造方法
CN115312591B (zh) * 2022-10-10 2022-12-23 深圳市威兆半导体股份有限公司 一种快恢复二极管及其制备方法
CN116190420B (zh) * 2023-02-24 2024-03-26 上海林众电子科技有限公司 一种快恢复二极管结构及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0614231A2 (en) * 1993-03-05 1994-09-07 Mitsubishi Denki Kabushiki Kaisha PN junction and method of manufacturing the same
CN102201439A (zh) * 2011-05-10 2011-09-28 电子科技大学 一种体内电导调制增强的沟槽型绝缘栅双极型晶体管

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07147418A (ja) * 1993-11-25 1995-06-06 Fuji Electric Co Ltd ダイオード

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0614231A2 (en) * 1993-03-05 1994-09-07 Mitsubishi Denki Kabushiki Kaisha PN junction and method of manufacturing the same
CN102201439A (zh) * 2011-05-10 2011-09-28 电子科技大学 一种体内电导调制增强的沟槽型绝缘栅双极型晶体管

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP平7-147418A 1995.06.06
黄健华，吕红亮，张禾明，张义门，汤晓燕，陈丰平，宋庆文.具有埋层结构的4H-S i C混合P i N／Schottky二极管的研究.《第十六届全国化合物半导体，微波器件和光电器件学术会议》.2010, *

Also Published As

Publication number Publication date
CN102593154A (zh) 2012-07-18

Similar Documents

Publication Publication Date Title
CN102544114B (zh) 一种积累型槽栅二极管
CN102593154B (zh) 一种具有p型埋层结构的槽栅二极管
CN101976687B (zh) 一种低功耗快恢复金属氧化物半导体二极管
CN105826399A (zh) 一种多混合结构的软快恢复二极管及其制备方法
CN105810754B (zh) 一种具有积累层的金属氧化物半导体二极管
CN106057798B (zh) 一种集成沟槽肖特基的mosfet
CN102709317B (zh) 一种低开启电压二极管
CN116721925B (zh) 集成sbd的碳化硅sgt-mosfet及其制备方法
CN104916663A (zh) 半导体装置
CN106024895A (zh) 一种集成肖特基二极管的积累型屏蔽栅mosfet
CN105789331A (zh) 半导体整流器件及其制作方法
CN104393056A (zh) 一种积累型二极管
CN105226104B (zh) 一种碳化硅肖特基二极管及其制备方法
CN109119490A (zh) 一种复合结构的槽栅二极管
CN104393055B (zh) 一种具有浮岛结构的沟槽型二极管
CN106298970A (zh) 一种高压快速软恢复二极管及其制造方法
CN105742372A (zh) 一种开启电压可调的槽栅型金属氧化物半导体二极管
CN109119489A (zh) 一种复合结构的金属氧化物半导体二极管
CN106098799A (zh) 一种积累型沟槽二极管
CN108735823B (zh) 一种二极管及其制作方法
CN108336129A (zh) 超级结肖特基二极管与其制作方法
CN210607276U (zh) 一种基于肖特基结构的沟槽式功率器件
CN106229342A (zh) 一种多积累层的金属氧化物半导体二极管
CN207409500U (zh) 一种半导体器件
CN102723369B (zh) 一种具有低导通压降的P-i-N二极管

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: INSTITUTE OF ELECTRONIC AND INFORMATION ENGINEERIN

Effective date: 20130322

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20130322

Address after: 611731 Chengdu province high tech Zone (West) West source Avenue, No. 2006

Applicant after: University of Electronic Science and Technology of China

Applicant after: Institute of Electronic and Information Engineering In Dongguan, UESTC

Address before: 611731 Chengdu province high tech Zone (West) West source Avenue, No. 2006

Applicant before: University of Electronic Science and Technology of China

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140604

Termination date: 20200229

CF01 Termination of patent right due to non-payment of annual fee