CN104078515A - 基于外延工艺的沟槽式浮动结碳化硅sbd器件及其制造方法 - Google Patents

基于外延工艺的沟槽式浮动结碳化硅sbd器件及其制造方法 Download PDF

Info

Publication number
CN104078515A
CN104078515A CN201410166386.3A CN201410166386A CN104078515A CN 104078515 A CN104078515 A CN 104078515A CN 201410166386 A CN201410166386 A CN 201410166386A CN 104078515 A CN104078515 A CN 104078515A
Authority
CN
China
Prior art keywords
epitaxial loayer
floating junction
device based
type floating
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410166386.3A
Other languages
English (en)
Inventor
宋庆文
杨帅
汤晓燕
张艺蒙
贾仁需
张玉明
王悦湖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN201410166386.3A priority Critical patent/CN104078515A/zh
Publication of CN104078515A publication Critical patent/CN104078515A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623Buried supplementary region, e.g. buried guard ring
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642Isolation within the component, i.e. internal isolation
    • H01L29/0649Dielectric regions, e.g. SiO2 regions, air gaps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609Diodes
    • H01L29/66143Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及一种基于外延工艺的沟槽式浮动结碳化硅SBD器件及其制造方法,所述碳化硅SBD器件包括金属、SiO2隔离介质、沟槽、一次N-外延层、二次P+外延层、三次N-外延层、N+衬底区、欧姆接触区,其中,所述沟槽与二次P+外延层上下对齐,形状相同,或者与非二次P+外延层区,上下对齐,形状相同。本发明集合了沟槽式碳化硅SBD和和浮动结碳化硅SBD的优点,提高了击穿电压,降低了导通电阻。

Description

基于外延工艺的沟槽式浮动结碳化硅SBD器件及其制造方法
技术领域
本发明涉及微电子技术领域,尤其涉及一种基于外延工艺的沟槽式浮动结碳化硅SBD器件及其制造方法。
背景技术
碳化硅材料比Si具有更优良的电学性能,这使它十分适合于高压、大功率以及高频等领域。而它的发展步伐已经超过其他宽禁带半导体,比其他宽禁带半导体有更广泛的应用。
SiC材料禁带宽度大,可达到3eV以上,是Si的3倍,临界击穿电场可达到2MV/cm以上,比Si高出一个数量级,而在高压大功率器件中,往往需要较厚的轻掺杂的外延层来获得较高的反向击穿电压,但是这会导致正向导通特性的降低,这就使SiC在高压大功率领域显现出了巨大的优势,在相同击穿电压下,SiC功率器件的导通电阻只有Si功率器件的1/100到1/200,而在相同的特征导通电阻下,Si功率器件的击穿电压是SiC功率器件的1/10到1/20。此外SiC材料热导率高(4.9W/cm.K左右),是Si的8倍,并且器件耐高温,比Si更适合于大电流器件。SiC载流子寿命短,只有几纳秒到几百纳秒。在相同导通电阻下,SiC器件的开关速度远远小于Si器件的开关速度,更适合制造高频功率器件。SiC材料的抗辐照特性也十分优秀,在相同辐射条件下,SiC材料中引入的电子-空穴对比Si材料要少得多。因此,SiC优良的物理特性使得SiC器件在航空航天电子,高温辐射恶劣环境、军用电子、石油勘探、、自动化、核能、无线通信、雷达、汽车电子、大功率相控阵雷、射频RF和微波等领域有广泛的应用,并且在未来的新能源如水能、风能和太阳能等领域也有极其良好的应用前景。
功率半导体器件在发展过程中一直追求更大的电流和更大的反向阻断电压,为了实现高击穿电压,在近几年功率器件新结构的研究中,最热的就是超结结构、半超结结构以及浮结结构。“超结”的概念由Tarsuhiko等人再1997年提出,但是超结的制造难度很大,多次交替的离子注入和外延生长尤其对SiC更难。相比来说,浮动结器件更容易实现。SiC浮动结器件已经在实验室由T Hatakeyama等人首次制造成功。
浮动结碳化硅肖特基二极管(SiC FJ-SBD)相对于传统肖特基二极管,在器件的外延层中引入了埋层,增大了器件的击穿电压。而沟槽式肖特基二极管通过在器件表面引入沟槽增大了正向导通电流,这两种碳化硅器件在近几年都在功率器件倍领域关注。
但是浮动结碳化硅SBD引入的埋层导致正向导通电流的导电沟道变窄,降低了器件的正向导通特性。同时一次外延层表面离子注入会引入界面缺陷和晶格损伤。而沟槽式碳化硅SBD的沟槽拐角处导致了器件在反向电压的作用下引入峰值电场,降低了器件的击穿电压。
鉴于上述缺陷,本发明创作者经过长时间的研究和实践终于获得了本创作。
发明内容
本发明的目的在于提供一种基于外延工艺的沟槽式浮动结碳化硅SBD器件及其制造方法,用以克服上述技术缺陷。
为实现上述目的,本发明提供一种基于外延工艺的沟槽式浮动结碳化硅SBD器件,其包括金属、SiO2隔离介质、沟槽、一次N-外延层、二次P+外延层、三次N-外延层、N+衬底区、欧姆接触区,其中,
所述沟槽与二次P+外延层上下对齐,形状相同,或者与非二次P+外延层区上下对齐,形状相同。
进一步,所述沟槽与此沟槽下方的二次P+外延层形状相同,面积相等,边缘对齐,或者每个沟槽与此沟槽下方的非二次P+外延层区的形状相同,面积相等,边缘对齐。
进一步,所述沟槽的深度为1~3μm,位于金属1下方,三次N-外延层的表面。
进一步,所述一次N-外延层位于N+衬底之上,厚度为5~15μm,其中氮离子的掺杂浓度为掺杂浓度为1x1015cm-3~1x1016cm-3
进一步,所述二次P+外延层位于一次N-外延层表面,其铝离子的掺杂浓度为1x1017cm-3~1x1019cm-3,厚度为0.5μm;三次N-外延层位于二次P+外延层上方,厚度是5~15μm,其中氮离子的掺杂浓度为掺杂浓度为1x1015cm-3~1x1016cm-3;经过三次外延生长后外延层的总厚度为20μm。
本发明还提供一种基于外延工艺的沟槽式浮动结碳化硅SBD器件的制造方法,该具体过程为:
步骤a,在N+碳化硅衬底上样片外延生长一次N-外延层,外延层厚度为5~15μm,,氮离子掺杂浓度为1x1015cm-3~1x1016cm-3
步骤b,在一次N-外延层上生长二次P+外延层,形成所述的二次P+外延层,掺杂浓度为1x1017cm-3~1x1019cm-3,二次P+外延层的厚度为0.5μm;
步骤c,以Ni作为掩膜,对SiC样片正面进行ICP刻蚀,形成沟槽。ICP刻蚀在SF6和O2气氛中进行,沟槽的刻蚀深度为0.7~1μm;
步骤d,在二次P+外延层上外延生长三次N-外延层,外延层厚度为5~15μm,,氮离子掺杂浓度为1x1015cm-3~1x1016cm-3
步骤e,采用干氧氧化和湿氧氧化结合的工艺,在SiC样片正面形成厚度为200nm的SiO2隔离介质;
步骤f,在SiC样片的背面淀积300nm/100nm的Al/Ti合金,在1050℃下氮气气氛中对SiC样片进行退火3min;
步骤g,以光刻胶作为掩膜,对SiO2进行选择性刻蚀,形成肖特基接触窗口;刻蚀为RIE刻蚀,反应气体为CHF3
步骤h,以Ni作为掩膜,对SiC样片正面进行ICP刻蚀,形成沟槽。ICP刻蚀在SF6和O2气氛中进行,沟槽的刻蚀深度为1~3μm;
步骤i,在SiC样片淀积厚度为分别为1nm/200nm/1000nm的金属Ti/Ni/Al,正面涂胶、光刻后形成肖特基接触;
步骤j,对SiC样片正面进行PI胶钝化。
8、根据权利要求8所述的具有沟槽的浮动结碳化硅SBD器件的制作方法,其特征在于,在上述步骤b中,外延温度为1570℃,压力为100mbar,反应气体采用硅烷和丙烷,载运气体采用纯氢气,杂质源采用三甲基铝。
9、根据权利要求8所述的具有沟槽的浮动结碳化硅SBD器件的制作方法,其特征在于,在上述步骤g中,反应气体为CHF3,气体流量为40cm3/min,射频电源功率为200W,反应室气体压力为5Pa。
进一步,在上述步骤a和d中,生长气压为100mbar,生长温度是1600℃,反应气体为硅烷和丙烷,载运气体采用纯氢气,杂质源为液态氮气。
进一步,在上述步骤b中,外延温度为1570℃,压力为100mbar,反应气体采用硅烷和丙烷,载运气体采用纯氢气,杂质源采用三甲基铝。
进一步,在上述步骤f中,反应气体为CHF3,气体流量为40cm3/min,射频电源功率为200W,反应室气体压力为5Pa。
与现有技术相比较本发明的有益效果在于:在保留了浮动结碳化硅SBD和沟槽式碳化硅SBD优点的基础上,对浮动结碳化硅SBD和沟槽式碳化硅SBD进行了结构上合理的改进,将两种器件以一定方式进行了合理的组合和排列,克服了沟槽式碳化硅SBD击穿电压低和浮动结碳化硅SBD导通电流小的缺点。从而提高了击穿电压,降低了导通电阻。
本发明提供的器件引入了二次P+外延层,没有离子注入工艺引起的表面缺陷和晶格损伤,浮动结厚度不受限制。
本发明提供的器件具有耐高温、开关时间短和抗辐射能力强等优点,可应用于汽车电子、航空航天电子和电力电子领域。
附图说明
图1a为本发明沟槽与二次P+外延层上下对齐的沟槽式浮动结碳化硅SBD器件的剖面图;
图1b为本发明中沟槽式浮动结碳化硅SBD器件的俯视图;
图2为本发明沟槽与非二次P+外延层区上下对齐的沟槽式浮动结碳化硅SBD器件的剖面图;
图3为本发明制作沟槽式浮动结碳化硅SBD器件的流程图。
具体实施方式
以下结合附图,对本发明上述的和另外的技术特征和优点作更详细的说明。
请参阅图1a、1b和2所示,本发明具有沟槽的浮动碳化硅SBD器件包括金属1、SiO2隔离介质2、沟槽3、一次N-外延层4、二次P+外延层5、三次N-外延层6、N+衬底区7、欧姆接触区8,其中,
其中,所述N+衬底7是重掺杂的N型碳化硅(SiC)衬底片,掺杂浓度为1×1018cm-3或5×1018cm-3
所述一次N-外延层4位于N+衬底7之上,厚度为5~15μm,其中氮离子的掺杂浓度为掺杂浓度为1x1015cm-3~1x1016cm-3
所述二次P+外延层5位于一次N-外延层4表面,其铝离子的掺杂浓度为1x1017cm-3~1x1019cm-3,厚度为0.5μm。三次N-外延层6位于二次P+外延层5上方,厚度是5~15μm,其中氮离子的掺杂浓度为掺杂浓度为1x1015cm-3~1x1016cm-3。外延层的总厚度为20μm。
所述金属1和SiO2隔离介质2位于三次N-外延层6上方,金属1和SiO2隔离介质2相邻,且金属1与和SiO2隔离介质2有交界处12,如图2所示。
所述沟槽3的深度为1~3μm,位于金属1下方,且具有交界处13。三次N-外延层6的表面。每个沟槽3与下方相对应的二次P+外延层5或和非二次P+外延层区5形状相同,面积相等,上下对齐。
所述沟槽3与此沟槽3下方的二次P+外延层形状相同,且每个沟槽3与此沟槽下方的非二次P+外延层区的面积相等,边缘对齐。
图3为本发明制作具有条形沟槽的浮动结碳化硅SBD器件的流程图,该具体过程为:
步骤a,在N+碳化硅衬底上样片外延生长一次N-外延层,外延层厚度为5~15μm,,氮离子掺杂浓度为1x1015cm-3~1x1016cm-3
步骤b,在一次N-外延层上生长二次P+外延层,形成所述的二次P+外延层,掺杂浓度为1x1017cm-3~1x1019cm-3,二次P+外延层的厚度为0.5μm;
步骤c,以Ni作为掩膜,对SiC样片正面进行ICP刻蚀,形成沟槽。ICP刻蚀在SF6和O2气氛中进行,沟槽的刻蚀深度为0.7~1μm;
步骤d,在二次P+外延层上外延生长三次N-外延层,外延层厚度为5~15μm,,氮离子掺杂浓度为1x1015cm-3~1x1016cm-3
步骤e,采用干氧氧化和湿氧氧化结合的工艺,在SiC样片正面形成厚度为200nm的SiO2隔离介质;
步骤f,在SiC样片的背面淀积300nm/100nm的Al/Ti合金,在1050℃下氮气气氛中对SiC样片进行退火3min;
步骤g,以光刻胶作为掩膜,对SiO2进行选择性刻蚀,形成肖特基接触窗口;刻蚀为RIE刻蚀,反应气体为CHF3
步骤h,以Ni作为掩膜,对SiC样片正面进行ICP刻蚀,形成沟槽。ICP刻蚀在SF6和O2气氛中进行,沟槽的刻蚀深度为1~3μm;
步骤i,在SiC样片淀积厚度为分别为1nm/200nm/1000nm的金属Ti/Ni/Al,正面涂胶、光刻后形成肖特基接触;
步骤j,对SiC样片正面进行PI胶钝化。
基于上述方法的各实施例,如下述所示:
实施例一:
步骤a1,对N+碳化硅衬底上样片使用标准RCA工艺进行清洗,如图3中a所示,
采用VP508外延生长系统在为掺杂浓度为1×1018cm-3的N+SiC衬底上样片外延生长一次N-外延层,如图3中b所示。
其中外延层厚度为5μm,,氮离子掺杂浓度为3x1015cm-3,生长气压为100mbar,生长温度是1600℃,反应气体为硅烷和丙烷,生长时间为1h。
步骤b1,在一次N-外延层上生长二次P+外延层,形成所述的二次P+外延层,掺杂浓度为8x1017cm-3,厚度为0.5μm,如图3中c所示,外延温度为1570℃,压力为100mbar,反应气体采用硅烷和丙烷,载运气体采用纯氢气,杂质源采用三甲基铝。
步骤c1,以Ni作为掩膜,对SiC样片正面进行ICP刻蚀,形成沟槽。ICP刻蚀在SF6和O2气氛中进行,沟槽的刻蚀深度为0.7μm;
步骤d1,使用多次外延工艺形成三次N-外延层,如图3中d所示;
步骤d11,对SiC样片使用标准RCA工艺进行清洗;
步骤d12,在一次N-外延层上外延生长三次N-外延层,外延层厚度为15μm,氮离子掺杂浓度为3x1015cm-3,生长气压为100mbar,生长温度是1600℃,反应气体为硅烷和丙烷。
步骤e1,在1200℃下对SiC样片进行干氧氧化1h,再在950℃下湿氧氧化5h,然后在1200℃下对SiC样片进行干氧氧化1.5h,再SiC样片正面形成厚度为200nm的SiO2隔离介质,如图3中e所示;
步骤f1,在SiC样片的背面淀积300nm/100nm的Al/Ti合金,在1050℃下氮气气氛中对SiC样片进行退火3min,在SiC样片背面形成欧姆接触,如图3中f所示;
步骤g1,以光刻胶作为掩膜,对SiO2进行RIE选择性刻蚀,形成肖特基接触窗口,如图3中g所示;
反应气体为CHF3,刻蚀时间为1.5min,气体流量为40cm3/min,射频电源功率为200W,反应室气体压力为5Pa。
步骤h1,以Ni作为掩膜,对SiC样片正面进行ICP刻蚀,形成沟槽,如图3中h所示;ICP刻蚀在SF6和O2气氛中进行,沟槽的刻蚀深度为3μm。
ICP线圈的功率为850W,源功率为100W,反应气体SF6为48sccm,O2为12sccm。
步骤i1,制作肖特基接触。
步骤h11,对SiC样片使用标准RCA工艺进行清洗;
步骤h12,在SiC样片淀积厚度为分别为1nm/200nm/1000nm的金属Ti/Ni/Al,正面涂胶、光刻后形成肖特基接触,如图3中i所示。
步骤i1,预PA膜预固化,涂胶,刻蚀PA膜,湿法去胶,亚胺化,完成PI表面钝化。
实施例二:
步骤a2,使用标准RCA工艺清洗N+碳化硅衬底样片;
采用VP508外延生长系统在为掺杂浓度为5×1018cm-3的N+SiC衬底上样片外延生长一次N-外延层,外延层厚度为10μm,,氮离子掺杂浓度为5x1015cm-3,生长气压为100mbar,生长温度是1600℃,反应气体为硅烷和丙烷,生长时间为12min。
步骤b2,在一次N-外延层上生长二次P+外延层,形成所述的二次P+外延层,掺杂浓度为3x1018cm-3,厚度为0.5μm,如图3中c所示,外延温度为1570℃,压力为100mbar,反应气体采用硅烷和丙烷,载运气体采用纯氢气,杂质源采用三甲基铝。
步骤c2,以Ni作为掩膜,对SiC样片正面进行ICP刻蚀,形成沟槽。ICP刻蚀在SF6和O2气氛中进行,沟槽的刻蚀深度为0.9μm;
步骤d2,对SiC样片使用标准RCA工艺进行清洗。
在二次P+外延层上外延生长三次N-外延层,外延层厚度为10μm,,氮离子掺杂浓度为5x1015cm-3,生长气压为100mbar,生长温度是1600℃,反应气体为硅烷和丙烷。
步骤e2,在1200℃下对SiC样片进行干氧氧化1h,再在950℃下湿氧氧化5h,然后在1200℃下对SiC样片进行干氧氧化1.5h,再SiC样片正面形成厚度为200nm的SiO2隔离介质。
步骤f2,在SiC样片的背面淀积300nm/100nm的Al/Ti合金,在1050℃下氮气气氛中对SiC样片进行退火3min,在SiC样片背面形成欧姆接触。
步骤g2,以光刻胶作为掩膜,对SiO2进行RIE选择性刻蚀,形成肖特基接触窗口。反应气体为CHF3,刻蚀时间为1.5min,气体流量为40cm3/min,射频电源功率为200W,反应室气体压力为5Pa。
步骤h2,以Ni作为掩膜,对SiC样片正面进行ICP刻蚀,形成沟槽;ICP刻蚀在SF6和O2气氛中进行,沟槽的刻蚀深度为2μm。ICP线圈的功率为850W,源功率为100W,反应气体SF6为48sccm,O2为12sccm。
步骤i2,对SiC样片使用标准RCA工艺进行清洗。在SiC样片淀积厚度为分别为1nm/200nm/1000nm的金属Ti/Ni/Al,正面涂胶、光刻后形成肖特基接触。
步骤j2,预PA膜预固化,涂胶,刻蚀PA膜,湿法去胶,亚胺化,完成PI表面钝化。
实施例子三:
参照图3,本发明制作具有条形沟槽的浮动结SiC SBD器件的步骤如下:
步骤a3,使用标准RCA工艺清洗N+碳化硅衬底样片;采用VP508外延生长系统在掺杂浓度为5×1018cm-3的N+碳化硅衬底上样片外延生长一次N-外延层,外延层厚度为15μm,,氮离子掺杂浓度为1x1016cm-3,生长气压为100mbar,生长温度是1600℃,反应气体为硅烷和丙烷,生长时间为3h。
步骤b3,在一次N-外延层上生长二次P+外延层,形成所述的二次P+外延层,掺杂浓度为1x1019cm-3,厚度为0.5μm,如图3中c所示,外延温度为1570℃,压力为100mbar,反应气体采用硅烷和丙烷,载运气体采用纯氢气,杂质源采用三甲基铝。
步骤c3,以Ni作为掩膜,对SiC样片正面进行ICP刻蚀,形成沟槽。ICP刻蚀在SF6和O2气氛中进行,沟槽的刻蚀深度为0.9μm;
步骤d3,对SiC样片使用标准RCA工艺进行清洗。
在二次P+外延层上外延生长三次N-外延层,外延层厚度为5μm,,氮离子掺杂浓度为1x1016cm-3,生长气压为100mbar,生长温度是1600℃,反应气体为硅烷和丙烷。
步骤e3,在1200℃下对SiC样片进行干氧氧化1h,再在950℃下湿氧氧化5h,然后在1200℃下对SiC样片进行干氧氧化1.5h,再SiC样片正面形成厚度为200nm的SiO2隔离介质。
步骤f3,在SiC样片的背面淀积300nm/100nm的Al/Ti合金,在1050℃下氮气气氛中对SiC样片进行退火3min,在SiC样片背面形成欧姆接触。
步骤g3,以光刻胶作为掩膜,对SiO2进行RIE选择性刻蚀,形成肖特基接触窗口。反应气体为CHF3,刻蚀时间为1.5min,气体流量为40cm3/min,射频电源功率为200W,反应室气体压力为5Pa。
步骤h3,以Ni作为掩膜,对SiC样片正面进行ICP刻蚀,形成沟槽;ICP刻蚀在SF6和O2气氛中进行,沟槽的刻蚀深度为1μm。ICP线圈的功率为850W,源功率为100W,反应气体SF6为48sccm,O2为12sccm。
步骤i3,对SiC样片使用标准RCA工艺进行清洗。在SiC样片淀积厚度为分别为1nm/200nm/1000nm的金属Ti/Ni/Al,正面涂胶、光刻后形成肖特基接触。
步骤j3,预PA膜预固化,涂胶,刻蚀PA膜,湿法去胶,亚胺化,完成PI表面钝化。
以上所述仅为本发明的较佳实施例,对发明而言仅仅是说明性的,而非限制性的。本专业技术人员理解,在发明权利要求所限定的精神和范围内可对其进行许多改变,修改,甚至等效,但都将落入本发明的保护范围内。

Claims (9)

1.一种基于外延工艺的沟槽式浮动结碳化硅SBD器件,其特征在于,其包括金属、SiO2隔离介质、沟槽、一次N-外延层、二次P+外延层、三次N-外延层、N+衬底区、欧姆接触区,其中,
所述沟槽与二次P+外延层上下对齐,形状相同,或者与非二次P+外延层区上下对齐,形状相同。
2.根据权利要求1所述的基于外延工艺的沟槽式浮动结碳化硅SBD器件,其特征在于,所述沟槽与此沟槽下方的二次P+外延层形状相同,面积相等,边缘对齐,或者每个沟槽与此沟槽下方的非二次P+外延层区的形状相同,面积相等,边缘对齐。
3.根据权利要求1或2所述的基于外延工艺的沟槽式浮动结碳化硅SBD器件,其特征在于,所述沟槽的深度为1~3μm,位于金属1下方,三次N-外延层的表面。
4.根据权利要求3所述的基于外延工艺的沟槽式浮动结碳化硅SBD器件,其特征在于,所述一次N-外延层位于N+衬底之上,厚度为5~15μm,其中氮离子的掺杂浓度为掺杂浓度为1x1015cm-3~1x1016cm-3
5.根据权利要求3所述的基于外延工艺的沟槽式浮动结碳化硅SBD器件,其特征在于,所述二次P+外延层位于一次N-外延层表面,其铝离子的掺杂浓度为1x1017cm-3~1x1019cm-3,厚度为0.5μm;三次N-外延层位于二次P+外延层上方,厚度是5~15μm,其中氮离子的掺杂浓度为掺杂浓度为1x1015cm-3~1x1016cm-3;经过三次外延生长后外延层的总厚度为20μm。
6.一种基于外延工艺的沟槽式浮动结碳化硅SBD器件的制造方法,其特征在于,该具体过程为:
步骤a,在N+碳化硅衬底上样片外延生长一次N-外延层,外延层厚度为5~15μm,,氮离子掺杂浓度为1x1015cm-3~1x1016cm-3
步骤b,在一次N-外延层上生长二次P+外延层,形成所述的二次P+外延层,掺杂浓度为1x1017cm-3~1x1019cm-3,二次P+外延层的厚度为0.5μm;
步骤c,以Ni作为掩膜,对SiC样片正面进行ICP刻蚀,形成沟槽。ICP刻蚀在SF6和O2气氛中进行,沟槽的刻蚀深度为0.7~1μm;
步骤d,在二次P+外延层上外延生长三次N-外延层,外延层厚度为5~15μm,,氮离子掺杂浓度为1x1015cm-3~1x1016cm-3
步骤e,采用干氧氧化和湿氧氧化结合的工艺,在SiC样片正面形成厚度为200nm的SiO2隔离介质;
步骤f,在SiC样片的背面淀积300nm/100nm的Al/Ti合金,在1050℃下氮气气氛中对SiC样片进行退火3min;
步骤g,以光刻胶作为掩膜,对SiO2进行选择性刻蚀,形成肖特基接触窗口;刻蚀为RIE刻蚀,反应气体为CHF3
步骤h,以Ni作为掩膜,对SiC样片正面进行ICP刻蚀,形成沟槽。ICP刻蚀在SF6和O2气氛中进行,沟槽的刻蚀深度为1~3μm;
步骤i,在SiC样片淀积厚度为分别为1nm/200nm/1000nm的金属Ti/Ni/Al,正面涂胶、光刻后形成肖特基接触;
步骤j,对SiC样片正面进行PI胶钝化。
7.根据权利要求6所述的基于外延工艺的沟槽式浮动结碳化硅SBD器件的制造方法,其特征在于,在上述步骤a和d中,生长气压为100mbar,生长温度是1600℃,反应气体为硅烷和丙烷,载运气体采用纯氢气,杂质源为液态氮气。
8.根据权利要求8所述的基于外延工艺的沟槽式浮动结碳化硅SBD器件的制造方法,其特征在于,在上述步骤b中,外延温度为1570℃,压力为100mbar,反应气体采用硅烷和丙烷,载运气体采用纯氢气,杂质源采用三甲基铝。
9.根据权利要求8所述的基于外延工艺的沟槽式浮动结碳化硅SBD器件的制造方法,其特征在于,在上述步骤g中,反应气体为CHF3,气体流量为40cm3/min,射频电源功率为200W,反应室气体压力为5Pa。
CN201410166386.3A 2014-04-21 2014-04-21 基于外延工艺的沟槽式浮动结碳化硅sbd器件及其制造方法 Pending CN104078515A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410166386.3A CN104078515A (zh) 2014-04-21 2014-04-21 基于外延工艺的沟槽式浮动结碳化硅sbd器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410166386.3A CN104078515A (zh) 2014-04-21 2014-04-21 基于外延工艺的沟槽式浮动结碳化硅sbd器件及其制造方法

Publications (1)

Publication Number Publication Date
CN104078515A true CN104078515A (zh) 2014-10-01

Family

ID=51599674

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410166386.3A Pending CN104078515A (zh) 2014-04-21 2014-04-21 基于外延工艺的沟槽式浮动结碳化硅sbd器件及其制造方法

Country Status (1)

Country Link
CN (1) CN104078515A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104409519A (zh) * 2014-11-10 2015-03-11 电子科技大学 一种具有浮岛结构的二极管
CN106887470A (zh) * 2017-01-23 2017-06-23 西安电子科技大学 Ga2O3肖特基二极管器件结构及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005229071A (ja) * 2004-02-16 2005-08-25 Matsushita Electric Ind Co Ltd ショットキーバリアダイオード
CN102593154A (zh) * 2012-02-29 2012-07-18 电子科技大学 一种具有p型埋层结构的槽栅二极管
CN103247671A (zh) * 2013-04-29 2013-08-14 西安电子科技大学 一种具有块状浮动结的碳化硅sbd器件及其制造方法
US20140061671A1 (en) * 2012-09-06 2014-03-06 Sumitomo Electric Industries, Ltd. Wide gap semiconductor device and method for manufacturing same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005229071A (ja) * 2004-02-16 2005-08-25 Matsushita Electric Ind Co Ltd ショットキーバリアダイオード
CN102593154A (zh) * 2012-02-29 2012-07-18 电子科技大学 一种具有p型埋层结构的槽栅二极管
US20140061671A1 (en) * 2012-09-06 2014-03-06 Sumitomo Electric Industries, Ltd. Wide gap semiconductor device and method for manufacturing same
CN103247671A (zh) * 2013-04-29 2013-08-14 西安电子科技大学 一种具有块状浮动结的碳化硅sbd器件及其制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
张晓朋: ""基于4H-SiC的缓变基区BJT外延工艺研究"", 《中国优秀硕士学位论文全文数据库 信息科技辑》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104409519A (zh) * 2014-11-10 2015-03-11 电子科技大学 一种具有浮岛结构的二极管
CN106887470A (zh) * 2017-01-23 2017-06-23 西安电子科技大学 Ga2O3肖特基二极管器件结构及其制作方法
CN106887470B (zh) * 2017-01-23 2019-07-16 西安电子科技大学 Ga2O3肖特基二极管器件结构及其制作方法

Similar Documents

Publication Publication Date Title
Zhang et al. Gallium nitride vertical power devices on foreign substrates: a review and outlook
TWI520337B (zh) 階梯溝渠式金氧半場效電晶體及其製造方法
JP6522102B2 (ja) 電界効果ダイオード及びその製造方法
EP2710635B1 (en) Sic devices with high blocking voltage terminated by a negative bevel
CN106169417A (zh) 一种异质结终端的碳化硅功率器件及其制备方法
CN102130160A (zh) 槽形沟道AlGaN/GaN增强型HEMT器件及制作方法
CN104078516A (zh) 基于离子注入的沟槽式浮动结碳化硅sbd器件及其制造方法
US8835935B2 (en) Trench MOS transistor having a trench doped region formed deeper than the trench gate
CN103904114B (zh) 加源场板增强型AlGaN/GaN HEMT器件结构及其制作方法
CN102779858B (zh) 一种功率二极管器件及其制备方法
CN103928524A (zh) 带有n型漂移层台面的碳化硅umosfet器件及制作方法
CN104201212A (zh) 具有块状沟槽和埋层的浮动结碳化硅sbd器件
CN103779406B (zh) 加源场板耗尽型绝缘栅AlGaN/GaN器件结构及其制作方法
CN206574721U (zh) 一种集成肖特基二极管的SiC双沟槽型MOSFET器件
CN104078515A (zh) 基于外延工艺的沟槽式浮动结碳化硅sbd器件及其制造方法
CN104157703A (zh) 具有双金属的沟槽式浮动结碳化硅sbd器件
CN103928345A (zh) 离子注入形成n型重掺杂漂移层台面的碳化硅umosfet器件制备方法
CN108695396A (zh) 一种二极管及其制作方法
CN205231071U (zh) 一种垂直型氮化镓功率开关器件
CN103779398B (zh) 带源场板槽栅AIGaN/GaN HEMT器件结构及其制作方法
CN114582975A (zh) 一种具有低比导通电阻的SiC MOSFET器件及其制备方法
CN103928346B (zh) 外延生长形成n型重掺杂漂移层台面的umosfet器件制备方法
CN109243978B (zh) 氮面极性氮化镓外延结构制造方法
CN103904110B (zh) 加栅场板耗尽型绝缘栅AlGaN/GaN器件结构及其制作方法
CN106098767A (zh) P沟肖特基栅碳化硅静电感应晶闸管及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20141001