CN104393056A - 一种积累型二极管 - Google Patents
一种积累型二极管 Download PDFInfo
- Publication number
- CN104393056A CN104393056A CN201410635885.2A CN201410635885A CN104393056A CN 104393056 A CN104393056 A CN 104393056A CN 201410635885 A CN201410635885 A CN 201410635885A CN 104393056 A CN104393056 A CN 104393056A
- Authority
- CN
- China
- Prior art keywords
- type semiconductor
- doped region
- semiconductor doped
- diode
- gate oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 91
- 238000009825 accumulation Methods 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 10
- AHKZTVQIVOEVFO-UHFFFAOYSA-N oxide(2-) Chemical compound [O-2] AHKZTVQIVOEVFO-UHFFFAOYSA-N 0.000 claims 5
- 230000009286 beneficial effect Effects 0.000 abstract description 2
- 238000004519 manufacturing process Methods 0.000 description 10
- 238000005468 ion implantation Methods 0.000 description 5
- 230000005684 electric field Effects 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- IYYIVELXUANFED-UHFFFAOYSA-N bromo(trimethyl)silane Chemical compound C[Si](C)(C)Br IYYIVELXUANFED-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 241001661355 Synapsis Species 0.000 description 1
- 230000004308 accommodation Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8613—Mesa PN junction diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66136—PN junction diodes
Abstract
本发明属于功率半导体器件技术领域，涉及一种积累型二极管。本发明的积累型二极管，其特征在于，在沟槽中设置有第一N型半导体掺杂区、第一P型半导体掺杂区和第二P型半导体掺杂区；所述第一N型半导体掺杂区位于沟槽的侧壁与栅氧化层相连；所述第一P型半导体掺杂区和第二P型半导体掺杂区位于第一N型半导体掺杂区之间；所述第一P型半导体掺杂区位于第二P型半导体掺杂区的顶部，并与阳极相连。本发明的有益效果为，可在同样的电流密度下实现更低的正向压降，器件在高温下的可靠性更好。本发明尤其适用于沟槽型二极管。
Description
技术领域
本发明属于功率半导体器件技术领域，具体涉及到一种利用积累层与P柱共同控制导电沟道的沟槽型二极管。
背景技术
功率整流器通常应用于电力电子电路以控制电流方向，根据其导通特性及阻断能力，往往采取相应的器件来实现整流。用于高压领域时，传统PIN二极管的正向导通压降一般高于0.7V(通态电流密度为100A/cm2)，且开启电压较高，反向恢复时间较长。在低压领域，平面肖特基二极管在高温下漏电较大，功耗较高，且击穿电压一般在200V以下。
TMBS整流器最初于1993年由B.J.Baliga首次提出，如图1所示，该器件虽然有效改善了平面肖特基二极管的反向漏电和击穿电压两方面的问题，但肖特基结的高温可靠性不理想仍然是存在的一个问题，尤其在高温工作期间。
发明内容
本发明的目的，就是为了获得更低的导通压降和更高的可靠性，提出一种利用积累层与P柱共同控制导电沟道的沟槽型二极管。
本发明的技术方案：如图2所示，一种积累型二极管，包括N型半导体衬底7、位于N型半导体衬底7底部的阴极8、位于N型半导体衬底7上层的N型半导体漂移区6、位于N型半导体漂移区6上层的栅氧化层2和位于栅氧化层2上层的阳极1；所述栅氧化层2为沟槽型结构；其特征在于，在沟槽两侧的栅氧化层2之间设置有第一N型半导体掺杂区5、第一P型半导体掺杂区3和第二P型半导体掺杂区4；所述第一N型半导体掺杂区5位于沟槽的侧壁与栅氧化层2相连；所述第一P型半导体掺杂区3的底部与第二P型半导体掺杂区4的顶部相连组成P型柱区，P型柱区位于沟槽两侧的第一N型半导体掺杂区5之间，其中第一P型半导体掺杂区3的顶部与阳极1相连。
具体的，所述第一P型半导体掺杂区3为轻掺杂P型半导体区域。
具体的，所述P型柱区的深度小于沟槽的深度。
具体的，所述第一N型半导体掺杂区5和P型柱区均为多个，在每2个相邻的第一N型半导体掺杂区5之间设置有一个P型柱区。
本发明的有益效果为：本发明提供的一种积累层与P柱共同控制的沟槽型二极管，利用MOS和PN结结构，正向开启时由电子积累层导电，可在同样的电流密度下实现更低的正向压降；通过PN结耐压，器件在高温下的可靠性更好。本发明属于多数载流子器件，反向恢复时间短。
附图说明
图1是传统TMBS结构示意图及其沿肖特基接触处的纵向电场分布示意图；
图2是实施例1的结构示意图；
图3是实施例1的结构示意图及其内建电场示意图；
图4是实施例2的结构示意图；
图5是实施例3的结构示意图；
图6是实施例4的结构示意图；
图7是实施例1制造工艺中衬底结构示意图；
图8是实施例1制造工艺中外延N型漂移区后结构示意图；
图9是实施例1制造工艺中外延第一N型半导体掺杂区后结构示意图；
图10是实施例1制造工艺中离子注入第二P型半导体掺杂区后结构示意图；
图11是实施例1制造工艺中离子注入第一P型半导体掺杂区后结构示意图；
图12是实施例1制造工艺中场氧化、光刻沟槽窗口并刻蚀沟槽后结构示意图；
图13是实施例1制造工艺中生长栅氧化层后结构示意图；
图14是实施例1制造工艺中光刻并刻蚀覆盖在第一N型半导体掺杂区和第一P型半导体掺杂区上表面的氧化层后结构示意图；
图15是实施例1制造工艺中淀积金属及背面金属化后结构示意图；
具体实施方式
下面结合附图和实施例对本发明进行详细地描述。
本发明的二极管有阴极和阳极两个控制电极，没有栅电极结构。
实施例1
如图2所示，包括N型半导体衬底7、位于N型半导体衬底7底部的阴极8、位于N型半导体衬底7上层的N型半导体漂移区6、位于N型半导体漂移区6上层的栅氧化层2和位于栅氧化层2上层的阳极1；所述栅氧化层2为沟槽型结构；在沟槽中设置有第一N型半导体掺杂区5、第一P型半导体掺杂区3和第二P型半导体掺杂区4；所述第一N型半导体掺杂区5位于沟槽的侧壁与栅氧化层2相连；所述第一P型半导体掺杂区3的底部与第二P型半导体掺杂区4的顶部相连组成P型柱区，P型柱区位于沟槽两侧的第一N型半导体掺杂区5之间，其中第一P型半导体掺杂区3的顶部与阳极1相连。
本例的工作原理为：
本例提供的一种积累层与P柱共同控制的沟槽型二极管，利用积累层大幅降低导通电阻，降低了同等电流密度下的正向压降。这里以一种积累层与浮空P岛共同控制的沟槽型二极管为例(内建电场如图3所示)。
当阳极1加正电压时，在栅氧化层2与第一N型半导体掺杂区5之间形成一层较薄的积累层，电子通过该导电沟道由N型半导体漂移区6到达阳极1，由于积累层的电子浓度更高，迁移率更大，因而相比传统TMBS二极管可以实现更低的正向导通压降。当阳极1接地，阴极8加正压时，第一N型半导体掺杂区5与第一P型半导体掺杂区3和第二P型半导体掺杂区4形成了空间电荷区，构成了一个电子的势垒，电场方向为从第一N型半导体掺杂区5到第一P型半导体掺杂区3和第二P型半导体掺杂区4，因而阻挡了电子从阳极1到达N型半导体漂移区6，随着阴极8电压不断升高，耗尽区不断向轻掺杂的第一N型半导体掺杂区5一侧扩展，从而使器件能承受较高的耐压。
实施例2
如图4所示，本例的结构为在实施例1的基础上，将第一P型半导体掺杂区3、第二P型半导体掺杂区4与第一N型半导体掺杂区5同时缩短至沟槽以上的区域，本例的工作原理与实施例1相同。
实施例3
如图5所示，本例的结构为在实施例1的基础上，将第一P型半导体掺杂区3、第二P型半导体掺杂区4与第一N型半导体掺杂区5同时延伸至沟槽以下的区域，本例的工作原理与实施例1相同。
实施例4
如图6所示，本例的结构为在实施例1的基础上，使第一P型半导体掺杂区3和第二P型半导体掺杂区4与第一N型半导体掺杂区5间隔排列，本例的工作原理与实施例1相同。
以实施例1为例，本发明的积累型二极管制造工艺流程为：
首先进行N+衬底制备，如图7，然后进行一次N-外延形成漂移区，如图8，再次进行N-外延形成第二N型半导体掺杂区，如图9，然后进行第二P型半导体掺杂区光刻及离子注入，如图10，接下来进行第一P型半导体掺杂区光刻及离子注入，如图11，在场氧化后光刻沟槽窗口并刻蚀沟槽，如图12，生长栅氧化层，如图13，接着进行光刻并去掉覆盖在第一N型半导体掺杂区和第一P型半导体掺杂区上表面的氧化层，如图14，最后淀积金属及背面金属化，如图15。
在实施过程中，可以根据实际具体情况，在基本结构不变的情况下，对工艺步骤进行一定的变通设计。例如可以在外延N-漂移区之后再外延一层P区或者离子注入形成P区，然后在此P区上层离子注入形成第一N型半导体掺杂区；也可以在第一N型半导体掺杂区外延完成之后刻蚀形成沟槽，然后通过离子注入得到第一P型半导体掺杂区与第二P型半导体掺杂区。
Claims (4)
1.一种积累型二极管，包括N型半导体衬底(7)、位于N型半导体衬底(7)底部的阴极(8)、位于N型半导体衬底(7)上层的N型半导体漂移区(6)、位于N型半导体漂移区(6)上层的栅氧化层(2)和位于栅氧化层(2)上层的阳极(1)；所述栅氧化层(2)为沟槽型结构；其特征在于，在沟槽两侧的栅氧化层(2)之间设置有第一N型半导体掺杂区(5)、第一P型半导体掺杂区(3)和第二P型半导体掺杂区(4)；所述第一N型半导体掺杂区(5)位于沟槽的侧壁与栅氧化层(2)相连；所述第一P型半导体掺杂区(3)的底部与第二P型半导体掺杂区(4)的顶部相连组成P型柱区，P型柱区位于沟槽两侧的第一N型半导体掺杂区(5)之间，其中第一P型半导体掺杂区(3)的顶部与阳极(1)相连。
2.根据权利要求1所述的一种积累型二极管，其特征在于，所述第一P型半导体掺杂区(3)为轻掺杂P型半导体区域。
3.根据权利要求2所述的一种积累型二极管，其特征在于，所述P型柱区的深度小于沟槽的深度。
4.根据权利要求1～3任意一项所述的一种积累型二极管，其特征在于，所述第一N型半导体掺杂区(5)和P型柱区均为多个，在相邻的第一N型半导体掺杂区(5)之间设置有一个P型柱区。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410635885.2A CN104393056B (zh) | 2014-11-10 | 2014-11-10 | 一种积累型二极管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410635885.2A CN104393056B (zh) | 2014-11-10 | 2014-11-10 | 一种积累型二极管 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104393056A true CN104393056A (zh) | 2015-03-04 |
| CN104393056B CN104393056B (zh) | 2017-02-15 |
Family
ID=52610929
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410635885.2A Expired - Fee Related CN104393056B (zh) | 2014-11-10 | 2014-11-10 | 一种积累型二极管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104393056B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106098799A (zh) * | 2016-07-06 | 2016-11-09 | 电子科技大学 | 一种积累型沟槽二极管 |
| CN108183134A (zh) * | 2017-12-27 | 2018-06-19 | 江苏中科君芯科技有限公司 | 具有浮空p岛的沟槽型二极管及其制备方法 |
| CN109119490A (zh) * | 2018-08-24 | 2019-01-01 | 电子科技大学 | 一种复合结构的槽栅二极管 |
| CN112349772A (zh) * | 2020-11-05 | 2021-02-09 | 北京工业大学 | 累积型mos沟道二极管结构 |
| CN114883417A (zh) * | 2022-07-04 | 2022-08-09 | 深圳市威兆半导体有限公司 | 一种具有导通压降自钳位的半导体器件及其制备方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5365102A (en) * | 1993-07-06 | 1994-11-15 | North Carolina State University | Schottky barrier rectifier with MOS trench |
| JP4119148B2 (ja) * | 2002-04-02 | 2008-07-16 | 株式会社東芝 | ダイオード |
| CN101924137A (zh) * | 2009-06-12 | 2010-12-22 | 万国半导体股份有限公司 | 纳米管半导体器件及其制备方法 |
| CN102544114A (zh) * | 2012-02-29 | 2012-07-04 | 电子科技大学 | 一种积累型槽栅二极管 |
| CN102723369A (zh) * | 2012-06-12 | 2012-10-10 | 电子科技大学 | 一种具有低导通压降的P-i-N二极管 |
| CN103890955A (zh) * | 2011-07-27 | 2014-06-25 | 丰田自动车株式会社 | 半导体器件 |
| CN103959479A (zh) * | 2011-12-01 | 2014-07-30 | 罗伯特·博世有限公司 | 高压沟槽结势垒肖特基二极管 |
-
2014
- 2014-11-10 CN CN201410635885.2A patent/CN104393056B/zh not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5365102A (en) * | 1993-07-06 | 1994-11-15 | North Carolina State University | Schottky barrier rectifier with MOS trench |
| JP4119148B2 (ja) * | 2002-04-02 | 2008-07-16 | 株式会社東芝 | ダイオード |
| CN101924137A (zh) * | 2009-06-12 | 2010-12-22 | 万国半导体股份有限公司 | 纳米管半导体器件及其制备方法 |
| CN103890955A (zh) * | 2011-07-27 | 2014-06-25 | 丰田自动车株式会社 | 半导体器件 |
| CN103959479A (zh) * | 2011-12-01 | 2014-07-30 | 罗伯特·博世有限公司 | 高压沟槽结势垒肖特基二极管 |
| CN102544114A (zh) * | 2012-02-29 | 2012-07-04 | 电子科技大学 | 一种积累型槽栅二极管 |
| CN102723369A (zh) * | 2012-06-12 | 2012-10-10 | 电子科技大学 | 一种具有低导通压降的P-i-N二极管 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106098799A (zh) * | 2016-07-06 | 2016-11-09 | 电子科技大学 | 一种积累型沟槽二极管 |
| CN108183134A (zh) * | 2017-12-27 | 2018-06-19 | 江苏中科君芯科技有限公司 | 具有浮空p岛的沟槽型二极管及其制备方法 |
| CN109119490A (zh) * | 2018-08-24 | 2019-01-01 | 电子科技大学 | 一种复合结构的槽栅二极管 |
| CN112349772A (zh) * | 2020-11-05 | 2021-02-09 | 北京工业大学 | 累积型mos沟道二极管结构 |
| CN114883417A (zh) * | 2022-07-04 | 2022-08-09 | 深圳市威兆半导体有限公司 | 一种具有导通压降自钳位的半导体器件及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104393056B (zh) | 2017-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8841721B2 (en) | Stepped trench MOSFET and method of fabricating the same | |
| CN103180961B (zh) | 改进的肖特基整流器 | |
| CN103441148A (zh) | 一种集成肖特基二极管的槽栅vdmos器件 | |
| CN105280711A (zh) | 电荷补偿结构及用于其的制造 | |
| CN104393056A (zh) | 一种积累型二极管 | |
| CN102723363B (zh) | 一种vdmos器件及其制作方法 | |
| CN104409519A (zh) | 一种具有浮岛结构的二极管 | |
| CN105742185A (zh) | 屏蔽栅功率器件及其制造方法 | |
| CN104981909A (zh) | 具有改进的沟槽保护的基于沟槽的器件 | |
| CN102593154B (zh) | 一种具有p型埋层结构的槽栅二极管 | |
| CN106024894A (zh) | 沟槽栅功率mosfet结构及其制造方法 | |
| CN105810754A (zh) | 一种具有积累层的金属氧化物半导体二极管 | |
| CN102456690B (zh) | 半导体器件及其制造方法 | |
| CN109755238B (zh) | 一种分栅结构的超结功率器件 | |
| CN104393055B (zh) | 一种具有浮岛结构的沟槽型二极管 | |
| CN203300654U (zh) | 斜沟槽肖特基势垒整流器件 | |
| CN109755311B (zh) | 一种沟槽型功率晶体管 | |
| CN109755310B (zh) | 一种分栅结构的功率晶体管 | |
| CN105789331A (zh) | 半导体整流器件及其制作方法 | |
| CN103325846B (zh) | 一种斜沟槽肖特基势垒整流器件的制造方法 | |
| CN105590965A (zh) | 一种开启电压可调的平面型金属氧化物半导体二极管 | |
| CN109119490A (zh) | 一种复合结构的槽栅二极管 | |
| CN104037206A (zh) | 超级结器件及制造方法 | |
| CN211017092U (zh) | 一种半导体功率器件结构 | |
| CN104282689A (zh) | 嵌入frd的igbt器件及制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20170215 Termination date: 20191110 |