CN109904155B - 一种集成高速反向续流二极管的碳化硅mosfet器件 - Google Patents
一种集成高速反向续流二极管的碳化硅mosfet器件 Download PDFInfo
- Publication number
- CN109904155B CN109904155B CN201910098714.3A CN201910098714A CN109904155B CN 109904155 B CN109904155 B CN 109904155B CN 201910098714 A CN201910098714 A CN 201910098714A CN 109904155 B CN109904155 B CN 109904155B
- Authority
- CN
- China
- Prior art keywords
- type
- region
- metalized
- source
- oxide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 44
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 44
- 230000004888 barrier function Effects 0.000 claims description 38
- 239000004065 semiconductor Substances 0.000 abstract description 12
- 230000010354 integration Effects 0.000 abstract description 4
- 230000002093 peripheral effect Effects 0.000 abstract 1
- 230000009471 action Effects 0.000 description 12
- 239000000463 material Substances 0.000 description 9
- 238000009825 accumulation Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 230000001939 inductive effect Effects 0.000 description 7
- 230000000903 blocking effect Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000011084 recovery Methods 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 210000000746 body region Anatomy 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000001010 compromised effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明属于半导体功率器件技术领域，涉及碳化硅功率半导体器件，具体为一种集成高速反向续流二极管的碳化硅MOSFET器件，用以实现碳化硅功率器件与反向续流二极管的集成，与碳化硅MOSFET原有的体区二极管相比，集成的肖特基势垒FWD可以实现较低的二极管导通压降和减少反向恢复时间和损耗。本发明可以较好地降低碳化硅功率半导体器件的应用成本和减少器件应用时的外围器件数，具有较大的应用价值。
Description
技术领域
本发明属于半导体功率器件技术领域，涉及碳化硅功率半导体器件，具体为一种集成高速反向续流二极管的碳化硅MOSFET器件。
背景技术
碳化硅材料与硅材料相比，具有较大的禁带宽度、较高的载流子饱和速率和较大的热导率等优良特性，因此使用碳化硅材料制作的电力电子器件性能远超硅材料；采用碳化硅材料制作的功率器件具有更低的导通损耗、开关损耗以及更好的电压阻断能力，因此具有广阔的应用前景。
通常，大部分功率器件被用在带有感性负载的开关电路中，这就需要给功率器件反并联续流二极管(Free-wheeling diode，FWD)。传统的做法是在功率器件外部并联一个FWD，或是将FWD和功率器件封装在一起；而对于碳化硅功率器件而言，由于常规碳化硅PN结二极管的导通压降较高，同时对于功率器件而言，具有一层较厚且掺杂浓度较低的漂移区，因此，利用功率器件体区本身制作的反向续流的PIN二极管具有更高的导通压降、反向恢复时间和损耗。
发明内容
本发明的目的在于提供一种集成高速反向续流二极管的碳化硅MOSFET器件，用以实现碳化硅功率器件与FWD的集成，同时降低集成的碳化硅二极管导通压降和减少反向恢复时间和损耗。
为实现上述发明目的，本发明技术方案如下：
一种集成高速反向续流二极管的碳化硅MOSFET器件，包括自上而下依次层叠设置的金属化源极1、N型漂移区2、金属化漏极3，其中：
所述N型漂移区2的下表面为背面结构，所述背面结构包括：N型漏极区4，所述N型漏极区4与金属化漏极3的上表面形成欧姆接触；
所述N型漂移区2的上表面为正面结构，所述正面结构包括：第一P型区5、P型源极区6、N型源极区7、第二P型区8、第一N型区12、沟槽9及沟槽内的氧化层10和栅极11；所述沟槽9开设于N型漂移区2上表面的一侧，所述沟槽9内部填充有氧化层10，且氧化层10中设置有栅极11、氧化层10下方设置有第二P型区8；所述第一P型区5位于N型漂移区2的上方，所述P型源极区6与N型源极区7相邻接、且均位于第一P型区5的上方，所述P型源极区6与N型源极区7的上方与金属化源极1形成欧姆接触，所述第一P型区5、N型源极区7均与氧化层10相接触；所述第一N型区12贯穿第一P型区5与P型源极区6，且第一N型区12的上方与金属化源极1形成肖特基势垒接触，下方与N型漂移区相接触。
进一步的，所述器件还包括第二N型区13，所述第二N型区13上、下分别与N型源极区7、N型漂移区2相接触，左、右分别与第一P型区5、氧化层10相接触。
一种集成高速反向续流二极管的碳化硅MOSFET器件，包括自上而下依次层叠设置的金属化源极1、N型漂移区2、金属化漏极3，其中：
所述N型漂移区2的下表面为背面结构，所述背面结构包括：N型漏极区4，所述N型漏极区4与金属化漏极3的上表面形成欧姆接触；
所述N型漂移区2的上表面为正面结构，所述正面结构包括：第一P型源极区6-1、第二P型源极区6-2、N型源极区7、第二P型区8、第一N型区12、第一沟槽9及沟槽内的氧化层10和栅极11、第二沟槽15；所述第一沟槽9开设于N型漂移区2上表面的一侧，所述第一沟槽9内部填充有氧化层10，且氧化层10中设置有栅极11、氧化层10下方设置有第二P型区8；所述第二沟槽15开设于N型漂移区2上表面的另一侧，所述第一P型源极区6-1和第二P型源极区6-2分别位于所述第二沟槽的下方和侧方，所述N型源极区7位于第二P型源极区6-2与氧化层之间，所述第一P型源极区6-1、第二P型源极区6-2与N型源极区7的上方均与金属化源极1形成欧姆接触；所述第一N型区12设置于第一P型源极区6-1与第二P型源极区6-2之间，与第一P型源极区6-1、第二P型源极区6-2、N型源极区7、氧化层10均相接触，且上方与金属化源极1形成肖特基势垒接触，下方与N型漂移区相接触。
进一步的，所述器件还包括第一P型区5，所述第一P型区5上、下分别与N型源极区7、第一N型区12相接触，左、右分别与第二P型源极区6-2、氧化层10相接触。
一种集成高速反向续流二极管的碳化硅MOSFET器件，包括自上而下依次层叠设置的金属化源极1、N型漂移区2、金属化漏极3，其中：
所述N型漂移区2的下表面为背面结构，所述背面结构包括：N型漏极区4，所述N型漏极区4与金属化漏极3的上表面形成欧姆接触；
所述N型漂移区2的上表面为正面结构，所述正面结构包括：第一P型源极区6-1、第二P型源极区6-2、N型源极区7、第二P型区8、第一N型区12、第一P型区5、第一沟槽9及沟槽内的氧化层10和栅极11、第二沟槽15；所述第一沟槽9开设于N型漂移区2上表面的一侧，所述第一沟槽9内部填充有氧化层10，且氧化层10中设置有栅极11、氧化层10下方设置有第二P型区8；所述第二沟槽15开设于N型漂移区2上表面的另一侧，所述第一P型源极区6-1和第二P型源极区6-2分别位于所述第二沟槽的下方和侧方，所述N型源极区7位于第二P型源极区6-2与氧化层之间，所述第一P型源极区6-1、第二P型源极区6-2与N型源极区7的上方均与金属化源极1形成欧姆接触；所述第一P型区5上、下分别与N型源极区7、第一N型区12相接触，左、右分别与第二P型源极区6-2、氧化层10相接触；所述第一N型区12贯穿第一P型源极区6-1，且第一N型区12的上方与金属化源极1形成肖特基势垒接触，下方与N型漂移区相接触。
上述集成高速反向续流二极管的碳化硅MOSFET器件，所述器件还包括第三P型区14，第三P型区14设置于第二P型区8的下方。
一种集成高速反向续流二极管的碳化硅MOSFET器件，包括自上而下依次层叠设置的金属化源极1、N型漂移区2、金属化漏极3，其中：
所述N型漂移区2的下表面为背面结构，所述背面结构包括：N型漏极区4，所述N型漏极区4与金属化漏极3的上表面形成欧姆接触；
所述N型漂移区2的上表面为正面结构，所述正面结构包括：第一P型区5、P型源极区6、N型源极区7、第一N型区12、第四N型区16、氧化层10及栅极11；所述第一P型区5位于N型漂移区2的上方，所述P型源极区6与N型源极区7相邻接、且均位于第一P型区5中，所述P型源极区6与N型源极区7的上方与金属化源极1形成欧姆接触；所述第一N型区12与第四N型区16分别位于第一P型区5两侧，且第一N型区12的上方与金属化源极1形成肖特基势垒接触；所述氧化层位于第四N型区16上方、且与第一P型区5相接触，所述氧化层10上方设置栅极11。
作为优选方式，器件中的碳化硅材料替换为硅、砷化镓、磷化铟或锗硅半导体材料。
本发明的有益效果为：
本发明提供一种集成高速反向续流二极管的碳化硅MOSFET器件，为了实现碳化硅功率器件与FWD的集成，同时降低碳化硅二极管导通压降和减少反向恢复时间和损耗，本发明提出了在碳化硅功率器件元胞中集成肖特基势垒二极管的新结构。与此同时，为了降低SiC反型层沟道电阻，本发明还使用积累型沟道代替传统器件中的反型层沟道，对电子导电型器件而言，与传统反型层电子沟道的器件相比，采用积累型电子沟道的器件沟道可以提高沟道载流子(电子)迁移率，降低器件的沟道电阻，即可以降低器件的特征电阻，同时器件阈值电压也会降低。使用积累型绝缘栅半导体场效应晶体管结构可以更好的在沟道迁移率和阈值电压间折中；与传统反型层电子沟道的器件相比，积累型绝缘栅半导体场效应晶体管器件在可接受的阈值电压下其沟道迁移率更高，具有更低的导通电阻和导通压降，因此本发明中的器件新结构具有广阔的应用前景。
对于槽栅碳化硅器件栅氧的保护，可以通过在槽栅底部离子注入P型杂质，在槽栅底部形成P型屏蔽结构，减小栅氧化层底部拐角处的电场集中效应，使电场尖峰从栅氧处转移到P型屏蔽层与N型漂移区形成的PN结中，从而减小氧化层处的电场大小，提高器件的耐压和可靠性。
功率半导体器件的耐压是通过器件中一层较低掺杂的半导体材料实现的，其掺杂浓度与厚度决定器件的耐压大小，也决定器件的导通电阻的大小。当掺杂浓度较低时，器件耐压更高，但导通电阻随之增大。采用超结结构可以有效改善这方面的折中，通过设计P型区和N型区成复合缓冲层的浓度和宽度，由于电荷补偿原理，在相同耐压下，可以提高漂移区(通常是N型区)的掺杂浓度从而显著减小器件的导通电阻。
综上，本发明提供的结构能够获得较高的沟道迁移率、较低的导通电阻，集成了反向续流的肖特基势垒二极管，提高了器件的集成度和应用成本。
附图说明
图1为实施例1中集成高速反向续流二极管的碳化硅MOSFET器件结构示意图。
图2为实施例1中优化元胞面积后的集成高速反向续流二极管的碳化硅MOSFET器件结构示意图。
图3为实施例2中集成高速反向续流二极管的积累型沟道碳化硅MOSFET器件结构示意图。
图4为实施例2中优化元胞面积后的集成高速反向续流二极管的积累型沟道碳化硅MOSFET器件结构示意图。
图5为实施例3中采用电荷补偿原理的集成高速反向续流二极管的碳化硅MOSFET器件结构示意图。
图6为实施例4中采用电荷补偿原理的集成高速反向续流二极管的积累型沟道碳化硅MOSFET器件结构示意图。
图7为实施例5中集成高速反向续流二极管的沟槽型源极区且采用积累型沟道的碳化硅MOSFET器件结构示意图。
图8为实施例6中集成高速反向续流二极管的沟槽型源极区碳化硅MOSFET器件结构示意图。
图9为实施例7中集成高速反向续流二极管的沟槽型源极区、采用反型层沟道的碳化硅MOSFET器件结构示意图。
图10为实施例8中集成高速反向续流二极管的平面栅碳化硅MOSFET器件结构示意图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效；本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
实施例1
本实施例提供一种新型集成高速反向续流二极管的反型层沟道的绝缘栅功率器件，其结构如图1所示，包括自上而下依次层叠设置的金属化源极1、N型漂移区2、金属化漏极3，其中：
所述N型漂移区2的下表面为背面结构，所述背面结构包括：N型漏极区4，所述N型漏极区4与金属化漏极3的上表面形成欧姆接触；
所述N型漂移区2的上表面为正面结构，所述正面结构包括：第一P型区5、P型源极区6、N型源极区7、第二P型区8、第一N型区12、沟槽9及沟槽内的氧化层10和栅极11；所述沟槽9开设于N型漂移区2上表面的一侧，所述沟槽9内部填充有氧化层10，且氧化层10中设置有栅极11、氧化层10下方设置有第二P型区8；所述第一P型区5位于N型漂移区2的上方，所述P型源极区6与N型源极区7相邻接、且均位于第一P型区5的上方，所述P型源极区6与N型源极区7的上方与金属化源极1形成欧姆接触，所述第一P型区5、N型源极区7均与氧化层10相接触；所述第一N型区12贯穿第一P型区5与P型源极区6，且第一N型区12的上方与金属化源极1形成肖特基势垒接触，下方与N型漂移区相接触。
本实施例的工作原理如下：
本实施例中一种新型集成高速反向续流二极管的反型层沟道的绝缘栅功率器件，在正向导通时的电极连接方式为：金属化漏极(D)接高电位，金属化源极(S)接低电位，栅极(G)接相对于金属化源极(S)的高电位；当栅极(G)相对于金属化源极(S)施加的正向偏压达到或超过器件的阈值电压时，在第一P型区5中靠近氧化层10侧壁形成反型层沟道；与此同时，若金属化漏极(D)施加了相对于金属化源极(S)的正向偏压，电子则从金属化源极(S)经N型源极区7和第一P型区5，流入N型漂移区2，并流往N型漏极区4，最终到达金属化漏极(D)，形成正向导通电流。在正向导通时，第一N型区12在两侧第一P型区5和P型源极区6共同作用下被耗尽，几乎没有电子经第一N型区12流入N型漂移区2。
在器件阻断时的电极连接方式为：金属化漏极(D)接高电位，金属化源极(S)接低电位，栅极(G)接相对于金属化源极(S)的零或负电位；此时，第一P型区5中无反型层形成，即未形成导电沟道；第一N型区12在两侧第一P型区5和P型源极区6共同作用下被耗尽；第一P型区5和第二P型区8与N型漂移区2的PN结共同耐压，耗尽区向下扩展并可能耗尽到N型漏极区4并在N型漏极区4处终结。第二P型区8位于沟槽氧化层10的底部，可以防止氧化层的底部发生击穿，提高氧化层的可靠性。
而当器件由导通状态转为被阻断的瞬间，在感性负载感生反向电动势的作用下，金属化漏极(D)的电位相对于金属化源极(S)的电位为负电位；设置第一P型区5的浓度及第一N型区12的宽度，使得第一N型区12此时不完全耗尽，从而金属化源极(S)与第一N型区12形成的肖特基势垒二极管(SBD)导通，起到反向续流的作用。此时，电子电流流通的路径为：电子由金属化漏极(D)流经N型漏极区4、N型漂移区2和第一N型区12，最终到达金属化源极(S)。由于金属化源极(S)与第一N型区12形成的肖特基势垒二极管的两侧均有P型区(第一P型区5和P型源极区6)，因此，实际上该肖特基势二极管(SBD)与结型势垒肖特基二极管(JBS)的工作原理相类似。
进一步的，本实施例中，所述第一N型区12贯穿第一P型区5与P型源极区6，在极端情况下，即第一N型区12位于第一P型区5与P型源极区6的一侧，如图2所示，此时，能够进一步减少器件的元胞面积，进而降低器件的比导通电阻，其工作原理及实现功能与本实施例完全相同。
实施例2
本实施例提供一种新型集成高速反向续流二极管的积累型沟道的绝缘栅功率器件，其结构如图3所示，其与实施例1的区别在于，所述器件还包括第二N型区13，所述第二N型区13上、下分别与N型源极区7、N型漂移区2相接触，左、右分别与第一P型区5、氧化层10相接触。
本实施例的工作原理如下：
本实施例中一种新型集成高速反向续流二极管的反型层沟道的绝缘栅功率器件，在正向导通时的电极连接方式为：金属化漏极(D)接高电位，金属化源极(S)接低电位，栅极(G)接相对于金属化源极(S)的高电位；当栅极(G)相对于金属化源极(S)施加的正向偏压达到或超过器件的阈值电压时，在第二N型区13中靠近氧化层10侧壁形成积累型沟道；与此同时，若金属化漏极(D)施加了相对于金属化源极(S)的正向偏压，电子则从金属化源极(S)经N型源极区7和第二N型区13，流入N型漂移区2，并流往N型漏极区4，最终到达金属化漏极(D)，形成正向导通电流。在正向导通时，第一N型区12在两侧第一P型区5和P型源极区6共同作用下被耗尽，几乎没有电子经第一N型区12流入N型漂移区2。
在器件阻断时的电极连接方式为：金属化漏极(D)接高电位，金属化源极(S)接低电位，栅极(G)接相对于金属化源极(S)的零或负电位；此时，栅极(G)与第一P型区5共同耗尽第二N型区13，即导电沟道被夹断；第一N型区12在两侧第一P型区5和P型源极区6共同作用下被耗尽；第一P型区5和第二P型区8与N型漂移区2的PN结共同耐压，耗尽区向下扩展并可能耗尽到N型漏极区4并在N型漏极区4处终结。此外，第二P型区8位于沟槽氧化层10的底部，可以防止氧化层的底部发生击穿，提高氧化层的可靠性。
而当器件由导通状态转为被阻断的瞬间，在感性负载感生反向电动势的作用下，金属化漏极(D)的电位相对于金属化源极(S)的电位为负电位；设置第一P型区5的浓度及第一N型区12的宽度，使得第一N型区12此时不完全耗尽，从而金属化源极(S)与第一N型区12形成的肖特基势垒二极管(SBD)导通，起到反向续流的作用。此时，电子电流流通的路径为：电子由金属化漏极(D)流经N型漏极区4、N型漂移区2和第一N型区12，最终到达金属化源极(S)。由于金属化源极(S)与第一N型区12形成的肖特基势垒二极管的两侧均有P型区(第一P型区5和P型源极区6)，因此，实际上该肖特基势二极管(SBD)与结型势垒肖特基二极管(JBS)的工作原理相类似。
进一步的，本实施例中，所述第一N型区12贯穿第一P型区5与P型源极区6，在极端情况下，即第一N型区12位于第一P型区5与P型源极区6的一侧，如图4所示，此时，能够进一步减少器件的元胞面积，进而降低器件的比导通电阻，其工作原理及实现功能与本实施例完全相同。
实施例3
本实施例提供一种新型集成高速反向续流二极管的反型层沟道的绝缘栅功率器件，其结构如图5所示，其与实施例1的区别在于，所述器件还包括第三P型区14，第三P型区14设置于第二P型区8的下方。
本实施例器件工作原理与实施例1相同，其中，在器件阻断时，第一P型区5、第二P型区8、第三P型区14与N型漂移区2的PN结共同耐压，引入第三P型区14，能够更高的帮组器件耐压，同时，在阻断耐压不变的条件下，能降低正向导通是的导通电阻。
实施例4
本实施例提供一种新型集成高速反向续流二极管的积累型沟道的绝缘栅功率器件，其结构如图6所示，其与实施例2的区别在于，所述器件还包括第三P型区14，第三P型区14设置于第二P型区8的下方。
本实施例器件工作原理与实施例2相同，其中，在器件阻断时，第一P型区5、第二P型区8、第三P型区14与N型漂移区2的PN结共同耐压，引入第三P型区14，能够更高的帮组器件耐压，同时，在阻断耐压不变的条件下，能降低正向导通是的导通电阻。
实施例5
本实施例提供一种新型集成高速反向续流二极管的积累型沟道的绝缘栅功率器件，其结构如图7所示，包括自上而下依次层叠设置的金属化源极1、N型漂移区2、金属化漏极3，其中：
所述N型漂移区2的下表面为背面结构，所述背面结构包括：N型漏极区4，所述N型漏极区4与金属化漏极3的上表面形成欧姆接触；
所述N型漂移区2的上表面为正面结构，所述正面结构包括：第一P型源极区6-1、第二P型源极区6-2、N型源极区7、第二P型区8、第一N型区12、第一沟槽9及沟槽内的氧化层10和栅极11、第二沟槽15；所述第一沟槽9开设于N型漂移区2上表面的一侧，所述第一沟槽9内部填充有氧化层10，且氧化层10中设置有栅极11、氧化层10下方设置有第二P型区8；所述第二沟槽15开设于N型漂移区2上表面的另一侧，所述第一P型源极区6-1和第二P型源极区6-2分别位于所述第二沟槽的下方和侧方，所述N型源极区7位于第二P型源极区6-2与氧化层之间，所述第一P型源极区6-1、第二P型源极区6-2与N型源极区7的上方均与金属化源极1形成欧姆接触；所述第一N型区12设置于第一P型源极区6-1与第二P型源极区6-2之间，与第一P型源极区6-1、第二P型源极区6-2、N型源极区7、氧化层10均相接触，且上方与金属化源极1形成肖特基势垒接触，下方与N型漂移区相接触。
本实施例的工作原理如下：
本实施例中一种新型集成高速反向续流二极管的积累型沟道的绝缘栅功率器件，在正向导通时的电极连接方式为：金属化漏极(D)接高电位，金属化源极(S)接低电位，栅极(G)接相对于金属化源极(S)的高电位；当栅极(G)相对于金属化源极(S)施加的正向偏压达到或超过器件的阈值电压时，在第一N型区12中靠近氧化层10侧壁形成积累型沟道；与此同时，若金属化漏极(D)施加了相对于金属化源极(S)的正向偏压，电子则从金属化源极(S)经N型源极区7和第一N型区12，流入N型漂移区2，并流往N型漏极区4，最终到达金属化漏极(D)，形成正向导通电流。在正向导通时，第一N型区12左侧在第一P型源极区6-1与第二P型源极区6-2共同作用下被耗尽，几乎没有电子由金属化源极(S)直接从第一N型区12左侧流入N型漂移区2。
在器件阻断时的电极连接方式为：金属化漏极(D)接高电位，金属化源极(S)接低电位，栅极(G)接相对于金属化源极(S)的零或负电位；此时，第一N型区12中靠近氧化层10侧壁无积累层形成，即无法形成导电沟道；第一N型区12在第一P型源极区6-1、第二P型源极区6-2和第二P型区8共同作用下被耗尽；第一P型源极区6-1、第二P型源极区6-2和第二P型区8与N型漂移区2的PN结共同耐压，耗尽区向下扩展并可能耗尽到N型漏极区4并在N型漏极区4处终结。此外，第二P型区8位于沟槽氧化层10的底部，可以防止氧化层的底部发生击穿，提高氧化层的可靠性。
而当器件由导通状态转为被阻断的瞬间，在感性负载感生反向电动势的作用下，金属化漏极(D)的电位相对于金属化源极(S)的电位为负电位；设置第一P型源极区6-1、第二P型源极区6-2的浓度及区域大小，使得第一N型区12此时不完全耗尽，从而金属化源极(S)与第一N型区12形成的肖特基势垒二极管(SBD)导通，起到反向续流的作用。此时，电子电流流通的路径为：电子由金属化漏极(D)流经N型漏极区4、N型漂移区2和第一N型区12，最终到达金属化源极(S)。由于金属化源极(S)与第一N型区12形成的肖特基势垒二极管的两侧均有P型区(第一P型源极区6-1、第二P型源极区6-2)，因此，实际上该肖特基势二极管(SBD)与结型势垒肖特基二极管(JBS)的工作原理相类似。
同理，所述器件还可以包括第三P型区14，第三P型区14设置于第二P型区8的下方；在器件阻断时，第一P型源极区6-1、第二P型源极区6-2和第二P型区8、第三P型区14与N型漂移区2的PN结共同耐压引入第三P型区14，能够更高的帮组器件耐压，同时，在阻断耐压不变的条件下，能降低正向导通是的导通电阻。
实施例6
本实施例提供一种新型集成高速反向续流二极管的绝缘栅功率器件，其结构如图8所示，其与实施例5的区别在于，所述器件还包括第一P型区5，所述第一P型区5上、下分别与N型源极区7、第一N型区12相接触，左、右分别与第二P型源极区6-2、氧化层10相接触。
本实施例的工作原理如下：
本实施例中一种新型集成高速反向续流二极管的的绝缘栅功率器件，在正向导通时的电极连接方式为：金属化漏极(D)接高电位，金属化源极(S)接低电位，栅极(G)接相对于金属化源极(S)的高电位；当栅极(G)相对于金属化源极(S)施加的正向偏压达到或超过器件的阈值电压时，在第一P型区5中靠近氧化层10侧壁形成反型层沟道，而在第一N型区12中靠近氧化层10侧壁形成积累型沟道；与此同时，若金属化漏极(D)施加了相对于金属化源极(S)的正向偏压，电子则从金属化源极(S)经N型源极区7、第一P型区5、第一N型区12，流入N型漂移区2，并流往N型漏极区4，最终到达金属化漏极(D)，形成正向导通电流。在正向导通时，第一N型区12左侧在第一P型源极区6-1、第二P型源极区6-2、第一P型区5共同作用下被耗尽，几乎没有电子由金属化源极(S)直接从第一N型区12左侧流入N型漂移区2。
在器件阻断时的电极连接方式为：金属化漏极(D)接高电位，金属化源极(S)接低电位，栅极(G)接相对于金属化源极(S)的零或负电位；此时，第一P型区5中靠近氧化层10侧壁无反型层沟道形成，第一N型区12中靠近氧化层10侧壁无积累层形成，即无法形成导电沟道；第一N型区12在第一P型源极区6-1、第二P型源极区6-2、第一P型区5和第二P型区8共同作用下被耗尽；第一P型源极区6-1、第二P型源极区6-2、第一P型区5和第二P型区8与N型漂移区2的PN结共同耐压，耗尽区向下扩展并可能耗尽到N型漏极区4并在N型漏极区4处终结。此外，第二P型区8位于沟槽氧化层10的底部，可以防止氧化层的底部发生击穿，提高氧化层的可靠性。
而当器件由导通状态转为被阻断的瞬间，在感性负载感生反向电动势的作用下，金属化漏极(D)的电位相对于金属化源极(S)的电位为负电位；设置第一P型源极区6-1、第二P型源极区6-2、第一P型区5的浓度及区域大小，使得第一N型区12此时不完全耗尽，从而金属化源极(S)与第一N型区12形成的肖特基势垒二极管(SBD)导通，起到反向续流的作用。此时，电子电流流通的路径为：电子由金属化漏极(D)流经N型漏极区4、N型漂移区2和第一N型区12，最终到达金属化源极(S)。由于金属化源极(S)与第一N型区12形成的肖特基势垒二极管的两侧均有P型区(第一P型源极区6-1、第二P型源极区6-2、第一P型区5)，因此，实际上该肖特基势二极管(SBD)与结型势垒肖特基二极管(JBS)的工作原理相类似。
同理，所述器件还可以包括第三P型区14，其作用与其他实施例相同。
实施例7
本实施例提供一种新型集成高速反向续流二极管的积累型沟道的绝缘栅功率器件，其结构如图9所示，其与实施例6的区别在于，所述第一N型区12贯穿第一P型源极区6-1，且第一N型区12的上方与金属化源极1形成肖特基势垒接触，下方与N型漂移区相接触。
本实施例的工作原理如下：
本实施例中一种新型集成高速反向续流二极管的积累型沟道的绝缘栅功率器件，在正向导通时的电极连接方式为：金属化漏极(D)接高电位，金属化源极(S)接低电位，栅极(G)接相对于金属化源极(S)的高电位；当栅极(G)相对于金属化源极(S)施加的正向偏压达到或超过器件的阈值电压时，在第一P型区5中靠近氧化层10侧壁形成反型层沟道；与此同时，若金属化漏极(D)施加了相对于金属化源极(S)的正向偏压，电子则从金属化源极(S)经N型源极区7、第一P型区5，流入N型漂移区2，并流往N型漏极区4，最终到达金属化漏极(D)，形成正向导通电流。在正向导通时，第一N型区12被两侧第一P型源极区6-1作用下被耗尽，几乎没有电子由金属化源极(S)直接从第一N型区12左侧流入N型漂移区2。
在器件阻断时的电极连接方式为：金属化漏极(D)接高电位，金属化源极(S)接低电位，栅极(G)接相对于金属化源极(S)的零或负电位；此时，第一P型区5中靠近氧化层10侧壁无反型层沟道形成，即无法形成导电沟道；第一N型区12在第一P型源极区6-1作用下被耗尽；第一P型源极区6-1、第二P型源极区6-2、第一P型区5和第二P型区8与N型漂移区2的PN结共同耐压，耗尽区向下扩展并可能耗尽到N型漏极区4并在N型漏极区4处终结。此外，第二P型区8位于沟槽氧化层10的底部，可以防止氧化层的底部发生击穿，提高氧化层的可靠性。
而当器件由导通状态转为被阻断的瞬间，在感性负载感生反向电动势的作用下，金属化漏极(D)的电位相对于金属化源极(S)的电位为负电位；设置第一P型源极区6-1的浓度及区域大小，使得第一N型区12此时不完全耗尽，从而金属化源极(S)与第一N型区12形成的肖特基势垒二极管(SBD)导通，起到反向续流的作用。此时，电子电流流通的路径为：电子由金属化漏极(D)流经N型漏极区4、N型漂移区2和第一N型区12，最终到达金属化源极(S)。由于金属化源极(S)与第一N型区12形成的肖特基势垒二极管的两侧均有P型区(第一P型源极区6-1)，因此，实际上该肖特基势二极管(SBD)与结型势垒肖特基二极管(JBS)的工作原理相类似。
进一步的，本实施例中，所述第一N型区12贯穿第一P型源极区6-1，在极端情况下，即第一N型区12位于第一P型源极区6-1的一侧，此时，能够进一步减少器件的元胞面积，进而降低器件的比导通电阻，其工作原理及实现功能与本实施例完全相同。
同理，所述器件还可以包括第三P型区14，其作用与其他实施例相同。
实施例8
本实施例提供一种新型集成高速反向续流二极管的绝缘栅功率器件，其结构如图10所示，包括自上而下依次层叠设置的金属化源极1、N型漂移区2、金属化漏极3，其中：
所述N型漂移区2的下表面为背面结构，所述背面结构包括：N型漏极区4，所述N型漏极区4与金属化漏极3的上表面形成欧姆接触；
所述N型漂移区2的上表面为正面结构，所述正面结构包括：第一P型区5、P型源极区6、N型源极区7、第一N型区12、第四N型区16、氧化层10及栅极11；所述第一P型区5位于N型漂移区2的上方，所述P型源极区6与N型源极区7相邻接、且均位于第一P型区5中，所述P型源极区6与N型源极区7的上方与金属化源极1形成欧姆接触；所述第一N型区12与第四N型区16分别位于第一P型区5两侧，且第一N型区12的上方与金属化源极1形成肖特基势垒接触；所述氧化层位于第四N型区16上方、且与第一P型区5相接触，所述氧化层10上方设置栅极11。
本实施例的工作原理如下：
本实施例中一种新型集成高速反向续流二极管的绝缘栅功率器件，在正向导通时的电极连接方式为：金属化漏极(D)接高电位，金属化源极(S)接低电位，栅极(G)接相对于金属化源极(S)的高电位；当栅极(G)相对于金属化源极(S)施加的正向偏压达到或超过器件的阈值电压时，在第一P型区5中靠近氧化层10处形成反型层沟道；与此同时，若金属化漏极(D)施加了相对于金属化源极(S)的正向偏压，电子则从金属化源极(S)经N型源极区7、第一P型区5和第四N型区16，流入N型漂移区2，并流往N型漏极区4，最终到达金属化漏极(D)，形成正向导通电流。在正向导通时，第一N型区12在P型源极区6与第一P型区5共同作用下被耗尽，几乎没有电子由金属化源极(S)直接从第一N型区12流入N型漂移区2。
在器件阻断时的电极连接方式为：金属化漏极(D)接高电位，金属化源极(S)接低电位，栅极(G)接相对于金属化源极(S)的零或负电位；此时，第一P型区5中靠近氧化层10处无反型层形成，即无法形成导电沟道；第一N型区12在P型源极区6与第一P型区5共同作用下被耗尽；P型源极区6、第一P型区5与第一N型区12的PN结、第一P型区5与N型漂移区2的PN结共同耐压，耗尽区向下扩展并可能耗尽到N型漏极区4并在N型漏极区4处终结。
而当器件由导通状态转为被阻断的瞬间，在感性负载感生反向电动势的作用下，金属化漏极(D)的电位相对于金属化源极(S)的电位为负电位；设置P型源极区6与第一P型区5的浓度及区域大小，使得第一N型区12此时不完全耗尽，从而金属化源极(S)与第一N型区12形成的肖特基势垒二极管(SBD)导通，起到反向续流的作用。此时，电子电流流通的路径为：电子由金属化漏极(D)流经N型漏极区4、N型漂移区2和第一N型区12，最终到达金属化源极(S)。由于金属化源极(S)与第一N型区12形成的肖特基势垒二极管的右侧有P型区，因此，实际上该肖特基势二极管(SBD)与结型势垒肖特基二极管(JBS)的工作原理相类似。
以上所述，仅为本发明的具体实施方式，器件中的碳化硅材料也可替换为硅、砷化镓、磷化铟或锗硅等半导体材料，本说明书中所公开的任一特征，除非特别叙述，均可被其他等效或具有类似目的的替代特征加以替换；所公开的所有特征、或所有方法或过程中的步骤，除了互相排斥的特征和/或步骤以外，均可以任何方式组合。
Claims (6)
1.一种集成高速反向续流二极管的碳化硅MOSFET器件，包括自上而下依次层叠设置的金属化源极(1)、N型漂移区(2)、金属化漏极(3)，其中：
所述N型漂移区(2)的下表面为背面结构，所述背面结构包括：N型漏极区(4)，所述N型漏极区(4)与金属化漏极(3)的上表面形成欧姆接触；
所述N型漂移区(2)的上表面为正面结构，所述正面结构包括：第一P型区(5)、P型源极区(6)、N型源极区(7)、第二P型区(8)、第一N型区(12)、沟槽(9)及沟槽内的氧化层(10)和栅极(11)；所述沟槽(9)开设于N型漂移区(2)上表面的一侧，所述沟槽(9)内部填充有氧化层(10)，且氧化层(10)中设置有栅极(11)、氧化层(10)下方设置有第二P型区(8)；所述第一P型区(5)位于N型漂移区(2)的上方，所述P型源极区(6)与N型源极区(7)相邻接、且均位于第一P型区(5)的上方，所述P型源极区(6)与N型源极区(7)的上方与金属化源极(1)形成欧姆接触，所述第一P型区(5)、N型源极区(7)均与氧化层(10)相接触；所述第一N型区(12)贯穿第一P型区(5)与P型源极区(6)，且第一N型区(12)的上方与金属化源极(1)形成肖特基势垒接触，下方与N型漂移区相接触；所述器件还包括第二N型区(13)，所述第二N型区(13)上、下分别与N型源极区(7)、N型漂移区(2)相接触，左、右分别与第一P型区(5)、氧化层(10)相接触。
2.一种集成高速反向续流二极管的碳化硅MOSFET器件，包括自上而下依次层叠设置的金属化源极(1)、N型漂移区(2)、金属化漏极(3)，其中：
所述N型漂移区(2)的下表面为背面结构，所述背面结构包括：N型漏极区(4)，所述N型漏极区(4)与金属化漏极(3)的上表面形成欧姆接触；
所述N型漂移区(2)的上表面为正面结构，所述正面结构包括：第一P型源极区(6-1)、第二P型源极区(6-2)、N型源极区(7)、第二P型区(8)、第一N型区(12)、第一沟槽(9)及沟槽内的氧化层(10)和栅极(11)、第二沟槽(15)；所述第一沟槽(9)开设于N型漂移区(2)上表面的一侧，所述第一沟槽(9)内部填充有氧化层(10)，且氧化层(10)中设置有栅极(11)、氧化层(10)下方设置有第二P型区(8)；所述第二沟槽(15)开设于N型漂移区(2)上表面的另一侧，所述第一P型源极区(6-1)和第二P型源极区(6-2)分别位于所述第二沟槽的下方和侧方，所述N型源极区(7)位于第二P型源极区(6-2)与氧化层之间，所述第一P型源极区(6-1)、第二P型源极区(6-2)与N型源极区(7)的上方均与金属化源极(1)形成欧姆接触；所述第一N型区(12)设置于第一P型源极区(6-1)与第二P型源极区(6-2)之间，与第一P型源极区(6-1)、第二P型源极区(6-2)、N型源极区(7)、氧化层(10)均相接触，且上方与金属化源极(1)形成肖特基势垒接触，下方与N型漂移区相接触。
3.按权利要求2所述集成高速反向续流二极管的碳化硅MOSFET器件，其特征在于，所述器件还包括第一P型区(5)，所述第一P型区(5)上、下分别与N型源极区(7)、第一N型区(12)相接触，左、右分别与第二P型源极区(6-2)、氧化层(10)相接触。
4.一种集成高速反向续流二极管的碳化硅MOSFET器件，包括自上而下依次层叠设置的金属化源极(1)、N型漂移区(2)、金属化漏极(3)，其中：
所述N型漂移区(2)的下表面为背面结构，所述背面结构包括：N型漏极区(4)，所述N型漏极区(4)与金属化漏极(3)的上表面形成欧姆接触；
所述N型漂移区(2)的上表面为正面结构，所述正面结构包括：第一P型源极区(6-1)、第二P型源极区(6-2)、N型源极区(7)、第二P型区(8)、第一N型区(12)、第一P型区(5)、第一沟槽(9)及沟槽内的氧化层(10)和栅极(11)、第二沟槽(15)；所述第一沟槽(9)开设于N型漂移区(2)上表面的一侧，所述第一沟槽(9)内部填充有氧化层(10)，且氧化层(10)中设置有栅极(11)、氧化层(10)下方设置有第二P型区(8)；所述第二沟槽(15)开设于N型漂移区(2)上表面的另一侧，所述第一P型源极区(6-1)和第二P型源极区(6-2)分别位于所述第二沟槽的下方和侧方，所述N型源极区(7)位于第二P型源极区(6-2)与氧化层之间，所述第一P型源极区(6-1)、第二P型源极区(6-2)与N型源极区(7)的上方均与金属化源极(1)形成欧姆接触；所述第一P型区(5)上、下分别与N型源极区(7)、第一N型区(12)相接触，左、右分别与第二P型源极区(6-2)、氧化层(10)相接触；所述第一N型区(12)贯穿第一P型源极区(6-1)，且第一N型区(12)的上方与金属化源极(1)形成肖特基势垒接触，下方与N型漂移区相接触。
5.按权利要求1～4任一所述集成高速反向续流二极管的碳化硅MOSFET器件，其特征在于，所述器件还包括第三P型区(14)，第三P型区(14)设置于第二P型区(8)的下方。
6.一种集成高速反向续流二极管的碳化硅MOSFET器件，包括自上而下依次层叠设置的金属化源极(1)、N型漂移区(2)、金属化漏极(3)，其中：
所述N型漂移区(2)的下表面为背面结构，所述背面结构包括：N型漏极区(4)，所述N型漏极区(4)与金属化漏极(3)的上表面形成欧姆接触；
所述N型漂移区(2)的上表面为正面结构，所述正面结构包括：第一P型区(5)、P型源极区(6)、N型源极区(7)、第一N型区(12)、第四N型区(16)、氧化层(10)及栅极(11)；所述第一P型区(5)位于N型漂移区(2)的上方，所述P型源极区(6)与N型源极区(7)相邻接、且均位于第一P型区(5)中，所述P型源极区(6)与N型源极区(7)的上方与金属化源极(1)形成欧姆接触；所述第一N型区(12)与第四N型区(16)分别位于第一P型区(5)两侧，且第一N型区(12)的上方与金属化源极(1)形成肖特基势垒接触；所述氧化层位于第四N型区(16)上方、且与第一P型区(5)相接触，所述氧化层(10)上方设置栅极(11)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910098714.3A CN109904155B (zh) | 2019-01-31 | 2019-01-31 | 一种集成高速反向续流二极管的碳化硅mosfet器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910098714.3A CN109904155B (zh) | 2019-01-31 | 2019-01-31 | 一种集成高速反向续流二极管的碳化硅mosfet器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109904155A CN109904155A (zh) | 2019-06-18 |
| CN109904155B true CN109904155B (zh) | 2021-02-02 |
Family
ID=66944592
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910098714.3A Active CN109904155B (zh) | 2019-01-31 | 2019-01-31 | 一种集成高速反向续流二极管的碳化硅mosfet器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109904155B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110534575B (zh) * | 2019-09-04 | 2020-09-29 | 电子科技大学 | 一种vdmos器件 |
| CN112786679B (zh) * | 2019-11-08 | 2023-04-14 | 株洲中车时代电气股份有限公司 | 碳化硅mosfet器件的元胞结构及碳化硅mosfet器件 |
| CN111223937B (zh) * | 2020-01-17 | 2021-04-23 | 电子科技大学 | 一种具有集成续流二极管的GaN纵向场效应晶体管 |
| CN112420694B (zh) * | 2020-11-06 | 2023-06-23 | 电子科技大学 | 集成反向肖特基续流二极管的可逆导碳化硅jfet功率器件 |
| CN113130627B (zh) * | 2021-04-13 | 2022-08-23 | 电子科技大学 | 一种集成沟道二极管的碳化硅鳍状栅mosfet |
| CN113471290B (zh) * | 2021-06-18 | 2023-08-04 | 电子科技大学 | 隧穿辅助导通的硅/碳化硅异质结mosfet功率器件 |
| CN114242779B (zh) * | 2022-02-24 | 2022-05-10 | 成都功成半导体有限公司 | 一种带有沟槽的碳化硅积累态mosfet |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003188370A (ja) * | 2001-12-20 | 2003-07-04 | Sanyo Electric Co Ltd | 炭化珪素半導体素子 |
| US9024330B2 (en) * | 2013-02-15 | 2015-05-05 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device and manufacturing method thereof |
| CN106796956A (zh) * | 2015-01-16 | 2017-05-31 | 富士电机株式会社 | 碳化硅半导体装置及碳化硅半导体装置的制造方法 |
| CN108183131A (zh) * | 2017-12-05 | 2018-06-19 | 中国电子科技集团公司第五十五研究所 | 一种集成sbd结构的单侧mos型器件制备方法 |
| US10141410B2 (en) * | 2016-01-12 | 2018-11-27 | Kabushiki Kaisha Toshiba | Semiconductor device, method for manufacturing semiconductor device, inverter circuit, driving device, vehicle and elevator |
| CN109192772A (zh) * | 2018-08-29 | 2019-01-11 | 电子科技大学 | 一种沟槽型绝缘栅双极晶体管及其制备方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104617136A (zh) * | 2015-01-08 | 2015-05-13 | 山东大学 | 4h-碳化硅基n沟道积累型高压绝缘栅双极晶体管 |
| CN109148566B (zh) * | 2018-08-28 | 2020-11-13 | 电子科技大学 | 碳化硅mosfet器件及其制造方法 |
-
2019
- 2019-01-31 CN CN201910098714.3A patent/CN109904155B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003188370A (ja) * | 2001-12-20 | 2003-07-04 | Sanyo Electric Co Ltd | 炭化珪素半導体素子 |
| US9024330B2 (en) * | 2013-02-15 | 2015-05-05 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device and manufacturing method thereof |
| CN106796956A (zh) * | 2015-01-16 | 2017-05-31 | 富士电机株式会社 | 碳化硅半导体装置及碳化硅半导体装置的制造方法 |
| US10141410B2 (en) * | 2016-01-12 | 2018-11-27 | Kabushiki Kaisha Toshiba | Semiconductor device, method for manufacturing semiconductor device, inverter circuit, driving device, vehicle and elevator |
| CN108183131A (zh) * | 2017-12-05 | 2018-06-19 | 中国电子科技集团公司第五十五研究所 | 一种集成sbd结构的单侧mos型器件制备方法 |
| CN109192772A (zh) * | 2018-08-29 | 2019-01-11 | 电子科技大学 | 一种沟槽型绝缘栅双极晶体管及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109904155A (zh) | 2019-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109904155B (zh) | 一种集成高速反向续流二极管的碳化硅mosfet器件 | |
| CN112420694B (zh) | 集成反向肖特基续流二极管的可逆导碳化硅jfet功率器件 | |
| CN108389902B (zh) | 一种含有背面槽栅的逆导型igbt | |
| CN113130627B (zh) | 一种集成沟道二极管的碳化硅鳍状栅mosfet | |
| CN113471290B (zh) | 隧穿辅助导通的硅/碳化硅异质结mosfet功率器件 | |
| JP5753814B2 (ja) | ダイオード、半導体装置およびｍｏｓｆｅｔ | |
| CN109119419B (zh) | 一种集成肖特基续流二极管碳化硅槽栅mosfet | |
| CN109860171B (zh) | 集成高速反向续流二极管的双极型碳化硅半导体功率器件 | |
| CN109103186B (zh) | 一种集成异质结续流二极管碳化硅槽栅mosfet | |
| CN104538446A (zh) | 一种双向mos型器件及其制造方法 | |
| CN108899370A (zh) | 集成电阻区的vdmos器件 | |
| WO2020151088A1 (zh) | 一种极低反向恢复电荷超结功率vdmos | |
| JP2013051345A (ja) | ダイオード、半導体装置およびｍｏｓｆｅｔ | |
| CN115295547A (zh) | 一种低损耗可逆导的碳化硅场效应功率晶体管器件 | |
| CN105993076A (zh) | 一种双向mos型器件及其制造方法 | |
| CN117497579B (zh) | 碳化硅igbt的结构、制造方法及电子设备 | |
| CN113675270A (zh) | 一种具有逆向导通能力的GaN RC-HEMT | |
| CN117497601A (zh) | 平面型碳化硅晶体管的结构、制造方法及电子设备 | |
| CN109065629B (zh) | 一种槽栅超结器件 | |
| CN111341850A (zh) | 一种GaN纵向逆导结场效应管 | |
| CN103441151A (zh) | 一种低正向压降的二极管 | |
| CN114551586B (zh) | 集成栅控二极管的碳化硅分离栅mosfet元胞及制备方法 | |
| Yang et al. | Effects of p-type Islands Configuration on the Electrical Characteristics of the 4H-SiC Trench MOSFETs with Integrated Schottky Barrier Diode | |
| CN113054016B (zh) | 一种碳化硅mosfet器件的元胞结构及功率半导体器件 | |
| CN111223937B (zh) | 一种具有集成续流二极管的GaN纵向场效应晶体管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20240313 Address after: 614000 No.3, Nanxin East Road, high tech Zone, Leshan City, Sichuan Province Patentee after: LESHAN SHARE ELECTRONIC Co.,Ltd. Country or region after: China Address before: 611731, No. 2006, West Avenue, Chengdu hi tech Zone (West District, Sichuan) Patentee before: University of Electronic Science and Technology of China Country or region before: China |