DE102019216654A1 - Siliziumcarbid-Halbleitervorrichtung und Leistungsumwandlungseinrichtung - Google Patents

Siliziumcarbid-Halbleitervorrichtung und Leistungsumwandlungseinrichtung Download PDF

Info

Publication number
DE102019216654A1
DE102019216654A1 DE102019216654.7A DE102019216654A DE102019216654A1 DE 102019216654 A1 DE102019216654 A1 DE 102019216654A1 DE 102019216654 A DE102019216654 A DE 102019216654A DE 102019216654 A1 DE102019216654 A1 DE 102019216654A1
Authority
DE
Germany
Prior art keywords
region
contact
area
semiconductor layer
well
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102019216654.7A
Other languages
English (en)
Inventor
Kazuya ISHIBASHI
Atsushi Narazaki
Yasuhiro Kagawa
Kensuke TAGUCHI
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102019216654A1 publication Critical patent/DE102019216654A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0865—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0882—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Eine Driftschicht (21) enthält Störstellen eines ersten Leitfähigkeitstyps. Ein Wannenbereich (22) enthält Störstellen eines zweiten Leitfähigkeitstyps. Ein Sourcebereich (23) ist auf dem Wannenbereich (22) vorgesehen und enthält die Störstellen eines ersten Leitfähigkeitstyps. Ein Wannenkontaktbereich (24) ist mit dem Wannenbereich (22) in Kontakt, enthält die Störstellen eines zweiten Leitfähigkeitstyps und weist eine Störstellenkonzentration auf der zweiten Oberfläche auf, die höher als die Störstellenkonzentration auf der zweiten Oberfläche im Wannenbereich (22) ist. Eine Gateelektrode (42) ist auf einem Gate-Isolierfilm (41) vorgesehen. Eine Schottky-Elektrode (51) ist mit der Driftschicht (21) in Kontakt. Eine ohmsche Sourceelektrode (52) ist mit dem Sourcebereich (23) in Kontakt. Ein Widerstand (53) ist mit dem Wannenkontaktbereich (24) in Kontakt und hat einen höheren Widerstandswert pro Einheitsfläche als die ohmsche Sourceelektrode (52).

Description

  • HINTERGRUND DER ERFINDUNG
  • Gebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich auf eine Siliziumcarbid-Halbleitervorrichtung und eine Leistungsumwandlungseinrichtung, insbesondere auf eine Siliziumcarbid-Halbleitervorrichtung mit einer Gateelektrode und einer Schottky-Elektrode und eine Leistungsumwandlungseinrichtung, die die Siliziumcarbid-Halbleitervorrichtung enthält.
  • Beschreibung des allgemeinen Stands der Technik
  • WO 2014/038110 offenbart einen Metall-Oxid-Halbleiter-Feldeffekttransistor (MOSFET), der eine Schottky-Barrierendiode (SBD) enthält. Der MOSFET enthält eine aus Siliziumcarbid (SiC) bestehende Halbleiterschicht. Die Halbleiterschicht umfasst eine Driftschicht vom n-Typ, einen Wannenbereich vom p-Typ, einen Wannenkontaktbereich vom p-Typ und einen Sourcebereich vom n-Typ. Die ohmsche Sourceelektrode ist mit jedem des Sourcebereichs und des Wannenkontaktbereichs in Kontakt.
  • Zur Zeit eines Freilaufbetriebs des MOSFET arbeitet nicht nur die SBD, sondern arbeitet auch eine parasitäre Diode, die einen p-n-Übergang zwischen dem Wannenbereich und dem Driftbereich enthält. Zu dieser Zeit werden Minoritätsladungsträger aus dem Wannenbereich in die Driftschicht injiziert. Wenn die Minoritätsladungsträger rekombinieren, können Stapelfehler von SiC-Kristallen wachsen. Aufgrund dieser Stapelfehler kann sich eine Vorrichtungsleistung verschlechtern.
  • ZUSAMMENFASSUNG
  • Die vorliegende Erfindung wird gemacht, um die beschriebenen Probleme zu lösen, und eine Aufgabe der vorliegenden Erfindung besteht darin, eine Halbleitervorrichtung vorzusehen, die imstande ist, eine durch Stapelfehler von SiC-Kristallen hervorgerufene Verschlechterung einer Vorrichtungsleistung zu verhindern.
  • Eine Siliziumcarbid-Halbleitervorrichtung gemäß einem Aspekt der vorliegenden Erfindung umfasst ein Halbleitersubstrat, eine Drainelektrode, eine Halbleiterschicht, einen Gate-Isolierfilm, eine Gateelektrode, eine Schottky-Elektrode, eine ohmsche Sourceelektrode, einen Widerstand und eine Sourceelektrode. Das Halbleitersubstrat weist eine erste Substratoberfläche und eine der ersten Substratoberfläche entgegengesetzte zweite Substratoberfläche auf und enthält Störstellen eines ersten Leitfähigkeitstyps. Die Drainelektrode ist auf der ersten Substratoberfläche des Halbleitersubstrats vorgesehen. Die Halbleiterschicht weist eine erste Oberfläche auf der zweiten Substratoberfläche des Halbleitersubstrats und eine der ersten Oberfläche entgegengesetzte zweite Oberfläche auf und besteht zumindest teilweise aus Siliziumcarbid. Die Halbleiterschicht umfasst eine Driftschicht, einen Wannenbereich, einen Sourcebereich und einen Wannenkontaktbereich. Die Driftschicht ist auf der zweiten Substratoberfläche des Halbleitersubstrats vorgesehen, bildet teilweise die zweite Oberfläche der Halbleiterschicht und enthält die Störstellen des ersten Leitfähigkeitstyps. Der Wannenbereich ist in der Driftschicht vorgesehen, bildet teilweise die zweite Oberfläche der Halbleiterschicht und enthält Störstellen eines zweiten Leitfähigkeitstyps, die von den Störstellen eines ersten Leitfähigkeitstyps verschieden sind. Der Sourcebereich ist auf dem Wannenbereich vorgesehen, ist durch den Wannenbereich von der Driftschicht getrennt, bildet teilweise die zweite Oberfläche der Halbleiterschicht und enthält die Störstellen eines ersten Leitfähigkeitstyps. Der Wannenkontaktbereich ist mit dem Wannenbereich in Kontakt, bildet teilweise die zweite Oberfläche der Halbleiterschicht, enthält die Störstellen eines zweiten Leitfähigkeitstyps und weist eine Störstellenkonzentration auf der zweiten Oberfläche auf, die höher als die Störstellenkonzentration auf der zweiten Oberfläche im Wannenbereich ist. Der Gate-Isolierfilm bedeckt den Wannenbereich zwischen dem Sourcebereich und der Driftschicht. Die Gateelektrode ist auf dem Gate-Isolierfilm vorgesehen. Die Schottky-Elektrode ist mit der Driftschicht in Kontakt. Die ohmsche Sourceelektrode ist in Kontakt mit dem Sourcebereich auf der zweiten Oberfläche der Halbleiterschicht. Der Widerstand ist in Kontakt mit dem Wannenkontaktbereich auf der zweiten Oberfläche der Halbleiterschicht und weist einen höheren Widerstandswert pro Einheitsfläche als die ohmsche Sourceelektrode auf. Die Sourceelektrode ist mit jeder der Schottky-Elektrode, der ohmschen Sourceelektrode und dem Widerstand elektrisch verbunden.
  • Entsprechend einer Siliziumcarbid-Halbleitervorrichtung gemäß einem Aspekt der vorliegenden Erfindung ist ein Widerstand in Kontakt mit dem Wannenkontaktbereich vorgesehen. Der elektrische Widerstandswert des Widerstands reduziert die Menge von Minoritätsladungsträgern, die zur Zeit eines Freilaufbetriebs der Siliziumcarbid-Halbleitervorrichtung durch den Wannenkontaktbereich in die Driftschicht injiziert werden. Folglich wird ein Wachstum von Stapelfehlern von Siliziumcarbid-Kristallen aufgrund einer Rekombination von Minoritätsladungsträgern reduziert. Daher ist es möglich, eine Verschlechterung einer Vorrichtungsleistung aufgrund der Stapelfehler von Siliziumcarbid-Kristallen zu reduzieren.
  • Diese und andere Aufgaben, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden aus der folgenden detaillierten Beschreibung der vorliegenden Erfindung ersichtlicher werden, wenn sie in Verbindung mit den beiliegenden Zeichnungen vorgenommen wird.
  • Figurenliste
    • 1 ist eine partielle Querschnittsansicht, die eine Konfiguration einer Siliziumcarbid-Halbleitervorrichtung in einer ersten bevorzugten Ausführungsform der vorliegenden Erfindung schematisch veranschaulicht;
    • 2 ist eine Draufsicht, die eine Konfiguration einer Halbleiterschicht in einem Kontaktbereich der Siliziumcarbid-Halbleitervorrichtung in 1 schematisch veranschaulicht;
    • 3 ist eine partielle Querschnittsansicht, die eine Konfiguration einer Siliziumcarbid-Halbleitervorrichtung eines Vergleichsbeispiels veranschaulicht;
    • 4 ist eine grafische Darstellung, die eine Beziehung zwischen der angelegten Spannung und der Freilauf-Stromdichte zur Zeit eines Freilaufbetriebs schematisch veranschaulicht;
    • 5 ist eine Draufsicht, die ein modifiziertes Beispiel in 2 veranschaulicht;
    • 6 ist eine partielle Querschnittsansicht, die eine Konfiguration einer Siliziumcarbid-Halbleitervorrichtung in einer zweiten bevorzugten Ausführungsform der vorliegenden Erfindung schematisch veranschaulicht;
    • 7 ist eine Draufsicht, die eine Konfiguration einer Halbleiterschicht in einem Kontaktbereich der Siliziumcarbid-Halbleitervorrichtung in 6 schematisch veranschaulicht;
    • 8 ist eine Draufsicht, die ein modifiziertes Beispiel in 7 veranschaulicht;
    • 9 ist eine Draufsicht, die eine Konfiguration einer Halbleiterschicht in einem Kontaktbereich einer Siliziumcarbid-Halbleitervorrichtung in einer dritten bevorzugten Ausführungsform der vorliegenden Erfindung schematisch veranschaulicht;
    • 10 ist eine Draufsicht, die ein modifiziertes Beispiel in 9 veranschaulicht; und
    • 11 ist ein Blockdiagramm, das eine Konfiguration einer Leistungsumwandlungseinrichtung in einer vierten bevorzugten Ausführungsform der vorliegenden Erfindung schematisch veranschaulicht.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Unter Bezugnahme auf die Zeichnungen werden im Folgenden bevorzugte Ausführungsformen der vorliegenden Erfindung beschrieben. In den folgenden Zeichnungen werden die gleichen oder entsprechenden Teile mit den gleichen Bezugsziffern bezeichnet, und deren Beschreibung wird nicht immer wiederholt. Es sollte besonders erwähnt werden, dass das Suffix bzw. die Endung „JOU (in Japanisch)“ (entsprechend der Präposition „auf“), das in Kombination mit einem Namen eines Bauteils verwendet wird, einen direkten oder indirekten Kontakt zwischen dem Bauteil und einem anderen Bauteil meint und keine Aufwärts-Richtung meint.
  • <Erste bevorzugte Ausführungsform>
  • (Überblick)
  • 1 ist eine partielle Querschnittsansicht, die eine Konfiguration eines MOSFET 91 (Siliziumcarbid-Halbleitervorrichtung) in einer ersten bevorzugten Ausführungsform schematisch veranschaulicht. Der MOSFET 91 umfasst ein Halbleitersubstrat 10, eine Drainelektrode 30, eine Halbleiterschicht 20, einen Gate-Isolierfilm 41, eine Gateelektrode 42, eine Schottky-Elektrode 51, eine ohmsche Sourceelektrode 52, einen Widerstand 53 und eine Sourceelektrode 60.
  • Das Halbleitersubstrat 10 weist eine untere Substratoberfläche (erste Substratoberfläche) und eine obere Substratoberfläche (der ersten Substratoberfläche entgegengesetzte zweite Substratoberfläche) auf und enthält Störstellen vom n-Typ (erster Leitfähigkeitstyp). Die Drainelektrode 30 ist auf einer unteren Substratoberfläche des Halbleitersubstrats 10 vorgesehen.
  • Auf der oberen Substratoberfläche des Halbleitersubstrats 10 weist die Halbleiterschicht 20 eine untere Oberfläche (erste Oberfläche) und eine obere Oberfläche (eine der ersten Oberfläche entgegengesetzte zweite Oberfläche) auf und besteht zumindest teilweise aus Siliziumcarbid (SiC). Die Halbleiterschicht 20 umfasst eine Driftschicht 21, einen Wannenbereich 22, einen Sourcebereich 23 und einen Wannenkontaktbereich 24. Die Driftschicht 21 ist auf der oberen Substratoberfläche des Halbleitersubstrats 10 vorgesehen, bildet teilweise die obere Oberfläche der Halbleiterschicht 20 und enthält Störstellen vom n-Typ. Der Wannenbereich 22 ist auf der Driftschicht 21 vorgesehen, bildet teilweise die obere Oberfläche der Halbleiterschicht 20 und enthält Störstellen vom p-Typ (vom ersten Leitfähigkeitstyp verschiedener zweiter Leitfähigkeitstyp). Der Sourcebereich 23 ist auf dem Wannenbereich 22 vorgesehen, ist durch den Wannenbereich 22 von der Driftschicht 21 getrennt, bildet teilweise die obere Oberfläche der Halbleiterschicht 20 und enthält Störstellen vom n-Typ. Der Wannenkontaktbereich 24 ist mit dem Wannenbereich 22 in Kontakt, bildet die obere Oberfläche der Halbleiterschicht 20, enthält Störstellen vom p-Typ und weist eine Störstellenkonzentration auf der oberen Oberfläche der Halbleiterschicht 20 auf, die höher als die Störstellenkonzentration auf der oberen Oberfläche der Halbleiterschicht 20 im Wannenbereich 22 ist.
  • Der Gate-Isolierfilm 41 bedeckt den Wannenbereich 22 zwischen dem Sourcebereich 23 und der Driftschicht 21. Die Gateelektrode 42 ist auf dem Gate-Isolierfilm 41 vorgesehen. Die Schottky-Elektrode 51 ist mit der Driftschicht 21 in Kontakt. Die ohmsche Sourceelektrode 52 ist mit dem Sourcebereich 23 auf der oberen Oberfläche der Halbleiterschicht 20 in Kontakt. Der Widerstand 53 ist mit dem Wannenkontaktbereich 24 auf der oberen Oberfläche der Halbleiterschicht 20 in Kontakt und hat einen höheren Widerstandswert pro Einheitsfläche als die ohmsche Sourceelektrode 52. Die Sourceelektrode 60 ist mit jeder der Schottky-Elektrode 51, der ohmschen Elektrode 52 und dem Widerstand 53 elektrisch verbunden.
  • Gemäß der vorliegenden bevorzugten Ausführungsform ist der Widerstand 53 in Kontakt mit dem Wannenkontaktbereich 24 auf der oberen Oberfläche der Halbleiterschicht 20 vorgesehen. Der elektrische Widerstandswert des Widerstands 53 reduziert die Menge von Minoritätsladungsträgern, die zur Zeit eines Freilaufbetriebs des MOSFET 91 durch den Wannenkontaktbereich 24 in die Driftschicht 21 injiziert werden. Folglich wird ein Wachstum von Stapelfehlern von SiC-Kristallen aufgrund einer Rekombination von Minoritätsladungsträgern reduziert. Deshalb ist es möglich, eine Verschlechterung einer Vorrichtungsleistung aufgrund der Stapelfehler von SiC-Kristallen zu reduzieren.
  • (Details)
  • Details der Konfiguration des MOSFET 91 (1) können sich mit der Beschreibung des obigen Überblicks teilweise überschneiden, werden aber im Folgenden beschrieben.
  • Das Halbleitersubstrat 10 enthält Störstellen vom n-Typ. Das Halbleitersubstrat 10 ist typischerweise ein einkristallines SiC-Substrat. Die Drainelektrode 30 ist auf einer unteren Substratoberfläche des Halbleitersubstrats 10 vorgesehen. Die Drainelektrode 30 kann eine ohmsche Elektrodenschicht 31, die mit der unteren Substratoberfläche des Halbleitersubstrats 10 ohmsch verbunden ist, und eine schützende Elektrodenschicht 32 in Kontakt mit der ohmschen Elektrodenschicht 31 umfassen.
  • Die Halbleiterschicht 20 besteht zumindest teilweise aus SiC. Typischerweise besteht die gesamte Halbleiterschicht 20 aus SiC, und in diesem Fall ist die Halbleiterschicht 20 eine SiC-Schicht. Die Halbleiterschicht 20 umfasst eine Driftschicht 21, einen Wannenbereich 22, einen Sourcebereich 23 und einen Wannenkontaktbereich 24. Die Halbleiterschicht 20 umfasst als planares Layout einen Kontaktbereich C1 und einen von diesem verschiedenen Bereich.
  • Die Driftschicht 21 ist auf der oberen Substratoberfläche des Halbleitersubstrats 10 vorgesehen und ist typischerweise eine auf der oberen Substratoberfläche des Halbleitersubstrats 10 vorgesehene epitaktische Schicht. Die Driftschicht 21 bildet teilweise die obere Oberfläche der Halbleiterschicht 20. Die Driftschicht 21 enthält Störstellen vom n-Typ. Die Störstellenkonzentration der Driftschicht 21 ist vorzugsweise niedriger als die Störstellenkonzentration des Halbleitersubstrats 10.
  • Der Wannenbereich 22 ist auf der Driftschicht 21 vorgesehen und bildet teilweise die obere Oberfläche der Halbleiterschicht 20. Der Wannenbereich 22 enthält Störstellen vom p-Typ. Der Sourcebereich 23 ist auf dem Wannenbereich 22 vorgesehen, ist durch den Wannenbereich 22 von der Driftschicht 21 getrennt und bildet teilweise die obere Oberfläche der Halbleiterschicht 20. Der Sourcebereich 23 enthält Störstellen vom n-Typ.
  • Der Wannenkontaktbereich 24 ist im Kontaktbereich C1 mit dem Wannenbereich 22 in Kontakt und bildet teilweise die obere Oberfläche der Halbleiterschicht 20. Der Wannenkontaktbereich 24 enthält Störstellen vom p-Typ und weist eine Störstellenkonzentration auf der oberen Oberfläche der Halbleiterschicht 20 auf, die höher als die Störstellenkonzentration auf der oberen Oberfläche der Halbleiterschicht 20 im Wannenbereich 22 ist. Mit anderen Worten ist die Störstellenkonzentration auf der oberen Oberfläche der Halbleiterschicht 20 auf dem Wannenkontaktbereich 24 höher als auf dem Wannenbereich 22. Typischerweise beträgt die Störstellenkonzentration an der oberen Oberfläche der Halbleiterschicht 20 nicht mehr als ein bestimmter Schwellenwert auf dem Wannenbereich 22 und ist auf dem Wannenkontaktbereich 24 höher als dieser Schwellenwert. Unter Berücksichtigung der gesamten Störstellenkonzentration jedes Bereichs ist die maximale Störstellenkonzentration des Wannenkontaktbereichs 24 höher als die maximale Störstellenkonzentration des Wannenbereichs 22, und typischerweise ist die minimale Störstellenkonzentration des Wannenkontaktbereichs 24 höher als die maximale Störstellenkonzentration des Wannenbereichs 22. Die Störstellenkonzentration des Wannenbereichs 22 muss in einem Maße hoch sein, um einen Punch-Through-Durchbruch in Abhängigkeit von der Störstellenkonzentration der Driftschicht 21 zu verhindern, und beträgt zum Beispiel 1 ×1016/cm3 oder mehr und 1 × 1019/cm3 oder weniger.
  • Der Gate-Isolierfilm 41 bedeckt den Wannenbereich 22 zwischen dem Sourcebereich 23 und der Driftschicht 21 auf der oberen Oberfläche der Halbleiterschicht 20. Der Gate-Isolierfilm 41 ist vorzugsweise ein Oxidfilm. Die Gateelektrode 42 ist auf dem Gate-Isolierfilm 41 vorgesehen. Die Gateelektrode 42 liegt über den Gate-Isolierfilm 41 einem Teil des Wannenbereichs 22 gegenüber, wodurch ein Kanal des MOSFET ausgebildet wird. Der Zwischenschicht-Isolierfilm 43 isoliert die Gateelektrode 42 elektrisch von der Sourceelektrode 60, indem er die Gateelektrode 42 auf dem Gate-Isolierfilm 41 bedeckt. Der Gate-Isolierfilm 41 und der Zwischenschicht-Isolierfilm 43 weisen auf dem Kontaktbereich C1 eine Öffnung (Kontaktloch) auf.
  • Die Schottky-Elektrode 51 ist im Kontaktbereich C1 mit der Driftschicht 21 auf der oberen Oberfläche der Halbleiterschicht 20 in Kontakt. Folglich ist der MOSFET 91 mit der SBD versehen. Wenn die Driftschicht 21 Störstellen vom n-Typ enthält, besteht die Schottky-Elektrode 51 vorzugsweise aus einem Metall wie etwa Ti, Mo, Ni, Au, Pt oder Cu. Es sollte besonders erwähnt werden, dass als ein modifiziertes Beispiel, wenn die Driftschicht 21 Störstellen vom p-Typ enthält, die Schottky-Elektrode 51 vorzugsweise aus einem Metall wie etwa Au, Cu oder Ni besteht.
  • Die ohmsche Sourceelektrode 52 ist im Kontaktbereich C1 mit dem Sourcebereich 23 auf der oberen Oberfläche der Halbleiterschicht 20 in Kontakt. Die ohmsche Sourceelektrode 52 kann vom Wannenkontaktbereich 24 getrennt sein. Die ohmsche Sourceelektrode 52 besteht vorzugsweise aus einem Silicid wie etwa NiSi, TiSi, PtSi, CoSi oder MoSi.
  • Der Widerstand 53 ist mit dem Wannenkontaktbereich 24 auf der oberen Oberfläche der Halbleiterschicht 20 in Kontakt. Mit anderen Worten bedeckt der Widerstand 53 den Wannenkontaktbereich 24 auf der Oberfläche der Halbleiterschicht 20. Der Widerstand 53 weist einen Widerstandswert pro Einheitsfläche auf, der höher als derjenige der ohmschen Sourceelektrode 52 ist. Der Widerstand 53 besteht aus einem Halbleiter oder einem Leiter und hat einen Widerstandswert pro Einheitsfläche, der niedriger als derjenige jedes des Gate-Isolierfilms 41 und des Zwischenschicht-Isolierfilms 43 ist. Es sollte besonders erwähnt werden, dass der Widerstandswert pro Einheitsfläche einen Widerstand eines elektrischen Pfads entlang der Dickenrichtung (Richtung senkrecht zur oberen Oberfläche der Halbleiterschicht 20) pro Einheitsfläche auf der oberen Oberfläche der Halbleiterschicht 20 meint. Der Widerstandswert pro Einheitsfläche kann durch das Produkt des spezifischen Widerstands und der Dicke berechnet werden. Der spezifische Widerstand des Widerstands 53 ist vorzugsweise höher als der spezifische Widerstand der ohmschen Sourceelektrode 52. Außerdem ist der spezifische Widerstand des Widerstands 53 vorzugsweise höher als derjenige der Sourceelektrode 60. Der Widerstand 53 besteht vorzugsweise aus Polysilizium. Das Polysilizium kann zum Einstellen des spezifischen Widerstands mit leitfähigen Störstellen (Donatoren oder Akzeptoren) dotiert sein.
  • Die Sourceelektrode 60 ist mit jeder der Schottky-Elektrode 51, der ohmschen Sourceelektrode 52 und dem Widerstand 53 elektrisch verbunden. Zu diesem Zweck kann die Sourceelektrode 60 mit jeder der Schottky-Elektrode 51, der ohmschen Sourceelektrode 52 und dem Widerstand 53 in Kontakt sein. Die Sourceelektrode 60 kann ein Aluminium-(Al)-Atom enthalten und besteht zum Beispiel aus Al oder einer Al-Legierung. Die Al-Legierung ist zum Beispiel eine Aluminiumsilizium-(AlSi)-Legierung.
  • Im MOSFET 91 ist die in 1 veranschaulichte Zellenstruktur periodisch angeordnet. Daher sind in einer Querschnittsansicht (1) die Wannenbereiche 22 periodisch angeordnet, und aus der Driftschicht 21 bestehende Trennbereiche D1 und D2 sind auf der Oberfläche der Halbleiterschicht 20 zwischen den Wannenbereichen 22 vorgesehen. Der Trennbereich D1 ist außerhalb des Kontaktbereichs C1 gelegen und ist ein Bereich, durch den Strom über den Kanal des MOSFET 91 fließt, wenn der MOSFET 91 im Ein-Zustand ist. Der Trennbereich D2 ist innerhalb des Kontaktbereichs C1 gelegen und ist ein Bereich, durch den der Strom der durch die Schottky-Elektrode 51 gebildeten SBD fließt, wenn der MOSFET 91 im Freilaufbetrieb ist. Es sollte besonders erwähnt werden, dass, wenn der MOSFET 91 im Freilaufbetrieb ist, nicht nur die SBD, sondern auch eine parasitäre Diode (eine Pin-Diode, die durch den Wannenbereich 22 und die Driftschicht 21 gebildet wird) arbeiten kann.
  • 2 ist eine Draufsicht, die eine Konfiguration der Halbleiterschicht 20 (1) im Kontaktbereich C1 (1) schematisch veranschaulicht. In der vorliegenden bevorzugten Ausführungsform ist die Zellenstruktur ein Maschentyp, und dementsprechend hat der Kontaktbereich C1 eine viereckige Form.
  • 3 ist eine partielle Querschnittsansicht, die eine Konfiguration eines MOSFET 90 eines Vergleichsbeispiels (Siliziumcarbid-Halbleitervorrichtung) veranschaulicht. In dem MOSFET 90 ist der Widerstand 53 (1) nicht vorgesehen, und die ohmsche Sourceelektrode 52 erstreckt sich über den Wannenkontaktbereich 24.
  • 4 ist eine grafische Darstellung, die eine Beziehung zwischen der angelegten Spannung und der Freilauf-Stromdichte zur Zeit eines Freilaufbetriebs schematisch veranschaulicht. In 4 veranschaulicht (a) ein Beispiel von Charakteristiken einer Pin-Diode des MOSFET 90 des Vergleichsbeispiels (3), veranschaulicht (b) ein Beispiel von Charakteristiken der Pin-Diode des MOSFET 91 (1) der vorliegenden bevorzugten Ausführungsform und veranschaulicht (c) ein Beispiel einer Charakteristik einer SBD des MOSFET 90 und des MOSFET 91. Die Stromdichte ist in (b) niedriger als in (a). Das heißt, die durch die Pin-Diode fließende Freilauf-Stromdichte wird in der vorliegenden bevorzugten Ausführungsform mehr reduziert als im Vergleichsbeispiel. Folglich ist der Betrag von Minoritätsladungsträgern, die aufgrund des Betriebs der Pin-Diode in die Driftschicht 21 injiziert werden, reduziert.
  • Gemäß der vorliegenden bevorzugten Ausführungsform ist der Widerstand 53 in Kontakt mit dem Wannenkontaktbereich 24 auf der oberen Oberfläche der Halbleiterschicht 20 vorgesehen. Folglich reduziert der elektrische Widerstandswert des Widerstands 53 die Menge von Minoritätsladungsträgern, die zur Zeit eines Freilaufbetriebs des MOSFET 91 durch den Wannenkontaktbereich 24 in die Driftschicht 21 injiziert werden. Folglich wird ein Wachstum von Stapelfehlern von SiC-Kristallen aufgrund einer Rekombination von Minoritätsladungsträgern reduziert. Deshalb ist es möglich, eine Verschlechterung einer Vorrichtungsleistung aufgrund der Stapelfehler von SiC-Kristallen zu reduzieren.
  • Darüber hinaus wird der Bipolarstrom, der in die Pin-Diode fließt, die eine parasitäre Diode des MOSFET 91 ist, reduziert, und der in die von der Schottky-Elektrode 51 gebildete SBD und die Driftschicht 21 fließende unipolare Strom wird in einem weiten Bereich einer angelegten Spannung hoch gehalten. Folglich kann ein Erholungsverlust aufgrund des Bipolarbetriebs reduziert werden.
  • Falls der Widerstand 53 aus Polysilizium besteht, kann dessen spezifischer Widerstand durch Einstellen der Störstellenkonzentration einfach gesteuert werden. Außerdem ist die Steuerung der Dicke in einem weiten Bereich ebenfalls verhältnismäßig einfach. Deshalb kann der Widerstandswert pro Einheitsfläche des Widerstands 53 leicht gesteuert werden.
  • Wenn die Sourceelektrode 60 Al-Atome enthält und der Wannenkontaktbereich 24 aus SiC besteht, dient der zwischen ihnen angeordnete und aus Polysilizium bestehende Widerstand 53 als Barriere, die das Auftreten von Al-Spitzen im Wannenkontaktbereich 24 hemmt. Somit kann eine Verschlechterung einer Vorrichtungsleistung weiter reduziert werden.
  • Die ohmsche Sourceelektrode 52 kann vom Wannenkontaktbereich 24 getrennt sein. In diesem Fall kann das Auftreten eines über die ohmsche Sourceelektrode 52 im Wannenkontaktbereich 24 fließenden Stroms vermieden werden. Folglich wird die Menge von Minoritätsladungsträgern, die zur Zeit eines Freilaufbetriebs des MOSFET 91 über den Wannenkontaktbereich 24 in die Driftschicht 21 injiziert werden, weiter reduziert.
  • (Modifiziertes Beispiel)
  • Es sollte besonders erwähnt werden, dass die Zellenstruktur nicht auf einen Maschentyp beschränkt ist und beispielsweise ein Streifentyp sein kann. 5 ist eine Draufsicht, die eine Konfiguration der Halbleiterschicht 20 (1) im Kontaktbereich C1S im Fall eines modifizierten Beispiels mit einer Zellenstruktur vom Streifentyp, statt des Maschentyps, schematisch veranschaulicht. In der oben beschriebenen vorliegenden bevorzugten Ausführungsform ist der Kontaktbereich C1 (1) in jeder der longitudinalen Richtung und der lateralen Richtung im planaren Layout (2) wiederholt angeordnet. Im modifizierten Beispiel erstreckt sich im planaren Layout (5) ein den Kontaktbereich C1 ersetzender Kontaktbereich C1S in der longitudinalen Richtung und ist in der lateralen Richtung wiederholt angeordnet. Der gleiche Effekt wie der oben beschriebene Effekt kann auch durch das vorliegende modifizierte Beispiel erhalten werden.
  • <Zweite bevorzugte Ausführungsform>
  • (Überblick)
  • 6 ist eine partielle Querschnittsansicht, die eine Konfiguration eines MOSFET 92 (Siliziumcarbid-Halbleitervorrichtung) in einer zweiten bevorzugten Ausführungsform schematisch veranschaulicht. 7 ist eine Draufsicht, die eine Konfiguration der Halbleiterschicht 20 (6) im Kontaktbereich C2 (6) schematisch veranschaulicht. Der MOSFET 92 umfasst ein Halbleitersubstrat 10, eine Drainelektrode 30, eine Halbleiterschicht 20, einen Gate-Isolierfilm 41, eine Gateelektrode 42, eine Schottky-Elektrode 51, eine ohmsche Sourceelektrode 52 und eine Sourceelektrode 60.
  • Das Halbleitersubstrat 10 weist eine untere Substratoberfläche (erste Substratoberfläche) und eine obere Substratoberfläche (der ersten Substratoberfläche entgegengesetzte zweite Substratoberfläche) auf und enthält Störstellen vom n-Typ (erster Leitfähigkeitstyp). Die Drainelektrode 30 ist auf einer unteren Substratoberfläche des Halbleitersubstrats 10 vorgesehen.
  • Auf der oberen Substratoberfläche des Halbleitersubstrats 10 weist die Halbleiterschicht 20 eine untere Oberfläche (erste Oberfläche) und eine obere Oberfläche (eine der ersten Oberfläche entgegengesetzte zweite Oberfläche) auf und besteht zumindest teilweise aus Siliziumcarbid (SiC). Die Halbleiterschicht 20 umfasst eine Driftschicht 21, einen Wannenbereich 22, einen Sourcebereich 23 und einen Wannenkontaktbereich 24. Die Driftschicht 21 ist auf der oberen Substratoberfläche des Halbleitersubstrats 10 vorgesehen, bildet teilweise die obere Oberfläche der Halbleiterschicht 20 und enthält Störstellen vom n-Typ. Der Wannenbereich 22 ist auf der Driftschicht 21 vorgesehen, bildet teilweise die obere Oberfläche der Halbleiterschicht 20 und enthält Störstellen vom p-Typ (vom ersten Leitfähigkeitstyp verschiedener zweiter Leitfähigkeitstyp). Der Sourcebereich 23 ist auf dem Wannenbereich 22 vorgesehen, ist durch den Wannenbereich 22 von der Driftschicht 21 getrennt, bildet teilweise die obere Oberfläche der Halbleiterschicht 20 und enthält Störstellen vom n-Typ. Der Wannenkontaktbereich 24 ist mit dem Wannenbereich 22 in Kontakt, bildet teilweise die obere Oberfläche der Halbleiterschicht 20, enthält Störstellen vom p-Typ und weist eine Störstellenkonzentration auf der oberen Oberfläche der Halbleiterschicht 20 auf, die höher als die Störstellenkonzentration auf der oberen Oberfläche der Halbleiterschicht 20 im Wannenbereich 22 ist. Der Rand des Wannenbereichs 22 auf der oberen Oberfläche der Halbleiterschicht 20 umfasst einen Teilbereich in Kontakt mit dem Wannenkontaktbereich 24 und einen Teilbereich in Kontakt mit dem Sourcebereich 23.
  • Der Gate-Isolierfilm 41 bedeckt den Wannenbereich 22 zwischen dem Sourcebereich 23 und der Driftschicht 21. Die Gateelektrode 42 ist auf dem Gate-Isolierfilm 41 vorgesehen. Die Schottky-Elektrode 51 ist mit der Driftschicht 21 in Kontakt. Die ohmsche Sourceelektrode 52 ist mit zumindest dem Sourcebereich 23 auf der oberen Oberfläche der Halbleiterschicht 20 in Kontakt. Die Sourceelektrode 60 ist mit jeder der Schottky-Elektrode 51 und der ohmschen Sourceelektrode 52 elektrisch verbunden.
  • Gemäß der vorliegenden bevorzugten Ausführungsform umfasst der Rand des Wannenbereichs 22 auf der oberen Oberfläche der Halbleiterschicht 20 zusätzlich zu dem Teilbereich in Kontakt mit dem Wannenkontaktbereich 24 einen Teilbereich in Kontakt mit dem Sourcebereich 23. Folglich wird die Menge von Minoritätsladungsträgern reduziert, die zur Zeit eines Freilaufbetriebs des MOSFET 92 über den Wannenkontaktbereich 24 in die Driftschicht 21 injiziert werden. Somit wird ein Wachstum von Stapelfehlern von SiC-Kristallen aufgrund einer Rekombination von Minoritätsladungsträgern reduziert. Deshalb ist es möglich, eine Verschlechterung einer Vorrichtungsleistung aufgrund der Stapelfehler von SiC-Kristallen zu reduzieren.
  • (Details)
  • Details der Konfiguration des MOSFET 92 (6) können sich mit der Beschreibung des obigen Überblicks teilweise überschneiden, werden aber im Folgenden beschrieben.
  • Das Halbleitersubstrat 10 enthält Störstellen vom n-Typ. Das Halbleitersubstrat 10 ist typischerweise ein einkristallines SiC-Substrat. Die Drainelektrode 30 ist auf einer unteren Substratoberfläche des Halbleitersubstrats 10 vorgesehen. Die Drainelektrode 30 kann eine ohmsche Elektrodenschicht 31, die mit der unteren Substratoberfläche des Halbleitersubstrats 10 ohmsch verbunden ist, und eine schützende Elektrodenschicht 32 in Kontakt mit der ohmschen Elektrodenschicht 31 umfassen.
  • Die Halbleiterschicht 20 besteht zumindest teilweise aus SiC. Typischerweise besteht die gesamte Halbleiterschicht 20 aus SiC, und in diesem Fall ist die Halbleiterschicht 20 eine SiC-Schicht. Die Halbleiterschicht 20 umfasst eine Driftschicht 21, einen Wannenbereich 22, einen Sourcebereich 23 und einen Wannenkontaktbereich 24. Die Halbleiterschicht 20 umfasst als planares Layout einen Kontaktbereich C2 und einen von diesem verschiedenen Bereich.
  • Die Driftschicht 21 ist auf der oberen Substratoberfläche des Halbleitersubstrats 10 vorgesehen und ist typischerweise eine epitaktische Schicht, die auf der oberen Substratoberfläche des Halbleitersubstrats 10 vorgesehen ist. Die Driftschicht 21 bildet teilweise die obere Oberfläche der Halbleiterschicht 20. Die Driftschicht 21 enthält Störstellen vom n-Typ. Die Störstellenkonzentration der Driftschicht 21 ist vorzugsweise niedriger als die Störstellenkonzentration des Halbleitersubstrats 10.
  • Der Wannenbereich 22 ist auf der Driftschicht 21 vorgesehen und bildet teilweise die obere Oberfläche der Halbleiterschicht 20. Der Wannenbereich 22 enthält Störstellen vom p-Typ. Der Sourcebereich 23 ist auf dem Wannenbereich 22 vorgesehen, ist durch den Wannenbereich 22 von der Driftschicht 21 getrennt und bildet teilweise die obere Oberfläche der Halbleiterschicht 20.
  • Der Wannenkontaktbereich 24 ist im Kontaktbereich C2 mit dem Wannenbereich 22 in Kontakt und bildet teilweise die obere Oberfläche der Halbleiterschicht 20. Der Wannenkontaktbereich 24 enthält Störstellen vom p-Typ und hat eine Störstellenkonzentration auf der oberen Oberfläche der Halbleiterschicht 20, die höher als die Störstellenkonzentration auf der oberen Oberfläche der Halbleiterschicht 20 im Wannenbereich 22 ist. Mit anderen Worten ist die Störstellenkonzentration auf der oberen Oberfläche der Halbleiterschicht 20 auf dem Wannenkontaktbereich 24 höher als auf dem Wannenbereich 22. Typischerweise beträgt die Störstellenkonzentration an der oberen Oberfläche der Halbleiterschicht 20 auf dem Wannenbereich 22 nicht mehr als ein bestimmter Schwellenwert und ist auf dem Wannenkontaktbereich 24 höher als dieser Schwellenwert. Unter Berücksichtigung der gesamten Störstellenkonzentration jedes Bereichs ist die maximale Störstellenkonzentration des Wannenkontaktbereichs 24 höher als die maximale Störstellenkonzentration des Wannenbereichs 22, und typischerweise ist die minimale Störstellenkonzentration des Wannenkontaktbereichs 24 höher als die maximale Störstellenkonzentration des Wannenbereichs 22. Die Störstellenkonzentration des Wannenbereichs 22 muss in dem Maße hoch sein, so dass ein Punch-Through-Durchbruch in Abhängigkeit von der Störstellenkonzentration der Driftschicht 21 verhindert wird, und beträgt beispielsweise 1 × 1016/cm3 oder mehr und 1 × 1019/cm3 oder weniger.
  • Der Rand des Wannenkontaktbereichs 22 (der äußere Rand des Wannenbereichs 22 in 7) auf der oberen Oberfläche der Halbleiterschicht 20 umfasst einen Teilbereich in Kontakt mit dem Wannenkontaktbereich 24 und einen Teilbereich in Kontakt mit dem Sourcebereich 23. In der vorliegenden bevorzugten Ausführungsform umfasst auf der oberen Oberfläche der Halbleiterschicht 20 der Sourcebereich 23 einen vorragenden Teilbereich P2, der den Wannenkontaktbereich 24 so durchdringt, dass er den Wannenbereich 22 erreicht, wie in 7 veranschaulicht ist. Auf der oberen Oberfläche der Halbleiterschicht 20 kann der vorragende Teilbereich P2 der Driftschicht 21 nur über den Wannenbereich 22 gegenüberliegen. Der dem vorragenden Teilbereich P2 wie oben beschrieben gegenüberliegende Teilbereich der Driftschicht 21 kann im Kontaktbereich C2 enthalten sein. Insbesondere umfasst in dem in 7 veranschaulichten Layout auf der oberen Oberfläche der Halbleiterschicht 20 der Rand des Wannenbereichs 22 einen ersten Randteilbereich entlang der longitudinalen Richtung (erste Richtung) und einen zweiten Randteilbereich entlang der lateralen Richtung (die erste Richtung schneidende zweite Richtung). Jeder des ersten Randteilbereichs und des zweiten Randteilbereichs umfasst einen Teilbereich in Kontakt mit dem Wannenkontaktbereich 24 und einen Teilbereich in Kontakt mit dem Sourcebereich 23.
  • Der Gate-Isolierfilm 41 bedeckt den Wannenbereich 22 zwischen dem Sourcebereich 23 und der Driftschicht 21 auf der oberen Oberfläche der Halbleiterschicht 20. Der Gate-Isolierfilm 41 ist vorzugsweise ein Oxidfilm. Die Gateelektrode 42 ist auf dem Gate-Isolierfilm 41 vorgesehen. Die Gateelektrode 42 liegt über den Gate-Isolierfilm 41 einem Teil des Wannenbereichs 22 gegenüber, wodurch ein Kanal des MOSFET gebildet wird. Der Zwischenschicht-Isolierfilm 43 isoliert die Gateelektrode 42 von der Sourceelektrode 60 elektrisch, indem er die Gateelektrode 42 auf dem Gate-Isolierfilm 41 bedeckt. Der Gate-Isolierfilm 41 und der Zwischenschicht-Isolierfilm 43 weisen auf dem Kontaktbereich C2 eine Öffnung (Kontaktloch) auf.
  • Die Schottky-Elektrode 51 ist im Kontaktbereich C2 mit der Driftschicht 21 auf der oberen Oberfläche der Halbleiterschicht 20 in Kontakt. Folglich ist der MOSFET 91 mit der SBD vorgesehen. Wenn die Driftschicht 21 Störstellen vom n-Typ enthält, besteht die Schottky-Elektrode 51 vorzugsweise aus einem Metall wie etwa Ti, Mo, Ni, Au, Pt oder Cu. Es sollte besonders erwähnt werden, dass als ein modifiziertes Beispiel, wenn die Driftschicht 21 Störstellen vom p-Typ enthält, die Schottky-Elektrode 51 vorzugsweise aus einem Metall wie etwa Au, Cu oder Ni besteht.
  • Die ohmsche Sourceelektrode 52 ist im Kontaktbereich C2 mit zumindest dem Sourcebereich 23 auf der oberen Oberfläche der Halbleiterschicht 20 in Kontakt. Vorzugsweise ist die ohmsche Sourceelektrode 52 auch mit dem Wannenkontaktbereich 24 in Kontakt, wodurch das Potenzial des Wannenkontaktbereichs 24 in einem ausreichenderen Maße näher an das Sourcepotential gebracht werden kann. Die ohmsche Sourceelektrode 52 besteht vorzugsweise aus einem Silicid wie etwa NiSi, TiSi, PtSi, CoSi oder MoSi.
  • Die Sourceelektrode 60 ist mit jeder der Schottky-Elektrode 51 und der ohmschen Sourceelektrode 52 elektrisch verbunden. Zu diesem Zweck kann die Sourceelektrode 60 mit jeder der Schottky-Elektrode 51 und der ohmschen Sourceelektrode 52 in Kontakt sein. Die Sourceelektrode 60 kann ein Aluminium-(Al)-Atom enthalten und besteht aus beispielsweise Al oder einer Al-Legierung. Die Al-Legierung ist beispielsweise eine Aluminiumsilizium-(AlSi)-Legierung.
  • Im MOSFET 92 ist die in 6 veranschaulichte Zellenstruktur periodisch angeordnet. Daher sind in einer Querschnittsansicht (6) die Wannenbereiche 22 periodisch angeordnet, und die aus der Driftschicht 21 bestehenden Trennbereiche D1 und D2 sind auf der Oberfläche der Halbleiterschicht 20 zwischen den Wannenbereichen 22 vorgesehen. Der Trennbereich D1 ist außerhalb des Kontaktbereichs C2 gelegen und ist ein Bereich, durch den Strom über den Kanal des MOSFET 92 fließt, wenn der MOSFET 92 im Ein-Zustand ist. Der Trennbereich D2 ist innerhalb des Kontaktbereichs C2 gelegen und ist ein Bereich, durch den der Strom der durch die Schottky-Elektrode 51 gebildeten SBD fließt, wenn der MOSFET 92 im Freilaufbetrieb ist. Es sollte besonders erwähnt werden, dass, wenn der MOSFET 92 im Freilaufbetrieb ist, nicht nur die SBD, sondern auch eine parasitäre Diode (eine durch den Wannenbereich 22 und die Driftschicht 21 gebildete Pin-Diode) arbeiten kann.
  • Gemäß der vorliegenden bevorzugten Ausführungsform umfasst der Rand des Wannenbereichs 22 (der äußere Rand des Wannenbereichs 22 in 7) auf der oberen Oberfläche der Halbleiterschicht 20 zusätzlich zum Teilbereich in Kontakt mit dem Wannenkontaktbereich 24 einen Teilbereich in Kontakt mit dem Sourcebereich 23. Somit wird die Menge von Minoritätsladungsträgern reduziert, die zur Zeit eines Freilaufbetriebs des MOSFET 92 über den Wannenkontaktbereich 24 in die Driftschicht 21 injiziert werden. Folglich wird ein Wachstum von Stapelfehlern von SiC-Kristallen aufgrund einer Rekombination von Minoritätsladungsträgern reduziert. Deshalb ist es möglich, eine Verschlechterung einer Vorrichtungsleistung aufgrund der Stapelfehler von SiC-Kristallen zu reduzieren.
  • Konkret umfasst auf der oberen Oberfläche der Halbleiterschicht 20 der Sourcebereich 23 einen vorragenden Teilbereich P2, der den Wannenkontaktbereich 24 so durchdringt, dass er den Wannenbereich 22 erreicht, wie in 7 veranschaulicht ist. Folglich sind die Wannenkontaktbereiche 24 in durch den Sourcebereich 23 voneinander getrennte Teilbereiche geteilt. Daher wird die Menge von Minoritätsladungsträgern reduziert, die zur Zeit eines Freilaufbetriebs des MOSFET 92 über den Wannenkontaktbereich 24 in die Driftschicht 21 injiziert werden.
  • Darüber hinaus wird der Bipolarstrom reduziert, der in die Pin-Diode fließt, die eine parasitäre Diode des MOSFET 92 ist, und der unipolare Strom, der in die von der Schottky-Elektrode 51 gebildete SBD und die Driftschicht 21 fließt, wird in einem weiten Bereich einer angelegten Spannung hoch gehalten. Folglich kann der Erholungsverlust aufgrund des Bipolarbetriebs reduziert werden.
  • (Modifiziertes Beispiel)
  • Es sollte besonders erwähnt werden, dass die Zellenstruktur nicht auf einen Maschentyp beschränkt ist und zum Beispiel ein Streifentyp sein kann. 8 ist eine Draufsicht, die eine Konfiguration der Halbleiterschicht 20 (6) im Kontaktbereich C2S im Fall eines modifizierten Beispiels mit einer Zellenstruktur vom Streifentyp, anstelle des Maschentyps, schematisch veranschaulicht. In der oben beschriebenen vorliegenden bevorzugten Ausführungsform ist der Kontaktbereich C2 (6) in jeder der longitudinalen Richtung und der lateralen Richtung im planaren Layout (7) wiederholt angeordnet. In dem modifizierten Beispiel erstreckt sich im planaren Layout (8) ein den Kontaktbereich C2 ersetzender Kontaktbereich C2S in der longitudinalen Richtung und ist in der lateralen Richtung wiederholt angeordnet. In dem vorliegenden modifizierten Beispiel umfasst, wie in 8 veranschaulicht ist, auf der oberen Oberfläche der Halbleiterschicht 20 der Rand des Wannenbereichs 22 einen Randteilbereich entlang der longitudinalen Richtung (erste Richtung). Ein Teilbereich, in welchem der Wannenbereich 22 mit dem Wannenkontaktbereich 24 in Kontakt ist, und ein Teilbereich, in welchem der Wannenbereich 22 mit dem Sourcebereich 23 in Kontakt ist, sind entlang dem Randteilbereich wiederholt. Der gleiche Effekt wie der Effekt gemäß der vorliegenden bevorzugten Ausführungsform kann auch durch das vorliegende modifizierte Beispiel erhalten werden.
  • <Dritte bevorzugte Ausführungsform>
  • Der MOSFET (Siliziumcarbid-Halbleitervorrichtung) in einer dritten bevorzugten Ausführungsform enthält einen Kontaktbereich mit einem vom Layout des Kontaktbereichs C2 (7: zweite bevorzugte Ausführungsform) verschiedenen Layout. Da die von diesem verschiedene Konfiguration im Wesentlichen die gleiche wie die Konfiguration der zweiten bevorzugten Ausführungsform (6 und 7), die oben beschrieben wurde, ist, wird im Folgenden die Konfiguration des Kontaktbereichs in der vorliegenden bevorzugten Ausführungsform beschrieben.
  • 9 ist eine Draufsicht, die eine Konfiguration der Halbleiterschicht 20 (6) im Kontaktbereich C3 in der dritten bevorzugten Ausführungsform schematisch veranschaulicht. Auf der oberen Oberfläche der Halbleiterschicht 20 enthält der Wannenbereich 22 einen vorragenden Teilbereich P3, der den Wannenkontaktbereich 24 so durchdringt, dass er den Sourcebereich 23 erreicht. Auf der oberen Oberfläche der Halbleiterschicht 20 kann nur der Wannenbereich 22 zwischen dem vorragenden Teilbereich P3 des Wannenbereichs 22 und der Driftschicht 21 angeordnet sein. Der dem vorragenden Teilbereich P3 wie oben beschrieben gegenüberliegende Teilbereich der Driftschicht 21 kann im Kontaktbereich C2 enthalten sein. Insbesondere umfasst in dem in 9 veranschaulichten Layout auf der oberen Oberfläche der Halbleiterschicht 20 der Rand des Sourcebereichs 23 einen ersten Randteilbereich entlang der longitudinalen Richtung (erste Richtung) und einen zweiten Randteilbereich entlang der lateralen Richtung (die die erste Richtung schneidende zweite Richtung). Jeder des ersten Randteilbereichs und des zweiten Randteilbereichs umfasst einen Teilbereich in Kontakt mit dem Wannenkontaktbereich 24 und einen Bereich in Kontakt mit dem Wannenbereich 22.
  • Gemäß der vorliegenden bevorzugten Ausführungsform umfasst auf der oberen Oberfläche der Halbleiterschicht 20 der Wannenbereich 22 einen vorragenden Teilbereich P3, der den Wannenkontaktbereich 24 so durchdringt, dass er den Sourcebereich 23 erreicht. Folglich sind die Wannenkontaktbereiche 24 in durch den Wannenbereich 22 voneinander getrennte Teilbereiche geteilt. Daher wird der Betrag von Minoritätsladungsträgern reduziert, die zur Zeit eines Freilaufbetriebs des MOSFET 92 über den Wannenkontaktbereich 24 in die Driftschicht 21 injiziert werden.
  • Darüber hinaus wird der Bipolarstrom, der in die Pin-Diode fließt, die eine parasitäre Diode des MOSFET ist, reduziert, und der unipolare Strom, der in die von der Schottky-Elektrode 51 gebildete SBD und die Driftschicht 21 (6) fließt, wird in einem weiten Bereich einer angelegten Spannung hoch gehalten. Folglich kann der Erholungsverlust aufgrund des Bipolarbetriebs reduziert werden.
  • (Modifiziertes Beispiel)
  • Es sollte besonders erwähnt werden, dass die Zellenstruktur nicht auf einen Maschentyp beschränkt ist und zum Beispiel ein Streifentyp sein kann. 10 ist eine Draufsicht, die eine Konfiguration der Halbleiterschicht 20 (6) im Kontaktbereich C3S im Fall eines modifizierten Beispiels mit einer Zellenstruktur vom Streifentyp, anstelle des Maschentyps, schematisch veranschaulicht. In der oben beschriebenen vorliegenden bevorzugten Ausführungsform ist der Kontaktbereich C2 in jeder der longitudinalen Richtung und der lateralen Richtung im planaren Layout (7) wiederholt angeordnet. Im modifizierten Beispiel erstreckt sich ein den Kontaktbereich C3 ersetzender Kontaktbereich C3S im planaren Layout (10) in der longitudinalen Richtung und ist in der lateralen Richtung wiederholt angeordnet. In dem vorliegenden modifizierten Beispiel umfasst, wie in 10 veranschaulicht ist, auf der oberen Oberfläche der Halbleiterschicht 20 der Rand des Sourcebereichs 23 einen Randteilbereich entlang der longitudinalen Richtung (erste Richtung). Entlang dem Randteilbereich sind ein Teilbereich, in welchem der Sourcebereich 23 mit dem Wannenkontaktbereich 24 in Kontakt ist, und ein Teilbereich, in welchem der Sourcebereich 23 mit dem Wannenbereich 22 in Kontakt ist, wiederholt. Der gleiche Effekt wie der Effekt gemäß der vorliegenden bevorzugten Ausführungsform kann durch das vorliegende modifizierte Beispiel ebenfalls erhalten werden.
  • <Vierte bevorzugte Ausführungsform>
  • Die vorliegende bevorzugte Ausführungsform wird erhalten, indem der MOSFET (Siliziumcarbid-Halbleitervorrichtungen) gemäß den obigen ersten bis dritten bevorzugten Ausführungsformen für eine Leistungsumwandlungseinrichtung verwendet wird. Obgleich die Verwendung des MOSFET gemäß den ersten bis dritten bevorzugten Ausführungsformen nicht auf eine spezifische Leistungsumwandlungseinrichtung beschränkt ist, wird im Folgenden als eine vierte bevorzugte Ausführungsform der Fall beschrieben, in dem der MOSFET gemäß den ersten bis dritten bevorzugten Ausführungsformen für einen Dreiphasen-Inverter verwendet wird.
  • 11 ist ein Blockdiagramm, das eine Konfiguration eines Leistungsumwandlungssystems veranschaulicht, für das die Leistungsumwandlungseinrichtung gemäß der vorliegenden bevorzugten Ausführungsform verwendet wird.
  • Das in 11 veranschaulichte Leistungsumwandlungssystem umfasst eine Stromversorgung 100, eine Leistungsumwandlungseinrichtung 200 und eine Last 300. Die Stromversorgung 100 ist eine Gleichstrom-Stromversorgung und stellt der Leistungsumwandlungseinrichtung 200 Gleichstromleistung bereit. Die Stromversorgung 100 kann verschiedene Komponenten, zum Beispiel ein DC-System, eine Solarzelle und eine Speicherbatterie, enthalten, oder kann eine Gleichrichterschaltung oder einen mit einem AC-System verbundenen AC/DC-Wandler enthalten. Außerdem kann die Stromversorgung 100 einen DC/DC-Wandler enthalten, der vom DC-System abgegebene DC-Leistung in eine vorbestimmte Leistung umwandelt.
  • Die Leistungsumwandlungseinrichtung 200 ist ein zwischen die Stromversorgung 100 und die Last 300 geschalteter Dreiphasen-Inverter, wandelt von der Stromversorgung 100 bereitgestellte DC-Leistung in AC-Leistung um und stellt der Last 300 die AC-Leistung bereit. Wie in 11 veranschaulicht ist, enthält die Leistungsumwandlungseinrichtung 200 eine Hauptumwandlungsschaltung 201 zum Umwandeln von DC-Leistung in AC-Leistung, um die AC-Leistung abzugeben, eine Ansteuerschaltung 202 zum Abgeben eines Ansteuersignals zum Ansteuern jedes Schaltelements der Hauptumwandlungsschaltung 201 und eine Steuerschaltung 203, um ein Steuersignal zum Steuern der Ansteuerschaltung 202 an die Ansteuerschaltung 202 abzugeben.
  • Die Last 300 ist ein Dreiphasen-Motor, der durch von der Leistungsumwandlungseinrichtung 200 bereitgestellte AC-Leistung angetrieben wird. Es sollte besonders erwähnt werden, dass die Last 300 nicht auf eine spezifische Anwendung beschränkt ist, ein auf verschiedenen elektrischen Einrichtungen montierter Motor ist und beispielsweise als Motor für ein Hybridfahrzeug, ein Elektrofahrzeug, ein Schienenfahrzeug, einen Lift oder eine Klimaanlage verwendet wird.
  • Im Folgenden werden die Details der Leistungsumwandlungseinrichtung 200 beschrieben. Die Hauptumwandlungsschaltung 201 enthält ein Schaltelement, in welchem eine Freilaufdiode (nicht dargestellt) eingebaut ist, wandelt von der Stromversorgung 100 bereitgestellte DC-Leistung in AC-Leistung um, indem das Schaltelement geschaltet wird, und stellt der Last 300 AC-Leistung bereit. Obgleich es verschiedene spezifische Schaltungskonfigurationen der Hauptumwandlungsschaltung 201 gibt, ist die Hauptumwandlungsschaltung 201 gemäß der vorliegenden bevorzugten Ausführungsform eine Dreiphasen-Vollbrückenschaltung mit zwei Niveaus und kann sechs Schaltelemente und sechs Freilaufdioden, die zu den jeweiligen Schaltelementen antiparallel sind, enthalten. Der MOSFET gemäß einer beliebigen der ersten bis dritten, oben beschriebenen bevorzugten Ausführungsformen wird für jedes Schaltelement der Hauptumwandlungsschaltung 201 verwendet. Von den sechs Schaltelementen sind je zwei Schaltelemente in Reihe geschaltet, um obere und untere Arme auszubilden, und je einer der oberen und unteren Arme bildet eine entsprechende Phase (U-Phase, V-Phase oder W-Phase) der Vollbrückenschaltung. Die Ausgangsanschlüsse der oberen und unteren Arme, das heißt die drei Ausgangsanschlüsse, der Hauptumwandlungsschaltung 201 sind dann mit der Last 300 verbunden.
  • Die Ansteuerschaltung 202 erzeugt Ansteuersignale zum Ansteuern der Schaltelemente der Hauptumwandlungsschaltung 201 und stellt die Ansteuersignale den Steuerelektroden der Schaltelemente der Hauptumwandlungsschaltung 201 bereit. Konkret werden gemäß einem Steuersignal von einer Steuerschaltung 203, die unten beschrieben wird, ein Ansteuersignal zum Einschalten des Schaltelements und ein Ansteuersignal zum Ausschalten des Schaltelements an die Steuerelektroden jedes der Schaltelemente abgegeben. Wenn das Schaltelement im EIN-Zustand gehalten werden soll, ist das Ansteuersignal ein Spannungssignal, das nicht geringer als die Schwellenspannung des Schaltelements ist (EIN-Signal), und, wenn das Schaltelement im AUS-Zustand gehalten werden soll, ist das Ansteuersignal ein Spannungssignal, das nicht höher als die Schwellenspannung des Schaltelements ist (AUS-Signal).
  • Die Steuerschaltung 203 steuert die Schaltelemente die Hauptumwandlungsschaltung 201 so, dass der Last 300 eine gewünschte Leistung bereitgestellt wird. Konkret wird basierend auf der der Last 300 bereitzustellenden Leistung die Zeit berechnet, während der jedes Schaltelement der Hauptumwandlungsschaltung 201 eingeschaltet sein soll (EIN-Zeit). Beispielsweise kann die Hauptumwandlungsschaltung 201 mittels einer Steuerung zur Pulsweitenmodulation (PWM) gesteuert werden, um die EIN-Zeit des Schaltelements gemäß der abzugebenden Spannung zu modulieren. Damit zu jedem Zeitpunkt das EIN-Signal an das einzuschaltende Schaltelement abgegeben wird und das AUS-Signal an das auszuschaltende Schaltelement abgegeben wird, werden dann Steuerungsanweisungen (Steuersignale) an die Ansteuerschaltung 202 ausgegeben. Gemäß dem Steuersignal gibt die Ansteuerschaltung 202 ein EIN-Signal oder ein AUS-Signal an die Steuerelektrode jedes Schaltelements als Ansteuersignal ab.
  • In der Leistungsumwandlungseinrichtung gemäß der vorliegenden bevorzugten Ausführungsform kann, da der MOSFET gemäß den ersten bis dritten bevorzugten Ausführungsformen als Schaltelement der Hauptumwandlungsschaltung 201 verwendet wird, eine Verschlechterung einer Vorrichtungsleistung reduziert werden.
  • In der vorliegenden bevorzugten Ausführungsform ist ein Beispiel, in welchem der MOSFET gemäß den ersten bis dritten bevorzugten Ausführungsformen für einen Dreiphasen-Inverter mit zwei Niveaus verwendet wird, beschrieben; die Verwendung des MOSFET gemäß den ersten bis dritten bevorzugten Ausführungsformen ist aber nicht auf diesen beschränkt und kann für verschiedene Leistungsumwandlungseinrichtungen verwendet werden. In der vorliegenden bevorzugten Ausführungsform wird eine Leistungsumwandlungseinrichtung mit zwei Niveaus verwendet; aber eine Leistungsumwandlungseinrichtung mit drei Niveaus oder mehr Niveaus kann verwendet werden, und, wenn einer einphasigen Last Leistung bereitgestellt wird, kann die Halbleitervorrichtung gemäß den ersten bis dritten bevorzugten Ausführungsformen für einen einphasigen Inverter verwendet werden. Außerdem kann, wenn einer DC-Last oder dergleichen Leistung bereitgestellt wird, der MOSFET gemäß den ersten bis dritten bevorzugten Ausführungsformen für einen DC/DC-Wandler oder einen AC/DC-Wandler verwendet werden.
  • Außerdem ist die Leistungsumwandlungseinrichtung, für die der MOSFET gemäß den ersten bis dritten bevorzugten Ausführungsformen verwendet wird, nicht auf den Fall beschränkt, in dem die oben beschriebene Last ein Motor ist, kann auch als zum Beispiel Stromversorgungseinrichtung für Elektroerodiermaschinen, Laserstrahlmaschinen, Kocheinrichtungen mit Induktionsheizung oder Systeme zur kontaktlosen Einspeisung verwendet werden und kann darüber hinaus auch als Leistungskonditionierer von Systemen zur Erzeugung von Solarenergie, elektrischen Speichersystemen oder dergleichen verwendet werden.
  • Es sollte besonders erwähnt werden, dass in den obigen ersten bis dritten bevorzugten Ausführungsformen der Fall, in dem der erste Leitfähigkeitstyp ein n-Typ ist und der zweite Leitfähigkeitstyp ein p-Typ ist, im Detail beschrieben ist, aber n-Typ und p-Typ gegeneinander getauscht werden können. Folglich kann ein p-Kanal-MOSFET anstelle des n-Kanal-Typs erhalten werden. In der vorliegenden Erfindung kann jede bevorzugte Ausführungsform frei kombiniert werden, und jede bevorzugte Ausführungsform kann innerhalb des Umfangs der vorliegenden Erfindung geeignet modifiziert oder weggelassen werden.
  • Obgleich die Erfindung im Detail dargestellt und beschrieben wurde, ist die vorhergehende Beschreibung in allen Aspekten veranschaulichend und nicht beschränkend. Es versteht sich daher, dass zahlreiche Modifikationen und Variationen konzipiert werden können, ohne vom Umfang der Erfindung abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • WO 2014/038110 [0002]

Claims (13)

  1. Siliziumcarbid-Halbleitervorrichtung (91), umfassend: ein Halbleitersubstrat (10), das eine erste Substratoberfläche und eine der ersten Substratoberfläche entgegengesetzte zweite Substratoberfläche aufweist, wobei das Halbleitersubstrat (10) Störstellen eines ersten Leitfähigkeitstyps enthält; eine Drainelektrode (30), die auf der ersten Substratoberfläche des Halbleitersubstrats (10) vorgesehen ist; eine Halbleiterschicht (20), die eine erste Oberfläche auf der zweiten Substratoberfläche des Halbleitersubstrats (10) und eine der ersten Oberfläche entgegengesetzte zweite Oberfläche aufweist, wobei die Halbleiterschicht (20) zumindest teilweise aus Siliziumcarbid besteht, wobei die Halbleiterschicht (20) umfasst eine Driftschicht (21), die auf der zweiten Substratoberfläche des Halbleitersubstrats (10) vorgesehen ist, wobei die Driftschicht (21) die zweite Oberfläche der Halbleiterschicht (20) teilweise bildet, wobei die Driftschicht (21) die Störstellen eines ersten Leitfähigkeitstyps enthält, einen Wannenbereich (22), der auf der Driftschicht (21) vorgesehen ist, wobei der Wannenbereich (22) die zweite Oberfläche der Halbleiterschicht (20) teilweise bildet, wobei der Wannenbereich (22) Störstellen eines zweiten Leitfähigkeitstyps enthält, die von den Störstellen eines ersten Leitfähigkeitstyps verschieden sind, einen Sourcebereich (23), der auf dem Wannenbereich (22) vorgesehen ist, wobei der Sourcebereich (23) durch den Wannenbereich (22) von der Driftschicht (21) getrennt ist, wobei der Sourcebereich (23) die zweite Oberfläche der Halbleiterschicht (20) teilweise bildet, wobei der Sourcebereich (23) die Störstellen eines ersten Leitfähigkeitstyps enthält, und einen Wannenkontaktbereich (24) in Kontakt mit dem Wannenbereich (22), wobei der Wannenkontaktbereich (24) die zweite Oberfläche der Halbleiterschicht (20) teilweise bildet, wobei der Wannenkontaktbereich (24) die Störstellen eines zweiten Leitfähigkeitstyps enthält, wobei der Wannenkontaktbereich (24) eine Störstellenkonzentration an der zweiten Oberfläche aufweist, die höher als eine Störstellenkonzentration an der zweiten Oberfläche des Wannenbereichs (22) ist; einen Gate-Isolierfilm (41), der den Wannenbereich (22) zwischen dem Sourcebereich (23) und der Driftschicht (21) bedeckt; eine Gateelektrode (42), die auf dem Gate-Isolierfilm (41) vorgesehen ist; eine Schottky-Elektrode (51) in Kontakt mit der Driftschicht (21); eine ohmsche Sourceelektrode (52) in Kontakt mit dem Sourcebereich (23) auf der zweiten Oberfläche der Halbleiterschicht (20); einen Widerstand (53) in Kontakt mit dem Wannenkontaktbereich (24) auf der zweiten Oberfläche der Halbleiterschicht (20), wobei der Widerstand (53) einen höheren Widerstandswert pro Einheitsfläche als die ohmsche Sourceelektrode (52) aufweist; und eine Sourceelektrode (60), die mit jeder der Schottky-Elektrode (51), der ohmschen Sourceelektrode (52) und dem Widerstand (53) elektrisch verbunden ist.
  2. Siliziumcarbid-Halbleitervorrichtung (91) nach Anspruch 1, wobei der Widerstand (53) aus Polysilizium besteht.
  3. Siliziumcarbid-Halbleitervorrichtung (91) nach Anspruch 2, wobei die Sourceelektrode (60) ein Aluminiumatom enthält.
  4. Siliziumcarbid-Halbleitervorrichtung (91) nach einem der Ansprüche 1 bis 3, wobei die ohmsche Sourceelektrode (52) vom Wannenkontaktbereich (24) getrennt ist.
  5. Siliziumcarbid-Halbleitervorrichtung (92), umfassend: ein Halbleitersubstrat (10), das eine erste Substratoberfläche und eine der ersten Substratoberfläche entgegengesetzte zweite Substratoberfläche aufweist, wobei das Halbleitersubstrat (10) Störstellen eines ersten Leitfähigkeitstyps enthält; eine Drainelektrode (30), die auf der ersten Substratoberfläche des Halbleitersubstrats (10) vorgesehen ist; eine Halbleiterschicht (20), die eine erste Oberfläche auf der zweiten Substratoberfläche des Halbleitersubstrats und eine der ersten Oberfläche entgegengesetzte zweite Oberfläche aufweist, wobei die Halbleiterschicht (20) zumindest teilweise aus Siliziumcarbid besteht, wobei die Halbleiterschicht (20) umfasst eine Driftschicht (21), die auf der zweiten Substratoberfläche des Halbleitersubstrats (10) vorgesehen ist, wobei die Driftschicht (21) die zweite Oberfläche der Halbleiterschicht teilweise bildet, wobei die Driftschicht (21) die Störstellen eines ersten Leitfähigkeitstyps enthält, einen Wannenbereich (22), der auf der Driftschicht (21) vorgesehen ist, wobei der Wannenbereich (22) die zweite Oberfläche der Halbleiterschicht (20) teilweise bildet, wobei der Wannenbereich (22) Störstellen eines zweiten Leitfähigkeitstyps enthält, die von den Störstellen eines ersten Leitfähigkeitstyps verschieden sind, einen Sourcebereich (23), der auf dem Wannenbereich (22) vorgesehen ist, wobei der Sourcebereich (23) durch den Wannenbereich (22) von der Driftschicht (21) getrennt ist, wobei der Sourcebereich (23) die zweite Oberfläche der Halbleiterschicht (20) teilweise bildet, wobei der Sourcebereich (23) die Störstellen eines ersten Leitfähigkeitstyps enthält, und einen Wannenkontaktbereich (24) in Kontakt mit dem Wannenbereich (22), wobei der Wannenkontaktbereich (24) die zweite Oberfläche der Halbleiterschicht (20) teilweise bildet, wobei der Wannenkontaktbereich (24) die Störstellen eines zweiten Leitfähigkeitstyps enthält, wobei der Wannenkontaktbereich (24) eine Störstellenkonzentration an der zweiten Oberfläche aufweist, die höher als eine Störstellenkonzentration an der zweiten Oberfläche des Wannenbereichs (22) ist; wobei ein Rand des Wannenbereichs (22) auf der zweiten Oberfläche der Halbleiterschicht (20) einen Teilbereich in Kontakt mit dem Wannenkontaktbereich (24) und einen Teilbereich in Kontakt mit dem Sourcebereich (23) umfasst; einen Gate-Isolierfilm (41), der den Wannenbereich (22) zwischen dem Sourcebereich (23) und der Driftschicht (21) bedeckt; eine Gateelektrode (42), die auf dem Gate-Isolierfilm (41) vorgesehen ist; eine Schottky-Elektrode (51) in Kontakt mit der Driftschicht; eine ohmsche Sourceelektrode (52) in Kontakt mit zumindest dem Sourcebereich auf der zweiten Oberfläche der Halbleiterschicht; und eine Sourceelektrode (60), die mit jeder der Schottky-Elektrode (51) und der ohmschen Sourceelektrode (52) elektrisch verbunden ist.
  6. Siliziumcarbid-Halbleitervorrichtung (92) nach Anspruch 5, wobei die ohmsche Sourceelektrode (52) mit dem Wannenkontaktbereich (24) in Kontakt ist.
  7. Siliziumcarbid-Halbleitervorrichtung (92) nach Anspruch 5 oder 6, wobei auf der zweiten Oberfläche der Halbleiterschicht (20) der Sourcebereich (23) einen vorragenden Teilbereich (P2) enthält, der den Wannenkontaktbereich (24) so durchdringt, dass er den Wannenbereich (22) erreicht.
  8. Siliziumcarbid-Halbleitervorrichtung (92) nach Anspruch 7, wobei auf der zweiten Oberfläche der Halbleiterschicht (20) der Rand des Wannenbereichs (22) einen ersten Randteilbereich entlang einer ersten Richtung und einen zweiten Randteilbereich entlang einer zweiten Richtung, die die erste Richtung schneidet, umfasst, und jeder des ersten Randteilbereichs und des zweiten Randteilbereichs einen Teilbereich in Kontakt mit dem Wannenkontaktbereich (24) und einen Teilbereich in Kontakt mit dem Sourcebereich (23) umfasst.
  9. Siliziumcarbid-Halbleitervorrichtung (92) nach Anspruch 7, wobei auf der zweiten Oberfläche der Halbleiterschicht (20) der Rand des Wannenbereichs (22) einen Randteilbereich entlang einer ersten Richtung umfasst, und ein Teilbereich, in welchem der Wannenbereich (22) mit dem Wannenkontaktbereich (24) in Kontakt ist, und ein Teilbereich, in welchem der Wannenbereich (22) mit dem Sourcebereich (23) in Kontakt ist, entlang dem Randteilbereich wiederholt sind.
  10. Siliziumcarbid-Halbleitervorrichtung (92) nach Anspruch 5 oder 6, wobei auf der zweiten Oberfläche der Halbleiterschicht (20) der Wannenbereich (22) einen vorragenden Teilbereich (P3) umfasst, der den Wannenkontaktbereich (24) so durchdringt, dass er den Sourcebereich (23) erreicht.
  11. Siliziumcarbid-Halbleitervorrichtung (92) nach Anspruch 10, wobei auf der zweiten Oberfläche der Halbleiterschicht (20) ein Rand des Sourcebereichs (23) einen ersten Randteilbereich entlang einer ersten Richtung und einen zweiten Randteilbereich entlang einer zweiten Richtung, die die erste Richtung schneidet, umfasst, und jeder des ersten Randteilbereichs und des zweiten Randteilbereichs einen Teilbereich in Kontakt mit dem Wannenkontaktbereich (24) und einen Teilbereich in Kontakt mit dem Wannenbereich (22) umfasst.
  12. Siliziumcarbid-Halbleitervorrichtung (92) nach Anspruch 10, wobei auf der zweiten Oberfläche der Halbleiterschicht (20) ein Rand des Sourcebereichs (23) einen Randteilbereich entlang einer ersten Richtung umfasst, und entlang dem Randteilbereich ein Teilbereich, in welchem der Sourcebereich (23) mit dem Wannenkontaktbereich (24) in Kontakt ist, und ein Teilbereich, in welchem der Sourcebereich (23) mit dem Wannenbereich (22) in Kontakt ist, wiederholt sind.
  13. Leistungsumwandlungseinrichtung (91, 92), umfassend: eine Hauptumwandlungsschaltung (201), die die Siliziumcarbid-Halbleitervorrichtung (91, 92) nach einem der Ansprüche 1 bis 12 enthält, wobei die Hauptumwandlungsschaltung (201) dafür konfiguriert ist, einzuspeisende Leistung umzuwandeln, um eine umgewandeltes Leistung abzugeben; eine Ansteuerschaltung (202), die dafür konfiguriert ist, ein Ansteuersignal zum Ansteuern der Halbleitervorrichtung (91, 92) an die Halbleitervorrichtung (91, 92) abzugeben; und eine Steuerschaltung (203), die dafür konfiguriert ist, ein Steuersignal zum Steuern der Ansteuerschaltung (202) an die Ansteuerschaltung (202) abzugeben.
DE102019216654.7A 2018-11-07 2019-10-29 Siliziumcarbid-Halbleitervorrichtung und Leistungsumwandlungseinrichtung Pending DE102019216654A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-209347 2018-11-07
JP2018209347A JP7061953B2 (ja) 2018-11-07 2018-11-07 炭化珪素半導体装置および電力変換装置

Publications (1)

Publication Number Publication Date
DE102019216654A1 true DE102019216654A1 (de) 2020-05-07

Family

ID=70458988

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019216654.7A Pending DE102019216654A1 (de) 2018-11-07 2019-10-29 Siliziumcarbid-Halbleitervorrichtung und Leistungsumwandlungseinrichtung

Country Status (4)

Country Link
US (1) US10797169B2 (de)
JP (1) JP7061953B2 (de)
CN (1) CN111162073B (de)
DE (1) DE102019216654A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021185595A (ja) 2020-05-22 2021-12-09 ヒュンダイ・モービス・カンパニー・リミテッド パワー半導体素子およびその製造方法
KR102369051B1 (ko) * 2020-06-30 2022-03-02 현대모비스 주식회사 전력 반도체 소자 및 그 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014038110A1 (ja) 2012-09-06 2014-03-13 三菱電機株式会社 半導体装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4114390B2 (ja) * 2002-04-23 2008-07-09 株式会社デンソー 半導体装置及びその製造方法
CN101308870B (zh) * 2003-08-27 2011-05-18 三菱电机株式会社 绝缘栅型晶体管以及逆变器电路
WO2006022387A1 (ja) * 2004-08-26 2006-03-02 Matsushita Electric Industrial Co., Ltd. 半導体装置及びそれを用いたモジュール
CN101165916A (zh) * 2006-10-17 2008-04-23 松下电器产业株式会社 半导体装置及其制造方法
JP5525940B2 (ja) * 2009-07-21 2014-06-18 ローム株式会社 半導体装置および半導体装置の製造方法
JP2011129547A (ja) * 2009-12-15 2011-06-30 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP5601848B2 (ja) * 2010-02-09 2014-10-08 三菱電機株式会社 ＳｉＣ半導体装置の製造方法
JP5879728B2 (ja) * 2010-09-17 2016-03-08 東芝ライテック株式会社 電源装置、照明装置および電源システム
CN202340195U (zh) * 2010-10-29 2012-07-18 松下电器产业株式会社 转换器
JP6244763B2 (ja) * 2013-09-12 2017-12-13 住友電気工業株式会社 炭化珪素半導体装置
CN104241348B (zh) * 2014-08-28 2018-03-27 西安电子科技大学 一种低导通电阻的SiC IGBT及其制备方法
US10128370B2 (en) * 2014-10-01 2018-11-13 Mitsubishi Electric Corporation Semiconductor device
US9583482B2 (en) * 2015-02-11 2017-02-28 Monolith Semiconductor Inc. High voltage semiconductor devices and methods of making the devices
JP6126150B2 (ja) * 2015-03-06 2017-05-10 トヨタ自動車株式会社 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014038110A1 (ja) 2012-09-06 2014-03-13 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
JP2020077721A (ja) 2020-05-21
US20200144409A1 (en) 2020-05-07
US10797169B2 (en) 2020-10-06
JP7061953B2 (ja) 2022-05-02
CN111162073B (zh) 2023-04-14
CN111162073A (zh) 2020-05-15

Similar Documents

Publication Publication Date Title
DE112017005529B4 (de) Siliciumcarbid-halbleitereinheit und leistungswandlereinheit
DE112018001001B4 (de) Siliciumcarbid-halbleitereinheit und leistungswandler
DE112018000992T5 (de) Siliciumcarbid-Halbleitereinheit und Leistungswandler
DE102014113189B4 (de) Halbleitervorrichtungen mit Feldelektrodenstrukturen, Gatestrukturen und Hilfsdiodenstrukturen
DE102019206090A1 (de) Siliziumcarbid-Halbleitervorrichtung, Leistungswandler und Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung
DE102016109235B4 (de) Elektrische baugruppe, die eine rückwärts leitende schaltvorrichtung und eine gleichrichtende vorrichtung enthält
DE112017000224B4 (de) Halbleitervorrichtung, Verfahren zu deren Herstellung und diese verwendende Leistungsumwandlungsvorrichtung
DE112015004751T5 (de) Halbleitervorrichtung und verfahren zu deren herstellung, leistungsumsetzervorrichtung, dreiphasenmotorsystem, kraftfahrzeug und eisenbahnwagen
DE112015005397B4 (de) Halbleitervorrichtung, Verfahren zum Herstellen derselben, Leistungsumsetzer, Dreiphasenmotorsystem, Kraftfahrzeug und Eisenbahnfahrzeug
DE102018132111B4 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE112018006456T5 (de) Siliciumcarbid-Halbleitereinheit und Leistungswandler
DE112018006450T5 (de) Siliciumcarbid-halbleiteranordnung und leistungswandler
DE112019000544T5 (de) Halbleitervorrichtung und leistungswandlungsvorrichtung
DE112017007186B4 (de) Halbleitereinheit und leistungswandler
DE102018201229B4 (de) Halbleitervorrichtungen und Leistungskonvertierungsvorrichtung
DE112018002471B4 (de) Halbleitereinheit und leistungswandlungsvorrichtung
DE3521079A1 (de) Rueckwaerts leitende vollsteuergate-thyristoranordnung
DE112019001054T5 (de) Halbleitervorrichtung und leistungswandlungsvorrichtung
DE102019216654A1 (de) Siliziumcarbid-Halbleitervorrichtung und Leistungsumwandlungseinrichtung
DE102019201814A1 (de) Halbleitervorrichtung und Leistungswandler
DE112018006467B4 (de) Siliciumcarbid-halbleiteranordnung und leistungswandler
DE102022124033A1 (de) Halbleitervorrichtung, Leistungsumwandlungseinrichtung und Verfahren zum Ansteuern einer Halbleitervorrichtung
DE112016007385T5 (de) Halbleitervorrichtung und Leistungsumwandlungsvorrichtung
DE102018206965A1 (de) Siliziumcarbid-Halbleitervorrichtung, Herstellungsverfahren dafür und Leistungsumwandlungsvorrichtung
DE102018211354A1 (de) Halbleitervorrichtung, Verfahren zum Herstellen einer Halbleitervorrichtung und Leistungsumwandlungsvorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R084 Declaration of willingness to licence
R016 Response to examination communication