DE102018206965A1 - Siliziumcarbid-Halbleitervorrichtung, Herstellungsverfahren dafür und Leistungsumwandlungsvorrichtung - Google Patents

Siliziumcarbid-Halbleitervorrichtung, Herstellungsverfahren dafür und Leistungsumwandlungsvorrichtung Download PDF

Info

Publication number
DE102018206965A1
DE102018206965A1 DE102018206965.4A DE102018206965A DE102018206965A1 DE 102018206965 A1 DE102018206965 A1 DE 102018206965A1 DE 102018206965 A DE102018206965 A DE 102018206965A DE 102018206965 A1 DE102018206965 A1 DE 102018206965A1
Authority
DE
Germany
Prior art keywords
silicon carbide
carbide semiconductor
protective
trench
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102018206965.4A
Other languages
English (en)
Inventor
Yasuhiro Kagawa
Atsushi Narazaki
Yutaka Fukui
Katsutoshi Sugawara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102018206965A1 publication Critical patent/DE102018206965A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H01L29/7805—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode in antiparallel, e.g. freewheel diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Ein Gategraben und ein schützender Graben sind auf einer oberen Oberfläche der Siliziumcarbid-Halbleiterschicht eines ersten Leitfähigkeitstyps vorgesehen. Eine schützende Diffusionsschicht eines zweiten Leitfähigkeitstyps ist bei einer tieferen Position als die Gateelektrode in der Siliziumcarbid-Halbleiterschicht vorgesehen. Ein Zwischenschicht-Isolierfilm bedeckt eine Oberfläche der Gateelektrode und enthält eine Zellenöffnung. Eine Sourceelektrode ist über die Zellenöffnung mit dem Sourcebereich elektrisch verbunden und über den schützenden Graben mit der schützenden Diffusionsschicht elektrisch verbunden. Ein plattierter Film ist auf der Sourceelektrode vorgesehen. Ein konkaver Teil ist auf einer oberen Oberfläche der Sourceelektrode über dem schützenden Graben vorgesehen. Eine Tiefe in einer vertikalen Richtung des konkaven Teils ist gleich einer halben Breite in einer horizontalen Richtung des konkaven Teils oder geringer.

Description

  • Hintergrund der Erfindung
  • Gebiet
  • Die vorliegende Erfindung bezieht sich auf eine Siliziumcarbid-Halbleitervorrichtung vom Typ mit Graben-Gates, ein Herstellungsverfahren dafür und eine Leistungsumwandlungsvorrichtung.
  • Hintergrund
  • In einer Silizium-Halbleitervorrichtung vom Typ mit Graben-Gates ist eine elektrische Feldstärke eines Lawinendurchbruchs einer Silizium-Halbleiterschicht schwächer als eine elektrische Feldstärke eines dielektrischen Durchbruchs eines gateisolierenden Films, und daher ist eine Stehspannung der Halbleitervorrichtung durch die elektrische Feldstärke eines Lawinendurchbruchs der Silizium-Halbleiterschicht bestimmt. Auf der anderen Seite ist die elektrische Feldstärke eines Lawinendurchbruchs von Siliziumcarbid annähernd zehnmal so stark wie diejenige von Silizium, und somit wird bei einer Siliziumcarbid-Halbleitervorrichtung die elektrische Feldstärke eines Lawinendurchbruchs der Siliziumcarbid-Halbleiterschicht äquivalent der elektrischen Feldstärke eines dielektrischen Durchbruchs des gateisolierenden Films. Bei der Halbleitervorrichtung vom Typ mit Graben-Gates wird, wenn eine Spannung an die Vorrichtung angelegt wird, ein elektrisches Feld an einer Ecke an einem unteren Teil des Grabens konzentriert, und somit findet ein dielektrischer Durchbruch zuerst im gateisolierenden Film in der Ecke des Grabens statt. Aus diesem Grund ist die Stehspannung durch die elektrische Feldstärke des gateisolierenden Films in der Siliziumcarbid-Halbleitervorrichtung vom Typ mit Graben-Gates beschränkt.
  • In einer herkömmlichen Siliziumcarbid-Halbleitervorrichtung vom Typ mit Graben-Gates wird somit im Fall einer Vorrichtung vom N-Kanal-Typ vorgeschlagen, eine schützende Diffusionsschicht vorzusehen, in welcher Verunreinigungen vom p-Typ in einer hohen Konzentration in einer Driftschicht bei einem unteren Teil des Grabens implantiert werden (z.B. siehe JP 2001-267570 A ). Überdies wird vorgeschlagen, eine schützende Diffusionsschicht über einen schützenden Graben mit einer Sourceelektrode zu verbinden (z.B. siehe JP 5710644 B2 ). Indem die schützende Diffusionsschicht auf diese Weise geerdet wird, ist es möglich, eine Konzentration des elektrischen Feldes an dem unteren Teil des Grabens zu reduzieren. Ferner ist es möglich, eine Zerstörung des gateisolierenden Films zu verhindern, die durch einen Verschiebungsstrom infolge einer Variation (dV/dt) einer während einer Schaltoperation angelegten Drainspannung hervorgerufen wird.
  • Überdies wird eine Halbleitervorrichtung verwendet, in der ein Kühlkörper oder dergleichen an eine Aluminiumelektrode auf einer Substratoberfläche gelötet ist, auf der eine Vorrichtung wie etwa ein IGBT ausgebildet ist. Eine Höckerelektrode, die eine Flip-Chip-Technik nutzt, wird auf solch eine Halbleitervorrichtung aufgebracht. Das heißt, ein schützender Film wird auf der Aluminiumelektrode gebildet, und in diesem schützenden Film wird eine Öffnung geschaffen. Als Nächstes wird ein geschichteter bzw. plattierter Film zum Löten durch eine Beschichtungs- bzw. Plattierungsbehandlung auf der Oberfläche der Aluminiumelektrode gebildet, auf die man von dieser Öffnung aus Sicht hat.
  • Zusammenfassung
  • Oberflächenelektroden werden oft gebildet, indem ein Metall unter Verwendung einer Sputtervorrichtung abgeschieden wird. Selbst wenn ein Metall so gebildet wird, dass es eine Öffnung in einem Zellengebiet füllt, ist es nicht möglich, einen breiten Schutzgraben bzw. schützenden Graben vollständig zu füllen, und konkave Teile bleiben auf einer oberen Oberfläche der Oberflächenelektrode über dem schützenden Graben zurück. Überdies tendieren Metallteilchen dazu, sich auf einem oberen Teil statt einem unteren Teil des Grabens abzuscheiden, und die Abscheidungsmenge nimmt in Grabenecken zu, und dadurch wird die Öffnung des konkaven Teils verengt.
  • Eine Öffnungsbreite eines Zwischenschicht-Isolierfilms im Zellengebiet ist die Gleiche wie die Breite eines Kontakts der Oberflächenelektrode, und so ist es möglich, ein Aspektverhältnis der Öffnung zu steuern. Ein Füllen der Öffnung mit Wolfram oder dergleichen macht es möglich, Flachheit sicherzustellen. Da jedoch der Kontakt am Boden des schützenden Grabens gebildet werden muss, ist es schwierig, den schützenden Graben bis zu einer Größe hinab zu reduzieren, so dass der Graben mit Wolfram oder dergleichen gefüllt werden kann.
  • In einer Plattierungsbehandlung schreitet eine Filmbildung bezüglich der Oberflächenelektrode gleichmäßig fort. Aus diesem Grund wird, wenn eine Plattierungsbehandlung auf der Oberflächenelektrode der oben beschriebenen Form durchgeführt wird, der von beiden Seiten des oberen Teils des konkaven Teils aus gewachsene plattierte Film verschlossen, bevor der vom unteren Teil des konkaven Teils gewachsene plattierte Film am oberen Teil ankommt. Dies bewirkt, dass im konkaven Teil ein Hohlraum gebildet wird, und erzeugt eine zurückbleibende plattierte Flüssigkeit. Wenn zum Beispiel der Chip heiß wird, während die Halbleitervorrichtung im Einsatz ist, kann, falls die innerhalb der Elektrode gefangene Plattierungsflüssigkeit verdampft und aufquillt, ein Druck auf das Innere der Elektrode angewendet werden, und die Elektrode kann beschädigt werden. Aus diesem Grund besteht ein Problem, dass sich eine Betriebssicherheit der Vorrichtung verschlechtert.
  • Die vorliegende Erfindung wurde umgesetzt, um das oben beschriebene Problem zu lösen, und es ist eine Aufgabe der vorliegenden Erfindung, eine Siliziumcarbid-Halbleitervorrichtung, ein Herstellungsverfahren dafür und eine Leistungsumwandlungsvorrichtung vorzusehen, die eine Verschlechterung der Betriebssicherheit verhindern können.
  • Gemäß der vorliegenden Erfindung umfasst eine Siliziumcarbid-Halbleitervorrichtung: eine Siliziumcarbid-Halbleiterschicht eines ersten Leitfähigkeitstyps, die einen schützenden Graben enthält, der auf einer oberen Oberfläche der Siliziumcarbid-Halbleiterschicht vorgesehen ist; einen Basisbereich eines zweiten Leitfähigkeitstyps, der in einem oberen Teil der Siliziumcarbid-Halbleiterschicht vorgesehen ist; einen Sourcebereich des ersten Leitfähigkeitstyps, der auf dem Basisbereich vorgesehen ist; eine Gateelektrode, die im Innern eines Gategrabens, der den Basisbereich und den Sourcebereich durchdringt, über einem gateisolierenden Film vorgesehen ist; eine schützende Diffusionsschicht des zweiten Leitfähigkeitstyps, die bei einer tieferen Position als die Gateelektrode in der Siliziumcarbid-Halbleiterschicht vorgesehen ist; einen Zwischenschicht-Isolierfilm, der eine Oberfläche der Gateelektrode bedeckt und eine Zellenöffnung enthält; eine Sourceelektrode, die über die Zellenöffnung mit dem Sourcebereich elektrisch verbunden ist und über den schützenden Graben mit der schützenden Diffusionsschicht elektrisch verbunden ist; und einen geschichteten bzw. plattierten Film, der auf der Sourceelektrode vorgesehen ist, wobei ein konkaver Teil auf einer oberen Oberfläche der Sourceelektrode über dem schützenden Graben vorgesehen ist und eine Tiefe in einer vertikalen Richtung des konkaven Teils gleich einer halben Breite in einer horizontalen Richtung des konkaven Teils oder geringer ist.
  • In der vorliegenden Ausführungsform ist die Tiefe in der vertikalen Richtung des konkaven Teils, der auf der oberen Oberfläche der Sourceelektrode ausgebildet ist, gleich der halben Breite in der horizontalen Richtung des konkaven Teils oder geringer. Daher ist es möglich, eine Ausbildung eines etwaigen Hohlraums in dem plattierten Film zu verhindern und dadurch einer Verschlechterung der Betriebssicherheit, die durch die zurückbleibende Plattierungsflüssigkeit hervorgerufen wird, vorzubeugen.
  • Weitere Einzelheiten, Merkmale und Vorteile der Erfindung ergeben sich aus nachfolgender Beschreibung von Ausführungsbeispielen anhand der Zeichnungen. Darin zeigt/zeigen:
    • 1 und 2 Querschnittsansichten, die eine Siliziumcarbid-Halbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung veranschaulichen,
    • 3 und 4 Querschnittsansichten, die eine Siliziumcarbid-Halbleitervorrichtung gemäß einem Vergleichsbeispiel veranschaulichen,
    • 5 eine Querschnittsansicht, die eine Siliziumcarbid-Halbleitervorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung veranschaulicht,
    • 6 eine Draufsicht, die die Siliziumcarbid-Halbleitervorrichtung gemäß der zweiten Ausführungsform der vorliegenden Erfindung veranschaulicht,
    • 7 eine Querschnittsansicht, die einen Stromfluss der Siliziumcarbid-Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung veranschaulicht,
    • 8 eine Draufsicht, die einen Stromfluss der Siliziumcarbid-Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung veranschaulicht,
    • 9 eine Querschnittsansicht, die eine Siliziumcarbid-Halbleitervorrichtung gemäß einer dritten Ausführungsform der vorliegenden Erfindung veranschaulicht, und
    • 10 ein Blockdiagramm, das eine Konfiguration eines elektrischen Leistungsumwandlungssystems veranschaulicht, für das die elektrische Leistungsumwandlungsvorrichtung gemäß der vierten Ausführungsform verwendet wird.
  • Beschreibung von Ausführungsformen
  • Eine Siliziumcarbid-Halbleitervorrichtung, ein Herstellungsverfahren dafür und eine Leistungsumwandlungsvorrichtung gemäß den Ausführungsformen der vorliegenden Erfindung werden unter Bezugnahme auf die Zeichnungen beschrieben. Die gleichen Komponenten sind durch die gleichen Symbole bezeichnet, und deren wiederholte Beschreibung kann weggelassen werden.
  • Erste Ausführungsform
  • 1 und 2 sind Querschnittsansichten, die eine Siliziumcarbid-Halbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung veranschaulichen. Diese Siliziumcarbid-Halbleitervorrichtung ist ein SiC-MOSFET vom Typ mit Graben-Gates. 1 zeigt einen Zustand vor einem Beschichten bzw. Plattieren, und 2 zeigt einen Zustand nach dem Plattieren.
  • Eine Siliziumcarbid-Halbleiterschicht 2 vom n--Typ ist auf einem Siliziumcarbidsubstrat 1 vom n+-Typ epitaktisch aufgewachsen. Ein unterer Teil der Siliziumcarbid-Halbleiterschicht 2 ist eine Driftschicht 3, und ein Basisbereich 4 vom p-Typ ist in einem oberen Teil der Siliziumcarbid-Halbleiterschicht 2 vorgesehen. Ein Sourcebereich 5 vom n-Typ ist auf dem Basisbereich 4 vorgesehen.
  • Auf der oberen Oberfläche des Siliziumcarbid-Halbleiterschicht 2 ist ein Gategraben 6 so vorgesehen, dass er den Basisbereich 4 und den Sourcebereich 5 durchdringt, und ein schützender Graben 7 ist ebenfalls vorgesehen. Der schützende Graben 7 hat in Draufsicht eine quadratische oder rechtwinklige Form. Der Boden- bzw. untere Teil des Gategrabens 6 erreicht die Driftschicht 3. Ein gateisolierender Film 8 ist auf einer unteren Oberfläche und einer inneren Oberfläche des Gategrabens 6 vorgesehen. Eine Gateelektrode 9 ist innerhalb des Gategrabens 6 über dem gateisolierenden Film 8 vorgesehen. Die Gateelektrode 9 ist ebenfalls bei einem peripheren Bereich des schützenden Grabens 7 ausgebildet.
  • Die Gateelektrode 9 ist in Draufsicht in einer Gitterform angeordnet. Eine Vielzahl von durch die gitterförmige Gateelektrode 9 unterteilten MOSFET-Zellen ist in der Siliziumcarbid-Halbleiterschicht 2 ausgebildet. Jede Zelle enthält den Basisbereich 4, den Sourcebereich 5 und die Gateelektrode 9 und fungiert als ein MOSFET. Ein Gebiet, in welchem eine Vielzahl derartiger Zellen vorgesehen ist, ist ein Zellengebiet. Auf der anderen Seite ist ein Gebiet, in welchem der schützende Graben 7 vorgesehen ist, ein Schutzkontaktgebiet.
  • Schützende Diffusionsschichten 10 vom p-Typ sind an einem unteren Teil des Gategrabens 6 und an einem unteren Teil des schützenden Grabens 7 in der Siliziumcarbid-Halbleiterschicht 2 vorgesehen und sind in dem Gebiet vom p-Typ miteinander verbunden. Genau wie die Gateelektrode 9 ist auch die schützende Diffusionsschicht 10 in Draufsicht in einer Gitterform angeordnet. Daher ist die schützende Diffusionsschicht 10 am unteren Teil des schützenden Grabens 7 mit all den schützenden Diffusionsschichten 10 umliegender MOSFET-Zellen verbunden.
  • Ein aus TEOS bestehender Zwischenschicht-Isolierfilm 11 bedeckt die Oberfläche der Gateelektrode 9. Im Zellengebiet ist der Zwischenschicht-Isolierfilm 11 mit einer Zellenöffnung 12 versehen. In der Zellenöffnung 12 ist ein Kontaktgebiet 13 vom p+-Typ an einem oberen Teil auf dem Basisbereich 4 vorgesehen. Der Zwischenschicht-Isolierfilm 11 ist auch in dem schützenden Graben 7 vorgesehen und an der unteren Oberfläche des schützenden Grabens 7 geöffnet. In dieser Öffnung ist ein Kontaktgebiet 14 vom p+-Typ an einem oberen Teil auf der schützenden Diffusionsschicht 10 vorgesehen.
  • Auf dem Zwischenschicht-Isolierfilm 11 ist eine Sourceelektrode 15 vorgesehen. Die Sourceelektrode 15 ist über die Zellenöffnung 12 mit dem Sourcebereich 5 elektrisch verbunden, um einen Kontakt auszubilden. Überdies ist die Sourceelektrode 15 über den schützenden Graben 7 mit der schützenden Diffusionsschicht 10 elektrisch verbunden, um einen Schutzkontakt auszubilden. Das heißt, die Zellenöffnung 12 ist ein Kontaktloch zum Verbinden der Sourceelektrode 15 und des Sourcebereichs 5, und der schützende Graben 7 ist ein Kontaktloch zum Verbinden der Sourceelektrode 15 und der schützenden Diffusionsschicht 10.
  • Der schützende Graben 7 ist auf einem im Wesentlichen ganzen Block ausgebildet, der durch die Gateelektrode 9 unterteilt ist. In dem schützenden Graben 7 ist die Sourceelektrode 15, welche der Schutzkontakt ist, durch den Zwischenschicht-Isolierfilm 11 von der Gateelektrode 9 isoliert. Dies erlaubt, dass die Fläche des Schutzkontakts auf ein Maximum zunimmt, was es möglicht macht, den Widerstand des Schutzkontaktes zu reduzieren.
  • Auf der oberen Oberfläche der Sourceelektrode 15 ist über dem schützenden Graben 7 ein konkaver Teil 16 ausgebildet. Die Breite des schützenden Grabens 7 ist so eingestellt, dass eine Tiefe d1 in der vertikalen Richtung des konkaven Teils 16 der Sourceelektrode 15 gleich einer halben Breite w1 in der horizontalen Richtung an der Oberseite des konkaven Teils 16 oder geringer wird (w1 ≥ 2 × d1).
  • Ein plattierter Film 17 ist auf der Sourceelektrode 15 vorgesehen. Der plattierte Film 17 füllt den konkaven Teil 16 der Sourceelektrode 15. Aus diesem Grund besteht keine Notwendigkeit, ein weiteres Metallmaterial im konkaven Teil 16 vorzusehen. Eine Drainelektrode 18 ist auf einer Unterseite des Siliziumcarbidsubstrats 1 vorgesehen.
  • Als Nächstes wird kurz eine Operation der Siliziumcarbid-Halbleitervorrichtung gemäß der vorliegenden Ausführungsform beschrieben. Wenn eine positive Spannung, die gleich einer Schwellenspannung oder höher als eine solche ist, an die Gateelektrode 9 angelegt wird, wird in dem Basisbereich 4 auf einer Seitenfläche der Gateelektrode 9 eine invertierte Kanalschicht ausgebildet. Diese invertierte Kanalschicht bildet einen Weg, entlang welchem Elektronen als Träger von dem Sourcebereich 5 zu der Driftschicht 3 fließen. Von dem Sourcebereich 5 durch die invertierte Kanalschicht in die Driftschicht 3 fließende Elektronen gelangen durch das Siliziumcarbidsubstrat 1, wobei sie einem elektrischen Feld folgen, das durch eine positive Spannung der Drainelektrode 18 erzeugt wird, und erreichen die Drainelektrode 18. Als Folge ermöglicht der MOSFET, dass ein Strom von der Drainelektrode 18 zur Sourceelektrode 15 fließt. Solch ein Zustand ist ein Ein-Zustand des MOSFET. Die schützende Diffusionsschicht 10 am unteren Teil des Gategrabens 6 fördert eine Verarmung der Driftschicht 3, wenn der MOSFET ausgeschaltet wird, und schwächt eine Konzentration eines elektrischen Feldes an dem unteren Teil des Gategrabens 6 ab, um dadurch eine Zerstörung des gateisolierenden Films 8 zu verhindern.
  • Auf der anderen Seite wird, wenn eine niedrigere Spannung als die Schwellenspannung an die Gateelektrode 9 angelegt wird, kein invertierter Kanal im Kanalgebiet ausgebildet, und somit fließt kein Strom zwischen der Drainelektrode 18 und der Sourceelektrode 15. Dieser Zustand ist ein Aus-Zustand des MOSFET.
  • Wie oben beschrieben wurde, nimmt, wenn der MOSFET ausgeschaltet wird, die Spannung der Drainelektrode 18 drastisch zu, und somit fließt ein Verschiebungsstrom über eine parasitäre Kapazität zwischen der schützenden Diffusionsschicht 10 und der Driftschicht 3 in die schützende Diffusionsschicht 10. Zu dieser Zeit tritt ein Spannungsabfall in einer Widerstandskomponente zwischen der schützenden Diffusionsschicht 10 und dem Basisbereich 4 auf, und, wenn der Spannungsabfall zunimmt, tritt ein dielektrischer Durchbruch im gateisolierenden Film 8 auf. Folglich wird die Breite des schützenden Grabens 7 größer als die Breite der Zellenöffnung 12 ausgebildet. Die Breite des schützenden Grabens 7 ist vorzugsweise größer als die Breite einer Zelle. Konkreter ist die Breite des schützenden Grabens 7 mehr als Doppelte der Breite der Zellenöffnung 12 und beträgt 7 µm oder mehr. Aus diesem Grund ist es möglich, die Fläche für eine Ausbildung eines Schutzkontakts zu vergrößern und den Widerstandswert des Schutzkontakts zu verringern. Folglich nimmt der Widerstandswert zwischen der schützenden Diffusionsschicht 10 und dem Basisbereich 4 ab, was es möglich macht, eine Zerstörung des gateisolierenden Films 8, die durch einen Verschiebungsstrom verursacht wird, zu verhindern.
  • Als Nächstes wird ein Herstellungsverfahren für die Siliziumcarbid-Halbleitervorrichtung gemäß der vorliegenden Ausführungsform beschrieben. Zunächst lässt man die Siliziumcarbid-Halbleiterschicht 2 auf dem Siliziumcarbidsubstrat 1 mit niedrigem Widerstand vom n-Typ und 4H-Polytyp unter Verwendung eines Verfahrens zur chemischen Gasphasenabscheidung (CVD) epitaktisch aufwachsen. Die Siliziumcarbid-Halbleiterschicht 2 weist eine Verunreinigungskonzentration von 1×1015 cm-3 bis 1×1017 cm-3 und eine Dicke von 5 bis 50 µm auf.
  • Als Nächstes wird der Basisbereich 4 gebildet, indem Aluminium-(AI-)lonen in die Oberfläche der Siliziumcarbid-Halbleiterschicht 2 implantiert werden. Die Tiefe einer Al-Ionen-Implantation wird auf etwa 0,5 bis 3 µm innerhalb eines Bereichs eingestellt, der die Dicke der Siliziumcarbid-Halbleiterschicht 2 nicht übersteigt. Die Verunreinigungskonzentration von implantiertem Al wird so eingestellt, dass sie höher als eine Verunreinigungskonzentration vom n-Typ der Siliziumcarbid-Halbleiterschicht 2 ist. Das Gebiet der Siliziumcarbid-Halbleiterschicht 2, das tiefer als diese Al-Implantationstiefe liegt, bleibt als eine Driftschicht 3 vom n-Typ zurück. Man beachte, dass der Basisbereich 4 durch epitaktisches Wachstum gebildet werden kann. Es wird angenommen, dass die Verunreinigungskonzentration und Dicke des Basisbereichs 4 jenen in einem Fall äquivalent sind, in welchem der Basisbereich 4 durch Ionenimplantation gebildet wird.
  • Als Nächstes wird der Sourcebereich 5 gebildet, indem Stickstoff-(N-)Ionen in die Oberfläche des Basisbereichs 4 implantiert werden. Der Sourcebereich 5 wird in einem Gittermuster entsprechend einem Layout der Gateelektrode 9, die nachfolgend gebildet werden soll, ausgebildet. Wenn die Gateelektrode 9 gebildet ist, sind somit die Sourcebereiche 5 auf beiden Seiten der Gateelektrode 9 angeordnet. Die Tiefe einer N-Ionen-Implantation wird kleiner als die Dicke des Basisbereichs 4 eingerichtet. Die Verunreinigungskonzentration von zu implantierendem N wird höher als die Konzentration einer Verunreinigung vom p-Typ des Basisbereichs 4 eingerichtet und auf einen Bereich von 1×1018 cm-3 bis 1×1021 cm-3 eingestellt.
  • Als Nächstes wird eine Siliziumoxidfilmschicht mit einer Dicke von etwa 1 bis 2 µm auf die Siliziumcarbid-Halbleiterschicht 2 abgeschieden, und ein Resistmuster wird unter Verwendung einer Fotolithografietechnik darauf gebildet. Ein Siliziumoxidfilm wird durch reaktives lonenätzen (RIE) unter Verwendung dieses Resistmusters als Maske strukturiert. Der Gategraben 6, der den Sourcebereich 5 und den Basisbereich 4 durchdringt, wird in der Siliziumcarbid-Halbleiterschicht 2 durch RIE unter Verwendung der strukturierten Siliziumoxidfilmschicht als Maske gebildet. In diesem Fall wird auch der schützende Graben 7 gleichzeitig in dem Schutzkontaktgebiet ausgebildet. Die Tiefen des Gategrabens 6 und des schützenden Grabens 7 sind gleich der Tiefe des Basisbereichs 4 oder größer und sind auf etwa 0,5 bis 3 µm eingestellt.
  • Als Nächstes wird eine Implantationsmaske, von der Bereiche offen gelassen werden, die dem Gategraben 6 und dem schützenden Graben 7 entsprechen, gebildet, und Al-Ionen werden unter Verwendung der Implantationsmaske als Maske implantiert, und die schützende Diffusionsschicht 10 vom p-Typ wird an den unteren Teilen des Gategrabens 6 und des schützenden Grabens 7 ausgebildet. Man beachte, dass statt der Implantationsmaske auch der Siliziumoxidfilm, der als eine Maske genutzt wurde, um den Graben auszubilden, verwendet werden kann. Dies macht es möglich, den Herstellungsschritt zu vereinfachen und die Kosten zu reduzieren. In diesem Fall ist es notwendig, die Dicke der Siliziumoxidfilmschicht und Ätzbedingungen so einzustellen, dass ein bestimmter Grad an Dicke nach einem Ausbilden des Gategrabens 6 und des schützenden Grabens 7 zurückbleibt.
  • Nach einem Entfernen der Implantationsmaske wird unter Verwendung einer Wärmebehandlungsvorrichtung ein Ausheilen zum Aktivieren von N- und Al-Ionen durchgeführt, die in dem oben beschriebenen Schritt implantiert wurden. Dieses Ausheilen wird in einer Inertgasatmosphäre wie etwa einem Argon-(Ar-)Gas unter Bedingungen von 1300 bis 1900°C für 30 Sekunden bis 1 Stunde durchgeführt.
  • Als Nächstes wird ein Siliziumoxidfilm auf der ganzen Oberfläche der Siliziumcarbid-Halbleiterschicht 2 einschließlich des Inneren des Gategrabens 6 und des schützenden Grabens 7 ausgebildet, wird dann Polysilizium unter Verwendung eines Dekompressions-CVD-Verfahrens abgeschieden, werden diese strukturiert oder zurückgeätzt, um dadurch den gateisolierenden Film 8 und die Gateelektrode 9 in dem Gategraben 6 und dem schützenden Graben 7 auszubilden. Die Gateelektrode 9 ist in dem gesamten Gategraben 6 in dem MOSFET-Zellengebiet eingebettet. Auf der anderen Seite wird die Gateelektrode 9 an der Mitte in dem schützenden Graben 7 des Schutzkontaktgebiets entfernt, und ein Strukturieren oder Rückätzen wird durchgeführt, so dass die Gateelektrode 9 nur in dem peripheren Bereich zurückbleibt. Man beachte, dass der Siliziumoxidfilm, welcher der gateisolierende Film 8 wird, gebildet werden kann, indem die Oberfläche der Siliziumcarbid-Halbleiterschicht 2 thermisch oxidiert wird, oder auf der Siliziumcarbid-Halbleiterschicht 2 abgeschieden werden kann.
  • Als Nächstes wird über der ganzen Oberfläche unter Verwendung eines Dekompressions-CVD-Verfahrens der Zwischenschicht-Isolierfilm 11 gebildet, um die Gateelektrode 9 zu bedecken. Der Zwischenschicht-Isolierfilm 11 wird dann strukturiert, um die Zellenöffnung 12 und die Öffnung an dem unteren Teil des schützenden Grabens 7 auszubilden. Als Nächstes wird ein Elektrodenelement wie etwa eine AI-Legierung abgeschieden, um die Sourceelektrode 15 auf dem Zwischenschicht-Isolierfilm 11 und im Innern der Zellenöffnung 12 und im Innern der Öffnung durch Sputtern zu bilden.
  • Als Nächstes wird auf der Sourceelektrode 15 durch eine Beschichtungs- bzw. Plattierungsbehandlung der plattierte Film 17 gebildet. Ein Pfeil in 2 gibt eine Wachstumsrichtung des plattierten Films 17 an. Zuerst wächst, wenn die Plattierungsbehandlung beginnt, ein plattierter Film 17a gleichmäßig bezüglich der oberen Oberfläche der Sourceelektrode 15. Plattierte Filme 17b und 17c, die von dem unteren Teil des konkaven Teils 16 aus aufgewachsen werden, wachsen so, dass sie den konkaven Teil 16 füllen. Das Wachstum schreitet weiter fort, und der plattierte Film 17d erreicht die Oberseite der Sourceelektrode 15. Danach schreitet ein Wachstum eines plattierten Films 17e fort, um den konkaven Teil 16 der Sourceelektrode 15 zu füllen. Bevor der von beiden Seiten an der Oberseite des konkaven Teils 16 aus gewachsene plattierte Film 17 verschlossen wird, erreicht folglich der plattierte Film 17, der vom unteren Teil des konkaven Teils 16 aus aufgewachsen wurde, die Oberseite, und dies verhindert somit, dass in dem plattierten Film 17 Hohlräume gebildet werden.
  • Schließlich wird auf die Unterseite des Siliziumcarbidsubstrats 1 ein Elektrodenelement wie etwa eine AI-Legierung abgeschieden, um die Drainelektrode 18 zu bilden. Diese Siliziumcarbid-Halbleitervorrichtung gemäß der vorliegenden Ausführungsform wird in den oben beschriebenen Schritten hergestellt.
  • Als Nächstes werden Effekte der vorliegenden Ausführungsform im Vergleich mit einem Vergleichsbeispiel beschrieben. 3 und 4 sind Querschnittsansichten, die eine Siliziumcarbid-Halbleitervorrichtung gemäß einem Vergleichsbeispiel veranschaulichen. 3 veranschaulicht einen Zustand vor einem Plattieren, und 4 veranschaulicht einen Zustand nach dem Plattieren. In dem Vergleichsbeispiel ist, da die Tiefe des konkaven Teils 16 der Sourceelektrode 15 größer als die Breite ist, in dem plattierten Film 17 ein Hohlraum geschaffen, und dadurch wird eine zurückbleibende Plattierungsflüssigkeit 19 erzeugt.
  • Im Gegensatz dazu ist gemäß der vorliegenden Ausführungsform die Tiefe in der vertikalen Richtung des konkaven Teils 16, der auf der oberen Oberfläche der Sourceelektrode 15 über dem schützenden Graben 7 ausgebildet ist, gleich der halben Breite in der horizontalen Richtung des konkaven Teils 16 oder geringer. Indem man die Größe des konkaven Teils 16 auf diese Weise einstellt, erreicht der von dem unteren Teil des konkaven Teils 16 aus gewachsene plattierte Film 17 den oberen Teil, bevor der von beiden Seiten an der Oberseite des konkaven Teils 16 aus gewachsene plattierte Film 17 verschlossen wird. Daher ist es möglich, eine Ausbildung eines etwaigen Hohlraums in dem plattierten Film 17 zu verhindern und dadurch einer Verschlechterung der Betriebssicherheit, die durch die zurückbleibende Plattierungsflüssigkeit bewirkt wird, vorzubeugen.
  • Man beachte, dass die schützende Diffusionsschicht 10 am unteren Teil des Gategrabens 6 nicht immer entlang dem unteren Teil des Gategrabens 6 vorgesehen werden muss, sondern nur bei einer tieferen Position als die Gateelektrode 9 vorgesehen werden muss. Beispielsweise kann in einer Querschnittsansicht die schützende Diffusionsschicht 10 zwischen den benachbarten Gategräben 6 vorgesehen sein. Die schützende Diffusionsschicht 10 kann nur an einem Teil des unteren Teils des Gategrabens 6 vorgesehen sein, statt an dem gesamten unteren Teil des Gategrabens 6 von einem Ende zu dessen anderem Ende vorgesehen zu werden. Alternativ dazu kann die schützende Diffusionsschicht 10 so gestaltet sein, dass sie von dem unteren Teil des Gategrabens 6 hervorsteht. Das heißt, die schützende Diffusionsschicht 10 kann bei einer tieferen Position als die Gateelektrode 9 in der Siliziumcarbid-Halbleiterschicht vorgesehen sein und sich bis zumindest dem unteren Teil des schützenden Grabens erstrecken. Auf diese Weise ist es möglich, eine Entspannung des elektrischen Feldes am unteren Teil des Gategrabens 6 zu erreichen und auch eine Verbindung mit der Sourceelektrode 5 über den schützenden Graben herzustellen.
  • Man beachte, dass der konkave Teil auch an der oberen Oberfläche des plattierten Films 17 über dem schützenden Graben 7 ausgebildet ist. Überdies kann, obgleich die obere Oberfläche des plattierten Films 17 über der Zellenöffnung 12 in der Figur flach ist, die obere Oberfläche des plattierten Films 17 genau wie oberhalb des schützenden Grabens 7 nicht flach sein.
  • Zweite Ausführungsform
  • 5 ist eine Querschnittsansicht, die eine Siliziumcarbid-Halbleitervorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung veranschaulicht. 6 ist eine Draufsicht, die die Siliziumcarbid-Halbleitervorrichtung gemäß der zweiten Ausführungsform der vorliegenden Erfindung veranschaulicht. In der vorliegenden Ausführungsform ist die Breite des schützenden Grabens 7 so eingestellt, dass keine Gateelektrode 9 zwischen der dem schützenden Graben 7 benachbarten Zellenöffnung 12 und dem schützenden Graben 7 gelegen ist.
  • Wenn beispielsweise angenommen wird, dass die Breite des Gategrabens 6 des Zellengebiets t1 ist, der Abstand der benachbarten Gategräben 6 p1 ist und n eine ganze Zahl 1 oder größer ist, ist eine Breite c1 des schützenden Grabens 7 c1 = p1×n+t1. Daher ist die Breite c1 des schützenden Grabens 7 ein ganzzahliges Vielfaches der Breite einer Zelle. Jedoch sind Fehler im Herstellungsprozess erlaubt. Hier beträgt t1 0,5 bis 2,0 µm, und p1 beträgt etwa 3,0 bis 10 µm.
  • Als Nächstes werden im Vergleich mit der ersten Ausführungsform Effekte der vorliegenden Ausführungsform beschrieben. 7 ist eine Querschnittsansicht, die einen Stromfluss der Siliziumcarbid-Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung veranschaulicht. 8 ist eine Draufsicht, die einen Stromfluss der Siliziumcarbid-Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung veranschaulicht. Der schützende Graben 7 ist der Gateelektrode 9 benachbart in Gebieten gelegen, die von gestrichelten Linien umschlossen sind, und, da das Intervall zwischen den beiden klein ist, ist es schwierig, die Zellenöffnung 12 auszubilden. Wenn ein Transistor eingeschaltet wird, wird ein Kanal zwischen einer Seitenwand des schützenden Grabens 7 und einer gegenüberliegenden Seitenwand der Gateelektrode 9 gebildet, und ein durch diesen Kanal fließender Strom fließt entlang einem Weg, der in der Figur durch einen Pfeil dargestellt ist. Ein Sourcewiderstand um das Schutzkontaktgebiet nimmt in Abhängigkeit von der Länge des Stromweges zu, und der Strombetrag ist beschränkt. Daher besteht eine Möglichkeit, dass der Strom im Zellengebiet ungleichmäßig werden kann und die Temperaturverteilung ungleichmäßig werden kann.
  • Im Gegensatz dazu gibt es in der vorliegenden Ausführungsform keine Gateelektrode 9 zwischen der dem schützenden Graben 7 benachbarten Zellenöffnung 12 und dem schützenden Graben 7. Daher wird die Zellenöffnung 12 in der Umgebung des Gebietes, in welchem ein Kanal ausgebildet wird, geschaffen. Aus diesem Grund ist es möglich, einen Stromweg gleichmäßig zu machen und eine Ungleichmäßigkeit des Stroms im Zellengebiet zu beheben. Die übrige Konfiguration und Effekte sind ähnlich jenen der ersten Ausführungsform.
  • Dritte Ausführungsform
  • 9 ist eine Querschnittsansicht, die eine Siliziumcarbid-Halbleitervorrichtung gemäß einer dritten Ausführungsform der vorliegenden Erfindung veranschaulicht. In der vorliegenden Ausführungsform ist der auf der Seitenwand des schützenden Grabens 7 vorgesehene Zwischenschicht-Isolierfilm 11 angeschrägt. Unter Verwendung von BPSG oder dergleichen als Material des Zwischenschicht-Isolierfilms 11 ist es möglich, zu veranlassen, dass sich dessen Form während einer Wärmbehandlung ändert, und den Zwischenschicht-Isolierfilm 11 in eine angeschrägte Form zu formen. Wenn die Sourceelektrode 15 gebildet wird, ist es folglich möglich, Einbuchtungen in der Seitenwand des schützenden Grabens 7 zu eliminieren und eine Öffnungsbreite w1 an der Oberseite des konkaven Teils 16 der Sourceelektrode 15 zu verbreitern. Daher kann die Breite des schützenden Grabens 7 reduziert werden, und das Schutzkontaktgebiet, das nicht als der Kanal fungiert, kann reduziert werden. Folglich ist es möglich, den Stromweg zu vergrößern und dessen Ein-Widerstand zu reduzieren. Die übrige Konfiguration und Effekte sind jenen der ersten und zweiten Ausführungsformen ähnlich.
  • Vierte Ausführungsform
  • In dieser Ausführungsform werden die Siliziumcarbid-Halbleitervorrichtungen gemäß den oben beschriebenen ersten bis dritten Ausführungsformen für eine elektrische Leistungsumwandlungsvorrichtung verwendet. Die elektrische Leistungsumwandlungsvorrichtung ist zum Beispiel eine Invertervorrichtung, eine Wandlervorrichtung, ein Servoverstärker oder eine Stromversorgungseinheit. Obgleich die vorliegende Erfindung nicht auf eine spezifische elektrische Leistungsumwandlungsvorrichtung beschränkt ist, wird im Folgenden ein Fall beschrieben, in dem die vorliegende Erfindung für einen Dreiphasen-Inverter verwendet wird.
  • 10 ist ein Blockdiagramm, das eine Konfiguration eines elektrischen Leistungsumwandlungssystems veranschaulicht, für das die elektrische Leistungsumwandlungsvorrichtung gemäß der vierten Ausführungsform verwendet wird. Dieses Leistungsumwandlungssystem umfasst eine Stromversorgung 100, eine elektrische Leistungsumwandlungsvorrichtung 200 und eine Last 300. Die Stromversorgung 100 ist eine DC-Stromversorgung und stellt der elektrischen Leistungsumwandlungsvorrichtung 200 DC-Leistung bereit. Die Stromversorgung 100 kann aus verschiedenen Komponenten bestehen. Beispielsweise kann die Stromversorgung 100 aus einem DC-System, einer Solarzelle oder einer Speicherbatterie bestehen oder kann aus einem Gleichrichter oder einem AC/DC-Wandler bestehen, der mit einem AC-System verbunden ist. Alternativ dazu kann die Stromversorgung 100 aus einem DC/DC-Wandler bestehen, der von einem DC-System abgegebene DC-Leistung in eine vorbestimmte Leistung umwandelt.
  • Die elektrische Leistungsumwandlungsvorrichtung 200 ist ein Dreiphasen-Inverter, der mit einem Knoten zwischen der Stromversorgung 100 und der Last 300 verbunden ist, wandelt von der Stromversorgung 100 bereitgestellte DC-Leistung in AC-Leistung um und stellt die AC-Leistung der Last 300 bereit. Die elektrische Leistungsumwandlungsvorrichtung 200 enthält eine Hauptumwandlungsschaltung 201, die DC-Leistung in AC-Leistung umwandelt und die AC-Leistung abgibt, und eine Steuerschaltung 203, die ein Steuersignal zum Steuern der Hauptumwandlungsschaltung 201 an die Hauptumwandlungsschaltung 201 abgibt.
  • Die Last 300 ist ein Dreiphasen-Elektromotor, der mittels einer von der elektrischen Leistungsumwandlungsvorrichtung 200 bereitgestellten AC-Leistung angetrieben wird. Die Last 300 ist nicht auf eine spezifische Anwendung beschränkt. Die Last wird als ein Elektromotor verwendet, der an verschiedenen elektrischen Vorrichtungen montiert ist, wie etwa ein Elektromotor für zum Beispiel ein Hybridfahrzeug, ein Elektrofahrzeug, ein Schienenfahrzeug, einen Aufzug oder eine Klimaanlage.
  • Im Folgenden wird die elektrische Leistungsumwandlungsvorrichtung 200 im Detail beschrieben. Die Hauptumwandlungsschaltung 201 enthält eine Schaltvorrichtung und eine (nicht veranschaulichte) Rückflussdiode. Wenn die Schaltvorrichtung geschaltet wird, wandelt die Hauptumwandlungsschaltung 201 von der Stromversorgung 100 bereitgestellte DC-Leistung in AC-Leistung um und stellt die AC-Leistung der Last 300 bereit. Die Hauptumwandlungsschaltung 201 kann verschiedene Arten spezifischer Schaltungskonfigurationen aufweisen. Die Hauptumwandlungsschaltung 201 gemäß dieser Ausführungsform ist eine Dreiphasen-Vollbrückenschaltung mit zwei Niveaus, die aus sechs Schaltvorrichtungen und sechs Rückflussdioden bestehen kann, die mit den jeweiligen Schaltvorrichtungen antiparallel geschaltet sind. Jede Schaltvorrichtung und jede Rückflussdiode der Hauptumwandlungsschaltung 201 bestehen aus einer Siliziumcarbid-Halbleitervorrichtung 202 entsprechend einer beliebigen der oben beschriebenen ersten bis dritten Ausführungsformen. Je zwei Schaltvorrichtungen der sechs Schaltvorrichtungen sind in Reihe geschaltet und bilden einen vertikalen Arm. Jeder vertikale Arm bildet jede Phase (U-Phase, V-Phase, W-Phase) der Vollbrückenschaltung. Ausgangsanschlüsse jedes vertikalen Arms, d.h. drei Ausgangsanschlüsse der Hauptumwandlungsschaltung 201, sind mit der Last 300 verbunden.
  • Ferner enthält die Hauptumwandlungsschaltung 201 eine (nicht veranschaulichte) Ansteuerschaltung, die jede Schaltvorrichtung ansteuert. Die Ansteuerschaltung kann in der Siliziumcarbid-Halbleitervorrichtung 202 enthalten sein. Eine andere, von der Siliziumcarbid-Halbleitervorrichtung 202 verschiedene Ansteuerschaltung kann vorgesehen sein. Die Ansteuerschaltung erzeugt ein Ansteuersignal zum Ansteuern jeder Schaltvorrichtung der Hauptumwandlungsschaltung 201 und stellt das erzeugte Ansteuersignal einer Steuerelektrode jeder Schaltvorrichtung der Hauptumwandlungsschaltung 201 bereit. Konkret gibt die Ansteuerschaltung an die Steuerelektrode jeder Schaltvorrichtung ein Ansteuersignal, um jede Schaltvorrichtung einzuschalten, und ein Ansteuersignal, um jede Schaltvorrichtung auszuschalten, gemäß dem Steuersignal ab, das von der Steuerschaltung 203 abgegeben wurde, welche später beschrieben wird. Wenn der EIN-Zustand jeder Schaltvorrichtung beibehalten wird, ist das Ansteuersignal ein Spannungssignal (EIN-Signal) mit einer Spannung gleich einer Schwellenspannung der Schaltvorrichtung oder höher. Wenn der AUS-Zustand jeder Schaltvorrichtung beibehalten wird, ist das Ansteuersignal ein Spannungssignal (AUS-Signal) mit einer Spannung gleich der Schwellenspannung der Schaltvorrichtung oder niedriger.
  • Die Steuerschaltung 203 steuert jede Schaltvorrichtung der Hauptumwandlungsschaltung 201, um der Last 300 eine gewünschte Leistung bereitzustellen. Konkret berechnet die Steuerschaltung 203 eine Periode (EIN-Periode), in der jede Schaltvorrichtung der Hauptumwandlungsschaltung 201 im EIN-Zustand ist, basierend auf der Leistung, die der Last 300 gestellt werden soll. Beispielsweise kann die Hauptumwandlungsschaltung 201 durch eine PWM-Steuerung zum Modulieren der EIN-Periode jeder Schaltvorrichtung in Abhängigkeit von der abzugebenden Spannung gesteuert werden. Ferner gibt die Steuerschaltung 203 an die in der Hauptumwandlungsschaltung 201 enthaltene Ansteuerschaltung einen Steuerbefehl (Steuersignal) ab, so dass an jedem Punkt das EIN-Signal an jede einzuschaltende Schaltvorrichtung abgegeben wird und ein AUS-Signal an jede auszuschaltende Schaltvorrichtung abgegeben wird. Die Ansteuerschaltung gibt das EIN-Signal oder AUS-Signal als das Ansteuersignal an die Steuerelektrode jeder Schaltvorrichtung gemäß dem Steuersignal ab.
  • In der elektrischen Leistungsumwandlungsvorrichtung gemäß dieser Ausführungsform werden die Siliziumcarbid-Halbleitervorrichtungen gemäß den ersten bis dritten Ausführungsformen als die Halbleitervorrichtung 202 verwendet. Dementsprechend ist es möglich, eine sehr betriebssichere Leistungsumwandlungsvorrichtung zu erhalten.
  • Obgleich diese Ausführungsform ein Beispiel veranschaulicht, in welchem die vorliegende Erfindung für einen Dreiphasen-Inverter mit zwei Niveaus verwendet wird, ist die vorliegende Erfindung nicht auf diesen beschränkt und kann für verschiedene elektrische Leistungsumwandlungsvorrichtungen verwendet werden. Obgleich diese Ausführungsform eine elektrische Leistungsumwandlungsvorrichtung mit zwei Niveaus veranschaulicht, kann die vorliegende Erfindung auch auf eine elektrische Leistungsumwandlungsvorrichtung mit drei Niveaus oder mehr Niveaus angewendet werden. Wenn Leistung einer einphasigen Last bereitgestellt wird, kann die vorliegende Erfindung für einen Einphasen-Inverter verwendet werden. Die vorliegende Erfindung kann auch für einen DC/DC-Wandler oder einen AC/DC-Wandler verwendet werden, wenn Leistung einer DC-Last oder dergleichen bereitgestellt wird.
  • Ferner ist in der elektrischen Leistungsumwandlungsvorrichtung, für die die vorliegende Erfindung verwendet wird, die oben erwähnte Last nicht auf einen Elektromotor beschränkt. Beispielsweise kann die Last auch als eine Stromversorgungsvorrichtung für eine elektrische Entladungsmaschine, eine Laserstrahlmaschine, einen Herd mit Induktionsheizung oder ein Leistungseinspeisungssystem für berührungslose Vorrichtungen verwendet werden. Alternativ dazu kann die Last auch als Power Conditioner für ein photovoltaische Leistung erzeugendes System, ein Elektrizitätsspeichersystem oder dergleichen verwendet werden.
  • Offensichtlich sind im Lichte der obigen Lehren viele Modifikationen und Variationen der vorliegenden Erfindung möglich. Es versteht sich daher, dass innerhalb des Umfangs der beigefügten Ansprüche die Erfindung auf andere Weise als konkret beschrieben in die Praxis umgesetzt werden kann.
  • Die gesamte Offenbarung der am 5. Juli 2017 eingereichten japanischen Patentanmeldung Nr. 2017-132019 , einschließlich Beschreibung, Ansprüche, Zeichnungen und Zusammenfassung, worauf die Priorität gemäß Übereinkommen der vorliegenden Anmeldung basiert, ist in ihrer Gesamtheit durch Verweis hierin einbezogen.
  • Zusammenfassend ist festzustellen, dass ein Gategraben und ein schützender Graben auf einer oberen Oberfläche der Siliziumcarbid-Halbleiterschicht eines ersten Leitfähigkeitstyps vorgesehen sind. Eine schützende Diffusionsschicht eines zweiten Leitfähigkeitstyps ist bei einer tieferen Position als die Gateelektrode in der Siliziumcarbid-Halbleiterschicht vorgesehen. Ein Zwischenschicht-Isolierfilm bedeckt eine Oberfläche der Gateelektrode und enthält eine Zellenöffnung. Eine Sourceelektrode ist über die Zellenöffnung mit dem Sourcebereich elektrisch verbunden und über den schützenden Graben mit der schützenden Diffusionsschicht elektrisch verbunden. Ein plattierter Film ist auf der Sourceelektrode vorgesehen. Ein konkaver Teil ist auf einer oberen Oberfläche der Sourceelektrode über dem schützenden Graben vorgesehen. Eine Tiefe in einer vertikalen Richtung des konkaven Teils ist gleich einer halben Breite in einer horizontalen Richtung des konkaven Teils oder geringer.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2001267570 A [0003]
    • JP 5710644 B2 [0003]
    • JP 2017132019 [0056]

Claims (9)

  1. Siliziumcarbid-Halbleitervorrichtung, umfassend: eine Siliziumcarbid-Halbleiterschicht (2) eines ersten Leitfähigkeitstyps, die einen schützenden Graben (7) enthält, der auf einer oberen Oberfläche der Siliziumcarbid-Halbleiterschicht (2) vorgesehen ist; einen Basisbereich (4) eines zweiten Leitfähigkeitstyps, der in einem oberen Teil der Siliziumcarbid-Halbleiterschicht (2) vorgesehen ist; einen Sourcebereich (5) des ersten Leitfähigkeitstyps, der auf dem Basisbereich (4) vorgesehen ist; eine Gateelektrode (9), die innerhalb eines Gategrabens (6), der den Basisbereich (4) und den Sourcebereich (5) durchdringt, über einem gateisolierenden Film (8) vorgesehen ist; eine schützende Diffusionsschicht (10) des zweiten Leitfähigkeitstyps, die bei einer tieferen Position als die Gateelektrode (9) in der Siliziumcarbid-Halbleitervorrichtung (2) vorgesehen ist; einen Zwischenschicht-Isolierfilm (11), der eine Oberfläche der Gateelektrode (9) bedeckt und eine Zellenöffnung (12) enthält; eine Sourceelektrode (15), die über die Zellenöffnung (12) mit dem Sourcebereich (5) elektrisch verbunden ist und über den schützenden Graben (7) mit der schützenden Diffusionsschicht (10) elektrisch verbunden ist; und einen plattierten Film (17), der auf der Sourceelektrode (15) vorgesehen ist, wobei ein konkaver Teil (16) auf einer oberen Oberfläche der Sourceelektrode (15) über dem schützenden Graben (7) vorgesehen ist, und eine Tiefe in einer vertikalen Richtung des konkaven Teils (16) gleich einer halben Breite in einer horizontalen Richtung des konkaven Teils (16) oder geringer ist.
  2. Siliziumcarbid-Halbleitervorrichtung nach Anspruch 1, wobei eine Breite des schützenden Grabens (7) größer als eine Breite der Zellenöffnung (12) ist.
  3. Siliziumcarbid-Halbleitervorrichtung nach Anspruch 2, wobei eine Vielzahl von Zellen in der Siliziumcarbid-Halbleiterschicht (2) vorgesehen ist, jede Zelle den Basisbereich (4), den Sourcebereich (5) und die Gateelektrode (9) enthält, und eine Breite des schützenden Grabens (7) größer als eine Breite einer Zelle ist.
  4. Siliziumcarbid-Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, wobei der plattierte Film (17) den konkaven Teil (16) der Sourceelektrode (15) füllt.
  5. Siliziumcarbid-Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, wobei die Gateelektrode (9) nicht zwischen der dem schützenden Graben (7) benachbarten Zellenöffnung (12) und dem schützenden Graben (7) vorgesehen ist.
  6. Siliziumcarbid-Halbleitervorrichtung nach Anspruch 5, wobei eine Vielzahl von Zellen in der Siliziumcarbid-Halbleiterschicht (2) ausgebildet ist, jede Zelle den Basisbereich (4), den Sourcebereich (5) und die Gateelektrode (9) enthält, und eine Breite des schützenden Grabens (7) ein ganzzahliges Vielfaches einer Breite einer Zelle ist.
  7. Siliziumcarbid-Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, wobei der auf einer Seitenwand des schützenden Grabens (7) vorgesehene Zwischenschicht-Isolierfilm (11) angeschrägt ist.
  8. Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung, umfassend: Ausbilden eines Basisbereichs (4) eines zweiten Leitfähigkeitstyps in einem oberen Teil einer Siliziumcarbid-Halbleiterschicht (2) eines ersten Leitfähigkeitstyps; Ausbilden eines Sourcebereichs (5) des ersten Leitfähigkeitstyps auf dem Basisbereich (4); Ausbilden eines Gategrabens (6), der den Basisbereich (4) und den Sourcebereich (5) durchdringt, und eines schützenden Grabens (7) auf einer oberen Oberfläche der Siliziumcarbid-Halbleiterschicht (2); Ausbilden einer Gateelektrode (9) im Innern des Gategrabens (6) über einem gateisolierenden Film (8); Ausbilden einer schützenden Diffusionsschicht (10) des zweiten Leitfähigkeitstyps bei einer tieferen Position als die Gateelektrode (9) in der Siliziumcarbid-Halbleiterschicht (2); Ausbilden eines Zwischenschicht-Isolierfilms (11), der eine Oberfläche der Gateelektrode (9) bedeckt, und Ausbilden einer Zellenöffnung (12) in dem Zwischenschicht-Isolierfilm (11); Ausbilden einer Sourceelektrode (15), die über die Zellenöffnung (12) mit dem Sourcebereich (5) elektrisch verbunden ist und über den schützenden Graben (7) mit der schützenden Diffusionsschicht (10) elektrisch verbunden ist; und Ausbilden eines plattierten Films (17) auf der Sourceelektrode (15) durch eine Plattierungsbehandlung, wobei ein konkaver Teil (16) auf einer oberen Oberfläche der Sourceelektrode (15) über dem schützenden Graben (7) ausgebildet wird, und eine Tiefe in einer vertikalen Richtung des konkaven Teils (16) gleich einer halben Breite einer horizontalen Richtung des konkaven Teils (16) oder geringer ist.
  9. Elektrische Leistungsumwandlungsvorrichtung (200), umfassend eine Hauptumwandlungsschaltung (201), die die Siliziumcarbid-Halbleitervorrichtung (202) nach einem der Ansprüche 1 bis 7 enthält, eingespeiste Leistung umwandelt und die umgewandelte Leistung abgibt; und eine Steuerschaltung (203), die ein Steuersignal zum Steuern der Hauptumwandlungsschaltung (201) an die Hauptumwandlungsschaltung (201) abgibt.
DE102018206965.4A 2017-07-05 2018-05-04 Siliziumcarbid-Halbleitervorrichtung, Herstellungsverfahren dafür und Leistungsumwandlungsvorrichtung Withdrawn DE102018206965A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-132019 2017-07-05
JP2017132019A JP2019016668A (ja) 2017-07-05 2017-07-05 炭化珪素半導体装置並びにその製造方法及び電力変換装置

Publications (1)

Publication Number Publication Date
DE102018206965A1 true DE102018206965A1 (de) 2019-01-10

Family

ID=64666462

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018206965.4A Withdrawn DE102018206965A1 (de) 2017-07-05 2018-05-04 Siliziumcarbid-Halbleitervorrichtung, Herstellungsverfahren dafür und Leistungsumwandlungsvorrichtung

Country Status (4)

Country Link
US (1) US10431658B2 (de)
JP (1) JP2019016668A (de)
CN (1) CN109244133A (de)
DE (1) DE102018206965A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7471199B2 (ja) * 2020-11-12 2024-04-19 三菱電機株式会社 炭化珪素半導体装置、電力変換装置、および炭化珪素半導体装置の製造方法
CN115207128B (zh) * 2022-09-09 2023-01-13 深圳芯能半导体技术有限公司 一种沟槽侧壁栅抗负压碳化硅mosfet及其制备方法
CN115207130B (zh) * 2022-09-09 2023-01-13 深圳芯能半导体技术有限公司 一种侧壁栅双沟槽碳化硅mosfet及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5710644B2 (de) 1978-09-13 1982-02-27
JP2001267570A (ja) 2000-03-15 2001-09-28 Mitsubishi Electric Corp 半導体装置及び半導体装置製造方法
JP2017132019A (ja) 2016-01-29 2017-08-03 株式会社豊田自動織機 電極製造装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5314949B2 (ja) * 2007-07-27 2013-10-16 セイコーインスツル株式会社 半導体装置の製造方法
DE112011104322T5 (de) 2010-12-10 2013-10-02 Mitsubishi Electric Corporation Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
US8680607B2 (en) * 2011-06-20 2014-03-25 Maxpower Semiconductor, Inc. Trench gated power device with multiple trench width and its fabrication process
KR102158962B1 (ko) * 2014-05-08 2020-09-24 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US9520798B2 (en) * 2014-08-26 2016-12-13 General Electric Company Multi-level DC-DC converter with galvanic isolation and adaptive conversion ratio
JP6627359B2 (ja) * 2015-09-17 2020-01-08 富士電機株式会社 半導体装置および半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5710644B2 (de) 1978-09-13 1982-02-27
JP2001267570A (ja) 2000-03-15 2001-09-28 Mitsubishi Electric Corp 半導体装置及び半導体装置製造方法
JP2017132019A (ja) 2016-01-29 2017-08-03 株式会社豊田自動織機 電極製造装置

Also Published As

Publication number Publication date
US10431658B2 (en) 2019-10-01
JP2019016668A (ja) 2019-01-31
CN109244133A (zh) 2019-01-18
US20190013385A1 (en) 2019-01-10

Similar Documents

Publication Publication Date Title
DE112017001788B4 (de) Halbleitereinheit, Verfahren zur Herstellung derselben und Leistungswandler
DE112017005529B4 (de) Siliciumcarbid-halbleitereinheit und leistungswandlereinheit
DE112015004515B4 (de) Halbleitervorrichtungen
DE112017002221T5 (de) Halbleiterbauelement und Leistungswandlervorrichtung
DE102019206090A1 (de) Siliziumcarbid-Halbleitervorrichtung, Leistungswandler und Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung
DE112018001179T5 (de) Siliciumcarbid-halbleitereinheit, leistungswandler, verfahren zur herstellung einer siliciumcarbid-halbleitereinheit und verfahren zur herstellung eines leistungswandlers
DE112017000224B4 (de) Halbleitervorrichtung, Verfahren zu deren Herstellung und diese verwendende Leistungsumwandlungsvorrichtung
DE112018001001T5 (de) Siliciumcarbid-halbleitereinheit und leistungswandler
DE102004035788A1 (de) Isolierschicht-Bipolar-Transistor mit eingebauter Freilaufdiode
DE102017107174B4 (de) IGBT mit dV/dt-Steuerbarkeit und Verfahren zum Verarbeiten eines IGBT
DE4102574A1 (de) Integrierte halbleiterschaltungseinheit
DE102005052731A1 (de) Siliziumkarbidhalbleitervorrichtung und Verfahren zur Herstellung derselben
DE112018002471B4 (de) Halbleitereinheit und leistungswandlungsvorrichtung
DE102019201814A1 (de) Halbleitervorrichtung und Leistungswandler
DE102018206965A1 (de) Siliziumcarbid-Halbleitervorrichtung, Herstellungsverfahren dafür und Leistungsumwandlungsvorrichtung
DE112019007188T5 (de) Halbleitereinheit und leistungswandlereinheit
DE102018200628B4 (de) Halbleiteranordnung, Verfahren zum Herstellen einer Halbleiteranordnung und Leistungsumrichteranordnung
DE112016007385T5 (de) Halbleitervorrichtung und Leistungsumwandlungsvorrichtung
DE112017007186T5 (de) Halbleitereinheit und leistungswandler
DE112019007043T5 (de) Siliciumcarbid-halbleitereinheit, leistungswandlereinheit und herstellungsverfahren für eine siliciumcarbid-halbleitereinheit
DE112018006467B4 (de) Siliciumcarbid-halbleiteranordnung und leistungswandler
WO1999053549A1 (de) Universal-halbleiterscheibe für hochvolt-halbleiterbauelemente
DE102018211354A1 (de) Halbleitervorrichtung, Verfahren zum Herstellen einer Halbleitervorrichtung und Leistungsumwandlungsvorrichtung
DE112021002411T5 (de) Leistungshalbleitergerät, Verfahren zum Herstellen eines Leistungshalbleitergeräts und Leistungswandlergerät
DE112020007553T5 (de) Halbleitereinheit, Leistungswandlervorrichtung und Verfahren zur Herstellung einer Halbleitereinheit

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee