CN115207128B - 一种沟槽侧壁栅抗负压碳化硅mosfet及其制备方法 - Google Patents
一种沟槽侧壁栅抗负压碳化硅mosfet及其制备方法 Download PDFInfo
- Publication number
- CN115207128B CN115207128B CN202211103077.2A CN202211103077A CN115207128B CN 115207128 B CN115207128 B CN 115207128B CN 202211103077 A CN202211103077 A CN 202211103077A CN 115207128 B CN115207128 B CN 115207128B
- Authority
- CN
- China
- Prior art keywords
- region
- silicon carbide
- etching
- layer
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 88
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 87
- 238000002360 preparation method Methods 0.000 title claims abstract description 10
- 239000004065 semiconductor Substances 0.000 title description 5
- 230000005669 field effect Effects 0.000 title description 2
- 238000005530 etching Methods 0.000 claims abstract description 29
- 238000000034 method Methods 0.000 claims abstract description 25
- 238000005468 ion implantation Methods 0.000 claims abstract description 7
- 239000010410 layer Substances 0.000 claims description 44
- 229920002120 photoresistant polymer Polymers 0.000 claims description 28
- 238000000151 deposition Methods 0.000 claims description 18
- 238000004519 manufacturing process Methods 0.000 claims description 12
- 230000009471 action Effects 0.000 claims description 9
- 238000002955 isolation Methods 0.000 claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- 238000002347 injection Methods 0.000 claims description 6
- 239000007924 injection Substances 0.000 claims description 6
- 239000011241 protective layer Substances 0.000 claims description 6
- 229910021332 silicide Inorganic materials 0.000 claims description 6
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 4
- 238000000407 epitaxy Methods 0.000 claims description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 3
- 230000003213 activating effect Effects 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 238000000137 annealing Methods 0.000 claims description 3
- 229910052799 carbon Inorganic materials 0.000 claims description 3
- 238000011049 filling Methods 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 238000004528 spin coating Methods 0.000 claims description 3
- 230000005684 electric field Effects 0.000 abstract description 6
- 238000001312 dry etching Methods 0.000 abstract description 5
- 230000015556 catabolic process Effects 0.000 abstract description 4
- 238000005516 engineering process Methods 0.000 abstract description 4
- 230000008569 process Effects 0.000 abstract description 4
- 230000009467 reduction Effects 0.000 abstract description 4
- 230000008859 change Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000009987 spinning Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000004134 energy conservation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
- H01L21/041—Making n- or p-doped regions
- H01L21/0415—Making n- or p-doped regions using ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Plasma & Fusion (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明提供了一种沟槽侧壁栅抗负压碳化硅MOSFET及其制备方法，本发明通过先制备5‑10μm宽的掩膜板开孔，沉积0.5μm厚度的侧壁掩膜，并干法刻蚀直至暴露出底部的碳化硅，随后刻蚀碳化硅沟槽，槽深0.2‑0.5μm，即可得到4‑9μm宽的碳化硅浅沟槽，随后去除侧壁掩膜，再次进行碳化硅沟槽刻蚀，边缘深度1μm，底部深度1.2‑1.5μm，即形成凹形结构，利用侧壁掩膜技术，对沟槽即平面进行离子注入；即可得到深沟槽加深结的碳化硅MOSFET结构，该结构由于底部沟槽浓且深可以很好的夹断栅氧下面N区处的电场，N区处的电位降低，在关断过程中有利于栅极电压降低，避免导致栅氧被击穿。
Description
技术领域
本发明涉及碳化硅沟槽MOSFET制备技术领域，具体涉及一种沟槽侧壁栅抗负压碳化硅MOSFET及其制备方法。
背景技术
半导体器件是导电性介于良导电体与绝缘体之间，利用半导体材料特殊电特性来完成特定功能的电子器件，可用来产生、控制、接收、变换、放大信 号和进行能量转换。沟槽功率器件具有高集成度、导通电阻低、开关速度快和开关损耗小的特点，被广泛应用于各类电源管理及开关转换电路中。随着我国对节能减排越来越重视，对功率器件的损耗及转换效率要求也越来越高。
半导体器件碳化硅(SiC)材料因其优越的物理特性，开始受到人们的关注和研究，碳化硅材料较高的热导率决定了其高电流密度的特性，较高的禁带宽度又决定了SiC 器件的高击穿场强和高工作温度。
目前，沟槽型碳化硅MOSFET是主流，然而在现有技术的制备方案中制备出的沟槽型碳化硅MOSFET对栅氧的电场保护不够，不容易使栅氧的电压降低。
发明内容
有鉴于此，本发明提供了一种沟槽侧壁栅抗负压碳化硅MOSFET制备方法，解决了现有技术中沟槽型碳化硅MOSFET对栅氧的电场保护不够，不容易使栅氧的电压降低的技术问题。
为了实现上述目的，本发明提供了一种沟槽侧壁栅抗负压碳化硅MOSFET，包括：漏极，位于所述漏极上方的碳化硅衬底，位于所述碳化硅衬底上方的碳化硅N外延，位于所述碳化硅N外延上方的第一P+区和第二P+区，位于所述第一P+区上方对称设置的栅氧区、栅极以及N沟道，位于所述栅氧区、栅极以及N沟道侧面的Pwell区和N+区，位于所述Pwell区和N+区上方的源极；
其中，所述第一P+区的宽度大于所述第二P+区的宽度，且第一P+区的深度大于所述第二P+区的深度，且所述第二P+区的两侧面设置有Pwell区和N+区。
进一步的，所述第二P+区的沟槽深度大于所述Pwell区和N+区的总沟槽深度。
进一步的，所述N+区位于所述Pwell区的上方。
为了实现上述目的，本发明实施例提供了一种沟槽侧壁栅抗负压碳化硅MOSFET的制备方法，包括如下步骤：
通过注入或外延的方式制作Pwell区，并沉积碳化硅沟槽刻蚀得到混合掩膜层，旋涂光刻胶并光刻，随后对混合掩膜层进行刻蚀，去除光刻胶；
沉积0.5μm厚度的氮化硅作为辅助层，并干法刻蚀至碳化硅完全暴露，在混合掩膜层及辅助层作用下，刻蚀碳化硅，形成4-9μm宽，深度0.2-0.5μm的碳化硅沟槽；
清除辅助层，在混合掩膜层的作用下在此刻蚀1μm深度的侧壁沟槽，此时中间深度1.2-1.5μm；
在光刻胶的作用下二次刻蚀混合掩膜层；
沉积侧壁保护层，并干法刻蚀至顶部和底部碳化硅完全暴露，通过光刻胶，去除掉碳化硅沟槽间的氮化硅；
去除光刻胶进行高温铝离子注入，形成N+区；
旋涂光刻胶，并调整曝光强度，使沟槽内的光刻胶保留，在光刻胶的保护下去除混合掩膜层；
清除光刻胶及侧壁保护，涂布碳膜，并进行高温退火，激活P+及N+，制备栅氧，并沉积1-2μm的多晶硅，无掩膜刻蚀多晶硅，至暴露出底部及顶部的栅氧，沉积隔离介质层，填充宽沟槽，通过光刻胶掩膜，刻蚀隔离介质层及栅氧区，形成多晶硅的电隔离层，沉积金属定义栅极、源极和漏极。
采用上述实施例的有益效果是：
本发明通过先制备5-10μm宽的掩膜板开孔，沉积0.5μm厚度的侧壁掩膜，并干法刻蚀直至暴露出底部的碳化硅，随后刻蚀碳化硅沟槽，槽深0.2-0.5μm，即可得到4-9μm宽的碳化硅浅沟槽，随后去除侧壁掩膜，再次进行碳化硅沟槽刻蚀，边缘深度1μm，底部深度1.2-1.5μm，即形成凹形结构，利用侧壁掩膜技术，对沟槽即平面进行离子注入；即可得到深沟槽加深结的碳化硅MOSFET结构，该结构由于底部沟槽浓且深可以很好的夹断栅氧下面N区处的电场，N区处的电位降低，在关断过程中有利于栅极电压降低，避免导致栅氧被击穿。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明提供的沟槽侧壁栅抗负压碳化硅MOSFET制备方法中步骤S1执行后沟槽侧壁栅抗负压碳化硅MOSFET一实施例的结构变化示意图；
图2为本发明提供的沟槽侧壁栅抗负压碳化硅MOSFET制备方法中步骤S2执行后沟槽侧壁栅抗负压碳化硅MOSFET一实施例的结构变化示意图；
图3为本发明提供的沟槽侧壁栅抗负压碳化硅MOSFET制备方法中步骤S3执行后沟槽侧壁栅抗负压碳化硅MOSFET一实施例的结构变化示意图；
图4为本发明提供的沟槽侧壁栅抗负压碳化硅MOSFET制备方法中步骤S4执行后沟槽侧壁栅抗负压碳化硅MOSFET一实施例的结构变化示意图；
图5为本发明提供的沟槽侧壁栅抗负压碳化硅MOSFET制备方法中步骤S5执行后沟槽侧壁栅抗负压碳化硅MOSFET一实施例的结构变化示意图；
图6为本发明提供的沟槽侧壁栅抗负压碳化硅MOSFET制备方法中步骤S6执行后沟槽侧壁栅抗负压碳化硅MOSFET一实施例的结构变化示意图；
图7为本发明提供的沟槽侧壁栅抗负压碳化硅MOSFET制备方法中步骤S7执行后沟槽侧壁栅抗负压碳化硅MOSFET一实施例的结构变化示意图；
图8为本发明提供的沟槽侧壁栅抗负压碳化硅MOSFET制备方法中步骤S8执行后沟槽侧壁栅抗负压碳化硅MOSFET一实施例的结构变化示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
为了解决现有技术中的技术问题，本发明提供了一种沟槽侧壁栅抗负压碳化硅MOSFET，请参阅图8，此图8为本发明提供的沟槽侧壁栅抗负压碳化硅MOSFET的制备完成的最终实施例附图。
具体的，该沟槽侧壁栅抗负压碳化硅MOSFET，包括：漏极20，位于所述漏极20上方的碳化硅衬底10，位于所述碳化硅衬底10上方的碳化硅N外延11，位于所述碳化硅N外延11上方的第一P+区161和第二P+区162，位于所述第一P+区161上方对称设置的栅氧区、栅极19以及N沟道，位于所述栅氧区、栅极19以及N沟道侧面的Pwell区12和N+区15，位于所述Pwell区12和N+区15上方的源极18；
其中，所述第一P+区161的宽度大于所述第二P+区162的宽度，且第一P+区161的深度大于所述第二P+区162的深度，且所述第二P+区162的两侧面设置有Pwell区12和N+区15。
其中，所述第二P+区162的沟槽深度大于所述Pwell区12和N+区15的总沟槽深度，所述N+区15位于所述Pwell区12的上方。
在本实施例中，本发明通过先制备5-10μm宽的掩膜板开孔，沉积0.5μm厚度的侧壁掩膜，并干法刻蚀直至暴露出底部的碳化硅，随后刻蚀碳化硅沟槽，槽深0.2-0.5μm，即可得到4-9μm宽的碳化硅浅沟槽，随后去除侧壁掩膜，再次进行碳化硅沟槽刻蚀，边缘深度1μm，底部深度1.2-1.5μm，即形成凹形结构，利用侧壁掩膜技术，对沟槽即平面进行离子注入；即可得到深沟槽加深结的碳化硅MOSFET结构，该结构由于底部沟槽浓且深可以很好的夹断栅氧下面N区处的电场，N区处的电位降低，在关断过程中有利于栅极19电压降低，避免导致栅氧被击穿。
为了制备该沟槽侧壁栅抗负压碳化硅MOSFET，在本发明的实施例中，请参阅图1-图8，本发明还提供了一种沟槽侧壁栅抗负压碳化硅MOSFET制备方法，包括如下步骤：
S1、通过注入或外延的方式制作Pwell区12，并沉积碳化硅沟槽刻蚀得到混合掩膜层13，旋涂光刻胶17并光刻，随后对混合掩膜层13进行刻蚀，去除光刻胶17，其中，根据刻蚀选择比和后期注入状况确定硅化物与Ni的混合层，混合层Ni在顶部，硅化物在底部，Ni层可选择较薄的0.5微米左右，硅化物选择较厚的2微米左右，硅化物优选SiO2，该混合掩膜层13充当刻蚀掩膜层及注入阻挡层，具体请参阅图1；
S2、沉积0.5μm厚度的氮化硅作为辅助层14，并干法刻蚀至碳化硅完全暴露，在混合掩膜层13及辅助层14作用下，刻蚀碳化硅，形成4-9μm宽，深度0.2-0.5μm的碳化硅沟槽，具体请参阅图2；
S3、清除辅助层14，在混合掩膜层13的作用下在此刻蚀1μm深度的侧壁沟槽，此时中间深度1.2-1.5μm，具体请参阅图3；
S4、在光刻胶17的作用下二次刻蚀混合掩膜层13，具体请参阅图4；
S5、沉积侧壁保护层，并干法刻蚀至顶部和底部碳化硅完全暴露，通过光刻胶17，去除掉碳化硅沟槽间的氮化硅，具体请参阅图5；
S6、去除光刻胶17进行高温铝离子注入，形成N+区15，具体请参阅图6；
S7、旋涂光刻胶17，并调整曝光强度，使沟槽内的光刻胶17保留，在光刻胶17的保护下去除混合掩膜层13，具体请参阅图7；
S8、清除光刻胶17及侧壁保护，涂布碳膜，并进行高温退火，激活P+及N+，制备栅氧，并沉积1-2μm的多晶硅，无掩膜刻蚀多晶硅，至暴露出底部及顶部的栅氧，沉积隔离介质层，填充宽沟槽，通过光刻胶17掩膜，刻蚀隔离介质层及栅氧区，形成多晶硅的电隔离层，沉积金属定义栅极19、源极18和漏极20，具体请参阅图8。
综上所述，本发明通过先制备5-10μm宽的掩膜板开孔，沉积0.5μm厚度的侧壁掩膜，并干法刻蚀直至暴露出底部的碳化硅，随后刻蚀碳化硅沟槽，槽深0.2-0.5μm，即可得到4-9μm宽的碳化硅浅沟槽，随后去除侧壁掩膜，再次进行碳化硅沟槽刻蚀，边缘深度1μm，底部深度1.2-1.5μm，即形成凹形结构，利用侧壁掩膜技术，对沟槽即平面进行离子注入；即可得到深沟槽加深结的碳化硅MOSFET结构，该结构由于底部沟槽浓且深可以很好的夹断栅氧下面N区处的电场，N区处的电位降低，在关断过程中有利于栅极电压降低，避免导致栅氧被击穿。
以上对本发明所提供的沟槽侧壁栅抗负压碳化硅MOSFET制备方法进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。
Claims (3)
1.一种沟槽侧壁栅抗负压碳化硅MOSFET的制备方法，其特征在于，所述沟槽侧壁栅抗负压碳化硅MOSFET包括：漏极，位于所述漏极上方的碳化硅衬底，位于所述碳化硅衬底上方的碳化硅N外延，位于所述碳化硅N外延上方的第一P+区和第二P+区，位于所述第一P+区上方对称设置的栅氧区、栅极以及N沟道，位于所述栅氧区、栅极以及N沟道侧面的Pwell区和N+区，位于所述Pwell区和N+区上方的源极；
其中，所述第一P+区的宽度大于所述第二P+区的宽度，且第一P+区的深度大于所述第二P+区的深度，且所述第二P+区的两侧面设置有Pwell区和N+区
所述制备方法包括如下步骤：
通过注入或外延的方式制作Pwell区，根据刻蚀选择比和后期注入状况确定硅化物与Ni的混合层，混合层Ni在顶部，硅化物在底部，得到混合掩膜层；
沉积0.5μm厚度的氮化硅作为辅助层，并干法刻蚀至碳化硅完全暴露，在混合掩膜层及辅助层作用下，刻蚀碳化硅，形成4-9μm宽，深度0.2-0.5μm的碳化硅沟槽；
清除辅助层，在剩下混合掩膜层的作用下刻蚀1μm深度的侧壁沟槽，此时中间深度1.2-1.5μm；
在光刻胶的作用下二次刻蚀混合掩膜层；
沉积侧壁保护层，并干法刻蚀至顶部和底部碳化硅完全暴露，通过光刻胶，去除掉碳化硅沟槽间的氮化硅；
去除光刻胶进行高温铝离子注入，形成P+区；
旋涂光刻胶，并调整曝光强度，使沟槽内的光刻胶保留，在光刻胶的保护下去除混合掩膜层；
清除光刻胶及侧壁保护层，涂布碳膜，并进行高温退火，激活P+及N+，制备栅氧，并沉积1-2μm的多晶硅，无掩膜刻蚀多晶硅，至暴露出底部及顶部的栅氧，沉积隔离介质层，填充宽沟槽，通过光刻胶掩膜，刻蚀隔离介质层及栅氧区，形成多晶硅的电隔离层，沉积金属定义栅极、源极和漏极。
2.根据权利要求1所述的沟槽侧壁栅抗负压碳化硅MOSFET的制备方法，其特征在于，所述第二P+区的沟槽深度大于所述Pwell区和N+区的总沟槽深度。
3.根据权利要求1所述的沟槽侧壁栅抗负压碳化硅MOSFET的制备方法，其特征在于，所述N+区位于所述Pwell区的上方。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211103077.2A CN115207128B (zh) | 2022-09-09 | 2022-09-09 | 一种沟槽侧壁栅抗负压碳化硅mosfet及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211103077.2A CN115207128B (zh) | 2022-09-09 | 2022-09-09 | 一种沟槽侧壁栅抗负压碳化硅mosfet及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115207128A CN115207128A (zh) | 2022-10-18 |
| CN115207128B true CN115207128B (zh) | 2023-01-13 |
Family
ID=83573227
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211103077.2A Active CN115207128B (zh) | 2022-09-09 | 2022-09-09 | 一种沟槽侧壁栅抗负压碳化硅mosfet及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115207128B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116435336B (zh) * | 2023-03-22 | 2024-01-12 | 瑶芯微电子科技(上海)有限公司 | 沟槽型mosfet电场保护结构及制备方法 |
| CN116487419B (zh) * | 2023-06-20 | 2023-09-12 | 合肥晶合集成电路股份有限公司 | 半导体结构及其制备方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5396085A (en) * | 1993-12-28 | 1995-03-07 | North Carolina State University | Silicon carbide switching device with rectifying-gate |
| GB9815021D0 (en) * | 1998-07-11 | 1998-09-09 | Koninkl Philips Electronics Nv | Semiconductor power device manufacture |
| CN103262248B (zh) * | 2010-12-10 | 2016-07-13 | 三菱电机株式会社 | 半导体装置及其制造方法 |
| US9093522B1 (en) * | 2014-02-04 | 2015-07-28 | Maxpower Semiconductor, Inc. | Vertical power MOSFET with planar channel and vertical field plate |
| CN106876256B (zh) * | 2017-03-31 | 2020-05-12 | 西安电子科技大学 | SiC双槽UMOSFET器件及其制备方法 |
| JP7280666B2 (ja) * | 2017-05-17 | 2023-05-24 | ローム株式会社 | 半導体装置およびその製造方法 |
| JP2019016668A (ja) * | 2017-07-05 | 2019-01-31 | 三菱電機株式会社 | 炭化珪素半導体装置並びにその製造方法及び電力変換装置 |
| US11031478B2 (en) * | 2018-01-23 | 2021-06-08 | Infineon Technologies Austria Ag | Semiconductor device having body contacts with dielectric spacers and corresponding methods of manufacture |
| CN111403487B (zh) * | 2020-05-07 | 2024-02-06 | 创能动力科技有限公司 | 一种集成mosfet及二极管的半导体装置及其制造方法 |
| CN112038225A (zh) * | 2020-08-06 | 2020-12-04 | 上海华力集成电路制造有限公司 | 栅氧的形成方法 |
| CN114496785B (zh) * | 2022-04-18 | 2022-08-02 | 深圳芯能半导体技术有限公司 | 一种t型底部保护的沟槽型碳化硅mosfet及其制备方法 |
-
2022
- 2022-09-09 CN CN202211103077.2A patent/CN115207128B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN115207128A (zh) | 2022-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN115207128B (zh) | 一种沟槽侧壁栅抗负压碳化硅mosfet及其制备方法 | |
| CN105070663B (zh) | 一种碳化硅mosfet沟道自对准工艺实现方法 | |
| CN114496784B (zh) | 一种底部保护接地沟槽型碳化硅mosfet及其制备方法 | |
| CN114496783A (zh) | 一种基于缓冲层制备的沟槽型碳化硅mosfet及其制备方法 | |
| CN114744044A (zh) | 一种三重保护栅氧化层的沟槽型碳化硅mosfet及其制备方法 | |
| CN109545855B (zh) | 一种碳化硅双沟槽mosfet器件有源区的制备方法 | |
| CN114883185A (zh) | 一种高电流密度的igbt芯片制作方法 | |
| CN112164652B (zh) | 一种对角通流方胞igbt及其制造方式 | |
| CN111162009B (zh) | 一种低导通电阻低压分离栅mos器件的制造方法 | |
| CN104347375B (zh) | 使用氧化膜做阻挡层对栅极多晶硅进行刻蚀的方法 | |
| CN111180316A (zh) | 一种碳化硅厚底氧化层沟槽mos制备方法 | |
| CN115188803B (zh) | 一种沟槽侧壁栅碳化硅mosfet及其制备方法 | |
| CN115376919A (zh) | 一种增强型GaN功率器件及其制备方法 | |
| CN115207129B (zh) | 一种侧壁栅抗负压的双沟槽碳化硅mosfet及其制备方法 | |
| CN115207130B (zh) | 一种侧壁栅双沟槽碳化硅mosfet及其制备方法 | |
| TW200418128A (en) | High density trench power MOSFET structure and method thereof | |
| CN104637799A (zh) | 全自对准高密度沟槽栅场效应半导体器件制造方法 | |
| KR100275484B1 (ko) | 트렌치형 게이트 전극을 갖는 전력소자 제조방법 | |
| CN117497488B (zh) | 一种集成jfet的mos器件制备方法及mos器件 | |
| CN115207092B (zh) | 一种高可靠性的沟槽侧壁栅碳化硅mosfet及其制备方法 | |
| CN218867114U (zh) | 屏蔽栅沟槽型功率mosfet器件 | |
| CN111354642B (zh) | 一种低导通电阻低压槽栅mos器件的制造方法 | |
| US20240204071A1 (en) | Trench Field Effect Transistor Having Improved Electrical Performance | |
| CN111952180A (zh) | 一种具有平衡电流密度umos及其制作方法 | |
| CN116884996A (zh) | 一种降低关断损耗的igbt芯片及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |