JP7126361B2 - 半導体装置、電力変換装置、及び、半導体装置の製造方法 - Google Patents

半導体装置、電力変換装置、及び、半導体装置の製造方法 Download PDF

Info

Publication number
JP7126361B2
JP7126361B2 JP2018041442A JP2018041442A JP7126361B2 JP 7126361 B2 JP7126361 B2 JP 7126361B2 JP 2018041442 A JP2018041442 A JP 2018041442A JP 2018041442 A JP2018041442 A JP 2018041442A JP 7126361 B2 JP7126361 B2 JP 7126361B2
Authority
JP
Japan
Prior art keywords
layer
impurity concentration
type
type impurity
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018041442A
Other languages
English (en)
Other versions
JP2019160853A (ja
Inventor
秀紀 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2018041442A priority Critical patent/JP7126361B2/ja
Priority to US16/216,746 priority patent/US10763760B2/en
Priority to DE102019201814.9A priority patent/DE102019201814A1/de
Priority to CN202210555566.5A priority patent/CN114864700A/zh
Priority to CN201910155859.2A priority patent/CN110246887B/zh
Publication of JP2019160853A publication Critical patent/JP2019160853A/ja
Application granted granted Critical
Publication of JP7126361B2 publication Critical patent/JP7126361B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/145—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
    • H02M7/155—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
    • H02M7/1555—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only with control circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41716—Cathode or anode electrodes for thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Inverter Devices (AREA)
  • Thyristors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

本発明は、アノード層を有する半導体装置、電力変換装置、及び、半導体装置の製造方法に関する。
近年、パワー半導体装置の性能を改善するために、ウェハ基板を薄く研削した後に、裏面からの不純物拡散によって裏面拡散層を設けた構造が主流となっている。例えば特許文献１の技術では、ｎ型不純物濃度が一定であるｎ型基板に、ｐ型不純物の注入及び熱拡散を行ってｐ型アノード層を形成した後、ウェハ基板を所望の厚さまで研削し、裏面側からプロトン注入を行うことによって、ｎ型のバッファ層を形成する。また例えば特許文献２の技術では、ウェハ基板の最裏面にｎ型不純物濃度が比較的高いｎ＋層を形成する。
国際公開第２０１６／２０３５４５号 特許第５３０９３６０号公報
しかしながら上記技術では、耐圧確保のため、ｐ型アノード層の濃度を高くして、ｐ型アノード層からｎ－型基板側に空乏層が伸びるようにする必要がある。しかしながらこのように構成した場合には、リカバリー時のピーク電流が比較的大きいという問題があった。
そこで、本発明は、上記のような問題点を鑑みてなされたものであり、耐圧を確保しつつ、リカバリー時のピーク電流を抑制可能な技術を提供することを目的とする。
本発明に係る半導体装置は、ｐ型不純物濃度が一定であるアノード層と、ｎ型不純物濃度が分布を有する第１半導体層と、前記アノード層との間に前記第１半導体層を挟んで配設され、ｎ型不純物濃度が前記第１半導体層よりも高く、かつ一定である第２半導体層とを備え、前記第１半導体層のうち前記アノード層側の部分のｎ型不純物濃度は、前記アノード層のｐ型不純物濃度よりも低い。前記第１半導体層のうち前記第２半導体層側の部分のｎ型不純物濃度は、前記アノード層のｐ型不純物濃度よりも高い。
本発明によれば、ｐ型不純物濃度が一定であるアノード層と、ｎ型不純物濃度が分布を有する第１半導体層とを備える。このような構成によれば、アノード層と第１半導体層とからなるｐｎ接合を、半導体基板の表裏面側から深い位置に設けることができる。したがって、耐圧を確保しつつ、リカバリー時のピーク電流を抑制することができる。
関連半導体装置の構成を示す断面図である。 実施の形態１に係る半導体装置の構成を示す断面図である。 実施の形態２に係る半導体装置の構成を示す断面図である。 実施の形態３に係る半導体装置の構成を示す断面図である。 実施の形態４に係る半導体装置の構成を示す断面図である。 実施の形態４に係る半導体装置の特性を説明するための図である。 実施の形態５に係る半導体装置の構成を示す断面図である。 実施の形態６に係る半導体装置の構成を示す断面図である。 実施の形態７に係る半導体装置の構成を示す断面図である。 実施の形態８に係る電力変換装置を適用した電力変換システムの構成を示すブロック図である。
＜関連半導体装置＞
本発明の実施の形態に係る半導体装置について説明する前に、これと関連する半導体装置（「関連半導体装置」と記す）について説明する。
図１は、関連半導体装置の断面構成、並びに、それに対応するネットドーピング濃度、ドーピングプロファイル、及び、電界強度を示す図である。なお、ネットドーピング濃度は、実際のｎ型不純物濃度と実際のｐ型不純物濃度との差に相当する実効的な濃度である。
図１の関連半導体装置は、ｐ型アノード層３１と、ｎ－型層３２と、ｎ型層３３と、ｎ＋型層３４とを備える。ｎ型不純物濃度が一定であるｎ－型基板に、適宜研削を行いつつ、不純物拡散を用いてｐ型アノード層３１、ｎ型層３３、及び、ｎ＋型層３４を選択的に形成し、ｎ－型基板の残部をｎ－型層３２とすることによって、関連半導体装置は形成される。このような構成では、ｐ型アノード層３１からｎ－型層３２側に空乏層が伸びるように、ｐ型アノード層３１の濃度を高くする必要がある。しかしながらこのように構成した場合には、リカバリー時のピーク電流が比較的大きいという問題があった。これに対して、以下で説明する本発明の実施の形態に係る半導体装置では、この問題を解決することが可能となっている。
＜実施の形態１＞
図２は、本発明の実施の形態１に係る半導体装置の断面構成、並びに、それに対応するネットドーピング濃度、ドーピングプロファイル、及び、電界強度を示す図である。なお、図２の半導体装置は、例えば、ＲＦＣダイオード（Relaxed Filed of Cathode Diode）や、ＲＣ－ＩＧＢＴ（Reverse Conducting Insulated Gate Bipolar Transistor）などに適用することができる。
図２の半導体装置は、アノード層であるｐ－型アノード層１と、第１半導体層であるｎ－型層２と、第２半導体層であるｎ＋型層３とを備える。なお、本実施の形態１では、ｐ－型アノード層１は半導体基板の表面側に位置し、ｎ＋型層３は半導体基板の裏面側に位置している。半導体基板の材質は、例えば、珪素（Ｓｉ）であってもよいし、炭化珪素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、ダイヤモンドなどのワイドバンドギャップ半導体であってもよい。また、各層は領域と呼ぶこともできる。
以下、ｎ型不純物濃度及びｐ型不純物濃度は、実際の不純物濃度と明示しない限り、ネットドーピング濃度であるものとして説明する。
ｐ－型アノード層１では、ｐ型不純物濃度が一定である。ｎ－型層２では、ｎ型不純物濃度は分布を有している。具体的には、ｎ－型層２のうちｐ－型アノード層１側の部分のｎ型不純物濃度は、ｐ－型アノード層１のｐ型不純物濃度よりも低くなっている。本実施の形態１では、ｎ－型層２の全ての部分のｎ型不純物濃度は、ｐ－型アノード層１のｐ型不純物濃度よりも低くなっている。
ｎ＋型層３は、ｐ－型アノード層１との間にｎ－型層２を挟んで配設されている。ｎ＋型層３では、ｎ型不純物濃度がｎ－型層２よりも高く、かつ一定である。
次に、本実施の形態１に係る半導体装置の製造方法の一例について説明する。
まず、ｐ型の実際の不純物濃度が一定である半導体基板を準備し、当該半導体基板を所望の厚さとなるように研削する。その後、半導体基板にプロトンや電子線を最大１０ＭｅＶ程度のエネルギーで照射または注入し、それから半導体基板に温度３５０～５００℃、時間３０～３００分の条件で熱処理工程を行う。これによって、ドナー化された層が、半導体基板の比較的深い部分に形成される。ここで、ドナー化された層のｎ型の実際の不純物濃度は、半導体基板のｐ型の実際の不純物濃度を打ち消すように設定される。この結果、ｎ型のネットドーピング濃度が、半導体基板のｐ型のネットドーピング濃度よりも低いｎ－型層２が形成され、半導体基板のｎ－型層２よりも表面側のドナー化されていない部分がｐ－型アノード層１となる。その後、半導体基板の裏面全面にリンを１Ｅ１４～１Ｅ１７［１／ｃｍ２］でイオン注入して、半導体基板に熱処理を行うことで一定濃度のｎ＋型層３が形成される。このときのｐ－型アノード層１のネットドーピング濃度は例えば１×１０１２～１×１０１４［１／ｃｍ３］であり、ｎ＋型層３のネットドーピング濃度は例えば１×１０１８～１×１０２０［１／ｃｍ３］である。
以上のように構成された本実施の形態１に係る半導体装置によれば、ｐ型不純物濃度が一定であるｐ－型アノード層１と、濃度勾配が比較的緩いｎ－型層２とを備える。このような構成によれば、ｐ－型アノード層１とｎ－型層２とからなるｐｎ接合を、半導体基板の表裏面側から深い位置（例えば図２の半導体装置の深さ方向の真ん中程度の位置）に設けることができる。したがって、耐圧を確保しつつ、ｐ－型アノード層１からｎ－型層２へのホール注入を少なくすること、ひいてはリカバリー時のピーク電流Ｉｒｒを小さくすることができる。また、濃度勾配が調整されたｎ－型層２を備えるので、リカバリー特性の調整が可能となる。また、ｎ型不純物濃度が高くかつ一定であるｎ＋型層３を備えることにより、リカバリー時の空乏層の不要な伸びを抑制すること、及び、オーミックコンタクト抵抗を低減すること、の両方の効果を得ることができる。
＜実施の形態２＞
図３は、本発明の実施の形態２に係る半導体装置の断面構成、並びに、それに対応するネットドーピング濃度、及び、ドーピングプロファイルを示す図である。以下、本実施の形態２に係る構成要素のうち、上述の構成要素と同じまたは類似する構成要素については同じ参照符号を付し、異なる構成要素について主に説明する。
本実施の形態２では、ｎ－型層２のうちｎ＋型層３側の部分のｎ型不純物濃度は、ｐ－型アノード層１のｐ型不純物濃度よりも高くなっている。そして、ｎ－型層２のｎ型不純物濃度が、ｐ－型アノード層１からｎ＋型層３に向かうにつれて、概ね高くなっていくように、濃度に勾配が付けられている。
以上のように構成された本実施の形態２に係る半導体装置によれば、実施の形態１と同様の効果を得ることができる。また本実施の形態２では、ｎ－型層２のｎ型不純物濃度に勾配が付けられているので、リカバリー時の空乏層の不要な伸びを抑制することができる。これにより、リカバリー時のスイッチングスピードが必要以上に速くなって発振が生じてしまうことを抑制することができ、発振耐量を高めることができる。
＜実施の形態３＞
図４は、本発明の実施の形態３に係る半導体装置の断面構成、並びに、それに対応するネットドーピング濃度、及び、ドーピングプロファイルを示す図である。以下、本実施の形態３に係る構成要素のうち、上述の構成要素と同じまたは類似する構成要素については同じ参照符号を付し、異なる構成要素について主に説明する。
本実施の形態３では、実施の形態１の構成に、第３半導体層であるｐ－型層４が追加されている。ｐ－型層４では、ｐ－型アノード層１と同様に、ｐ型不純物濃度が一定となっている。そして、ｐ－型層４は、ｎ－型層２をｐ－型アノード層１側の部分とｎ＋型層３側の部分とに区分するようにｎ－型層２内に配設され、電位的にフローティング状態となっている。なお、ｐ－型層４の数は、１つであってもよいし、図４のように複数であってもよい。
以上のように構成された本実施の形態３に係る半導体装置によれば、実施の形態１と同様の効果を得ることができる。また本実施の形態３では、電位的にフローティング状態であるｐ－型層４によって、リカバリー時の空乏化にかかる時間及びスピードを調整することができる。
＜実施の形態４＞
図５は、本発明の実施の形態４に係る半導体装置の断面構成、並びに、それに対応するネットドーピング濃度、及び、ドーピングプロファイルを示す図である。以下、本実施の形態４に係る構成要素のうち、上述の構成要素と同じまたは類似する構成要素については同じ参照符号を付し、異なる構成要素について主に説明する。なお、図５のネットドーピング濃度、及び、ドーピングプロファイルは、Ａ－Ａ線におけるネットドーピング濃度、及び、ドーピングプロファイルである。Ｂ－Ｂ線におけるネットドーピング濃度、及び、ドーピングプロファイルは、実施の形態１などのネットドーピング濃度、及び、ドーピングプロファイルと同様である。
本実施の形態４では、実施の形態１の構成に、第３半導体層であるｐ－型層５が追加されている。ｐ－型層５は、ｎ－型層２に対してｎ＋型層３と同じ側に配設され、ｎ＋型層３と隣接して配設されている。そして、ｐ－型層５では、ｐ－型アノード層１と同様に、ｐ型不純物濃度が一定となっている。
以上のように構成された本実施の形態４に係る半導体装置によれば、実施の形態１と同様の効果を得ることができる。また本実施の形態４では、リカバリー動作時に空乏層が裏面側に到達した時点で裏面側からホールが注入されるので、発振耐量を高めることができる。また、図６に示すように、総面積（ｎ＋型層３及びｐ－型層５の面積）に対するｎ＋型層３の面積の比率を調整することで、リカバリー時の電力損失と、順電圧ＶＦの高さとのバランスが取れた半導体装置を実現することができる。
＜実施の形態５＞
図７は、本発明の実施の形態５に係る半導体装置の断面構成、並びに、それに対応するネットドーピング濃度、及び、ドーピングプロファイルを示す図である。以下、本実施の形態５に係る構成要素のうち、上述の構成要素と同じまたは類似する構成要素については同じ参照符号を付し、異なる構成要素について主に説明する。
本実施の形態５では、実施の形態１の構成に、第４半導体層であるｐ型層６が追加されている。ｐ型層６は、ｐ－型アノード層１に対してｎ－型層２と逆側に配設されている。そして、ｐ型層６では、ｐ型不純物濃度がｐ－型アノード層１よりも高く、かつ分布を有している。具体的には、ｐ型層６は、ｐ型不純物濃度がｐ－型アノード層１に向かうにつれてｐ－型アノード層１のｐ型不純物濃度に近づいていく濃度勾配を有している。なお、ｐ型層６のネットドーピング濃度の最大値は例えば１×１０１５～１×１０１８［１／ｃｍ３］であり、ｎ＋型層３のネットドーピング濃度は例えば１×１０１８～１×１０２０［１／ｃｍ３］である。ｐ型層６の深さは例えば３μｍ以下であり、ｎ＋型層３の深さは例えば１μｍ以下である。
以上のように構成された本実施の形態５に係る半導体装置によれば、実施の形態１と同様の効果を得ることができる。また本実施の形態５では、半導体基板の表面側のオーミックコンタクト抵抗を低減することができる。
＜実施の形態６＞
図８は、本発明の実施の形態６に係る半導体装置の断面構成を示す図である。以下、本実施の形態６に係る構成要素のうち、上述の構成要素と同じまたは類似する構成要素については同じ参照符号を付し、異なる構成要素について主に説明する。
本実施の形態６では、ｎ－型層２は、ｐ－型アノード層１のｎ＋型層３側だけでなく、ｐ－型アノード層１の終端側にも配設されている。ｎ型層７は、ｎ－型層２とｎ＋型層３との間に配設されている。終端層８は、ｐ－型アノード層１との間に、ｐ－型アノード層１の終端側のｎ－型層２を挟んで配設されている。そして、終端層８では、ｐ－型アノード層１と同様に、ｐ型不純物濃度が一定となっている。
なお、本実施の形態６に係る半導体装置は、実施の形態１で説明した製造方法と同様の製造方法によって形成される。例えば、ｐ－型アノード層１を部分的に打ち消すようにｎ－型層２を形成し、当該ｎ－型層２を部分的に打ち消すように終端層８を形成する。
以上のように構成された本実施の形態６に係る半導体装置によれば、実施の形態１と同様の効果を得ることができる。また本実施の形態６では、終端層８によって、終端領域のホール注入を制限することができる。このため、リカバリー時の安全動作領域（ＳＯＡ）の耐量を高めることができる。なお、以上では、アノード層及び終端層はｐ－型の半導体層であるとして説明したが、これに限ったものではなく、ｐ型の半導体層であってもよい。
＜実施の形態７＞
図９は、本発明の実施の形態７に係る半導体装置の断面構成を示す図である。以下、本実施の形態７に係る構成要素のうち、上述の構成要素と同じまたは類似する構成要素については同じ参照符号を付し、異なる構成要素について主に説明する。
本実施の形態７では、実施の形態６の構成に、実施の形態４で説明したｐ－型層５（図５）が追加されている。このように構成された本実施の形態７に係る半導体装置によれば、実施の形態４で説明した効果と、実施の形態６で説明した効果とが得られる。
＜実施の形態８＞
本発明の実施の形態８に係る電力変換装置は、実施の形態１～７のいずれかに係る半導体装置を有する主変換回路を備えた電力変換装置である。以上で説明した半導体装置は特定の電力変換装置に限定されるものではないが、以下、本実施の形態８として、三相のインバータに、実施の形態１～７のいずれかに係る半導体装置を適用した場合について説明する。
図１０は、本実施の形態８に係る電力変換装置を適用した電力変換システムの構成を示すブロック図である。
図１０に示す電力変換システムは、電源１００、電力変換装置２００、負荷３００から構成される。電源１００は、直流電源であり、電力変換装置２００に直流電力を供給する。電源１００は種々の電源で構成することが可能であり、例えば、直流系統、太陽電池、蓄電池で構成されてもよいし、交流系統に接続された整流回路やＡＣ／ＤＣコンバータで構成されてもよい。また、電源１００は、直流系統から出力される直流電力を所定の電力に変換するＤＣ／ＤＣコンバータによって構成されてもよい。
電力変換装置２００は、電源１００と負荷３００との間に接続された三相のインバータであり、電源１００から供給された直流電力を交流電力に変換し、負荷３００に交流電力を供給する。電力変換装置２００は、図１０に示すように、直流電力を交流電力に変換して出力する主変換回路２０１と、主変換回路２０１を制御する制御信号を主変換回路２０１に出力する制御回路２０３とを備えている。
負荷３００は、電力変換装置２００から供給された交流電力によって駆動される三相の電動機である。なお、負荷３００は特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、例えば、ハイブリッド自動車や電気自動車、鉄道車両、エレベーター、もしくは、空調機器向けの電動機として用いられる。
以下、電力変換装置２００の詳細を説明する。主変換回路２０１は、スイッチング素子と還流ダイオードを備えており（図示せず）、スイッチング素子がスイッチングすることによって、電源１００から供給される直流電力を交流電力に変換し、負荷３００に供給する。主変換回路２０１の具体的な回路構成には種々の構成があるが、本実施の形態８に係る主変換回路２０１は２レベルの三相フルブリッジ回路であり、６つのスイッチング素子とそれぞれのスイッチング素子に逆並列された６つの還流ダイオードとから構成することができる。主変換回路２０１の各スイッチング素子及び各還流ダイオードの少なくともいずれか１つは、上述した実施の形態１～７のいずれかに係る半導体装置が適用された半導体モジュール２０２によって構成される。６つのスイッチング素子は２つのスイッチング素子ごとに直列接続され上下アームを構成し、各上下アームはフルブリッジ回路の各相（Ｕ相、Ｖ相、Ｗ相）を構成する。そして、各上下アームの出力端子、すなわち主変換回路２０１の３つの出力端子は、負荷３００に接続される。
また、主変換回路２０１は、各スイッチング素子を駆動する駆動回路（図示なし）を備えているが、駆動回路は半導体モジュール２０２に内蔵されていてもよいし、半導体モジュール２０２とは別に駆動回路を備える構成であってもよい。駆動回路は、主変換回路２０１のスイッチング素子を駆動する駆動信号を生成し、主変換回路２０１のスイッチング素子の制御電極に供給する。具体的には、駆動回路は、後述する制御回路２０３からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号（オン信号）であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号（オフ信号）となる。
制御回路２０３は、負荷３００に所望の電力が供給されるよう主変換回路２０１のスイッチング素子を制御する。具体的には、制御回路２０３は、負荷３００に供給すべき電力に基づいて主変換回路２０１の各スイッチング素子がオン状態となるべき時間（オン時間）を算出する。例えば、制御回路２０３は、出力すべき電圧に応じてスイッチング素子のオン時間を変調するＰＷＭ（Pulse Width Modulation）制御によって主変換回路２０１を制御することができる。そして、制御回路２０３は、各時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、主変換回路２０１が備える駆動回路に制御指令（制御信号）を出力する。駆動回路は、この制御信号に従い、各スイッチング素子の制御電極にオン信号又はオフ信号を駆動信号として出力する。
以上のような本実施の形態８に係る電力変換装置では、主変換回路２０１のスイッチング素子及び還流ダイオードの少なくともいずれか１つとして、実施の形態１～７のいずれかに係る半導体装置を適用するため、耐圧を確保しつつ、リカバリー時のピーク電流を抑制することができる。
以上で説明した本実施の形態８では、２レベルの三相インバータに、実施の形態１～７のいずれかに係る半導体装置を適用する例を説明したが、本実施の形態８は、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態８では、実施の形態１～７のいずれかに係る半導体装置は、２レベルの電力変換装置であるとしたが、３レベルやマルチレベルの電力変換装置であっても構わないし、単相負荷に電力を供給する場合には単相のインバータに上記半導体装置を適用しても構わない。また、直流負荷等に電力を供給する場合にはＤＣ／ＤＣコンバータやＡＣ／ＤＣコンバータに上記半導体装置を適用することも可能である。
また、本実施の形態８に係る電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、例えば、放電加工機やレーザー加工機、又は誘導加熱調理器や非接触給電システムの電源装置として用いることもでき、さらには太陽光発電システムや蓄電システム等のパワーコンディショナーとして用いることも可能である。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。
１ ｐ－型アノード層、２ ｎ－型層、３ ｎ＋型層、４，５ ｐ－型層、６ ｐ型層、８ 終端層、２０１ 主変換回路、２０３ 制御回路。

Claims (7)

  1. ｐ型不純物濃度が一定であるアノード層と、
    ｎ型不純物濃度が分布を有する第１半導体層と、
    前記アノード層との間に前記第１半導体層を挟んで配設され、ｎ型不純物濃度が前記第１半導体層よりも高く、かつ一定である第２半導体層と
    を備え、
    前記第１半導体層のうち前記アノード層側の部分のｎ型不純物濃度は、前記アノード層のｐ型不純物濃度よりも低く、
    前記第１半導体層のうち前記第２半導体層側の部分のｎ型不純物濃度は、前記アノード層のｐ型不純物濃度よりも高い、半導体装置。
  2. 請求項１に記載の半導体装置であって、
    前記第１半導体層内に配設され当該第１半導体層を前記アノード層側の部分と前記第２半導体層側の部分とに区分し、ｐ型不純物濃度が一定である第３半導体層をさらに備える、半導体装置。
  3. 請求項１に記載の半導体装置であって、
    前記第１半導体層に対して前記第２半導体層と同じ側に配設された、ｐ型不純物濃度が一定である第３半導体層をさらに備える、半導体装置。
  4. 請求項１または請求項２に記載の半導体装置であって、
    前記アノード層に対して前記第１半導体層と逆側に配設された、ｐ型不純物濃度が前記アノード層よりも高く、かつ分布を有する第４半導体層をさらに備える、半導体装置。
  5. 請求項１から請求項３のうちのいずれか１項に記載の半導体装置であって、
    前記第１半導体層は、前記アノード層の前記第２半導体層側だけでなく、前記アノード層の終端側にも配設され、
    前記アノード層との間に、前記アノード層の終端側の前記第１半導体層を挟んで配設された、ｐ型不純物濃度が一定である終端層をさらに備える、半導体装置。
  6. 請求項１から請求項５のうちのいずれか１項に記載の半導体装置を有し、入力される電力を変換して出力する主変換回路と、
    前記主変換回路を制御する制御信号を前記主変換回路に出力する制御回路と
    を備える、電力変換装置。
  7. ｐ型不純物濃度が一定である半導体基板に、ｎ型不純物を照射または注入することによって、ｐ型不純物濃度が一定であるアノード層と、ｎ型不純物濃度が分布を有し、前記アノード層側の部分のｎ型不純物濃度が前記アノード層のｐ型不純物濃度よりも低い第１半導体層と、を形成する工程と、
    前記アノード層との間に前記第１半導体層を挟んで配設され、ｎ型不純物濃度が前記第１半導体層よりも高く、かつ一定である第２半導体層を形成する工程と
    を備える、半導体装置の製造方法。
JP2018041442A 2018-03-08 2018-03-08 半導体装置、電力変換装置、及び、半導体装置の製造方法 Active JP7126361B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2018041442A JP7126361B2 (ja) 2018-03-08 2018-03-08 半導体装置、電力変換装置、及び、半導体装置の製造方法
US16/216,746 US10763760B2 (en) 2018-03-08 2018-12-11 Semiconductor device and power converter
DE102019201814.9A DE102019201814A1 (de) 2018-03-08 2019-02-12 Halbleitervorrichtung und Leistungswandler
CN202210555566.5A CN114864700A (zh) 2018-03-08 2019-03-01 半导体装置的制造方法
CN201910155859.2A CN110246887B (zh) 2018-03-08 2019-03-01 半导体装置及电力变换装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018041442A JP7126361B2 (ja) 2018-03-08 2018-03-08 半導体装置、電力変換装置、及び、半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2019160853A JP2019160853A (ja) 2019-09-19
JP7126361B2 true JP7126361B2 (ja) 2022-08-26

Family

ID=67701416

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018041442A Active JP7126361B2 (ja) 2018-03-08 2018-03-08 半導体装置、電力変換装置、及び、半導体装置の製造方法

Country Status (4)

Country Link
US (1) US10763760B2 (ja)
JP (1) JP7126361B2 (ja)
CN (2) CN110246887B (ja)
DE (1) DE102019201814A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019008931B4 (de) * 2019-12-20 2024-04-11 Azur Space Solar Power Gmbh Gasphasenepitaxieverfahren
DE102019008927B4 (de) * 2019-12-20 2024-04-11 Azur Space Solar Power Gmbh Gasphasenepitaxieverfahren
DE102019008929A1 (de) * 2019-12-20 2021-06-24 Azur Space Solar Power Gmbh Gasphasenepitaxieverfahren
DE102020123847A1 (de) * 2020-09-14 2022-03-17 Infineon Technologies Ag Feldstoppgebiet enthaltende leistungs-halbleiterdiode

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090267200A1 (en) 2008-04-28 2009-10-29 Infineon Technologies Austria Ag Method for manufacturing a semiconductor substrate including laser annealing
JP5309360B2 (ja) 2008-07-31 2013-10-09 三菱電機株式会社 半導体装置およびその製造方法
JP2014110310A (ja) 2012-11-30 2014-06-12 Furukawa Electric Co Ltd:The 窒化物系化合物半導体装置およびその製造方法
JP2015002277A (ja) 2013-06-17 2015-01-05 三菱電機株式会社 炭化珪素半導体装置
JP2016015427A (ja) 2014-07-03 2016-01-28 三菱電機株式会社 炭化珪素半導体装置
JP2017028249A (ja) 2015-04-30 2017-02-02 インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ エピタキシャル成長による半導体デバイスの製作
JP2018010946A (ja) 2016-07-12 2018-01-18 富士電機株式会社 半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS539360A (en) 1976-07-12 1978-01-27 Fuji System Drink flavor enhancing composition
JP3321185B2 (ja) * 1990-09-28 2002-09-03 株式会社東芝 高耐圧半導体装置
DE19713962C1 (de) * 1997-04-04 1998-07-02 Siemens Ag Leistungsdiode (FCI-Diode)
JP4791704B2 (ja) * 2004-04-28 2011-10-12 三菱電機株式会社 逆導通型半導体素子とその製造方法
EP2339613B1 (en) * 2009-12-22 2015-08-19 ABB Technology AG Power semiconductor device and method for producing same
JP2015056560A (ja) * 2013-09-12 2015-03-23 株式会社東芝 半導体装置
CN107710417B (zh) 2015-06-16 2021-06-11 三菱电机株式会社 半导体装置的制造方法
DE112015007246T5 (de) * 2015-12-28 2018-09-20 Mitsubishi Electric Corporation Halbleiterbauelement und verfahren zum herstellen eines halbleiterbauelements

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090267200A1 (en) 2008-04-28 2009-10-29 Infineon Technologies Austria Ag Method for manufacturing a semiconductor substrate including laser annealing
JP5309360B2 (ja) 2008-07-31 2013-10-09 三菱電機株式会社 半導体装置およびその製造方法
JP2014110310A (ja) 2012-11-30 2014-06-12 Furukawa Electric Co Ltd:The 窒化物系化合物半導体装置およびその製造方法
JP2015002277A (ja) 2013-06-17 2015-01-05 三菱電機株式会社 炭化珪素半導体装置
JP2016015427A (ja) 2014-07-03 2016-01-28 三菱電機株式会社 炭化珪素半導体装置
JP2017028249A (ja) 2015-04-30 2017-02-02 インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ エピタキシャル成長による半導体デバイスの製作
JP2018010946A (ja) 2016-07-12 2018-01-18 富士電機株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
CN114864700A (zh) 2022-08-05
CN110246887A (zh) 2019-09-17
DE102019201814A1 (de) 2019-09-12
CN110246887B (zh) 2022-12-13
US20190280613A1 (en) 2019-09-12
JP2019160853A (ja) 2019-09-19
US10763760B2 (en) 2020-09-01

Similar Documents

Publication Publication Date Title
JP6964950B2 (ja) 半導体装置および電力変換装置
JP7126361B2 (ja) 半導体装置、電力変換装置、及び、半導体装置の製造方法
US7602045B2 (en) Semiconductor device and inverter device using the same
US20150303268A1 (en) Diode and power conversion device
CN110098253B (zh) 半导体装置、电力变换装置以及半导体装置的制造方法
US10121908B2 (en) High withstand voltage diode and power conversion device
WO2021014570A1 (ja) 炭化珪素半導体装置、電力変換装置および炭化珪素半導体装置の製造方法
JP7042898B2 (ja) 炭化珪素半導体装置、電力変換装置および炭化珪素半導体装置の製造方法
WO2017135037A1 (ja) 半導体装置、その製造方法、及びそれを用いた電力変換装置
US9991336B2 (en) Semiconductor device, method for manufacturing the same, and power conversion system
CN111466032A (zh) 碳化硅半导体装置以及电力变换装置
JP7138770B2 (ja) 炭化珪素半導体装置、電力変換装置および炭化珪素半導体装置の製造方法
JP2023007491A (ja) 半導体デバイスならびに関連するチップおよび作成方法
JP7275407B1 (ja) 炭化珪素半導体装置、電力変換装置および炭化珪素半導体装置の製造方法
CN115668510A (zh) 碳化硅半导体装置以及电力变换装置
JP7127748B2 (ja) 炭化珪素半導体装置、電力変換装置および炭化珪素半導体装置の製造方法
WO2020188686A1 (ja) 炭化珪素半導体装置および電力変換装置
JP7207512B2 (ja) 半導体装置、電力変換装置及び半導体装置の製造方法
JP2019110226A (ja) ＳｉＣ半導体装置、電力変換装置およびＳｉＣ半導体装置の製造方法
CN110828315B (zh) 半导体装置的制造方法及电力转换装置
US20220406897A1 (en) Silicon carbide semiconductor device, power conversion apparatus, and method for manufacturing silicon carbide semiconductor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210713

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210721

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210901

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220719

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220816

R150 Certificate of patent or registration of utility model

Ref document number: 7126361

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150