DE112015007246T5 - Halbleiterbauelement und verfahren zum herstellen eines halbleiterbauelements - Google Patents

Halbleiterbauelement und verfahren zum herstellen eines halbleiterbauelements Download PDF

Info

Publication number
DE112015007246T5
DE112015007246T5 DE112015007246.2T DE112015007246T DE112015007246T5 DE 112015007246 T5 DE112015007246 T5 DE 112015007246T5 DE 112015007246 T DE112015007246 T DE 112015007246T DE 112015007246 T5 DE112015007246 T5 DE 112015007246T5
Authority
DE
Germany
Prior art keywords
buffer
layer
impurity concentration
buffer portion
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112015007246.2T
Other languages
English (en)
Inventor
Katsumi Nakamura
Tatsuo Harada
Noritsugu NOMURA
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112015007246T5 publication Critical patent/DE112015007246T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/041—Making n- or p-doped regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2258—Diffusion into or out of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66128—Planar diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1602—Diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Ein aktiver Zellbereich, ein Randabschlussbereich, der den aktiven Zellbereich umgibt, und ein Zwischenbereich, der an einer Zwischenposition zwischen diesen Bereichen angeordnet ist, werden bereitgestellt, wobei der aktive Zellbereich eine MOS-Struktur vom Trench-Gate-Typ an einer Oberseite aufweist, und eine Vertikalstruktur an einer Unterseite eine p-Kollektorschicht, eine n-Pufferschicht an der p-Kollektorschicht und eine n-Driftschicht an der n-Pufferschicht aufweist, die n-Pufferschicht einen ersten Pufferabschnitt, der auf der p-Kollektorseite vorhanden ist, und einen zweiten Pufferabschnitt, der auf der n-Driftschichtseite vorhanden ist, aufweist, die Spitzenverunreinigungskonzentration des ersten Pufferabschnitts höher ist als die Spitzenverunreinigungskonzentration des zweiten Pufferabschnitts, und der Verunreinigungskonzentrationsgradient auf der n-Driftschichtseite des zweiten Pufferabschnitts schwächer ist als der Verunreinigungskonzentrationsgradient auf der n-Driftschichtseite des ersten Pufferabschnitts.

Description

  • Gebiet
  • Die vorliegende Erfindung betrifft ein Halbleiterbauelement, wie beispielsweise ein IGBT oder eine Diode, und ein Verfahren zum Herstellen des Halbleiterbauelements.
  • Hintergrund
  • 35A, B und C zeigen jeweils einen herkömmlichen IGBT vom Trench-Gate-Typ und zwei Arten von Diodenstrukturen. Eine n-Pufferschicht 15 in 35 hat ein Verunreinigungsprofil von ref. aus 6A. Des Weiteren sind die 35A, B und C Querschnittsstrukturdarstellungen einer A“-A“‘-Linie einer Draufsicht eines in 1 gezeigten Leistungshalbleiterchips. Wie in den 1 und 35 gezeigt, hat der Leistungshalbleiter die folgenden vier Beschaffenheiten.
    • • aktiver Zellenbereich 1: ein Bereich zum Gewährleisten der Grundleistung des Leistungshalbleiterchips.
    • • Zwischenbereich 2: ein Bereich, in dem der aktive Zellenbereich 1 und ein Randabschlussbereich 5 miteinander verbunden sind und der ein Bereich zum Gewährleisten eines Durchschlagswiderstands während eines dynamischen Betriebs des Leistungshalbleiters und zum Unterstützen der Ursprungsleistung des aktiven Zellenbereichs 1.
    • • Randabschlussbereich 5: ein Bereich zum Aufrechterhalten einer Spannungsfestigkeit während eines statischen Zustands, zum Gewährleisten des Aspekts einer Stabilität/Betriebssicherheit einer Spannungsfestigkeitseigenschaft und zum Unterdrücken eines fehlerhaften Durchschlagswiderstands während eines dynamischen Betriebs, um die Ursprungsleistung des aktiven Zellenbereichs zu unterstützen.
    • • Vertikalstruktur 35: eine Struktur, in der zusätzlich zu einer n-Driftschicht 14 eine n-Pufferschicht 15 und eine p-Kollektorschicht 16 in dem IGBT aus 35A enthalten sind, eine n-Pufferschicht 15 und eine n+-Kathodenschicht 17 in einer Diode aus 35B enthalten sind und eine n-Pufferschicht 15, eine n+-Kathodenschicht 17 und eine p-Kathodenschicht 18 in einer Diode aus 35C enthalten sind. Die n-Driftschicht ist eine n--Schicht, wird jedoch zur Vereinfachung als „n-Driftschicht“ umschrieben. Diese Struktur ist ein Bereich zum Gewährleisten der Leistung an einem Gesamtverlust, der ein Verlust ist, der durch Addieren eines Verlusts während eines Ein-Zustands, eines Verlusts während eines Einschaltvorgangs und eines Verlusts während eines Ausschaltvorgangs erhalten wird, der Spannungsfestigkeitsaufrechterhaltung während eines statischen Zustands, der Stabilität einer Spannungsfestigkeitseigenschaft, eines Aus-Verlusts, der eine Leckeigenschaft bei einer hohen Temperatur während der Spannungsfestigkeitsaufrechterhaltung ist, und einer Garantie des Betriebssicherheitsaspekts, und der Steuerbarkeit und/oder Regelbarkeit und des Durchschlagwiderstands während eines dynamischen Betriebs, um die Grundleistung des Leistungshalbleiters zu unterstützen.
  • Bei den vorliegenden IGBTen und Dioden werden Si-Wafer als ein Si-Wafer-Material verwendet, die jeweils durch ein FZ(Floating Zone)-Verfahren gebildet sind und üblicherweise eine für jede Spannungsfestigkeitsklasse erforderliche Konzentration einer n-Driftschicht 14 von etwa 1,0 × 1012 bis 1,0 × 1015 cm-3 aufweisen, und der Wafer-Prozess wird wie in den 4 und 5 gezeigt ausgeführt. Bei dem verwendeten Wafer-Prozess wird die Dicke eines Bauelements (tBauelement in 2: 40 bis 700 µm in 2), die erforderlich ist, um eine Spannung aufrechtzuerhalten, die für eine Spannungsfestigkeitsklasse erforderlich ist, während dieses Wafer-Prozesses, wie in Fig. 4L oder 5H gezeigt, mit hoher Genauigkeit ausgebildet, und eine Vertikalstruktur 35 wird während eines in Fig. 4M oder 5I gezeigten Wafer-Prozesses gebildet.
  • Die folgenden beiden Punkte können als ein Hintergrund berücksichtigt werden, vor dem der Wafer-Prozess zum Bilden der Vertikalstruktur während des Wafer-Prozesses unter Verwendung des oben beschriebenen FZ-Wafers eine Hauptströmung wird.
    • • Ein Wafer, bei dem eine n-Driftschicht 14 durch ein Epitaxialverfahren hergestellt ist, hat den Mangel, dass sich die Si-Wafer-Kosten in Abhängigkeit einer Si-Dicke, die durch das Epitaxialverfahren gebildet wird, deutlich erhöhen. Lediglich die Konzentration der n-Driftschicht 14 wird durch das FZ-Verfahren festgelegt auf einen geeigneten Wert für jede Spannungsfestigkeitsklasse, und Si-Wafer mit n-Driftschichten 14, die unabhängig von der Spannungsfestigkeitsklasse dieselbe Dicke aufweisen, werden zu der Startzeit des Wafer-Prozesses verwendet, so dass sich die Si-Wafer-Kosten nicht ändern. Daher ist es erforderlich, Wafer mit geringen Stückkosten zu übernehmen.
    • • Für den Zweck einer aktiven Verwendung von Wafern, die durch das FZ-Verfahren herzustellen sind, wird die Dicke auf eine Dicke, die für eine Spannungsfestigkeitsklasse erforderlich ist, in dem Wafer-Prozess geregelt, um eine Vertikalstruktur zu bilden, wodurch Wafer-Prozessschritte in höchsten Maße verringert werden, die verschiedenen Wafer-Dicken entsprechen, die Probleme verursachen, wie ein Wafer-Prozess, der Wafer mit großen Durchmesser von 8 bis 12 Inches verwenden, und die Herstellung von Leistungshalbleitern, wie beispielsweise IGBTen, Dioden, etc. bei großen Durchmessern realisiert wird.
  • Die Verunreinigungskonzentration der n-Driftschicht 14 und der Wert von tBauelement in 2 sind Bauelementparameter, die nicht nur die Spannungsfestigkeitseigenschaft von IGBTen oder Dioden beeinflussen, sondern auch den Gesamtverlust, und die Steuerbarkeit und/oder Regelbarkeit und den Durchschlagswiderstand während eines dynamischen Betriebs, und für die eine Genauigkeit erforderlich ist.
  • Die Details des in den 4 und 5 gezeigten Wafer-Prozesses haben dieselben Inhalte wie beschrieben in PTL1 bis 3. Mit Bezug auf die Vertikalstruktur 35, die wie oben beschrieben in dem Wafer-Prozess gebildet wird, wird die Vertikalstruktur 35 in einem Schritt aus Fig. 4L und einem Schritt aus 5H gebildet und nachfolgend zu einem Aluminiumverdrahtungsschritt und einem Passivierungsschichtausbildungsschritt. Daher wird beispielsweise in dem Fall eines IGBT eine MOS-tr.-Struktur an einer Oberfläche ausgebildet, an der keine Vertikalstruktur ausgebildet ist, so dass eine Aluminiumverdrahtung und eine Passivierungsschicht gegeben sind.
  • Da eine Aluminiumverdrahtung an einer Oberfläche gegeben ist, an der keine Vertikalstruktur ausgebildet ist, muss, wenn Diffusionsschichten 15 bis 18, die eine Vertikalstruktur bilden, ausgebildet werden, die Temperatur auf eine geringere Temperatur als der Schmelzpunkt von Metall festgelegt werden. Beispielsweise ist der Schmelzpunkt von Aluminium gleich 660°C. Es wird ein Glühverfahren zum Ausbilden eines Temperaturgradienten in einer Bauelementtiefenrichtung unter Verwendung eines Lasers verwendet, der eine Wellenlänge aufweist, bei der keine Wärme auf eine Oberfläche übertragen wird, an der keine Vertikalstruktur vorhanden ist, so dass die Temperatur der Oberfläche, an der keine Vertikalstruktur vorhanden ist, auf eine geringere Temperatur als der Schmelzpunkt von Metall festgelegt ist. Diese Glühtechnik ist ein Verfahren, das Laserglühen genannt wird.
  • Als ein Ergebnis wird das Verunreinigungsprofil der n-Pufferschicht 15 in einem IGBT und einer Diode, die durch den oben beschriebenen Wafer-Prozess hergestellt sind, ein auffälliges Verunreinigungsprofil, das eine untiefe Verbindungstiefe aufweist, die durch Xj,nb1 dargestellt wird, die etwa gleich 2.,0 µm beträgt, und hat einen scharfen Verunreinigungskonzentrationsgradienten über den Verbindungsabschnitt zwischen der n-Driftschicht 14 und der n-Pufferschicht 15, wie ein Verunreinigungsprofil, das in den 6A und 6B durch ref. dargestellt ist. Der oben beschriebene Verunreinigungskonzentrationsgradient δnb1 ist beispielsweise gleich 4,52 Dekade cm-3/µm.
  • Zudem hat die n-Pufferschicht 15 ein solches Merkmal in einem n-Schichtausbildungsprozess, dass ein n-Schichtprofil ein Profil in der Tiefenrichtung in einem lonenimplantationsschritt zum Einführen von Verunreinigungen reproduziert, und eine Diffusion in der Tiefenrichtung und der seitlichen Richtung tritt kaum auf, da die oben genannte Laserglühtechnik verwendet wird.
  • Stand der Technik
  • Patentliteratur
    • Patentliteratur 1: JP H7-263692 A
    • Patentliteratur 2: Japanisches Patent Nr. 5,622,814
    • Patentliteratur 3: Internationale Veröffentlichungsnummer WO 2014/054121
  • Zusammenfassung
  • Technisches Problem
  • Bei dem IGBT und der Diode, die wie oben beschrieben die n-Pufferschicht 15 verwenden, sind die folgenden kritischen Leistungsprobleme gegeben. Zuerst kann der Leistungshalbleiter aufgrund einer Erhöhung eines Aus-Verlusts, der durch eine Erhöhung eines Leckstroms während einer Spannungsfestigkeitsaufrechterhaltung in einem Hochtemperaturzustand oder aufgrund eines thermischen Durchgehens, das durch eine Wärmeerzeugung des Bauelements selbst bei einer hohen Temperatur aus einer Spannungsaufrechterhaltungsfähigkeit (die nachfolgend als Spannungsfestigkeitseigenschaft bezeichnet werden kann), die eine wichtige Leistung als das Leistungshalbleiterbauelement ist, unkontrollierbar werden, so dass das Halbleiterbauelement in einen Zustand fällt, in dem es unmöglich ist, den Betrieb bei hoher Temperatur zu gewährleisten.
  • Zweitens fehlt während eines dynamischen Betriebs, wie beispielsweise eines Ausschaltvorgangs des IGBTs und einer Diode, eine Trägerplasmaschicht in der Nachbarschaft des Verbindungsabschnitts zwischen der n-Driftschicht 14 und der n-Pufferschicht 15 aufgrund der Beziehung zwischen dem Trägerplasmazustand und der Verteilung einer elektrischen Feldstärke in dem Bauelement, so dass sich die elektrische Feldstärke an dem Verbindungsabschnitt zwischen der n-Driftschicht 14 und der n-Pufferschicht 15 erhöht, ein Spannungs-Snap-Off-Phänomen (nachfolgend als Snap-Off-Phänomen bezeichnet) am Ende des Ausschaltvorgangs an einer Ausschaltwellenform auftritt, so dass ein Schwingungsphänomen, das durch das Snap-Off-Phänomen verursacht wird, auftritt oder das Snap-Off-Phänomen verursacht, dass sich die Spannung auf eine Spannung erhöht, die nicht geringer als eine Spannungsfestigkeit ist, bei der eine Spannungsaufrechterhaltung durchgeführt werden kann, wodurch das Bauelement zerstört wird. Die Trägerplasmaschicht ist eine neutrale Schicht, die eine hohe Trägerkonzentration aufweist, in der die Elektronenkonzentration und Lochkonzentration im Wesentlichen gleich zueinander sind, und ist auch eine Schicht, in der n ≈ p ist, die Trägerkonzentration höher als 1016 cm-3 ist und die Trägerkonzentration um zwei bis drei Ordnungen höher ist als die Dotierträgerkonzentration der n-Driftschicht 14.
  • Als ein Ergebnis ist bei dem herkömmlichen IGBT und der herkömmlichen Diode die Steuerbarkeit und/oder Regelbarkeit des Ausschaltvorgangs schlecht, und es wird eine Verschlechterung des Ausschaltvermögens zu der Ausschaltzeit verursacht. Ein Invertersystem, das ein Leistungsmodul enthält, in dem ein IGBT oder eine Diode installiert ist, der bzw. die das Snap-Off-Phänomen und das nachfolgende Schwingungsphänomen induziert, enthält eine Ursache eines Auftretens von Rauschen, was eine Fehlfunktion verursacht.
  • Drittens ist es von dem Merkmal in dem Prozess zum Ausbilden der n-Pufferschicht 15 wahrscheinlich, dass ein solches Phänomen als teilweisen Nichtausbilden der n-Pufferschicht 15 aufgrund eines Kratzers oder Fremdmaterials an einer Oberfläche, an der die n-Pufferschicht 15 ausgebildet wird, auftritt, der Kratzer oder das Fremdmaterial treten während des Wafer-Prozesses in dem Schritt zum Ausbilden der in den 4 und 5 gezeigten Vertikalstrukturen 35 auf. Als ein Ergebnis werden der IGBT und die Diode empfindlich für ein Spannungsfestigkeitsfehlerphänomen, was ein Anwachsen des Fehleranteils der Spannungsfestigkeitseigenschaft des IGBT- und des Dioden-Chips verursacht.
  • Wie oben beschrieben sind während eines dynamischen Betriebs der herkömmlich IGBT und die herkömmliche Diode in dem Zustand, in dem die Trägerplasmaschicht in der Nachbarschaft des Verbindungsabschnitts zwischen der n-Driftschicht 14 und der n-Pufferschicht 15 dazu neigt, aufgrund des Verhältnisses zwischen dem Trägerplasmazustand und der Verteilung der elektrischen Feldstärke in dem Bauelement zu fehlen. Wenn die Trägerplasmaschicht in der Nachbarschaft des Verbindungsabschnitts zwischen der n-Driftschicht 14 und der n-Pufferschicht 15 fehlt, wird die elektrische Feldstärke an dem Verbindungsabschnitt zwischen der n-Driftschicht 14 und der n-Pufferschicht 15 als ein Bauelementinnenzustand erhöht.
  • Mit Bezug auf die Wellenform während des Ausschaltvorgangs erhöhen sich am Ende des Ausschaltvorgangs der Wert djc/dt in dem IGBT und der Wert von djA/dt in der Diode, und das Snap-Off-Phänomen und dann das Schwingungsphänomen treten aufgrund der Beziehung V = Ldj/dt in der Spannungswellenform auf, und das Bauelement kann durch das Snap-Off-Phänomen zerstört werden. Als ein Ergebnis wird sowohl in dem IGBT als auch in der Diode die Steuerbarkeit und/oder Regelbarkeit des Ausschaltvorgangs verschlechtert, und das Ausschaltvermögen zu der Ausschaltzeit wird ebenso verschlechtert. Das Snap-Off-Phänomen und das Schwingungsphänomen sind zudem abhängig von der Ausschaltvorgangvoraussetzung. Das heißt, diese Phänomene werden erheblich unter verschiedenen Voraussetzungen, wie beispielsweise einer Voraussetzung einer hohen Energieversorgungsspannung (VCC), bei der eine Verarmungsschicht geneigt ist, an dem Verbindungsabschnitt zwischen der n-Driftschicht 14 und der n-Pufferschicht 15 anzukommen, einer Voraussetzung einer schwachen Stromdichte (JC, IA), bei der die Trägerkonzentration in dem Bauelement abnimmt, oder einer Voraussetzung einer hohen Schwebeinduktivität (LS) als ein Schaltvorgangschaltungsparameter.
  • Mit Bezug auf die Spannungsaufrechterhaltungsfähigkeit, die eine wichtige Leistung als der Leistungshalbleiter ist, wird der Leistungshalbleiter aufgrund eines Anwachsens des Aus-Verlusts, der durch ein Anwachsen eines Leckstroms während einer Spannungsfestigkeitsaufrechterhaltung in einem Hochtemperaturzustand verursacht wird, oder aufgrund eines thermischen Durchgehens, das durch eine Wärmeerzeugung des Bauelements selbst bei einer hohen Temperatur verursacht wird, unkontrollierbar, so dass der Leistungshalbleiter nicht bei hoher Temperatur arbeiten kann. Wärmeerzeugungskomponenten des Leistungshalbleiters enthalten einen Verlust während eines EIN-Zustands, einen Schaltverlust als Verluste unter EIN und AUS des Schaltvorgangs und ein Aus-Verlust, der ein Verlust während eines AUS-Zustands ist. Die vorhergehende Situation bedeutet, dass sich der Aus-Verlust, der einer der drei wärmeerzeugenden Komponenten des Leistungshalbleiters selbst ist, erhöht, und es wird ein Problem in einer thermischen Auslegung eines Leistungsmoduls, in dem ein Leistungshalbleiter installiert ist.
  • Mit Bezug auf die vorhergehenden Probleme haben der herkömmliche IGBT und die herkömmliche Diode Mittel zum geeigneten Einstellen der Parameter der n-Driftschicht 14 verwendet, wie beispielsweise eine Vergrößerung der Dicke der n-Driftschicht 14, eine Erhöhung der Verunreinigungskonzentration der n-Driftschicht 14, um die Verteilung davon oder dergleichen zu reduzieren. Jedoch wenn die Dicke n-Driftschicht 14 vergrößert wird, haben sowohl der IGBT als auch die Diode ein Problem, dass eine EIN-Spannung sich erhöht und somit sich der Gesamtverlust erhöht. Auf der anderen Seite verursacht eine Reduzierung der Verteilung der Verunreinigungskonzentration der n-Driftschicht 14 eine Einschränkung einer Si-Wafer-Herstellungstechnik und der verwendeten Si-Wafer, was eine Erhöhung der Si-Wafer-Kosten verursacht. Wie oben beschrieben, ist in dem herkömmlichen IGBT und der herkömmlichen Diode ein technisches Problem gegeben, das sozusagen ein Dilemma der Verbesserung der Bauelementleistung ist.
  • Wie oben beschrieben, ist es bei der herkömmlichen IGBT- und Diodentechnik schwierig, dass die Steuerbarkeit und/oder Regelbarkeit des Ausschaltvorgangs und das Ausschalt-Ausschaltvermögen verbessert werden, während der Bauelementinnenzustand während eines dynamischen Betriebs gesteuert und/oder geregelt wird, und die EIN-Spannung als die Grundleistung des Leistungshalbleiters wird verringert, und eine Gewährleistung der stabilen Spannungsfestigkeitseigenschaft wird realisiert. Daher ist eine Struktur aus einer n-Pufferschicht 15 erforderlich, bei der das vorhergehende Problem mit einem Wafer gelöst werden kann, der durch das FZ-Verfahren und durch einen Wafer-Prozess hergestellt worden ist, der auch anpassbar ist, um den Durchmesser des Si-Wafers zu erhöhen. Des Weiteren ist auch eine n-Pufferschicht erforderlich, die unempfindlich für ein Phänomen ist, wie beispielsweise einen Spannungsfestigkeitsfehler eines IGBT und einer Diode, der durch teilweises Nichtausbilden der n-Pufferschicht 15 verursacht ist, was aufgrund eines Umkehreffekts in dem Wafer-Prozess auftritt. Das heißt, es ist eine n-Pufferschicht erforderlich, die es schwierig macht, den Spannungsfestigkeitsfehler einzuführen, selbst wenn ein teilweises Nichtausbilden in der n-Pufferschicht 15 gegeben ist.
  • Die vorliegende Erfindung wurde gemacht, um das vorhergehenden Problem zu lösen, und hat als eine Aufgabe, ein Halbleiterbauelement und ein Verfahren zum Herstellen eines Halbleiterbauelements bereitzustellen, das das Dilemma zu einem Aspekt der Bauteilleistung, das der herkömmlichen IGBT und die herkömmlichen Diode besitzen, lösen kann, eine geringe EIN-Spannung und eine stabile Spannungsfestigkeitseigenschaft aufweist, und den Aus-Verlust durch einen reduzierten Leckstrom während eines AUS-Betriebs reduzieren kann, die Steuerbarkeit und/oder Regelbarkeit des Ausschaltvorgangs verbessern kann, und das Ausschalt-Ausschaltvermögen bei der Voraussetzung, dass eine Spannungsfestigkeitseigenschaft als eine Grundleistung eines Leistungshalbleiters gewährleistet wird, stark verbessern kann.
  • Mittel zum Lösen des Problems
  • Gemäß einer vorliegenden Erfindung umfasst ein Halbleiterbauelement einen aktiven Zellbereich, einen Randabschlussbereich, der den aktiven Zellbereich umgibt, und ein Zwischenbereich, der an einer Zwischenposition zwischen dem aktiven Zellbereich und dem Randabschlussbereich angeordnet ist, wobei der aktive Zellbereich eine MOS-Struktur vom Trench-Gate-Typ an einer Oberseite davon aufweist, und eine p-Kollektorschicht, eine n-Pufferschicht an der p-Kollektorschicht und eine n-Driftschicht an der n-Pufferschicht als eine Vertikalstruktur an einer Unterseite davon aufweist, und die n-Pufferschicht einen ersten Pufferabschnitt, der auf einer p-Kollektorschichtseite vorhanden ist, und einen zweiten Pufferabschnitt, der auf einer n-Driftschichtseite vorhanden ist, aufweist, und wobei eine Spitzenverunreinigungskonzentration des ersten Pufferabschnitts höher ist als eine Spitzenverunreinigungskonzentration des zweiten Pufferabschnitts, und ein Verunreinigungskonzentrationsgradient auf der n-Driftschichtseite des zweiten Pufferabschnitts schwächer ist als ein Verunreinigungskonzentrationsgradient auf der n-Driftschichtseite des ersten Pufferabschnitts.
  • Gemäß einem weiteren Aspekt der vorliegenden Erfindung umfasst ein Halbleiterbauelement einen aktiven Zellbereich, einen Randabschlussbereich, der den aktiven Zellbereich umgibt, und einen Zwischenbereich, der an einer Zwischenposition zwischen dem aktiven Zellbereich und dem Randabschlussbereich angeordnet ist, wobei der aktive Zellbereich eine p-Anodenschicht an einer Oberseite aufweist und eine Kathodenschicht aufweist, die eine n-Kathodenschicht, eine n-Pufferschicht, die an der Kathodenschicht vorhanden ist, und eine n-Driftschicht an der n-Pufferschicht aufweist, wobei die n-Pufferschicht einen ersten Pufferabschnitt, der auf einer Kathodenschichtseite vorhanden ist, und einen zweiten Pufferabschnitt, der auf einer n-Driftschichtseite vorhanden ist, aufweist, und wobei eine Spitzenverunreinigungskonzentration des ersten Pufferabschnitts höher ist als eine Spitzenverunreinigungskonzentration des zweiten Pufferabschnitts, und ein Verunreinigungskonzentrationsgradient auf der n-Driftschichtseite des zweiten Pufferabschnitts schwächer ist als ein Verunreinigungskonzentrationsgradient auf der n-Driftschichtseite des ersten Pufferabschnitts.
  • Gemäß einem weiteren Aspekt der vorliegenden Erfindung umfasst ein Halbleiterbauelement einen aktiven Zellbereich, einen Randabschlussbereich, der den aktiven Zellbereich umgibt, und einen Zwischenbereich, der an einer Zwischenposition zwischen dem aktiven Zellbereich und dem Randabschlussbereich angeordnet ist, wobei der aktive Zellbereich eine MOS-Struktur vom Trench-Gate-Typ an einer Oberseite davon aufweist und eine p-Kollektorschicht, eine n-Pufferschicht an der p-Kollektorschicht und eine n-Driftschicht an der n-Pufferschicht als eine Vertikalstruktur an einer Unterseite davon aufweist, und die n-Pufferschicht Pufferabschnitte aus drei oder mehr Schichten aufweist, die sich in einer Spitzenverunreinigungskonzentration und einem Abstand von einer Rückseite der n-Pufferschicht unterscheiden, und wobei die Spitzenverunreinigungskonzentration des ersten Pufferabschnitts, der ein Pufferabschnitt ist, der am nächsten zu der p-Kollektorschicht ist, am höchsten unter einer Vielzahl der Pufferabschnitte ist, und bei einem Vergleich der Verunreinigungskonzentrationsgradienten auf der n-Driftschichtseite der Vielzahl von Pufferabschnitten der Verunreinigungskonzentrationsgradient eines am nächsten zu der n-Driftschicht befindlichen Pufferabschnitts am schwächsten ist.
  • Gemäß einem weiteren Aspekt der vorliegenden Erfindung umfasst ein Halbleiterbauelement einen aktiven Zellbereich, einen Randendabschnitt, der den aktiven Zellbereich umgibt, und einen Zwischenbereich, der an einer Zwischenposition zwischen dem aktiven Zellbereich und dem Randabschlussbereich angeordnet ist, wobei der aktive Zellbereich eine p-Anodenschicht an einer Oberseite davon aufweist und eine Kathodenschicht, die eine n-Kathodenschicht aufweist, eine n-Pufferschicht an der Kathodenschicht und eine n-Driftschicht an der n-Pufferschicht als eine Vertikalstruktur an einer Unterseite davon aufweist, und die n-Pufferschicht Pufferabschnitte aus drei oder mehr Schichten aufweist, die sich in einer Spitzenverunreinigungskonzentration und einem Abstand von einer Rückseite der n-Pufferschicht unterscheiden und wobei die Spitzenverunreinigungskonzentration des ersten Pufferabschnitts, der ein Pufferabschnitt ist, der am nächsten zu der Kathodenschicht ist, am höchsten unter einer Vielzahl der Pufferabschnitte ist, und beim Vergleich von Verunreinigungskonzentrationsgradienten auf der n-Driftschichtseite der Vielzahl von Pufferabschnitten der Verunreinigungskonzentrationsgradient eines am nächsten an der n-Driftschicht befindlichen Pufferabschnitts am schwächsten ist.
  • Gemäß einer vorliegenden Erfindung kann ein Verfahren zum Herstellen eines Halbleiterbauelements dadurch gekennzeichnet sein, dass eine Vertikalstruktur an einer Unterseite eines Substrats eine Verunreinigungsschicht, die mit Fremdstoffen dotiert ist, eine n-Pufferschicht, die an der Verunreinigungsschicht vorhanden ist, und eine n-Driftschicht an der n-Pufferschicht aufweist, und die n-Pufferschicht Pufferabschnitte aus drei oder mehr Schichten aufweist, die sich in einer Spitzenstörstellenkonzentration und einem Abstand von einer Rückseite der n-Pufferschicht unterscheiden, durch Abschließen eines Aktivierungsglühens an einem ersten Pufferabschnitt, der ein am nächsten an der Verunreinigungsschicht befindliche Pufferabschnitt unter einer Vielzahl von Pufferabschnitten ist, und dann durch Ausbilden der übrigen Pufferabschnitte ausgebildet wird.
  • Weitere Merkmale der vorliegenden Erfindung werden deutlicher aus der folgenden Beschreibung.
  • Vorteilhafte Effekte der vorliegenden Erfindung
  • Gemäß der vorliegenden Erfindung ist der Verunreinigungskonzentrationsgradient einer Pufferschicht, die den Kontakt mit einer n-Driftschicht aus der Pufferschicht, die eine Vielzahl von Pufferabschnitten aufweist, schwach, und der Verunreinigungskonzentrationsgradient wird beispielsweise auf 0,05 bis 0,50 Dekade cm-3/µm festgelegt, so dass die Eigenschaften des Halbleiterbauelements verbessert werden können.
  • Figurenliste
    • 1 ist eine Draufsicht eines Halbleiterbauelements.
    • 2A ist eine Querschnittsdarstellung eines IGBT.
    • 2B ist eine Querschnittsdarstellung einer Diode.
    • 2C ist eine Querschnittsdarstellung einer Diode.
    • 3A ist eine Figur, die die Funktion der Vertikalstruktur erläutert.
    • 3B ist eine Figur, die die Funktion der Vertikalstruktur erläutert.
    • 3C ist eine Figur, die die Funktion der Vertikalstruktur erläutert.
    • 4A ist ein Prozessablaufdiagramm eines IGBT.
    • 4B ist ein Prozessablaufdiagramm eines IGBT.
    • 4C ist ein Prozessablaufdiagramm eines IGBT.
    • 4D ist ein Prozessablaufdiagramm eines IGBT.
    • 4E ist ein Prozessablaufdiagramm eines IGBT.
    • 4F ist ein Prozessablaufdiagramm eines IGBT.
    • 4G ist ein Prozessablaufdiagramm eines IGBT.
    • 4H ist ein Prozessablaufdiagramm eines IGBT.
    • 4I ist ein Prozessablaufdiagramm eines IGBT.
    • 4J ist ein Prozessablaufdiagramm eines IGBT.
    • 4K ist ein Prozessablaufdiagramm eines IGBT.
    • 4L ist ein Prozessablaufdiagramm eines IGBT.
    • 4M ist ein Prozessablaufdiagramm eines IGBT.
    • 5A ist ein Prozessablaufdiagramm einer Diode.
    • 5B ist ein Prozessablaufdiagramm einer Diode.
    • 5C ist ein Prozessablaufdiagramm einer Diode.
    • 5D ist ein Prozessablaufdiagramm einer Diode.
    • 5E ist ein Prozessablaufdiagramm einer Diode.
    • 5F ist ein Prozessablaufdiagramm einer Diode.
    • 5G ist ein Prozessablaufdiagramm einer Diode.
    • 5H ist ein Prozessablaufdiagramm einer Diode.
    • 5I ist ein Prozessablaufdiagramm einer Diode.
    • 6A ist eine Darstellung, die Verunreinigungskonzentrationsprofile entlang einer B-B'-Linie, einer C-C‘-Linie und einer D-D‘-Linie aus 2 zeigt.
    • 6B ist eine vergrößerte Darstellung eines Bereichs A aus 6A.
    • 7A ist ein Diagramm, dass das Simulationsergebnis zeigt, das die Verteilung der elektrischen Feldstärke in dem Bauelement zu der Zeit eines Durchbruchs bezüglich der IGBT-Struktur einer 6500V-Klasse aus 2, die die Pufferstruktur aus 6A aufweist, betrifft. Simulationsvoraussetzungen sind BVCES = 6400V, JCES = 1,0 × 10-1 A/cm2 und 298 K.
    • 7B ist eine vergrößerte Darstellung eines Bereichs B aus 7A.
    • 8 ist ein Diagramm, das die n-Pufferstrukturabhängigkeit von JCES-gegen-VCES-Eigenschaften bei 423 K betreffend den IGBT der 6500V-Klasse-aus 2 zeigt.
    • 9 ist eine Darstellung, die die n-Pufferstrukturabhängigkeit von einer JCES-gegen-Betriebstemperatur-Eigenschaft betreffend den IGBT der 6500V-Klasse-aus 2 zeigt.
    • 10 ist eine Darstellung, die die n-Pufferstrukturabhängigkeit von der Ausschaltwellenform unter einer Voraussetzung von LS = 5,8 µm für die IGBT-Struktur der 6500V-Klasse aus 2 zeigt.
    • 11 ist eine Darstellung, die die n-Pufferstrukturabhängigkeit von der Beziehung zwischen VCE (Überspannung) aus 10 und der Energieversorgungsspannung VCC während eines Ausschaltvorgangs bezüglich des IGBT der 6500V-Klasse aus 2 zeigt.
    • 12 ist ein Diagramm, das die n-Pufferstrukturabhängigkeit einer Kurzschlusswellenform unter einer unbelasteten Kurzschlussvoraussetzung des IGBT der 6500V-Klasse aus 2 zeigt.
    • 13 zeigt ein Simulationsergebnis der Kurzschlusswellenformen unter einer unbelasteten Kurzschlussvoraussetzung des IGBT der 6500V-Klasse aus 2.
    • 14 ist eine Darstellung, die die n-Pufferstrukturabhängigkeit eines Bauelementinnenzustands an einem in 13 gezeigten Bauelementinnenanalysepunkt zeigt.
    • 15 ist eine Darstellung, die die n-Pufferstrukturabhängigkeit einer p-Kollektorschichtkonzentrationsabhängigkeit bei maximaler elektrischer Feldstärke unter einer Kurzschlussvoraussetzung an einem Verbindungsabschnitt zwischen der p-Basisschicht und n-Schicht, der ein Hauptverbindungsabschnitt aus 2A ist, und einem Verbindungsabschnitt zwischen einer n-Driftschicht und einer n-Pufferschicht zeigt.
    • 16 zeigt eine Ausgleichbeziehung, die unter verschiedenen Bauelementeigenschaften eines IGBT aus 2 gegeben ist.
    • 17 ist eine Darstellung, die die Beziehung zwischen Cnb2,p/Cn-,d und den Bauelementeigenschaften des 6500 V-Klassen-IGBT aus 2 zeigt.
    • 18 ist eine Darstellung, die das Verhältnis zwischen Cnb2,p/Cn-,d und dem Störstellendichtegradienten δnb2 des zweiten Pufferabschnitts aus 6A zeigt.
    • 19 ist eine Darstellung, die das Verhältnis zwischen Cnb2,p/Cn-,d und dem Verhältnis α einer effektiven Dosiermenge nach Aktivierung des zweiten Pufferabschnitts zeigt, die die effektive Gesamtdosiermenge nach Aktivierung der n-Pufferschicht aus 6A übernimmt.
    • 20 ist eine Darstellung, die die n-Pufferstrukturabhängigkeit von JR-gegen-VR-Eigenschaften bei 448 K der Diode-b-Struktur der 4500V-Klasse aus 2 zeigt.
    • 21 ist eine Darstellung, die die n-Pufferstrukturabhängigkeit von den JR-gegen-Betriebstemperatur-Eigenschaften der 4500 V-Klassen-Diode-b-Struktur aus 2 zeigt.
    • 22 ist eine Darstellung, die die n-Pufferstrukturabhängigkeit mit Bezug auf die Wellenform bei dem schwungvollen Erholungsbetrieb der Diode-b-Struktur der 1700V-Klasse aus 2 zeigt.
    • 23 ist eine Darstellung, die die n-Pufferstrukturabhängigkeit von der Beziehung zwischen Vsnap-off und VCC aus 22 zeigt.
    • 24 ist eine Darstellung, die die n-Pufferstrukturabhängigkeit von der Beziehung von Vsnap-off und einer Betriebstemperatur aus 22 zeigt.
    • 25A ist eine Darstellung, die die n-Pufferstrukturabhängigkeit einer Simulationswellenform bei dem schwungvollen Erholungsbetrieb der Diode-b-Struktur der 4500V-Klasse aus 2 zeigt.
    • 25B zeigt eine Stromdichteverteilung innerhalb der Diode-b-Struktur der 4500V-Klasse aus 2 an den Zwischenbauelementanalysepunkten 1 bis 6 aus 25A.
    • 25C ist eine Darstellung, die einen Bauelementinnenzustand an den Zwischenbauelementanalysepunkten 1 bis 6 aus 25A in einem pin-Diodenbereich innerhalb der Diode-b-Struktur der 4500V-Klasse aus 2 zeigt, die die herkömmliche Pufferstruktur aus 6A verwendet.
    • 25D ist eine Darstellung, die einen Bauelementinnenzustand an den Zwischenbauelementanalysepunkten 1 bis 6 aus 25A in einem pin-tr-Bereich innerhalb der Diode-b-Struktur der 4500V-Klasse aus 2 zeigt, die die herkömmliche Pufferstruktur aus 6A verwendet.
    • 25E ist eine Darstellung, die einen Bauelementinnenzustand an den Zwischenbauelementanalysepunkten 1 bis 6 aus 25A in einem pin-Diodenbereich innerhalb der Diode-b-Struktur der 4500V-Klasse aus 2 zeigt, die die Pufferstruktur der vorliegenden Erfindung aus 6A verwendet.
    • 25F ist eine Darstellung, die einen Bauelementinnenzustand an den Zwischenbauelementanalysepunkten 1 bis 6 aus 25A in einem pin-tr-Bereich innerhalb der Diode-b-Struktur der 4500V-Klasse aus 2 zeigt, die die Pufferstruktur der vorliegenden Erfindung aus 6A verwendet.
    • 26 ist eine Darstellung, die die n-Pufferstrukturabhängigkeit von einer Erholungs-SOA-Eigenschaft in der Diode-b-Struktur der 1700V-Klasse aus 2 zeigt.
    • 27 ist eine Darstellung, die das Verhältnis zwischen Cnb2,p/Cn-,d und den verschiedenen Bauelementeigenschaften der Diode-b-Struktur der 1700V-Klasse aus 2 zeigt.
    • 28 ist eine Darstellung, die die n-Pufferstrukturabhängigkeit von der Wellenform während des schwungvollen Erholungsbetriebs in der Diode-a-Struktur der 4500V-Klasse aus 2 zeigt.
    • 29 ist eine Darstellung, die die n-Pufferstrukturabhängigkeit von dem Bauelementinnenzustand bei dem Snap-off-Punkt aus 28 mit Bezug auf die Diode-a-Struktur der 4500V-Klasse aus 2 zeigt.
    • 30 ist eine Darstellung, die die n-Pufferstrukturabhängigkeit von der Beziehung zwischen Vsnap-off und Vcc in der Diode-a-Struktur der 4500V-Klasse aus 2 zeigt.
    • 31 ist eine Darstellung, die in einer durchgezogenen Linie das Verunreinigungsprofil der vorliegenden Erfindung entlang einer B-B‘-Linie, einer C-C‘-Linie und einer D-D'-Linie aus 2 zeigt.
    • 32A ist ein Strukturdiagramm eines IGBT vom Trench-Gate-Typ, der eine n-Pufferschicht der vorliegenden Erfindung aufweist, die in 6A oder 31 gezeigt ist.
    • 32B ist ein Strukturdiagramm eines IGBT vom Trench-Gate-Typ, der eine n-Pufferschicht der vorliegenden Erfindung aufweist, die in 6A oder 31 gezeigt ist.
    • 32C ist ein Strukturdiagramm einer Diode, die eine n-Pufferschicht der vorliegenden Erfindung aufweist, die in 6A oder 31 gezeigt ist.
    • 32D ist ein Strukturdiagramm einer Diode, die eine n-Pufferschicht der vorliegenden Erfindung aufweist, die in 6A oder 31 gezeigt ist.
    • 32E ist ein Strukturdiagramm einer Diode, die eine n-Pufferschicht der vorliegenden Erfindung aufweist, die in 6A oder 31 gezeigt ist.
    • 32F ist ein Strukturdiagramm einer Diode, die eine n-Pufferschicht der vorliegenden Erfindung aufweist, die in 6A oder 31 gezeigt ist.
    • 32G ist ein Strukturdiagramm einer Diode, die eine n-Pufferschicht der vorliegenden Erfindung aufweist, die in 6A oder 31 gezeigt ist.
    • 33 zeigt einen Vergleich zwischen einem IGBT, der die n-Pufferschicht der vorliegenden Erfindung aus 32A aufweist, und einem IGBT, der eine herkömmliche n-Pufferschicht aus 35A aufweist, mit Bezug auf den RBSOA des IGBT der 3300V-Klasse aus 2. Eine Temperaturabhängigkeit eines RBSOA wird bereitgestellt wie zur IGBT-Struktur, die die n-Pufferschicht der vorliegenden Erfindung aus 32A aufweist.
    • 34 zeigt einen Vergleich zwischen einer Diode, die die n-Pufferschicht der vorliegenden Erfindung aus 32D aufweist, und einer Diode, die eine herkömmliche n-Pufferschicht aus 35C aufweist, mit Bezug auf den Erholungs-SOA der Diode-b-Struktur der 6500V-Klasse aus 2.
    • 35A ist ein Strukturdiagramm eines IGBT vom Trench-Gate-Typ, der eine herkömmliche n-Pufferschicht aus 6A aufweist.
    • 35B ist ein Strukturdiagramm einer Diode a aus 2, die eine herkömmliche n-Pufferschicht aus 6A aufweist.
    • 35C ist ein Strukturdiagramm einer Diode b aus 2, die eine herkömmliche n-Pufferschicht aus 6A aufweist.
  • Beschreibung von Ausführungsbeispielen
  • Ein Halbleiterbauelement und ein Verfahren zum Herstellen eines Halbleiterbauelements gemäß einem Ausführungsbeispiel der vorliegenden Erfindung wird mit Bezug auf die Zeichnungen beschrieben. Dieselben oder entsprechende Bestandteile werden durch dieselben Bezugszeichen repräsentiert, und doppelte Beschreibungen davon können weggelassen sein.
  • Ausführungsbeispiel 1
  • Die vorliegende Erfindung betrifft ein Halbleiterbauelement als eine Schlüsselkomponente eines Leistungsmoduls, an das eine Spannung von beispielsweise 600V oder mehr angelegt wird. Insbesondere betrifft die vorliegende Erfindung einen Leistungshalbleiter vom Bipolar-Typ, wie beispielsweise einen IGBT und eine Diode, die die folgenden Strukturen aufweisen, etc.:
    1. (a) eine Vertikalstruktur, die das Spannungsausschaltvermögen während eines AUS-Zustands verbessert und einen Leckstrom bei einer hohen Temperatur während einer Spannungsfestigkeitsaufrechterhaltung reduziert, um einen Aus-Verlust zu reduzieren und einen Hochtemperaturbetrieb zu realisieren,
    2. (b) eine Vertikalstruktur, die ein Spannungs-Snap-Off-Phänomen (nachfolgend als Snap-Off-Phänomen bezeichnet) am Ende des Ausschaltvorgangs und das Schwingungsphänomen, das durch das Snap-Off-Phänomen verursacht wird, unterdrückt,
    3. (c) eine Vertikalstruktur, die das Ausschaltvermögen während eines Ausschaltvorgangs verbessert, die ein dynamischer Durchschlagwiderstand ist, und
    4. (d) eine Vertikalstruktur und eine Herstellungstechnik, die in eine Wafer-Prozesstechnik eingeschlossen werden können, der anpassbar ist, um den Durchmesser eines Wafers zum Herstellen eines Halbleiters zu vergrößern.
  • Die Vertikalstruktur hat eine n-Pufferschicht 15 als einen Hauptbestandteil aus Bestandteilen eines IGBTs oder einer Diode. Die Vertikalstruktur meint eine Struktur, die an der Unterseite eines Substrats oder Wafers ausgebildet ist. Üblicherweise enthält die Vertikalstruktur des IGBT eine Kollektorschicht, eine n-Pufferschicht und eine Driftschicht. Die Vertikalstruktur einer herkömmlichen Diode hat eine Kathodenschicht, die lediglich eine n+-Kathodenschicht oder eine n+-Kathodenschicht und eine p-Kathodenschicht enthält, eine n-Pufferschicht, die an der Kathodenschicht vorhanden ist, und eine n-Driftschicht an der n-Pufferschicht.
  • Nicht nur Si, sondern auch ein Halbleiter mit breiter Bandlücke, der eine größere Bandlücke als Si aufweist, kann als das Halbleitermaterial eines IGBTs oder einer Diode verwendet werden. Beispielsweise kann Siliciumcarbid, ein Galliumnitrid-basiertes Material oder Diamant als der Halbleiter mit breiter Bandlücke verwendet werden. Bei dem Ausführungsbeispiel der vorliegenden Erfindung werden hohe Spannungsfestigkeitsklassen von 1700 bis 6500V erläutert. Jedoch kann die vorliegende Erfindung einen Effekt für den vorhergehenden Gegenstand unabhängig von den Spannungsfestigkeitsklassen erhalten.
  • Eine Annäherung an eine mit der vorliegenden Erfindung vorgeschlagenen Vertikalstruktur ist in 3 gezeigt.
  • Die Bedeutungen der jeweiligen Symbole in 3 sind wie folgt.
    • Qpl: Ladung einer Plasmaschicht (Ladung einer Plasmaschicht)
    • npl: Elektronen-/Lochkonzentration in der Plasmaschicht (Elektronen-/Lochdichte in der Plasmaschicht)
    • V: Potential
    • q: Elementarladung (1,60218 × 10-19C)
    • εθ: dielektrische Konstante im Vakuum (8,85418 × 10-14 F/cm)
    • εr: relative dielektrische Konstante (11,9 für Si)
    • N+ D: ionisierte Donatorkonzentration (cm-3)
    • n, p: freie Elektronen-/Lochkonzentration (cm-3)
    • Jn, Jp: Stromdichte eines Elektronen-/Lochstroms (A/cm-3)
    • vsat(n), vsat(p): Sättigungsdriftgeschwindigkeit eines Elektrons/Lochs (cm/s)
  • Es wird erwartet, dass das vorhergehende technische Problem, das durch den Problempunkt der Vertikalstrukturen des herkömmlichen IGBT und der herkömmlichen Diode verursacht wird, durch Realisieren der folgenden Vertikalstrukturen gelöst werden kann, die insbesondere durch die n-Pufferschicht 15 charakterisiert sind. Das unten präsentierte Konzept ist dem IGBT und der Diode gemeinsam. Die Annäherung an die n-Pufferschicht 15, die die Vertikalstruktur bildet, die mit der vorliegenden Erfindung vorgeschlagen wird, beruht auf den folgenden (i), (ii) und (iii).
    1. (i) Mit Bezug auf das fehlende Phänomen der Trägerplasmaschicht in der Nachbarschaft des Verbindungsabschnitts zwischen der n-Driftschicht 14 und der n-Pufferschicht 15 während eines Ausschaltvorgangs wird die Trägerplasmaschicht veranlasst, wie durch einen Pfeil (1) in 3A angedeutet, zu verbleiben. Das heißt, die Konzentration der n-Pufferschicht 15 ist reduziert, so dass die Trägerplasmaschicht durch ein Auftreten eines Leitfähigkeitsmodulationsphänomens während eines Bauelement-EIN-Zustands gegeben ist, selbst in der n-Pufferschicht 15. Da die Trägerplasmaschicht eine hochkonzentrierte Schicht ist, die eine Konzentration von 1016 cm-3 oder mehr aufweist, wird die Konzentration der n-Pufferschicht 15 auf die Ordnung 1015 cm-3 festgelegt, was nicht mehr als die Konzentration der Trägerplasmaschicht ist.
    2. (ii) Die elektrische Feldstärke wird in der n-Pufferschicht 15 während eines statischen Zustands gestoppt, und der Konzentrationsgradient in der Nachbarschaft des Verbindungsabschnitts zwischen der n-Driftschicht 14 und der n-Pufferschicht 15 wird moderat gemacht, so dass sich eine Verarmungsschicht während eines dynamischen Betriebs moderat in die n-Pufferschicht 15 erstreckt. Des Weiteren wird die Verarmungsschicht in der n-Pufferschicht 15 aufgrund der Beziehung mit der Trägerplasmaschicht, die, wie durch einen Pfeil (2) aus 3B angedeutet, verbleibt, gestoppt. Zu dieser Zeit wird der Gradient einer Verteilung der elektrischen Feldstärke durch einen in 3B gezeigten Verhältnisausdruck von dE/dx ausgedrückt.
    3. (iii) Durch Ausbilden der n-Schicht mit geringer Konzentration werden ein Konzentrationsgradient und eine große Dicke, die Gewährleistung der Spannungsfestigkeitseigenschaft als eine Grundleistung des Leistungshalbleiters, d.h. eine Reduzierung des Aus-Verlusts basierend auf einem schwachen Leckstrom während eines Aus-Zustands durch Verringern von apnp von pnp-tr., der in dem IGBT aus Fig. 2A und der Diode aus 2C eingebaut ist, während einer Spannungsfestigkeitsaufrechterhaltung realisiert.
  • Das heißt, die n-Pufferschicht 15 der vorliegenden Erfindung nimmt eine Funktion in einer Steuerung und/oder Regelung des Trägerplasmazustands in dem Bauelement während eines Bauelementbetriebs unter der Voraussetzung an, dass eine Stabilisierung der Spannungsfestigkeitseigenschaft, eine Reduzierung des Aus-Verlusts, etc. gewährleistet worden sind. Als ein Ergebnis können das Snap-Off-Phänomen am Ende des Ausschaltvorgangs und das Schwingungsphänomen, das durch das Snap-Off-Phänomen verursacht wird, bei der Voraussetzung unterdrückt werden, dass die Stabilisierung der Spannungsfestigkeitseigenschaft und die Reduzierung des Aus-Verlusts des IGBT und der Diode gewährleistet worden sind, so dass ein Leistungshalbleiter mit hervorragender Steuerbarkeit und/oder Regelbarkeit für den Schaltbetrieb realisiert wird und der Durchschlagswiderstand während eines dynamischen Zustands verbessert werden kann. Zudem sind der IGBT und die Diode unempfindlich für das Phänomen, wie beispielsweise den Spannungsfestigkeitsfehler des IGBT und der Diode, das durch ein teilweises Nichtausbilden der n-Pufferschicht 15 verursacht wird, was aufgrund eines Umkehreffekts in dem Wafer-Prozess auftritt, so dass ein Effekt einer Unterdrückung eines Anwachsens des Fehleranteils von IGBT- und Diode-Chip dargestellt werden kann.
  • Bei einem Ausführungsbeispiel 1 der vorliegenden Erfindung wird eine n-Pufferschicht 15 beschrieben, in der das Snap-Off-Phänomen während eines Einschaltvorgangs und das nachfolgende Oszillationsphänomen unterdrückt werden, das Ausschaltvermögen unter einer Kurzschlussvoraussetzung verbessert ist, das Spannungsfestigkeitsausschaltvermögen während eines Aus-Zustands verbessert ist, und der Leckstrom bei einer hohen Temperatur reduziert ist, und der geringe Aus-Verlust und der Hochtemperaturbetrieb sind in dem IGBT realisiert.
  • 1 ist eine Draufsicht eines IGBT. 1 zeigt einen Randabschlussbereich 5, der einen aktiven Zellbereich 1 umgibt. Ein Zwischenbereich 2 ist an einer Zwischenposition zwischen dem aktiven Zellenbereich 1 und dem Randabschlussbereich 5 vorhanden. In dem aktiven Zellenbereich 1 aus 1 sind ein Oberfläche-Gate-Verdrahtungsabschnitt 3 und ein Gate-Kontaktflächenabschnitt 4 gezeigt, jedoch in dem Fall einer Diode werden diese Elemente durch eine Anodenschicht ersetzt.
  • 2 ist eine Querschnittsdarstellung, die einen IGBT zeigt, der eine Struktur vom Trench-Gate-Typ aufweist, die die Technik der vorliegenden Erfindung enthält, entlang einer A-A‘-Linie aus 1. Die „Vertikalstruktur“ an der Unterseite des Halbleiterbauelements des Ausführungsbeispiels 1 hat eine p-Kollektorschicht 16, eine n-Pufferschicht 15, die an der p-Kollektorschicht 16 vorhanden ist, und eine n-Driftschicht 14 an der n-Pufferschicht 15. Die Oberseite des Halbleiterbauelements weist eine MOS-Struktur vom Trench-Gate-Typ auf. Die in 2 gezeigte n-Driftschicht 14 wird unter Verwendung eines FZ-Wafers ausgebildet, der eine Verunreinigungskonzentration (Cn-,d) von 1,0 × 1012 bis 1,0 × 1015 cm-3 aufweist und durch das FZ-Verfahren hergestellt ist. Die endgültige Dicke (tBauelement aus 2) der n-Driftschicht 14 liegt in einem Bereich von 40 bis 700 µm. Der in den 2A und 4 gezeigte IGBT weist eine Struktur auf, in der ein Teil eines Trench-Abschnitts 22 dasselbe Potential wie eine Aluminiumverdrahtung 5a eines Emitter-Potentials an einem MOS-tr.-Abschnitt aufweist. Die Aufgabe und Wirkung dieser Struktur liegen in einer Unterdrückung der Sättigungsstromdichte, einer Verbesserung eines Kurzschlusswiderstands durch Unterdrücken von Schwingungen unter einer lastfreien Endkurzschlussvoraussetzung basierend auf einer Kapazitätseigenschaftssteuerung und/oder -regelung, und einer Realisierung einer Reduzierung einer EIN-Spannung durch Verbessern der Trägerkonzentration auf der Emitterseite, wie beispielsweise in dem japanischen Patent Nr. 4,205,128 oder dem japanischen Patent Nr. 4,785,334 offenbart. Die jeweiligen Diffusionsschichten, die einen IGBT aus 2A bilden, werden unter Verwendung von Ionenimplantation und der Glühtechnik in dem in 4 gezeigten Wafer-Prozess ausgebildet, um die folgenden Parameter zu erhalten.
    • • p-Basisschicht 9: Die Spitzenverunreinigungskonzentration liegt in einem Bereich von 1,0 × 1016 bis 1,0 E18 cm-3, und die Tiefe ist eine Verbindungstiefe, die tiefer als die n+-Emitterschicht 7 und untiefer als die N-Schicht 11 ist.
    • • n-Schicht 11: Die Spitzenverunreinigungskonzentration liegt in einem Bereich von 1,0 × 1015 bis 1,0 E17 cm-3, und die Tiefe ist tiefer als die p-Basisschicht 9 und untiefer als der Trench.
    • • n+-Emitterschicht 7: Die Spitzenverunreinigungskonzentration liegt in einem Bereich von 1,0 × 1018 bis 1.0 E21 cm-3, und die Tiefe liegt in einem Bereich von 0,2 bis 1,0 µm.
    • • p+-Schicht 8: Die Oberflächenverunreinigungskonzentration liegt in einem Bereich von 1,0 × 1018 bis 1,0 E21 cm-3, und die Tiefe ist eine Verbindungstiefe, die gleich oder tiefer als die n+-Emitterschicht 7 ist.
    • • p-Kollektorschicht 16: Die Oberflächenverunreinigungskonzentration liegt in einem Bereich von 1,0 × 1016 bis 1,0 × 1020 cm-3, und die Tiefe liegt in einem Bereich von 0,3 bis 1,0 µm.
  • Die n-Pufferschicht 15 weist einen ersten Pufferabschnitt nb1, der auf der Seite der p-Kollektorschicht 16 vorhanden ist, und einen zweiten Pufferabschnitt nb2, der auf der Seite der n-Driftschicht 14 vorhanden ist, auf. Das heißt, die n-Pufferschicht 15 weist zwei n-Schichten aus dem ersten Pufferabschnitt nb1 und dem zweiten Pufferabschnitt nb2 auf. Die Spitzenverunreinigungskonzentration (Cnb1,p) des ersten Pufferabschnitts nb1 liegt in einem Bereich von 1,0 × 1016 bis 5,0 × 1016 cm-3. Die Tiefe (Xj,nb1) des ersten Pufferabschnitts nb1 liegt in einem Bereich von 1,2 bis 5,0 µm. Die Spitzenverunreinigungskonzentration (Cnb2,p) des zweiten Pufferabschnitts nb2 liegt in einem Bereich von 5,0 × 1013 bis 5,0 × 1014 cm-3. Die Tiefe (Xj,nb2) des zweiten Pufferabschnitts nb2 liegt in einem Bereich von 10,0 bis 50,0 µm. Xj,nb1 und Xj,nb2 sind in 6A gezeigt.
  • Demzufolge ist die Spitzenverunreinigungskonzentration (Ccb1,p) des ersten Pufferabschnitts nb1 höher als die Spitzenverunreinigungskonzentration (Cnb2,p) des zweiten Pufferabschnitts nb2. Es ist bevorzugt, dass der Wert, der durch Teilen der Spitzenverunreinigungskonzentration (Cnb1,p) des ersten Pufferabschnitts nb1 durch die Spitzenverunreinigungskonzentration (Cnb2,p) des zweiten Pufferabschnitts nb1 erhalten wird, in dem Bereich von 20 bis 1000 festgelegt wird.
  • 6A zeigt Verunreinigungsprofile in der Tiefenrichtung entlang einer B-B‘-Linie aus Fig. 2A, die eine Querschnittsdarstellung eines IGBTs ist, einer C-C‘-Linie aus den Fign. 2B und 2C, die Querschnittsdarstellungen von Dioden sind, und einer D-D‘-Linie aus 2C. Cn- ,d aus 6A repräsentiert die Verunreinigungskonzentration der n-Driftschicht 14. 6B ist eine vergrößerte Darstellung eines Bereichs A aus 6A. Punkte von 0 µm auf der Abszissenachse der 6A und 6B entsprechen den jeweiligen Oberflächen (Punkt B) der p-Kollektorschicht 16, der n+-Kathodenschicht 17 und der p-Kathodenschicht 18 aus 3.
  • Die Kurve „neue Struktur“ aus den 6A, 6B repräsentiert ein Verunreinigungsprofil der vorliegenden Erfindung, und die Kurve „ref.“ repräsentiert ein herkömmliches Verunreinigungsprofil an dem ähnlichen Ort. Die n-Pufferschicht 15 weist zwei n-Schichten aus dem ersten Pufferabschnitt nb1 und dem zweiten Pufferabschnitt nb2 auf, die sich in der Spitzenverunreinigungskonzentration (Cnb1,p, Cnb2,p) und der Tiefe (Xj,nb1, Xj,nb2) unterscheiden. Der erste Pufferabschnitt nb1 hat ein Verunreinigungsprofil, das einen Konzentrationsgradienten (δnb1) aufweist, der ähnlich zu demjenigen der herkömmlichen n-Pufferschicht 15 ist, und ähnlich zu dem Verunreinigungsprofil der herkömmlichen n-Pufferschicht 15 ist.
  • Der zweite Pufferabschnitt nb2 hat die folgenden Merkmale. Die Position der Spitzenverunreinigungskonzentration (Cnb2,p) ist näher an dem Verbindungsabschnitt (Xj,nb1) zwischen dem ersten Pufferabschnitt nb2 und dem zweiten Pufferabschnitt nb2 angeordnet als der Mittelabschnitt des zweiten Pufferabschnitts nb2. Das Verunreinigungsprofil des zweiten Pufferabschnitts nb2 hat eine geringe Konzentration. Des Weiteren hat das Verunreinigungsprofil des zweiten Pufferabschnitts nb2 einen Konzentrationsgradienten (δnb2), der schwach in der Tiefenrichtung zu dem Verbindungsabschnitt (Xj,nb2) zwischen der n-Driftschicht 14 und dem zweiten Pufferabschnitt nb2 ist, und ist derart tief ausgebildet, dass es die n-Driftschicht 14 erreicht.
  • Um zu verursachen, dass die Position der Spitzenverunreinigungskonzentration (Cnb2,p) näher an dem Verbindungsabschnitt (Xj,nb1) ist als der Mittelabschnitt des zweiten Pufferabschnitts nb2, wird die Spitzenposition, wenn lonenarten durch Ionenimplantation, eine Bestrahlungstechnik oder dergleichen in Si zur Ausbildung des zweiten Pufferabschnitts nb2 eingeführt werden, festgelegt, um tiefer als der Verbindungsabschnitt (Xj,nb1) zu sein. Diese Festlegung wird durchgeführt, um den zweiten Pufferabschnitt nb2 stabil auszubilden, ohne von dem ersten Pufferabschnitt nb1 beeinflusst zu sein, und zudem um einen gewünschten Verunreinigungskonzentrationsgradienten in der Nachbarschaft der Verbindung zwischen dem zweiten Pufferabschnitt nb2 und der n-Driftschicht 14 zu realisieren, der später beschrieben wird.
  • Um die Beziehung zwischen der elektrischen Eigenschaft eines IGBT und des Konzentrationsgradienten des zweiten Pufferabschnitts nb2, der schwach in der Tiefenrichtung ist, quantitativ zu repräsentieren, ist die Definition des Verunreinigungskonzentrationsgradienten (δnb2 = Δlog10Cnb2/Δtnb2) in der Nachbarschaft des Verbindungsabschnitts (Xj,nb2) des zweiten Pufferabschnitts nb2 in 6A gezeigt. Der Ausdruck Δlog10Cnb2 repräsentiert das Ausmaß einer Änderung der Störstellendichte (Cnb2) des in 6A gezeigten zweiten Pufferabschnitts nb2, und log repräsentiert den dekadischen Logarithmus mit der Basis 10. Der Ausdruck Δtnb2 repräsentiert das Ausmaß einer Änderung der Tiefe (tnb2) des in 6A gezeigten zweiten Pufferabschnitts nb2.
  • Die jeweiligen Verbindungstiefen des ersten Pufferabschnitts nb2 und des zweiten Pufferabschnitts nb2 sind wie folgt definiert. Wie in 6B gezeigt, ist der Verbindungsabschnitt (Xj,nb1) als ein Punkt definiert, bei dem die tangentiale Linie eines geneigten Abschnitts des ersten Pufferabschnitts nb2 und die tangentiale Linie eines geneigten Abschnitts des zweiten Pufferabschnitts nb2 auf der Seite des ersten Pufferabschnitts nb1 sich gegenseitig schneiden, d.h. ein Punkt, bei dem sich der Gradient des Verunreinigungskonzentrationsprofils von negativ nach positiv ändert.
  • Mit Bezug auf den Verbindungsabschnitt (Xj,nb2) ist dieser als ein Punkt definiert, bei dem sich eine Konzentrationsnebenstelle der n-Driftschicht 14 und die Tangentiallinie des geneigten Abschnitts des zweiten Pufferabschnitts nb2 gegenseitig kreuzen auf einem Graphen, der die Beziehung zwischen der Verunreinigungskonzentration, die durch einen dekadischen Logarithmusausdruck repräsentiert ist, und der in 6A gezeigten Tiefe zeigt. Die n-Pufferschicht 15 der vorliegenden Erfindung und der erste Pufferabschnitt nb1 und der zweite Pufferabschnitt nb2, die die n-Pufferschicht 15 bilden, genügen der folgenden Beziehung.
    Mit Bezug auf die Spitzenverunreinigungskonzentration (Cnb1,p) des ersten Pufferabschnitts nb1 und die Spitzenverunreinigungskonzentration (Cn2,p) des zweiten Pufferabschnitts nb2 wird Cnb1,p > Cnb2,p erfüllt.
    Mit Bezug auf den Verbindungsabschnitt (Xj,nb1) und den Verbindungsabschnitt (Xj,nb2) wird Xj,nb1 < Xj,nb2 erfüllt.
    Mit Bezug auf den Verunreinigungskonzentrationsgradienten (δnb1) des ersten Pufferabschnitts nb1 und den Verunreinigungskonzentrationsgradienten (δnb2) des zweiten Pufferabschnitts nb2 wird δnb1 > δnb2 erfüllt. Es ist 6A gezeigt, dass der Verunreinigungskonzentrationsgradienten (δnb1) auf der Seite des Verbindungsabschnitts Xj,nb1 des ersten Pufferabschnitts nb1 größer als der Verunreinigungskonzentrationsgradienten (δnb2) auf der Seite des Verbindungsabschnitts Xj,nb2 des zweiten Pufferabschnitts nb2 ist.
  • Aus der vorhergehenden Beziehung ist die Beziehung zwischen der Funktion von dem ersten Pufferabschnitt nb1 und dem zweiten Pufferabschnitt nb2 der vorliegenden Erfindung und der Funktion der n-Pufferschicht als ein in 3 gezeigtes Ziel wie folgt.
    • • Der erste Pufferabschnitt nb1: übernimmt eine Funktion zum Stoppen einer Verarmungsschicht, die sich während eines statischen Zustands von einer Hauptverbindung erstreckt, und zum Schaffen einer stabilen Spannungsfestigkeitseigenschaft und eines Effekts zum Verringern des Aus-Verlusts basierend auf einem schwachen Leckstrom während eines Aus-Betriebs, d.h. während einer Spannungsfestigkeitsaufrechterhaltung. Die Verringerung des Aus-Verlusts basierend auf einem schwachen Leckstrom ist auffälliger, wenn die Temperatur beispielsweise auf eine hohe Temperatur von 398 K oder mehr ansteigt.
    • • Der zweite Pufferabschnitt nb2: übernimmt eine Funktion einer Vergrößerung einer Basisbreite eines pnp-tr., was in einer Abnahme von apnp resultiert, und zum Schaffen eines Effekts der Verringerung des Aus-Verlusts basierend auf einem schwachen Leckstrom während des Aus-Betriebs, d.h. während der Spannungsfestigkeitsaufrechterhaltung. Dieser Effekt wird auffälliger, wenn sich die Temperatur auf eine hohe Temperatur von beispielsweise 398 K oder mehr erhöht. Zudem übernimmt der zweite Pufferabschnitt nb2 eine Funktion zum Verlangsamen der Ausbreitungsgeschwindigkeit der Verarmungsschicht, die sich von der Hauptverbindung während statischer und dynamischer Zustände ausbreitet als diejenige, im Vergleich dazu, wenn sie sich in der n-Driftschicht 14 bewegt, und zum Verursachen, dass eine Restträgerplasmaschicht ihr Vorhandensein von einem EIN-Zustand zum Steuern und/oder Regeln einer Verteilung der elektrischen Feldstärke aufrechterhält. Als ein Ergebnis können das Snap-Off-Phänomen am Ende des Ausschaltvorgangs und das durch das Snap-Off-Phänomen verursachte Schwingungsphänomen unterdrückt werden, die Steuerbarkeit und/oder Regelbarkeit für den Schaltvorgang kann verbessert werden, und der Durchschlagwiderstand während eines dynamischen Zustands kann verbessert werden.
  • 7A zeigt ein Simulationsergebnis, das die Verteilung der elektrischen Feldstärke in dem Bauelement während einer Spannungsaufrechterhaltung berücksichtigt, wenn der in 2A gezeigte IGBT mit Trench-Gate-Struktur, der die n-Pufferschicht 15 der vorliegenden Erfindung verwendet, in einem statischen Zustand ist. Da das simulierte Bauelement ein Bauelement einer 6500V-Klasse ist, ist die Spannung während des statischen Zustands gleich 8400V bei 298K. Der Punkt bei 0 µm auf der Abszissenachse aus 7A entspricht einem Ort eines Punkts A aus 2A (die äußerste Oberfläche des MOS-tr.), und der Punkt bei 650 µm auf der Abszissenachse aus 7A deutet einen Ort des Punkts B als die Oberfläche der p-Kollektorschicht 16 aus 2A an.
  • 7B ist eine vergrößerte Darstellung eines Bereichs B aus 7A. Es sei aus 7B verstanden, dass die Verarmungsschicht an dem ersten Pufferabschnitt nb1 sowohl in der herkömmlichen Struktur, die durch „ref.“ repräsentiert ist, als auch in der Struktur, die die n-Pufferschicht 15 der vorliegenden Erfindung verwendet, die durch „neuer Puffer“ repräsentiert ist, während der Spannungsaufrechterhaltung des Bauelements gestoppt wird. Es sei des Weiteren verstanden, dass der Gradient der Verteilung der elektrischen Feldstärke stärker in dem zweiten Pufferabschnitt nb2 als derjenige in der n-Driftschicht 14 mit Bezug auf „neuer Puffer“ variiert. Das heißt, die Ausbreitungsgeschwindigkeit der Verarmungsschicht wird durch den zweiten Pufferabschnitt nb2 reduziert.
  • Der erste Pufferabschnitt nb1 und der zweite Pufferabschnitt nb2 werden nach einem Schritt aus Fig. 4L oder einem Schritt 5H ausgebildet, der ein Schritt zum Ausbilden der Dicke des Bauelements mit hoher Genauigkeit in dem in den 4 und 5 gezeigten Wafer-Prozess ist. Beispielsweise ist tBauelement gleich 40 bis 700 µm. Mit Bezug auf den ersten Pufferabschnitt nb1 und den zweiten Pufferabschnitt nb2 sind die Reihenfolge der Ausbildung dieser Abschnitte und das Festlegen der Spitzenposition einer Beschleunigungsenergie, wenn der zweite Pufferabschnitt nb2 eingeführt wird, wichtig. Nachdem der erste Pufferabschnitt nb1 durch die Ionenimplantation und die Glühtechnik ausgebildet worden ist, wird der zweite Pufferabschnitt nb2 durch die Ionenimplantation und die Glühtechnik ausgebildet.
  • Die Glühtemperatur, wenn der erste Pufferabschnitt nb1 ausgebildet wird, ist höher als die Glühtemperatur, wenn der zweite Pufferabschnitt nb2 ausgebildet wird. Wenn der erste Pufferabschnitt nb1 ausgebildet wird, nachdem der zweite Pufferabschnitt nb2 ausgebildet worden ist, beeinflusst dies nachteiliger Weise das Verunreinigungsprofil nach der Aktivierung des zweiten Pufferabschnitts nb2 und die Art von Kristallfehlern, die zur Ausbildung des zweiten Pufferabschnitts nb2 eingeführt werden, und beeinflusst zudem nachteilig die Lebensdauer von Trägern während eines Bauelement-EIN-Zustands. Daher wird der zweite Pufferabschnitt nb2 ausgebildet, nachdem der erste Pufferabschnitt nb1 ausgebildet worden ist. Hierbei sind die Träger während des Bauelement-EIN-Zustands Löcher.
  • Mit Bezug auf den zweiten Pufferabschnitt nb2 werden Ionen in Si eingeführt, nachdem der erste Pufferabschnitt nb1 ausgebildet worden ist, und nachdem die p-Kollektorschicht 16 durch Ionenimplantation oder die Glühtechnik oder nachdem ein Metall 29 ausgebildet worden ist, wird der Glühschritt ausgeführt, wodurch der zweite Pufferabschnitt nb2 als das oben genannte Ziel ausgebildet werden kann.
  • Die Spitzenposition der zur Ausbildung des zweiten Pufferabschnitts nb2 in Si einzuführenden lonenart wird festgelegt, um näher an dem Verbindungsabschnitt (Xj,nb1) als der Mittelabschnitt des zweiten Pufferabschnitts nb2 zu sein, wodurch die Ausbildung des zweiten Pufferabschnitts nb2 ermöglicht wird, die der Beziehung zwischen der anvisierten ersten Pufferabschnittschicht nb1 und der anvisierten zweiten Pufferabschnittschicht nb2 genügt.
  • Mit Bezug auf die lonenart zur Ausbildung des ersten Pufferabschnitts nb1 und des zweiten Pufferabschnitts nb2 wird Phosphor für den ersten Pufferabschnitt nb1 verwendet, und Selen, Schwefel, Phosphor, Proton (Wasserstoff) oder Helium wird in Si mit einer hohen Beschleunigungsenergie für den zweiten Pufferabschnitt nb2 eingeführt. Wenn beispielsweise Proton (Wasserstoff) oder Helium verwendet wird, wird eine Diffusionsschichtausbildungsprozesstechnik zum Ausbilden einer n-Schicht durch Donator-Ausbildung basierend auf einem Glühen bei 350 bis 450°C verwendet. Proton und Helium kann sowohl durch eine Bestrahlungstechnik unter Verwendung eines Zyklotrons als auch durch die Ionenimplantation in Si eingeführt werden. Wenn Proton in Si eingeführt wird, werden Wasserstoffatome und Sauerstoffatome an Gitterstellen angebunden, die in dem Einführungsschritt auftreten, um komplexe Fehler auszubilden. Diese komplexen Fehler enthalten Wasserstoff und werden somit Donatoren als Elektronenversorgungsquellen, so dass die komplexe Fehlerdichte durch das Glühen erhöht wird und sich die Donatorkonzentration erhöht. Als ein Ergebnis wird eine Schicht, die ein Donator wird, der eine höhere Verunreinigungskonzentration als die n-Driftschicht 14 aufweist, ausgebildet, und sie trägt zu dem Betrieb des Bauelements als der zweite Pufferabschnitt nb2 bei. Jedoch sind Fehler, die als Lebensdauerkiller zur Reduzierung der Lebensdauer der Träger dienen, ebenso in den gebildeten komplexen Fehlern vorhanden. Daher sind die Einführung von Verunreinigungsionen in den zweiten Pufferabschnitt nb2 mit einer hohen Beschleunigungsenergie nach der Ausbildung des ersten Pufferabschnitts nb1 und eine Glühvoraussetzung, unter der der zweite Pufferabschnitt nb2 veranlasst wird, ein Donator zu werden, wichtig.
  • 8 bis 12 und 17 bis 19 sind Diagramme, die Eigenschaften zeigen, die mit einem Testbauelement verbunden sind, das die in 2A gezeigte IGBT-Struktur der 6500V-Klasse übernimmt. Die IGBT-Struktur der Testbauelemente ist in 35A gezeigt, die eine Querschnittsdarstellung einer A“-A“‘-Linie aus 1 ist. 13 bis 15 zeigen Simulationsergebnisse des Betriebs unter der lastfreien Kurzschlussvoraussetzung des oben beschriebenen IGBT mit der 6500V-Trench-Gate-Struktur und des Bauelementinnenzustands während des Betriebs. Die Kurve „ref.“ in den 8 bis 11, 16 und 17 stellt das Ergebnis einer Probe dar, die die herkömmliche n-Pufferschicht verwendet, und die Kurve „neuer Puffer“ stellt das Ergebnis einer Probe dar, die die n-Pufferschicht 15 der vorliegenden Erfindung verwendet.
  • 8 ist eine Darstellung, die die n-Pufferstrukturabhängigkeit von JCES-gegen-VCES-Eigenschaften bei 423K des IGBT mit der 6500V-Trench-Gate-Struktur während eines statischen Zustands zeigt. 9 ist eine Darstellung, die die n-Pufferstrukturabhängigkeit der Beziehung zwischen JCES und der Betriebstemperatur während einer Aufrechterhaltung von VCES = 6500V in dem statischen Zustand zeigt. Miteinander zu vergleichende Proben sind Proben, die im Wesentlichen dieselbe EIN-Spannung aufweisen. Aus den 8 und 9, apnp von pnp-tr., der in einem IGBT enthalten ist, verringert sich durch Verwendung der n-Pufferschicht 15 der vorliegenden Erfindung, und der Leckstrom während des Aus-Betriebs, d.h. während der Spannungsfestigkeitsaufrechterhaltung, verringert sich. Als ein Ergebnis kann die Menge an Wärme, die durch einen Chip selbst während eines Aus-Betriebs erzeugt wird, durch Reduzierung des Aus-Verlusts reduziert werden.
  • 10 ist eine Darstellung, die die n-Pufferstrukturabhängigkeit von der Ausschaltvorgangwellenform in einem induzierten Lastzustand unter einer hohen LS-Voraussetzung von beispielsweise etwa 5,8 µH für den IGBT mit der 6500 V-Trench-Gate-Struktur zeigt. VCE (Überspannung) und Vsnap-off aus 10 stellen eine Überspannung als den maximalen VCE-Wert während eines Überspannungsphänomens während des Ausschaltvorgangs bzw. den maximalen VCE-Wert, wenn das Snap-Off-Phänomen auftritt, dar. Aus 10 ist djc/dt am Ende des Ausschaltvorgangs gleich 3,49 × 107 A/cm2sec in dem Fall von „ref.“, jedoch ist sie gleich einem kleineren Wert von 1,40 × 107 A/cm2sec in dem Fall von „neuer Puffer“, was es verständlich macht, dass das Snap-Off-Phänomen durch Verwendung der n-Pufferschicht 15 der vorliegenden Erfindung unterdrückt werden kann.
  • 11 ist eine Darstellung, die die n-Pufferstrukturabhängigkeit von VCE (Überspannung) aus 10 und der Energieversorgungsspannung (VCC) während eines Ausschaltvorgangs zeigt. Aus 11 wird verständlich, dass die Verwendung n-Pufferschicht 15 der vorliegenden Erfindung es möglich macht, die Überspannung während eines Ausschaltvorgangs eines IGBT im Vergleich zu der herkömmlichen n-Pufferschicht zu unterdrücken.
  • Aus den 10 und 11 ist es verständlich, dass durch die vorhergehenden Funktionen die n-Pufferschicht 15 der vorliegenden Erfindung die Überspannung und das Snap-Off-Phänomen am Ende des Ausschaltvorgangs des IGBT unterdrücken kann, die Spannungsabhängigkeit von der Überspannung unempfindlich machen kann und einen Leistungshalbleiter realisieren kann, der eine hervorragende Steuerbarkeit und/oder Regelbarkeit für den Schaltbetrieb aufweist.
  • 12 zeigt Ausschaltwellenformen unter einer lastfreien Kurzschlussvoraussetzung des IGBT mit der 6500 V-Trench-Gate-Struktur, der die n-Pufferschicht 15 der vorliegenden Erfindung verwendet. Aus 12 ist es verständlich, dass der Ausschaltvorgang unter einer Kurzschlussvoraussetzung eines IGBT, der die n-Pufferschicht 15 der vorliegenden Erfindung verwendet, eine Voraussetzungsabhängigkeit von der n-Pufferschicht der vorliegenden Erfindung aufweist, und das Ausschaltvermögen verschlechtert sich unter einer Kurzschlussvoraussetzung in der n-Pufferschicht, in der der Wert von Cnb2,p/Cn-,d anwächst.
  • 13 zeigt ein Simulationsergebnis der Ausschaltwellenformen unter einer lastfreien Kurzschlussvoraussetzung des IGBT mit der 6500 V-Trench-Gate-Struktur, die durchgeführt worden ist, um die Mechanismen des Phänomens aus 12 klarzustellen. 14 ist eine Darstellung, die den Bauelementinnenzustand an einem in 13 gezeigten Bauelementinnenanalysepunkt zeigt. Aus 14 wird verstanden, dass eine außergewöhnliche Verteilung der elektrischen Feldstärke, bei der sich die elektrische Feldstärke in dem Bauelement unter der Kurzschlussvoraussetzung verstärkt, nicht an dem Hauptverbindungsabschnitt als dem Verbindungsabschnitt der p-Basisschicht 9 und der n-Driftschicht 14, sondern an dem Verbindungsabschnitt Xj,nb2 zwischen der n-Driftschicht 14 und dem zweiten Pufferabschnitt nb2 unter einer solchen Voraussetzung dargestellt wird, dass die Konzentration der n-Pufferschicht 15 sich erhöht, so dass Cnb2,p/Cn-,d = 130,0 erfüllt ist. In diesem Fall wird verstanden, dass eine Gleichgewichtsstörung des Bauelementinnenzustands auftritt.
  • Wenn eine Gleichgewichtsstörung der Verteilung der elektrischen Feldstärke auftritt, ist ein Ort, an dem eine lokale Wärmeerzeugung auftritt, in der Nachbarschaft des Verbindungsabschnitts zwischen der n-Driftschicht 14 und der n-Pufferschicht 15 in dem Fall eines IGBT gegeben, was folglich zu einer thermischen Zerstörung führt und das Ausschaltvermögen unter der Kurzschlussvoraussetzung verschlechtert. Das heißt, das ein Fallen in einen solchen Bauelementinnenzustand, wie er oben beschrieben ist, ist eine Ursache der in 12 gezeigten „Verschlechterung des Ausschaltvermögens unter der Kurzschlussvoraussetzung“. Des Weiteren ist die Gleichgewichtsstörung der Verteilung der elektrischen Feldstärke in dem Bauelement, wie oben beschrieben, mit der elektrischen Feldstärke unter der Kurzschlussvoraussetzung und der Dosiermenge der in 15 gezeigten p-Kollektorschicht 16 verbunden, und es wird verstanden, dass die Gleichgewichtsstörung der elektrischen Feldstärke auftritt, wenn sich der Wert von Cnb2,p/Cn-,d erhöht und sich die Dosiermenge der p-Kollektorschicht 16 verringert. Das heißt, mit Bezug auf den Rest der Trägerplasmaschicht in der Nachbarschaft des Verbindungsabschnitts zwischen der n-Driftschicht 14 und der n-Pufferschicht 15, was eine der Funktionen der anvisierten n-Pufferschicht 15 ist, dass eine Voraussetzung, dass die Konzentration der n-Pufferschicht 15 hoch ist und der Wert von Cnb2,p/Cn-,d abnimmt, umgekehrt bedeutet, dass ein Phänomen des Fehlens der Trägerplasmaschicht auftritt.
  • 16 ist eine gedachte Darstellung, die die Abstimmungsbeziehung zeigt, die unter verschiedenen Bauelementeigenschaften eines IGBT gegeben ist. JC (Durchschlag), der aus einer RBSOA(Reverse Bias Safe Operating Area)-Leistungsachse in 16 dargestellt ist, stellt die maximale Durchschlagstromdichte während eines Ausschaltvorgangs in einem induktiven Lastzustand dar. ESC und VG (Durchschlag), die auf einer SCSOA(Short-Circuit Safe Operating Area)-Leistungsachse gezeigt sind, stellen eine Kursschlussenergie bzw. die maximale Durchschlag-Gate-Spannung zu der maximale Durchschlagzeit während des Ausschaltvorgangs in der lastfreien Kurzschlussvoraussetzung dar.
  • Mit Bezug auf die letzten IGBTen können die EIN-Spannung (VCE(sat)), JCES-Eigenschaften, der Ausschaltverlust (EOFF), RBSOA und SCSOA mit der Dosiermenge der p-Kollektorschicht 16 als ein Parameter gesteuert und/oder geregelt werden. Als ein Ergebnis, wenn die Gleichgewichtsstörung des Bauelementinnenzustands unter der lastfreien Kurzschlussvoraussetzung, wie in 15 gezeigt, die Abhängigkeit von der Dosiermenge der p-Kollektorschicht 16 aufweist, bedeutet dies, dass die zulässigen Bereiche von verschiedenen Bauelementeigenschaften eines IGBT, wie er in 16 gezeigt ist, eingeschränkt werden. Die Einschränkung der zulässigen Bereiche der verschiedenen Bauelementeigenschaften bedeutet, dass sich die Leistung eines IGBT verschlechtert. Wenn die n-Pufferschicht 15 der vorliegenden Erfindung für einen IGBT verwendet wird, ist es demzufolge erforderlich, die Parameter der n-Pufferschicht 15 in einem Bereich festzulegen, wo die in den 12, 14 bis 16 gezeigten Ereignisse nicht auftreten.
  • 17 ist eine Darstellung, die das Verhältnis zwischen Cnb2,p/Cn-,d und den verschiedenen Bauelementeigenschaften des IGBT mit der 6500V-Trench-Gate-Struktur zeigt, der die n-Pufferschicht 15 der vorliegenden Erfindung verwendet. Ziele der BVCES- und VCE(Überspannung)-Eigenschaften sind in 17 gezeigt. Das Ziel von BVCES ist auf 7500V oder mehr bei 298K aus dem Blickwinkel festgelegt, dass die Nennspannungsfestigkeit von beispielsweise 6500V bei 213K gewährleistet ist. Das Ziel von VCE (Überspannung) ist auf 6500V oder weniger aus dem Blickwinkel des Leistungsindexes festgelegt, der die Nennstehspannung oder weniger anvisiert.
  • Ein Ergebnis für die herkömmliche n-Pufferschicht ist an dem Punkt von Cnb2,p/Cn-,d = 0,1 in 17 eingezeichnet. Aus dem Verhältnis zwischen Cnb2,p/Cn-,d und den verschiedenen Bauelementeigenschaften eines in 17 gezeigten IGBT wird verstanden, dass der Bereich von Cnb2,p/Cn-,d, der die verschiedenen Bauelementeigenschaft eines IGBT erfüllt, von 2,0 bis 100,0 reicht. Wenn sich der Wert von Cnb2,p/Cn-,d erhöht, erhöht sich die elektrische Feldstärke des Verbindungsabschnitts zwischen der n-Driftschicht 14 und dem zweiten Pufferabschnitt nb2 während eines dynamisches Zustands, erhöht sich die Überspannung während des Ausschaltens, und ein Ausschaltdurchschlagen in der lastfreien Kurzschlussvoraussetzung verschlechtert sich. Wenn sich der Wert von Cnb2,p/Cn-,d verringert, neigt des Weiteren die Verarmungsschicht dazu, sich in die n-Pufferschicht 15 zu erstrecken und auf den ersten Pufferabschnitt nb1 zu treffen, so dass die n-Pufferschicht 15 ein Verhalten zeigt, das nahe an der Eigenschaft ist, die durch die herkömmliche n-Pufferschicht gezeigt wird. Die n-Pufferschicht 15 der vorliegenden Erfindung ist insbesondere ausgelegt, so dass Cnb2,p/Cn-,d in einem Bereich von 10,0 bis 90,0 liegt, wodurch die verschiedenen Bauelementeigenschaften eines IGBT ausgeglichen werden können. Des Weiteren wird es gemäß der n-Pufferschicht 15 der vorliegenden Erfindung aus 17 verstanden, dass die Abhängigkeit der BVCES-Eigenschaft von der Konzentration des zweiten Pufferabschnitts nb2 verschwindet. Das heißt, es gibt einen Vorzug, dass die Spannungsfestigkeitseigenschaft unempfindlich für die Konzentration der n-Pufferschicht 15 wird.
  • 18 und 19 sind Darstellungen, die optimale Bereiche von verschiedenen Parametern, die mit der n-Pufferschicht 15 der vorliegenden Erfindung verbunden sind, aus dem Verhältnis zwischen den Bauelementeigenschaften des vorhergehenden IGBT und Cnb2,p/Cn-,d zeigt, wodurch die Strukturparameter der n-Pufferschicht 15 klargestellt werden, mit der verschiedene Bauelementeigenschaften eines IGBT ausgeglichen werden können.
  • 18 ist eine Darstellung, die das Verhältnis zwischen Cnb2,p/Cn-,d und dem Verunreinigungskonzentrationsgradienten (δnb2 = Δlog10Cnb2/Δtnb2) des zweiten Pufferabschnitts nb2 in der Nachbarschaft des in 6A gezeigten Verbindungsabschnitts Xj,nb2 zeigt. Aus 18 reicht der Bereich von Cnb2,p/Cn-,d, in dem die verschiedenen Bauelementeigenschaften eines IGBT ausgeglichen werden können, von 2,0 von 100,0. Als ein Ergebnis reicht der zulässige Bereich des Störstellendichtegradienten δnb2 an dem Abschnitt auf der n-Driftschichtseite des zweiten Pufferabschnitts nb2 von 0,05 bis 0,50 Dekade cm-3/µm. Hierbei stellt „Dekade cm- 3/µm“ den Gradienten dar, wenn Iog10 (dekadischer Logarithmus) auf die Ordinatenachse festgelegt wird. Der dekadische Logarithmus (log10) der Verunreinigungskonzentration wird auf die Ordinatenachsen aus den 6A und 6B festgelegt.
  • 19 ist eine Darstellung, die das Verhältnis zwischen Cnb2,p/Cn-,d und dem Anteil (a) einer effektiven Dosiermenge nach der Aktivierung des zweiten Pufferabschnitts nb2 zeigt, der die effektive Gesamtdosiermenge nach der Aktivierung der n-Pufferschicht 15 der vorliegenden Erfindung übernimmt. Der α-Wert auf der Ordinatenachse wird aus dem folgenden Beziehungsausdruck berechnet.
  • α = D o s i s n b 2, e f f e c t D o s i s n b 1, e f f e c t + D o s i s n b 2, e f f e c t × 100
    Figure DE112015007246T5_0001
  • ... Math.1
  • Hierbei sind,
    Dosisnb1,effect: die effektive Dosiermenge nach der Aktivierung des ersten Pufferabschnitts nb1, und
    Dosisnb2,effect: die effektive Dosiermenge nach der Aktivierung des zweiten Pufferabschnitts nb2.
  • Des Weiteren ist die effektive Dosiermenge von jeder Diffusionsschicht nicht die Dosiermenge während der Ionenimplantation von jeder Diffusionsschicht, sondern eine Verunreinigungskonzentration [cm-3], die durch eine Verbreitungswiderstandsmessung (Spreading Resistance Analysis) nach der Aktivierung von jeder Diffusionsschicht erhalten wird. Aus 17 reicht der Bereich von Cnb2,p/Cn-,d, in dem die verschiedenen Bauelementeigenschaften eines IGBT ausgeglichen werden können, von 2,0 bis 100,0, und als ein Ergebnis hat der Parameter von α einen zulässigen Bereich von 0,5 bis 5,0%. Das heißt, der Anteil α der effektiven Dosiermenge nach der Aktivierung des zweiten Pufferabschnitts nb2, der die effektive Dosiermenge nach der Aktivierung der n-Pufferschicht übernimmt, wird in dem Bereich von 0,5 bis 5,0% festgelegt. Demzufolge ist die effektive Dosiermenge nach der Aktivierung des ersten Pufferabschnitts nb2 größer als die effektive Dosiermenge nach der Aktivierung des zweiten Pufferabschnitts nb2.
  • Aus dem Vorhergehenden kann die n-Pufferschicht 15, die das in 6A gezeigte Verunreinigungsprofil aufweist, eine großartige Verbesserung der stabilen Spannungsfestigkeitseigenschaft, eine Verringerung des Aus-Verlusts basierend auf einem schwachen Leckstrom während eines Ausschaltvorgangs, d.h. während einer Spannungsfestigkeitsaufrechterhaltung, eine Verbesserung der Steuerbarkeit und/oder Regelbarkeit während des Ausschaltvorgangs und des Ausschaltvermögens im unbelasteten Zustand des IGBT durchführen, was technische Ziele der vorliegenden Erfindung sind.
  • Der Prozess zum Ausbilden der n-Pufferschicht 15 gemäß der vorliegenden Erfindung ist dadurch gekennzeichnet, dass die Fremdstoffe zur Ausbildung der Diffusionsschicht vom n-Typ nicht ausschließlich in die Tiefenrichtung diffundieren, sondern auch in die seitliche Richtung, wenn der zweite Pufferabschnitt nb2 ausgebildet wird. Mit Bezug auf das Spannungsfestigkeitsphänomen eines IGBT oder einer Diode, das durch ein teilweises Nichtausbildung einer n-Pufferschicht 15 verursacht wird, was aufgrund des Merkmals während der Ausbildung der n-Pufferschicht und dem umgekehrten Effekt in dem Wafer-Prozess auftritt und was eines der vorhergehenden Probleme der herkömmlichen n-Pufferschicht ist, verschwindet als Ergebnis der Nichtausbildungsbereich der n-Pufferschicht durch Ausbilden des zweiten Pufferabschnitts nb2. Demzufolge kann ein Anwachsen des Anteilfehlers eines IGBT- oder Dioden-Chips unterdrückt werden, und eine Erhöhung des Ertrags kann erwartet werden.
  • Das Ausführungsbeispiel 1 der vorliegenden Erfindung und ein Halbleiterbauelement und ein Verfahren zum Herstellen des Halbleiterbauelements gemäß den folgenden Ausführungsbeispielen kann abgewandelt werden, ohne die Merkmale der vorliegenden Erfindung zu verlieren. Mit Bezug auf das Halbleiterbauelement und das Verfahren zum Herstellen des Halbleiterbauelements gemäß den folgenden Ausführungsbeispielen werden von dem Ausführungsbeispiel 1 unterscheidende Punkte hauptsächlich beschrieben, da es viele gemeinsame Punkte zu dem Ausführungsbeispiel 1 gibt.
  • Ausführungsbeispiel 2
  • Beim Halbleiterbauelement gemäß einem Ausführungsbeispiel 2 hat n-Pufferschicht 15 zum Verbessern des Spannungsfestigkeitsausschaltvermögens während eines Aus-Zustands zum Realisieren eines geringen Aus-Verlusts basierend auf einer Reduzierung eines Leckstroms bei einer hohen Temperatur und einem Hochtemperaturbetrieb, zum Vergrößern einer Gewährleistungstemperatur eines sicheren Betriebsbereichs, in dem das Snap-Off-Phänomen während eines Einschalt- oder Erholungsbetriebs und das nachfolgende Schwingungsphänomen unterdrückt werden, und zum Realisieren einer Verbesserung des Durchschlagswiderstands während der Erholung in einer Diode, die eine n+-Kathodenschicht 17 und eine p-Kathodenschicht 18 als eine kathodenseitige Struktur aufweist.
  • 2C ist eine Querschnittsdarstellung, genommen entlang einer A-A‘-Linie, wenn 1 als eine Draufsicht der Diode gesehen wird. Die in 2C gezeigte n-Driftschicht 14 weist eine Verunreinigungskonzentration Cn-, d von 1,0 × 1012 bis 1,0 × 1015 cm-3 auf, und ist unter Verwendung eines FZ-Wafers durch das FZ-Verfahren hergestellt. Die endgültige Dicke der n-Driftschicht 14, d.h. tBauelement aus 2 ist gleich 40 bis 700 µm. Jede Diffusionsschicht, die die Diode aus 2C bildet, ist unter Verwendung der Ionenimplantation und der Glühtechnik in dem in 5 gezeigten Wafer-Prozess hergestellt, um die folgenden Parameter aufzuweisen.
    • • p-Anodenschicht 10: Die Oberflächenverunreinigungskonzentration ist gleich 1,0 × 1016 cm-3 oder mehr, die Spitzenverunreinigungskonzentration liegt in einem Bereich von 2,0 × 1016 bis 1,0 E18 cm-3, die Tiefe liegt in einem Bereich von 2,0 bis 10,0 µm, und die p-Anodenschicht 10 ist an der Oberseite des Substrats ausgebildet.
    • • N+-Kathodenschicht 17: Die Oberflächenverunreinigungskonzentration liegt in einem Bereich von 1,0 × 1018 bis 1,0 × 1021 cm-3, und die Tiefe liegt in einem Bereich von 0.3 bis 1.0 µm.
    • • p-Kathodenschicht 18: Die Oberflächenverunreinigungskonzentration liegt in einem Bereich von 1,0 × 1016 bis 1,0 × 1020 cm-3, und die Tiefe liegt in einem Bereich von 0.3 bis 1.0 µm.
  • Die n-Pufferschicht 15 hat einen ersten Pufferabschnitt nb1, der auf der Seite der p-Kathodenschicht 18 vorhanden ist, und einen zweiten Pufferabschnitt nb2, der auf der Seite der n-Driftschicht 14 vorhanden ist. Die Spitzenverunreinigungskonzentration Cnb1,p des ersten Pufferabschnitts nb1 liegt in einem Bereich von 1,0 × 1016 bis 5,0 × 1016 cm-3. Die Tiefe Xj,nb1 des ersten Pufferabschnitts nb1 liegt in einem Bereich von 1,2 bis 5,0 µm. Die Spitzenverunreinigungskonzentration Cnb2,p des zweiten Pufferabschnitts nb2 liegt in einem Bereich von 5,0 × 1013 bis 5,0 × 1014 cm-3. Die Tiefe Xj,nb2 des zweiten Pufferabschnitts nb2 liegt in einem Bereich von 4,0 bis 50 µm. Demzufolge ist die Spitzenverunreinigungskonzentration des ersten Pufferabschnitts nb1 höher als die Spitzenverunreinigungskonzentration des zweiten Pufferabschnitts nb2.
  • Die Diodenstruktur aus 2C hat mit Bezug auf die Diodenstruktur aus 2B eine p-Kathodenschicht 18, wodurch eine Unterstützung einer Lochinjektion von der p-Kathodenschicht 18 in der letzten Hälfte des Erholungsbetriebs, eine Unterdrückung des Snap-Off-Phänomens während des Erholungsbetriebs und des nachfolgenden Schwingungsphänomens durch Entspannung der elektrischen Feldstärke auf der Kathodenseite, und die Verbesserung des Durchschlagwiderstands während des Erholungsbetriebs ermöglicht wird, wie in dem japanischen Patent Nr. 5,256,357 oder JP 2014-241433 A ( US 8,686,469 ) gezeigt.
  • Die p-Kathodenschicht 18 und die n+-Kathodenschicht 17 sind angeordnet, um das in dem japanischen Nr. 5,256,357 oder JP 2014-241433 A ( US 8,686,469 ) gezeigte Verhältnis aus dem Blickwinkel zu erfüllen, dass ein hervorragender Diodenbetrieb gewährleistet wird, während der Effekt der Unterdrückung des Snap-Off-Phänomens während des Erholungsbetriebs und des nachfolgenden Schwingungsphänomens beibehalten wird. Wenn die Diode aus 2C durch eine äquivalente Schaltung ausgedrückt wird, ist sie des Weiteren äquivalent zu einer Schaltung, in der eine pin-Diode und ein pnp-tr. parallel zueinander geschaltet sind. Zu dieser Zeit ist die n-Driftschicht 14 ein variabler Widerstandsbereich.
  • 20 bis 24 und 26 zeigen Ergebnisse eines Prototypbauelements, das mit der in 2C gezeigten Diodenstruktur der 1700V- oder 4500V-Klasse durch Versuche hergestellt worden ist. Dieses Bauelement hat eine in 35C gezeigte Querschnittsstruktur, die eine Querschnittsdarstellung ist, genommen entlang einer A“-A“‘-Linie aus 1. 25 ist eine Darstellung, die Simulationsergebnisse eines schwungvollen Erholungsbetriebs und eines Bauelementinnenzustands während des Betriebs für die Diode aus 2C zeigt, die die Spannungsfestigkeit der vorhergehenden 4500V-Klasse aufweist. In den Figuren stellt „ref.“ ein Simulationsergebnis einer Probe, die die herkömmliche n-Pufferschicht 15 verwendet, dar, und „neuer Puffer“ stellt ein Simulationsergebnis einer Probe dar, die die n-Pufferschicht 15 der vorliegenden Erfindung verwendet.
  • 20 ist eine Darstellung, die die n-Pufferstrukturabhängigkeit von JR-gegen-VR-Eigenschaften bei 448K der Diode aus 2C zeigt, die die Spannungsfestigkeit der 4500V-Klasse aufweist und durch Versuche hergestellt worden ist. 21 zeigt das Verhältnis zwischen der Leckstromdichte JR und der Betriebstemperatur, wenn die Rückwärtsspannung VR bei 4500 V gehalten wird. Zu vergleichende Proben sind Proben, die im Wesentlichen dieselbe EIN-Spannung aufweisen. Aus den 20 und 21 verringern sich apnp von pnp-tr., der in der in 2C gezeigten Diode enthalten ist, durch Verwendung der n-Pufferschicht 15 der vorliegenden Erfindung, und der Leckstrom während des Ausschaltvorgangs, d.h. während der Spannungsfestigkeitsaufrechterhaltung verringert sich, so dass das Ausmaß der Wärmeerzeugung des Chips während des Ausschaltvorgangs durch die Reduzierung des Aus-Verlusts reduziert werden kann. Des Weiteren ist es durch Verwendung n-Pufferschicht 15 der vorliegenden Erfindung möglich, die Spannung von 5000 V oder mehr ohne das Auftreten eines thermischen Durchgehens bei 448K selbst in der 4500V-Klasse aufrechtzuerhalten.
  • 22 ist eine Darstellung, die die Abhängigkeit von der n-Pufferstruktur mit Bezug auf den schwungvollen Erholungsbetrieb bei einer geringen Temperatur in einem Bereich von 213 bis 233K der Diode aus 2C zeigt, die die Spannungsfestigkeit der 1700V-Klasse aufweist. Vsnap-off in 22 stellt eine Überschwingungsspannung während des Erholungsbetriebs dar. Da die Diode aus 2C einen Effekt der Unterdrückung des Snap-Off-Phänomens während des Erholungsbetriebs aufweist, wird das Snap-Off-Phänomen, das während des Erholungsbetriebs aus 2B beobachtet wird, der später beschrieben wird, nicht beobachtet. Jedoch tritt durch Aufnehmen der herkömmlichen n-Pufferschicht für den Aufbau aus 2C ein gewaltiger Schwanzstrom in der letzten Hälfte des Erholungsbetriebs auf, und wenn die Diode weiter bei einer niedrigen Temperatur betrieben wird, führt dies zur Zerstörung der Diode in einem gewaltigen Schwanzstrombereich, wie in 22 gezeigt. Durch Verwendung der n-Pufferschicht 15 der vorliegenden Erfindung für den Aufbau aus 2C tritt das in 22 gezeigte Phänomen, wie oben gezeigt, nicht auf, was in einer Gewährleistung des Erholungsbetriebs der Diode selbst in einem Niedrigtemperaturzustand bei 213K resultiert.
  • 23 ist eine Darstellung, die die n-Pufferstrukturabhängigkeit des Verhältnisses zwischen Vsnap-off und VCC in der in 2C gezeigten Diode zeigt, die die Spannungsfestigkeit der 1700V-Klasse aufweist. Die Betriebstemperatur des Bauelements ist auf 298K festgelegt. Eine Markierung x, die in 23 durch einen Kreis umgeben ist, stellt einen Punkt dar, an dem das Bauelement zerstört worden ist. Da Vsnap-off einen Leistungsindex darstellt, der die Nennstehspannung oder weniger anvisiert, ist es in 23 zudem klargestellt, dass der Wert von Vsnap-off gleich 1700V oder geringer als ein Zielwert ist. Mit Bezug auf die n-Pufferschicht 15 der vorliegenden Erfindung sind die Ergebnisse der Proben mit den in dem Ausführungsbeispiel 1 gezeigten Parameter Cnb2,p/Cn-,d wie gezeigt variabel. Aus 23 ist in der Diode aus Fig. 2C, die die n-Pufferschicht 15 der vorliegenden Erfindung aufnimmt, der Wert Vsnap-off höher als 1700V als ein Zielwert in einer Probe von Cnb2,p/Cn-,d = 130, und es führt letztendlich zu der Bauelementzerstörung. Dieses Verhalten resultiert aus der folgenden Sache: Unter der Voraussetzung, dass die Konzentration der n-Pufferschicht 15 sich erhöht, so dass sich der Wert von Cnb2,p/Cn-,d erhöht, wird die Lochinjektion von der p-Kathodenschicht 18 in der letzten Hälfte des Erholungsbetriebs unterdrückt, fehlt die Trägerplasmaschicht in der Nachbarschaft des Verbindungsabschnitts zwischen der n-Driftschicht 14 und dem zweiten Pufferabschnitt nb2, und die elektrische Feldstärke des Verbindungsabschnitts erhöht sich. Wie später beschrieben, muss mit Bezug auf die Diode, die die n-Pufferschicht 15 der vorliegenden Erfindung verwendet, der zulässige Bereich von Cnb2,p/Cn-,d begrenzt werden, um die Eigenschaften hervorragend zu machen, wie in dem Fall des Ausführungsbeispiels 1.
  • 24 ist eine Darstellung, die die n-Pufferstrukturabhängigkeit des Verhältnisses zwischen Vsnap-off und der Betriebstemperatur in der in 2C gezeigten Diode zeigt, die die Spannungsfestigkeit der 1700V-Klasse aufweist. Eine Markierung x, die in 24 durch einen Kreis umgeben ist, stellt einen Punkt dar, bei dem das Bauelement zerstört wird. Aus 23 erhöht sich mit Bezug auf die Diode aus Fig. 2C, die die n-Pufferschicht 15 der vorliegenden Erfindung verwendet, Vsnap-off bei einer Temperatur von 298K in einer Probe von Cnb2,p/Cn- ,d = 130, und die Probe wird zerstört. Selbst in dem Fall, bei dem die herkömmliche n-Pufferschicht verwendet wird, ist es aus 22 offensichtlich, dass die Probe bei 233K zerstört wird. Jedoch in dem Fall, bei dem die n-Pufferschicht 15 der vorliegenden Erfindung verwendet wird, in der der Wert von Cnb2,p/Cn-,d auf einen geeigneten Wert festgelegt ist, tritt kein gewaltiger Schwanzstrom während des Erholungsbetriebs wie in 22 gezeigt auf, und ein normaler Erholungsbetrieb wird selbst bei einer geringen Temperatur 213K geboten. Das heißt, gemäß der Diode aus Fig. 2C, die die n-Pufferschicht 15 der vorliegenden Erfindung verwendet, kann ein Betriebsgewährleistungstemperaturbereich zum gewährleisten des Erholungsbetriebs auf einer Tieftemperaturseite vergrößert werden.
  • Wie oben beschrieben, um den schwungvollen Erholungsbetrieb auf der Niedrigtemperaturseite der Diodenstruktur aus 2C zu gewährleisten, ist es erforderlich, den gewaltigen Schwanzstrom in der letzten Hälfte des Erholungsbetriebs zu unterdrücken. 25 zeigt Simulationsergebnisse des Bauelementinnenzustands während des Betriebs, d.h. die Stromdichteverteilung, die Verteilung der elektrischen Feldstärke und die Trägerdichteverteilung für die Diode aus 2C der 4500V-Klasse, die die herkömmliche n-Pufferschicht verwendet, und die Diode aus 2C der 4500V-Klasse, die die n-Pufferschicht 15 der vorliegenden Erfindung verwendet.
  • Die Diodeninnenzustände während des Erholungsbetriebs, die in den 25B bis 25F gezeigt sind, sind Innenzustände an Analysepunkten (1) bis (6) aus 25A. Die 25B bis 25F zeigen die jeweiligen Bauelementinnenzustände einer pin-Diode 19 und eines pnp-Transistors 20, in die das Bauelement, wie in 2C gezeigt, unterteilt ist. Die Zeichen von „Punkt A“ und „Punkt B“, die in den 25B bis 25F gezeigt sind, bedeuten die Orte des Punkts A und des Punkts B in 2C. EF Punkt 1 in den 25C bis 25F stellt die elektrische Feldstärke an dem Analysepunkt (1) aus 25A dar.
  • Aus dem Simulationsergebnis aus 25A wird verstanden, dass der gewaltige Schwanzstrom in der letzten Hälfte des Erholungsbetriebs in der Struktur aus 2C auftritt, die die herkömmliche n-Pufferschicht 15 verwendet, wie in 22 gezeigt. Die Diodenstruktur aus Fig. 2C, die die herkömmliche n-Pufferschicht aufweist, führt einen charakteristischen Erholungsbetrieb unter der schwungvollen Erholungsbetriebvoraussetzung in den folgenden Schritten durch, und der gewaltige Schwanzstrom tritt in der letzten Hälfte des Erholungsbetriebs auf, was zu der Bauelementzerstörung führt.
    • Schritt 1: es gibt eine Betriebszeit, bei der der pin-Diodenbereich und der pnp-Transistorbereich den Anteil begrenzen, und das Bauelement wird in einen Betriebsmodus gesetzt, in dem der Betrieb des pnp-Transistorbereichs den Anteil von einem Bereich hinter dem Punkt (1) aus 25A begrenzt, der einem JRR-Punkt entspricht, bei dem der Betrieb des pin-Diodenbereichs konvergiert.
    • Schritt 2: die Trägerdichte erhöht sich auf der Kathodenseite, da die Lochinjektion unterstützt wird, und die elektrische Feldstärke des Hauptverbindungsabschnitts zwischen der p-Anodenschicht 10 und der n-Driftschicht 14 erhöht sich, während das elektrische Feld auf der Kathodenseite gemäßigt wird, wodurch eine Stoßionisation unterstützt wird.
    • Schritt 3: Elektronen, die durch die Stoßionisation erzeugt werden, die an dem Hauptverbindungsabschnitt unterstützt wird, werden in die n-Driftschicht 14 injiziert, um den Grundstrom des pnp-Transistors zu erhöhen, wodurch der gewaltige Schwanzstrom an der Erholungswellenform auftritt.
    • Schritt 4: der gewaltige Schwanzstrom tritt auf, und zu derselben Zeit wird der Betrieb des pnp-Transistors gestartet und unkontrollierbar, was zu der Bauelementzerstörung führt.
  • Auf der anderen Seite tritt in der Diodenstruktur aus Fig. 2C, die die n-Pufferschicht 15 der vorliegenden Erfindung verwendet, der Modus aus dem Schritt 3 nicht auf, und der Erholungsbetrieb wird abgeschlossen, ohne ein Anwachsen der elektrischen Feldstärke des Hauptverbindungsabschnitts zwischen der p-Anodenschicht 10 und der n-Driftschicht 14. Als ein Ergebnis wird der Betrieb des npn-Transistors, der in der Diode aus 2C enthalten ist, auf das Minimum unterdrückt, und der Erholungsbetrieb wird abgeschlossen, ohne Auftreten des gewaltigen Schwanzstroms, wie die Stromdichteverteilung der neuen Struktur aus 25B. Wie in den 22 und 24 gezeigt, tritt daher in der Diode aus Fig. 2C, die die n-Pufferschicht 15 der vorliegenden Erfindung verwendet, kein gewaltiger Schwanzstrom in dem schwungvollen Erholungsbetrieb bei geringer Temperatur auf, und der Gewährleistungstemperaturbereich zum Gewährleisten des Erholungsbetriebs kann auf der Niedrigtemperaturseite vergrößert werden.
  • 26 ist eine Darstellung, die die n-Pufferstrukturabhängigkeit eines Erholungs-SOA (Safe Operating Area) in der in 2C gezeigten Diodenstruktur der 1700V-Klasse zeigt. Mit Bezug auf die n-Pufferschicht 15 der vorliegenden Erfindung sind Ergebnisse von Proben mit dem Wert von Cnb2,p/Cn-,d als ein Parameter gezeigt. JA(Durchschlag) auf der Ordinatenachse aus 26 stellt die maximale Durchschlagstromdichte während des Erholungsbetriebs dar, und max.dj/dt stellt den Maximalwert der Zeitableitung der maximalen Durchschlagstromdichte während eines Durchschlags dar. Die Innenseite einer Linie, die die VCC-Abhängigkeit in 26 darstellt, entspricht SOA.
  • Aus 26 wird verstanden, dass die n-Pufferschicht 15 der vorliegenden Erfindung den Erholungs-SOA im Vergleich zu dem Fall verbessern kann, bei dem die herkömmliche n-Pufferschicht verwendet wird, da sich der Wert von JA(Durchschlag) durch Festlegen eines geeigneten Cnb2,p/Cn-,d-Werts erhöht. In dem Fall der n-Pufferschicht 15 der vorliegenden Erfindung, die einen großen Cnb2,p/Cn-,d-Wert aufweist, wird es von den eingezeichneten Daten bei VCC = 1400V verstanden, dass das Ausschaltvermögen auf der Hochspannungsseite stark abnimmt.
  • 27 ist eine Darstellung, die das Verhältnis zwischen Cnb2,p/Cn-,d und den verschiedenen Bauelementeigenschaften der Diodenstruktur aus 2C der 1700V-Klasse zeigt. Ein Ergebnis in dem Fall der herkömmlichen n-Pufferschicht ist an einem Punkt gezeigt, wo Cnb2,p/Cn-,d in 27 gleich 0,1 ist. Es wird aus dem Verhältnis zwischen den verschiedenen Eigenschaften der Diode und Cnb2,p/Cn-,d in 27 verstanden, dass der Bereich von Cnb2,p/Cn- ,d, der die verschiedenen Bauelementeigenschaften der Diode erfüllt, in dem Fall von 17 in dem Bereich von 2,0 bis 100,0 liegt. Wenn sich der Cnb2,p/Cn-,d -Wert erhöht, wird die Lochinjektion von der p-Kathodenschicht 18 in der letzten Hälfte des Erholungsbetriebs unterdrückt, fehlt die Trägerplasmaschicht in der Nachbarschaft des Verbindungsabschnitts zwischen der n-Driftschicht 14 und dem zweiten Pufferabschnitt nb2, erhöht sich die elektrische Feldstärke des Verbindungsabschnitts zwischen der n-Driftschicht 14 und dem zweiten Pufferabschnitt nb2, erhöht sich der Vsnap-off-Wert während des Erholungsbetriebs, und das Ausschaltvermögen verschlechtert sich während des Erholungsbetriebs bei einer hohen Spannung. Wenn Cnb2,p/Cn-,d abnimmt, erstreckt sich die Verarmungsschicht in die n-Pufferschicht 15, und neigt dazu, gegen den ersten Pufferabschnitt nb1 zu stoßen, so dass die n-Pufferschicht 15 ein Verhalten bietet, dass nahe der Eigenschaft ist, die durch die herkömmliche n-Pufferschicht geboten wird.
  • Aus dem Vorhergehenden, selbst in der in 2C gezeigten Diodenstruktur, kann die n-Pufferschicht 15 der vorliegenden Erfindung, die das Verunreinigungsprofil wie in 6A gezeigt aufweist, eine stabile Spannungsfestigkeitseigenschaft, eine Reduzierung des Aus-Verlusts basierend auf dem schwachen Leckstrom während des Ausschaltvorgangs, d.h. während der Spannungsfestigkeitsaufrechterhaltung, die Vergrößerung des Betriebsgewährleistungstemperaturbereichs zum Gewährleisten des schwungvollen Erholungsbetriebs auf der Niedrigtemperaturseite und eine großartige Verbesserung des Ausschaltvermögens während des Erholungsbetriebs realisieren, was technische Ziele sind, die in der vorliegenden Erfindung zu lösen sind. Bei den Ausführungsbeispielen 1 und 2 der vorliegenden Erfindung ist es bevorzugt, dass der zulässige Bereich des Störstellendichtegradienten δnb2 an einem Abschnitt auf der n-Driftschichtseite des zweiten Pufferabschnitts nb2 in einem Bereich von 0,05 bis 0,50 Dekade cm-3/µm liegt. Jedoch kann der Effekt der vorliegenden Erfindung erhalten werden durch ein Schwächermachen des Verunreinigungskonzentrationsgradienten auf der n-Driftschicht-Seite des zweiten Pufferabschnitts nb2 als den Verunreinigungskonzentrationsgradienten auf der n-Driftschicht-Seite des ersten Pufferabschnitts nb1.
  • Ausführungsbeispiel 3
  • Es wird n-Pufferschicht 15 zum Unterdrücken des Snap-Off-Phänomens während des Erholungsbetriebs und des durch das Snap-Off-Phänomen verursachten nachfolgenden Schwingungsphänomens und zum Verbessern des Durchschlagwiderstands während des Erholungsbetriebs in einer Diode beschrieben, die die in 2B gezeigte kathodenseitige Struktur aufweist, die lediglich die n+-Kathodenschicht 17 aufweist, als ein Halbleiterbauelement gemäß einem Ausführungsbeispiel 3 der vorliegenden Erfindung.
  • 2B zeigt eine Diode, die die Technik der vorliegenden Erfindung enthält, entlang der A-A‘-Linie aus 1. Die in 2B gezeigte n-Driftschicht 14 wird unter Verwendung eines FZ-Wafers, der eine Verunreinigungskonzentration Cn-,d aufweist, die in einem Bereich von 1,0 × 1012 bis 1,0 × 1015 cm-3 liegt, und durch das FZ-Verfahren hergestellt. Die endgültige Dicke der n-Driftschicht 14 ist festgelegt, so dass tBauelement aus 2A im Wesentlichen in einem Bereich von 40 bis 700 µm liegt. Jede Diffusionsschicht, die die Diode aus 2B bilden, ist unter Verwendung der Ionenimplantation und der Glühtechnik in demselben Prozess wie der in 5 gezeigte Wafer-Prozess zum Herstellen der Diode aus 2C hergestellt, so dass die folgenden Parameter wie folgt festgelegt sind.
    • • p-Anodenschicht 10: Die Oberflächenverunreinigungskonzentration ist nicht kleiner als 1,0 × 1016 cm-3, die Spitzenverunreinigungskonzentration liegt in einem Bereich von 2,0 × 1016 bis 1.0 E18 cm-3, und die Tiefe liegt in einem Bereich von 2,0 bis 10,0 µm.
    • • n+-Kathodenschicht 17: Die Oberflächenverunreinigungskonzentration liegt in einem Bereich von 1,0 × 1018 bis 1,0 × 1021 cm-3, und die Tiefe liegt in einem Bereich von 0,3 bis 1,0 µm.
  • Die n-Pufferschicht 15 hat einen ersten Pufferabschnitt nb1 auf der Seite der n+-Kathodenschicht 17 und einen zweiten Pufferabschnitt nb2 auf der Seite der n-Driftschicht 14. Die Spitzenverunreinigungskonzentration Cnb1,p des ersten Pufferabschnitts nb1 liegt in einem Bereich von 1,0 × 1016 bis 5,0 × 1016 cm-3, und die Tiefe Xj,nb1 liegt in einem Bereich von 2,0 bis 5,0 µm. Die Spitzenverunreinigungskonzentration Cnb2,p des zweiten Pufferabschnitts nb2 liegt in einem Bereich von 2,0 × 1013 bis 5,0 × 1014 cm-3, und die Tiefe Xj,nb2 liegt in einem Bereich von 4,0 bis 50 µm.
  • 28 ist eine Darstellung, die die n-Pufferstrukturabhängigkeit während des schwungvollen Erholungsbetriebs bei 298K in der Diode aus 2B der 4500V-Klasse zeigt. In 28 repräsentiert „ref.“ ein Ergebnis einer Probe, die die herkömmliche n-Pufferschicht 15 verwendet, und „neuer Puffer“ repräsentiert ein Ergebnis einer Probe, die die n-Pufferschicht 15 der vorliegenden Erfindung verwendet. In 28 repräsentiert eine Markierung x, die durch einen Kreis umgeben ist, einen Punkt, bei dem das Bauelement zerstört wird. Die Diode aus 2B hat einen geringeren Snap-Off-Phänomen-Unterdrückungseffekt während des Erholungsbetriebs als die Diode aus 2C. Dies ist so, da die Restträgerplasmaschicht dazu neigt, auf der Kathodenseite in der letzten Hälfte des Erholungsbetriebs zu fehlen. Demzufolge gibt es ein Risiko, dass das Snap-Off-Phänomen auftritt, wie die Wellenform der herkömmlichen n-Pufferschicht aus 28, und das Bauelement zur Bauelementzerstörung geführt wird.
  • Jedoch hat die Diode, die die Struktur aus 2B aufweist, die die n-Pufferschicht 15 der vorliegenden Erfindung verwendet, einen Effekt, dass wenn die Verarmungsschicht, die sich von der in 2 gezeigten Hauptverbindung während des Erholungsbetriebs erstreckt, sich von dem Verbindungsabschnitt zwischen der n-Driftschicht 14 und dem zweiten Pufferabschnitt nb2 zu dem zweiten Pufferabschnitt nb2 erstreckt, die Ausbreitungsgeschwindigkeit der Verarmungsschicht durch den schwachen Konzentrationsgradienten der zweiten Pufferschicht nb2 reduziert wird, und die Spannung wird ungeachtet des Auftretens des Snap-Off-Phänomens im Vergleich zu dem Fall reduziert, bei dem die herkömmliche n-Pufferschicht verwendet wird. Des Weiteren kann an einem Punkt, an dem das Snap-Off-Phänomen in der herkömmlichen n-Pufferschicht auftritt, der Snap-Off-Punkt verzögert werden, da die Restträgerplasmaschicht auf der Kathodenseite gegeben ist.
  • 29 zeigt ein Simulationsergebnis des Bauelementinnenzustands an dem Snap-Off-Punkt in der Diode aus Fig. 2B, die die in 28 gezeigte herkömmliche n-Pufferschicht verwendet. Der Innenzustand, der mit der n-Pufferschicht 15 der vorliegenden Erfindung verbunden ist, ist in 29 zusammen mit der herkömmlichen n-Pufferschicht 15 gezeigt. Aus 29 zeigen die Ergebnisse, dass die Restträgerplasmaschicht an der Kathodenseite in der herkömmlichen n-Pufferschicht fehlt. Auf der anderen Seite zeigt das Ergebnis, dass die Trägerplasmaschicht an der Kathodenseite, wie in 3B gezeigt, in der Diode aus 2B gegeben ist, die die n-Pufferschicht 15 der vorliegenden Erfindung verwendet, und kein Snap-Off-Phänomen tritt an dem Punkt auf, bei dem das Snap-Off-Phänomen in der Probe der herkömmlichen n-Pufferschicht, wie in 28 gezeigt, auftritt.
  • 30 ist eine Darstellung, die die n-Pufferstrukturabhängigkeit des Verhältnisses zwischen Vsnap-off und Vcc bei 298K in der Diode aus 2B der 4500V-Klasse zeigt. Eine Markierung x, die in 30 durch einen Kreis umgeben ist, repräsentiert einen Punkt, an dem das Bauelement zerstört wird. Es wird aus 30 verstanden, dass durch Verwendung der n-Pufferschicht 15 der vorliegenden Erfindung der Punkt, an dem das Bauelement zerstört wird, zu einer hohen Vcc-Seite verlagert wird, und die Durchschlagsfestigkeit während des schwungvollen Erholungsbetriebs kann selbst in der Struktur aus 2B verbessert werden. Jedoch ist es erforderlich, geeignete Parameter der n-Pufferschicht 15 selbst in der Diodenstruktur aus 2B festzulegen, wenn die n-Pufferschicht 15 der vorliegenden Erfindung verwendet wird, wie in dem Fall der oben beschriebenen Ausführungsbeispiele 1 und 2. Das heißt, wenn sich der Wert Cnb2,p/Cn-,d sich stark erhöht, erhöht sich die elektrische Feldstärke des Verbindungsabschnitts zwischen der n-Driftschicht 14 und des zweiten Pufferabschnitts nb2 umgekehrt, so dass das Bauelement dazu neigt, zerstört zu werden. Daher ist es, selbst wenn die n-Pufferschicht 15 der vorliegenden Erfindung für die Diode aus 2B verwendet wird, erforderlich, den Wert von Cnb2,p/Cn-,d in dem zulässigen Bereich festzulegen, der mit Bezug auf die Ausführungsbeispiele 1 und 2 beschrieben ist.
  • Ausführungsbeispiel 4
  • Ein Halbleiterbauelement gemäß einem Ausführungsbeispiel 4 der vorliegenden Erfindung hat eine n-Pufferschicht, die sich von der n-Pufferschicht gemäß den Ausführungsbeispielen 1 bis 3 unterscheidet. 31 ist eine Darstellung, die eine Verunreinigungsverteilung der n-Pufferschicht des Halbleiterbauelements gemäß dem Ausführungsbeispiel 4 zeigt. 31 offenbart, dass die n-Pufferschicht 15 einen ersten Pufferabschnitt nb1, einen zweiten Pufferabschnitt nb2 und einen dritten Pufferabschnitt nb3 aufweist. Aus einem anderen Blickwinkel bedeutet dies, dass eine Vielzahl von zweiten Pufferabschnitten nb2 ausgebildet ist. Der Effekt auf die Bauteileigenschaften, wie in den Ausführungsbeispielen 1 bis 3 gezeigt, wird bei der Konfiguration, wie oben beschrieben, erwartet.
  • In diesem Fall wird die Spitzenposition, wenn die lonenarten durch die Ionenimplantation, die Bestrahlungstechnik oder dergleichen in Si zur Ausbildung der Vielzahl von Pufferabschnitten eingeführt wird, festgelegt, um tiefer als die Verbindungsabschnitte (Xj,nb2 bis n) der jeweiligen Pufferabschnitte zu sein. Beispielsweise wird die Verunreinigungsspitzenposition des zweiten Pufferabschnitts festgelegt, um tiefer als der Verbindungsabschnitt zwischen dem ersten Pufferabschnitt und dem zweiten Pufferabschnitt zu sein, und die Verunreinigungsspitzenposition des dritten Pufferabschnitts wird festgelegt, um tiefer als der Verbindungsabschnitt zwischen dem zweiten Pufferabschnitt und dem dritten Pufferabschnitt zu sein.
  • Die Vertikalstruktur an der Substratunterseite hat häufig eine Verunreinigungsschicht, die mit Fremdstoffen dotiert ist, eine n-Pufferschicht, die an der Verunreinigungsschicht vorhanden ist, und eine n-Driftschicht an der n-Pufferschicht. Die Verunreinigungsschicht ist eine Kollektorschicht in dem Fall eines IGBT, und eine Kathodenschicht in dem Fall einer Diode. Wenn die n-Pufferschicht 15 Pufferabschnitte aus drei oder mehr Schichten aufweist, die sich in der Spitzenverunreinigungskonzentration und dem Abstand von der Rückseite der n-Pufferschicht 15, wie bei dem Ausführungsbeispiel 4 der vorliegenden Erfindung, unterscheiden, werden nach dem Abschluss des Aktivierungsglühens an dem ersten Pufferabschnitt, der ein Pufferabschnitt ist, der am nächsten zu der Verunreinigungsschicht unter den Pufferabschnitten ist, die übrigen Pufferabschnitte ausgebildet. Mit anderen Worten werden sie mit Bezug auf die Vielzahl von Pufferabschnitten aufeinanderfolgend von der Kollektorschichtseite oder der Kathodenschichtseite ausgebildet.
  • Die n-Pufferschicht 15 und der erste Pufferabschnitt nb1 und der zweite bis n-te Pufferabschnitt nb2 bis n, die die n-Pufferschicht 15 bilden, erfüllen die folgenden Beziehungen. Die zweite bis n-te Pufferabschnitte nb2 bis n können eine Vielzahl von Abschnitten ausdrücken, wie einen zweiten Pufferabschnitt nb2, einen dritten Pufferabschnitt nb3, einen vierten Pufferabschnitt nb4 etc. durch Eingeben einer ganzen Zahl größer als 3 für n.
  • Die n-Pufferschicht, die die Vielzahl von Pufferabschnitten aufweist, wird ausgebildet, um die folgende Beziehung zu erfüllen. C nb1 ,p < C nb2 bis n ,p
    Figure DE112015007246T5_0002
     X j ,nb1 > X j ,nb2 bis n
    Figure DE112015007246T5_0003
     δ nb1 > δ nb2 bis n
    Figure DE112015007246T5_0004
  • Cnb1,p < Cnb2 bis n,p bedeutet, dass die Spitzenverunreinigungskonzentration des ersten Pufferabschnitts am höchsten unter der Vielzahl von Pufferabschnitten ist. δnb1 > δnb2 bis n bedeutet, dass der erste Pufferabschnitt nb1 den höchsten Verunreinigungskonzentrationsgradienten unter der Vielzahl von Pufferabschnitten aufweist. Des Weiteren sind aus der vorhergehenden Beziehung die Beziehung zwischen der Funktion von jedem aus dem ersten Pufferabschnitt nb1 und den zweiten bis n-ten Pufferabschnitten nb2 bis n, die die n-Pufferschicht 15 des Ausführungsbeispiels bilden, und die Funktion der in 3 gezeigten anvisierten n-Pufferschicht wie folgt.
    • • Erster Pufferabschnitt: übernimmt eine Funktion zum Stoppen der Verarmungsschicht, die sich von dem Hauptverbindungsabschnitt während eines statischen Zustands erstreckt, um eine stabile Spannungsfestigkeitseigenschaft zu erreichen und den Aus-Verlust basierend auf einem schwachen Leckstrom während eines Ausschaltvorgangs, d.h. während einer Spannungsfestigkeitsaufrechterhaltung, zu reduzieren.
    • • Zweite bis n-te Pufferabschnitte: übernimmt eine Funktion zum Erhöhen der Basisbreite des pnp-Transistors, und übernimmt folglich eine Funktion zum Verringern von αpnp, um den Aus-Verlust basierend auf einem schwachen Leckstrom während eines Ausschaltvorgangs, d.h. während einer Spannungsfestigkeitsaufrechterhaltung, zu reduzieren, eine Funktion zum Verlangsamen der Ausbreitungsgeschwindigkeit der Verarmungsschicht, die sich von dem Hauptabschnitt während statischen und dynamischen Zuständen erstreckt, um langsamer als diejenige zu sein, wenn sich die Verarmungsschicht in der n-Driftschicht 14 bewegt, und zum Verursachen, dass eine Restträgerplasmaschicht von dem EIN-Zustand erhalten bleibt, um die Verteilung der elektrischen Feldstärke zu steuern und/oder zu regeln.
  • Mit Bezug auf den zulässigen Bereich der Parameter der n-Pufferschicht 15, der mit Bezug auf das Ausführungsbeispiel 1 beschrieben ist, ist die folgende Beziehung in dem Fall des in 31 gezeigten Verunreinigungsprofils erfüllt.
  • Mit Bezug auf den Wert von Cnb1,p/Cn-,d erfüllen andere Abschnitte als der erste Pufferabschnitt von der Vielzahl von Pufferabschnitten und die n-Driftschicht die folgende Beziehung.
  • ∑ i = 2 n C n b i , p C n − , d = 2 ∼ 100
    Figure DE112015007246T5_0005
  • Hierbei sind,
    Cn-,d: die Verunreinigungskonzentration der n-Driftschicht 14,
    Cnbi,p: die Spitzenkonzentrationen der zweiten bis n-ten Pufferabschnitte nb2 bis n, genauer die Spitzenverunreinigungskonzentration in dem Bereich von der Position nahe der Unterseite der n-Pufferschicht zu einem i-ten Pufferabschnitt, und der α-Wert ist wie folgt.
  • α = ∑ i = 2 n D o s i s n b i , e f f e c t D o s i s n b 1, e f f e c t + ∑ i = 2 n D o s i s n b i , e f f e c t × 100, α = 0,5 ∼ 5,0 %
    Figure DE112015007246T5_0006
  • Hierbei sind,
    Dosisnb1,effect: die effektive Dosiermenge nach der Aktivierung des ersten Pufferabschnitts nb1,
    Dosisnb2 bis n,effect: die effektive Dosiermenge nach der Aktivierung der zweiten bis n-ten Pufferabschnitte nb2 bis n.
  • Der erste Pufferabschnitt nb1 hat die größte effektive Dosiermenge nach der Aktivierung unter der Vielzahl von Pufferabschnitten. Dieser Beziehungsausdruck repräsentiert, dass der Anteil α der effektiven Dosiermenge nach der Aktivierung der Pufferabschnitte, ausgenommen dem ersten Pufferabschnitt aus der Vielzahl von Pufferabschnitten, der die effektive Dosiermenge nach der Aktivierung n-Pufferschicht übernimmt, in einem Bereich von 0,5 bis 5% liegt.
  • In dem IGBT ist der Pufferabschnitt, der am nächsten zu der p-Kollektorschicht ist, der erste Pufferabschnitt. In der Diode ist der Pufferabschnitt, der am nächsten zu der Kathodenschicht ist, der erste Pufferabschnitt. Um den Effekt der vorliegenden Erfindung zu erhalten, ist der Verunreinigungskonzentrationsgradient des Pufferabschnitts, der am nächsten zu den n-Driftschicht ist, in dem Bereich von 0,05 bis 0,50 Dekade cm-3/µm festgelegt. Wie oben beschrieben, kann die n-Pufferschicht 15, die Pufferabschnitte aus drei oder mehr Schichten aufweist, die sich in der Spitzenverunreinigungskonzentration und dem Abstand von der Rückseite der n-Pufferschicht unterscheiden, bereitgestellt werden. Beim Vergleichen der Verunreinigungskonzentrationsgradienten der Vielzahl von Pufferabschnitten auf der n-Driftschicht-Seite aus der Vielzahl von Pufferabschnitten kann der Effekt der vorliegenden Erfindung dadurch erhalten werden, dass der Verunreinigungskonzentrationsgradient des Pufferabschnitts, der am nächsten zu der n-Driftschicht ist, am schwächsten gemacht wird.
  • Ausführungsbeispiel 5
  • Ein Halbleiterbauelement gemäß einem Ausführungsbeispiel 5 der vorliegenden Erfindung betrifft eine Technik zum Verbessern des Ausschaltvermögens während eines Ausschaltvorgangs eines IGBT und einer Diode aus der Beziehung zwischen den Bestandteilen des in 1 gezeigten Leistungshalbleiters und den in den Ausführungsbeispielen 1 bis 4 gezeigten charakteristischen n-Pufferschichten 15.
  • Fign. 32A, 32B und 32C bis 32E sind Querschnittsdarstellungen des IGBT und der Diode, die die n-Pufferschicht 15 der vorliegenden Erfindung verwenden, die mit den Bestandteilen aus 1 ergänzt sind, wobei die Querschnittsdarstellungen entlang der in 1 gezeigten Linie A“-A“‘-Linie genommen sind. Wie in den Figuren gezeigt, ist die Vertikalstruktur, die in Kontakt mit dem Metall 29 steht, anders zwischen dem aktiven Zellbereich 1 und dem Bereich von dem Zwischenbereich 2 zu dem Randabschlussbereich 5 sowohl des IGBT als auch der Diode. Das heißt, die in 32 gezeigte Struktur ist eine Struktur zum Unterdrücken einer Injektion von Trägern von der Kollektorseite oder Kathodenseite von dem Zwischenbereich 2 zu dem Randabschlussbereich 5 von dem EIN-Zustand sowohl in dem IGBT als auch der Diode.
  • 32A zeigt den IGBT, in dem die Kollektorschicht 16 und das Metall 29 in dem aktiven Zellenbereich 1 in Kontakt miteinander stehen, während die n-Pufferschicht 15 und das Metall 29 in dem Zwischenbereich 2 und dem Randabschlussbereich 5 in Kontakt miteinander stehen.
  • Eine p-Kollektorschicht 16' mit niedriger Konzentration, die von dem Zwischenbereich zu dem in 32B gezeigten Randabschlussbereich 5 in Kontakt mit dem Metall 29 ist, ist eine Diffusionsschicht, deren Oberflächenkonzentration geringer ist als die p-Kathodenschicht 16, die in dem aktiven Zellenbereich 1 gegeben ist. In dem aktiven Zellbereich 1 steht die p-Kathodenschicht 16 in Kontakt mit dem Metall 29, während in dem Zwischenbereich 2 und dem Randabschlussbereich 5 die p-Kollektorschicht 16', die eine geringere Verunreinigungskonzentration als die p-Kollektorschicht 16 aufweist, in Kontakt mit dem Metall 29 steht. Das heißt, die Vertikalstruktur an der Unterseite des Zwischenbereichs 2 und des Randabschlussbereichs 5 hat die n-Driftschicht 14, die n-Pufferschicht 15 und die p-Kollektorschicht 16' mit geringerer Konzentration. Als ein Ergebnis hat die Struktur der vorliegenden Erfindung eine Wirkung der Abschwächung der elektrischen Feldstärke des Hauptverbindung-pn-Verbindungsabschnitts, der in dem Zwischenbereich 2 während des Ausschaltvorgangs gegeben ist, zum Unterdrücken einer Erhöhung der lokalen elektrischen Feldstärke und zum Unterdrücken einer thermischen Zerstörung, die durch einen lokalen Temperaturanstieg verursacht wird, der aufgrund einer Stromkonzentration auftritt, die durch Stoßionisation verursacht wird.
  • Die Details des Mechanismus und Effekts dieses Phänomens sind in dem japanischen Patent Nr. 5,708,803 und dem japanischen Patent Nr. 5,701,447 für den IGBT offenbart, und zudem in JP 2014-241433 A ( US 8,686,469 ) für die Diode offenbart. In der in 32 gezeigten Struktur werden nicht nur die vorhergehende Wirkung und der Effekt, die der in 32 gezeigten Struktur innewohnen, erhalten, sondern auch ein Effekt, der mit dem Bauelementleistungsaspekt durch die n-Pufferschicht 15 der vorliegenden Erfindung, die in den Beispielen 1 bis 4 gezeigt ist, verbunden ist, wird zusätzlich erhalten durch Verwendung der n-Pufferschicht 15 der vorliegenden Erfindung.
  • 32C offenbart eine Diode, in der die Kathodenschicht 17 und das Metall 29 in dem aktiven Zellenbereich 1 in Kontakt miteinander stehen, und die n-Pufferschicht 15 und das Metall 29 stehen in dem Zwischenbereich 2 und dem Randabschlussbereich 5 in Kontakt miteinander. Das heißt, die Vertikalstruktur in dem Randabschlussbereich 5 und dem Zwischenbereich 2 weist lediglich die n-Driftschicht 14 und die n-Pufferschicht 15 auf.
  • 32D offenbart eine Diode, in der die n-Kathodenschicht 17 und die p-Kathodenschicht 18 in dem aktiven Zellenbereich 1 in Kontakt mit dem Metall 29 stehen, und die p-Kathodenschicht 18 und das Metall 29 stehen in dem Zwischenbereich 2 und dem Randabschlussbereich 5 in Kontakt miteinander. Das heißt, die Vertikalstruktur in dem Randabschlussbereich 5 und dem Zwischenbereich 2 weist die n-Driftschicht 14, die n-Pufferschicht 15 und die p-Kathodenschicht 18 auf.
  • 35A offenbart, dass die Vertikalstruktur an der Unterseite des Zwischenbereichs 2 und des Randabschlussbereichs 5 die n-Driftschicht 14, die n-Pufferschicht 15 und die p-Kollektorschicht 16 aufweist. Des Weiteren offenbart Fig. 35B, dass die Vertikalstruktur an der Unterseite des Zwischenbereich 2 und des Randabschlussbereichs 5 die n-Driftschicht 14, die n-Pufferschicht 15 und die Kathodenschicht 17 aufweist.
  • 33 zeigt einen RBSOA der Struktur, in der die herkömmliche n-Pufferschicht 15 dem in 2A gezeigten IGBT der 3300V-Klasse bereitgestellt wird, und einen RBSOA der Struktur, in der die in 6A gezeigte n-Pufferschicht 15 der vorliegenden Erfindung dem in 2A gezeigten IGBT der 3300V-Klasse bereitgestellt wird. Die Struktur des IGBT ist die Struktur aus 32A. Das Ergebnis der Probe, die die n-Pufferschicht 15 der vorliegenden Erfindung verwendet, bietet zusätzlich die Betriebstemperaturabhängigkeit. Jc(Durchschlag) und max. Leistungsdichte auf der Ordinatenachse repräsentieren die maximale Ausschaltstromdichte bzw. die maximale Leistungsdichte während des Ausschaltvorgangs. In 33 repräsentiert „neuer Puffer“ das Ergebnis der Probe, die die n-Pufferschicht 15 der vorliegenden Erfindung verwendet. Das Innere einer Linie, die die Vcc-Abhängigkeit von jedem Parameter repräsentiert, entspricht einem SOA.
  • 34 zeigt einen Erholungs-SOA in der Diode aus Fig. 35C, die die herkömmliche n-Pufferschicht 15 der 6500V-Klasse aufweist, und einen Erholungs-SOA in der Struktur, die die in 32D, E gezeigte n-Pufferschicht 15 der vorliegenden Erfindung der 6500V-Klasse aufweist. Auf der Ordinatenachse repräsentieren max. dj/dt und max. Leistungsdichte den maximalen Wert der Zeitableitung dj/dt der maximalen Ausschaltstromdichte bzw. die maximalen Leistungsdichte während des Erholungsbetriebs.
  • In 34 repräsentiert „neuer Puffer“ das Ergebnis einer Probe, die die n-Pufferschicht 15 der vorliegenden Erfindung verwendet. Das Innere einer Linie, die die Vcc-Abhängigkeit von jedem Parameter in 34 repräsentiert, repräsentiert einen SOA. Aus den 33 und 34 ist der SOA während des Ausschaltvorgangs stärker vergrößert in dem IGBT und der Diode, die die n-Pufferschicht aufweisen und die Injektion von Trägern von der Kollektorseite, der Kathodenseite, von dem Zwischenbereich 2 zu dem Randabschlussbereich 5 unterdrücken, im Vergleich zu dem IGBT und der Diode, die die herkömmliche n-Pufferschicht aufweisen. Demzufolge kann die großartige Verbesserung des Ausschalt-Ausschaltvermögens, was eine Aufgabe der vorliegenden Erfindung ist, realisiert werden.
  • Des Weiteren wird die Wirkung zum Unterdrücken der Injektion von Trägern von der Kollektorseite, der Kathodenseite von dem Zwischenbereich zu dem Randabschlussbereich 5 während eines EIN-Zustands geboten. Selbst in den in den 31B, 31C, 31F und 31G gezeigten Strukturen kann derselbe Effekt wie der in den 33 und 34 gezeigte Effekt erhalten werden.
  • Der Effekt der vorliegenden Erfindung kann weiter verbessert werden durch angemessenes Kombinieren der Merkmale der Halbleiterbauelemente gemäß den vorhergehenden Ausführungsbeispielen.
  • 1 aktiver Zellenbereich, 2 Zwischenbereich, 5 Randabschlussbereich, 15 n-Pufferschicht, nb1 erster Pufferabschnitt, nb2 zweiter Pufferabschnitt, 35 Vertikalstruktur
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP H7263692 A [0009]
    • JP 5622814 [0009]
    • WO 2014/054121 [0009]
    • JP 4205128 [0037]
    • JP 4785334 [0037]
    • JP 5256357 [0078, 0079]
    • JP 2014241433 A [0078, 0079, 0116]
    • US 8686469 [0078, 0079, 0116]
    • JP 5708803 [0116]
    • JP 5701447 [0116]

Claims (28)

  1. Halbleiterbauelement, aufweisend: • einen aktiven Zellenbereich; • einen Randabschlussbereich, der den aktiven Zellenbereich umgibt; und • einen Zwischenbereich, der an einer Zwischenposition zwischen dem aktiven Zellbereich und dem Randabschlussbereich angeordnet ist, • wobei der aktive Zellbereich eine MOS-Struktur vom Trench-Gate-Typ an einer Oberseite davon aufweist und eine p-Kollektorschicht, eine n-Pufferschicht an der p-Kollektorschicht und eine n-Driftschicht an der n-Pufferschicht als eine Vertikalstruktur an einer Unterseite davon aufweist, und die n-Pufferschicht einen ersten Pufferabschnitt, der auf einer Seite der p-Kollektorschicht vorhanden ist, und einen zweiten Pufferabschnitt, der auf einer Seite der n-Driftschicht vorhanden ist, aufweist, und • wobei eine Spitzenverunreinigungskonzentration des ersten Pufferabschnitts höher ist als eine Spitzenverunreinigungskonzentration des zweiten Pufferabschnitts, und ein Verunreinigungskonzentrationsgradient auf der Seite der n-Driftschicht des zweiten Pufferabschnitts schwächer ist als ein Verunreinigungskonzentrationsgradient auf der Seite der n-Driftschicht des ersten Pufferabschnitts.
  2. Halbleiterbauelement, aufweisend: einen aktiven Zellenbereich; einen Randabschlussbereich, der den aktiven Zellbereich umgibt; und einen Zwischenbereich, der an einer Zwischenposition zwischen dem aktiven Zellbereich und dem Randabschlussbereich angeordnet ist, wobei der aktive Zellbereich eine p-Anodenschicht an einer Oberseite aufweist und eine Kathodenschicht, die eine n-Kathodenschicht aufweist, eine n-Pufferschicht, die an der Kathodenschicht vorhanden ist, und eine n-Driftschicht an der n-Pufferschicht aufweist, wobei die n-Pufferschicht einen ersten Pufferabschnitt, der auf einer Seite der Kathodenschicht vorhanden ist, und einen zweiten Pufferabschnitt, der auf einer Seite der n-Driftschicht vorhanden ist, aufweist, und wobei eine Spitzenverunreinigungskonzentration des ersten Pufferabschnitts höher ist als eine Spitzenverunreinigungskonzentration des zweiten Pufferabschnitts, und ein Verunreinigungskonzentrationsgradient auf der Seite der n-Driftschicht des zweiten Pufferabschnitts schwächer ist als ein Verunreinigungskonzentrationsgradient auf der Seite der n-Driftschicht des ersten Pufferabschnitts.
  3. Halbleiterbauelement nach Anspruch 1 oder 2, wobei der Verunreinigungskonzentrationsgradient des ersten Pufferabschnitts größer als der Verunreinigungskonzentrationsgradient des zweiten Pufferabschnitts ist.
  4. Halbleiterbauelement nach Anspruch 1 oder 2, wobei eine effektive Dosiermenge nach einer Aktivierung des ersten Pufferabschnitts größer ist als eine aktive Dosiermenge nach einer Aktivierung des zweiten Pufferabschnitts.
  5. Halbleiterbauelement nach Anspruch 1 oder 2, wobei eine Spitzenposition einer Verunreinigungskonzentration des zweiten Pufferabschnitts angeordnet ist, um näher an einem Verbindungsabschnitt zwischen dem ersten Pufferabschnitt und dem zweiten Pufferabschnitt zu sein als ein Mittelabschnitt des zweiten Pufferabschnitts.
  6. Halbleiterbauelement nach Anspruch 1 oder 2, wobei ein Wert, der durch Teilen der Spitzenverunreinigungskonzentration des zweiten Pufferabschnitts durch eine Verunreinigungskonzentration der n-Driftschicht erhalten wird, in einem Bereich von 2 bis 100 liegt.
  7. Halbleiterbauelement nach Anspruch 1 oder 2, wobei ein Wert, der durch Teilen der Spitzenverunreinigungskonzentration des ersten Pufferabschnitts durch die Spitzenverunreinigungskonzentration des zweiten Pufferabschnitts erhalten wird, in einem Bereich von 20 bis 1000 liegt.
  8. Halbleiterbauelement nach Anspruch 1 oder 2, wobei ein Anteil einer effektiven Dosiermenge nach einer Aktivierung des zweiten Pufferabschnitts, die eine effektive Dosiermenge nach einer Aktivierung der n-Pufferschicht übernimmt, in einem Bereich 0,5 bis 5,0% liegt.
  9. Halbleiterbauelement, aufweisend: einen aktiven Zellbereich; einen Randabschlussbereich, der den aktiven Zellbereich umgibt; und einen Zwischenbereich, der an einer Zwischenposition zwischen dem aktiven Zellbereich und dem Randabschlussbereich angeordnet ist, wobei der aktive Zellbereich eine MOS-Struktur vom Trench-Gate-Typ an einer Oberseite davon aufweist und eine p-Kollektorschicht, eine n-Pufferschicht an der p-Kollektorschicht und eine n-Driftschicht an der n-Pufferschicht als eine Vertikalstruktur an einer Unterseite davon aufweist, und die n-Pufferschicht Pufferabschnitte aus drei oder mehr Schichten aufweist, die sich in der Spitzenverunreinigungskonzentration und einem Abstand von einer Rückseite der n-Pufferschicht unterscheiden, und wobei die Spitzenverunreinigungskonzentration eines ersten Pufferabschnitts, der ein Pufferabschnitt ist, der am nächsten zu der p-Kollektorschicht ist, am höchsten unter einer Vielzahl der Pufferabschnitte ist, und bei einem Vergleich der Verunreinigungskonzentrationsgradienten auf der Seite der n-Driftschicht der Vielzahl von Pufferabschnitten der Verunreinigungskonzentrationsgradient eines Pufferabschnitts, der am nächsten zu der n-Driftschicht ist, am schwächsten ist.
  10. Halbleiterbauelement, aufweisend: einen aktiven Zellbereich; einen Randabschlussbereich, der den aktiven Zellbereich umgibt; und einen Zwischenbereich, der an einer Zwischenposition zwischen dem aktiven Zellbereich und dem Randabschlussbereich angeordnet ist, wobei der aktive Zellbereich eine p-Anodenschicht an einer Oberseite davon aufweist und eine Kathodenschicht, die eine n-Kathodenschicht aufweist, eine n-Pufferschicht an der Kathodenschicht und eine n-Driftschicht an der n-Pufferschicht als eine Vertikalstruktur an einer Unterseite davon aufweist, und die n-Pufferschicht Pufferabschnitte aus drei oder mehr Schichten aufweist, die sich in der Spitzenverunreinigungskonzentration und einem Abstand von einer Rückseite der n-Pufferschicht unterscheiden und wobei die Spitzenverunreinigungskonzentration eines ersten Pufferabschnitts, der ein Pufferabschnitt ist, der am nächsten zu der Kathodenschicht ist, am höchsten unter einer Vielzahl der Pufferabschnitte ist, und bei einem Vergleich von Verunreinigungskonzentrationsgradienten auf der Seite der n-Driftschicht der Vielzahl von Pufferabschnitten der Verunreinigungskonzentrationsgradient eines Pufferabschnitts, der am nächsten zu der n-Driftschicht ist, am schwächsten ist.
  11. Halbleiterbauelement nach Anspruch 9 oder 10, wobei der erste Pufferabschnitt einen höchsten Verunreinigungskonzentrationsgradienten unter der Vielzahl von Pufferabschnitten aufweist.
  12. Halbleiterbauelement nach Anspruch 9 oder 10, wobei der erste Pufferabschnitt eine größte effektive Dosiermenge nach einer Aktivierung unter der Vielzahl von Pufferabschnitten aufweist.
  13. Halbleiterbauelement nach Anspruch 9 oder 10, wobei Abschnitte, ausgenommen die ersten Pufferabschnitte, aus der Vielzahl der Pufferabschnitte und die n-Driftschicht den folgenden Beziehungsausdruck erfüllen: ∑ i = 2 n C n b i , p C n − , d = 2 ∼ 100
    Figure DE112015007246T5_0007
    wobei Cnbi,p eine Spitzenverunreinigungskonzentration eines i-ten Pufferabschnitts von einer Position nahe einer Unterseite der n-Pufferschicht repräsentiert, und Cn-,d eine Verunreinigungskonzentration der n-Driftschicht repräsentiert.
  14. Halbleiterbauelement nach Anspruch 9 oder 10, wobei ein Wert, der durch Teilen der Spitzenverunreinigungskonzentration des ersten Pufferabschnitts durch eine Spitzenverunreinigungskonzentration eines zweiten Pufferabschnitts erhalten wird, der ein Pufferabschnitt neben dem ersten Pufferabschnitt ist, in einem Bereich von 20 bis 1000 liegt.
  15. Halbleiterbauelement nach Anspruch 9 oder 10, wobei ein Anteil α einer effektiven Dosiermenge nach einer Aktivierung eines Pufferabschnitts, der nicht der erste Pufferabschnitt ist, aus der Vielzahl von Pufferabschnitten, der eine effektive Dosiermenge nach einer Aktivierung der n-Pufferschicht übernimmt, in einem Bereich 0,5 bis 5% liegt.
  16. Halbleiterbauelement nach Anspruch 2 oder 10, wobei die Kathodenschicht eine p-Kathodenschicht aufweist.
  17. Halbleiterbauelement nach einem der Ansprüche 1 bis 16, wobei eine Vertikalstruktur von dem Randabschlussbereich und dem Zwischenbereich ausschließlich die n-Driftschicht und die n-Pufferschicht aufweist.
  18. Halbleiterbauelement nach Anspruch 2 oder 10, wobei die Kathodenschicht eine p-Kathodenschicht aufweist, und eine Vertikalstruktur von dem Randabschlussbereich und dem Zwischenbereich die n-Driftschicht, die n-Pufferschicht und die p-Kathodenschicht aufweist.
  19. Halbleiterbauelement nach Anspruch 1 oder 9, wobei eine Vertikalstruktur an einer Unterseite des Randabschlussbereichs und des Zwischenbereichs die n-Driftschicht, die n-Pufferschicht und eine Kollektorschicht mit geringer Konzentration aufweist, die eine geringere Verunreinigungskonzentration als die p-Kollektorschicht aufweist.
  20. Halbleiterbauelement nach Anspruch 1 oder 9, wobei eine Vertikalstruktur an einer Unterseite des Randabschlussbereichs und des Zwischenbereichs die n-Driftschicht, die n-Pufferschicht und die p-Kollektorschicht aufweist.
  21. Halbleiterbauelement nach Anspruch 2 oder 10, wobei eine Vertikalstruktur an einer Unterseite des Randabschlussbereichs und des Zwischenbereichs die n-Driftschicht, die n-Pufferschicht und die Kathodenschicht aufweist.
  22. Halbleiterbauelement nach einem der Ansprüche 1 bis 21, wobei der aktive Zellbereich, der Randabschlussbereich und der Zwischenbereich aus einem Halbleiter mit breiter Bandlücke gebildet sind.
  23. Halbleiterbauelement nach Anspruch 22, wobei der Halbleiter mit breiter Bandlücke Siliciumcarbid, ein Galliumnitrid-basiertes Material oder Diamant ist.
  24. Halbleiterbauelement nach einem der Ansprüche 1 bis 8, wobei ein Verunreinigungskonzentrationsgradient eines Abschnitts des zweiten Pufferabschnitts auf der Seite der n-Driftschicht in einem Bereich von 0,05 bis 0,50 Dekade cm-3/µm liegt.
  25. Halbleiterbauelement nach einem der Ansprüche 9 bis 15, wobei ein Verunreinigungskonzentrationsgradient eines Abschnitts der Pufferabschnitte auf der Seite der n-Driftschicht in einem Bereich von 0,05 bis 0,50 Dekade cm-3/µm liegt.
  26. Verfahren zum Herstellen eines Halbleiterbauelements, dadurch gekennzeichnet, dass eine Vertikalstruktur an einer Unterseite eines Substrats, die eine Verunreinigungsschicht, die mit Fremdstoffen dotiert ist, eine n-Pufferschicht, die an der Verunreinigungsschicht vorhanden ist, und eine n-Driftschicht an der n-Pufferschicht aufweist, und die n-Pufferschicht Pufferabschnitte aus drei oder mehr Schichten aufweist, die sich in einer Spitzenverunreinigungskonzentration und einem Abstand von einer Rückseite der n-Pufferschicht unterscheiden, durch Abschließen eines Aktivierungsglühens an einem ersten Pufferabschnitt, der ein Pufferabschnitt ist, der am nächsten zu der Verunreinigungsschicht unter einer Vielzahl der Pufferabschnitte ist, und dann Ausbilden der übrigen Pufferabschnitte ausgebildet wird.
  27. Verfahren zum Herstellen eines Halbleiterbauelements nach Anspruch 26, wobei die Spitzenverunreinigungskonzentration des ersten Pufferabschnitts am höchsten unter der Vielzahl von Pufferabschnitten ist.
  28. Verfahren zum Herstellen eines Halbleiterbauelements nach Anspruch 26 oder 27, wobei ein Verunreinigungskonzentrationsgradient eines Abschnitts des Pufferabschnitts auf der Seite der n-Driftschicht in einem Bereich von 0,05 bis 0,50 Dekade cm-3/µm liegt.
DE112015007246.2T 2015-12-28 2015-12-28 Halbleiterbauelement und verfahren zum herstellen eines halbleiterbauelements Pending DE112015007246T5 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2015/086557 WO2017115434A1 (ja) 2015-12-28 2015-12-28 半導体装置、半導体装置の製造方法

Publications (1)

Publication Number Publication Date
DE112015007246T5 true DE112015007246T5 (de) 2018-09-20

Family

ID=59224889

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112015007246.2T Pending DE112015007246T5 (de) 2015-12-28 2015-12-28 Halbleiterbauelement und verfahren zum herstellen eines halbleiterbauelements

Country Status (5)

Country Link
US (1) US10411093B2 (de)
JP (1) JP6662393B2 (de)
CN (1) CN108431962B (de)
DE (1) DE112015007246T5 (de)
WO (1) WO2017115434A1 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6319453B2 (ja) * 2014-10-03 2018-05-09 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6854654B2 (ja) * 2017-01-26 2021-04-07 ローム株式会社 半導体装置
JP6804379B2 (ja) * 2017-04-24 2020-12-23 三菱電機株式会社 半導体装置
JP7126361B2 (ja) * 2018-03-08 2022-08-26 三菱電機株式会社 半導体装置、電力変換装置、及び、半導体装置の製造方法
JP6964566B2 (ja) * 2018-08-17 2021-11-10 三菱電機株式会社 半導体装置およびその製造方法
JP7085975B2 (ja) * 2018-12-17 2022-06-17 三菱電機株式会社 半導体装置
JP7374054B2 (ja) * 2020-08-20 2023-11-06 三菱電機株式会社 半導体装置
CN115995486A (zh) * 2021-10-15 2023-04-21 长鑫存储技术有限公司 半导体结构的制作方法及半导体结构
CN116190223B (zh) * 2022-09-09 2024-05-24 安徽钜芯半导体科技股份有限公司 制备光伏模块二极管的方法和装置、光伏模块

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5256357A (en) 1975-01-28 1977-05-09 Rca Corp Rotary holding device for articles
JPS5622814A (en) 1980-07-14 1981-03-04 Kitagawa Tekkosho:Kk Constructing method of stabilized and hardened ground in weak stratum
JPS571447A (en) 1980-06-05 1982-01-06 Toshiomi Kido Device for treating unpolished rice
JPS578803A (en) 1980-06-20 1982-01-18 Hitachi Ltd Process control system
JPH07263692A (ja) 1994-02-04 1995-10-13 Mitsubishi Electric Corp 半導体装置の製造方法
JP4205128B2 (ja) 1996-04-11 2009-01-07 三菱電機株式会社 高耐圧半導体装置およびその製造方法
JP4785334B2 (ja) 2001-01-19 2011-10-05 三菱電機株式会社 半導体装置
US8686469B2 (en) 2010-05-26 2014-04-01 Mitsubishi Electric Corporation Semiconductor device
WO2014054121A1 (ja) 2012-10-02 2014-04-10 三菱電機株式会社 半導体装置、半導体装置の製造方法
JP2014241433A (ja) 2010-05-26 2014-12-25 三菱電機株式会社 半導体装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3764343B2 (ja) 2001-02-28 2006-04-05 株式会社東芝 半導体装置の製造方法
US8078708B1 (en) * 2004-01-15 2011-12-13 Nortel Networks Limited Grid proxy architecture for network resources
JP4786621B2 (ja) * 2007-09-20 2011-10-05 株式会社東芝 半導体装置およびその製造方法
JP2009176772A (ja) * 2008-01-21 2009-08-06 Denso Corp 半導体装置
JP5569532B2 (ja) 2009-11-02 2014-08-13 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2011187753A (ja) * 2010-03-10 2011-09-22 Toshiba Corp 半導体装置の製造方法
EP2711986B1 (de) 2011-05-18 2020-08-19 Fuji Electric Co., Ltd. Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements
JP5817686B2 (ja) * 2011-11-30 2015-11-18 株式会社デンソー 半導体装置
JP5765251B2 (ja) * 2012-01-24 2015-08-19 三菱電機株式会社 半導体装置及びその製造方法
JP5622814B2 (ja) 2012-08-29 2014-11-12 三菱電機株式会社 半導体装置及びその製造方法
CN107768427A (zh) 2013-06-12 2018-03-06 三菱电机株式会社 半导体装置
DE112014003712T5 (de) * 2013-12-16 2016-04-28 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
WO2015114748A1 (ja) * 2014-01-29 2015-08-06 三菱電機株式会社 電力用半導体装置
JP6287407B2 (ja) * 2014-03-19 2018-03-07 サンケン電気株式会社 半導体装置
US9406152B2 (en) * 2014-07-17 2016-08-02 Empire Technology Development Llc Viewer optimized model compression

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5256357A (en) 1975-01-28 1977-05-09 Rca Corp Rotary holding device for articles
JPS571447A (en) 1980-06-05 1982-01-06 Toshiomi Kido Device for treating unpolished rice
JPS578803A (en) 1980-06-20 1982-01-18 Hitachi Ltd Process control system
JPS5622814A (en) 1980-07-14 1981-03-04 Kitagawa Tekkosho:Kk Constructing method of stabilized and hardened ground in weak stratum
JPH07263692A (ja) 1994-02-04 1995-10-13 Mitsubishi Electric Corp 半導体装置の製造方法
JP4205128B2 (ja) 1996-04-11 2009-01-07 三菱電機株式会社 高耐圧半導体装置およびその製造方法
JP4785334B2 (ja) 2001-01-19 2011-10-05 三菱電機株式会社 半導体装置
US8686469B2 (en) 2010-05-26 2014-04-01 Mitsubishi Electric Corporation Semiconductor device
JP2014241433A (ja) 2010-05-26 2014-12-25 三菱電機株式会社 半導体装置
WO2014054121A1 (ja) 2012-10-02 2014-04-10 三菱電機株式会社 半導体装置、半導体装置の製造方法

Also Published As

Publication number Publication date
CN108431962B (zh) 2021-05-18
US20180248003A1 (en) 2018-08-30
WO2017115434A1 (ja) 2017-07-06
CN108431962A (zh) 2018-08-21
JP6662393B2 (ja) 2020-03-11
JPWO2017115434A1 (ja) 2018-05-31
US10411093B2 (en) 2019-09-10

Similar Documents

Publication Publication Date Title
DE112015007246T5 (de) Halbleiterbauelement und verfahren zum herstellen eines halbleiterbauelements
DE102011076243B4 (de) Halbleitervorrichtung
DE102010028978B4 (de) Halbleitervorrichtung
DE112012004043B4 (de) Halbleitereinrichtung
DE102014101239B4 (de) Bipolarer halbleiterschalter und ein herstellungsverfahren dafür
DE112014000679B4 (de) Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
DE102014110681B4 (de) Rückwärts leitender igbt und herstellungsverfahren dafür
DE102005023668B3 (de) Halbleiterbauelement mit einer Randstruktur mit Spannungsdurchbruch im linearen Bereich
DE102007040587B4 (de) Halbleitervorrichtung und Herstellungsverfahren derselben
DE102008064829B3 (de) Grabenisolierter Gate-Bipolartransistor
DE102012201950B4 (de) Halbleitervorrichtung
DE102006001252B4 (de) Bipolares Leistungshalbleiterbauelement mit einem p-Emitter und höher dotierten Zonen in dem p-Emitter und Herstellungsverfahren
DE112012005981T5 (de) Halbleitervorrichtung
DE112010004241T5 (de) Halbleiterbauelement und Verfahren zur Herstellung des Halbleiterbauelements
DE102006050338A1 (de) Halbleiterbauelement mit verbessertem Speicherladung zu Dioden-Softness Trade-off
DE112014006296T5 (de) Leistungshalbleitervorrichtung
WO1992012541A1 (de) Integrierte leistungsschalterstruktur
DE112014006289T5 (de) Leistungshalbleitervorrichtung
DE102010039258A1 (de) Transistorbauelement mit reduziertem Kurzschlussstrom
DE102017201147A1 (de) Halbleitervorrichtung
DE10120656C2 (de) Halbleiterbauelement mit erhöhter Avalanche-Festigkeit
DE102005056426B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102005039564B4 (de) Verfahren zum Herstellen eines Halbleiterbauteils
DE102011083230A1 (de) Halbleitervorrichtung
DE102011089452A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R084 Declaration of willingness to licence
R016 Response to examination communication