DE102010028978B4

DE102010028978B4 - Halbleitervorrichtung

Info

Publication number: DE102010028978B4
Application number: DE102010028978.7A
Authority: DE
Inventors: Katsumi Nakamura
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2009-06-04
Filing date: 2010-05-14
Publication date: 2014-04-24
Anticipated expiration: 2030-05-15
Also published as: US9035434B2; CN101908558A; CN103022092A; US20100308446A1; US20180006160A1; KR101095524B1; JP2010283132A; KR20100130944A; KR20110096110A; US10749043B2; DE102010028978A1; CN103022092B; US20150221781A1; US9786796B2; DE102010064560B3; KR101095523B1; CN101908558B

Abstract

Halbleitervorrichtung mit einer ersten Elektrode (5) einer ersten Schicht (3), die auf der ersten Elektrode (5) angeordnet ist und einen ersten Leitungstyp aufweist, einer zweiten Schicht (1), die auf der ersten Schicht (3) angeordnet ist und einen zweiten Leitungstyp aufweist, der von dem ersten Leitungstyp verschieden ist, einer dritten Schicht (CLa), die auf der zweiten Schicht (1) angeordnet ist, einer zweiten Elektrode (4), die auf der dritten Schicht (CLA) angeordnet ist, und einer vierten Schicht (15), die zwischen der zweiten Schicht (1) und der dritten Schicht (CLa) angeordnet ist und den zweiten Leitungstyp aufweist, wobei die dritte Schicht (CLa) enthält: einen ersten Abschnitt (2), der den zweiten Leitungstyp aufweist und einen Spitzenwert einer Dotierungskonzentration hat, der höher als der Spitzenwert der Dotierungskonzentration in der zweiten Schicht (1) ist, und einen zweiten Abschnitt (16), der den ersten Leitungstyp aufweist, wobei eine Fläche des zweiten Abschnitts (16) nicht weniger als 20% und nicht mehr als 95% einer Gesamtfläche des ersten und zweiten Abschnitts (2, 16) beträgt, wobei die vierte Schicht (15) einen dritten Abschnitt (15n), der an dem ersten Abschnitt (2) angeordnet ist, und einen vierten Abschnitt (15p), der an dem zweiten Abschnitt (16) angeordnet ist, enthält, wobei ein Verhältnis des Spitzenwerts der Dotierungskonzentration in dem vierten Abschnitt (15p) zu dem Verhältnis des Spitzenwerts der Dotierungskonzentration in dem zweiten Abschnitt (16) nicht kleiner als 0,001 und nicht größer als 0,1 ist.

Description

Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung und insbesondere auf eine Leistungshalbleitervorrichtung.
Eine Leistungshalbleitervorrichtung enthält ein Leistungsmodul mit hoher Durchbruchspannung (hoher Spannungsfestigkeit), die beispielsweise eine Spannung von 600 Volt oder mehr aushalten kann. Auf einem solchen Leistungsmodul kann eine Diode gebildet sein.
JP 02-066977 A offenbart beispielsweise eine Diode mit einem pn-Übergang, der durch eine n^–-Schicht gebildet ist, die an eine p-Schicht angrenzt, wobei ein n⁺-Bereich und ein p⁺-Bereich auf der Oberfläche der n^–-Schicht gegenüber der p⁺-Schicht angeordnet sind. Zusätzlich ist eine n-Pufferschicht zwischen der n^–-Schicht und dem Bereich angeordnet, der den n⁺-Bereich und den p⁺-Bereich enthält. Dieses Dokument offenbart, dass der p⁺-Bereich die Wirkung hat, einen Rückwärtserholungsstrom der Diode zu verringern und auch die Rückwärtserholungszeit zu verkürzen.
Es offenbart auch, dass die n-Pufferschicht verhindern kann, dass sich die Verarmungsschicht während des Anlegens der Rückwärtsspannung zu der n^–-Schicht erstreckt, was eine Verringerung der Dicke der n^–-Schicht ermöglicht mit dem Ergebnis, das die Rückwärtserholungseigenschaften der Diode mit hoher Durchbruchspannung (der hochspannungsfesten Diode) verbessert sein kann.
Weiter offenbart beispielsweise JP 08-172205 A eine Diode, die enthält: eine n^–-Halbleiterschicht, die auf einer Halbfläche eines n-Halbleitersubstrats gebildet ist; einen n⁺-Kathodenbereich, der auf der Oberflächenschicht der n^–-Halbleiterschicht gebildet ist; einen Graben, der sich von der Oberfläche des n⁺-Kathodenbereichs durch die n^–-Halbleiterschicht zu dem n-Halbleitersubstrat erstreckt; eine Gateelektrode, die den Graben füllt, wobei eine Gateoxidschicht dazwischen liegt; eine Isolierschicht, die auf der Gateelektrode gebildet ist; eine Kathodenelektrode, die in Kontakt mit der Oberfläche des n⁺-Kathodenbereichs ist, der zwischen den Gräben liegt; einen p⁺-Anodenbereich, der auf einem Teil der Oberflächenschicht des n-Halbleitersubstrats gebildet ist; und einer Anodenelektrode, die in Kontakt mit dem p⁺-Anodenbereich ist. Da entsprechend diesem Dokument an die Gateelektrode eine Spannung angelegt wird, die negativ bezüglich der Kathodenelektrode ist, können ein Durchbruch der Diode und ein Durchbrennen des Schalttransformators verhindert werden, wenn ein Überstrom durch die Diode fließt.
Im Hinblick auf die Leistungsdiode ist es schwierig; die Probleme zu lösen, die bei den beiden Aufgaben des Verringerns eines Vorwärtsspannungsabfalls (V_F) und des Unterdrückens der Schwingung bei der Erholung (Rückwärtserholung) auftreten. Die oben beschriebene JP 02-066977 A offenbart nur, dass die Erholungseigenschaften durch Bereitstellen eines p⁺-Bereichs verbessert werden können, offenbart jedoch nicht, wie der p⁺-Bereich konfiguriert werden soll, um es zu ermöglichen, die oben beschriebenen Probleme in einer ausgeglichenen Weise zu lösen.
Weiter kann es erwünscht sein, V_F abhängig von der Verwendung der Leistungsdiode besonders zu verringern. Entsprechend der in der oben beschriebenen JP 08-172205 A offenbarten Technik wird an die Gateelektrode jedoch eine Spannung angelegt, die negativ bezüglich der Kathodenelektrode ist, was ein Problem eines Ansteigens von V_F bewirkt.
US 5 162 876 beschreibt eine Halbleitervorrichtung mit hoher Durchbruchspannung, bei der eine p-Emitterschicht in einem Oberflächenabschnitt einer n^–-Basisschicht hohen Widerstands gebildet ist. Eine p⁺-Kontaktschicht und eine n⁺-Stromblockier-schicht sind in einem vorbestimmten Flächenverhältnis in dem Oberflächenbereich der p-Emitterschicht gebildet. Eine Kathodenelektrode ist in Kontakt sowohl mit der Kontaktschicht als auch mit der Stromblockierschicht des pn-Sperrschichtdiodenbereichs gebildet. Mit diesem Kathodenaufbau kann die Elektroneninjektion indem EIN-Zustand unterdrückt werden, so dass die Trägerkonzentration einer auf der Seite der Kathode liegenden n^–-Basisschicht verringert wird, und der parasitäre Transistoreffekt, der zum Zeitpunkt der Rückwärtserholung auftritt, kann durch Bereitstellen der Stromblockierschicht unterdrückt werden.
Die Aufgabe der vorliegenden Erfindung besteht darin, eine Halbleitervorrichtung bereitzustellen, die in der Lage ist, V_F zu verringern und das Schwingen bei der Erholung zu unterdrücken. Weiter besteht die Aufgabe der vorliegenden Erfindung darin, eine Halbleitervorrichtung bereitzustellen, die in der Lage ist V_F besonders zu verringern.
Die Aufgabe wird gelöst durch eine Halbleitervorrichtung gemäß Anspruch 1. Weiterbildungen der Erfindung sind jeweils in den Unteransprüchen angegeben.
Die Halbleitervorrichtung ermöglicht einer Verringerung von V_F der Diode, und sie ermöglicht auch eine Unterdrückung des Schwingens zum Zeitpunkt der Erholung.
Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der beigefügten Zeichnungen.
1 ist eine Schnittansicht, die schematisch den Aufbau einer Diode als Halbleitervorrichtung gemäß einer ersten Ausführungsform zeigt, die Bestandteil der vorliegenden Erfindung ist.
2 ist ein Diagramm, das Dotierungsprofile C_A und C_B jeweils entlang der Pfeile D_A und D_B in 1 zeigt.
3 ist ein Diagramm, das eine Schaltung zeigt, die für die Simulation der Diode von 1 und eines Vergleichbeispiels verwendet wird.
4 ist ein Diagramm, das ein Beispiel für Simulationen des Erholungseigenschaftensignalverlaufs mit Bezug auf die Diode von 1 und das Vergleichbeispiel zeigt.
5 ist ein Diagramm, das ein Beispiel für eine Beziehung J_A1 zwischen einer Spannung V_AK und einer Stromdichte J_A in der Vorwärtsrichtung der Diode von 1 und ein Beispiel für eine Beziehung J_A0 zwischen einer Spannung V_AK und einer Stromdichte J_A in der Vorwärtsrichtung der Diode des Vergleichsbeispiels zeigt.
6 ist ein Diagramm, das ein Beispiel für einen Schnittpunkt zeigt, an dem die Beziehungen zwischen einer Spannung V_AK und einer Stromdichte J_A sich bei einer Änderung der Temperatur kreuzen.
7 ist ein Diagramm, das ein Beispiel für eine Beziehung J_R1 zwischen einer Spannung V_RA und einer Stromdichte J_R in der Rückwärtsrichtung der Diode von 1 und ein Beispiel für eine Beziehung J_R0 zwischen einer Spannung V_RA und einer Stromdichte J_R in der Rückwärtsrichtung der Diode des Vergleichsbeispiels zeigt.
8 ist ein Diagramm, das schematisch eine elektrische Feldstärke E und eine Trägerkonzentration CC in einem Punkt P_B in 4 zeigt.
9 ist ein Diagramm, das ein Beispiel für eine Beziehung zwischen einer Pulsspannung V_plus und V_F bei der Nennstromdichte der Diode von 1 und dem Verhältnis zwischen einer Breite W_P einer p-Schicht zu einer Breite W_C eines Kathodenabschnitts zeigt.
10 ist ein Diagramm, das ein Beispiel für eine Erholungseigenschaft der Diode in dem Fall zeigt, in dem die Breite W_P der p-Schicht 0% der Breite W_C des Kathodenabschnitts in 1 beträgt.
11 ist ein Diagramm, das ein Beispiel für eine Erholungseigenschaft der Diode in dem Fall zeigt, in dem die Breite W_P der p-Schicht 10% der Breite W_C des Kathodenabschnitts in 1 beträgt.
12 ist ein Diagramm, das ein Beispiel für eine Erholungseigenschaft der Diode in dem Fall zeigt, in dem die Breite W_P der p-Schicht 20% der Breite W_C des Kathodenabschnitts in 1 beträgt.
13 ist ein Diagramm, das ein Beispiel für eine Erholungseigenschaft der Diode in dem Fall zeigt, in dem die Breite W_P der p-Schicht 50% der Breite W_C des Kathodenabschnitts in 1 beträgt.
14 ist ein Diagramm, das ein Beispiel für eine Beziehung zwischen einer Maximalrückwärtsspannung V_RRM, V_F bei der Nennstromdichte und einer Pulsspannung V_puls der Diode von 1 und dem Verhältnis C₁/C₃ zwischen den Spitzenwerten C₁ und C₃ der Dotierungskonzentration von 2 zeigt.
15 ist ein Diagramm, das zeigt: ein Beispiel für eine Kennlinienkurve E_REC1, die Abwägungseigenschaften zwischen einem Erholungsverlust E_REC und V_F bei der Nennstromdichte der Diode von 1 in einem Fall veranschaulicht, in dem der Spitzenwert C₁ höher als der Spitzenwert C₂ in 2 ist; ein Beispiel für eine Kennlinienkurve E_REC2, die Abwägungseigenschaften zwischen einem Erholungsverlust E_REC und V_F bei der Nennstromdichte der Diode von 1 in einem Fall veranschaulicht, in dem der Spitzenwert C₁ gleich dem Spitzenwert C₂ in 2 ist; und ein Beispiel für eine Kennlinienkurve E_REC0, die Abwägungseigenschaften zwischen einem Erholungsverlust E_REC und V_F bei der Nennstromdichte der Diode des Vergleichbeispiels veranschaulicht.
16 ist ein Diagramm, das ein Beispiel für eine Beziehung zwischen V_F bei der Nennstromdichte der Diode von 1 und einem Verhältnis C₂/C₁ der Spitzenwerte C₁ und C₂ der Dotierungskonzentration in 2 zeigt.
17 ist ein Diagramm, das zeigt: ein Beispiel für eine Löcherkonzentration CCh1 und eine Elektronenkonzentration CCe1 entlang eines Pfeils D_A in 1 in dem EIN-Zustand in dem Fall, in dem der Spitzenwert C₂ größer als C₁ in 2 ist; und ein Beispiel für eine Löcherkonzentration CCh2 und eine Elektronenkonzentration CCe2 entlang eines Pfeils D_A in 1 in dem EIN-Zustand in dem Fall, in dem der Spitzenwert C₁ gleich C₂ in 2 ist.
18 ist eine Schnittansicht, die schematisch den Aufbau einer Diode als Halbleitervorrichtung gemäß einer zweiten Ausführungsform zeigt, die nicht Bestandteil der vorliegenden Erfindung ist.
19 ist eine Schnittansicht, die schematisch den Aufbau einer Abwandlung der Diode von 18 zeigt.
20 ist eine Schnittansicht, die schematisch den Aufbau einer Diode als Halbleitervorrichtung gemäß einer dritten Ausführungsform zeigt, die nicht Bestandteil der vorliegenden Erfindung ist.
21 ist eine Schnittansicht, die schematisch den Aufbau einer ersten Abwandlung der Diode von 20 zeigt.
22 ist eine Schnittansicht, die schematisch den Aufbau einer zweiten Abwandlung der Diode von 20 zeigt.
23 ist ein Diagramm, das ein Beispiel für Trägerkonzentrationen CC3 und CC0 in dem EIN-Zustand der Diode in 20 und in dem Vergleichsbeispiel zeigt.
24 ist ein Diagramm, das zeigt: ein Beispiel für eine Beziehung J_A3 zwischen der Spannung V_AK und der Stromdichte J_A in der Vorwärtsrichtung der Diode von 20; und ein Beispiel für eine Beziehung J_A0 zwischen der Spannung V_AK und der Stromdichte J_A in der Vorwärtsrichtung der Diode des Vergleichsbeispiels.
25 ist ein Diagramm, das ein Beispiel für eine Beziehung zwischen einer Grabentiefe y in 20 und V_F bei der Nennstromdichte zeigt.
26 ist eine Schnittansicht, die den Aufbau einer Diode als Halbleitervorrichtung eines Vergleichsbeispiels zeigt.
Im folgenden werden mit Bezug auf die beigefügten Figuren Ausführungsformen von Halbleitervorrichtungen beschrieben, von denen die erste Ausführungsform Bestandteil der vorliegenden Erfindung ist. Die zweite und dritte Ausführungsform sind nicht Bestandteil der vorliegenden Erfindung, sondern beschreiben Beispiele von Halbleitervorrichtungen, die denen der vorliegenden Erfindung ähnlich sind.
Mit Bezug auf 1 enthält eine Diode als Halbleitervorrichtung gemäß einer ersten Ausführungsform eine Anodenelektrode 5 (erste Elektrode), eine p-Schicht 3 (erste Schicht), eine n^–-Driftschicht 1 (zweite Schicht), eine n-Schicht 15 (vierte Schicht), eine Kathodenschicht CLa (dritte Schicht) und eine Kathodenelektrode 4 (zweite Elektrode). Die p-Schicht, die n^–-Driftschicht 1, die n-Schicht 15 und die Kathodenschicht CLa bestehen beispielsweise aus Si, dem leitende Dotierungen hinzugefügt sind.
Die p-Schicht 3 liegt an (in der Figur unmittelbar unter) der Anodenelektrode 5 und ist vom p-Typ (ersten Leitungstyp).
Die n^–-Driftschicht 1 liegt an (in der Figur unmittelbar unter) der p-Schicht 3 und hat eine Dicke mit einer Abmessung t3. Weiter hat die n-Driftschicht 1 einen von dem p-Typ verschiedenen Leitungstyp, d. h. einen n-Typ (zweiten Leitungstyp).
Die Kathodenschicht CLa liegt an (in der Figur unter) der n^–-Driftschicht 1, wobei die n-Schicht 15 dazwischen liegt. Die Kathodenschicht CLa hat in der Draufsicht eine rechteckige Form mit einer Breite W_c rechtwinklig zu der Breitenrichtung. Die Kathodenschicht CLa enthält auch einen n⁺-Bereich 2 (ersten Abschnitt) vom n-Typ und einen p-Bereich 16 (zweiten Abschnitt) vom p-Typ.
Weiterhin haben der n⁺-Bereich 2 und der p-Bereich 16 in der Draufsicht jeweils eine rechteckige Form mit einer Breite W_n und einer Breite W_p. Die Kathodenschicht CLa, der n⁺-Bereich 2 und der p-Bereich 16 haben in der Draufsicht dieselbe Länge (rechtwinklig zu der Breite). Die Breite W_c, die Breite W_n und die Breite W_p stellen die Beziehung W_c = W_n + W_p dar. Demzufolge ist das Verhältnis der Fläche des n⁺-Bereichs 2 zu der Fläche des p-Bereichs 16 in der Draufsicht W_n/W_p. Weiter ist die Kathodenschicht CLa so gebildet, dass der folgende Ausdruck erfüllt ist: 0,2 ≤ W_p/W_c ≤ 0,95
Dementsprechend beträgt die Fläche des p-Bereichs 16 nicht weniger als 20% und nicht mehr als 95% der Gesamtfläche des n⁺-Bereichs 2 und des p-Bereichs 16 an der n-Schicht 15.
Es sei angemerkt, dass eine Abmessung t1 in der Figur jeder Dicke des n⁺-Bereichs 2 und des p-Bereichs 16 entspricht, die beispielsweise 0,2 bis 5 μm beträgt. Weiter ist eine Abmessung t_sub gleich der Gesamtdicke der Halbleiterschicht.
Die n-Schicht 15 ist zwischen der n^–-Driftschicht 1 und der Kathodenschicht CLa angeordnet und hat einen n-Typ (zweiten Leitungstyp). Weiterhin hat die n-Schicht 15 eine Dicke einer Abmessung, die gewonnen wird durch Subtrahieren der Abmessung t1 von einer Abmessung t2 in der Figur, die beispielsweise 1 bis 50 μm beträgt. Die n-Schicht 15 enthält einen n-Bereich 15n (dritten Abschnitt), der auf dem n⁺-Bereich 2 angeordnet ist, und einen n-Bereich 15p (vierten Abschnitt), der auf dem p-Bereich 16 angeordnet ist. Außerdem enthält die n-Schicht 15 im Wesentlichen nur leitende Dotierungen vom n-Typ und enthält im Wesentlichen keine leitenden Dotierungen vom p-Typ.
Die Kathodenelektrode 4 ist auf der Kathodenschicht CLa angeordnet.
Mit Bezug auf 2 zeigen Dotierungsprofile C_a und C_b jeweils eine Verteilung der Dotierungskonzentration in Tiefen D_A und D_B von 1. Der n⁺-Bereich hat einen Spitzenwert C₄ einer Dotierungskonzentration, der höher ist als ein Spitzenwert C₀ der Dotierungskonzentration in der n^–-Driftschicht 1 und auch höher als ein Spitzenwert C₃ der Dotierungskonzentration in dem p-Bereich 16. Das Verhältnis zwischen einem Spitzenwert C₁ der Dotierungskonzentration in dem n-Bereich 15p und dem Spitzenwert C₃ der Dotierungskonzentration in dem p-Bereich 16 ist nicht weniger als 0,001 und nicht mehr als 0,1. Die n-Schicht 15 hat Spitzenwerte C₁ und C₂ der Dotierungskonzentration, die größer sind als der Spitzenwert C₀ der Dotierungskonzentration in der n^–-Driftschicht 1 und niedriger als der Spitzenwert C₄ der Dotierungskonzentration in dem n⁺-Bereich 2 der Kathodenschicht CLa.
Beispielsweise liegt die Oberflächenkonzentration des n⁺-Bereichs 2 zwischen 1 × 10¹⁷ bis 1 × 10²¹ cm^–3, und die Oberflächenkonzentration des p-Bereichs 16 liegt zwischen 1 × 10¹⁶ und 1 × 10²¹ cm^–3. Weiter liegen die Spitzenwerte C₁ und C₂ der Dotierungskonzentration in der n-Schicht 15 jeweils zwischen 1 × 10¹⁶ und 1 × 10²⁰ cm^–3.
In der vorliegenden Ausführungsform enthält die n-Schicht 15 im Wesentlichen nur die leitenden Dotierungen vom n-Typ, aber sie enthält im Wesentlichen keine leitenden Dotierungen vom p-Typ. Somit zeigt das Dotierprofil C_B in einem Abschnitt zwischen den Abmessungen t1 und t2 in 2 die Konzentration der leitenden Dotierungen vom n-Typ. In dem Fall, in dem der n-Bereich 15p auch im Wesentlichen leitende Dotierungen vom p-Typ zusätzlich zu den leitenden Dotierungen vom n-Typ enthält, meint die Dotierungskonzentration eine effektive Dotierungskanzentration, d. h. eine Konzentrationsdifferenz zwischen den leitenden Dotierungen vom p-Typ und vom n-Typ.
Die Diode gemäß einem Vergleichsbeispiel wird nun beschrieben.
Mit Bezug auf 26 enthält die Diode in dem Vergleichsbeispiel anstelle der Kathodenschicht CLa gemäß der vorliegenden Ausführungsform eine Kathodenschicht CLb, die den n⁺-Bereich 2 enthält. Die n-Schicht 15 ist unmittelbar auf der Kathodenschicht CLb angeordnet. Die folgenden zwei Probleme können in diesem Vergleichsbeispiel auftreten:
Bezüglich des ersten Problems ist es während des Erholungsvorgangs wahrscheinlicher, dass die Löcherkonzentration, die auf der Seite nahe an dem n⁺-Bereich 2 und der n-Schicht 15 verbleibt, sinkt und sich eine Verarmungsschicht ausbreitet. Das Schwingungsphänomen tritt dann auf, wenn diese Verarmungsschicht die n-Schicht 15 erreicht. Demzufolge sind die Toleranz des sicheren Betriebsbereichs (SOA, Safe Operating Area) und die Erholungstoleranz verringert.
Bezüglich des zweiten Problems ist es, um das Schwingungsphänomen während der Erholung anzugehen, erforderlich, die Ausdehnung der Verarmungsschicht von dem Übergang der p-Schicht 3 zu der n^–-Driftschicht 1, der als Hauptübergang dient, zu der Kathodenseite hin zu verzögern. Das erfordert in dem vorliegenden Vergleichsbeispiel ein Ansteigen der Abmessung t3, die der Dicke der n^–-Driftschicht entspricht,. Demzufolge wird es schwierig, die Abwägungseigenschaften zwischen einem Sinken von V_F und einem Erholungsverlust (E_REC) zu verbessern.
Wenn in dem Vergleichsbeispiel die Abmessung t3 relativ kurz eingestellt ist, bewirkt dies das oben beschriebene erste Problem, und wenn die Abmessung t3 relativ lang eingestellt ist, bewirkt dies das oben beschriebene zweite Problem. Somit ist es in dem vorliegenden Vergleichsbeispiel schwierig, eine Verbesserung der Abwägungseigenschaften zwischen einem Verringern von V_F und einem Erholungsverlust zu erzielen und auch eine Verbesserung der SOA-Toleranz durch Unterdrücken des Schwingungsphänomens und dergleichen zu erzielen.
Die vorliegende Ausführungsform dagegen ermöglicht ein Verringern von V_F, und sie ermöglicht auch ein Verbessern der SOA-Toleranz, während sie eine hohe Durchbruchspannung sicherstellt.
Anders ausgedrückt wird es möglich, V_F zu verringern, die maximale Rückwärtsspannung zu verbessern und das Schwingen bei der Erholung zu unterdrücken.
Mit Bezug auf 3 wurden, um die oben beschriebenen Vorgänge und Wirkungen zu verifizieren, Simulationen für die Schaltung durchgeführt, die eine Diode der 3300 V-Klasse als Beispiel für die Halbleitervorrichtung gemäß der vorliegenden Ausführungsform enthält. Diese Schaltung enthält eine Diode DD, einen Transistor TR, der einem IGBT (insolated gate bipolar transistor) entspricht, Spulen LM, LAK und LCE, Widerstände RL, RAK, RCE und RG, Leistungsversorgungen VC und VG und eine Stromquelle ION. Die Spule LM ist für eine Parasitärinduktivität bereitgestellt, der Widerstand RG ist für den Gatewiderstand des IGBT bereitgestellt, und die Leistungsversorgung VG ist für die Gatespannung des IGBT bereitgestellt. Weiter sind die Spulen LAK und LCE für eine Verdrahtungsimpedanz bereitgestellt zum Bereitstellen einer Anpassung zwischen den Messergebnissen und den Simulationsergebnissen. Die Widerstände RL, RAK und RCE sind für einen mit der Verdrahtung zusammenhängenden Widerstand bereitgestellt zum Bereitstellen einer Anpassung zwischen den Messergebnissen und den Simulationsergebnissen. Die Simulationsergebnisse werden im Folgenden beschrieben.
Mit Bezug auf 4 wurden im Hinblick auf das vorliegende Beispiel und das Vergleichsbeispiel Simulationen für den Erholungseigenschaftensignalverlauf durchgeführt, d. h. Änderungen einer Spannung V_AK und einer Stromdichte J_A während der Erholung über die Zeit. Die Figur zeigt eine Spannung V_AK1 und eine Stromdichte J_A1 im Fall der Diode des vorliegenden Beispiels (1), und sie zeigt eine Spannung V_AK0 und eine Stromdichte J_A0 in dem Fall der Diode des Vergleichsbeispiels (26). In dem vorliegenden Beispiel kann die Schwingung, die während der Erholung auftritt, verglichen zu dem Fall des Vergleichsbeispiels unterdrückt werden. Dementsprechend kann eine Pulsspannung V_puls, die einer Spitzenspannung der Spannung V_AK entspricht, die in dem Vergleichsbeispiel nicht niedriger als 5000 V ist, in dem vorliegenden Beispiel auf etwa 3000 V verringert werden.
Es sei angemerkt, dass die Simulationsbedingungen so eingestellt sind, dass die Spule LM 12 μm ist, die Leistungsversorgung VC 1700 V ist, eine Nennstromdichte J_AR 90 A/cm² ist, ein Strom J_F in der Vorwärtsrichtung J_AR/10 ist und eine Temperatur 298 K ist.
Mit Bezug auf 5 wurden Simulationen durchgeführt für die Kennlinien der Stromdichte J_A über die Spannung V_AK. Die Figur zeigt eine Beziehung J_A1 im Fall der Diode des Beispiels (1) gemäß der vorliegenden Ausführungsform und eine Beziehung J_A0 in dem Fall der Diode des Vergleichsbeispiels (26). Weiterhin zeigt V_F eine Spannung V_AK an, wenn die Stromdichte J_A der Nennstromdichte J_AR = 90 A/cm² entspricht. Gemäß dem vorliegenden Beispiel kann V_F verglichen mit dem Fall in dem Vergleichsbeispiel verringert sein.
Außerdem ändert sich die Kennlinie der Stromdichte J_A über der Spannung V_AK im Allgemeinen mit der Temperatur. Die Kennlinien der Stromdichte J_A über der Spannung V_AK bei Temperaturen von 25°C und 12°C sind beispielsweise wie in 6 gezeigt. Es sei angemerkt, dass der Punkt, an dem die Kennlinienkurven einander schneiden, als Schnittpunkt CP angenommen wird.
Mit Bezug auf 7 wurden Simulationen durchgeführt für die Kennlinien in der Rückwärtsrichtung (Stromdichte J_R über Spannung V_RA). Die Figur zeigt eine Beziehung J_R1 in dem Fall der Diode des vorliegenden Beispiels (1) und eine Beziehung J_R0 im Fall der Diode des Vergleichsbeispiels (26). Weiter wird angenommen, dass eine maximale Rückwärtsspannung V_RRM eine Spannung V_RA ist, wenn die Stromdichte J_R den Wert 1 × 10² A/cm² hat. Entsprechend dem vorliegenden Beispiel kann die maximale Rückwärtsspannung V_RRM verglichen mit dem Fall des Vergleichsbeispiels erhöht werden.
In dem Fall, in dem die n-Schicht 15 im Wesentlichen p-leitende Dotierungen enthält, sinkt die maximale Rückwärtsspannung V_RRM. Wenn dagegen die n-Schicht 15 im Wesentlichen nur n-leitende Dotierungen enthält, steigt die maximale Rückwärtsspannung V_RRM.
Mit Bezug hauptsächlich auf 8 wurden die Verteilungen einer elektrischen Feldstärke E und einer Trägerkonzentration CC in der Tiefenrichtung der Vorrichtung an einem Punkt P_B in 4 analysiert. In der Figur entspricht die horizontale Achse einer Tiefe entlang einem Pfeil D_A in 1. Weiter zeigt die Figur eine Löcherkonzentration CCh1, eine Elektronenkonzentration CCe1 und eine elektrische Feldstärke El in dem Fall der Diode des vorliegenden Beispiels (1), und sie zeigt auch eine Löcherkonzentration CCh0, eine Elektronenkonzentration CCe0 und eine elektrische Feldstärke E0 in dem Fall der Diode des Vergleichsbeispiels (26). Wenn bei dem Aufbau des vorliegenden Beispiels (1) Löcher von dem p-Bereich 16, der nahe an der Kathodenseite angeordnet ist, während des Erholungsphänomens injiziert werden, ist die Löcherkonzentration CCh1 auf der Kathodenseite verglichen mit dem Fall der Löcherkonzentration CCh0 bei dem Vergleichsbeispiel verbessert. Dem zufolge tritt wie durch einen Pfeil RE in der Figur gezeigt das Relaxationsphänomen der elektrischen Feldstärke auf, bei dem die elektrische Feldstärke E auf der Kathodenseite verringert ist.
Hauptsächlich mit Bezug auf 9–13 wurden, um die Korrelation (9) von V_F (5) und der Pulsspannung V_Puls (4) mit einem Breitenverhältnis W_p/W_c (1 zu untersuchen, Simulationen (z. B. 10–13) für den Erholungseigenschaftensignalverlauf (Änderung eines Stroms I_A und einer Spannung V_AK während der Erholung) unter verschiedenen Verhältnissen W_p/W_c durchgeführt.
Als Ergebnis ist in dem Fall, in dem W_p 20% oder mehr der Breite W_c entspricht, d. h. in dem Fall, in dem die Fläche des p-Bereichs 16 20% oder mehr der Gesamtfläche des n⁺-Bereichs 2 und des p-Bereichs 16 beträgt (1), die Schwingung während der Erholung unterdrückt, was es ermöglicht, die Pulsspannung J_Puls beträchtlich auf 3300 V oder weniger zu unterdrücken, was eine Nennspannung ist.
Wenn weiter die Breite W_p 95% der Breite W_c übersteigt, steigt V_F plötzlich an, was den Betrieb der Diode beeinflussen kann. Wenn dagegen die Breite W_p so eingestellt ist, dass sie 95% oder weniger der Breite W_c beträgt, d. h. die Fläche des p-Bereichs 16 auf 95% oder weniger der Gesamtfläche des n⁺-Bereichs 2 und des p-Bereichs 16 eingestellt ist, ist V_F erheblich verringert.
Hauptsächlich mit Bezug auf 14 wurde die Korrelation zwischen der maximalen Rückwärtsspannung V_RM, V_F und der Pulsspannung V_Puls mit dem Verhältnis C₁/C₃ der Spitzenwerte C₁ und C₃ (2) der Dotierungskonzentration mit einer Simulation untersucht. Im Licht der in 9 gezeigten Ergebnisse wurde die Breite W_p so eingestellt, dass sie 20% der Breite W_c betrug, so dass die Schwingung während der Erholung unterdrückt werden konnte.
Die Simulationsergebnisse zeigen, dass das Verhältnis C₁/C₃ auf 1 × 10^–1 oder weniger eingestellt wird, was es ermöglicht, die Pulsspannung V_Puls beträchtlich auf 3300 V oder weniger zu drücken, was einer Nennspannung entspricht.
Die Ergebnisse zeigen auch, dass das Verhältnis C₁/C₃ auf 1 × 10^–3 oder mehr eingestellt wird, um es dadurch zu ermöglichen, dass die maximale Rückwärtsspannung V_RRM (7) bei 3300 V oder mehr gehalten wird, was einer Nennspannung entspricht. Es wird in Betracht gezogen, dass das so ist, weil das Verhältnis C₁/C₃ auf 1 × 10^–3 oder mehr eingestellt wird, was die Unterdrückung der Ausbreitung der Verarmungsschicht von dem Übergang zwischen der p-Schicht 3 und der n^–-Driftschicht 1, der als Hauptübergang dient, zu der Kathodenseite hin ermöglicht.
Mit Bezug auf 15 wurden Simulationen durchgeführt, um die Abwägungseigenschaften zwischen einem Erholungsverlust E_REC (mJ/a·puls) und V_F (V) zu untersuchen. Die Figur zeigt eine Kennlinienkurve E_REC1 in dem Fall, in dem die Spitzenwerte C₁ und C₂ der Dotierungskonzentration in 2 die Beziehung C₂ < C₁ erfüllen, und eine Kennlinienkurve E_REC2 in dem Fall, in dem die Spitzenwerte C₁ und C₂ die Beziehung C₂ = C₁ erfüllen. Die Figur zeigt auch eine Kennlinienkurve E_REC0 in dem Fall der Diode des Vergleichsbeispiels von 26.
Das Ergebnis zeigt, dass der Aufbau des vorliegenden Beispiels aus 1 (Kennlinienkurven E_REC1 und E_REC2) verglichen mit dem Aufbau des Vergleichsbeispiels aus 26 (Kennlinienkurve E_REC0) dazu dienen, eine Verbesserung des Abwägungsverhältnisses zwischen dem Erholungsverlust E_REC und V_F zu erzielen und eine weitere Verbesserung besonders in dem Fall zu erzielen, in dem die Spitzenwerte C₁ und C₂ der Dotierungskonzentration die Beziehung C₂ > C₁ erfüllen. Anders ausgedrückt wurde herausgefunden, dass die oben beschriebene Abwägungsbeziehung verbessert werden kann, während die Abmessung t3 (1 und 26) mit Bezug auf SOA beibehalten wird, d. h. ohne Notwendigkeit, die Abmessung t3 zu verringern.
Es sei angemerkt, dass V_F bei einem Ansteigen des Verhältnisses C₂/C₁ der Spitzenwerte der Dotierungskonzentration, wie in 16 gezeigt, sinkt.
17 zeigt Simulationsergebnisse der Trägerkonzentration CC in dem EIN-Zustand, d. h. in dem Fall, in dem die Stromdichte J_A gleich der Nennstromdichte J_AR ist (5). In der Figur entspricht die horizontale Achse einer Tiefe entlang des Pfeils D_A von 1. Weiter zeigt die Figur eine Löcherkonzentration CCh1 und eine Elektronenkonzentration CCe1 in dem Fall, in dem die Spitzenwerte C₁ und C₂ der Dotierungskonzentration die Beziehung C₂ > C₁ erfüllen, und sie zeigt auch eine Löcherkonzentration CCh2 und eine Elektronenkonzentration CCe2 in dem Fall, in dem die Spitzenwerte C₁ und C₂ der Dotierungskonzentration die Beziehung C₂ = C₁ erfüllen.
Die oben beschriebenen Ergebnisse zeigen, dass, wenn die Spitzenwerte C₁ und C₂ die Beziehung C₂ > C₁ erfüllen, die Trägerkonzentration nahe der Kathode in dem EIN-Zustand erhöht ist. Es wird in Betracht gezogen, dass diese Erhöhung der Trägerkonzentration ein Sinken von V_F (16) bewirkt mit dem Ergebnis, dass die Abwägungsbeziehung zwischen dem Erholungsverlust E_REC und V_F (15) verbessert ist.
Gemäß der vorliegenden Ausführungsform wird V_F verringert, die Schwingung zum Zeitpunkt des Erholens wird unterdrückt und die maximale Rückwärtsspannung V_RRM wird verbessert, was im Folgenden im Detail beschrieben wird.
Wenn bei dem Diodenaufbau der vorliegenden Ausführungsform (1) Löcher während des Erholungsphänomens von dem p-Bereich 16 injiziert werden, steigt die Löcherkonzentration CCh1 (8) auf der Kathodenseite über die Löcherkonzentration CCh0 in dem Fall des Diodenaufbaus gemäß dem Vergleichsbeispiel (26). Demzufolge wird das elektrische Feld auf der Kathodenseite in der vorliegenden Ausführungsform während der Erholung, wie durch den Pfeil RE in 8 gezeigt, verglichen mit dem Fall des Vergleichsbeispiels verringert, was eine Unterdrückung der Ausdehnung der Verarmungsschicht von dem Übergang zwischen der p-Schicht 3 und der n^–-Driftschicht 1, die als Hauptübergang dient, zu der Kathodenseite hin erlaubt. Demzufolge wird das Schwingphänomen während des Erholens, wie in 4 gezeigt, unterdrückt, was zu einer Verbesserung der SOA-Toleranz der Diode führt. Somit kann gemäß der Diode der vorliegenden Ausführungsform (1) die Schwingung unterdrückt werden durch Injizieren von Löchern von dem p-Bereich 16 während des Erholungsphänomens, um dadurch eine Verringerung des elektrischen Felds zu bewirken (die Ausdehnung der Verarmungsschicht zu unterdrücken). Demzufolge kann die Dicke t3 der n^–-Driftschicht 1 verringert sein und somit können, wie in 15 gezeigt, die Abwägungseigenschaften zwischen dem Erholungsverlust E_REC und V_F verbessert sein.
Die Proportion der Fläche des p-Bereichs 16, der die Fläche der Katodenschicht CLa in 1 belegt (Verhältnis W_p/W_c zwischen den Breiten W_p und W_c in 1), dient als wichtiger Parameter für das Erleichtern der Löcherinjektion von der Katodenseite während der Erholungsvorgangs. Anders ausgedrückt ändern sich, wie in 4 gezeigt, V_F und die Pulsspannung W_Puls sehr erheblich in Abhängigkeit von diesem Parameter. Gemäß der vorliegenden Ausführungsform kann, wenn der folgende Ausdruck (1) erfüllt ist, ein exzellenter Betrieb der Diode sichergestellt sein, während die Schwingung zum Zeitpunkt der Erholung unterdrückt wird. 20% ≤ W_p/W_c ≤ 95% (1)
In dem obigen Ausdruck (1) stellt der obere Grenzwert 95% eine Bedingung zum hinreichenden Verringern von V_F (9) für die praktische Anwendung dar. Weiter stellt der untere Grenzwert 20% eine Bedingung zum beträchtlichen Unterdrücken eines Signalverlaufpulses in dem V_AK-Signalverlauf (10–13), d. h. von V_Puls (9), auf nicht mehr als den Wert der Durchbruchsspannungsklasse dar (in den oben beschriebenen Simulationen 3300 V). Wenn Ausdruck (1) auf diese Weise erfüllt ist, wird V_F verringert, und die Schwingung während der Erholung wird unterdrückt.
Wie oben beschrieben erfüllt das Verhältnis C₁/C₃ (14) der Spitzenwerte C₁ und C₃ (2) der Dotierungskonzentration den folgenden Ausdruck (2), während er V_F verringert und das Schwingen zum Zeitpunkt der Erholung unterdrückt, was es ermöglicht, die maximale Rückwärtsspannung V_RRM zu verbessern. 0,001 ≤ C₁/C₃ ≤ 0,1 (2)
In dem obigen Ausdruck (2) stellt der obere Grenzwert 0,1 eine Bedingung dar zum Unterdrücken von V_Puls auf nicht mehr als den Wert der Durchbruchsspannungsklasse (in den oben beschriebenen Simulationen 3300 V) durch Injizieren von hinreichend Löchern aus dem p-Bereich 16 der Kathodenschicht CLa. Weiter stellt der untere Grenzwert 0,001 eine Bedingung dar zum Verhindern eines Sinkens der maximalen Rückwärtsspannung V_RRM, die sich aus der Tatsache ergibt, dass die Verarmungsschicht, die sich während des Anlegens einer Rückwärtsvorspannung von dem Übergang zwischen der p-Schicht 3 und der n^–-Driftschicht 1, die als Hauptübergang dient, zu der Kathodenseite hin ausdehnt, den p-Bereich 16 erreicht.
Weiter erfüllen die Spitzenwerte C₁ und C₂ der Dotierungskonzentration (2) den folgenden Ausdruck (3), was einen Anstieg der Trägerkonzentration CC auf der Kathodenseite (17) bewirkt, wenn die Diode in dem EIN-Zustand ist. C₂ > C₁ (3)
Wie oben beschrieben führt die erhöhte Trägerkonzentration CC zu einer Verringerung von V_F (16) und dementsprechend werden die Abwägungseigenschaften zwischen dem Erholungsverlust E_REC und V_F (15) verbessert.
In dem Fall, in dem die oben beschriebenen Beziehungen (1) bis (3) erfüllt sind, kann im Vergleich zu der Diode in dem Vergleichsbeispiel (26) eine Diode mit besonders hervorragenden Eigenschaften gewonnen werden.
Mit Bezug auf 18 enthält eine Diode als Halbleitervorrichtung gemäß einer zweiten Ausführungsform, die nicht Bestandteil der vorliegenden Erfindung ist, eine n-Diffusionsschicht 17 (fünfte Schicht), einen Grabenaufbau 26a, eine p⁺-Diffusionsschicht 18, eine dielektrische Zwischenlagenschicht 19, Isolierschichten 20 und 23, eine Silizidschicht 21a und eine Barrierenmetallschicht 22.
Die n-Diffusionsschicht 17 ist zwischen einer p-Schicht 3 und einer n^–-Driftschicht 1 angeordnet und weist den n-Typ auf. Der Grabenaufbau 26a weist einen Graben auf, der sich durch die p-Schicht 3 und die n-Diffusionsschicht 17 erstreckt, und er weist auch eine Gateelektrode 14 auf, die den Graben füllt, wobei eine Gateisolierschicht 12 dazwischen liegt. Die Gateelektrode 14 ist durch die dielektrische Zwischenlagenschicht 19 elektrisch von einer Anodenelektrode 5 isoliert. Die Silizidschicht 21a dient dazu, einen niedrigen Kontaktwiderstand mit einer Si-Diffusionsschicht zu verwirklichen und besteht beispielsweise aus TiSi₂, CoSi oder WSi. Das Barrierenmetall 22 besteht beispielsweise aus TiN. Die dielektrische Zwischenlagenschicht 19 besteht aus einer Silikatglasschicht, der Bor, Phosphor und dergleichen hinzugefügt ist.
Es sei angemerkt, dass, weil andere Aufbauten als die oben beschriebenen im Wesentlichen dieselben sind wie der Aufbau gemäß der oben beschriebenen ersten Ausführungsform, dieselben oder einander entsprechende Komponenten durch dieselben Bezugszeichen bezeichnet sind und ihre Beschreibung nicht wiederholt wird.
Das Verfahren zum Herstellen der Diode gemäß der vorliegenden Ausführungsform wird nun beschrieben.
Zunächst wird ein Substrat hergerichtet, das eine dicke n^–-Driftschicht 1 ist. Die Dotierungskonzentration der n^–-Driftschicht 1 wird abhängig von der Durchbruchspannungsklasse festgelegt und ist in der 600–6500 V-Klasse beispielsweise auf 1 × 10¹² bis 1 × 10¹⁵ cm^–3 eingestellt.
Dann wird die p-Schicht 3 auf der Oberfläche dieses Substrats gebildet, wobei die n-Diffusionsschicht 17 dazwischen liegt. Die p-Schicht 3 hat beispielsweise eine Spitzenkonzentration von 1 × 10¹⁶ bis 1 × 10¹⁸ cm^–3 und eine Diffusionstiefe von 1 bis 4 μm. Die Spitzenkonzentration der Dotierungen in der n-Diffusionsschicht 17 ist größer gleich der Konzentration der Dotierungen in der n^--Driftschicht 1, und sie ist kleiner gleich dem Spitzenwert der Dotierungskonzentration in der p-Schicht 3. Dann wird p⁺-Diffusionsschicht 18 auf der Oberfläche des Substrats gebildet, auf der die p-Schicht 3 und die n-Diffusionsschicht 17 gebildet sind. Die p⁺-Diffusionsschicht 18 hat beispielsweise eine Oberflächenkonzentration von 1 × 10¹⁸ bis 1 × 10²⁰ cm^–3 und eine Diffusionstiefe von etwa 0,5 μm. Der Grabenaufbau 26a und eine Kathodenschicht CLa werden dann gebildet.
Es sei angemerkt, dass die p⁺-Diffusionsschicht 18 auch gebildet werden kann, nachdem der Grabenaufbau 26a gebildet ist.
Die Diode gemäß der vorliegenden Ausführungsform wird so verwendet, dass ein elektrisches Potential, das niedriger als das der Kathodenelektrode 4 ist, an die Gateelektrode 14 angelegt wird, wenn die Rückwärtsspannung an die Diode angelegt wird. Zu diesem Zweck ist die Gateelektrode 14 beispielsweise elektrisch mit der Anodenelektrode 5 verbunden. Außerdem kann in dem Fall, in dem das elektrische Potential der Kathodenelektrode 4 positiv wird, wenn eine Rückwärtsspannung an die Diode angelegt wird, die Gateelektrode 14 mit Masse verbunden sein.
In diesem Fall zeigen die Simulationsergebnisse, dass eine Stromdichte J_A an dem Schnittpunkt CP (6) verringert werden kann. Dementsprechend kann die Stromdichte an dem Schnittpunkt CP unter die Stromdichte verringert werden, bei der die Diode überlastet ist. In diesem Fall kann, weil die überlastete Diode einen positiven Temperaturkoeffizienten bei V_F aufweist, die Stromkonzentration an der überlasteten Diode verhindert werden.
Weiter kann die Menge der Löcherinjektion von der p-Schicht 3 zu dem Zeitpunkt, in dem die Diode eingeschaltet wird, durch die n-Diffusionsschicht 17 gesteuert werden.
Weiter dient der Grabenaufbau 26a als Quasi-Feldplattenaufbau, um die Ausdehnung der Verarmungsschicht von dem Übergang zwischen der p-Schicht 3 und der n-Diffusionsschicht 17 zu erleichtern, was dazu führt, dass eine maximale Rückwärtsspannung V_RRM erhalten werden kann. Wenn der Grabenaufbau 26a tiefer gebildet ist als die Schnittstelle zwischen der p-Schicht 3 und der n-Diffusionsschicht 17, kann die maximale Rückwärtsspannung V_RRM zuverlässiger erhalten bleiben.
Weiter werden bei der Diode des Vergleichsbeispiels (26) die Abwägungseigenschaften zwischen einem Erholungsverlust E_REC V_F im Allgemeinen durch Einstellen der Lebensdauer der Träger in der n^–-Driftschicht 1 gesteuert. Im Gegensatz dazu wird gemäß der vorliegenden Ausführungsform die Konzentration in der p-Schicht 3 eingestellt, um die Abwägungseigenschaften zu steuern und den steuerbaren Bereich der Abwägungseigenschaften zu erweitern, und so wird durch Weglassen des Lebensdauereinstellvorgangs eine Vereinfachung der Wafer-Bearbeitung ermöglicht.
Mit Bezug auf 19 wird eine Abwandlung der vorliegenden Ausführungsform beschrieben. Die Diode gemäß der vorliegenden Abwandlung enthält eine n-Diffusionsschicht 17, einen Grabenaufbau 27, eine p⁺-Diffusionsschicht 18, Silizidschichten 21a und 21b, und eine Barrierenmetallschicht 22b. Der Grabenaufbau 27 enthält einen Graben, der sich durch eine p-Schicht 3 und die n-Diffusionsschicht 17 erstreckt, und er enthält auch eine Gateelektrode 14, die den Graben füllt, wobei eine Gateisolierschicht 12 dazwischen liegt. Außerdem ist die Gateelektrode 14 elektrisch mit einer Anodenelektrode 5 verbunden und hat dasselbe elektrische Potential wie das der Anodenelektrode 5.
Gemäß der vorliegenden Abwandlung wird an die Gateelektrode 14 dasselbe elektrische Potential angelegt wie das der Anodenelektrode 5. Dementsprechend kann, wenn die Spannung in der Rückwärtsrichtung an die Diode angelegt wird, das elektrische Potential, das niedriger als das der Kathodenelektrode 4 ist, an die Gateelektrode 14 angelegt sein ohne die Notwendigkeit, das elektrische Potential der Gateelektrode 14 von außerhalb der Diode zu steuern. Dementsprechend können ähnliche Wirkungen wie die der vorliegenden Ausführungsform erzielt werden.
Mit Bezug auf 20 enthält die die Diode als Halbleitervorrichtung gemäß einer dritten Ausführungsform, die nicht Bestandteil der vorliegenden Erfindung ist, eine Anodenelektrode 5 (erste Elektrode), eine p-Schicht 3 (erste Schicht), eine n^–-Driftschicht 1 (zweite Schicht), eine n-Schicht 15 (vierte Schicht), eine Kathodenschicht CLb (dritte Schicht), eine Kathodenelektrode 24 (zweite Elektrode), einen Grabenaufbau 26b, eine dielektrische Zwischenlagenschicht 19, Isolierschichten 20 und 23 und eine Barrierenmetallschicht 22.
Die p-Schicht 3 ist auf der Anodenelektrode 5 angeordnet und weist einen p-Typ (ersten Leitungstyp) auf. Die n^–Driftschicht 1 ist auf der p-Schicht 3 angeordnet und weist einen Leitungstyp auf, der von dem p-Typ verschieden ist, d. h. n-Typ (zweiten Leitungstyp).
Die Kathodenschicht CLb ist auf der n^–-Driftschicht 1 angeordnet, wobei die n-Schicht 15 dazwischen liegt. Die Kathodenschicht CLb enthält einen n⁺-Bereich 2 (ersten Abschnitt) vom n-Typ mit einem Spitzenwert der Dotierungskonzentration, der größer ist als der Spitzenwert der Dotierungskonzentration in der n^–-Driftschicht 1.
Die n-Schicht 15 ist zwischen der n^–-Driftschicht 1 und der Kathodenschicht CLb angeordnet. Die n-Schicht 15 vom n-Typ hat einen Spitzenwert der Dotierungskonzentration, der höher ist als der Spitzenwert der Dotierungskonzentration der n^–-Driftschicht 1, und sie hat auch einen Spitzenwert der Dotierungskonzentration, der niedriger ist als der Spitzenwert der Dotierungskonzentration in dem n⁺-Bereich 2.
Die Kathodenelektrode 24 ist auf der Kathodenschicht CLb angeordnet. Der Grabenaufbau 26b enthält einen Graben, der sich durch den n⁺-Bereich 2 und die n-Schicht 15 erstreckt, und er enthält auch eine Gateelektrode 14, die den Graben füllt, wobei die Gateisolierschicht 12 dazwischen liegt. Anders ausgedrückt ist der Grabenaufbau 26b in dem n⁺-Bereich 2 und der n-Schicht 15 angeordnet.
Die Gateelektrode 14 und die Kathodenelektrode 14 sind jeweils mit der positiven und negativen Elektrodenseite einer Spannungsquelle 30 verbunden. Somit ist der Grabenaufbau 26 so aufgebaut, dass das elektrische Potential, das positiv mit Bezug auf das elektrische Potential der Kathodenelektrode 24. ist, angelegt. sein kann.
Es sei angemerkt, dass, weil alle Aufbauten als die oben beschriebenen fast dieselben wie der Aufbau gemäß der oben beschriebenen ersten Ausführungsform sind, dieselben oder einander entsprechende Komponenten durch dieselben Bezugszeichen gekennzeichnet sind und ihre Beschreibung nicht wiederholt wird.
Weiter kann es möglich sein, den Aufbau mit der Kathodenschicht CLa anstelle der oben beschriebenen Kathodenschicht CLb (21) oder den Aufbau ohne die n-Schicht 15 (22) zu verwenden.
Simulationen ähnlich denen in der ersten Ausführungsform wurden durchgeführt, um die Eigenschaften der Diode gemäß der vorliegenden Ausführungsform zu untersuchen. Die Simulationsergebnisse werden im Folgenden beschrieben.
Mit Bezug auf 23 wurden Simulationen für eine Trägerkonzentration CC in den EIN-Zustand durchgeführt. Die Ergebnisse zeigen, dass eine Trägerkonzentration CC3 der Diode des Beispiels der vorliegenden Ausführungsform (20) größer ist als eine Trägerkonzentration CC0 der Diode des Vergleichsbeispiels (26). Anders ausgedrückt wurde herausgefunden, dass die Trägerkonzentration nahe der Kathode in dem EIN-Zustand erhöht ist. Es wird in Betracht gezogen, dass dieses Ansteigen der Trägerkonzentration ein Verringern von V_F bewirkt.
Mit Bezug auf 24 wurden Simulationen durchgeführt für die Kennlinie einer Stromdichte J_A über einer Spannung V_AK. Die Figur zeigt eine Stromdichte J_A3 in dem Fall der Diode der vorliegenden Ausführungsform (20) und eine Stromdichte J_A0 in dem Fall der Diode des Vergleichsbeispiels (26). Gemäß der vorliegenden Ausführungsform wurde herausgefunden, dass die Kennlinienkurve der Stromdichte J_A über der Spannung V_AK sich verglichen mit dem Fall des Vergleichsbeispiels in die Richtung verschiebt, in der die Spannung V_AK auf der horizontalen Achse des Diagramms abnimmt. Anders ausgedrückt wurde herausgefunden, dass V_F verringert werden kann.
Mit Bezug auf 25 wurden Simulationen durchgeführt für eine Korrelation zwischen einer Tiefe y des Grabenaufbaus 26b und V_F. Demzufolge wurde herausgefunden, dass V_F weiter hinreichend verringert werden kann durch Einstellen der Grabentiefe y auf eine Abmessung von t2 oder mehr. Anders ausgedrückt wurde herausgefunden, dass V_F weiter hinreichend verringert werden kann durch Bereitstellen des Grabenaufbaus 26b so, dass er sich durch den n⁺-Bereich 2 und die n-Schicht 15 hindurch erstreckt.
Wenn gemäß der vorliegenden Ausführungsform eine positive Vorspannung an den Grabenaufbau 26b angelegt wird, der auf der Kathodenseite angeordnet ist, wird an der Seitenwand des Grabens eine Ansammlungsschicht gebildet, was eine ähnlich Wirkung erzielt wie die, die in dem Fall erzielt wird, wenn der n⁺-Bereich 2 ausgedehnt wird. Daher kann die Elektroneninjektion von der Kathodenseite zu dem Zeitpunkt erleichtert werden, in dem die Vorrichtung eingeschaltet wird, und demzufolge kann V_F verringert werden.
Weiter kann V_F weiter hinreichend verringert werden durch Bereitstellen des Grabenaufbaus 26b so, dass er sich durch den n⁺-Bereich 2 und den n-Bereich 15 hindurch erstreckt. Außerdem kann in der Abwandlung von 22 der Grabenaufbau 26b so bereitgestellt sein, dass er sich durch den n⁺-Bereich hindurch erstreckt.
Auch wenn in jeder der oben beschriebenen Ausführungsformen der erste und zweite Leitungstyp jeweils einem p-Typ und einem n-Typ entsprechen, ist die vorliegende Erfindung nicht darauf eingeschränkt, sondern der erste und der zweite Leitungstyp können jeweils einem n-Typ und einem p-Typ entsprechen.
Auch wenn in jeder der oben beschriebenen Ausführungsformen die Diode als Halbleitervorrichtung beschrieben wurde, ist die Halbleitervorrichtung gemäß der vorliegenden Erfindung nicht nur auf eine Diode eingeschränkt, sondern sie kann ein Leistungsmodul sein, das eine Diode enthält. Ein solches Leistungsmodul kann beispielsweise einen IGBT enthalten.
Auch wenn der Fall beschrieben wurde, in dem die p-Schicht 3, die n^–-Driftschicht 1, die n-Schicht 15 und die Kathodenschicht CLa aus Si bestehen, dem leitende Dotierstoffe hinzugefügt wurden, können ähnliche Wirkungen auch dann erzielt werden, wenn anstelle von Si ein Material mit großem Bandabstand wie z. B. SiC oder GaN verwendet wird.
Auch wenn als Beispiel der Fall beschrieben wurde, in dem die Halbleitervorrichtung hoher Durchbruchsspannung eine Nennspannung von 3300 V aufweist, kann die vorliegende Erfindung auch auf diejenigen anderer Durchbruchsspannungsklassen angewendet werden.

Claims

Halbleitervorrichtung mit einer ersten Elektrode (5) einer ersten Schicht (3), die auf der ersten Elektrode (5) angeordnet ist und einen ersten Leitungstyp aufweist, einer zweiten Schicht (1), die auf der ersten Schicht (3) angeordnet ist und einen zweiten Leitungstyp aufweist, der von dem ersten Leitungstyp verschieden ist, einer dritten Schicht (CLa), die auf der zweiten Schicht (1) angeordnet ist, einer zweiten Elektrode (4), die auf der dritten Schicht (CLA) angeordnet ist, und einer vierten Schicht (15), die zwischen der zweiten Schicht (1) und der dritten Schicht (CLa) angeordnet ist und den zweiten Leitungstyp aufweist, wobei die dritte Schicht (CLa) enthält: einen ersten Abschnitt (2), der den zweiten Leitungstyp aufweist und einen Spitzenwert einer Dotierungskonzentration hat, der höher als der Spitzenwert der Dotierungskonzentration in der zweiten Schicht (1) ist, und einen zweiten Abschnitt (16), der den ersten Leitungstyp aufweist, wobei eine Fläche des zweiten Abschnitts (16) nicht weniger als 20% und nicht mehr als 95% einer Gesamtfläche des ersten und zweiten Abschnitts (2, 16) beträgt, wobei die vierte Schicht (15) einen dritten Abschnitt (15n), der an dem ersten Abschnitt (2) angeordnet ist, und einen vierten Abschnitt (15p), der an dem zweiten Abschnitt (16) angeordnet ist, enthält, wobei ein Verhältnis des Spitzenwerts der Dotierungskonzentration in dem vierten Abschnitt (15p) zu dem Verhältnis des Spitzenwerts der Dotierungskonzentration in dem zweiten Abschnitt (16) nicht kleiner als 0,001 und nicht größer als 0,1 ist.
Halbleitervorrichtung gemäß Anspruch 1, bei der der Spitzenwert der Dotierungskonzentration in der vierten Schicht (15) höher ist als der Spitzenwert der Dotierungskonzentration in der zweiten Schicht (1) und niedriger als der Spitzenwert der Dotierungskonzentration in dem ersten Abschnitt (2) der dritten Schicht (CLa).
Halbleitervorrichtung gemäß Anspruch 1 oder 2, bei der der Spitzenwerts der Dotierungskonzentration in dem dritten Abschnitt (15n) der vierten Schicht (15) höher ist als der Spitzenwerts der Dotierungskonzentration in dem vierten Abschnitt (15p) der vierten Schicht (15).
Halbleitervorrichtung gemäß einem der Ansprüche 1 bis 3, bei der der Spitzenwerts der Dotierungskonzentration in dem ersten Abschnitt (2) höher ist als der Spitzenwerts der Dotierungskonzentration in dem zweiten Abschnitt (16).
Halbleitervorrichtung gemäß einem der Ansprüche 1 bis 4, die weiter enthält: eine fünfte Schicht (17), die zwischen der ersten Schicht (3) und der zweiten Schicht (1) angeordnet ist, und einen Grabenaufbau (26a, 27), der sich durch die erste und fünfte Schicht (3, 17) erstreckt.