DE112011105411B4 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE112011105411B4
DE112011105411B4 DE112011105411.4T DE112011105411T DE112011105411B4 DE 112011105411 B4 DE112011105411 B4 DE 112011105411B4 DE 112011105411 T DE112011105411 T DE 112011105411T DE 112011105411 B4 DE112011105411 B4 DE 112011105411B4
Authority
DE
Germany
Prior art keywords
type
layer
region
collector
buffer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112011105411.4T
Other languages
English (en)
Other versions
DE112011105411T5 (de
Inventor
Katsumi Nakamura
Ze Chen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112011105411T5 publication Critical patent/DE112011105411T5/de
Application granted granted Critical
Publication of DE112011105411B4 publication Critical patent/DE112011105411B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Halbleitervorrichtung, die umfasst: einen Transistorbereich, in dem ein Bipolartransistor mit isoliertem Gate mit einer Gateelektrode (7) und einer Emitterelektrode (9) vorgesehen ist; und einen Abschlussbereich, der um den Transistorbereich angeordnet ist, wobei eine erste Pufferschicht (18) vom N-Typ unter einer Driftschicht (1) vom N-Typ im Transistorbereich vorgesehen ist, eine Kollektorschicht (19) vom P-Typ unter der ersten Pufferschicht (18) vom N-Typ vorgesehen ist, eine zweite Pufferschicht (20) vom N-Typ unter der Driftschicht (1) vom N-Typ im Abschlussbereich vorgesehen ist, eine Kollektorelektrode (21) direkt mit der Kollektorschicht (19) vom P-Typ und der zweiten Pufferschicht (20) vom N-Typ verbunden ist, eine Störstellenkonzentration der zweiten Pufferschicht (20) vom N-Typ mit abnehmendem Abstand von der Kollektorelektrode (21) abnimmt, und die zweite Pufferschicht (20) vom N-Typ keinen ohmschen Kontakt mit der Kollektorelektrode (21) bildet, gekennzeichnet durch einen PN-Übergangsbereich, der zwischen dem Transistorbereich und dem Abschlussbereich angeordnet ist, wobei eine erste Schicht (11) vom P-Typ auf der Driftschicht (1) vom N-Typ im PN-Übergangsbereich vorgesehen ist, eine Gateverdrahtung (13) auf der ersten Schicht (11) vom P-Typ über einen Isolationsfilm (12) vorgesehen ist, und die Gateverdrahtung (13) mit der Gateelektrode (7) verbunden ist.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung mit einem IGBT (Bipolartransistor mit isoliertem Gate).
  • Stand der Technik
  • Als Leistungsvorrichtungen mit einer hohen Stehspannung (600 V oder höher) werden Halbleitervorrichtungen mit einem IGBT verwendet. In einer solchen Halbleitervorrichtung ist ein Abschlussbereich um einen aktiven Bereich angeordnet, in dem der IGBT vorgesehen ist.
  • Im Gegensatz zu einem CMOS-Transistor (Transistor mit komplementärem Metalloxid-Halbleiter) oder dergleichen, der für eine LSI (Großintegration) verwendet wird, muss der IGBT, der ein Leistungshalbleiter ist, mit einer Durchbruchfähigkeit wie z. B. einer Stromunterbrechungsfähigkeit während des Ausschaltvorgangs zusätzlich zu einer Verringerung der Durchlassspannung, einer Geschwindigkeitssteigerung und einer Verbesserung der Stromansteuerfähigkeit versehen werden. Hier bezieht sich die Stromunterbrechungsfähigkeit auf eine maximale Stromdichte, die durch die Halbleitervorrichtung unterbrechbar ist, ohne eine Zerstörung zum Zeitpunkt des Ausschaltens zu verursachen.
  • Eine Halbleitervorrichtung wird vorgeschlagen, in der keine Kollektorschicht vom P-Typ in einem Abschlussbereich existiert und eine Pufferschicht vom N-Typ direkt mit einer Kollektorelektrode verbunden ist (z. B. siehe 1 der Patentliteratur 1). Dies macht es möglich, die Ladungsträgerkonzentration während des Ausschaltvorgangs zu senken, die Verarmung zu erleichtern und dadurch die elektrische Feldstärke zu verringern. In dieser Weise ist es möglich, eine Stromunterbrechungsfähigkeit während des Ausschaltvorgangs zu verbessern.
  • Eine Halbleitervorrichtung gemäß dem Oberbegriff des Anspruchs 1 ist außerdem aus den Patentliteraturen 2 bis 5 bekannt.
  • Entgegenhaltungsliste
  • Patentliteratur
  • Zusammenfassung der Erfindung
  • Technisches Problem
  • Wenn jedoch bei einer herkömmlichen Halbleitervorrichtung eine Sperrstehspannung an einen IGBT angelegt wird (Emitter: hohes Potential, Kollektor: niedriges Potential), wird eine Durchlassvorspannungsdiode zwischen einer Basisschicht vom P-Typ eines aktiven Bereichs und einer Pufferschicht vom N-Typ eines Abschlussbereichs gebildet. Dies führt zu einem Problem, dass die Sperrspannungstoleranz des IGBT niedrig ist und ein Kriechstrom in einem Sperrstehspannungsmodus erzeugt wird.
  • Die vorliegende Erfindung wurde durchgeführt, um die vorstehend beschriebenen Probleme zu lösen, und eine Aufgabe davon besteht darin, eine Halbleitervorrichtung zu schaffen, die einen Kriechstrom im Sperrstehspannungsmodus unterdrücken kann.
  • Mittel zum Lösen der Probleme
  • Eine Halbleitervorrichtung gemäß der vorliegenden Erfindung umfasst Folgendes: einen Transistorbereich, in dem ein Bipolartransistor mit isoliertem Gate mit einer Gateelektrode und einer Emitterelektrode vorgesehen ist; und einen Abschlussbereich, der um den Transistorbereich angeordnet ist, wobei eine erste Pufferschicht vom N-Typ unter einer Driftschicht vom N-Typ im Transistorbereich vorgesehen ist, eine Kollektorschicht vom P-Typ unter der ersten Pufferschicht vom N-Typ vorgesehen ist, eine zweite Pufferschicht vom N-Typ unter der Driftschicht vom N-Typ im Abschlussbereich vorgesehen ist, eine Kollektorelektrode direkt mit der Kollektorschicht vom P-Typ und der zweiten Pufferschicht vom N-Typ verbunden ist, eine Störstellenkonzentration der zweiten Pufferschicht vom N-Typ mit abnehmendem Abstand von der Kollektorelektrode abnimmt und die zweite Pufferschicht vom N-Typ keinen ohmschen Kontakt mit der Kollektorelektrode bildet.
  • Die Halbleitervorrichtung umfasst außerdem einen PN-Übergangsbereich, der zwischen dem Transistorbereich und dem Abschlussbereich angeordnet ist, wobei eine erste Schicht vom P-Typ auf der Driftschicht vom N-Typ im PN-Übergangsbereich vorgesehen ist, eine Gateverdrahtung auf der ersten Schicht vom P-Typ über einen Isolationsfilm vorgesehen ist, und die Gateverdrahtung mit der Gateelektrode verbunden ist.
  • Vorteilhafte Effekte der Erfindung
  • Die vorliegende Erfindung macht es möglich, einen Kriechstrom im Sperrstehspannungsmodus zu unterdrücken.
  • Kurzbeschreibung der Zeichnungen
  • 1 ist eine Draufsicht, die eine Halbleitervorrichtung gemäß der Ausführungsform 1 der vorliegenden Erfindung darstellt.
  • 2 ist eine vergrößerte Draufsicht eines Bereichs A in 1.
  • 3 ist eine Querschnittsansicht entlang B-B' von 2.
  • 4 ist ein Diagramm, das Störstellenkonzentrationsverteilungen entlang C-C' und D-D' in 3 darstellt.
  • 5 ist ein Diagramm, das eine Schaltung darstellt, die für ein Experiment zum Bewerten von Ausschalteigenschaften verwendet wird.
  • 6 ist ein Diagramm, das Bewertungsergebnisse der Ausschalteigenschaften unter Verwendung der Schaltung in 5 darstellt.
  • 7 ist ein Diagramm, das die Bewertungsergebnisse der Ausschalteigenschaften unter Verwendung der Schaltung in 5 darstellt.
  • 8 ist ein Diagramm, das eine Schaltung darstellt, die für ein Experiment zum Bewerten von Stehspannungseigenschaften verwendet wird.
  • 9 ist ein Diagramm, das Bewertungsergebnisse der Stehspannungseigenschaften unter Verwendung der Schaltung in 8 darstellt.
  • 10 ist ein Diagramm, das die Konzentrationsabhängigkeit der P-Kollektorschicht von einer Ausschaltunterbrechungsfähigkeit des IGBT darstellt.
  • 11 ist ein Diagramm, das einen sicheren Betriebsbereich zum Zeitpunkt der Ausschaltunterbrechung des IGBT darstellt.
  • 12 ist ein Diagramm, das eine Schaltung darstellt, die für ein Experiment zum Bewerten von Sperrstehspannungseigenschaften verwendet wird.
  • 13 ist ein Diagramm, das Bewertungsergebnisse der Sperrstehspannungseigenschaften unter Verwendung der Schaltung in 12 darstellt.
  • 14 ist ein Diagramm, das einen Vergleich einer Stromunterbrechungsfähigkeit Jc (Unterbrechung) zwischen Vergleichsbeispielen 1 und 2 und der Ausführungsform 1 darstellt.
  • 15 ist ein Diagramm, das einen zulässigen Bereich von Widerstandswerten darstellt, in die Einflüsse der Schicht vom N-Typ und der Schicht vom P-Typ im PN-Übergangsbereich umgesetzt werden.
  • 16 ist eine Querschnittsansicht, die ein Modifikationsbeispiel 1 der Halbleitervorrichtung gemäß der Ausführungsform 1 der vorliegenden Erfindung darstellt.
  • 17 ist eine Querschnittsansicht, die ein Modifikationsbeispiel 2 der Halbleitervorrichtung gemäß der Ausführungsform 1 der vorliegenden Erfindung darstellt.
  • 18 ist ein Diagramm, das eine Beziehung zwischen einer Grenzposition der Pufferschicht vom N-Typ und den Ausschalteigenschaften darstellt.
  • 19 ist ein Diagramm, das eine Beziehung zwischen einer Grenzposition der Pufferschicht vom N-Typ und der Durchlassspannungseigenschaften darstellt.
  • 20 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß der Ausführungsform 2 der vorliegenden Erfindung darstellt.
  • 21 ist ein Diagramm, das Störstellenkonzentrationsverteilungen entlang E-E' und F-F' in 20 darstellt.
  • 22 ist eine Querschnittsansicht, die ein Modifikationsbeispiel 1 der Halbleitervorrichtung gemäß der Ausführungsform 2 der vorliegenden Erfindung darstellt.
  • 23 ist eine Querschnittsansicht, die ein Modifikationsbeispiel 2 der Halbleitervorrichtung gemäß der Ausführungsform 2 der vorliegenden Erfindung darstellt.
  • Beschreibung der Ausführungsformen
  • Eine Halbleitervorrichtung gemäß den Ausführungsformen der vorliegenden Erfindung wird mit Bezug auf die Zeichnungen beschrieben. Dieselben Komponenten werden mit denselben Symbolen bezeichnet und auf deren wiederholte Beschreibung kann verzichtet werden.
  • Ausführungsform 1
  • 1 ist eine Draufsicht, die eine Halbleitervorrichtung gemäß der Ausführungsform 1 der vorliegenden Erfindung darstellt. Diese Halbleitervorrichtung ist eine Leistungsvorrichtung mit hoher Stehspannung (600 V oder höher) mit einem IGBT. Ein Abschlussbereich ist um einen aktiven Bereich angeordnet. Der aktive Bereich umfasst einen Transistorbereich, der mit mehreren IGBT-Strukturen vom Grabengatetyp versehen ist, und einen Abtastbereich, der zwischen dem Transistorbereich und dem Abschlussbereich angeordnet ist.
  • Wenn der IGBT eingeschaltet wird, fließt ein Hauptstrom im aktiven Bereich, wohingegen der Hauptstrom nicht im Abschlussbereich fließt. Während der IGBT ausgeschaltet ist, und wenn eine Spannung zwischen dem Kollektor und dem Emitter angelegt wird, erstreckt sich ferner eine verarmte Schicht in einer seitlichen Richtung der Vorrichtung im Abschlussbereich. Daher ermöglicht die Bereitstellung des Abschlussbereichs, dass die Stehspannung aufrechterhalten wird.
  • 2 ist eine vergrößerte Draufsicht eines Bereichs A in 1. 3 ist eine Querschnittsansicht entlang B-B' von 2. Im Transistorbereich ist eine Ladungsspeicherschicht 2 vom N-Typ auf einer Driftschicht 1 vom N–-Typ vorgesehen und eine Basisschicht 3 vom P-Typ ist darauf vorgesehen. Eine Kontaktschicht 4 vom P+-Typ und eine Emitterschicht 5 vom N+-Typ sind auf einem Teil der Basisschicht 3 vom P-Typ vorgesehen. Gräben sind so vorgesehen, dass sie die Emitterschicht 5 vom N+-Typ, die Basisschicht 3 vom P-Typ und die Ladungsspeicherschicht 2 vom N-Typ durchdringen, und eine Gateelektrode 7 ist darin über einen Gateisolationsfilm 6 vorgesehen. Ein Isolationsfilm 8 zwischen den Schichten ist auf der Gateelektrode 7 vorgesehen. Eine Emitterelektrode 9 ist über dem ganzen Transistorbereich vorgesehen und mit der Kontaktschicht 4 vom P+-Typ verbunden.
  • Blindgräben sind so vorgesehen, dass sie die Basisschicht 3 vom P-Typ und die Ladungsspeicherschicht 2 vom N-Typ durchdringen, und eine Gateverdrahtung 10 ist darin über den Gateisolationsfilm 6 vorgesehen. Die Gateverdrahtung 10 ist mit der Emitterelektrode 9 verbunden. Diese Konfiguration schafft einen Effekt zum Unterdrücken der Oszillation im Fall eines Kurzschlusses oder dergleichen.
  • Eine Schicht 11 vom P-Typ ist auf der Driftschicht 1 vom N–-Typ in einem PN-Übergangsbereich vorgesehen. Eine Gateverdrahtung 13 ist auf der Schicht 11 vom P-Typ über einen Isolationsfilm 12 vorgesehen. Die Gateverdrahtung 13 ist auf einem äußeren Umfang des Transistorbereichs angeordnet und mit der Gateelektrode 7 verbunden. Eine Schicht 14 vom N-Typ ist auf der Schicht 11 vom P-Typ vorgesehen und eine Schicht 15 vom P-Typ ist zwischen der Schicht 14 vom N-Typ und der Emitterelektrode 9 vorgesehen. Die Schicht 14 vom N-Typ ist mit der Emitterelektrode 9 über die Schicht 15 vom P-Typ verbunden. Diese Konfiguration arbeitet nicht als MOS-Transistor und entzieht zusätzliche Ladungsträger (Löcher) während des Ausschaltvorgangs. Eine Grenze zwischen dem aktiven Bereich und dem Abschlussbereich ist an einer äußeren Kante der Schicht 11 vom P-Typ angeordnet.
  • Im Abschlussbereich ist eine Schicht 16 vom P-Typ auf einem Teil der Driftschicht 1 vom N–-Typ vorgesehen. Diese Schicht 16 vom P-Typ ist ein Schutzring zum Erhöhen der Stehspannung. Die Konzentration, die Tiefe und die Anzahl oder dergleichen der Schichten 16 vom P-Typ sind gemäß der aufrechterhaltenen Stehspannung ausgelegt. Ein Oberflächenschutzfilm 17 bedeckt die Emitterelektrode 9 in einem Teil des Transistorbereichs, des PN-Übergangsbereichs und des Abschlussbereichs.
  • Im Transistorbereich und im PN-Übergangsbereich ist eine Pufferschicht 18 vom N-Typ unter der Driftschicht 1 vom N–-Typ vorgesehen und eine Kollektorschicht 19 vom P-Typ ist darunter vorgesehen. Im Abschlussbereich ist die Pufferschicht 20 vom N-Typ unter der Driftschicht 1 vom N–-Typ vorgesehen. Eine Kollektorelektrode 21 ist direkt mit der Kollektorschicht 19 vom P-Typ und der Pufferschicht 20 vom N-Typ verbunden.
  • 4 ist ein Diagramm, das Störstellenkonzentrationsverteilungen entlang C-C' und D-D' in 3 darstellt. In der vorliegenden Ausführungsform sind die Pufferschichten 18 und 20 vom N-Typ mittels Störstelleninjektion tief ausgebildet. Für einen Vergleich ist auch ein Fall gezeigt, in dem die Pufferschichten 18 und 20 vom N-Typ flach ausgebildet sind. Die Störstellenkonzentration der Pufferschicht 20 vom N-Typ nimmt mit abnehmendem Abstand von der Kollektorelektrode 21 ab. Da in der vorliegenden Ausführungsform die Pufferschicht 20 vom N-Typ tief ausgebildet ist, ist die Störstellenkonzentration der Pufferschicht 20 vom N-Typ in der Nähe einer Grenzfläche mit der Kollektorelektrode 21 ausreichend klein. Daher bildet die Pufferschicht 20 vom N-Typ keinen ohmschen Kontakt mit der Kollektorelektrode 21.
  • Als nächstes werden Effekte der Ausführungsform 1 im Vergleich zu Vergleichsbeispielen 1 bis 3 beschrieben. Vergleichsbeispiele 1 und 2 sind von der Ausführungsform 1 insofern verschieden, als eine Kollektorschicht vom P-Typ im Abschlussbereich vorgesehen ist, und das Vergleichsbeispiel 1 ist weiter von der Ausführungsform 1 insofern verschieden, als weder die Schicht 14 vom N-Typ noch die Schicht 15 vom P-Typ im PN-Übergangsbereich vorgesehen ist. Das Vergleichsbeispiel 3 ist insofern von der Ausführungsform 1 verschieden, als die Pufferschicht 20 vom N-Typ flach ausgebildet ist und einen ohmschen Kontakt mit der Kollektorelektrode 21 bildet.
  • In den Fällen der Vergleichsbeispiele 1 und 2, in denen die Kollektorschicht vom P-Typ im Abschlussbereich vorgesehen ist, nimmt eine Ladungsträgerkonzentration auf der Emitterseite während des Ausschaltvorgangs an der Grenze zwischen dem aktiven Bereich und dem Abschlussbereich nicht ab und die elektrische Feldstärke nimmt zu. Eine Stromdichte auf der Emitterseite nimmt durch beschleunigte Stoßionisation zu. Folglich steigt die Temperatur lokal an, was eine thermische Zerstörung verursacht, und die Stromunterbrechungsfähigkeit verschlechtert sich dadurch.
  • Dagegen ist in der Ausführungsform 1 oder im Vergleichsbeispiel 3 die Kollektorschicht vom P-Typ im Abschlussbereich weggelassen und die Pufferschicht 20 vom N-Typ ist direkt mit der Kollektorelektrode 21 kontaktiert. Dies verringert die Möglichkeit einer Ladungsträgererzeugung in der Kollektorstruktur im Abschlussbereich während des Ausschaltvorgangs des IGBT und beschleunigt dadurch die Verarmung von der Schicht 11 vom P-Typ zur Kollektorseite, was verursacht, dass sich die elektrische Feldstärke verschlechtert. Folglich kann die Stromunterbrechungsfähigkeit während des Ausschaltvorgangs des IGBT verbessert werden.
  • 5 ist ein Diagramm, das eine Schaltung darstellt, die für ein Experiment verwendet wird, um Ausschalteigenschaften zu bewerten. 6 ist ein Diagramm, das Bewertungsergebnisse der Ausschalteigenschaften unter Verwendung der Schaltung in 5 darstellt. Das Experiment verwendet eine Vorrichtung mit einer IGBT-Struktur mit einer Stehspannung von 4500 V. Eine Spannung Vcc ist 3400 V, eine Induktivität Ls ist 2,47 μH und eine Temperatur Tj ist 423 K. Durch Erhöhen einer Stromdichte Jc von 56 A/cm2 auf 1,5-mal, 2,0-mal davon wurden Bewertungen durchgeführt, bis die Vorrichtung zerstört wurde. 7 ist ein Diagramm, das die Bewertungsergebnisse der Ausschalteigenschaften unter Verwendung der Schaltung von 5 darstellt. Das Experiment verwendet eine Vorrichtung mit einer IGBT-Struktur mit einer Stehspannung von 4500 V. Eine Spannung Vcc ist 3400 V, eine Induktivität Ls ist 2,47 μH, eine Temperatur Tj ist 398 K und eine Stromdichte Jc ist 56 A/cm2. Da in der Ausführungsform 1 ein Stromstoßphänomen verschwand, nahm ein Abschaltverlust um 12% ab. Als der IGBT einschaltete, wurde die Konzentration von Löchern im PN-Übergangsbereich vom Kollektor im Abschlussbereich unterdrückt und daher wurde die Bewegung der Ladungsträger zum Zeitpunkt des Ausschaltens abgeschwächt.
  • 8 ist ein Diagramm, das eine Schaltung darstellt, die für ein Experiment zum Bewerten von Stehspannungseigenschaften verwendet wird. 9 ist ein Diagramm, das Bewertungsergebnisse der Stehspannungseigenschaften unter Verwendung der Schaltung in 8 darstellt. Das Experiment verwendet eine Vorrichtung mit einer IGBT-Struktur mit einer Stehspannung von 4500 V. Eine Gatespannung VGE ist 0 V, eine Temperatur Tj ist 398 K und ein Wechselspannungsmodus wird verwendet. In der Ausführungsform 1 nahm der Kriechstrom um 55% im Vergleich zum Vergleichsbeispiel 1 ab. Dies liegt daran, dass die Pufferschicht 20 vom N-Typ im Abschlussbereich die Löcherinjektion von der Kollektorseite während des Ausschaltvorgangs des IGBT unterdrückte.
  • 10 ist ein Diagramm, das die Konzentrationsabhängigkeit der P-Kollektorschicht von einer Ausschaltunterbrechungsfähigkeit des IGBT darstellt. Eine Versorgungsspannung Vcc ist 3400 V, eine Gatespannung VG ist ±15 V und eine Temperatur ist 423 K. Die Durchlassspannung und die Ausschaltunterbrechungsfähigkeit des IGBT hängen von der Konzentration der Kollektorschicht 19 vom P-Typ ab. Dagegen kann in der Ausführungsform 1, selbst wenn sich die Konzentration der Kollektorschicht 19 vom P-Typ ändert, die Unterbrechungsfähigkeit zum Zeitpunkt des Ausschaltens hoch gehalten werden. 11 ist ein Diagramm, das einen sicheren Betriebsbereich zum Zeitpunkt der Ausschaltunterbrechung des IGBT darstellt. Die Temperatur ist 423 K. Die Ausführungsform 1 kann auch einen sicheren Betriebsbereich zum Zeitpunkt der Ausschaltunterbrechung erweitern.
  • Ferner bildet in der vorliegenden Ausführungsform die Pufferschicht 20 vom N-Typ keinen ohmschen Kontakt mit der Kollektorelektrode 21. Wenn eine Sperrstehspannung an den IGBT angelegt wird (Emitter: hohes Potential, Kollektor: niedriges Potential), verhindert dies die Bildung einer Durchlassvorspannungsdiode zwischen der Basisschicht 3 vom P-Typ des aktiven Bereichs und der Pufferschicht 20 vom N-Typ des Abschlussbereichs. Folglich verbessert sich die Sperrspannungstoleranz des IGBT und ein Kriechstrom im Sperrstehspannungsmodus kann unterdrückt werden.
  • 12 ist ein Diagramm, das eine Schaltung darstellt, die für ein Experiment verwendet wird, um Sperrstehspannungseigenschaften zu bewerten. 13 ist ein Diagramm, das Bewertungsergebnisse der Sperrstehspannungseigenschaften unter Verwendung der Schaltung in 12 darstellt. Das Experiment verwendet eine Vorrichtung mit einer IGBT-Struktur mit einer Stehspannung von 4500 V. Eine Spannung Vcc ist –100 V, eine Gatespannung VGE ist 0 V, eine Temperatur Tj ist 298 K und ein Wechselspannungsmodus wird verwendet. In der Ausführungsform 1, in der die Pufferschicht 20 vom N-Typ keinen ohmschen Kontakt mit der Kollektorelektrode 21 bildet, verringerte sich der Kriechstrom auf 10% oder darunter im Vergleich zum Vergleichsbeispiel 3, bei dem ein ohmscher Kontakt gebildet wird. Dies liegt daran, dass, wenn eine Sperrstehspannung an den IGBT angelegt wird, verhindert wird, dass eine Durchlassvorspannungsdiode zwischen der Basisschicht 3 vom P-Typ und der Pufferschicht 20 vom N-Typ gebildet wird, die Sperrspannungstoleranz des IGBT sich verbessert und ein Kriechstrom im Sperrstehspannungsmodus unterdrückt wird.
  • Ferner sieht die Ausführungsform 1 die Schicht 14 vom N-Typ und die Schicht 15 vom P-Typ im PN-Übergangsbereich vor. Diese Widerstandskomponente macht es möglich, hohe lokale elektrische Felder zu unterdrücken und ein Ionenstoßphänomen zu unterdrücken, das durch eine hohe elektrische Feldstärke verursacht wird. Folglich ist es möglich, einen lokalen Temperaturanstieg zu unterdrücken eine Stromunterbrechungsfähigkeit während des Ausschaltvorgangs des IGBT zu verbessern.
  • 14 ist ein Diagramm, das einen Vergleich einer Stromunterbrechungsfähigkeit Jc (Unterbrechung) zwischen den Vergleichsbeispielen 1 und 2 und der Ausführungsform 1 darstellt. Wie aus diesem Diagramm offensichtlich ist, ist die Stromunterbrechungsfähigkeit im Vergleichsbeispiel 2, in dem die Schicht 14 vom N-Typ und die Schicht 15 vom P-Typ im PN-Übergangsbereich vorgesehen sind, zweimal jene im Vergleichsbeispiel 1, in dem die Schicht 14 vom N-Typ und die Schicht 15 vom P-Typ nicht vorgesehen sind. Ferner ist die Stromunterbrechungsfähigkeit in der Ausführungsform 1 3,5-mal jene im Vergleichsbeispiel 1.
  • 15 ist ein Diagramm, das einen zulässigen Bereich von Widerstandswerten darstellt, in die Einflüsse der Schicht 14 vom N-Typ und der Schicht 15 vom P-Typ im PN-Übergangsbereich umgesetzt werden. Die vertikale Achse zeigt Werte, die durch Standardisieren einer maximalen Stromdichte Jc (Unterbrechung) erhalten werden, die durch eine Vorrichtung ohne Zerstörung zum Zeitpunkt des Ausschaltens unterbrechbar ist, in Bezug auf einen Wert Jc (Unterbrechung)' im Vergleichsbeispiel 1. In Anbetracht dessen, dass das Vergleichsbeispiel 1 nur eine Stromunterbrechungsfähigkeit mit einer normierten Stromdichte besitzt und zweimal oder mehr der normierten Stromdichte als Stromunterbrechungsfähigkeit garantiert werden muss, muss der Wert der vertikalen Achse 2,0 oder mehr sein. Folglich muss der Widerstandswert im PN-Übergangsbereich auf 300 Ω oder mehr gesetzt werden.
  • 16 ist eine Querschnittsansicht, die ein Modifikationsbeispiel 1 der Halbleitervorrichtung gemäß der Ausführungsform 1 der vorliegenden Erfindung darstellt. Das Modifikationsbeispiel 1 ist von der Ausführungsform 1 insofern verschieden, als keine Schicht 15 vom P-Typ vorhanden ist. In diesem Fall kann die Widerstandskomponente der Schicht 14 vom N-Typ ein hohes lokales elektrisches Feld im PN-Übergangsbereich unterdrücken und ein Ionenstoßphänomen unterdrücken, das durch eine hohe elektrische Feldstärke verursacht wird. Folglich ist es möglich, einen lokalen Temperaturanstieg zu unterdrücken und eine Stromunterbrechungsfähigkeit während des Ausschaltvorgangs des IGBT zu verbessern.
  • 17 ist eine Querschnittsansicht, die ein Modifikationsbeispiel 2 der Halbleitervorrichtung gemäß der Ausführungsform 1 der vorliegenden Erfindung darstellt. Das Modifikationsbeispiel 2 ist insofern von der Ausführungsform 1 verschieden, als weder eine Schicht 14 vom N-Typ noch eine Schicht 15 vom P-Typ vorhanden ist und die Schicht 11 vom P-Typ keinen Kontakt mit der Emitterelektrode 9 aufweist. Folglich werden Ladungsträger weniger wahrscheinlich im Abschlussbereich erzeugt, wenn sich der IGBT in einem EIN-Zustand befindet, und die Ladungsträgerkonzentration auf der Emitterseite nimmt zum Zeitpunkt des Ausschaltens ab. Ferner beschleunigt die Abschwächung des elektrischen Feldes an der Grenze zwischen dem PN-Übergangsbereich und dem Abschlussbereich die Verarmung in Richtung der Kollektorseite, unterdrückt eine thermische Zerstörung durch einen lokalen Temperaturanstieg und kann eine Erhöhung der Stromdichte im PN-Übergangsbereich unterdrücken. Ferner verursacht die Erweiterung eines Stromflusspfades im PN-Übergangsbereich, dass die Widerstandskomponente zunimmt. Dies macht es möglich, ein hohes elektrisches Feld im PN-Übergangsbereich zu unterdrücken und ein Ionenstoßphänomen, das durch eine hohe elektrische Feldstärke verursacht wird, zu unterdrücken. Folglich ist es möglich, einen lokalen Temperaturanstieg zu unterdrücken und eine Stromunterbrechungsfähigkeit während des Ausschaltvorgangs des IGBT zu verbessern.
  • In der vorliegenden Ausführungsform ist zu beachten, dass die Grenze zwischen der Pufferschicht 18 vom N-Typ und der Pufferschicht 20 vom N-Typ an der Grenze zwischen dem PN-Übergangsbereich und dem Abschlussbereich angeordnet ist. Ohne dadurch begrenzt zu sein, kann jedoch die Grenze innerhalb des PN-Übergangsbereichs, an der Grenze zwischen dem aktiven Bereich und dem PN-Übergangsbereich oder innerhalb des Abschlussbereichs angeordnet sein.
  • 18 ist ein Diagramm, das eine Beziehung zwischen einer Grenzposition der Pufferschicht vom N-Typ und Ausschalteigenschaften darstellt. 19 ist ein Diagramm, das eine Beziehung zwischen einer Grenzposition der Pufferschicht vom N-Typ und den Durchlassspannungseigenschaften darstellt. Die vertikale Achse in 18 zeigt Werte, die durch Standardisieren einer maximalen Stromdichte Jc (Unterbrechung) erhalten werden, die durch die Vorrichtung ohne Zerstörung zum Zeitpunkt des Ausschaltens unterbrechbar ist, in Bezug auf den Wert Jc (Unterbrechung)' im Vergleichsbeispiel 1. Die vertikale Achse in 19 zeigt Werte, die durch Standardisieren einer Durchlassspannung VCE (Sät.) erhalten werden, in Bezug auf den Wert VCE (Sät.)' im Vergleichsbeispiel 1. Auf der horizontalen Achse wird angenommen, dass die Grenze zwischen dem PN-Übergangsbereich und dem Abschlussbereich der Ursprung 0 ist, das Chipende +1 ist und das Chipzentrum –1 ist. Das Verbessern der Ausschaltunterbrechungsfähigkeit ohne negative Beeinflussung des EIN-Zustandes des IGBT erfordert, dass die Grenzposition auf –0,05 oder mehr festgelegt wird. Diese Position ist eine Außenkante des äußersten Umfangsgrabengates im Transistorbereich.
  • Ausführungsform 2
  • 20 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß der Ausführungsform 2 der vorliegenden Erfindung darstellt. Im Transistorbereich und im Abschlussbereich ist eine Pufferschicht 22 vom N-Typ unter der Driftschicht 1 vom N–-Typ vorgesehen. Im Transistorbereich und im PN-Übergangsbereich ist eine Kollektorschicht 23 vom P-Typ unter der Pufferschicht 22 vom N-Typ vorgesehen. Im Abschlussbereich ist eine Kollektorschicht 24 vom p-Typ unter der Pufferschicht 22 vom N-Typ vorgesehen. Die Kollektorelektrode 21 ist mit den Kollektorschichten 23 und 24 vom P-Typ verbunden. Der Rest der Konfiguration ist dieselbe wie jene der Ausführungsform 1.
  • 21 ist ein Diagramm, das Störstellenkonzentrationsverteilungen entlang E-E' und F-F' in 20 darstellt. Eine Spitzenstörstellenkonzentration der Kollektorschicht 24 vom P-Typ ist höher als jene der Driftschicht 1 vom N–-Typ und niedriger als jene der Pufferschicht 22 vom N-Typ. Die Kollektorschicht 24 vom P-Typ bildet keinen ohmschen Kontakt mit der Kollektorelektrode 21.
  • Als nächstes werden Effekte der Ausführungsform 2 beschrieben. Wenn in der Ausführungsform 2 eine Sperrstehspannung an den IGBT angelegt wird (Emitter: hohes Potential, Kollektor: niedriges Potential), bilden die Kollektorschicht 24 vom P-Typ und die Pufferschicht 22 vom N-Typ einen PN-Übergang, wodurch sie eine Sperrstehspannung aufweisen, die Sperrspannungstoleranz des IGBT verbessern und den Kriechstrom in einem Sperrstehspannungsmodus unterdrücken können.
  • In der Ausführungsform 2 ist ferner die Spitzenstörstellenkonzentration der Kollektorschicht 24 vom P-Typ höher als jene der Driftschicht 1 vom N–-Typ und niedriger als jene der Pufferschicht 22 vom N-Typ. Da dies verhindert, dass Löcher von der Kollektorseite im Abschlussbereich injiziert werden, wenn sich der IGBT in einem EIN-Zustand befindet, ist es möglich, eine Erhöhung der Ladungsträgerkonzentration des Abschlussbereichs zu unterdrücken. Folglich ist es möglich, einen lokalen Temperaturanstieg zu unterdrücken und die Stromunterbrechungsfähigkeit während des Ausschaltvorgangs des IGBT zu verbessern.
  • 22 ist eine Querschnittsansicht, die ein Modifikationsbeispiel 1 der Halbleitervorrichtung gemäß der Ausführungsform 2 der vorliegenden Erfindung darstellt. Es unterscheidet sich von der Ausführungsform 2 insofern, als keine Schicht 15 vom P-Typ vorhanden ist. In diesem Fall kann die Widerstandskomponente der Schicht 14 vom N-Typ ein hohes lokales elektrisches Feld im PN-Übergangsbereich unterdrücken und kann ein Ionenstoßphänomen, das durch die hohe elektrische Feldstärke verursacht wird, unterdrücken. Folglich ist es möglich, einen lokalen Temperaturanstieg zu unterdrücken und die Stromunterbrechungsfähigkeit während des Ausschaltvorgangs des IGBT zu verbessern.
  • 23 ist eine Querschnittsansicht, die ein Modifikationsbeispiel 2 der Halbleitervorrichtung gemäß der Ausführungsform 2 der vorliegenden Erfindung darstellt. Es unterscheidet sich von der Ausführungsform 2 insofern, als weder eine Schicht 14 vom N-Typ noch eine Schicht 15 vom P-Typ vorhanden ist und kein Kontakt zwischen der Schicht 11 vom P-Typ und der Emitterelektrode 9 besteht. Folglich werden Ladungsträger weniger wahrscheinlich im Abschlussbereich erzeugt, wenn sich der IGBT in einem EIN-Zustand befindet, und die Ladungsträgerkonzentration auf der Emitterseite nimmt zum Zeitpunkt des Ausschaltens ab. Ferner beschleunigt die Abschwächung des elektrischen Feldes an der Grenze zwischen dem PN-Übergangsbereich und dem Abschlussbereich die Verarmung in Richtung der Kollektorseite, unterdrückt eine thermische Zerstörung durch einen lokalen Temperaturanstieg und kann eine Erhöhung der Stromdichte im PN-Übergangsbereich unterdrücken. Ferner verursacht das Erweitern eines Stromflusspfades im PN-Übergangsbereich, dass die Widerstandskomponente zunimmt. Dies macht es möglich, ein hohes lokales elektrisches Feld im PN-Übergangsbereich zu unterdrücken und ein Ionenstoßphänomen, das durch eine hohe elektrische Feldstärke verursacht wird, zu unterdrücken. Folglich ist es möglich, einen lokalen Temperaturanstieg zu unterdrücken und eine Stromunterbrechungsfähigkeit während des Ausschaltvorgangs des IGBT zu verbessern.
  • Die obige Ausführungsform hat die Halbleitervorrichtung mit einer hohen Stehspannung von 4500 V beschrieben, aber die obigen Effekte können ungeachtet der Stehspannung erhalten werden. Ferner wurde ein Fall in der obigen Ausführungsform beschrieben, in dem der IGBT im Transistorbereich eine Grabengatestruktur aufweist, aber die obigen Effekte können auch im Fall einer flachen Gatestruktur erhalten werden. Ferner wurde ein Fall beschrieben, in dem ein Schutzring, der aus der Schicht 16 vom P-Typ besteht, im Abschlussbereich ausgebildet ist, aber die obigen Effekte können auch in anderen Strukturen erhalten werden, die eine Stehspannung aufrechterhalten.
  • Ferner ist die Halbleitervorrichtung gemäß der obigen Ausführungsform nicht auf eine begrenzt, die aus Silizium ausgebildet ist, und eine, die aus einem Halbleiter mit breiter Bandlücke mit einer größeren Bandlücke als Silizium ausgebildet ist, kann auch die Effekte gemäß der vorliegenden Ausführungsform erhalten. Beispiele des Halbleiters mit breiter Bandlücke umfassen Siliziumcarbid, ein Material auf Nitridgalliumbasis oder Diamant. Da die aus einem solchen Halbleiter mit breiter Bandlücke ausgebildete Halbleitervorrichtung eine hohe Stehspannung und eine hohe zulässige Stromdichte aufweist, kann die Größe der Vorrichtung verringert werden. Die Verwendung dieser kleinen Halbleitervorrichtung kann auch die Größe eines Halbleitermoduls, das diese Vorrichtung enthält, verringern. Da die Halbleitervorrichtung eine hohe Wärmebeständigkeit aufweist, ist es ferner möglich, die Größe der Kühlrippen eines Kühlkörpers zu verringern und einen Wasserkühlabschnitt durch einen Luftkühlabschnitt zu ersetzen und dadurch weiter die Größe des Halbleitermoduls zu verringern. Da die Halbleitervorrichtung weniger Leistungsverlust aufweist und eine hohe Effizienz bereitstellt, ist es ferner möglich, die Effizienz des Halbleitermoduls zu verbessern.
  • Bezugszeichenliste
    • 1
    Driftschicht vom N–-Typ
    7
    Gateelektrode
    9
    Emitterelektrode
    11
    Schicht vom P-Typ (erste Schicht vom P-Typ)
    12
    Isolationsfilm
    13
    Gateverdrahtung
    14
    Schicht vom N-Typ
    15
    Schicht vom P-Typ (zweite Schicht vom P-Typ)
    18
    Pufferschicht vom N-Typ (erste Pufferschicht vom N-Typ)
    19
    Kollektorschicht vom P-Typ
    20
    Pufferschicht vom N-Typ (zweite Pufferschicht vom N-Typ)
    21
    Kollektorelektrode
    22
    Pufferschicht vom N-Typ
    23
    Kollektorschicht vom P-Typ (erste Kollektorschicht vom P-Typ)
    24
    Kollektorschicht vom P-Typ (zweite Kollektorschicht vom P-Typ)

Claims (4)

  1. Halbleitervorrichtung, die umfasst: einen Transistorbereich, in dem ein Bipolartransistor mit isoliertem Gate mit einer Gateelektrode (7) und einer Emitterelektrode (9) vorgesehen ist; und einen Abschlussbereich, der um den Transistorbereich angeordnet ist, wobei eine erste Pufferschicht (18) vom N-Typ unter einer Driftschicht (1) vom N-Typ im Transistorbereich vorgesehen ist, eine Kollektorschicht (19) vom P-Typ unter der ersten Pufferschicht (18) vom N-Typ vorgesehen ist, eine zweite Pufferschicht (20) vom N-Typ unter der Driftschicht (1) vom N-Typ im Abschlussbereich vorgesehen ist, eine Kollektorelektrode (21) direkt mit der Kollektorschicht (19) vom P-Typ und der zweiten Pufferschicht (20) vom N-Typ verbunden ist, eine Störstellenkonzentration der zweiten Pufferschicht (20) vom N-Typ mit abnehmendem Abstand von der Kollektorelektrode (21) abnimmt, und die zweite Pufferschicht (20) vom N-Typ keinen ohmschen Kontakt mit der Kollektorelektrode (21) bildet, gekennzeichnet durch einen PN-Übergangsbereich, der zwischen dem Transistorbereich und dem Abschlussbereich angeordnet ist, wobei eine erste Schicht (11) vom P-Typ auf der Driftschicht (1) vom N-Typ im PN-Übergangsbereich vorgesehen ist, eine Gateverdrahtung (13) auf der ersten Schicht (11) vom P-Typ über einen Isolationsfilm (12) vorgesehen ist, und die Gateverdrahtung (13) mit der Gateelektrode (7) verbunden ist.
  2. Halbleitervorrichtung, die Folgendes umfasst: einen Transistorbereich, in dem ein Bipolartransistor mit isoliertem Gate mit einer Gateelektrode (7) und einer Emitterelektrode (9) vorgesehen ist; und ein Abschlussbereich, der um den Transistorbereich angeordnet ist, wobei eine Pufferschicht (22) vom N-Typ unter einer Driftschicht (1) vom N-Typ im Transistorbereich und im Abschlussbereich vorgesehen ist, eine erste Kollektorschicht (23) vom P-Typ unter der Pufferschicht (22) vom N-Typ im Transistorbereich vorgesehen ist, eine zweite Kollektorschicht (24) vom P-Typ unter der Pufferschicht (22) vom N-Typ im Abschlussbereich vorgesehen ist, eine Kollektorelektrode (21) mit der ersten und der zweiten Kollektorschicht (23, 24) vom P-Typ verbunden ist, und eine Spitzenstörstellenkonzentration der zweiten Kollektorschicht (24) vom P-Typ höher ist als eine Spitzenstörstellenkonzentration der Driftschicht (1) vom N-Typ und niedriger als eine Spitzenstörstellenkonzentration der Pufferschicht (22) vom N-Typ, gekennzeichnet durch einen PN-Übergangsbereich, der zwischen dem Transistorbereich und dem Abschlussbereich angeordnet ist, wobei eine erste Schicht (11) vom P-Typ auf der Driftschicht (1) vom N-Typ im PN-Übergangsbereich vorgesehen ist, eine Gateverdrahtung (13) auf der ersten Schicht (11) vom P-Typ über einen Isolationsfilm (12) vorgesehen ist, und die Gateverdrahtung (13) mit der Gateelektrode (7) verbunden ist.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei eine Schicht (14) vom N-Typ auf der ersten Schicht (11) vom P-Typ vorgesehen ist, und die Schicht vom N-Typ mit der Emitterelektrode (9) verbunden ist.
  4. Halbleitervorrichtung nach Anspruch 3, wobei eine zweite Schicht (15) vom P-Typ zwischen der Schicht (14) vom N-Typ und der Emitterelektrode (9) vorgesehen ist.
DE112011105411.4T 2011-07-05 2011-07-05 Halbleitervorrichtung Active DE112011105411B4 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2011/065374 WO2013005304A1 (ja) 2011-07-05 2011-07-05 半導体装置

Publications (2)

Publication Number Publication Date
DE112011105411T5 DE112011105411T5 (de) 2014-04-10
DE112011105411B4 true DE112011105411B4 (de) 2017-12-14

Family

ID=47436677

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112011105411.4T Active DE112011105411B4 (de) 2011-07-05 2011-07-05 Halbleitervorrichtung

Country Status (6)

Country Link
US (2) US9041051B2 (de)
JP (1) JP5708803B2 (de)
KR (1) KR101534106B1 (de)
CN (1) CN103650147B (de)
DE (1) DE112011105411B4 (de)
WO (1) WO2013005304A1 (de)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112011103506T5 (de) * 2011-11-17 2014-11-06 Fuji Electric Co., Ltd Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung
JP5644793B2 (ja) * 2012-03-02 2014-12-24 株式会社デンソー 半導体装置
WO2013132568A1 (ja) 2012-03-05 2013-09-12 三菱電機株式会社 半導体装置
JP5830669B2 (ja) * 2013-05-29 2015-12-09 パナソニックＩｐマネジメント株式会社 半導体装置
WO2014199465A1 (ja) * 2013-06-12 2014-12-18 三菱電機株式会社 半導体装置
US20150147850A1 (en) * 2013-11-25 2015-05-28 Infineon Technologies Ag Methods for processing a semiconductor workpiece
EP3075011B1 (de) * 2013-11-29 2018-02-28 ABB Schweiz AG Bipolarer transistor mit isoliertem gate
KR101917485B1 (ko) * 2014-01-29 2018-11-09 미쓰비시덴키 가부시키가이샤 전력용 반도체 장치
KR101917486B1 (ko) * 2014-01-29 2018-11-09 미쓰비시덴키 가부시키가이샤 전력용 반도체 장치
US9775029B2 (en) 2014-08-22 2017-09-26 Visa International Service Association Embedding cloud-based functionalities in a communication device
JP2016100455A (ja) * 2014-11-21 2016-05-30 三菱電機株式会社 半導体装置及びその製造方法
JP6289683B2 (ja) * 2015-01-27 2018-03-07 三菱電機株式会社 半導体装置
US10355082B2 (en) 2015-08-19 2019-07-16 Mitsubishi Electronic Corporation Semiconductor device including active and dummy cell regions
JP6278048B2 (ja) * 2016-02-19 2018-02-14 トヨタ自動車株式会社 半導体装置
CN105679667A (zh) * 2016-03-09 2016-06-15 上海道之科技有限公司 一种沟槽igbt器件的终端结构制造方法
JP6565814B2 (ja) 2016-07-21 2019-08-28 株式会社デンソー 半導体装置
JP6565815B2 (ja) 2016-07-21 2019-08-28 株式会社デンソー 半導体装置
JP6784148B2 (ja) * 2016-11-10 2020-11-11 三菱電機株式会社 半導体装置、絶縁ゲート型バイポーラトランジスタ、絶縁ゲート型バイポーラトランジスタの製造方法
JP6820738B2 (ja) 2016-12-27 2021-01-27 三菱電機株式会社 半導体装置、電力変換装置および半導体装置の製造方法
JP6624101B2 (ja) 2017-02-03 2019-12-25 株式会社デンソー 半導体装置
JP6804379B2 (ja) * 2017-04-24 2020-12-23 三菱電機株式会社 半導体装置
CN109524396B (zh) * 2017-09-20 2023-05-12 株式会社东芝 半导体装置
JP6964566B2 (ja) 2018-08-17 2021-11-10 三菱電機株式会社 半導体装置およびその製造方法
CN111370464A (zh) * 2018-12-26 2020-07-03 深圳尚阳通科技有限公司 沟槽栅功率器件及其制造方法
JP7233256B2 (ja) * 2019-03-12 2023-03-06 三菱電機株式会社 半導体装置及び半導体装置の製造方法
CN111682062A (zh) * 2020-06-24 2020-09-18 全球能源互联网研究院有限公司 一种igbt器件的背面结构及其制备方法、igbt器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10330571A1 (de) * 2003-07-07 2005-02-17 Infineon Technologies Ag Vertikales Leistungshalbleiterbauelement
DE102008008152A1 (de) * 2007-07-10 2009-01-15 Mitsubishi Electric Corp. Leistungshalbleitervorrichtung und Herstellungsverfahren derselben
DE102009029692A1 (de) * 2008-09-30 2010-04-08 Infineon Technologies Austria Ag Robustes Leistungshalbleiterbauelement
US20100224907A1 (en) * 2007-11-07 2010-09-09 Masafumi Hara Semiconductor device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01276769A (ja) 1988-04-28 1989-11-07 Fujitsu Ltd 絶縁ゲート型半導体装置
JPH02230774A (ja) 1989-03-03 1990-09-13 Fujitsu Ltd 絶縁ゲート型半導体装置
JPH08227999A (ja) * 1994-12-21 1996-09-03 Mitsubishi Electric Corp 絶縁ゲート型バイポーラトランジスタ及びその製造方法並びに半導体集積回路及びその製造方法
JP5261927B2 (ja) * 2006-12-11 2013-08-14 パナソニック株式会社 半導体装置
JP5332175B2 (ja) 2007-10-24 2013-11-06 富士電機株式会社 制御回路を備える半導体装置
JP5272410B2 (ja) * 2008-01-11 2013-08-28 富士電機株式会社 半導体装置およびその製造方法
JP2009176772A (ja) * 2008-01-21 2009-08-06 Denso Corp 半導体装置
JP2010135526A (ja) 2008-12-04 2010-06-17 Toyota Central R&D Labs Inc 半導体装置
JP2010283132A (ja) * 2009-06-04 2010-12-16 Mitsubishi Electric Corp 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10330571A1 (de) * 2003-07-07 2005-02-17 Infineon Technologies Ag Vertikales Leistungshalbleiterbauelement
DE102008008152A1 (de) * 2007-07-10 2009-01-15 Mitsubishi Electric Corp. Leistungshalbleitervorrichtung und Herstellungsverfahren derselben
US20100224907A1 (en) * 2007-11-07 2010-09-09 Masafumi Hara Semiconductor device
DE102009029692A1 (de) * 2008-09-30 2010-04-08 Infineon Technologies Austria Ag Robustes Leistungshalbleiterbauelement

Also Published As

Publication number Publication date
CN103650147B (zh) 2016-07-06
US9041051B2 (en) 2015-05-26
KR101534106B1 (ko) 2015-07-06
US20140197451A1 (en) 2014-07-17
CN103650147A (zh) 2014-03-19
US9640643B2 (en) 2017-05-02
JPWO2013005304A1 (ja) 2015-02-23
KR20140031982A (ko) 2014-03-13
WO2013005304A1 (ja) 2013-01-10
JP5708803B2 (ja) 2015-04-30
DE112011105411T5 (de) 2014-04-10
US20150243772A1 (en) 2015-08-27

Similar Documents

Publication Publication Date Title
DE112011105411B4 (de) Halbleitervorrichtung
DE102009021021B4 (de) Bauelement mit verringerter freier Ladungsträger-Lebensdauer
DE102010021128B4 (de) Leistungshalbleitervorrichtung
DE102016118499B4 (de) Halbleiterbauelemente und Verfahren zum Bilden eines Halbleiterbauelements
DE112013007163T5 (de) Halbleitervorrichtung
DE102012201950B4 (de) Halbleitervorrichtung
DE102014110681B4 (de) Rückwärts leitender igbt und herstellungsverfahren dafür
US20160111419A1 (en) Semiconductor device
DE102017201147A1 (de) Halbleitervorrichtung
DE102014223793A1 (de) Halbleitervorrichtung
DE102011083230B4 (de) Halbleitervorrichtungen
DE112014006296T5 (de) Leistungshalbleitervorrichtung
DE112013001487T5 (de) Halbleitervorrichtung
DE112014006289T5 (de) Leistungshalbleitervorrichtung
DE112014006692B4 (de) Halbleiteranordnung
DE102007030804A1 (de) Halbleitervorrichtung
DE112013007439B4 (de) Halbleiteranordnung
DE112013002031T5 (de) Halbleitervorrichtung und Halbleitervorrichtungsherstellungsverfahren
DE102014202856A1 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE102017219159A1 (de) Halbleitervorrichtung und Fertigungsverfahren dafür
EP1131852B1 (de) Halbleiterbauelement mit dielektrischen oder halbisolierenden abschirmstrukturen
DE102017210255A1 (de) Leistungshalbleiterbauelement
DE112021002169T5 (de) Halbleitervorrichtung
DE102021120992A1 (de) Halbleitervorrichtung
DE112015006006T5 (de) Halbleitervorrichtung und verfahren zum herstellen dieser

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R082 Change of representative

Representative=s name: HOEFER & PARTNER PATENTANWAELTE MBB, DE

R084 Declaration of willingness to licence
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final