DE102012201950B4 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE102012201950B4
DE102012201950B4 DE102012201950.2A DE102012201950A DE102012201950B4 DE 102012201950 B4 DE102012201950 B4 DE 102012201950B4 DE 102012201950 A DE102012201950 A DE 102012201950A DE 102012201950 B4 DE102012201950 B4 DE 102012201950B4
Authority
DE
Germany
Prior art keywords
type
region
layer
gate electrode
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102012201950.2A
Other languages
English (en)
Other versions
DE102012201950A1 (de
Inventor
Koji Sadamatsu
Ze Chen
Katsumi Nakamura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102012201950A1 publication Critical patent/DE102012201950A1/de
Application granted granted Critical
Publication of DE102012201950B4 publication Critical patent/DE102012201950B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Bipolar Transistors (AREA)

Abstract

Halbleitervorrichtung, die umfasst:einen Transistorbereich mit einem IGBT mit einer Gateelektrode (7) und einer Emitterelektrode (9);einen Abschlussbereich, der um den Transistorbereich angeordnet ist;einen Extraktionsbereich, der zwischen dem Transistor- und dem Abschlussbereich angeordnet ist und redundante Ladungsträger extrahiert,wobei eine Schicht (11) vom P-Typ auf einer Driftschicht (1) vom N-Typ im Extraktionsbereich angeordnet ist,die Schicht (11) vom P-Typ mit der Emitterelektrode (9) verbunden ist,eine Blindgateelektrode (13) über einen Isolationsfilm (12) auf der Schicht (11) vom P-Typ angeordnet ist,die Blindgateelektrode (13) mit der Gateelektrode (7) verbunden ist,die Lebensdauer der Ladungsträger im Abschlussbereich kürzer ist als die Lebensdauer der Ladungsträger im Transistorbereich und im Extraktionsbereich.

Description

  • Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung mit einem IGBT (Bipolartransistor mit isoliertem Gate) .
  • Eine Halbleitervorrichtung mit einem IGBT wird als Leistungsvorrichtung mit hoher Stehspannung (600 V oder höher) verwendet. Als solche Halbleitervorrichtung wurde eine Halbleitervorrichtung vorgeschlagen, bei der ein Extraktionsbereich zwischen einem Transistorbereich mit dem IGBT und einem Abschlussbereich, der um den Transistorbereich angeordnet ist, angeordnet ist (siehe beispielsweise die p-Schicht 4' in 1 der Druckschrift JP H06 - 21 358 A ). Durch die Konfiguration des Extraktionsbereichs können redundante Ladungsträger (Löcher) während der Ausschaltoperation extrahiert werden.
  • In der Halbleitervorrichtung gemäß der Druckschrift JP H06 - 21 358 A wird ein Gitterdefekt in den Abschlussbereich und den Extraktionsbereich eingeführt. Da die Ladungsträgerkonzentration während der Ausschaltoperation dadurch verringert werden kann, kann leicht eine Verarmung hergestellt werden, und die Feldstärke kann verringert werden. Daher kann die Stromabschaltfähigkeit während der Ausschaltoperation verbessert werden. Der hier verwendete Begriff der Stromabschaltfähigkeit bedeutet die maximale unterbrechbare Stromdichte ohne Durchbruch der Halbleitervorrichtung während der Ausschaltoperation.
  • In dem IGBT gemäß der Druckschrift US 2011 / 0 006 338 A1 ist ein Kollektorbereich offenbart, welcher in mindestens einem Bereich eines unwirksamen Bereichs ausgebildet ist, in welchem ein Isolierfilm auf einer Vorderfläche eines IGBT gebildet ist. In diesem Bereich, in welchem der Kollektorbereich nicht gebildet ist, berühren sich eine Kollektorelektrode und eine Pufferschicht. Da die Pufferschicht und der Kollektorbereich unterschiedliche Leitungsarten aufweisen, wird keine elektrische Ladung von der Kollektorelektrode in die Pufferschicht eingeführt. Daher wird das Einführen elektrischer Ladung in einen Driftbereich an einem Teil des unwirksamen Bereichs unterdrückt, wodurch eine Konzentration von elektrischen Feldern in einem Halbleitersubstrat abgeschwächt wird.
  • Der Extraktionsbereich ist in einem aktiven Bereich enthalten, in dem der Hauptstrom fließt, wenn der IGBT eingeschaltet ist. Daher besteht, wenn ein Gitterdefekt in den Extraktionsbereich eingeführt wird, ein Problem der Erhöhung der Einschaltspannung (des Einschaltwiderstandes).
  • Es ist daher eine Aufgabe der vorliegenden Erfindung, das vorstehend beschriebene Problem zu lösen und eine Halbleitervorrichtung zu schaffen, die die Einschaltspannung verringern kann, während eine Stromabschaltfähigkeit während Ausschaltoperationen verbessert wird.
  • Erfindungsgemäß wird diese Aufgabe durch eine Halbleitervorrichtung nach Anspruch 1, 3 und 4 gelöst.
  • Gemäß der vorliegenden Erfindung umfasst eine Halbleitervorrichtung: einen Transistorbereich mit einem IGBT mit einer Gateelektrode und einer Emitterelektrode; einen Abschlussbereich, der um den Transistorbereich angeordnet ist; einen Extraktionsbereich, der zwischen dem Transistor- und dem Abschlussbereich angeordnet ist und redundante Ladungsträger extrahiert, wobei eine Schicht vom P-Typ auf einer Driftschicht vom N-Typ im Extraktionsbereich angeordnet ist, die Schicht vom P-Typ mit der Emitterelektrode verbunden ist, eine Blindgateelektrode über einen Isolationsfilm auf der Schicht vom P-Typ angeordnet ist, die Blindgateelektrode mit der Gateelektrode verbunden ist und die Lebensdauer der Ladungsträger im Abschlussbereich kürzer ist als die Lebensdauer der Ladungsträger im Transistorbereich und im Extraktionsbereich.
  • Die vorliegende Erfindung macht es möglich, die Einschaltspannung zu verringern, während sie eine Stromabschaltfähigkeit während Ausschaltoperationen verbessert.
  • Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
  • Andere und weitere Aufgaben, Merkmale und Vorteile der Erfindung zeigen sich deutlicher aus der folgenden Beschreibung.
  • Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsformen der Erfindung anhand der Figuren. Von den Figuren zeigen:
    • 1 eine Draufsicht, die eine Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigt;
    • 2 eine Schnittansicht entlang der Linie A-A' in 1;
    • 3 ein Diagramm, das eine Auswertungsschaltung zeigt, als die L-Last-Ausschaltcharakteristiken des IGBT simuliert wurden;
    • 4 einen Graphen, der eine Ausschaltwellenform eines typischen IGBT zeigt, die unter Verwendung der in 3 gezeigten Schaltung simuliert wurde;
    • 5 einen Graphen, der die Tiefenrichtungsverteilung der Ladungsträgerkonzentration und die Feldstärkeverteilung entlang der Grenze zwischen dem Abschlussbereich und dem aktiven Bereich des Vergleichsbeispiels am Punkt A in 4 zeigt;
    • 6 einen Graphen, der die Tiefenrichtungsverteilung der Ladungsträgerkonzentration und die Feldstärkeverteilung entlang der Grenze zwischen dem Abschlussbereich und dem aktiven Bereich des Vergleichsbeispiels am Punkt B in 4 zeigt;
    • 7 einen Graphen, der die Tiefenrichtungsverteilung der Ladungsträgerkonzentration und die Feldstärkeverteilung entlang der Grenze zwischen dem Abschlussbereich und dem aktiven Bereich der ersten Ausführungsform am Punkt A in 4 zeigt;
    • 8 einen Graphen, der die Tiefenrichtungsverteilung der Ladungsträgerkonzentration und die Feldstärkeverteilung entlang der Grenze zwischen dem Abschlussbereich und dem aktiven Bereich der ersten Ausführungsform am Punkt B in 4 zeigt;
    • 9 einen Graphen, der die Beziehung zwischen der Breite des Bereichs, in dem der Gitterdefekt eingeführt ist, und der Stromabschaltfähigkeit Jc (break) zeigt;
    • 10 einen Graphen, der die Beziehung zwischen der Breite des Bereichs, in dem der Gitterdefekt eingeführt ist, und der Einschaltspannung VCE (sat) zeigt;
    • 11 einen Graphen, der die Beziehung zwischen der Breite des Bereichs, in dem der Gitterdefekt eingeführt ist, und der Kriechstromdichte JCES zeigt;
    • 12 eine Schnittansicht, die eine Halbleitervorrichtung gemäß der zweiten Ausführungsform der vorliegenden Erfindung zeigt;
    • 13 ein Diagramm, das eine Auswertungsschaltung zeigt, wenn die L-Last-Ausschaltcharakteristiken des Vergleichsbeispiels und der Vorrichtung der zweiten Ausführungsform simuliert werden;
    • 14 einen Graphen, der die Ausschaltwellenformen des IGBT der zweiten Ausführungsform und des Vergleichsbeispiels zeigt, die unter Verwendung der in 13 gezeigten Schaltung simuliert wurden; und
    • 15 eine Schnittansicht, die eine Halbleitervorrichtung gemäß der dritten Ausführungsform der vorliegenden Erfindung zeigt.
  • Eine Halbleitervorrichtung gemäß den Ausführungsformen der vorliegenden Erfindung wird mit Bezug auf die Zeichnungen beschrieben. Dieselben Komponenten werden mit denselben Symbolen bezeichnet und auf deren wiederholte Beschreibung kann verzichtet werden.
  • Erste Ausführungsform
  • 1 ist eine Draufsicht, die eine Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigt. Die Halbleitervorrichtung ist eine Leistungsvorrichtung mit hoher Stehspannung (600 V oder höher) mit einem IGBT. Ein Abschlussbereich ist um den aktiven Bereich angeordnet. Wenn eine Spannung zwischen einem Kollektor und einem Emitter angelegt wird, wenn der IGBT ausgeschaltet wird, erstreckt sich eine Verarmungsschicht seitlich im Abschlussbereich. Durch Bilden des Abschlussbereichs kann daher die Stehspannung aufrechterhalten werden. Wenn der IGBT eingeschaltet ist, fließt außerdem, obwohl ein Hauptstrom im aktiven Bereich fließt, kein Hauptstrom im Abschlussbereich.
  • 2 ist eine Schnittansicht entlang der Linie A-A' in 1. Der aktive Bereich umfasst einen Transistorbereich mit mehreren IGBT-Strukturen vom Grabengatetyp und einen Extraktionsbereich, der zwischen dem Transistorbereich und dem Abschlussbereich angeordnet ist.
  • Im Transistorbereich ist eine Ladungsanreicherungsschicht 2 vom N-Typ auf einer Driftschicht 1 vom N--Typ ausgebildet und eine Basisschicht 3 vom P-Typ ist darauf ausgebildet. Auf einem Teil der Basisschicht 3 vom P-Typ sind eine Kontaktschicht 4 vom P+-Typ und eine Emitterschicht 5 vom N+-Typ ausgebildet. Ein Graben ist so ausgebildet, dass er die Emitterschicht 5 vom N+-Typ, die Basisschicht 3 vom P-Typ und die Ladungsanreicherungsschicht 2 vom N-Typ durchdringt, und eine Gateelektrode 7 ist darin über einen Gateisolationsfilm 6 ausgebildet. Ein Zwischenschicht-Isolationsfilm 8 ist auf der Gateelektrode 7 ausgebildet. Auf der ganzen Oberfläche des Transistorbereichs ist eine Emitterelektrode 9 ausgebildet und ist mit einer Kontaktschicht 4 vom P+-Typ verbunden.
  • Ein Blindgraben ist so ausgebildet, dass er die Basisschicht 3 vom P-Typ und die Ladungsanreicherungsschicht 2 vom N-Typ durchdringt, und eine Blindgateelektrode 10 ist darin über den Gateisolationsfilm 6 ausgebildet. Die Blindgateelektrode 10 ist mit der Emitterelektrode 9 verbunden. Durch eine solche Konfiguration kann der Effekt wie z. B. die Hemmung einer Oszillation beim Kurzschließen erhalten werden.
  • Im Extraktionsbereich ist eine Schicht 11 vom P-Typ auf der Driftschicht 1 vom N--Typ ausgebildet. Die Schicht 11 vom P-Typ ist mit der Emitterelektrode 9 verbunden. Auf der Schicht 11 vom P-Typ ist eine Blindgateelektrode 13 über einen Isolationsfilm 12 ausgebildet. Die Blindgateelektrode 13 ist mit der Gateelektrode 7 verbunden. Diese Konfiguration arbeitet nicht als MOS-Transistor und extrahiert redundante Ladungsträger (Löcher) während der Ausschaltoperation. Die Grenze zwischen dem aktiven Bereich und dem Abschlussbereich ist am äußeren Ende der Schicht 11 vom P-Typ angeordnet.
  • Im Abschlussbereich ist eine Schicht 14 vom P-Typ auf einem Teil der Driftschicht 1 vom N--Typ ausgebildet. Die Schicht 14 vom P-Typ ist ein Schutzring für eine hohe Stehspannung. In einem Teil des Transistorbereichs, des Extraktionsbereichs und des Abschlussbereichs überzieht ein Oberflächenschutzfilm 15 die Emitterelektrode 9.
  • Im aktiven Bereich und im Abschlussbereich ist eine Pufferschicht 16 vom N-Typ unter der Driftschicht 1 vom N--Typ ausgebildet und eine Kollektorschicht 17 vom P-Typ ist darunter ausgebildet. Eine Kollektorelektrode 18 ist mit der Kollektorschicht 17 vom P-Typ verbunden.
  • In der vorliegenden Ausführungsform ist der aktive Bereich mit einer Edelstahlmaske überzogen, so dass der Abschlussbereich selektiv mit Partikelstrahlen (beispielsweise Elektronenstrahlen) bestrahlt wird. Daher ist die Dichte des Gitterdefekts im Abschlussbereich höher als die Dichte des Gitterdefekts im Transistorbereich und im Extraktionsbereich. Folglich ist die Lebensdauer τ2 der Ladungsträger im Abschlussbereich kürzer als die Lebensdauer τ1 der Ladungsträger im Transistorbereich und im Extraktionsbereich.
  • Als nächstes wird der Effekt der ersten Ausführungsform im Vergleich zu einem Vergleichsbeispiel beschrieben. Obwohl das Vergleichsbeispiel von der ersten Ausführungsform insofern verschieden ist, als die Einführung des Gitterdefekts durch Bestrahlung nicht durchgeführt wird, sind andere Konfigurationen zu jenen der ersten Ausführungsform identisch.
  • 3 ist ein Diagramm, das eine Auswertungsschaltung zeigt, als die L-Last-Ausschaltcharakteristiken des IGBT simuliert wurden. Die Quellenspannung Vcc ist 4500 V, die Kollektorstromdichte JC ist 180 A/cm2, die Gatespannung VG ist ± 15 V und die Temperatur ist 398 K. Die Stehspannung des IGBT ist 6500 V, die Störstellenkonzentration der Driftschicht vom N--Typ ist 6,5 × 1012 cm-3 und die Dicke der Driftschicht vom N--Typ ist 650 µm. 4 ist ein Graph, der eine Ausschaltwellenform eines typischen IGBT zeigt, die unter Verwendung der in 3 gezeigten Schaltung simuliert wurde. Der Punkt A zeigt den Zeitpunkt, zu dem die Kollektorstromdichte JC , die durch den IGBT blockiert wird, am größten wird, und der Punkt B zeigt den Zeitpunkt, zu dem die innere Temperatur des IGBT am höchsten wird.
  • 5 ist ein Graph, der die Tiefenrichtungsverteilung der Ladungsträgerkonzentration und die Feldstärkeverteilung entlang der Grenze zwischen dem Abschlussbereich und dem aktiven Bereich des Vergleichsbeispiels am Punkt A in 4 zeigt. 6 ist ein Graph, der die Tiefenrichtungsverteilung der Ladungsträgerkonzentration und die Feldstärkeverteilung entlang der Grenze zwischen dem Abschlussbereich und dem aktiven Bereich des Vergleichsbeispiels am Punkt B in 4 zeigt. Da im Vergleichsbeispiel die Ladungsträgerkonzentration ab der Tiefe von etwa 400 µm während der Ausschaltoperation des IGBT erhöht ist, ist die Verarmung in der Kollektorrichtung langsam. Daher wird am Punkt B die Feldstärke in der Emitterseite 3 × 105 V/cm oder höher, die Stoßionisation wird gefördert. Folglich ist die Stromdichte am Punkt C in 2 erhöht, was zur thermischen Zerstörung führt.
  • 7 ist ein Graph, der die Tiefenrichtungsverteilung der Ladungsträgerkonzentration und die Feldstärkeverteilung entlang der Grenze zwischen dem Abschlussbereich und dem aktiven Bereich der ersten Ausführungsform am Punkt A in 4 zeigt. 8 ist ein Graph, der die Tiefenrichtungsverteilung der Ladungsträgerkonzentration und die Feldstärkeverteilung entlang der Grenze zwischen dem Abschlussbereich und dem aktiven Bereich der ersten Ausführungsform am Punkt B in 4 zeigt. Da in der ersten Ausführungsform die Ladungsträgerkonzentration ab der Tiefe von etwa 500 µm während der Ausschaltoperation des IGBT erhöht ist, ist die Verarmung in der Kollektorrichtung schnell. Am Punkt B wird daher die Feldstärke in der Emitterseite verringert und die Stoßionisation wird unterdrückt. Folglich werden die Erhöhung der Stromdichte und die thermische Zerstörung am Punkt C in 2 unterdrückt.
  • Im Fall des Vergleichsbeispiels, wie vorstehend beschrieben, wird die Ladungsträgerkonzentration in der Emitterseite während der Ausschaltoperation nicht verringert und die Feldstärke wird erhöht. Dann wird die Ladungsträgerkonzentration in der Emitterseite durch die Beschleunigung der Stoßionisation erhöht. Da die Temperatur lokal erhöht wird, was eine thermische Zerstörung verursacht, wird folglich die Stromabschaltfähigkeit verringert.
  • Da andererseits in der ersten Ausführungsform Ladungsträger, die im Abschlussbereich existieren, leicht durch Einführen eines Gitterdefekts in den Abschlussbereich beseitigt werden, wird die Ladungsträgerkonzentration im Extraktionsbereich während der Ausschaltoperation des IGBT verringert. Daher wird die Verarmung von der Schicht 11 vom P-Typ zur Kollektorseite beschleunigt und die Feldstärke wird verringert. Folglich kann die Stromabschaltfähigkeit während der Ausschaltoperation des IGBT verbessert werden.
  • 9 ist ein Graph, der die Beziehung zwischen der Breite des Bereichs, in dem der Gitterdefekt eingeführt ist, und der Stromabschaltfähigkeit JC(break) zeigt. Die Quellenspannung VCC ist 3400 V. 10 ist ein Graph, der die Beziehung zwischen der Breite des Bereichs, in dem der Gitterdefekt eingeführt ist, und der Einschaltspannung VCE(sat) zeigt. Die Kollektorstromdichte JC ist 56 A/cm2. 11 ist ein Graph, der die Beziehung zwischen der Breite des Bereichs, in dem der Gitterdefekt eingeführt ist, und der Kriechstromdichte JCES zeigt. Die Spannung zwischen dem Kollektor und dem Emitter VCES ist 4500 V. In 9 bis 11 ist die Temperatur 398 K.
  • Auf den Abszissen von 9 bis 11 ist die „Breite des Bereichs, in dem der Gitterdefekt eingeführt ist“, standardisiert: 0, wenn der Gitterdefekt nicht eingeführt ist (Vergleichsbeispiel); 0,5, wenn der Gitterdefekt in einen Teil des Abschlussbereichs eingeführt ist; 0,68, wenn der Gitterdefekt in den Abschlussbereich eingeführt ist (erste Ausführungsform); und 1,0, wenn der Gitterdefekt in den Abschlussbereich und den Extraktionsbereich eingeführt ist.
  • Wie in 9 gezeigt, wird, wenn der Gitterdefekt eingeführt wird, die Stromabschaltfähigkeit im Vergleich zu dem Fall, in dem der Gitterdefekt nicht eingeführt wird, verbessert. Wie in 10 gezeigt, wird auch, wenn der Gitterdefekt nicht nur in den Abschlussbereich, sondern auch in den Extraktionsbereich eingeführt wird, die Einschaltspannung erhöht. Wenn die Spannung zwischen dem Emitter und dem Kollektor höher ist, wenn der IGBT ausgeschaltet ist, erstreckt sich außerdem die Verarmungsschicht von der Schicht 11 vom P-Typ zur Kollektorseite. Wenn der Gitterdefekt im Extraktionsbereich vorhanden ist, wird zu diesem Zeitpunkt der Kriechstrom leichter erzeugt, wie in 11 gezeigt. Wenn die Temperatur höher wird als 398 K, wird die Kriechstromdichte schnell erhöht und der Vorrichtungsdurchbruch wird durch thermische Instabilität induziert.
  • In der vorliegenden Ausführungsform wird der Gitterdefekt nur im Abschlussbereich eingeführt und wird nicht im Extraktionsbereich eingeführt. Während die Stromabschaltfähigkeit während der Ausschaltoperation erhöht wird, kann daher die Einschaltspannung (der Einschaltwiderstand) verringert werden und der Kriechstrom in der AUS-Zeit kann auch verringert werden.
  • Die Verbindung zwischen der Schicht 11 vom P-Typ und der Driftschicht 1 vom N- -Typ liegt nahe der Emitterseite. Da die Dichte des Gitterdefekts im Abschlussbereich nahe der Verbindung durch Bestrahlen mit Partikelstrahlen von der Emitterseite erhöht werden kann, kann daher der weitere Effekt erhalten werden.
  • Zweite Ausführungsform
  • 12 ist eine Schnittansicht, die eine Halbleitervorrichtung gemäß der zweiten Ausführungsform der vorliegenden Erfindung zeigt. Im Transistorbereich und im Extraktionsbereich ist eine Pufferschicht 16 vom N-Typ unter einer Driftschicht 1 vom N--Typ ausgebildet und eine Kollektorschicht 17 vom P-Typ ist darunter ausgebildet. Im Abschlussbereich ist eine Pufferschicht 19 vom N-Typ unter der Driftschicht 1 vom N--Typ ausgebildet. Eine Kollektorelektrode 18 ist direkt mit der Kollektorschicht 17 vom P-Typ und der Pufferschicht 19 vom N-Typ verbunden. Mit anderen Worten, die Pufferschicht 19 vom N-Typ im Abschlussbereich ist direkt mit der Kollektorelektrode 18 in Kontakt gebracht (kurzgeschlossen) .
  • Als nächstes wird der Effekt der zweiten Ausführungsform im Vergleich mit einem Vergleichsbeispiel beschrieben. Im Vergleichsbeispiel ist die Kollektorschicht 17 vom P-Typ auch im Abschlussbereich ausgebildet und die Pufferschicht 19 vom N-Typ ist nicht direkt mit der Kollektorelektrode 18 in Kontakt gebracht.
  • 13 ist ein Diagramm, das eine Auswertungsschaltung zeigt, wenn die L-Last-Ausschaltcharakteristiken des Vergleichsbeispiels und der Vorrichtung der zweiten Ausführungsform simuliert werden. Die Quellenspannung Vcc ist 3400 V, die Induktivität Ls ist 2,47 µH, der Widerstand RG ist 1066 Ω und die Temperatur ist 150 °C. Die Stehspannung des IGBT ist 6500 V. Die Auswertung wurde durch Erhöhen der Kollektorstromdichte Jc von 56 A/cm2 um 1,5-mal, 2,0-mal und so weiter, bis die Vorrichtung gebrochen wurde, durchgeführt.
  • 14 ist ein Graph, der die Ausschaltwellenformen des IGBT der zweiten Ausführungsform und des Vergleichsbeispiels zeigt, die unter Verwendung der in 13 gezeigten Schaltung simuliert wurden. Wie aus dem Graphen zu sehen ist, ist die Stromabschaltfähigkeit der zweiten Ausführungsform 2,5-mal die Stromabschaltfähigkeit des Vergleichsbeispiels.
  • In der zweiten Ausführungsform ist die Kollektorschicht 17 vom P-Typ aus dem Abschlussbereich weggelassen und die Pufferschicht 19 vom N-Typ ist so hergestellt, dass sie mit der Kollektorelektrode 18 direkt in Kontakt steht. Da die Ladungsträgererzeugung in der Kollektorstruktur des Abschlussbereichs während der Ausschaltoperation verringert ist, ist die Verarmung von der Schicht 11 vom P-Typ zur Kollektorseite dadurch beschleunigt und die Feldstärke ist verringert. Folglich kann die Stromabschaltfähigkeit während der Ausschaltoperation des IGBT verbessert werden.
  • Wenn „die Breite des Bereichs, in dem der Gitterdefekt eingeführt ist“, auf der Abszisse gegen „die Breite des Bereichs, in dem keine Kollektorschicht vom P-Typ vorhanden ist“, ausgetauscht wird, kann außerdem dasselbe Ergebnis auch in der zweiten Ausführungsform erhalten werden. Daher kann in der zweiten Ausführungsform die Einschaltspannung (der Einschaltwiderstand) verringert werden.
  • Dritte Ausführungsform
  • 15 ist eine Schnittansicht, die eine Halbleitervorrichtung gemäß der dritten Ausführungsform der vorliegenden Erfindung zeigt. Im Transistorbereich und im Extraktionsbereich ist eine Pufferschicht 16 vom N-Typ unter der Driftschicht 1 vom N- -Typ ausgebildet. Im Abschlussbereich ist eine Pufferschicht 20 vom N+-Typ unter der Driftschicht 1 vom N- -Typ ausgebildet. Eine Kollektorschicht 17 vom P-Typ ist unter der Pufferschicht 16 vom N-Typ und der Pufferschicht 20 vom N+ -Typ ausgebildet. Eine Kollektorelektrode 18 ist mit der Kollektorschicht 17 vom P-Typ angeordnet. Die Störstellenkonzentration der Pufferschicht 20 vom N + -Typ ist höher als die Störstellenkonzentration der Pufferschicht 16 vom N-Typ.
  • In der dritten Ausführungsform ist eine Pufferschicht 20 vom N+-Typ mit einer hohen Störstellenkonzentration im Abschlussbereich ausgebildet. Da die Lochimplantation von der Kollektorschicht 17 vom P-Typ im Abschlussbereich während der Ausschaltoperation des IGBT unterdrückt wird, wird dadurch die Verarmung von der Schicht 11 vom P-Typ zur Kollektorseite beschleunigt und die Feldstärke wird verringert. Folglich kann die Stromabschaltfähigkeit während der Ausschaltoperation des IGBT verbessert werden.
  • Wenn „die Breite des Bereichs, in dem der Gitterdefekt eingeführt ist“ auf der Abszisse gegen „die Breite des Bereichs, in dem die zweite Pufferschicht vom N-Typ vorhanden ist“, ausgetauscht wird, kann außerdem dasselbe Ergebnis auch in der dritten Ausführungsform erhalten werden. In der dritten Ausführungsform kann daher die Einschaltspannung (der Einschaltwiderstand) verringert werden.
  • Obwohl Halbleitervorrichtungen mit einer hohen Stehspannung von 4500 V in der ersten bis dritten Ausführungsform beschrieben wurden, können die vorstehend beschriebenen Effekte trotz der Stehspannung erhalten werden. Obwohl der Fall, in dem der IGBT im Transistorbereich eine Grabengatestruktur aufweist, in der ersten bis dritten Ausführungsform beschrieben wurde, kann der vorstehend beschriebene Effekt auch im Fall einer ebenen Gatestruktur erhalten werden. Obwohl der Fall, in dem ein Schutzring, der aus einer Schicht 14 vom P-Typ besteht, im Abschlussbereich ausgebildet ist, beschrieben wurde, kann außerdem der vorstehend beschriebene Effekt auch mit der anderen Struktur, die die Stehspannung aufrechterhält, erhalten werden.
  • Nicht nur die Halbleitervorrichtungen, die aus Silizium ausgebildet sind, sondern auch jene, die aus einem Halbleiter mit breiter Bandlücke gemäß der ersten bis dritten Ausführungsform ausgebildet sind, können ferner in der vorliegenden Ausführungsform beschriebene Effekte erhalten. Halbleitermaterialien mit breiter Bandlücke umfassen beispielsweise Siliziumcarbid, Galliumnitrid oder Diamant. Da Halbleitervorrichtungen, die aus einem Halbleiter mit breiter Bandlücke ausgebildet sind, eine hohe Stehspannung oder hohe zulässige Stromdichte aufweisen, können diese Vorrichtungen miniaturisiert werden. Unter Verwendung dieser miniaturisierten Halbleitervorrichtungen kann das Halbleitermodul mit solchen Elementen auch miniaturisiert werden. Da die Wärmebeständigkeit der Halbleitervorrichtung hoch ist, können die Wärmeableitungsrippen eines Kühlkörpers weiter miniaturisiert werden, und da die Wasserkühlung durch Luftkühlung ersetzt werden kann, können die Halbleitermodule weiter miniaturisiert werden. Da der Leistungsverlust der Halbleitervorrichtung niedrig und sehr effizient ist, kann das Halbleitermodul außerdem sehr effizient gemacht werden.

Claims (4)

  1. Halbleitervorrichtung, die umfasst: einen Transistorbereich mit einem IGBT mit einer Gateelektrode (7) und einer Emitterelektrode (9); einen Abschlussbereich, der um den Transistorbereich angeordnet ist; einen Extraktionsbereich, der zwischen dem Transistor- und dem Abschlussbereich angeordnet ist und redundante Ladungsträger extrahiert, wobei eine Schicht (11) vom P-Typ auf einer Driftschicht (1) vom N-Typ im Extraktionsbereich angeordnet ist, die Schicht (11) vom P-Typ mit der Emitterelektrode (9) verbunden ist, eine Blindgateelektrode (13) über einen Isolationsfilm (12) auf der Schicht (11) vom P-Typ angeordnet ist, die Blindgateelektrode (13) mit der Gateelektrode (7) verbunden ist, die Lebensdauer der Ladungsträger im Abschlussbereich kürzer ist als die Lebensdauer der Ladungsträger im Transistorbereich und im Extraktionsbereich.
  2. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die Dichte des Gitterdefekts im Abschlussbereich höher ist als die Dichte des Gitterdefekts im Transistorbereich und im Extraktionsbereich.
  3. Halbleitervorrichtung, die umfasst: einen Transistorbereich mit einem IGBT mit einer Gateelektrode (7) und einer Emitterelektrode (9); einen Abschlussbereich, der um den Transistorbereich angeordnet ist; einen Extraktionsbereich, der zwischen dem Transistor- und dem Abschlussbereich angeordnet ist und redundante Ladungsträger extrahiert, wobei eine Schicht (11) vom P-Typ auf einer Driftschicht (1) vom N-Typ im Extraktionsbereich angeordnet ist, die Schicht (11) vom P-Typ mit der Emitterelektrode (9) verbunden ist, eine Blindgateelektrode (13) über einen Isolationsfilm (12) auf der Schicht (11) vom P-Typ angeordnet ist, die Blindgateelektrode (13) mit der Gateelektrode (7) verbunden ist, eine erste Pufferschicht (16) vom N-Typ unter der Driftschicht (1) vom N-Typ im Transistorbereich und im Extraktionsbereich angeordnet ist, eine Kollektorschicht (17) vom P-Typ unter der ersten Pufferschicht (16) vom N-Typ angeordnet ist, eine zweite Pufferschicht (19) vom N-Typ unter der Driftschicht (1) vom N-Typ im Abschlussbereich angeordnet ist, und eine Kollektorelektrode (18) direkt mit der Kollektorschicht (17) vom P-Typ und der zweiten Pufferschicht (19) vom N-Typ verbunden ist.
  4. Halbleitervorrichtung, die umfasst: einen Transistorbereich mit einem IGBT mit einer Gateelektrode (7) und einer Emitterelektrode (9); einen Abschlussbereich, der um den Transistorbereich angeordnet ist; einen Extraktionsbereich, der zwischen dem Transistor- und dem Abschlussbereich angeordnet ist und redundante Ladungsträger extrahiert, wobei eine Schicht (11) vom P-Typ auf einer Driftschicht (1) vom N-Typ im Extraktionsbereich angeordnet ist, die Schicht (11) vom P-Typ mit der Emitterelektrode (9) verbunden ist, eine Blindgateelektrode (13) über einen Isolationsfilm (12) auf der Schicht (11) vom P-Typ angeordnet ist, die Blindgateelektrode (13) mit der Gateelektrode (7) verbunden ist, eine erste Pufferschicht (16) vom N-Typ unter der Driftschicht (1) vom N-Typ im Transistorbereich und im Extraktionsbereich angeordnet ist, eine zweite Pufferschicht (20) vom N-Typ unter der Driftschicht (1) vom N-Typ im Abschlussbereich angeordnet ist, eine Kollektorschicht (17) vom P-Typ unter der ersten und der zweiten Pufferschicht (20) vom N-Typ angeordnet ist, eine Kollektorelektrode (18) mit der Kollektorschicht (17) vom P-Typ verbunden ist, und eine Störstellenkonzentration der zweiten Pufferschicht (20) vom N-Typ höher ist als eine Störstellenkonzentration der ersten Pufferschicht (16) vom N-Typ.
DE102012201950.2A 2011-04-26 2012-02-09 Halbleitervorrichtung Active DE102012201950B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011098360A JP5621703B2 (ja) 2011-04-26 2011-04-26 半導体装置
JP2011-098360 2011-04-26

Publications (2)

Publication Number Publication Date
DE102012201950A1 DE102012201950A1 (de) 2012-10-31
DE102012201950B4 true DE102012201950B4 (de) 2019-01-03

Family

ID=47007851

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102012201950.2A Active DE102012201950B4 (de) 2011-04-26 2012-02-09 Halbleitervorrichtung

Country Status (6)

Country Link
US (1) US8598622B2 (de)
JP (1) JP5621703B2 (de)
KR (1) KR101334952B1 (de)
CN (1) CN102760760B (de)
DE (1) DE102012201950B4 (de)
TW (1) TWI464830B (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5644793B2 (ja) * 2012-03-02 2014-12-24 株式会社デンソー 半導体装置
KR101604234B1 (ko) 2012-03-05 2016-03-17 미쓰비시덴키 가부시키가이샤 반도체장치
KR20140067445A (ko) 2012-11-26 2014-06-05 삼성전기주식회사 전력 반도체 소자
JP6165271B2 (ja) 2014-01-29 2017-07-19 三菱電機株式会社 電力用半導体装置
DE112014006296T5 (de) * 2014-01-29 2017-03-16 Mitsubishi Electric Corporation Leistungshalbleitervorrichtung
JP6273020B2 (ja) * 2014-08-08 2018-01-31 株式会社日立製作所 半導体装置、パワーモジュール、電力変換装置、自動車および鉄道車両
JP2016100455A (ja) * 2014-11-21 2016-05-30 三菱電機株式会社 半導体装置及びその製造方法
US10290711B2 (en) * 2015-01-27 2019-05-14 Mitsubishi Electric Corporation Semiconductor device
JP6720569B2 (ja) 2015-02-25 2020-07-08 株式会社デンソー 半導体装置
DE102016102861B3 (de) * 2016-02-18 2017-05-24 Infineon Technologies Ag Halbleiterbauelemente und Verfahren zum Bilden eines Halbleiterbauelements
DE102017107174B4 (de) 2017-04-04 2020-10-08 Infineon Technologies Ag IGBT mit dV/dt-Steuerbarkeit und Verfahren zum Verarbeiten eines IGBT
JP6815285B2 (ja) 2017-06-26 2021-01-20 株式会社東芝 半導体装置
CN109524396B (zh) * 2017-09-20 2023-05-12 株式会社东芝 半导体装置
DE102017124872B4 (de) 2017-10-24 2021-02-18 Infineon Technologies Ag Verfahren zur Herstellung eines IGBT mit dV/dt-Steuerbarkeit
DE102017124871B4 (de) * 2017-10-24 2021-06-17 Infineon Technologies Ag Leistungshalbleiter-Vorrichtung und Verfahren zum Herstellen einer Leistungshalbleiter-Vorrichtung

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0621358A (ja) 1992-07-02 1994-01-28 Nippondenso Co Ltd 絶縁ゲート型バイポーラトランジスタ
JPH0621538A (ja) * 1992-07-06 1994-01-28 Nippon Telegr & Teleph Corp <Ntt> 光導波路型周波数可変レーザ及びフィルタ
US20110006338A1 (en) 2008-02-19 2011-01-13 Toyota Jidosha Kabushiki Kaisha Igbt and method of producing the same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3927111B2 (ja) * 2002-10-31 2007-06-06 株式会社東芝 電力用半導体装置
JP4457895B2 (ja) * 2005-01-14 2010-04-28 船井電機株式会社 電源装置、並びにそれに適用可能な放熱部材固定構造及び回路基板
JP4193993B2 (ja) 2005-01-14 2008-12-10 日本インター株式会社 Ｊｂｓおよびその製造方法
JP5055907B2 (ja) 2005-10-05 2012-10-24 サンケン電気株式会社 半導体装置
JP2008192737A (ja) * 2007-02-02 2008-08-21 Denso Corp 半導体装置
JP5150195B2 (ja) 2007-10-16 2013-02-20 株式会社東芝 縦型半導体装置
JP4265684B1 (ja) * 2007-11-07 2009-05-20 トヨタ自動車株式会社 半導体装置
JP2009176772A (ja) 2008-01-21 2009-08-06 Denso Corp 半導体装置
JP4688901B2 (ja) * 2008-05-13 2011-05-25 三菱電機株式会社 半導体装置
JP4743447B2 (ja) * 2008-05-23 2011-08-10 三菱電機株式会社 半導体装置
US8159022B2 (en) * 2008-09-30 2012-04-17 Infineon Technologies Austria Ag Robust semiconductor device with an emitter zone and a field stop zone
JP2011054813A (ja) * 2009-09-03 2011-03-17 Toyota Motor Corp 縦型半導体装置
JP4883730B2 (ja) 2009-11-05 2012-02-22 関東自動車工業株式会社 流入量測定装置及び流入量測定方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0621358A (ja) 1992-07-02 1994-01-28 Nippondenso Co Ltd 絶縁ゲート型バイポーラトランジスタ
JPH0621538A (ja) * 1992-07-06 1994-01-28 Nippon Telegr & Teleph Corp <Ntt> 光導波路型周波数可変レーザ及びフィルタ
US20110006338A1 (en) 2008-02-19 2011-01-13 Toyota Jidosha Kabushiki Kaisha Igbt and method of producing the same

Also Published As

Publication number Publication date
CN102760760B (zh) 2015-04-15
JP5621703B2 (ja) 2014-11-12
TW201244011A (en) 2012-11-01
US20120273836A1 (en) 2012-11-01
KR20120121344A (ko) 2012-11-05
TWI464830B (zh) 2014-12-11
DE102012201950A1 (de) 2012-10-31
CN102760760A (zh) 2012-10-31
US8598622B2 (en) 2013-12-03
JP2012231011A (ja) 2012-11-22
KR101334952B1 (ko) 2013-11-29

Similar Documents

Publication Publication Date Title
DE102012201950B4 (de) Halbleitervorrichtung
DE112014000679B4 (de) Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
DE112011105411B4 (de) Halbleitervorrichtung
DE112010005443B4 (de) Halbleitervorrichtung mit einem Halbleitersubstrat mit einem Diodenbereich und einem IGBT-Bereich sowie Verfahren zu dessen Herstellung
DE102009002944B4 (de) Halbleitervorrichtung
DE102008008152B4 (de) Leistungshalbleitervorrichtung
DE102007040587B4 (de) Halbleitervorrichtung und Herstellungsverfahren derselben
DE102015101124B4 (de) Halbleitervorrichtung mit wellenförmigem profil der nettodotierung in einer driftzone und verfahren zu deren herstellung
DE102014110681B4 (de) Rückwärts leitender igbt und herstellungsverfahren dafür
DE112012004043B4 (de) Halbleitereinrichtung
DE102016118499B4 (de) Halbleiterbauelemente und Verfahren zum Bilden eines Halbleiterbauelements
DE102011083230B4 (de) Halbleitervorrichtungen
DE102005049506B4 (de) Vertikales Halbleiterbauelement
DE112014006296T5 (de) Leistungshalbleitervorrichtung
DE112014006289T5 (de) Leistungshalbleitervorrichtung
DE102014208306B4 (de) Halbleitervorrichtung
DE112013007163T5 (de) Halbleitervorrichtung
DE112015000610T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102017201147A1 (de) Halbleitervorrichtung
DE112012006967T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE112011103506T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung
DE112015006128T5 (de) Halbleitervorrichtung
DE112017003667B4 (de) Halbleitereinheit und Verfahren zur Herstellung einer Halbleitereinheit
DE112013002031T5 (de) Halbleitervorrichtung und Halbleitervorrichtungsherstellungsverfahren
DE102017219159A1 (de) Halbleitervorrichtung und Fertigungsverfahren dafür

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R082 Change of representative

Representative=s name: HOEFER & PARTNER PATENTANWAELTE MBB, DE

R084 Declaration of willingness to licence
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027060000

Ipc: H01L0029739000

R018 Grant decision by examination section/examining division
R020 Patent grant now final