JP2012231011A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2012231011A JP2012231011A JP2011098360A JP2011098360A JP2012231011A JP 2012231011 A JP2012231011 A JP 2012231011A JP 2011098360 A JP2011098360 A JP 2011098360A JP 2011098360 A JP2011098360 A JP 2011098360A JP 2012231011 A JP2012231011 A JP 2012231011A
- Authority
- JP
- Japan
- Prior art keywords
- region
- type
- layer
- gate electrode
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 34
- 238000000605 extraction Methods 0.000 claims abstract description 34
- 239000000969 carrier Substances 0.000 claims abstract description 12
- 230000007547 defect Effects 0.000 claims description 28
- 239000012535 impurity Substances 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 74
- 230000000052 comparative effect Effects 0.000 description 15
- 238000010586 diagram Methods 0.000 description 15
- 230000005684 electric field Effects 0.000 description 15
- 230000000694 effects Effects 0.000 description 8
- 230000015556 catabolic process Effects 0.000 description 7
- 238000011156 evaluation Methods 0.000 description 5
- 239000002245 particle Substances 0.000 description 3
- 230000006378 damage Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Bipolar Transistors (AREA)
Abstract
【課題】ターンオフ動作時の電流遮断能力を向上させつつ、オン電圧を下げることができる半導体装置を得る。
【解決手段】ＩＧＢＴが設けられたトランジスタ領域と、その周囲に配置された終端領域との間に抜き取り領域が配置されている。抜き取り領域において、Ｎ−型ドリフト層１上にＰ型層１１が設けられている。Ｐ型層１１はエミッタ電極９に接続されている。Ｐ型層１１上に絶縁膜１２を介してダミーゲート電極１３が設けられている。ダミーゲート電極１３はゲート電極７に接続されている。終端領域におけるキャリアのライフタイムは、トランジスタ領域及び抜き取り領域におけるキャリアのライフタイムよりも短い。
【選択図】図２
【解決手段】ＩＧＢＴが設けられたトランジスタ領域と、その周囲に配置された終端領域との間に抜き取り領域が配置されている。抜き取り領域において、Ｎ−型ドリフト層１上にＰ型層１１が設けられている。Ｐ型層１１はエミッタ電極９に接続されている。Ｐ型層１１上に絶縁膜１２を介してダミーゲート電極１３が設けられている。ダミーゲート電極１３はゲート電極７に接続されている。終端領域におけるキャリアのライフタイムは、トランジスタ領域及び抜き取り領域におけるキャリアのライフタイムよりも短い。
【選択図】図２
Description
本発明は、絶縁ゲート型バイポーラトランジスタ（IGBT: Insulated Gate Bipolar Transistor）を有する半導体装置に関する。
高耐圧（６００Ｖ以上）のパワーデバイスとして、ＩＧＢＴを有する半導体装置が用いられる。このような半導体装置として、ＩＧＢＴが設けられたトランジスタ領域とその周囲に配置された終端領域との間に抜き取り領域が配置されたものが提案されている（例えば、特許文献１の図１のｐ層４´参照）。この抜き取り領域の構成により、ターンオフ動作時に余剰のキャリア（ホール）を抜き取ることができる。
また、特許文献１の半導体装置では、終端領域と抜き取り領域にイオン注入により格子欠陥を導入している。これにより、ターンオフ動作時のキャリア濃度を低下できるため、空乏化し易くなり、電界強度を下げることができる。よって、ターンオフ動作時の電流遮断能力を向上させることができる。ここで、電流遮断能力とは、ターンオフ時に半導体装置が破壊せずに遮断可能な最大の電流密度である。
抜き取り領域は、ＩＧＢＴのオン時に主電流が流れる活性領域に含まれる。従って、この抜き取り領域に格子欠陥を導入すると、オン電圧（オン抵抗）が上がるという問題がある。
本発明は、上述のような課題を解決するためになされたもので、その目的は、ターンオフ動作時の電流遮断能力を向上させつつ、オン電圧を下げることができる半導体装置を得るものである。
本発明に係る半導体装置は、ゲート電極とエミッタ電極を持つ絶縁ゲート型バイポーラトランジスタが設けられたトランジスタ領域と、前記トランジスタ領域の周囲に配置された終端領域と、前記トランジスタ領域と前記終端領域の間に配置され、余剰のキャリアを抜き取る抜き取り領域とを備え、前記抜き取り領域において、Ｎ型ドリフト層上にＰ型層が設けられ、前記Ｐ型層は前記エミッタ電極に接続され、前記Ｐ型層上に絶縁膜を介してダミーゲート電極が設けられ、前記ダミーゲート電極は前記ゲート電極に接続され、前記終端領域におけるキャリアのライフタイムは、前記トランジスタ領域及び前記抜き取り領域におけるキャリアのライフタイムよりも短いことを特徴とする。
本発明により、ターンオフ動作時の電流遮断能力を向上させつつ、オン電圧を下げることができる。
本発明の実施の形態に係る半導体装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
図１は、本発明の実施の形態１に係る半導体装置を示す上面図である。この半導体装置は、ＩＧＢＴを有する高耐圧（６００Ｖ以上）のパワーデバイスである。活性領域の周囲に終端領域が配置されている。ＩＧＢＴのオフ時にコレクタ・エミッタ間に電圧が印加されると、終端領域で空乏層がデバイス横方向に伸びる。従って、終端領域を設けたことにより、耐圧を保持することができる。また、ＩＧＢＴのオン時に、活性領域では主電流が流れるが、終端領域では主電流が流れない。
図１は、本発明の実施の形態１に係る半導体装置を示す上面図である。この半導体装置は、ＩＧＢＴを有する高耐圧（６００Ｖ以上）のパワーデバイスである。活性領域の周囲に終端領域が配置されている。ＩＧＢＴのオフ時にコレクタ・エミッタ間に電圧が印加されると、終端領域で空乏層がデバイス横方向に伸びる。従って、終端領域を設けたことにより、耐圧を保持することができる。また、ＩＧＢＴのオン時に、活性領域では主電流が流れるが、終端領域では主電流が流れない。
図２は、図１のＡ−Ａ´に沿った断面図である。活性領域には、複数のトレンチゲート型ＩＧＢＴ構造が設けられたトランジスタ領域と、トランジスタ領域と終端領域の間に配置された抜き取り領域が含まれる。
トランジスタ領域において、Ｎ−型ドリフト層１上にＮ型電荷蓄積層２が設けられ、その上にＰ型ベース層３が設けられている。Ｐ型ベース層３上の一部にＰ＋型コンタクト層４とＮ＋型エミッタ層５が設けられている。Ｎ＋型エミッタ層５、Ｐ型ベース層３及びＮ型電荷蓄積層２を貫通するようにトレンチが設けられ、その内部にゲート絶縁膜６を介してゲート電極７が設けられている。ゲート電極７上には層間絶縁膜８が設けられている。トランジスタ領域の全面にエミッタ電極９が設けられ、Ｐ＋型コンタクト層４に接続されている。
Ｐ型ベース層３及びＮ型電荷蓄積層２を貫通するようにダミートレンチが設けられ、その内部にゲート絶縁膜６を介してダミーゲート電極１０が設けられている。ダミーゲート電極１０はエミッタ電極９に接続されている。この構成により、短絡時の発振の抑制などの効果が得られる。
抜き取り領域において、Ｎ−型ドリフト層１上にＰ型層１１が設けられている。Ｐ型層１１はエミッタ電極９に接続されている。Ｐ型層１１上に絶縁膜１２を介してダミーゲート電極１３が設けられている。ダミーゲート電極１３はゲート電極７に接続されている。この構成は、ＭＯＳトランジスタとして動作せず、ターンオフ動作時に余剰のキャリア（ホール）を抜き取る。なお、活性領域と終端領域の境界はＰ型層１１の外端に位置する。
終端領域において、Ｎ−型ドリフト層１上の一部にＰ型層１４が設けられている。このＰ型層１４は、高耐圧化のためのガードリングである。トランジスタ領域の一部、抜き取り領域、及び終端領域において、表面保護膜１５がエミッタ電極９を覆っている。
活性領域と終端領域において、Ｎ−型ドリフト層１の下にＮ型バッファ層１６が設けられ、その下にＰ型コレクタ層１７が設けられている。Ｐ型コレクタ層１７にコレクタ電極１８が接続されている。
本実施の形態では、ステンレス製のマスクで活性領域を覆って終端領域のみに選択的に粒子線（例えば電子線）を照射している。このため、終端領域における格子欠陥の密度は、トランジスタ領域及び抜き取り領域における格子欠陥の密度よりも高い。この結果、終端領域におけるキャリアのライフタイムτ２は、トランジスタ領域及び抜き取り領域におけるキャリアのライフタイムτ１よりも短くなる。
続いて、実施の形態１の効果について比較例と比較して説明する。比較例は、粒子線の照射による格子欠陥の導入を行っていない点が実施の形態１と異なるが、その他の構成は実施の形態１と同様である。
図３は、ＩＧＢＴのＬ負荷ターンオフ特性をシミュレーションした際の評価回路を示す図である。電源電圧ＶＣＣは４５００Ｖ、コレクタ電流密度ＪＣは１８０Ａ／ｃｍ２、ゲート電圧ＶＧは±１５Ｖ、温度は３９８Ｋである。ＩＧＢＴの耐圧は６５００Ｖであり、Ｎ−型ドリフト層の不純物濃度は６．５×１０１２ｃｍ−３、Ｎ−型ドリフト層の厚みは６５０μｍである。図４は、図３の回路を用いてシミュレーションした典型的なＩＧＢＴのターンオフ波形を示す図である。Ａ点はＩＧＢＴが遮断するコレクタ電流密度ＪＣが最大となる時点である。Ｂ点は、ＩＧＢＴの内部温度が最高となる時点である。
図５は、図４のＡ点における比較例の終端領域と活性領域の境界に沿ったキャリア濃度と電界強度の深さ方向分布を示す図である。図６は、図４のＢ点における比較例の終端領域と活性領域の境界に沿ったキャリア濃度と電界強度の深さ方向分布を示す図である。比較例では、ＩＧＢＴのターンオフ動作時に、深さ４００μｍぐらいからキャリア濃度が高くなるため、コレクタ方向への空乏化が遅い。従って、Ｂ点ではエミッタ側の電界強度が３×１０５Ｖ／ｃｍ以上となり、インパクトイオン化が促進される。この結果、図２のＣ点において電流密度が増加し、熱破壊に至る。
図７は、図４のＡ点における実施の形態１の終端領域と活性領域の境界に沿ったキャリア濃度と電界強度の深さ方向分布を示す図である。図８は、図４のＢ点における実施の形態１の終端領域と活性領域の境界に沿ったキャリア濃度と電界強度の深さ方向分布を示す図である。実施の形態１では、ＩＧＢＴのターンオフ動作時に、深さ５００μｍぐらいまでキャリア濃度が低いため、コレクタ方向への空乏化が速い。従って、Ｂ点ではエミッタ側の電界強度が低くなり、インパクトイオン化が抑制される。この結果、図２のＣ点において電流密度の増加と熱破壊が抑制される。
上記のように、比較例の場合、抜き取り領域において、ターンオフ動作時にエミッタ側のキャリア濃度が低下せず、電界強度が上昇する。そして、インパクトイオン化の促進により、エミッタ側の電流密度が増加する。この結果、局所的に温度が上昇して熱破壊が生じるため、電流遮断能力が低下する。
一方、実施の形態１では、終端領域に格子欠陥を導入することで、終端領域に存在するキャリアが消滅し易くなるため、ＩＧＢＴのターンオフ動作時に抜き取り領域のキャリア濃度が下がる。従って、Ｐ型層１１からコレクタ側への空乏化が促進され、電界強度が低下する。この結果、ＩＧＢＴのターンオフ動作時の電流遮断能力を向上させることができる。
図９は、格子欠陥を導入した領域の幅と電流遮断能力Ｊｃ（ｂｒｅａｋ）の関係を示す図である。電源電圧ＶＣＣは３４００Ｖである。図１０は、格子欠陥を導入した領域の幅とオン電圧ＶＣＥ（ｓａｔ）の関係を示す図である。コレクタ電流密度ＪＣは５６Ａ／ｃｍ２である。図１１は、格子欠陥を導入した領域の幅とリーク電流密度ＪＣＥＳの関係を示す図である。コレクタ・エミッタ間の電圧ＶＣＥＳは４５００Ｖである。図９から図１１において温度は３９８Ｋである。
また、図９から図１１の横軸の「格子欠陥を導入した領域の幅」は規格化されており、格子欠陥を導入していない場合（比較例）は０、終端領域の一部に格子欠陥を導入した場合は０．５、終端領域に格子欠陥を導入した場合（実施の形態１）は０．６８、終端領域と抜き取り領域に格子欠陥を導入した場合は１．０である。
図９に示す通り、格子欠陥を導入しない場合に比べて、格子欠陥を導入した場合に、電流遮断能力が向上する。また、図１０に示す通り、終端領域だけでなく抜き取り領域にも格子欠陥を導入すると、オン電圧が上がってしまう。また、ＩＧＢＴのオフ時にエミッタ・コレクタ間電圧が高いほどＰ型層１１から空乏層がコレクタ側に延びる。この際に、抜き取り領域に格子欠陥があると、図１１に示す通り、リーク電流が発生しやすくなる。そして、３９８Ｋより高温化すると、リーク電流密度が急激に増加し、熱暴走によるデバイス破壊を誘発する。
本実施の形態では、終端領域のみに格子欠陥を導入し、抜き取り領域に格子欠陥を導入しない。従って、ターンオフ動作時の電流遮断能力を向上させつつ、オン電圧（オン抵抗）を下げることができ、かつオフ時のリーク電流を低減することもできる。
なお、Ｐ型層１１とＮ−型ドリフト層１の接合部はエミッタ側に近い。従って、粒子線をエミッタ側から照射することで、その接合部に近い終端領域の格子欠陥の密度を高くすることができるため、更に高い効果を得ることができる。
実施の形態２．
図１２は、本発明の実施の形態２に係る半導体装置を示す断面図である。トランジスタ領域と抜き取り領域において、Ｎ−型ドリフト層１の下にＮ型バッファ層１６が設けられ、その下にＰ型コレクタ層１７が設けられている。終端領域において、Ｎ−型ドリフト層１の下にＮ型バッファ層１９が設けられている。Ｐ型コレクタ層１７とＮ型バッファ層１９にコレクタ電極１８が直接に接続されている。即ち、終端領域のＮ型バッファ層１９はコレクタ電極１８に直接接触（短絡）している。
図１２は、本発明の実施の形態２に係る半導体装置を示す断面図である。トランジスタ領域と抜き取り領域において、Ｎ−型ドリフト層１の下にＮ型バッファ層１６が設けられ、その下にＰ型コレクタ層１７が設けられている。終端領域において、Ｎ−型ドリフト層１の下にＮ型バッファ層１９が設けられている。Ｐ型コレクタ層１７とＮ型バッファ層１９にコレクタ電極１８が直接に接続されている。即ち、終端領域のＮ型バッファ層１９はコレクタ電極１８に直接接触（短絡）している。
続いて、実施の形態２の効果について比較例と比較して説明する。比較例では、終端領域にもＰ型コレクタ層１７を設けており、Ｎ型バッファ層１９はコレクタ電極１８に直接接触していない。
図１３は、比較例と実施の形態２の装置のＬ負荷ターンオフ特性をシミュレーションした際の評価回路を示す図である。電源電圧Ｖｃｃは３４００Ｖ、インダクタンスＬｓは２．４７μＨ、抵抗ＲＧは１０６６Ω、温度は１５０℃である。ＩＧＢＴの耐圧は６５００Ｖである。コレクタ電流密度ＪＣを５６Ａ／ｃｍ２から、その１．５倍、２．０倍と上げていき、デバイスが破壊するまで評価を行った。
図１４は、図１３の回路を用いてシミュレーションした実施の形態２と比較例のＩＧＢＴのターンオフ波形を示す図である。この図から分かるように、実施の形態２の電流遮断能力は比較例の２．５倍になる。
実施の形態２では、終端領域においてＰ型コレクタ層１７を省略してＮ型バッファ層１９をコレクタ電極１８に直接接触させる。これにより、ＩＧＢＴのターンオフ動作時に終端領域のコレクタ構造におけるキャリア発生が少なくなるため、Ｐ型層１１からコレクタ側への空乏化が促進され、電界強度が低下する。この結果、ＩＧＢＴのターンオフ動作時の電流遮断能力を向上させることができる。
また、図１０の横軸の「格子欠陥を導入した領域の幅」を「Ｐ型コレクタ層が存在しない領域の幅」に置き換えると、実施の形態２でも同様の結果となる。従って、実施の形態２では、オン電圧（オン抵抗）を下げることができる。
実施の形態３．
図１５は、本発明の実施の形態３に係る半導体装置を示す断面図である。トランジスタ領域と抜き取り領域において、Ｎ−型ドリフト層１の下にＮ型バッファ層１６が設けられている。終端領域において、Ｎ−型ドリフト層１の下にＮ＋型バッファ層２０が設けられている。Ｎ型バッファ層１６とＮ＋型バッファ層２０の下にＰ型コレクタ層１７が設けられている。Ｐ型コレクタ層１７にコレクタ電極１８が接続されている。Ｎ＋型バッファ層２０の不純物濃度は、Ｎ型バッファ層１６の不純物濃度よりも高い。
図１５は、本発明の実施の形態３に係る半導体装置を示す断面図である。トランジスタ領域と抜き取り領域において、Ｎ−型ドリフト層１の下にＮ型バッファ層１６が設けられている。終端領域において、Ｎ−型ドリフト層１の下にＮ＋型バッファ層２０が設けられている。Ｎ型バッファ層１６とＮ＋型バッファ層２０の下にＰ型コレクタ層１７が設けられている。Ｐ型コレクタ層１７にコレクタ電極１８が接続されている。Ｎ＋型バッファ層２０の不純物濃度は、Ｎ型バッファ層１６の不純物濃度よりも高い。
実施の形態３では、不純物濃度の高いＮ＋型バッファ層２０を終端領域に設けている。これにより、ＩＧＢＴのターンオフ動作時に終端領域においてＰ型コレクタ層１７からのホール注入が抑制されるため、Ｐ型層１１からコレクタ側への空乏化が促進され、電界強度が低下する。この結果、ＩＧＢＴのターンオフ動作時の電流遮断能力を向上させることができる。
また、図１０の横軸の「格子欠陥を導入した領域の幅」を「第２のＮ型バッファ層が存在する領域の幅」に置き換えると、実施の形態３でも同様の結果となる。従って、実施の形態３では、オン電圧（オン抵抗）を下げることができる。
なお、実施の形態１〜３では４５００Ｖの高耐圧の半導体装置について説明したが、耐圧に関わらず上記の効果を得ることができる。また、実施の形態１〜３ではトランジスタ領域のＩＧＢＴがトレンチゲート構造の場合について説明したが、平面ゲート構造の場合でも上記の効果を得ることができる。また、終端領域にＰ型層１４からなるガードリングを形成した場合について説明したが、耐圧を保持する他の構造でも上記の効果を得ることができる。
また、実施の形態１〜３に係る半導体装置は、珪素によって形成されたものに限らず、珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体によって形成されたものでも、本実施の形態に記載の効果を得ることができる。ワイドバンドギャップ半導体は、例えば、炭化珪素、窒化ガリウム系材料、又はダイヤモンドである。このようなワイドバンドギャップ半導体によって形成された半導体装置は、耐電圧性や許容電流密度が高いため、小型化できる。この小型化された半導体装置を用いることで、この素子を組み込んだ半導体モジュールも小型化できる。また、半導体装置の耐熱性が高いため、ヒートシンクの放熱フィンを小型化でき、水冷部を空冷化できるので、半導体モジュールを更に小型化できる。また、半導体装置の電力損失が低く高効率であるため、半導体モジュールを高効率化できる。
１ Ｎ−型ドリフト層
７ ゲート電極
９ エミッタ電極
１１ Ｐ型層
１２ 絶縁膜
１３ ダミーゲート電極
１６ Ｎ型バッファ層（第１のＮ型バッファ層）
１７ Ｐ型コレクタ層
１８ コレクタ電極
１９ Ｎ型バッファ層（第２のＮ型バッファ層）
２０ Ｎ＋型バッファ層（第２のＮ型バッファ層）
７ ゲート電極
９ エミッタ電極
１１ Ｐ型層
１２ 絶縁膜
１３ ダミーゲート電極
１６ Ｎ型バッファ層（第１のＮ型バッファ層）
１７ Ｐ型コレクタ層
１８ コレクタ電極
１９ Ｎ型バッファ層（第２のＮ型バッファ層）
２０ Ｎ＋型バッファ層（第２のＮ型バッファ層）
Claims (4)
- ゲート電極とエミッタ電極を持つ絶縁ゲート型バイポーラトランジスタが設けられたトランジスタ領域と、
前記トランジスタ領域の周囲に配置された終端領域と、
前記トランジスタ領域と前記終端領域の間に配置され、余剰のキャリアを抜き取る抜き取り領域とを備え、
前記抜き取り領域において、Ｎ型ドリフト層上にＰ型層が設けられ、
前記Ｐ型層は前記エミッタ電極に接続され、
前記Ｐ型層上に絶縁膜を介してダミーゲート電極が設けられ、
前記ダミーゲート電極は前記ゲート電極に接続され、
前記終端領域におけるキャリアのライフタイムは、前記トランジスタ領域及び前記抜き取り領域におけるキャリアのライフタイムよりも短いことを特徴とする半導体装置。 - 前記終端領域における格子欠陥の密度は、前記トランジスタ領域及び前記抜き取り領域における格子欠陥の密度よりも高いことを特徴とする請求項１に記載の半導体装置。
- ゲート電極とエミッタ電極を持つ絶縁ゲート型バイポーラトランジスタが設けられたトランジスタ領域と、
前記トランジスタ領域の周囲に配置された終端領域と、
前記トランジスタ領域と前記終端領域の間に配置され、余剰のキャリアを抜き取る抜き取り領域とを備え、
前記抜き取り領域において、Ｎ型ドリフト層上にＰ型層が設けられ、
前記Ｐ型層は前記エミッタ電極に接続され、
前記Ｐ型層上に絶縁膜を介してダミーゲート電極が設けられ、
前記ダミーゲート電極は前記ゲート電極に接続され、
前記トランジスタ領域と前記抜き取り領域において、前記Ｎ型ドリフト層の下に第１のＮ型バッファ層が設けられ、
前記第１のＮ型バッファ層の下にＰ型コレクタ層が設けられ、
前記終端領域において、前記Ｎ型ドリフト層の下に第２のＮ型バッファ層が設けられ、
前記Ｐ型コレクタ層と前記第２のＮ型バッファ層にコレクタ電極が直接に接続されていることを特徴とする半導体装置。 - ゲート電極とエミッタ電極を持つ絶縁ゲート型バイポーラトランジスタが設けられたトランジスタ領域と、
前記トランジスタ領域の周囲に配置された終端領域と、
前記トランジスタ領域と前記終端領域の間に配置され、余剰のキャリアを抜き取る抜き取り領域とを備え、
前記抜き取り領域において、Ｎ型ドリフト層上にＰ型層が設けられ、
前記Ｐ型層は前記エミッタ電極に接続され、
前記Ｐ型層上に絶縁膜を介してダミーゲート電極が設けられ、
前記ダミーゲート電極は前記ゲート電極に接続され、
前記トランジスタ領域と前記抜き取り領域において、前記Ｎ型ドリフト層の下に第１のＮ型バッファ層が設けられ、
前記終端領域において、前記Ｎ型ドリフト層の下に第２のＮ型バッファ層が設けられ、
前記第１及び第２のＮ型バッファ層の下にＰ型コレクタ層が設けられ、
前記Ｐ型コレクタ層にコレクタ電極が接続され、
前記第２のＮ型バッファ層の不純物濃度は、前記第１のＮ型バッファ層の不純物濃度よりも高いことを特徴とする半導体装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011098360A JP5621703B2 (ja) | 2011-04-26 | 2011-04-26 | 半導体装置 |
| US13/324,306 US8598622B2 (en) | 2011-04-26 | 2011-12-13 | Semiconductor device |
| TW100146412A TWI464830B (zh) | 2011-04-26 | 2011-12-15 | 半導體裝置 |
| DE102012201950.2A DE102012201950B4 (de) | 2011-04-26 | 2012-02-09 | Halbleitervorrichtung |
| KR1020120035306A KR101334952B1 (ko) | 2011-04-26 | 2012-04-05 | 반도체장치 |
| CN201210138450.8A CN102760760B (zh) | 2011-04-26 | 2012-04-25 | 半导体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011098360A JP5621703B2 (ja) | 2011-04-26 | 2011-04-26 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012231011A true JP2012231011A (ja) | 2012-11-22 |
| JP5621703B2 JP5621703B2 (ja) | 2014-11-12 |
Family
ID=47007851
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011098360A Active JP5621703B2 (ja) | 2011-04-26 | 2011-04-26 | 半導体装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US8598622B2 (ja) |
| JP (1) | JP5621703B2 (ja) |
| KR (1) | KR101334952B1 (ja) |
| CN (1) | CN102760760B (ja) |
| DE (1) | DE102012201950B4 (ja) |
| TW (1) | TWI464830B (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016021077A1 (ja) * | 2014-08-08 | 2016-02-11 | 株式会社日立製作所 | 半導体装置、パワーモジュール、電力変換装置、自動車および鉄道車両 |
| JP2016100455A (ja) * | 2014-11-21 | 2016-05-30 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
| US9941269B2 (en) | 2014-01-29 | 2018-04-10 | Mitsubishi Electric Corporation | Power semiconductor device including well extension region and field-limiting rings |
| US10026832B2 (en) | 2014-01-29 | 2018-07-17 | Mitsubishi Electric Corporation | Power semiconductor device |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5644793B2 (ja) * | 2012-03-02 | 2014-12-24 | 株式会社デンソー | 半導体装置 |
| JP5701447B2 (ja) | 2012-03-05 | 2015-04-15 | 三菱電機株式会社 | 半導体装置 |
| KR20140067445A (ko) | 2012-11-26 | 2014-06-05 | 삼성전기주식회사 | 전력 반도체 소자 |
| JP6289683B2 (ja) | 2015-01-27 | 2018-03-07 | 三菱電機株式会社 | 半導体装置 |
| JP6720569B2 (ja) | 2015-02-25 | 2020-07-08 | 株式会社デンソー | 半導体装置 |
| DE102016102861B3 (de) * | 2016-02-18 | 2017-05-24 | Infineon Technologies Ag | Halbleiterbauelemente und Verfahren zum Bilden eines Halbleiterbauelements |
| DE102017107174B4 (de) | 2017-04-04 | 2020-10-08 | Infineon Technologies Ag | IGBT mit dV/dt-Steuerbarkeit und Verfahren zum Verarbeiten eines IGBT |
| JP6815285B2 (ja) | 2017-06-26 | 2021-01-20 | 株式会社東芝 | 半導体装置 |
| CN109524396B (zh) * | 2017-09-20 | 2023-05-12 | 株式会社东芝 | 半导体装置 |
| DE102017124871B4 (de) | 2017-10-24 | 2021-06-17 | Infineon Technologies Ag | Leistungshalbleiter-Vorrichtung und Verfahren zum Herstellen einer Leistungshalbleiter-Vorrichtung |
| DE102017124872B4 (de) | 2017-10-24 | 2021-02-18 | Infineon Technologies Ag | Verfahren zur Herstellung eines IGBT mit dV/dt-Steuerbarkeit |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0621358A (ja) * | 1992-07-02 | 1994-01-28 | Nippondenso Co Ltd | 絶縁ゲート型バイポーラトランジスタ |
| JP2009117634A (ja) * | 2007-11-07 | 2009-05-28 | Toyota Motor Corp | 半導体装置 |
| JP2009200098A (ja) * | 2008-02-19 | 2009-09-03 | Toyota Motor Corp | Ｉｇｂｔとその製造方法 |
| JP2009283781A (ja) * | 2008-05-23 | 2009-12-03 | Mitsubishi Electric Corp | 半導体装置 |
| JP2010087510A (ja) * | 2008-09-30 | 2010-04-15 | Infineon Technologies Austria Ag | ロバスト半導体デバイス |
| JP2011054813A (ja) * | 2009-09-03 | 2011-03-17 | Toyota Motor Corp | 縦型半導体装置 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0621538A (ja) * | 1992-07-06 | 1994-01-28 | Nippon Telegr & Teleph Corp <Ntt> | 光導波路型周波数可変レーザ及びフィルタ |
| JP3927111B2 (ja) * | 2002-10-31 | 2007-06-06 | 株式会社東芝 | 電力用半導体装置 |
| JP4457895B2 (ja) * | 2005-01-14 | 2010-04-28 | 船井電機株式会社 | 電源装置、並びにそれに適用可能な放熱部材固定構造及び回路基板 |
| JP4193993B2 (ja) | 2005-01-14 | 2008-12-10 | 日本インター株式会社 | Ｊｂｓおよびその製造方法 |
| JP5055907B2 (ja) | 2005-10-05 | 2012-10-24 | サンケン電気株式会社 | 半導体装置 |
| JP2008192737A (ja) * | 2007-02-02 | 2008-08-21 | Denso Corp | 半導体装置 |
| JP5150195B2 (ja) | 2007-10-16 | 2013-02-20 | 株式会社東芝 | 縦型半導体装置 |
| JP2009176772A (ja) | 2008-01-21 | 2009-08-06 | Denso Corp | 半導体装置 |
| JP4688901B2 (ja) * | 2008-05-13 | 2011-05-25 | 三菱電機株式会社 | 半導体装置 |
| JP4883730B2 (ja) | 2009-11-05 | 2012-02-22 | 関東自動車工業株式会社 | 流入量測定装置及び流入量測定方法 |
-
2011
- 2011-04-26 JP JP2011098360A patent/JP5621703B2/ja active Active
- 2011-12-13 US US13/324,306 patent/US8598622B2/en active Active
- 2011-12-15 TW TW100146412A patent/TWI464830B/zh active
-
2012
- 2012-02-09 DE DE102012201950.2A patent/DE102012201950B4/de active Active
- 2012-04-05 KR KR1020120035306A patent/KR101334952B1/ko active IP Right Grant
- 2012-04-25 CN CN201210138450.8A patent/CN102760760B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0621358A (ja) * | 1992-07-02 | 1994-01-28 | Nippondenso Co Ltd | 絶縁ゲート型バイポーラトランジスタ |
| JP2009117634A (ja) * | 2007-11-07 | 2009-05-28 | Toyota Motor Corp | 半導体装置 |
| JP2009200098A (ja) * | 2008-02-19 | 2009-09-03 | Toyota Motor Corp | Ｉｇｂｔとその製造方法 |
| JP2009283781A (ja) * | 2008-05-23 | 2009-12-03 | Mitsubishi Electric Corp | 半導体装置 |
| JP2010087510A (ja) * | 2008-09-30 | 2010-04-15 | Infineon Technologies Austria Ag | ロバスト半導体デバイス |
| JP2011054813A (ja) * | 2009-09-03 | 2011-03-17 | Toyota Motor Corp | 縦型半導体装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9941269B2 (en) | 2014-01-29 | 2018-04-10 | Mitsubishi Electric Corporation | Power semiconductor device including well extension region and field-limiting rings |
| US10026832B2 (en) | 2014-01-29 | 2018-07-17 | Mitsubishi Electric Corporation | Power semiconductor device |
| WO2016021077A1 (ja) * | 2014-08-08 | 2016-02-11 | 株式会社日立製作所 | 半導体装置、パワーモジュール、電力変換装置、自動車および鉄道車両 |
| JP2016100455A (ja) * | 2014-11-21 | 2016-05-30 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE102012201950A1 (de) | 2012-10-31 |
| TW201244011A (en) | 2012-11-01 |
| KR101334952B1 (ko) | 2013-11-29 |
| US8598622B2 (en) | 2013-12-03 |
| KR20120121344A (ko) | 2012-11-05 |
| US20120273836A1 (en) | 2012-11-01 |
| TWI464830B (zh) | 2014-12-11 |
| DE102012201950B4 (de) | 2019-01-03 |
| CN102760760A (zh) | 2012-10-31 |
| CN102760760B (zh) | 2015-04-15 |
| JP5621703B2 (ja) | 2014-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5621703B2 (ja) | 半導体装置 | |
| US9640643B2 (en) | Semiconductor device | |
| JP6119577B2 (ja) | 半導体装置 | |
| JP6165271B2 (ja) | 電力用半導体装置 | |
| JP6150908B2 (ja) | 電力用半導体装置 | |
| JP6777244B2 (ja) | 半導体装置 | |
| JP6288315B2 (ja) | 半導体装置 | |
| JP6784337B2 (ja) | 半導体装置 | |
| JPWO2014199465A1 (ja) | 半導体装置 | |
| JP2014056942A (ja) | 電力用半導体装置 | |
| US10490655B2 (en) | Insulated gate bipolar transistor (IGBT) with high avalanche withstand | |
| JP2019169575A (ja) | 半導体装置 | |
| US20150187678A1 (en) | Power semiconductor device | |
| JPH1074959A (ja) | 電力用半導体素子 | |
| JP2012069634A (ja) | 半導体装置 | |
| JP2014204038A (ja) | 半導体装置及びその製造方法 | |
| WO2016113865A1 (ja) | 半導体装置及びその製造方法 | |
| JP6537711B2 (ja) | 半導体装置 | |
| JP2010093080A (ja) | 半導体装置 | |
| JP2018107479A (ja) | 半導体装置 | |
| WO2019049251A1 (ja) | 半導体装置 | |
| JP2013187344A (ja) | 半導体装置及びその製造方法 | |
| US20150187921A1 (en) | Power semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130523 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140415 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140417 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140522 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140826 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140908 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5621703 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |