JP2009176772A - 半導体装置 - Google Patents

Abstract

【課題】当該半導体装置が有するＩＧＢＴ素子のスイッチング耐量をより向上することのできる半導体装置を提供する。
【解決手段】半導体装置１は、半導体基板１０１の上表面Ｓｕに形成されたエミッタ電極１０６及びゲート電極１０４と、半導体基板１０１の下表面Ｓｄ全面に形成されたコレクタ電極１０８とを有するトレンチゲート型ＩＧＢＴ素子を活性領域Ｄｄに複数備えるとともに、エミッタ電極１０６及びコレクタ電極１０８間に所定の電圧を印加するためのガードリング１１０を耐圧領域Ｄｒに備える。さらに、半導体装置１は、そのコレクタ層１０７の端部１０７ａが、複数のＩＧＢＴ素子のうち活性領域Ｄｄの最外周に位置するＩＧＢＴ素子の直下に、すなわち、活性領域Ｄｄと耐圧領域Ｄｒとの境界Ｂから距離Ｌ１だけ活性領域Ｄｄ側に位置している。
【選択図】図１

Description

本発明は、例えばＩＧＢＴ素子が形成される活性領域と耐圧構造が形成される耐圧領域とを有する半導体基板を備える半導体装置に関する。

従来、この種の半導体装置として例えば特許文献１に記載の技術が知られている。この文献１に記載の技術について説明する。この文献に記載された半導体装置では、Ｎ導電型の半導体基板の上表面（第１主面）側の表層に選択的に形成されたＩＧＢＴ素子のベース領域とこのＩＧＢＴ素子を取り囲むように形成されたガードリング（耐圧領域）との間に、ゲート電極に対して電気的に独立したダミートレンチがベース領域を取り囲むように設けられている。そして、ダミートレンチに近接する、ガードリングの端部及びゲートトレンチにより区画されたベース領域の端部は、エミッタ電極と電気的に接続され、ブレークダウン電流のキャリア回収領域として機能する。これにより、ブレークダウン電流に起因してＩＧＢＴ素子が破壊されることを低減しようとしている。
特開２００７−２５０６７２号公報 米国特許出願公開第２００４／０１４４９９２Ａ１号明細書

ところで、上記特許文献１に記載の技術では、当該半導体装置を容易に製造することが可能であることから、半導体基板の上表面と対向する下表面（第２主面）の全面にわたって一様に、ＩＧＢＴ素子のコレクタ層を構成する高濃度Ｐ導電型層及びコレクタ電極が形成されている。

こうした構造の半導体装置にあっては、半導体基板の活性領域に形成されたＩＧＢＴ素子がオンされると、コレクタ電極及びコレクタ層のうち、半導体基板の活性領域に位置する部分からだけでなく、半導体基板の耐圧領域に位置する部分からもキャリア（この場合、ホール）が半導体基板に注入される。そして注入されたホールは、離間距離が最も短い、活性領域の最外周に位置するＩＧＢＴ素子に向かって集中して流れることになる。このように電流集中が発生すると、例えばエミッタ電極及びコレクタ電極間を電流が流れ続けてしまういわゆるラッチアップが生じたり、最外周に位置するＩＧＢＴ素子に発熱が生じたりするなどして、集中した電流に起因してＩＧＢＴ素子が破壊されてしまう。ちなみに、こうしたＩＧＢＴ素子の破壊は、通常、ＩＧＢＴ素子のオンからオフへのスイッチング時に生じる。

これに対し、例えば特許文献２に記載の技術も知られている。この文献に記載の技術では、上記特許文献１に記載の技術とは異なり、ＩＧＢＴ素子のコレクタ層を構成するＰ導電型層は、半導体基板の下表面の全面にわたって一様に形成されているのではなく、ＩＧＢＴ素子のスナップバック特性を改善する目的で、半導体基板の耐圧領域に形成された耐圧構造の直下にまで延伸されている。

こうした構造の半導体装置によれば、上記課題は生じないようにも思われる。しかしながら、こうした構造の半導体装置であっても、半導体基板の耐圧領域にコレクタ層が存在することに変わりは無く、上記従来技術と同様に、半導体基板の活性領域に形成されたＩＧＢＴ素子がオンされると、コレクタ電極及びコレクタ層のうち、半導体基板の耐圧領域に位置する部分からもホールが半導体基板に注入され、最外周に位置するＩＧＢＴ素子に集中して電流が流れてしまう。結局のところ、ＩＧＢＴ素子のスイッチング耐量を向上するには依然として改善の余地が残されている。

本発明は、上記実情に鑑みてなされたものであって、その目的は、当該半導体装置が有するＩＧＢＴ素子のスイッチング耐量をより向上することのできる半導体装置を提供することにある。

こうした目的を達成するため、請求項１に記載の発明では、半導体基板の第１主面に形成されたエミッタ電極及びゲート電極と、前記半導体基板の第１主面と対向する第２主面に形成されたコレクタ電極とを有し、これらエミッタ電極及びコレクタ電極間を前記半導体基板を介して電流が流れるように構成されたＩＧＢＴ素子が前記半導体基板の活性領域に形成されており、前記エミッタ電極及びコレクタ電極間に所定の電圧を印加するための耐圧構造が前記半導体基板の耐圧領域に形成された半導体装置として、前記半導体基板の第２主面側の表層には、前記ＩＧＢＴ素子を構成するコレクタ領域として機能する不純物領域が形成され、前記不純物領域の端部は、前記活性領域と前記耐圧領域との境界よりも活性領域側に位置することとした。

半導体装置としてのこのような構成では、課題の欄に記載した従来技術とは異なり、ＩＧＢＴ素子を構成するコレクタ領域として機能する不純物領域が、半導体基板の耐圧領域に形成された耐圧構造の直下にまで延伸されるのではなく、半導体基板の活性領域の第２主面側の表層に不純物領域（コレクタ領域）が形成された上で、そのコレクタ領域の端部が、活性領域と耐圧領域との境界よりも活性領域側に位置する。そのため、半導体基板の活性領域に形成されたＩＧＢＴ素子がオンされても、コレクタ電極及びコレクタ領域から多量のキャリアが半導体基板内に注入されることは抑制される。したがって、活性領域の最外周に位置するＩＧＢＴ素子に向かって集中して電流が流れることは抑制され、そうした電流集中に起因してＩＧＢＴ素子が破壊されることも抑制される。すなわち、当該半導体装置が有するＩＧＢＴ素子のスイッチング耐量をより向上することができるようになる。

具体的には、請求項２に記載の発明では、第１主面及びこの第１主面に対向する第２主面を有する第１導電型の半導体基板を備える半導体装置として、前記半導体基板の活性領域には、前記半導体基板の第１主面側の表層に選択的に形成され、ベース領域となる第２導電型の第１半導体領域と、前記半導体基板の第１主面から第２主面に向かって第１半導体領域を貫通するように形成されたゲートトレンチに絶縁膜を介して埋設されるゲート電極と、第１半導体領域内の第１主面側の表層に前記ゲートトレンチの側面に隣接するように選択的に形成され、エミッタ領域となる第１導電型の第２半導体領域と、第２半導体領域に電気的に接続されるエミッタ電極と、前記半導体基板の第２主面側の表層に形成され、コレクタ領域となる第２導電型の第３半導体領域と、第３半導体領域に電気的に接続されるコレクタ電極とを有するＩＧＢＴ素子が形成されており、前記半導体基板の前記活性領域を取り囲む耐圧領域には、前記半導体基板の第１主面側の表層に選択的に形成され、ガードリングとして機能する第２導電型の第４半導体領域が形成されており、第３半導体領域の端部は、前記活性領域と前記耐圧領域との境界よりも前記活性領域側に位置することとした。すなわち、半導体基板の活性領域に形成されるＩＧＢＴ素子として、ゲートトレンチ型のＩＧＢＴ素子を採用するとともに、半導体基板の耐圧領域に形成される耐圧構造として、ガードリングを採用することとした。なお、請求項１における不純物領域は、第３半導体領域に相当する。

半導体装置としてのこのような構成では、課題の欄に記載した従来技術とは異なり、ＩＧＢＴ素子を構成するコレクタ領域として機能する不純物領域が、半導体基板の耐圧領域に形成された耐圧構造の直下にまで延伸されるのではなく、半導体基板の活性領域の第２主面側の表層に第３半導体領域が形成された上で、その第３半導体領域の端部が、半導体基板の活性領域と耐圧領域との境界よりも活性領域側に位置する。そのため、半導体基板の活性領域に形成されたＩＧＢＴ素子がオンされても、コレクタ電極及び第３半導体領域から多量のキャリアが半導体基板内に注入されることは抑制されるようになる。したがって、活性領域の最外周に位置するＩＧＢＴ素子に向かって集中して電流が流れることは抑制され、そうした電流集中に起因してＩＧＢＴ素子が破壊されることも抑制される。すなわち、当該半導体装置が有するＩＧＢＴ素子のスイッチング耐量をより向上することができるようになる。

上記請求項２に記載の構成において、例えば請求項３に記載の発明のように、前記半導体基板の前記活性領域には、複数のＩＧＢＴ素子が形成されており、第３半導体領域の端部は、前記複数のＩＧＢＴ素子のうち最外周に位置するＩＧＢＴ素子の直下よりも前記耐圧領域側に位置することが望ましい。あるいは、例えば請求項４に記載の発明のように、前記半導体基板の前記活性領域には、複数のＩＧＢＴ素子が形成されており、第３半導体領域の端部は、前記複数のＩＧＢＴ素子のうち最外周に位置するＩＧＢＴ素子の直下に位置することが望ましい。このように、第３半導体領域の端部の位置を調節することにより、当該半導体装置が有するＩＧＢＴ素子のスイッチング耐量を調節することができるようになる。特に、上記請求項４に記載の構成によれば、当該半導体装置が有するＩＧＢＴ素子を構成するエミッタ電極及びコレクタ電極間に流れる電流量を確保しつつ、スイッチング耐量を向上することができるようになる。

また、上記請求項２〜４のいずれかに記載の構成において、例えば請求項５に記載の発明では、前記半導体基板の前記耐圧領域の、前記半導体基板の第２主面側の表層に、第２導電型の第５半導体領域がさらに形成されており、第５半導体領域は、第３半導体領域よりも低濃度に形成されていることした。これによっても、上記請求項２〜４のいずれかに記載の構成に準じた作用効果を得ることができるようになる。

なお、半導体基板の第２主面側の表層のうち耐圧領域に形成される半導体領域の濃度は第３半導体領域よりも低濃度に限らない。上記請求項２〜４のいずれかに記載の構成において、例えば請求項６に記載の発明のように、前記半導体基板の前記耐圧領域の、前記半導体基板の第２主面側の表層には、第２導電型の複数の第６半導体領域がさらに形成されており、前記複数の第６半導体領域は、各々、前記活性領域を取り囲む平面視環状に形成されていることとしてもよい。あるいは、例えば請求項７に記載の発明のように、前記半導体基板の前記耐圧領域の、前記半導体基板の第２主面側の表層には、第２導電型の複数の第６半導体領域がさらに形成されており、前記複数の第６半導体領域は、各々、平面視円形状に形成されており、全体として、前記活性領域を取り囲む平面視環状に配列されていることとしてもよい。ほかにも、例えば請求項８に記載の発明のように、前記半導体基板の前記耐圧領域の、前記半導体基板の第２主面側の表層には、第２導電型の複数の第６半導体領域がさらに形成されており、前記複数の第６半導体領域は、各々、平面視矩形状に形成されており、全体として、前記活性領域を取り囲む平面視環状に配列されていることとしてもよい。要は、半導体基板の第２主面側の表層のうち耐圧領域全域にわたって第６半導体領域が形成されないのであれば、その不純物濃度及び平面視形状並びに配列態様は任意である。

上記請求項５〜８のいずれかに記載の構成において、例えば請求項９に記載の発明のように、前記半導体基板の前記耐圧領域には、第５半導体領域もしくは第６半導体領域と前記コレクタ電極との間に絶縁膜をさらに備えることが望ましい。これにより、半導体基板の活性領域に形成されたＩＧＢＴ素子のオン時に、第５半導体領域もしくは第６半導体領域から多量のキャリアが半導体基板内に注入することを確実に抑制することができるようになる。

以下、本発明に係る半導体装置の一実施の形態について、図１及び図２を併せ参照しつつ説明する。なお、図１は、本実施の形態の側面構造の一例を示す図であり、図２は、本実施の形態の平面構造の一例を示す平面図である。

この図１に示すように、本実施の形態の半導体装置１は、いわゆるトレンチゲート構造のＦＳ（フィールドストップ）型ＩＧＢＴ（Insulated GateBipolar Transistor）素子が半導体基板１０１の活性領域Ｄｄに複数形成されている。

詳しくは、ドリフト層となる低濃度Ｎ導電型（第１導電型）の半導体基板１０１（ＦＺウエハ）の上表面（第１主面）Ｓｕ側の表層には、活性領域Ｄｄにおいて、Ｐ導電型（第２導電型）にてベース領域（第１半導体領域）１０２及び１０２ａが選択的に形成されている。これらベース領域１０２及び１０２ａには、ＩＧＢＴ素子のチャネルが構成される。

また、ベース領域１０２及び１０２ａには、半導体基板１０１の上表面Ｓｕから下表面Ｓｄに向かってベース領域１０２及び１０２ａをそれぞれ貫通するように複数のゲートトレンチ１０３が形成されている。そして、ゲートトレンチ１０３底面及び側面上に形成されたゲート絶縁膜（図示略）を介して、ゲートトレンチ１０３内に例えばポリシリコンが充填され、ゲート電極１０４が埋設されている。

また、ベース領域１０２ａ内の上表面Ｓｕ側の表層においては、ゲートトレンチ１０３（ゲート電極１０４）の側面に隣接するように、高濃度Ｎ導電型にてエミッタ領域（第２半導体領域）１０５が選択的に形成されている。このエミッタ領域１０５は、例えばアルミニウム系材料を用いて形成されたエミッタ電極１０６と電気的に接続されている。

なお、図１に示すように、本実施形態の半導体装置１では、ベース領域１０２及び１０２ａは、ゲートトレンチ１０３によって分断されている。このゲートトレンチ１０３によって分断された領域のうち、ゲートトレンチ１０３間隔の狭い領域であるベース領域１０２ａには、エミッタ領域１０５が選択的に形成されている。そして、ベース領域１０２ａは、エミッタ領域１０５と共にエミッタ電極１０６に接触し、その電位が固定されている。一方、ゲートトレンチ１０３によって分断された領域のうち、ゲートトレンチ１０３間隔の広い領域であるベース領域１０２には、先のベース領域１０２ａとは異なり、エミッタ領域１０５は形成されていない。そのため、ベース領域１０２は、その電位が固定されていない浮遊電位となっている。これにより、キャリアの蓄積効果が高められ、ドリフト層である半導体基板１０１のオン電圧が低減されるようになる。こうしたベース領域１０２及び１０２ａは、図１に示すように、半導体基板１０１の上表面Ｓｕ側の表層部に交互に配置されている。

また、図１に示すように、半導体基板１０１の下表面Ｓｄ側の表層には、高濃度Ｐ導電型にてコレクタ層（第３半導体領域、不純物領域）１０７が形成されている。そして、コレクタ層１０７は例えばアルミニウム系材料を用いて構成されたコレクタ電極１０８と電気的に接続されている。なお、このコレクタ層１０７については後述する。

また、図１に示すように、半導体基板１０１とコレクタ層１０７との間には、Ｎ導電型にてフィールドストップ層１０９が形成されている。こうしたトレンチゲート構造のＩＧＢＴ素子として、ＦＳ型ＩＧＢＴ素子を採用すると、パンチスルー型やノンパンチスルー型等の他のトレンチ構造と比較して、半導体装置１の厚さを薄くすることができ、ひいては、体格の小型化を図ることができるようになる。

次に、ＩＧＢＴ素子が形成される活性領域Ｄｄを取り囲む周囲の耐圧領域Ｄｒについて説明する。図１及び図２に示すように、半導体基板１０１の上表面Ｓｕ側の表層には、半導体基板１０１の耐圧領域Ｄｒにおいて、エミッタ電極１０６及びコレクタ電極１０８間に所定の電圧（例えば１２００［Ｖ］）の電圧を印加できるようにするための耐圧構造として、複数のガードリング１１０がＰ導電型にて形成されている。図２においては便宜上、ガードリング１１０を２つのみ図示しているが、ガードリング１１０は、平面視矩形状に形成された活性領域Ｄｄを取り囲む領域である耐圧領域Ｄｒ内に平面視環状に形成される。このように、耐圧構造としてガードリング１１０を採用すると、半導体基板１０１とベース領域１０２及び１０２ａとの間のＰＮ接合への逆バイアス電圧の印加により形成される空乏層がＩＧＢＴ素子の周辺へ広がるため、活性領域Ｄｄの端部における電界集中を抑制することができるようになる。

なお、先の図１に示すように、ガードリング１１０は、ベース領域１０２及び１０２ａと略同程度の深さとなるように形成されている。これにより、ベース領域１２０及び１０２ａ並びにガードリング１１０を同一の製造工程にて形成することができるようになるため、当該半導体装置の製造工程を簡素化することができるようになる。

ところで、課題の欄にも記載したように、従来の半導体装置においては、エミッタ電極１０６及びコレクタ電極１０８間に半導体基板１０１を介して電流を流す際のキャリアの注入源となるコレクタ層及びコレクタ電極が、半導体基板の下表面Ｓｄの全面にわたって形成されていた。あるいは、そうしたコレクタ層が、ＩＧＢＴ素子のスナップバック特性を改善する目的で、半導体基板１０１の耐圧領域Ｄｒに形成された耐圧構造（ガードリング１１０に相当）の直下にまで延伸されていた。

そのため、ＩＧＢＴ素子がオンされると、コレクタ電極及びコレクタ層（高濃度Ｐ導電型層）のうち、半導体基板１０１の活性領域Ｄｄ直下に位置する部分だけでなく、半導体基板１０１の耐圧領域Ｄｒ直下に位置する部分からも、半導体基板１０１内にホールが注入されていた。半導体基板１０１の耐圧領域Ｄｒ直下に位置する部分から半導体基板１０１内に注入されたホールは、離間距離が短いことから、半導体基板１０１の活性領域Ｄｄの最外周に位置するＩＧＢＴ素子に向かって集中して流れることになる。このように電流集中が発生すると、例えばエミッタ電極１０６及びコレクタ電極１０８間を電流が流れ続けてしまういわゆるラッチアップが生じたり、最外周に位置するＩＧＢＴ素子に発熱が生じたりするなどして、集中した電流に起因してＩＧＢＴ素子が破壊されてしまう。ちなみに、こうしたＩＧＢＴ素子の破壊は、通常、ＩＧＢＴ素子のオンからオフへのスイッチング時に生じる。

なお、後者によれば、こうした課題は生じないようにも思われる。しかしながら、後者であれ、半導体基板１０１の耐圧領域Ｄｒにコレクタ層が存在することに変わりは無く、前者とと同様に、半導体基板１０１の活性領域Ｄｄに形成されたＩＧＢＴ素子がオンされると、コレクタ電極及びコレクタ層のうち、半導体基板１０１の耐圧領域Ｄｒに位置する部分からもホールが半導体基板１０１に注入され、最外周に位置するＩＧＢＴ素子に集中して電流が流れてしまう。

その点、本実施の形態では、図１に示すように、コレクタ層１０７の端部１０７ａは、図１中に一点鎖線で示す、半導体基板１０１の活性領域Ｄｄと耐圧領域Ｄｒとの境界Ｂよりも活性領域Ｄｄ側に位置することとした。詳しくは、コレクタ層１０７の端部１０７ａは、半導体基板１０１の活性領域Ｄｄに形成される複数のＩＧＢＴ素子のうち最外周に位置するＩＧＢＴ素子の直下に位置している。すなわち、コレクタ層１０７の端部１０７ａは、境界Ｂから距離Ｌ１だけ活性領域Ｄｄ側に位置している。

これにより、半導体基板１０１の耐圧領域Ｄｒ直下にはコレクタ層１０７が存在しなくなるため、ＩＧＢＴ素子のオフからオンへのスイッチング時において、コレクタ電極１０８及びコレクタ層１０７から多量のホールが半導体基板１０１内に注入することが抑制されるようになる。すなわち、コレクタ層１０７が半導体基板１０１の下表面Ｓｄの全面にわたって形成されている、あるいは、半導体基板１０１の耐圧領域Ｄｒに形成されたガードリング１１０の直下にまで延伸されていると発生することのある、耐圧領域Ｄｒのコレクタ層から当該半導体基板１０１へのホールＨ１の注入がなくなるため、活性領域Ｄｄの最外周に位置するＩＧＢＴ素子に向かって集中して過剰な電流が流れることが抑制され、そうした電流集中に起因してＩＧＢＴ素子が破壊されることも抑制される。すなわち、当該半導体装置が有するＩＧＢＴ素子のスイッチング耐量をより向上することができるようになる。

さらに、半導体基板１０１にホールの過剰な蓄積がなくなり、ＩＧＢＴ素子のオンからオフへのスイッチング時に半導体基板１０１に蓄積されたホールの引き抜き量が減少するため、スイッチング損失の低減を図ることができるようにもなる。

ちなみに、図１に示す構造を有する半導体装置１を製造するに際しては、まず、半導体基板１０１の下表面Ｓｄの全面に対し、例えば砒素やリン等のＮ導電型の不純物をイオン注入機を用いて打ち込み、フィールドストップ層１０９として機能するＮ導電型層を形成する。その後、フォトレジストを用いたイオン注入により、半導体基板１０１の下表面Ｓｄの一部に対し、例えばボロン等のＰ導電型の不純物をイオン注入機を用いて高濃度に打ち込み、コレクタ層１０７として機能する高濃度Ｐ導電型層を形成すればよい。

なお、本発明に係る半導体装置は、上記実施の形態にて例示した構成に限定されるものではなく、本発明の趣旨を逸脱しない範囲において、種々に変形して実施することが可能である。すなわち、上記実施の形態を適宜変更した例えば次の形態として実施することもできる。

上記実施の形態では、図１に示したように、コレクタ層１０７の端部１０７ａは、半導体基板１０１の活性領域Ｄｄに形成される複数のＩＧＢＴ素子のうち最外周に位置するＩＧＢＴ素子の直下に位置していた。そのため、当該半導体装置１が有するＩＧＢＴ素子を構成するエミッタ電極１０６及びコレクタ電極１０８間に流れる電流量を確保しつつ、スイッチング耐量を向上することができるようになる。しかしながら、こうした構造に限らない。そうした複数のＩＧＢＴ素子の特性に影響を与えない範囲で、コレクタ層１０７の端部１０７ａがそうしたＩＧＢＴ素子の直下よりも活性領域Ｄｄ側に位置することとしてもよい。すなわち、上記距離Ｌ１よりも大きな距離だけ境界Ｂから活性領域Ｄｄ側に、コレクタ層１０７の端部１０７ａが位置していることとしてもよい。逆に、そうした複数のＩＧＢＴ素子のスイッチング耐量を低下させない範囲で、コレクタ層１０７の端部１０７ａがそうしたＩＧＢＴ素子の直下よりも耐圧領域Ｄｒ側に位置することとしてもよい。すなわち、上記距離Ｌ１よりも小さな距離だけ境界Ｂから活性領域Ｄｄ側に、コレクタ層１０７の端部１０７ａが位置していることとしてもよい。要は、活性領域Ｄｄと耐圧領域Ｄｒとの境界Ｂよりも活性領域Ｄｄ側にコレクタ層１０７の端部１０７ａが位置していればよい。これにより、所期の目的を達成することはできる。

上記実施の形態（変形例を含む）では、図１に示したように、半導体基板１０１の下表面Ｓｄ側の表層には、活性領域Ｄｄであろうと、耐圧領域Ｄｒであろうと、Ｎ導電型にてフィールドストップ層１０９が形成されていたが、これに限らない。半導体装置１の体格の小型化を図る必要がないのであれば、こうしたフィールドストップ層１０９を全て割愛してもよい。他にも、例えば、上記フィールドストップ層１０９のうち、半導体基板１０１の耐圧領域Ｄｒにおける下表面Ｓｄ側の表層に形成された部分のみを割愛する（形成しない）こととしてもよい。あるいは、先の図１に対応する図として図３に半導体装置１ａとして示すように、上記フィールドストップ層１０９のうち、コレクタ層１０７の端部１０７ａの位置よりも耐圧領域Ｄｒ側の部分をさらに割愛する（形成しない）こととしてもよい。この場合にあっては、同一のフォトレジストを用いたイオン注入によって、フィールドストップ層１０９ａ及びコレクタ層１０７を形成することができるようになる。

上記実施の形態（変形例を含む）では、図１に示したように、半導体基板１０１の下表面Ｓｄ側の表層のうち、コレクタ層１０７の端部１０７ａの位置よりも耐圧領域Ｄｒ側には、コレクタ層１０７が形成されていないが、これに限らない。図１及び図２それぞれに対応する図として図４及び図５に半導体装置２として示すように、半導体基板１０１の下表面Ｓｄ側の表層のうち、コレクタ層１０７の端部１０７ａの端部の位置よりも耐圧領域Ｄｒ側に、当該コレクタ層１０７よりも濃度の低いＰ導電型層（第５半導体領域）１１７が形成された半導体装置２としてもよい。すなわち、半導体基板１０１の耐圧領域Ｄｒの、半導体基板１０１の下表面Ｓｄ側の表層には、Ｐ導電型層（第５半導体領域）がさらに形成されており、このＰ導電型層１１７は、コレクタ層１０７よりも低濃度に形成されていることとしてもよい。こうした構造では、コレクタ電極１０８及びＰ導電型層１１７から半導体基板１０１にホールが注入されることにはなるものの、その量は抑制されているため、上記実施の形態に準じた作用効果を得ることができるようになる。

なお、半導体基板１０１の下表面Ｓｄ側の表層のうち耐圧領域Ｄｒに形成される半導体領域の濃度は、コレクタ層１０７よりも低濃度に限らない。他に例えば、半導体装置３として図６及び図７に示すように、半導体基板１０１の耐圧領域Ｄｒでは、Ｐ導電型層１２７（第６半導体領域）が、半導体基板１０１の下表面Ｓｄ側の表層に、活性領域Ｄｄを取り囲む平面視環状に、高濃度にて形成されていることとしてもよい。すなわち、半導体基板１０１の耐圧領域Ｄｒの、下表面Ｓｄ側の表層には、複数のＰ導電型層（第６半導体領域）１２７が高濃度にてさらに形成されており、これらＰ導電型層１２７は、各々、活性領域Ｄｄを取り囲む平面視環状に形成されていることとしてもよい。

あるいは、半導体装置３ａとして図８及び図９に示すように、半導体基板１０１の耐圧領域Ｄｒでは、Ｐ導電型層１２７ａ（第６半導体領域）が、半導体基板１０１の下表面Ｓｄ側の表層に、平面視矩形状に高濃度にて形成されているとともに、活性領域Ｄｄを取り囲む平面視環状に配置されていることとしてもよい。すなわち、半導体基板１０１の耐圧領域Ｄｒの、下表面Ｓｄ側の表層には、複数のＰ導電型層（第６半導体領域）１２７ａが高濃度にてさらに形成されており、これらＰ導電型層１２７ａは、各々、平面視矩形状に形成されており、全体として、活性領域Ｄｄを取り囲む平面視環状に配列されていることとしてもよい。

他にも、半導体装置３ｂとして図１０及び図１１に示すように、半導体基板１０１の耐圧領域Ｄｒでは、Ｐ導電型層１２７ｂ（第６半導体領域）が、半導体基板１０１の下表面Ｓｄ側の表層に、平面視円形状に高濃度にて形成されるとともに、活性領域Ｄｄを取り囲む平面視環状に配置されていることとしてもよい。すなわち、半導体基板１０１の耐圧領域Ｄｒの、下表面Ｓｄ側の表層には、複数のＰ導電型層１２７ｂが高濃度にてさらに形成されており、これらＰ導電型層１２７ｂは、各々、平面視円形状に形成されており、全体として、活性領域Ｄｄを取り囲む平面視環状に配列されていることとしてもよい。

また他にも、半導体装置３ｃとして図１２に示すように、半導体基板１０１の耐圧領域Ｄｒでは、Ｐ導電型層１２７ｃ（第６半導体領域）が、半導体基板１０１の下表面Ｓｄ側の表層に、平面視矩形状に高濃度にて形成されているとともに、その短辺が活性領域Ｄｄに対向するように活性領域Ｄｄを取り囲む平面視環状に配置されていることとしてもよい。

要は、半導体基板１０１の下表面Ｓｄ側の表層のうち、耐圧領域Ｄｒ全域にわたって形成されないのであれば、Ｐ導電型層１２７〜１２７ｃの不純物濃度及び平面視形状は任意である。これにより、コレクタ電極１０８及びこれらＰ導電型層１２７〜１２７ｃによって半導体基板１０１に注入されるホールの量を必要とされる量に容易に調整することができるようになる。

また、先の図４に対応する図として図１３に半導体装置４として示すように、半導体基板１０１の耐圧領域Ｄｒには、Ｐ導電型層１１７とコレクタ電極１０８との間に絶縁膜１１１をさらに備えることが望ましい。これにより、半導体基板１０１の活性領域Ｄｄに形成されたＩＧＢＴ素子のオン時に、Ｐ導電型層１１７から多量のホールが半導体基板１０１内に注入することを確実に抑制することができるようになる。こうした変形例は、先の図１、図３、図６、図８、図１０及び図１２に示した実施の形態にも同様に適用することができる。

上記実施の形態（変形例を含む）では、半導体基板１０１の活性領域Ｄｄに形成されるＩＧＢＴ素子として、ゲートトレンチ型のＩＧＢＴ素子を採用するとともに、半導体基板１０１の耐圧領域Ｄｒに形成される耐圧構造として、ガードリング１１０を採用していたが、これに限らない。他に例えば、ＩＧＢＴ素子としては、いわゆるプレーナゲート型のＩＧＢＴ素子を採用してもよく、耐圧構造としては、いわゆるリサーフ構造を採用することとしてもよい。要は、半導体基板１０１の下表面Ｓｄの表層に、ＩＧＢＴ素子を構成するコレクタ領域として機能する不純物領域が形成され、不純物領域の端部は、活性領域Ｄｄと耐圧領域Ｄｒとの境界Ｂよりも活性領域Ｄｄ側に位置していればよい。

本発明の一実施の形態に係る半導体装置について、その側面構造の一例を示す側面断面図。 同実施の形態の半導体装置について、その平面構造の一例を示す平面図。 図１に示した実施の形態の変形例について、その側面構造の一例を示す側面断面図。 図１及び図３に示した実施の形態の他の変形例について、その側面構造の一例を示す側面断面図。 図４に示した変形例について、その平面構造の一例を示す平面図。 図１及び図３に示した実施の形態の他の変形例について、その側面構造の一例を示す側面断面図。 図６に示した変形例について、その平面構造の一例を示す平面図。 図１及び図３に示した実施の形態の他の変形例について、その側面構造の一例を示す側面断面図。 図８に示した変形例について、その平面構造の一例を示す平面図。 図１及び図３に示した実施の形態の他の変形例について、その側面構造の一例を示す側面断面図。 図１０に示した変形例について、その平面構造の一例を示す平面図。 図１及び図３に示した実施の形態の他の変形例について、その平面構造の一例を示す平面図。 図１〜図１２に示した実施の形態の変形例について、その側面構造の一例を示す側面断面図。

符号の説明

１、１ａ、２、３、３ａ〜３ｃ、４…半導体装置、１０１…半導体基板、１０２、１０２ａ…ベース領域（第１半導体領域）、１０３…トレンチ、１０４…ゲート電極、１０５…エミッタ領域（第２半導体領域）、１０６…エミッタ電極、１０７…Ｐ導電型層（不純物領域、第３半導体領域）、１０８…コレクタ電極、１１０…ガードリング（第４半導体領域）、１１１…絶縁膜、１１７…Ｐ導電型層（第５半導体領域）、１２７、１２７ａ〜１２７ｃ…Ｐ導電型層（第６半導体領域）、Ｄｄ…活性領域、Ｄｒ…耐圧領域。

Claims (9)

1. 半導体基板の第１主面に形成されたエミッタ電極及びゲート電極と、前記半導体基板の第１主面と対向する第２主面に形成されたコレクタ電極とを有し、これらエミッタ電極及びコレクタ電極間を前記半導体基板を介して電流が流れるように構成されたＩＧＢＴ素子が前記半導体基板の活性領域に形成されており、前記エミッタ電極及びコレクタ電極間に所定の電圧を印加するための耐圧構造が前記活性領域を取り囲む耐圧領域に形成された半導体装置であって、
   前記半導体基板の第２主面側の表層には、前記ＩＧＢＴ素子を構成するコレクタ領域として機能する不純物領域が形成され、
   前記不純物領域の端部は、前記活性領域と前記耐圧領域との境界よりも活性領域側に位置することを特徴とする半導体装置。
2. 第１主面及びこの第１主面に対向する第２主面を有する第１導電型の半導体基板を備える半導体装置であって、
   前記半導体基板の活性領域には、
   前記半導体基板の第１主面側の表層に選択的に形成され、ベース領域となる第２導電型の第１半導体領域と、
   前記半導体基板の第１主面から第２主面に向かって第１半導体領域を貫通するように形成されたゲートトレンチに絶縁膜を介して埋設されるゲート電極と、
   第１半導体領域内の第１主面側の表層に前記ゲートトレンチの側面に隣接するように選択的に形成され、エミッタ領域となる第１導電型の第２半導体領域と、
   第２半導体領域に電気的に接続されるエミッタ電極と、
   前記半導体基板の第２主面側の表層に形成され、コレクタ領域となる第２導電型の第３半導体領域と、
   第３半導体領域に電気的に接続されるコレクタ電極とを有するＩＧＢＴ素子が形成されており、
   前記半導体基板の前記活性領域を取り囲む耐圧領域には、前記半導体基板の第１主面側の表層に選択的に形成され、ガードリングとして機能する第２導電型の第４半導体領域が形成されており、
   第３半導体領域の端部は、前記活性領域と前記耐圧領域との境界よりも前記活性領域側に位置することを特徴とする半導体装置。
3. 前記半導体基板の前記活性領域には、複数のＩＧＢＴ素子が形成されており、
   第３半導体領域の端部は、前記複数のＩＧＢＴ素子のうち最外周に位置するＩＧＢＴ素子の直下よりも前記耐圧領域側に位置することを特徴とする請求項２に記載の半導体装置。
4. 前記半導体基板の前記活性領域には、複数のＩＧＢＴ素子が形成されており、
   第３半導体領域の端部は、前記複数のＩＧＢＴ素子のうち最外周に位置するＩＧＢＴ素子の直下に位置することを特徴とする請求項２に記載の半導体装置。
5. 前記半導体基板の前記耐圧領域の、前記半導体基板の第２主面側の表層には、第２導電型の第５半導体領域がさらに形成されており、
   第５半導体領域は、第３半導体領域よりも低濃度に形成されていることを特徴とする請求項２〜４のいずれか一項に記載の半導体装置。
6. 前記半導体基板の前記耐圧領域の、前記半導体基板の第２主面側の表層には、第２導電型の複数の第６半導体領域がさらに形成されており、
   前記複数の第６半導体領域は、各々、前記活性領域を取り囲む平面視環状に形成されていることを特徴とする請求項２〜４のいずれか一項に記載の半導体装置。
7. 前記半導体基板の前記耐圧領域の、前記半導体基板の第２主面側の表層には、第２導電型の複数の第６半導体領域がさらに形成されており、
   前記複数の第６半導体領域は、各々、平面視円形状に形成されており、全体として、前記活性領域を取り囲む平面視環状に配列されていることを特徴とする請求項２〜４のいずれか一項に記載の半導体装置。
8. 前記半導体基板の前記耐圧領域の、前記半導体基板の第２主面側の表層には、第２導電型の複数の第６半導体領域がさらに形成されており、
   前記複数の第６半導体領域は、各々、平面視矩形状に形成されており、全体として、前記活性領域を取り囲む平面視環状に配列されていることを特徴とする請求項２〜４のいずれか一項に記載の半導体装置。
9. 前記半導体基板の前記耐圧領域には、第５半導体領域もしくは第６半導体領域と前記コレクタ電極との間に絶縁膜をさらに備えることを特徴とする請求項５〜８のいずれか一項に記載の半導体装置。

Images