WO2017217198A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2017217198A1
WO2017217198A1 PCT/JP2017/019291 JP2017019291W WO2017217198A1 WO 2017217198 A1 WO2017217198 A1 WO 2017217198A1 JP 2017019291 W JP2017019291 W JP 2017019291W WO 2017217198 A1 WO2017217198 A1 WO 2017217198A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
region
guard ring
diode
semiconductor substrate
Prior art date
Application number
PCT/JP2017/019291
Other languages
English (en)
French (fr)
Inventor
隆史 荒川
高橋　茂樹
Original Assignee
株式会社デンソー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社デンソー filed Critical 株式会社デンソー
Priority to CN201780036414.1A priority Critical patent/CN109314143B/zh
Priority to US16/094,222 priority patent/US10840238B2/en
Publication of WO2017217198A1 publication Critical patent/WO2017217198A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664—Vertical bipolar transistor in combination with diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes

Definitions

  • the present disclosure relates to a semiconductor device in which an IGBT (Insulated Gate Bipolar Transistor) and a diode (Free Wheeling Diode) are formed on a common semiconductor substrate.
  • IGBT Insulated Gate Bipolar Transistor
  • diode Free Wheeling Diode
  • Patent Document 1 a semiconductor device in which an IGBT and a diode are formed on a common semiconductor substrate is known.
  • the IGBT and the diode are formed on a common N-type semiconductor substrate.
  • an N-type semiconductor of a semiconductor substrate is used as a drift layer, a P-type base layer is formed on one surface layer of the drift layer, and an emitter layer is selectively formed on the base layer.
  • a P-type collector layer and an N-type cathode layer are formed on the other surface layer portion of the drift layer.
  • the IGBT region and the diode region are partitioned by the boundary between the collector layer and the cathode layer.
  • a plurality of trenches are formed so as to penetrate the base layer and reach the drift layer, and a gate electrode is formed in the trench via an insulating film.
  • the operation in the diode region will be described.
  • the diode When the diode is forward-biased, the holes supplied from the anode layer (base layer) and the electrons supplied from the cathode layer are combined in the drift layer or opposed to each other. Current flows in the forward direction. Conversely, when the diode is biased in the reverse direction, no carriers are supplied into the drift layer and no current flows.
  • the IGBT region and the diode region extend in one direction on the surface of the semiconductor substrate, and the IGBT region and the diode region alternately in a direction orthogonal to the extending direction. And are formed. That is, the above-described semiconductor device is a so-called RC-IGBT having at least a pair of IGBT regions and a diode region, which are formed on the same substrate.
  • a region where the IGBT region and the diode region are adjacent to each other is defined as an element region, and at least one P-type semiconductor guard ring is formed on the outer periphery of the element region.
  • the innermost guard ring is in contact with the base layer and is electrically connected to the base layer.
  • the role of the guard ring is to increase the breakdown voltage of the semiconductor device by extending the depletion layer extending from the base layer and the anode layer in the direction along the surface of the substrate when a high voltage is applied to the IGBT, thereby relaxing the electric field strength. That is.
  • the guard ring when the base layer and the innermost guard ring are electrically connected as in the semiconductor device of Patent Document 1, when the diode is forward-biased, the guard ring is equal to the base layer. It becomes a potential. For this reason, holes are also supplied from the guard ring, which is a P-type semiconductor, to the drift layer. That is, when the diode is forward-biased, the holes supplied from the base layer and the guard ring and the electrons supplied from the cathode layer are accumulated in the drift layer.
  • a damage region is formed not only in the diode region but also in the outer peripheral region, thereby suppressing hole injection from the guard ring in the outer peripheral region to the diode region.
  • the damaged region extending from the diode region to the outer peripheral region only covers a part of the guard ring, the effect of suppressing hole injection is limited.
  • This disclosure is intended to provide a semiconductor device capable of further improving the recovery tolerance of a diode.
  • a semiconductor device includes a first conductivity type drift layer, a second conductivity type base layer and an anode layer formed in one surface layer portion of the drift layer, and a base layer selective to the first conductivity type drift layer. And a second conductivity type collector layer and a first conductivity type cathode layer formed on the other surface layer portion of the drift layer, the emitter layer, the base layer, the drift layer, and the collector An IGBT region that operates as an IGBT is formed by the layer, and a semiconductor substrate in which a diode region that operates as a diode is formed by an anode layer, a drift layer, and a cathode layer is provided adjacent to the IGBT region.
  • a second conductivity type guard ring to which a voltage having the same potential as that of the anode layer is applied to an outer peripheral region surrounding an element region in which the IGBT region and the diode region are formed adjacent to each other is a surface layer of the drift layer Formed in the part.
  • the cathode layer and the guard ring are L / L when the minimum value of the distance between the cathode layer and the guard ring when projected onto a plane parallel to the surface of the semiconductor substrate is L, and the thickness of the semiconductor substrate is d. It is formed at a position satisfying d ⁇ 1.5.
  • the guard ring and the cathode layer by defining the positional relationship between the cathode layer and the guard ring so as to satisfy L / d ⁇ 1.5, when the diode region is forward-biased, the guard ring and the cathode layer
  • the carriers are more likely to be conducted between the anode layer and the cathode layer than the carriers are conducted between the anode layer and the cathode layer. In other words, carrier conduction between the anode layer and the cathode layer becomes dominant in the diode region.
  • the ratio of carriers injected from the guard ring to the drift layer with respect to carriers injected from the anode layer to the drift layer decreases. Therefore, accumulation of a large amount of carriers in the drift layer near the boundary between the anode layer and the guard ring can be suppressed. Therefore, when the diode region is switched to the reverse bias, a large amount of holes flow into the anode layer, that is, local current concentration can be suppressed. As a result, the recovery tolerance of the diode can be further improved.
  • drawing 1 is a top view of a semiconductor device according to a first embodiment; It is a longitudinal cross-sectional view which shows the structure of the IGBT area
  • the semiconductor device 100 is a reverse conducting IGBT, so-called RC-IGBT, in which an IGBT region 10 and a diode region 20 are formed on one semiconductor substrate 50.
  • the IGBT region 10 and the diode region 20 are each formed in a stripe shape extending in one direction on the surface of the semiconductor substrate 50, and are alternately arranged in a direction orthogonal to the extending direction. .
  • guard rings 30, 31, and 32 made of a P-type semiconductor are formed in an outer peripheral region surrounding the element region.
  • the three guard rings 30, 31, and 32 are hatched for easy understanding. 1 shows an example in which three guard rings 30, 31, 32 are formed, the number of guard rings 30, 31, 32 may be at least one or more.
  • the guard rings 30, 31, and 32 extend a depletion layer extending from the base layer 11 and the anode layer 21 in a direction along the surface of the semiconductor substrate 50 when a high voltage is applied to the IGBT region 10, thereby relaxing the electric field strength. By doing so, it is provided to increase the breakdown voltage of the semiconductor device 100.
  • the IGBT region 10 is provided at both ends of the array of the IGBT region 10 and the diode region 20 in the element region.
  • FIG. 2 is a cross-sectional view showing a configuration in the IGBT region 10 of the semiconductor device 100.
  • the semiconductor device 100 mainly includes a base layer 11, a trench gate electrode 12 a, an emitter layer 13, and a collector layer 14 in the IGBT region 10.
  • Reference numeral 16a denotes a base contact layer.
  • FIG. 3 is a cross-sectional view showing a configuration in the diode region 20 of the semiconductor device 100.
  • the semiconductor device 100 includes an anode layer 21 and a cathode layer 22 in the diode region 20.
  • Reference numeral 16b denotes an anode contact layer.
  • the innermost guard ring 30 is in contact with the anode layer 21 and is electrically connected to the anode layer 21.
  • the surface concentration of impurities in the base layer 11 and the anode layer 21 is, for example, 3E17 (3 ⁇ 10 17 / cm 3 ), and the formation depth is, for example, 2.5 ⁇ m.
  • the surface concentration of impurities in the guard ring 30 is 4E17 (4 ⁇ 10 17 / cm 3 ), for example, and the formation depth is 7.0 ⁇ m, for example.
  • the impurity concentration of the guard ring 30 is higher than the irregular concentration of the base layer 11 and the anode layer 21.
  • the formation depth of the guard ring 30 is deeper than the formation depth of the anode layer 21.
  • the drift layer 17 is formed between the base layer 11 and the collector layer 14, and between the anode layer 21 and the cathode layer 22, respectively.
  • the semiconductor substrate 50 is made of N conductivity type by doping silicon with impurities.
  • the impurity concentration of the semiconductor substrate 50 is, for example, 1E14.
  • the semiconductor substrate 50 is cut from a silicon wafer and has a first main surface 50a and a second main surface 50b which is the back surface thereof. By performing ion implantation on the main surfaces 50 a and 50 b of the semiconductor substrate 50, the IGBT region 10 and the diode region 20 are formed.
  • the base layer 11 is formed on the surface layer of the semiconductor substrate 50 on the first main surface 50a side in the IGBT region 10.
  • the base layer 11 is of a P conductivity type by doping boron as an impurity, for example.
  • the base layer 11 In the IGBT region 10, the base layer 11 generates a channel in the surface layer portion around the trench when a predetermined voltage is applied to the trench gate electrode 12 a formed in the trench 12 via the insulating film 12 b. A collector current flows between the emitter layer 13 and the collector layer 14 through this channel.
  • the trench 12 extends from the first main surface 50 a in the depth direction of the semiconductor substrate 50 and is formed so as to penetrate the base layer 11 and reach the drift layer 17.
  • the trench gate electrode 12a is made of polysilicon embedded in the trench 12 after the inner wall of the trench 12 dug in the first main surface 50a of the semiconductor substrate 50 is covered with the insulating film 12b.
  • the trench gate electrode 12a is connected to a gate terminal which is a control terminal of the IGBT region 10, and is used for controlling switching of the IGBT.
  • the emitter layer 13 is selectively formed on the surface layer on the first main surface 50a side. More specifically, the emitter layer 13 is formed around the trench 12 in the IGBT region 10.
  • the emitter layer 13 is of an N conductivity type by doping, for example, arsenic or phosphorus as impurities.
  • the formation depth of the emitter layer 13 is shallower than the formation depth of the base layer 11, and the emitter layer 13 is covered with the base layer 11.
  • the emitter layer 13 is connected to an emitter terminal which is an output terminal of the IGBT region 10, and is set at, for example, a GND potential.
  • the collector layer 14 is formed on the surface layer on the second main surface 50b side in the IGBT region 10.
  • the collector layer 14 has a P conductivity type by doping, for example, boron as an impurity. Note that the impurity concentration of the collector layer 14 is higher than the impurity concentration of the base layer 11.
  • the collector layer 14 is connected to a collector terminal which is an output terminal of the IGBT region 10, and a collector current flows between the collector layer 14 and the emitter layer 13.
  • the anode layer 21 is formed on the surface layer of the semiconductor substrate 50 on the first main surface 50 a side.
  • the anode layer 21 is of a P conductivity type by doping, for example, boron as an impurity.
  • the anode layer 21 is formed in the same process as the base layer 11 in the IGBT region 10, and the base layer 11 and the anode layer 21 are continuous. Therefore, the depth and impurity concentration from the first major surface 50 a where the anode layer 21 is formed are the same as those of the base layer 11.
  • the anode layer 21 forms a PN junction between the cathode layer 22 and the drift layer 17 and exhibits a function as a diode.
  • the cathode layer 22 is formed on the surface layer of the diode region 20 on the second main surface 50b side.
  • the cathode layer 22 is of an N conductivity type by doping, for example, arsenic or phosphorus as impurities.
  • the impurity concentration of the cathode layer 22 is higher than the impurity concentration of the semiconductor substrate 50 (drift layer 17).
  • the base contact layer 16a and the anode contact layer 16b are P conductivity type semiconductor regions having an impurity concentration higher than that of the base layer 11 and the anode layer 21, respectively. These contact layers 16 are used for connection with a wiring (not shown).
  • the anode contact layer 16b functions to efficiently extract holes accumulated in the drift layer 17 when the diode region 20 changes from the forward biased state to the reverse biased state.
  • the drift layer 17 is a region defined by forming the base layer 11, the collector layer 14, the anode layer 21, and the cathode layer 22 on the semiconductor substrate 50. Specifically, it is a region between the base layer 11 and the collector layer 14 and a region between the anode layer 21 and the cathode layer 22. Needless to say, it is of N conductivity type, and the impurity concentration is the semiconductor substrate 50. Is the same.
  • the guard rings 30, 31 and 32 having high impurity concentration are formed in the outer peripheral region, and the innermost guard ring 30 is the anode layer of the diode region 20. 21 is electrically connected. Therefore, when the diode region 20 is biased in the forward direction, carriers (holes) are supplied from the guard ring 30 to the drift layer 17 in addition to the anode layer 21. As a result, in the diode region 20, a larger amount of holes are present in the drift layer 17 near the boundary with the guard ring 30 than in the vicinity of the center of the diode region 20 by the amount of holes supplied from the guard ring 30. It will be.
  • the above-described current concentration can be suppressed by devising the positional relationship between the cathode layer 22 and the guard ring 30 in the diode region 20.
  • the semiconductor device 100 according to the present embodiment will be described in detail.
  • each substrate thickness d obtained is plotted on one axis with the minimum distance L / substrate thickness d as a parameter, and the graph of FIG. 6 with the current ratio under the Pwell region / directly above the cathode layer as the other axis. Plot to As shown in the graph of FIG. 6, the substrate thickness d was 50 [ ⁇ m], 75 [ ⁇ m], 100 [ ⁇ m], and 150 [ ⁇ m].
  • the value of L / d increases from a range where the value of L / d is smaller than 1 to a range exceeding 1.
  • the current ratio under the Pwell region / directly above the cathode layer decreases rapidly.
  • the value of L / d is around 1.5
  • the current ratio under the Pwell region / directly above the cathode layer is reduced to less than about 0.15.
  • the carriers injected from the guard ring 30 into the drift layer 17 are at most 1/6 to 1 of the carriers injected from the anode layer 21. / 7. With this amount of carrier injection, current concentration due to the recovery current near the boundary between the diode region 20 and the guard ring 30 can be suppressed to a practical level.
  • the cathode layer 22 and the guard ring 30 are formed at positions satisfying L / d ⁇ 1.5. Therefore, in this embodiment, the cathode layer 22 is terminated at a position where both end faces parallel to the arrangement direction of the IGBT region 10 and the diode region 20 are separated from the guard ring 30 by a minimum distance L as shown in FIG. Is done.
  • the cathode layer 22 and the guard ring 30 are preferably formed at a position satisfying L / d ⁇ 1.8.
  • the positional relationship between the cathode layer 22 and the guard ring 30 satisfies L / d ⁇ 1.8
  • the current ratio under the Pwell region / directly above the cathode layer decreases to less than about 0.1, as can be seen from the graph of FIG. It is to do.
  • the cathode layer 22 and the guard ring 30 are formed at a position satisfying L / d ⁇ 2.0, the current ratio under the Pwell region / directly above the cathode layer can be reliably suppressed to less than 0.1. More preferable.
  • the lattice defect layer (damage layer) is not formed in the drift layer 17, but the lattice defect layer may be formed as in the conventional semiconductor device. good.
  • the positional relationship between the cathode layer 22 and the guard ring 30 when forming a lattice defect layer will be described.
  • the lifetime of carriers moving through the drift layer 17 can be shortened by forming the lattice defect layer 18 in the drift layer 17, the amount of accumulated carriers in the drift layer 17 is adjusted. can do.
  • the lattice defect layer 18 is formed by damaging the crystal structure of the semiconductor substrate 50 by ion irradiation and causing lattice defects.
  • ion irradiation For example, protons, helium ions, or argon ions can be used as the ion species irradiated to the semiconductor substrate 50.
  • the lattice defect layer 18 is formed so as to cover the diode region 20 in the drift layer 17 and further reach the drift layer 17 in the outer peripheral region.
  • the lattice defect layer 18 By extending the lattice defect layer 18 to the outer peripheral region, the amount of carriers injected from the guard ring 30 to the drift layer 17 in the portion covered by the lattice defect layer 18 can be suppressed.
  • the cathode layer 22 and the guard ring 30 are formed at positions satisfying L / d ⁇ 1.5 for the guard ring 30 that is not covered by the lattice defect layer 18. It was decided to. Specifically, as shown in FIG. 8, in order to gain a distance from the guard ring 30 that is not covered by the lattice defect layer 18, the cathode layer 22 is terminated at a position away from the guard ring 30, or FIG. As shown, the distance between the cathode layer 22 and the guard ring 30 is secured by increasing the width of the lattice defect layer 18.
  • the positional relationship between the cathode layer 22 and the guard ring 30 satisfies L / d ⁇ 1.8, and further, L / d ⁇ 2 It is even more preferable to satisfy 0.0.
  • the lattice defect layer 18 when the lattice defect layer 18 is formed, it is possible to prevent a large amount of carriers from being injected from the guard ring 30 that is not covered by the lattice defect layer 18. .
  • the lattice defect layer 18 may be formed so as not to extend to the outer peripheral region.
  • the guard ring 30 since the guard ring 30 is not covered by the lattice defect layer 18, the positional relationship between the cathode layer 22 and the guard ring 30 is the same as that of the end portion of the cathode layer 22 as described in the first embodiment. What is necessary is just to prescribe
  • examples of the substrate concentration, the surface concentration of the base layer 11 and the anode layer 21, and the surface concentration of the guard ring 30 are described, but these concentrations are only examples. The same applies to the formation depth of the base layer 11 and the anode layer 21 and the formation depth of the guard ring 30.
  • the condition that the relationship of the surface concentration of the guard ring 30> the surface concentration of the base layer 11 and the anode layer is satisfied.
  • the surface concentration of the base layer 11 and the anode layer 21 may be selected from the range of 1E17 to 8E17, and the surface concentration of the guard ring 30 may be selected from the range of 2E17 to 1E18.
  • the formation depth of the base layer 11 and the anode layer 21 may be selected from the range of 2 to 4 ⁇ m, and the formation depth of the guard ring 30 may be selected from the range of 6 to 8 ⁇ m.
  • the substrate concentration may be selected from the range of 5E13 to 2E14. This is because the current ratio below the Pwell region / directly above the cathode layer does not change significantly if the concentration change or the formation depth change is this level.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

半導体装置は、エミッタ層（１３）、ベース層（１１）、ドリフト層（１７）、及びコレクタ層（１４）によってＩＧＢＴとして動作するＩＧＢＴ領域（１０）が形成され、ＩＧＢＴ領域に隣接して、アノード層（２１）、ドリフト層、及びカソード層（２２）によってダイオードとして動作するダイオード領域（２０）が形成された半導体基板（５０）を備える。半導体基板において、さらに、ＩＧＢＴ領域及びダイオード領域が隣接して形成されている素子領域を取り囲む外周領域に、アノード層と同電位の電圧が印加される第２導電型のガードリング（３０）がドリフト層の表層部に形成される。カソード層とガードリングとは、半導体基板の表面に平行な面へ投影した場合のカソード層とガードリングとの間の距離の最小値をＬとし、半導体基板の厚みをｄとしたとき、Ｌ／ｄ≧１．５を満たす位置に形成される。

Description

半導体装置 関連出願の相互参照
　本出願は、２０１６年６月１４日に出願された日本出願番号２０１６－１１８２１８号に基づくもので、ここにその記載内容を援用する。
　本開示は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）とダイオード（Free Wheeling Diode）とが共通の半導体基板に形成された半導体装置に関するものである。
　従来、例えば、特許文献１に記載されているように、ＩＧＢＴとダイオードとを共通の半導体基板に形成した半導体装置が知られている。この半導体装置では、ＩＧＢＴ及びダイオードは、共通のＮ型半導体の半導体基板に形成される。
　具体的には、半導体基板のＮ型半導体をドリフト層とし、そのドリフト層の一方の表層部にＰ型のベース層が形成され、そのベース層に選択的にエミッタ層が形成される。ドリフト層の他方の表層部には、Ｐ型のコレクタ層と、Ｎ型のカソード層とが形成される。この結果、ＩＧＢＴ領域とダイオード領域とは、コレクタ層とカソード層との境界によって区画される。また、ベース層を貫通してドリフト層に達するように、複数個のトレンチが形成され、このトレンチ内に、絶縁膜を介してゲート電極が形成される。
　ＩＧＢＴ領域における動作について簡単に説明すると、トレンチ内に形成したゲート電極に正のバイアスを与えることで、少数キャリアの電子がトレンチ近傍のベース領域に引き寄せられてチャネルを形成する。この際、コレクタ層を正としてコレクタ層とエミッタ層との間に電圧を印加すると、エミッタ層から電子がチャネルを介してドリフト層に供給され、コレクタ層からホールがドリフト層に供給される。このようにして、キャリアがドリフト層に伝導し、エミッタ層とコレクタ層との間にコレクタ電流が流れる。
　また、ダイオード領域における動作について説明すると、ダイオードが順方向にバイアスされたとき、アノード層（ベース層）から供給されるホールとカソード層から供給される電子とがドリフト層内で結合したり、対向する層に達したりすることで順方向に電流が流れる。反対に、ダイオードが逆方向にバイアスされたとき、キャリアがドリフト層内に供給されず電流が流れない。
　上記の特許文献１に示された半導体装置では、ＩＧＢＴ領域とダイオード領域とは、半導体基板の表面の一方向に伸びており、この伸びている方向と直交する方向に交互にＩＧＢＴ領域とダイオード領域とが形成されている。つまり、上述の半導体装置は、少なくとも一対のＩＧＢＴ領域とダイオード領域とを有し、これらが同一基板に形成されているいわゆるＲＣ－ＩＧＢＴである。
　さらに、ＩＧＢＴ領域とダイオード領域とが隣接している領域を素子領域とし、この素子領域の外周に、Ｐ型半導体のガードリングが少なくとも１つ以上形成されている。そして、最も内側のガードリングは、ベース層と接しており、ベース層と電気的に接続されている。ガードリングの役割は、ＩＧＢＴに高電圧が印加されたとき、ベース層及びアノード層から拡がる空乏層を基板の表面に沿う方向に延伸させ、電界強度を緩和することで、半導体装置の耐圧を高めることである。
特開２０１５－１８５７４２号公報
　ダイオード領域においては、上述したように、ダイオードが順方向にバイアスされて、電流が流れている導通状態のとき、アノード層（ベース層）からホールが、カソード層からは電子が、それぞれドリフト層に供給される。そして、導通状態から逆方向のバイアスが印加される逆阻止状態に切り替わる時に、ドリフト層に蓄積されたキャリアが供給元のベース層、カソード層に移動することによって、逆方向に過渡的に大きな電流（リカバリ電流）が発生するリカバリ現象が起こる。
　ここで、特許文献１の半導体装置のように、ベース層と最も内側のガードリングとが電気的に接続されていると、ダイオードが順方向にバイアスされているとき、ガードリングはベース層と等しい電位となる。このため、Ｐ型半導体であるガードリングからもドリフト層にホールが供給される。つまり、ダイオードが順方向バイアスされたとき、ドリフト層には、ベース層及びガードリングから供給されたホール並びにカソード層から供給された電子が蓄積される。
　このため、ダイオードとガードリングとの境界付近のドリフト領域にはガードリングから供給されたホールの分だけ、ダイオードの中央付近などに比較して多量のホールが存在することになる。その結果、上記のリカバリ現象が発生した場合、ダイオードとガードリングとの境界付近における多量のホールが、ダイオードのアノード層に一気に流れ込むことで電流集中が生じる。この局所的な電流集中によってダイオードのリカバリ電流耐量（リカバリ耐量）が制限されてしまうという可能性がある。
　なお、特許文献１の半導体装置では、ダイオード領域に加えて外周領域にも、ダメージ領域を形成して、外周領域のガードリングからダイオード領域へのホール注入の抑制を図っている。しかしながら、ダイオード領域から外周領域へと伸びるダメージ領域は、ガードリングの一部のみをカバーするに留まるため、ホール注入の抑制効果には限界がある。
　本開示は、ダイオードのリカバリ耐量の、一層の向上を図ることができる半導体装置を提供することを目的とする。
　本開示の一態様によれば、半導体装置は、第１導電型のドリフト層と、ドリフト層の一方の表層部に形成された第２導電型のベース層及びアノード層と、ベース層に選択的に形成されたエミッタ層と、ドリフト層の他方の表層部に形成される第２導電型のコレクタ層及び第１導電型のカソード層と、を備え、エミッタ層、ベース層、ドリフト層、及びコレクタ層によってＩＧＢＴとして動作するＩＧＢＴ領域が形成され、ＩＧＢＴ領域に隣接して、アノード層、ドリフト層、及びカソード層によってダイオードとして動作するダイオード領域が形成された半導体基板を備える。
　半導体基板において、さらに、ＩＧＢＴ領域及びダイオード領域が隣接して形成されている素子領域を取り囲む外周領域に、アノード層と同電位の電圧が印加される第２導電型のガードリングがドリフト層の表層部に形成される。
　カソード層とガードリングとは、半導体基板の表面に平行な面へ投影した場合のカソード層とガードリングとの間の距離の最小値をＬとし、半導体基板の厚みをｄとしたとき、Ｌ／ｄ≧１．５を満たす位置に形成される。
　本開示の一態様によれば、Ｌ／ｄ≧１．５を満たすようにカソード層とガードリングとの位置関係を定めることにより、ダイオード領域が順方向にバイアスされたとき、ガードリングとカソード層との間でキャリアが伝導するよりも、アノード層とカソード層との間でキャリアが伝導し易くなる。換言すると、ダイオード領域において、アノード層とカソード層との間のキャリア伝導が支配的となる。
　このため、アノード層からドリフト層に注入されるキャリアに対し、ガードリングからドリフト層に注入されるキャリアの比率が低下する。よって、アノード層とガードリングとの境界付近のドリフト層に、多量のキャリアが蓄積することを抑制できる。そのため、ダイオード領域が逆方向バイアスに切り替わった時に、アノード層に多量のホールが流れ込むこと、すなわち、局所的な電流集中の発生を抑制できる。その結果、ダイオードのリカバリ耐量の一層の向上を図ることができる。
　本開示についての上記目的およびその他の目的、特徴や利点は、添付の図面を参照しながら下記の詳細な記述により、より明確になる。図面において、
第１実施形態に係る半導体装置の上面図であり、 図１におけるII‐II線に沿った、ＩＧＢＴ領域の構成を示す縦断面図であり、 図１におけるIII‐III線に沿った、ダイオード領域の構成を示す縦断面図であり、 ダイオード領域におけるカソード層とガードリングとの位置関係を示すための上面図であり、 ダイオード領域のカソード層とガードリングとの間の最小距離Ｌを変更した場合に、ガードリングよりも深いドリフト層における深さ位置での電流密度がどのように変化するかを示したグラフであり、 半導体基板の厚さを変化させた場合における、カソード層とガードリングとの最小距離Ｌ／基板厚さｄと、Ｐｗｅｌｌ領域下／カソード層直上電流比との関係を示すグラフであり、 第２実施形態に係る半導体装置のダイオード領域の構成を示す縦断面図であり、 第２実施形態において、ダイオード領域におけるカソード層とガードリングとの位置関係の一例を示すための上面図であり、 第２実施形態において、ダイオード領域におけるカソード層とガードリングとの位置関係の他の例を示すための上面図であり、 変形例による、ダイオード領域におけるカソード層とガードリングとの位置関係の一例を示すための上面図である。
　以下、本開示の実施形態を図面に基づいて説明する。なお、以下の各図相互において、互いに同一もしくは均等である部分に、同一符号を付与する。
　（第１実施形態）
　最初に、図１乃至図３を参照して、第１実施形態に係る半導体装置の概略構成について説明する。
　図１及び図２に示すように、この半導体装置１００は、ＩＧＢＴ領域１０とダイオード領域２０とが一つの半導体基板５０に形成されて成る逆通電型ＩＧＢＴ、所謂ＲＣ－ＩＧＢＴである。ＩＧＢＴ領域１０とダイオード領域２０とは、図１に示すように、それぞれ半導体基板５０の表面の一方向に伸びるストライプ状に形成され、その伸びている方向と直交する方向に交互に配列されている。
　ＩＧＢＴ領域１０とダイオード領域２０とが交互に隣接して形成されている領域が素子領域となる。この素子領域を取り囲む外周領域には、Ｐ型半導体からなるガードリング３０，３１，３２が形成されている。なお、図１においては、理解を容易にするため、３本のガードリング３０，３１，３２にハッチングを付している。また、図１では、３本のガードリング３０，３１，３２が形成された例を示しているが、ガードリング３０，３１，３２の本数は、少なくとも１本以上であれば良い。
　ガードリング３０，３１，３２は、ＩＧＢＴ領域１０に高電圧が印加されたときに、ベース層１１及びアノード層２１から拡がる空乏層を半導体基板５０の表面に沿う方向に延伸させ、電界強度を緩和することで、半導体装置１００の耐圧を高めるために設けられている。
　素子領域における、ＩＧＢＴ領域１０とダイオード領域２０との配列の両端には、ともにＩＧＢＴ領域１０が設けられている。これにより、詳しくは後述するが、ガードリング３０からダイオード領域２０のドリフト層１７へのキャリア（ホール）注入に対する対策を、ダイオード領域２０における、配列方向と平行な側面付近において施すだけで済むようになる。
　図２は、半導体装置１００のＩＧＢＴ領域１０における構成を示す断面図である。図２に示すように、半導体装置１００は、ＩＧＢＴ領域１０において、主として、ベース層１１、トレンチゲート電極１２ａ、エミッタ層１３、及びコレクタ層１４を備えている。なお、１６ａはベースコンタクト層を示している。
　また、図３は、半導体装置１００のダイオード領域２０における構成を示す断面図である。図３に示すように、半導体装置１００は、ダイオード領域２０において、アノード層２１及びカソード層２２を備えている。なお、１６ｂは、アノードコンタクト層を示している。また、最も内側のガードリング３０は、アノード層２１と接しており、アノード層２１と電気的に接続されている。
　ベース層１１及びアノード層２１の不純物の表面濃度は例えば３Ｅ１７（３×１０１７／ｃｍ３）であり、形成深さは例えば２．５μｍである。一方、ガードリング３０における不純物の表面濃度は例えば４Ｅ１７（４×１０１７／ｃｍ３）であり、形成深さは例えば７．０μｍである。このように、ガードリング３０の不純物濃度は、ベース層１１及びアノード層２１の不順物濃度よりも高くなっている。また、ガードリング３０の形成深さは、アノード層２１の形成深さよりも深くなっている。
　そして、ＩＧＢＴ領域１０及びダイオード領域２０において、ベース層１１とコレクタ層１４との間、及び、アノード層２１とカソード層２２との間には、それぞれ、ドリフト層１７が形成されている。
　半導体基板５０は、シリコンに不純物がドープされてＮ導電型とされている。半導体基板５０の不純物濃度は例えば１Ｅ１４である。半導体基板５０はシリコンウェハから切りだされ、第１主面５０ａとその裏面である第２主面５０ｂとを有している。半導体基板５０の各主面５０ａ、５０ｂにイオンインプラを行うことにより、ＩＧＢＴ領域１０及びダイオード領域２０が作り込まれる。
　ベース層１１は、ＩＧＢＴ領域１０において、半導体基板５０の第１主面５０ａ側の表層に形成されている。ベース層１１は、例えば、不純物としてホウ素がドープされることによってＰ導電型とされている。
　ＩＧＢＴ領域１０において、ベース層１１は、トレンチ１２内に絶縁膜１２ｂを介して形成されたトレンチゲート電極１２ａに所定に電圧が印加されたときに、トレンチ周囲の表層部分にチャネルを生じる。このチャネルを介して、エミッタ層１３とコレクタ層１４との間でコレクタ電流が流れる。
　具体的には、エミッタ層１３から電子がチャネルを介してドリフト層１７に供給され、コレクタ層１４からホールがドリフト層１７に供給される。このようにして、エミッタ層１３及びコレクタ層１４からそれぞれのキャリアがドリフト層１７に供給されることにより、エミッタ層１３とコレクタ層１４との間にコレクタ電流が流れる。
　トレンチ１２は、第１主面５０ａから半導体基板５０の深さ方向に延びており、ベース層１１を貫通してドリフト層１７まで到達するように形成されている。トレンチゲート電極１２ａは、半導体基板５０の第１主面５０ａに掘られたトレンチ１２の内壁を絶縁膜１２ｂで被覆した後、トレンチ１２内部に埋設されるポリシリコンからなる。トレンチゲート電極１２ａは、ＩＧＢＴ領域１０の制御端子であるゲート端子に接続されて、ＩＧＢＴのスイッチングの制御に用いられる。
　エミッタ層１３は、第１主面５０ａ側の表層に選択的に形成されている。より具体的には、エミッタ層１３は、ＩＧＢＴ領域１０において、トレンチ１２の周囲に形成されている。エミッタ層１３は、例えば、不純物としてヒ素やリンがドープされることによってＮ導電型とされている。エミッタ層１３の形成深さは、ベース層１１の形成深さよりも浅くなっており、エミッタ層１３は、ベース層１１によって覆われている。そして、エミッタ層１３は、ＩＧＢＴ領域１０の出力端子であるエミッタ端子に接続され、例えばＧＮＤ電位とされている。
　コレクタ層１４は、ＩＧＢＴ領域１０における第２主面５０ｂ側の表層に形成されている。コレクタ層１４は、例えば、不純物としてホウ素がドープされることによってＰ導電型とされている。なお、コレクタ層１４の不純物濃度は、ベース層１１の不純物濃度よりも高くされている。コレクタ層１４はＩＧＢＴ領域１０の出力端子であるコレクタ端子に接続され、エミッタ層１３との間でコレクタ電流が流れる。
　ダイオード領域２０において、アノード層２１は、半導体基板５０の第１主面５０ａ側の表層に形成されている。アノード層２１は、例えば、不純物としてホウ素がドープされることによってＰ導電型とされている。なお、アノード層２１は、ＩＧＢＴ領域１０におけるベース層１１と同一の工程で形成され、ベース層１１とアノード層２１とは一続きになっている。そのため、アノード層２１が形成される第１主面５０ａからの深さや不純物濃度はベース層１１と同一である。アノード層２１は、カソード層２２及びドリフト層１７との間でＰＮ接合を成し、ダイオードとしての機能を発揮する。
　カソード層２２は、ダイオード領域２０における第２主面５０ｂ側の表層に形成されている。カソード層２２は、例えば、不純物としてヒ素やリンがドープされることによってＮ導電型とされている。なお、カソード層２２の不純物濃度は、半導体基板５０（ドリフト層１７）の不純物濃度よりも高くされている。
　ベースコンタクト層１６ａ及びアノードコンタクト層１６ｂは、それぞれベース層１１及びアノード層２１よりも不純物濃度が高くされたＰ導電型の半導体領域である。これらのコンタクト層１６は、図示しない配線との接続に利用される。特に、アノードコンタクト層１６ｂは、ダイオード領域２０が順バイアスされた状態から逆バイアス状態に変化するときに、ドリフト層１７に蓄積されたホールを効率よく抜き取るように機能する。
　ドリフト層１７は、半導体基板５０にベース層１１、コレクタ層１４、アノード層２１及びカソード層２２が形成されることにより規定された領域である。具体的には、ベース層１１とコレクタ層１４との間の領域、及び、アノード層２１とカソード層２２との間の領域であり、言うまでもなくＮ導電型であって、不純物濃度は半導体基板５０と同一である。
　上述したように、本実施形態に係る半導体装置１００においては、外周領域に高不純物濃度を持つガードリング３０，３１，３２が形成され、その最も内側のガードリング３０が、ダイオード領域２０のアノード層２１と電気的に接続されている。このため、ダイオード領域２０が順方向にバイアスされたとき、アノード層２１に加えてガードリング３０からもキャリア（ホール）がドリフト層１７に供給される。その結果、ダイオード領域２０において、ガードリング３０との境界付近のドリフト層１７にはガードリング３０から供給されたホールの分だけ、ダイオード領域２０の中央付近などに比較して多量のホールが存在することになる。
　従って、ダイオード領域２０が順方向バイアスから逆方向バイアスに切り替わったとき、ダイオード領域２０とガードリング３０との境界付近における多量のホールが、ダイオード領域２０のアノード層２１に一気に流れ込んで電流集中が生じる虞がある。
　そのため、本実施形態による半導体装置１００では、ダイオード領域２０において、カソード層２２とガードリング３０との位置関係に工夫を凝らすことにより、上述した電流集中を抑制できるようにした。以下、本実施形態による半導体装置１００の技術的特徴点について詳しく説明する。
　まず、半導体基板５０の厚さを一定（例えば７５μｍ）としつつ、図３及び図４に示すように半導体基板５０の表面に平行な面へ投影した場合のカソード層２２とガードリング３０との間の最小距離Ｌを変更した場合に、ガードリング３０よりも深いドリフト層１７における深さ位置（例えば１５μｍ）での電流密度がどのように変化するかをシミュレーションモデルを用いて確認した。その結果を図５のグラフに示す。
　図５のグラフから、半導体基板５０の表面に平行な面へ投影した場合のカソード層２２とガードリング３０との間の最小距離Ｌが短いほど、最も内側のガードリング３０を形成しているＰｗｅｌｌ領域の直下の電流密度が高くなっていることが分かる。その一方で、カソード層２２の直上の電流密度は、最小距離Ｌに係わらず、ほぼ一定値に収束していることも確認できる。
　この結果から、カソード層２２とガードリング３０との間の最小距離Ｌが短いと、ガードリング３０からドリフト層１７へのキャリア注入量が多くなり、その結果、ガードリング３０（Ｐｗｅｌｌ領域）の直下の電流密度が高くなっていることが予想される。
　さらに、半導体基板５０の厚さｄを変化させ、各基板厚さｄにおいて、カソード層２２とガードリング３０との間の最小距離Ｌを変化させつつ、ガードリング３０よりも深い深さ位置（例えば１５μｍ）での電流密度がどのように変化しているかをシミュレーションモデルを用いて確認した。そして、得られた各基板厚さｄに関する結果を、最小距離Ｌ／基板厚さｄをパラメータとして一方の軸に取り、Ｐｗｅｌｌ領域下／カソード層直上電流比を他方の軸とした図６のグラフにプロットした。なお、図６のグラフに示されるように、基板厚さｄは、５０［μｍ］、７５［μｍ］、１００［μｍ］、１５０［μｍ］とした。
　図６のグラフから、半導体基板５０の厚さに係わらず、Ｌ／ｄが大きくなるほど、カソード層２２の直上の電流の大きさ（電流密度）に対して、ガードリング３０（Ｐｗｅｌｌ領域）下の電流の大きさ（電流密度）が低下することが分かる。これは、Ｌ／ｄが大きくなるほど、ダイオード領域２０が順方向にバイアスされたとき、ガードリング３０とカソード層２２との間でキャリアが伝導するよりも、アノード層２１とカソード層２２との間でキャリアが伝導し易くなるためであると考えられる。換言すると、ダイオード領域２０において、アノード層２１とカソード層２２との間のキャリア伝導が支配的となるためであると考えられる。
　ここで、図６のグラフに示されるように、半導体基板５０の厚さによらず、Ｌ／ｄの値が１よりも小さい範囲から１を超える範囲までは、Ｌ／ｄの値の増加に伴って、Ｐｗｅｌｌ領域下／カソード層直上電流比は急激に低下していく。そして、Ｌ／ｄの値が１．５付近のときに、Ｐｗｅｌｌ領域下／カソード層直上電流比は０．１５程度未満まで低下している。その後、Ｌ／ｄの値の増加に伴うＰｗｅｌｌ領域下／カソード層直上電流比の変化勾配は緩やかになる。すなわち、図６のグラフから、Ｌ／ｄとＰｗｅｌｌ領域下／カソード層直上電流比との関係において、Ｌ／ｄ＝１．５付近に変曲点があると言える。
　そして、Ｐｗｅｌｌ領域下／カソード層直上電流比が０．１５程度未満であれば、ガードリング３０からドリフト層１７に注入されるキャリアは、アノード層２１から注入されるキャリアのせいぜい１／６～１／７程度である。この程度のキャリア注入量であれば、ダイオード領域２０とガードリング３０との境界付近におけるリカバリ電流による電流集中も実用に耐える程度に抑制可能である。
　このような結果から、本実施形態では、カソード層２２とガードリング３０とは、Ｌ／ｄ≧１．５を満たす位置に形成することとした。そのため、本実施形態では、カソード層２２は、ＩＧＢＴ領域１０とダイオード領域２０との配列方向に平行な両端面が、図４に示すように、ガードリング３０から最小距離Ｌだけ離れた位置で終端される。
　これにより、アノード層２１とガードリング３０との境界付近のドリフト層１７に、多量のホールが蓄積することを抑制することができる。そのため、ダイオード領域２０が逆方向バイアスに切り替わった時に、アノード層２１に多量のホールが流れ込むこと、すなわち、局所的な電流集中の発生を抑制することができる。その結果、ダイオード領域２０のリカバリ耐量の一層の向上を図ることができる。
　さらに、カソード層２２とガードリング３０とは、Ｌ／ｄ≧１．８を満たす位置に形成されることが好ましい。カソード層２２とガードリング３０との位置関係が、Ｌ／ｄ≧１．８を満たす場合、図６のグラフから読み取れるように、Ｐｗｅｌｌ領域下／カソード層直上電流比は０．１程度未満まで低下するためである。また、カソード層２２とガードリング３０とは、Ｌ／ｄ≧２．０を満たす位置に形成された場合、Ｐｗｅｌｌ領域下／カソード層直上電流比を０．１未満に確実に抑えることができるので、より好ましい。
　（第２実施形態）
　次に、第２実施形態に係る半導体装置について説明する。
 
　上述した第１実施形態に係る半導体装置１００では、ドリフト層１７に格子欠陥層（ダメージ層）を形成していなかったが、従来の半導体装置と同様に、格子欠陥層を形成するようにしても良い。本実施形態では、格子欠陥層を形成するときの、カソード層２２とガードリング３０との位置関係について説明する。
　図７に示すように、格子欠陥層１８をドリフト層１７に形成することにより、ドリフト層１７を移動するキャリアのライフタイムを短くすることができるので、ドリフト層１７中におけるキャリアの蓄積量を調整することができる。
　格子欠陥層１８は、イオン照射によって半導体基板５０の結晶構造にダメージを与え、格子欠陥を生じさせることで形成される。半導体基板５０に照射するイオン種としては、例えば、プロトンやヘリウムイオン、アルゴンイオンを採用することができる。
　ここで、格子欠陥層１８は、例えば図７及び図８に示すように、ドリフト層１７において、ダイオード領域２０をカバーし、さらに、外周領域のドリフト層１７まで達するように形成される。格子欠陥層１８が外周領域にまで延出することで、格子欠陥層１８によって覆われた部分のガードリング３０からドリフト層１７へのキャリア注入量を抑えることができる。
　しかしながら、図８に示すように、ダイオード領域２０が順方向にバイアスされたとき、格子欠陥層１８を半導体基板５０の第１主面５０ａに投影した際に格子欠陥層１８によって覆われないガードリング３０の端部から、キャリアがドリフト層１７に供給される可能性がある。この結果、格子欠陥層１８を形成しながら、局所的に多量のキャリアがドリフト層１７に蓄積されてしまう虞がある。
　そのため、第２実施形態による半導体装置１００では、格子欠陥層１８によってカバーされていないガードリング３０を対象として、カソード層２２とガードリング３０とが、Ｌ／ｄ≧１．５を満たす位置に形成することとした。具体的には、図８に示すように、格子欠陥層１８によってカバーされないガードリング３０との距離を稼ぐために、カソード層２２を、ガードリング３０から離れた位置で終端させたり、図９に示すように、格子欠陥層１８の幅を広げたりすることによって、カソード層２２とガードリング３０との距離を確保する。
　なお、本実施形態においても、第１実施形態と同様に、カソード層２２とガードリング３０との位置関係として、Ｌ／ｄ≧１．８を満たすことがより好ましく、さらに、Ｌ／ｄ≧２．０を満たすことがより一層好ましい。
　上述した構成を採用することにより、格子欠陥層１８を形成した場合に、その格子欠陥層１８によってカバーされていないガードリング３０から多量のキャリアが注入されてしまうことを抑制することが可能になる。
 
　（変形例）
　図１０に示すように、格子欠陥層１８は外周領域にまで延出しないように形成しても良い。この場合、ガードリング３０は、格子欠陥層１８によって覆われていないので、カソード層２２とガードリング３０との位置関係は、第１実施形態にて説明したように、カソード層２２の端部とガードリング３０との最小距離Ｌを用いて、Ｌ／ｄが１．５以上となるように規定すれば良い。
　また、上述した実施形態において、基板濃度や、ベース層１１及びアノード層２１の表面濃度、さらには、ガードリング３０の表面濃度の一例を記したが、それらの濃度は一例にすぎない。また、ベース層１１及びアノード層２１の形成深さや、ガードリング３０の形成深さについても同様である。
　例えば、ベース層１１及びアノード層２１の表面濃度と、ガードリング３０の表面濃度とに関しては、ガードリング３０の表面濃度＞ベース層１１及びアノード層の表面濃度との関係を満たすことを条件として、ベース層１１及びアノード層２１の表面濃度を１Ｅ１７～８Ｅ１７の範囲から選択し、ガードリング３０の表面濃度を２Ｅ１７～１Ｅ１８の範囲から選択するようにしても良い。また、形成深さに関しても、ベース層１１及びアノード層２１の形成深さを２～４μｍの範囲から選択し、ガードリング３０の形成深さを６～８μｍの範囲から選択するようにしても良い。さらに、基板濃度は、５Ｅ１３～２Ｅ１４の範囲から選択しても良い。この程度の濃度変化や形成深さの変化であれば、上述したＰｗｅｌｌ領域下／カソード層直上電流比が大きく変わることはないためである。
　本開示は、実施形態に準拠して記述されたが、本開示は当該実施形態や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。

Claims (6)

  1. 　第１導電型のドリフト層（１７）と、
    　前記ドリフト層の一方の表層部に形成された第２導電型のベース層（１１）及びアノード層（２１）と、
    　前記ベース層に選択的に形成されたエミッタ層（１３）と、
    　前記ドリフト層の他方の表層部に形成される第２導電型のコレクタ層（１４）と第１導電型のカソード層（２２）と、を備え、
    　前記エミッタ層、前記ベース層、前記ドリフト層、及び前記コレクタ層によってＩＧＢＴとして動作するＩＧＢＴ領域（１０）が形成され、前記ＩＧＢＴ領域に隣接して、前記アノード層、前記ドリフト層、及び前記カソード層によってダイオードとして動作するダイオード領域（２０）が形成された半導体基板（５０）を備え、
    　前記半導体基板において、さらに、前記ＩＧＢＴ領域及び前記ダイオード領域が隣接して形成されている素子領域を取り囲む外周領域に、前記アノード層と同電位の電圧が印加される第２導電型のガードリング（３０）が前記ドリフト層の表層部に形成され、
    　前記カソード層と前記ガードリングとは、前記半導体基板の表面に平行な面へ投影した場合の前記カソード層と前記ガードリングとの間の距離の最小値をＬとし、前記半導体基板の厚みをｄとしたとき、Ｌ／ｄ≧１．５を満たす位置に形成される半導体装置。
  2. 　前記ドリフト層のうち、少なくとも前記ダイオード領域の前記ドリフト層にダメージ領域（１８）が形成されており、
    　前記ダメージ領域は、前記素子領域を超えて前記外周領域の前記ドリフト層まで達しており、
    　前記ダメージ領域によってカバーされない前記ガードリングを対象として、前記カソード層と前記ガードリングとは、前記半導体基板の表面に平行な面へ投影した場合の前記カソード層と前記ガードリングとの間の距離の最小値をＬとし、前記半導体基板の厚みをｄとしたとき、Ｌ／ｄ≧１．５を満たす位置に形成されている請求項１に記載の半導体装置。
  3. 　前記カソード層と前記ガードリングとは、Ｌ／ｄ≧１．８を満たす位置に形成される請求項１又は２に記載の半導体装置。
  4. 　前記カソード層と前記ガードリングとは、Ｌ／ｄ≧２．０を満たす位置に形成される請求項１乃至３のいずれかに記載の半導体装置。
  5. 　前記ガードリングの不純物濃度は、前記アノード層の不純物濃度よりも高い請求項１乃至４のいずれかに記載の半導体装置。
  6. 　前記ＩＧＢＴ領域と前記ダイオード領域とは、前記素子領域において、交互にストライプ状に配列されており、前記素子領域における前記ストライプ状の配列の両端には、前記ＩＧＢＴ領域が設けられる請求項１乃至５のいずれかに記載の半導体装置。
PCT/JP2017/019291 2016-06-14 2017-05-24 半導体装置 WO2017217198A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201780036414.1A CN109314143B (zh) 2016-06-14 2017-05-24 半导体装置
US16/094,222 US10840238B2 (en) 2016-06-14 2017-05-24 Semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-118218 2016-06-14
JP2016118218A JP6830767B2 (ja) 2016-06-14 2016-06-14 半導体装置

Publications (1)

Publication Number Publication Date
WO2017217198A1 true WO2017217198A1 (ja) 2017-12-21

Family

ID=60663597

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/019291 WO2017217198A1 (ja) 2016-06-14 2017-05-24 半導体装置

Country Status (4)

Country Link
US (1) US10840238B2 (ja)
JP (1) JP6830767B2 (ja)
CN (1) CN109314143B (ja)
WO (1) WO2017217198A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6624101B2 (ja) * 2017-02-03 2019-12-25 株式会社デンソー 半導体装置
JP6947281B2 (ja) 2018-02-14 2021-10-13 富士電機株式会社 半導体装置
JP7095303B2 (ja) 2018-02-14 2022-07-05 富士電機株式会社 半導体装置
CN111052393B (zh) 2018-02-14 2023-11-14 富士电机株式会社 半导体装置
JP2019145708A (ja) * 2018-02-22 2019-08-29 株式会社東芝 半導体装置
JP7187787B2 (ja) * 2018-03-15 2022-12-13 富士電機株式会社 半導体装置
JP7102808B2 (ja) * 2018-03-15 2022-07-20 富士電機株式会社 半導体装置
JP7192968B2 (ja) * 2019-04-01 2022-12-20 三菱電機株式会社 半導体装置
JP7211516B2 (ja) * 2019-07-12 2023-01-24 富士電機株式会社 半導体装置
JP7404702B2 (ja) * 2019-08-09 2023-12-26 富士電機株式会社 半導体装置
JP7331733B2 (ja) * 2020-02-26 2023-08-23 三菱電機株式会社 半導体装置
CN111987089A (zh) * 2020-08-19 2020-11-24 株洲中车时代半导体有限公司 逆导型igbt功率集成模块
JP7475251B2 (ja) 2020-10-01 2024-04-26 三菱電機株式会社 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011238681A (ja) * 2010-05-07 2011-11-24 Denso Corp 半導体装置
JP2012033897A (ja) * 2010-07-01 2012-02-16 Denso Corp 半導体装置
JP2014103376A (ja) * 2012-09-24 2014-06-05 Toshiba Corp 半導体装置
JP2015185742A (ja) * 2014-03-25 2015-10-22 株式会社デンソー 半導体装置
JP2016072359A (ja) * 2014-09-29 2016-05-09 トヨタ自動車株式会社 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1909332A1 (en) * 2006-10-05 2008-04-09 ABB Technology AG Power Semiconductor device
JP4905559B2 (ja) * 2009-01-27 2012-03-28 株式会社デンソー 半導体装置
JP5605073B2 (ja) 2010-08-17 2014-10-15 株式会社デンソー 半導体装置
CN104253154A (zh) * 2013-06-28 2014-12-31 无锡华润上华半导体有限公司 一种具有内置二极管的igbt及其制造方法
JP6107767B2 (ja) 2013-12-27 2017-04-05 トヨタ自動車株式会社 半導体装置とその製造方法
JP2014220516A (ja) 2014-07-14 2014-11-20 富士電機株式会社 半導体装置
US10361191B2 (en) 2014-08-26 2019-07-23 Mitsubishi Electric Corporation Semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011238681A (ja) * 2010-05-07 2011-11-24 Denso Corp 半導体装置
JP2012033897A (ja) * 2010-07-01 2012-02-16 Denso Corp 半導体装置
JP2014103376A (ja) * 2012-09-24 2014-06-05 Toshiba Corp 半導体装置
JP2015185742A (ja) * 2014-03-25 2015-10-22 株式会社デンソー 半導体装置
JP2016072359A (ja) * 2014-09-29 2016-05-09 トヨタ自動車株式会社 半導体装置

Also Published As

Publication number Publication date
JP2017224685A (ja) 2017-12-21
JP6830767B2 (ja) 2021-02-17
CN109314143B (zh) 2022-11-15
US10840238B2 (en) 2020-11-17
CN109314143A (zh) 2019-02-05
US20190096878A1 (en) 2019-03-28

Similar Documents

Publication Publication Date Title
WO2017217198A1 (ja) 半導体装置
US10784349B2 (en) Semiconductor device
JP5787853B2 (ja) 電力用半導体装置
JP6080023B2 (ja) 逆導通型ｉｇｂｔ
JP5605073B2 (ja) 半導体装置
JP6181597B2 (ja) 半導体装置及び半導体装置の製造方法
WO2015145929A1 (ja) 半導体装置
JP2009176772A (ja) 半導体装置
KR102246570B1 (ko) 전력 반도체 장치
US11869940B2 (en) Feeder design with high current capability
KR101906733B1 (ko) 스위칭 장치와 그 제조 방법
US10109749B2 (en) Semiconductor device and semiconductor device manufacturing method
TW201739060A (zh) 半導體元件及其製造方法
JP7405230B2 (ja) スイッチング素子
WO2010137167A1 (ja) 半導体装置
JP2017054934A (ja) 半導体装置
JP2018064023A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17813101

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17813101

Country of ref document: EP

Kind code of ref document: A1