DE102011083230B4 - Halbleitervorrichtungen - Google Patents

Halbleitervorrichtungen Download PDF

Info

Publication number
DE102011083230B4
DE102011083230B4 DE102011083230.0A DE102011083230A DE102011083230B4 DE 102011083230 B4 DE102011083230 B4 DE 102011083230B4 DE 102011083230 A DE102011083230 A DE 102011083230A DE 102011083230 B4 DE102011083230 B4 DE 102011083230B4
Authority
DE
Germany
Prior art keywords
layer
semiconductor layer
guard ring
area
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102011083230.0A
Other languages
English (en)
Other versions
DE102011083230A1 (de
Inventor
Hitoshi Uemura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102011083230A1 publication Critical patent/DE102011083230A1/de
Application granted granted Critical
Publication of DE102011083230B4 publication Critical patent/DE102011083230B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thyristors (AREA)

Abstract

Halbleitervorrichtung, aufweisend:eine erste Halbleiterschicht (11, 13) eines ersten Leitfähigkeitstyps;eine zweite Halbleiterschicht (12), die unter der ersten Halbleiterschicht (11, 13) angeordnet ist und von einem zweiten Leitfähigkeitstyp ist;eine IGBT-Zelle mit einem Basisbereich (14) und einem Emitterbereich (15), die in der ersten Halbleiterschicht (11, 13) ausgebildet sind, und einer Kollektorschicht, die als die zweite Halbleiterschicht (12) ausgebildet ist; undeinen Schutzringbereich, der um einen Zellenbereich vorhanden ist, welcher die IGBT-Zelle aufweist, und der einen Schutzring (31) aufweist, der in der ersten Halbleiterschicht (11, 13) ausgebildet ist, wobeidie zweite Halbleiterschicht (12) auf einem unteren Teil des Zellenbereichs ausgebildet ist und auf einem unteren Teil des Schutzringbereichs nicht ausgebildet ist undwobei die erste Halbleiterschicht (11, 13) Folgendes aufweist:eine Driftschicht (11) undeine Pufferschicht (13), die eine Dotierungskonzentration aufweist, welche höher ist als diejenige der Driftschicht (11), und die zwischen die Driftschicht (11) und die zweite Halbleiterschicht (12) gesetzt ist, wobeieine Dotierungsschicht (41) des zweiten Leitfähigkeitstyps auf einem Bodenteil der Driftschicht (11) im Schutzringbereich ausgebildet ist.

Description

  • Die Erfindung betrifft eine Struktur einer Halbleitervorrichtung und insbesondere eine äußere Umfangsstruktur einer Leistungssteuerungs-Halbleitervorrichtung.
  • Die Offenlegungsschrift DE 102 03 479 A1 beschreibt eine Halbleitereinrichtung mit einem vertikalen MOSFET. Um den EIN-Widerstand zu minimieren, weist das Bauelement folgenden Aufbau auf: zwischen einer ersten Driftlage hohen Widerstands vom N-Typ und einer darüber befindlichen zweiten Driftlage hohen Widerstands vom N--Typ ist eine Einbettungslage hohen Widerstands vom P--Typ angeordnet. Dabei ist die Einbettungslage vom P--Typ nicht durchgängig ausgestaltet und die Dicke T1 der ersten Driftlage hohen Widerstands unterhalb der Einbettungslage wird in solch einer Weise eingestellt, dass eine sich über die erste Driftlage hohen Widerstands erstreckende Sperrschicht auf einen Wert eingestellt, bei dem der EIN-Widerstand des Bauelements ein Minimum wird.
  • Die europäische Patentanmeldung EP 0 247 455 A1 beschreibt ein Halbleiterbauelement mit einem P-N-Übergang, bei dem die Spanungsfestigkeit verbessert werden soll. Hierzu wird im Randbereich des Bauelements, dort wo der P-N-Übergang an die Oberfläche tritt, unterhalb des P-N-Übergangs im Volumen des Substrats eine entgegengesetzt dotierte untere Dotierungszone vorgesehen.
  • US 6 054 748 A beschreibt ein Hochspannungs-Halbleiterbauelement auf einem hochohmigen Substrat, bei dem eine bestimmte Sperrspannungsfestigkeit garantiert werden soll. Hierzu wird eine Feldabbaustruktur in einem Bereich des Halbleitersubstrats vorgesehen, in dem sich eine Vertiefung (ein Graben) befindet.
  • DE 195 23 172 A1 beschreibt einen bidirektionalen Thyristor. Gemäß einer Ausführungsform sind Abschlussringe am oberen Rand der Halbleiterscheibe vorgesehen. Der untere Rand der Halbleiterscheibe ist mit einem Konturkantenabschluss versehen.
  • Eine Leistungssteuerungs-Halbleitervorrichtung wie beispielsweise ein IGBT (Bipolartransistor mit isoliertem Gate) wird weit verbreitet für gewerbliche Standardgeräte auf dem Gebiet der elektrischen Schienen eingesetzt. Wenngleich der IGBT dahingehend entwickelt wurde, seine Verluste zu minimieren, wird allgemein seine Widerstandsfähigkeit, die durch Verwendung eines SOA (Save Operating Area), d. h. eines sicheren Betriebsbereichs als Indikator ausgedrückt wird, abgesenkt. Der sichere Betriebsbereich SOA umfasst einen RBSOA (Reverse Bias SOA), d. h. einen sicheren Betriebsbereich mit Umkehrspannung. Der RBSOA ist der sichere Betriebsbereich SOA, wenn eine umgekehrte Vorspannung an den IGBT angelegt wird, und er ist ein Indikator für die Widerstandsfähigkeit zum Zeitpunkt eines Abschaltens. Es ist eine Technik zum Verhindern des Absenkens der Widerstandsfähigkeit erforderlich.
  • Die Druckschrift JP H04-162 777 A (1992) (1 und 5) offenbart eine Konfiguration, gemäß der ein planarer Schutzring mit einer Mesa-Struktur auf seiner unteren Oberfläche auf einer oberen Oberflächenseite eines äußeren Umfangsteils vorhanden ist, und es ist eine Glasschicht auf einer Abflachung der Mesa-Struktur als Schutzfilm in einem umgekehrten Sperrthyristor vorhanden. Diese Konfiguration wurde zum Lösen des Problems gemacht, wonach bei einer doppelseitigen planaren Struktur eine Entladung zwischen einer Endfläche eines Siliziumsubstrats und einem Substrat (Stützsubstrat), das das Siliziumsubstrat stützt, wobei eine Elektrode dazwischen gesetzt ist, hervorgerufen wird, sowie das Problem bei einer doppelseitigen Mesa-Struktur, wonach die Stärke eines Wafers verringert wird.
  • Ein herkömmlicher IGBT hat eine Laminatstruktur, die eine Schicht zur Verkürzung der Lebensdauer (der Ladungsträger), eine n-Pufferschicht und eine p-Kollektorschicht umfasst, von denen jede eine einheitliche Dotierungskonzentration aufweist, welche unter einer n--Driftschicht vorhanden ist, die auf ihrer unteren Oberflächenseite (Kollektorseite) vorhanden ist, einschließlich eines Zellenbereichs und eines Schutzringbereichs, der auf ihrer Außenseite gelegen ist. Somit werden, wenn der IGBT eingeschaltet wird, Löcher von der p-Kollektorschicht auf der unteren Oberflächenseite in die n--Driftschicht im Schutzringbereich sowie im Zellenbereich injiziert.
  • Dabei werden Elektronen von einer oberen Oberfläche (Emitterseite) des IGBTs nur von einem MOSFET-Teil im Zellenbereich des IGBTs zur n--Driftschicht injiziert, so dass sie nicht von einer oberen Oberfläche im Schutzringbereich injiziert werden. Deshalb werden, wenn der IGBT eingeschaltet ist, Löcher und Elektronen in der n--Driftschicht im Zellenbereich im Gleichgewicht gehalten und es wird eine Leitfähigkeitsmodulation erzeugt, wobei jedoch die Löcher in der n--Driftschicht im Schutzringbereich verbleiben.
  • Wenn der IGBT ausgeschaltet wird, nachdem er eingeschaltet war, wird die Elektroneninjektion von der oberen Oberflächenseite gestoppt, wobei die Löcher, die in der n--Driftschicht in der Nähe der n-Pufferschicht verbleiben, durch die Schicht zur Verkürzung der Lebensdauer eingefangen werden, und diejenigen in der Nähe der oberen Oberfläche werden in eine p-Wanne (Basisbereich), die einen Emitter des IGBT aufweist, absorbiert und der Rest verschwindet aufgrund seiner natürlichen Lebenszeitbegrenzung. Hierbei versuchen, da der Emitter nicht auf der oberen Oberflächenseite des Schutzringbereichs vorhanden ist, die Löcher, die nahe der oberen Oberfläche des Schutzringbereichs vorhanden sind, intensiv, in die p-Wanne der IGBT-Zelle, die an einem äußersten Umfang im Zellenbereich vorhanden ist, zu fließen. Zu diesem Zeitpunkt wird, wenn eine Menge der Löcher, die in der p-Wanne absorbiert wurden, die am äußersten Umfang der IGBT-Zelle gelegen ist, einen bestimmten Wert übersteigt, eine thermische Zerstörung an jenem Teil hervorgerufen, wodurch die Widerstandsfähigkeit gegen Zerstörung beim Ausschalten des IGBTs verringert wird.
  • Darüber hinaus besteht, da der in der Patentdruckschrift 1 offenbarte Thyristor einen großen effektiven Bereich in einer Zelle aufweist, nicht das Problem einer thermischen Zerstörung, welche durch Strom hervorgerufen wird, der in einem äußeren umfangsseitigen Teil der Zelle konzentriert wird.
  • Indessen hat eine PiN-Diode (p- intrinsisch n) mit einer Kathode auf der unteren Oberflächenseite eines Substrats das gleiche ) Problem wie der IGBT. D.h., dass, wenn die Diode eingeschaltet ist, Löcher von einem p-Anodenbereich auf der oberen Oberflächenseite eines Zellenbereichs und Elektronen von einer n-Kathodenschicht auf der unteren Oberflächenseite in eine n--Driftschicht injiziert werden. Zu diesem Zeitpunkt werden Elektronen von der n-Kathodenschicht im Schutzringbereich ähnlich dem Zellenbereich injiziert, so dass eine beträchtliche Menge an Löchern aus dem Zellenbereich in die n--Driftschicht im Schutzringbereich fließt.
  • Wenn die Diode abgeschaltet wird, werden die Elektronen, die während des Ein-Zustands in der n--Driftschicht gespeichert wurden, in die n-Kathodenschicht abgeleitet und die Löcher werden in den p-Anodenbereich abgeleitet. Zusätzlich rekombinieren die Elektronen und Löcher teilweise und verschwinden. Zu diesem Zeitpunkt versuchen die in der n--Driftschicht im Schutzringbereich gespeicherten Löcher intensiv, in den p-Anodenbereich zu fließen, der an einem äußersten Umfang im Zellenbereich vorhanden ist. Als Ergebnis davon wird im äußeren Umfangsteil des Zellenbereichs ein umgekehrter Wiederherstellungsstrom konzentriert, so dass in der Diode die Widerstandsfähigkeit gegen umgekehrten Wiederherstellungsstrom verringert wird.
  • Zusätzlich ist es, da die Intensität des elektrischen Felds in einer oberen Oberfläche eines Substrats in einer herkömmlichen Schutzringstruktur (FLR: Field Limiting Ring = das Feld beschränkender Ring) konzentriert wird, notwendig, eine Breite eines Schutzrings zu vergrößern, um die elektrische Feldkonzentration zu verhindern. Jedoch ist die Breite der äußeren Umfangsstruktur im Hinblick auf die Miniaturisierung einer Vorrichtung vorzugsweise gering.
  • Es ist eine erste Aufgabe der Erfindung zu verhindern, dass sich Ladungsträger in einem Schutzringbereich in einer Halbleitervorrichtung anhäufen. Zusätzlich ist es eine zweite Aufgabe der Erfindung zu verhindern, dass ein elektrisches Feld in einer oberen Oberfläche des Schutzringbereichs konzentriert wird.
  • Diese Aufgaben werden erfindungsgemäß durch eine Halbleitervorrichtung nach Anspruch 1, 5, 7 und 11 gelöst. Weitere Ausgestaltungen sind in den Unteransprüchen angegeben.
  • Gemäß der Erfindung wird verhindert, dass sich Ladungsträger im Schutzringbereich der Halbleitervorrichtung anhäufen. Somit wird verhindert, dass zum Zeitpunkt des Ausschaltens der Strom im äußeren umfangsseitigen Teil des Zellenbereichs konzentriert wird, so dass bei der Halbleitervorrichtung das Sperrspannungsverhalten verbessert wird.
  • Zusätzlich kann verhindert werden, dass das elektrische Feld in der oberen Oberfläche des Schutzringbereichs in der Halbleitervorrichtung konzentriert wird, so dass eine Breite des Schutzringbereichs klein sein kann.
  • Diese und andere Aufgaben, Merkmale, Aspekte und Vorteile der Erfindung gehen deutlicher aus der folgenden detaillierten Beschreibung der Erfindung zusammen mit den beigefügten Zeichnungen hervor.
  • Figurenliste
    • 1 ist eine Teilquerschnittsansicht, welche eine Konfiguration einer Halbleitervorrichtung gemäß einer ersten Ausführungsform zeigt;
    • 2 ist ein Vergleichsbeispiel, um einen Effekt der Halbleitervorrichtung gemäß der ersten Ausführungsform zu erläutern;
    • 3 ist eine Teilquerschnittsansicht, welche eine Konfiguration einer Halbleitervorrichtung gemäß einer zweiten Ausführungsform zeigt;
    • 4 ist eine Teilquerschnittsansicht, welche eine Konfiguration einer Halbleitervorrichtung gemäß einer dritten Ausführungsform zeigt;
    • 5 ist eine Teilquerschnittsansicht, welche eine Konfiguration einer Halbleitervorrichtung gemäß einer vierten Ausführungsform zeigt;
    • 6 ist eine Teilquerschnittsansicht, welche eine Konfiguration einer Halbleitervorrichtung gemäß einer fünften Ausführungsform zeigt; und
    • 7 ist eine Teilquerschnittsansicht, welche eine Konfiguration einer Halbleitervorrichtung gemäß einer sechsten Ausführungsform zeigt.
  • Beschreibung der Ausführungsformen
  • Erste Ausführungsform
  • 1 ist eine Teilquerschnittsansicht, welche schematisch eine Konfiguration eines IGBTs zeigt, welcher als Halbleitervorrichtung gemäß einer ersten Ausführungsform der Erfindung dient. Die Halbleitervorrichtung umfasst einen Zellenbereich, in dem eine IGBT-Zelle angeordnet ist, und einen Schutzringbereich, welcher in einem umfangsseitigen Teil eines Chips um den Zellenbereich vorhanden ist.
  • Die Halbleitervorrichtung hat eine Driftschicht 11 und eine Pufferschicht 13, welche als eine n-Halbleiterschicht (erste Halbleiterschicht) dienen, und eine p-Kollektorschicht 12 (zweite Halbleiterschicht), welche unter ihnen angeordnet ist. Die Pufferschicht 13 ist der n-Bereich mit einer Dotierungskonzentration, die höher ist als diejenige der n--Driftschicht 11. Zusätzlich ist eine Schicht 11a zur Verkürzung der Lebensdauer in einem Bodenteil der Driftschicht 11 (in der Nähe der Pufferschicht 13) ausgebildet. Die Schicht 11a zur Verkürzung der Lebensdauer wird durch Bestrahlung mit Wasserstoff-Ionen ausgebildet.
  • Ein Basisbereich 14, der als eine p-Wanne dient, ist selektiv in einem oberen Oberflächenteil der Driftschicht 11 ausgebildet und ein n-Emitterbereich 15 ist in einem oberen Teil des Basisbereichs 14 ausgebildet. Zusätzlich ist eine Gateisolationsschicht 16 so ausgebildet, dass sie den Emitterbereich 15, den Basisbereich 14 und die Driftschicht 11 bedeckt. Eine Gateelektrode 17 aus einem Material wie Polysilizium ist auf ihr ausgebildet. Eine obere Oberfläche der Driftschicht 11 zwischen den Zellen ist mit einem Oxidfilm 18 (SiO2) bedeckt und eine Verdrahtung, die mit der Gateelektrode 17 verbunden ist, ist darauf vorhanden.
  • Ein oberer Teil der Gateelektrode 17 ist mit einem Zwischenschicht-Isolationsfilm 19 aus einem Material wie PSG (Phosphorsilicatglas) bedeckt. Ein Kontaktloch ist im Zwischenschicht-Isolationsfilm 19 ausgebildet und mit einer oberen Oberfläche des Emitterbereichs 15 verbunden, und eine Emitterelektrode 20 (mit einer Laminatstruktur aus Al-Si) ist im Kontaktloch ausgebildet. Während die Emitterelektrode 20 auch mit dem Basisbereich 14 verbunden ist, ist ein p+-Kontaktbereich 21 in einem Kontaktbereich des Basisbereichs 14 mit der Emitterelektrode 20 ausgebildet, um einen Verbindungswiderstand zwischen der Emitterelektrode 20 und dem Basisbereich 14 zu verringern.
  • Eine Kollektorelektrode 22 ist auf einer unteren Oberfläche der Kollektorschicht 12 ausgebildet.
  • Indessen ist im Schutzringbereich mindestens ein p-Schutzring 31 in einem oberen Oberflächenteil der Driftschicht 11 angeordnet. Zusätzlich ist eine n+-Kanalstopperschicht 32 in einem äußeren Chipumfangsteil des oberen Oberflächenteils der Driftschicht 11 ausgebildet. Eine Schutzringelektrode 33, die als Feldplatte dient, ist mit einer oberen Oberfläche des Schutzrings 31 verbunden und eine Stopperelektrode 34 ist mit einer oberen Oberfläche der Kanalstopperschicht 32 verbunden. Die Schutzringelektrode 33 und die Stopperelektrode 34 können aus derselben Verdrahtungsschicht wie die Emitterelektrode 20 im Zellenbereich ausgebildet sein. Zusätzlich ist der Schutzringbereich mit einem Überzugsfilm 35 aus einem Material wie sin-SiN (semi-isolierendes Siliziumnitrid) bedeckt.
  • Gemäß dieser Ausführungsform ist eine untere Oberfläche des Schutzringbereichs mit einer Mesa-Struktur versehen, die durch Entfernen der Kollektorschicht 12 und der Kollektorelektrode 22 ausgebildet ist. Die Mesa-Struktur ist so ausgebildet, dass ein Strukturkörper (2) mit der Kollektorschicht 12 und der Kollektorelektrode 22 auf seiner gesamten unteren Oberfläche des Chips auf einem Wafer ausgebildet wird und dann einem Chip-Schneiden mit einer Schneidklinge einer spezifischen Form unterzogen wird. Alternativ dazu kann die Mesa-Struktur durch Ätzen ausgebildet werden.
  • Zusätzlich ist es, da ein relativ starkes elektrisches Feld auf der Innenseite (nahe am Zentrum des Chips) des Schutzringbereichs erzeugt wird, notwendig, eine ausreichende Dicke des Chips an jenem Teil zu gewährleisten. Deshalb weist die Mesa-Struktur vorzugsweise eine abgeschrägte Bodenoberfläche auf, so dass die Dicke zur Innenseite des Schutzringbereichs hin zunimmt, wie es in 1 gezeigt ist.
  • Nachstehend wird eine Schaltung des IGBTs gemäß dieser Ausführungsform, die in 1 gezeigt ist, beschrieben.
  • Zunächst wird das Einschalten beschrieben. Wenn eine vorgegebene Spannung an die Gateelektrode 17 angelegt wird, wird ein Kanal im Basisbereich 14 unter der Gateelektrode 17 ausgebildet, und es werden Elektronen vom Emitterbereich 15 in die Driftschicht 11 durch den Kanal injiziert.
  • Dann wird ein Vorwärts-Vorspannungszustand zwischen der Kollektorschicht 12 und der Emitterelektrode 20 errichtet und es werden Löcher von der Kollektorschicht 12 durch die Pufferschicht 13 in die Driftschicht 11 injiziert. Im Zellenbereich werden die Elektronen und die Löcher im Gleichgewicht gehalten und es wird eine Leitfähigkeitsmodulation erzeugt. Indessen wird im Schutzringbereich keine Löcherinjektion erzeugt, da die Kollektorschicht 12 und die Kollektorelektrode 22 entfernt wurden.
  • 2 ist ein Vergleichsbeispiel, um einen Effekt der Halbleitervorrichtung gemäß der ersten Ausführungsform zu erläutern. Eine Halbleitervorrichtung, die in 2 gezeigt ist, ist gleich der in 1 gezeigten Halbleitervorrichtung mit der Ausnahme, dass eine untere Oberfläche des Schutzringbereichs nicht die Mesa-Struktur aufweist (die Kollektorschicht 12 und Kollektorelektrode 22 sind auf der unteren Oberfläche des Schutzringbereichs ausgebildet). Somit werden in der Konfiguration von 2 viele Löcher von der Kollektorelektrode 22 in die Driftschicht 11 im Schutzringbereich injiziert.
  • Als nächstes wird ein Ausschalten der in 1 gezeigten Halbleitervorrichtung beschrieben. Zum Zeitpunkt des Ausschaltens wird die Gateelektrode 17 umgekehrt vorgespannt und die Elektroneninjektion in die Driftschicht 11 wird gestoppt. In der Driftschicht 11 im Zellenbereich werden die Löcher, die in der Nähe der Pufferschicht 13 verblieben sind, durch die Schicht 11a zur Verkürzung der Lebensdauer eingefangen, die Löcher, die in der Nähe der oberen Oberfläche der Driftschicht 11 verblieben sind, werden in den Basisbereich 14 in der Nähe des Emitterbereichs 15 absorbiert und der Rest verschwindet durch die natürliche Begrenzung seiner Lebensdauer.
  • Indessen versuchen im Schutzringbereich, da der Emitterbereich 15 nicht auf der oberen Seite der Driftschicht 11 vorhanden ist, die Löcher, die in der Nähe der oberen Oberfläche der Driftschicht 11 verblieben sind, in den Basisbereich 14 der IGBT-Zelle zu fließen, der in einem äußersten Umfang des Zellenbereichs vorhanden ist.
  • Wie vorstehend beschrieben wurde, ist bei der in 1 gezeigten Halbleitervorrichtung die Menge an Löchern, die in der Driftschicht 11 verbleibt, im Schutzringbereich klein, da die Löcher nicht von der unteren Oberfläche in die Driftschicht 11 im Schutzringbereich injiziert werden. Somit fließt eine kleine Menge an Löchern aus der Driftschicht 11 im Schutzringbereich zum Basisbereich 14, der im äußersten Umfang im Zellenbereich vorhanden ist.
  • Indessen werden, da die Kollektorschicht 12 und die Kollektorelektrode 22 auf dem unteren Teil des Schutzringbereichs ausgebildet sind, wie in 2 gezeigt ist, viele Löcher in die Driftschicht 11 im Schutzringbereich zum Zeitpunkt des Einschaltvorgangs injiziert, so dass zum Zeitpunkt des Ausschaltvorgangs eine große Menge an Löchern in den Basisbereich 14 fließt, welcher am äußersten Umfang im Zellenbereich vorhanden ist. Wenn ein Strom aufgrund dieser Löcher einen bestimmten Wert überschreitet, wird in jenem Bereich eine thermische Zerstörung hervorgerufen, und beim IGBT wird die Widerstandsfähigkeit gegen eine Zerstörung beim Abschalten verringert.
  • Somit ist im Fall der Halbleitervorrichtung, die in 1 gezeigt ist, die Menge an Löchern, die in die Driftschicht 11 injiziert wird, im Schutzringbereich zum Zeitpunkt des Einschaltvorgangs gering, so dass verhindert wird, dass ein Strom im Basisbereich 14 zum Zeitpunkt des Ausschaltvorgangs konzentriert wird, welcher im äußersten Umfang im Zellenbereich vorhanden ist. Deshalb kann das Hervorrufen einer thermischen Zerstörung im Basisbereich 14, der im äußersten Umfang im Zellenbereich vorhanden ist, verhindert werden und die Widerstandsfähigkeit gegen Zerstörung beim Abschalten kann im IGBT verbessert werden, so dass eine größere RBSOA gewährleistet werden kann.
  • Zweite Ausführungsform
  • 3 ist eine Teilquerschnittsansicht, welche eine Konfiguration der Halbleitervorrichtung gemäß einer zweiten Ausführungsform zeigt. Diese Halbleitervorrichtung unterscheidet sich von der in 1 gezeigten Konfiguration dadurch, dass eine p-Schicht 41 (Dotierungsschicht) in einem Bodenteil einer Driftschicht 11 im Schutzringbereich ausgebildet ist. Eine untere Oberfläche des Schutzringbereichs weist die gleiche Mesa-Struktur wie bei der ersten Ausführungsform auf und eine Kollektorschicht 12 und eine Kollektorelektrode 22 wurden entfernt.
  • Die Struktur von 3 kann durch die folgenden Schritte ausgebildet werden. Zunächst wird ein Strukturkörper (2), der die Kollektorschicht 12 und die Kollektorelektrode 22 auf seiner gesamten unteren Oberfläche eines Chips aufweist, auf einem Wafer ausgebildet. Dann wird die Mesa-Struktur im Wafer (vor dem Schneiden) durch Schleifen der unteren Oberfläche des Schutzringbereichs mit einer Klinge, die im Querschnitt eine V-Form aufweist, ausgebildet und eine Maske mit einer Öffnung, welche dem Schutzringbereich in jedem Chip entspricht, wird auf einer unteren Oberfläche des Wafers durch ein doppelseitiges Justiergerät ausgebildet. Somit werden p-Dotierungsionen (wie Phosphor) in hoher Konzentration von der unteren Oberfläche des Wafers in den Bodenteil der Driftschicht 11 im Schutzringteil injiziert und das Resultat wird durch eine Wärmebehandlung aktiviert, wodurch die p-Schicht 41 ausgebildet wird.
  • Ähnlich der ersten Ausführungsform wird im Fall der Halbleitervorrichtung dieser Ausführungsform das Loch nicht von der unteren Oberfläche der Driftschicht 11 in den Schutzringbereich eingeleitet, was verhindert, dass eine große Menge an Löchern in den Basisbereich 14, der am äußersten Umfang in einem Zellenbereich liegt, zum Zeitpunkt des Ausschaltens fließt, und die Widerstandsfähigkeit gegen Abschaltzerstörung wird verbessert. Darüber hinaus breitet sich, da die p-Schicht 41 auf dem Bodenteil der Driftschicht 11 im Schutzringbereich vorhanden ist, ein elektrisches Feld zur unteren Oberflächenseite der Driftschicht 11 aus, so dass verhindert wird, dass sich das elektrische Feld in einem oberen Oberflächenteil konzentriert. Als Ergebnis davon kann die Breite des Schutzringbereichs kleiner sein als beim Beispiel des Standes der Technik.
  • Zusätzlich ist es, wie in 3 gezeigt ist, vorzuziehen, dass eine Dicke der p-Schicht 41 zur äußeren Umfangsseite des Chips hin zunimmt. D.h., dass es vorzuziehen ist, dass eine Injektionstiefe des p-Dotierungsmittels von der rückwärtigen Oberfläche zum Ausbilden der p-Schicht 41 zur äußeren Umfangsseite des Chips in Bezug auf die Bodenoberfläche der Driftschicht 11 zunimmt. Somit wird stärker verhindert, dass sich das elektrische Feld im Schutzringbereich konzentriert, und die Breite des Schutzringbereichs kann sogar kleiner gemacht werden.
  • Dritte Ausführungsform
  • 4 ist eine Teilquerschnittsansicht, welche eine Konfiguration einer Halbleitervorrichtung gemäß einer dritten Ausführungsform zeigt. Die Halbleitervorrichtung unterscheidet sich von der in 3 gezeigten Konfiguration darin, dass eine Mehrzahl an p-Schichten 41 separat in einem Bodenteil einer Driftschicht 11 in einem Schutzringbereich vorhanden ist. Mit anderen Worten sind die p-Schichten 41 in einer Richtung von einem inneren Umfang zu einem äußeren Umfang im Schutzringbereich angeordnet.
  • Die p-Schichten 41 können separat so ausgebildet werden, dass Phosphor-Ionen hoher Konzentration in den Bodenteil der Driftschicht 11 im Schutzringbereich durch das gleiche Verfahren wie bei der zweiten Ausführungsform injiziert werden und diese einer Wärmebehandlung, wie beispielsweise einem Laserglühen, unterzogen werden.
  • Bei der Halbleitervorrichtung dieser Ausführungsform kann zusätzlich zu den gleichen Effekten, die bei der zweiten Ausführungsform erzielt wurden, die elektrische Feldverteilung im Schutzringbereich optimiert werden, da die p-Schichten 41 separat vorhanden sind. Deshalb wird in stärkerem Ausmaß verhindert, dass ein elektrisches Feld in der Driftschicht 11 konzentriert wird, als dies bei der zweiten Ausführungsform der Fall ist, so dass die Breite des Schutzringbereichs sogar noch kleiner gemacht werden kann.
  • Vierte Ausführungsform
  • 5 ist eine Teilquerschnittsansicht, welche eine Konfiguration einer Halbleitervorrichtung gemäß einer vierten Ausführungsform zeigt. Die Halbleitervorrichtung unterscheidet sich von der in 1 gezeigten Konfiguration darin, dass ein Schutzfilm 42 auf einer unteren Oberfläche (Oberfläche einer Mesa-Struktur) eines Schutzringbereichs ausgebildet ist.
  • Diese Struktur kann durch die folgenden Schritte ausgebildet werden. Zunächst wird ein Strukturkörper (2) mit einer Kollektorschicht 12 und einer Kollektorelektrode 22 auf seiner gesamten unteren Oberfläche eines Chips auf einem Wafer ausgebildet. Dann wird die Mesa-Struktur in den Wafer (vor dem Schneiden) dadurch ausgebildet, dass die untere Oberfläche des Schutzringbereichs mit einer Klinge geschliffen wird, welche einen V-förmigen Querschnitt aufweist. Dann wird ein organisches Material (wie Polyimid) auf die geschliffene Oberfläche aufgebracht und gehärtet, um fest zu werden, wodurch der Schutzfilm 42 ausgebildet wird.
  • Bei der Halbleitervorrichtung dieser Ausführungsform wird die Widerstandsfähigkeit gegen Zerstörung beim Abschalten ähnlich wie bei der ersten Ausführungsform verbessert, und da der Schutzfilm 42 auf der unteren Oberfläche des Schutzrings ausgebildet ist, kann die Isolationsfestigkeit verbessert werden.
  • Zusätzlich kann diese Ausführungsform bei der zweiten und der dritten Ausführungsform eingesetzt werden. D.h., dass der Schutzfilm 42 auf den unteren Oberflächen der Schutzringbereiche, die in den 3 und 4 gezeigt sind, vorhanden sein kann.
  • Fünfte Ausführungsform
  • 6 ist eine Teilquerschnittsansicht einer Konfiguration einer Halbleitervorrichtung gemäß einer fünften Ausführungsform. Die Halbleitervorrichtung ist so vorhanden, dass eine untere Oberfläche des Schutzringbereichs keine Mesa-Struktur aufweist und eine p-Schicht 43 auf einer Bodenoberfläche einer Driftschicht 11 im Schutzringbereich ausgebildet ist. Wie in 6 gezeigt ist, ist die p-Schicht 43 so ausgebildet, dass ihre Dicke (Tiefe von der unteren Oberfläche) in einem äußeren Umfangsteil größer ist als in einem inneren Umfangsteil im Schutzringbereich.
  • Diese Struktur kann durch die folgenden Schritte ausgebildet werden. Zunächst wird ein Strukturkörper (2) mit einer Kollektorschicht 12 und einer Kollektorelektrode 22 auf seiner gesamten unteren Oberfläche eines Chips auf einem Wafer ausgebildet. Eine Maske mit einer Öffnung, welche dem Schutzringbereich in jedem Chip entspricht, wird auf einer unteren Oberfläche des Wafers durch eine doppelseitige Justiervorrichtung bzw. Ausrichtvorrichtung ausgebildet. Dann werden p-Dotierungsionen hoher Konzentration (wie beispielsweise Phosphor) von der unteren Oberfläche des Wafers in den Bodenteil der Driftschicht 11 im Schutzringbereich injiziert. Die Ioneninjektion wird zu diesem Zeitpunkt zwei oder mehrere Male ausgeführt, wobei die Beschleunigung variiert wird, so dass eine Injektionstiefe des Phosphors im äußeren Umfangsteil größer wird als im inneren Umfangsteil im Schutzringbereich. Dann wird eine Wärmebehandlung ausgeführt, um die Ionen zu aktivieren, wodurch die p-Schicht 43 ausgebildet wird.
  • Im Fall der Halbleitervorrichtung dieser Ausführungsform breitet sich, da die p-Schicht 43 auf dem Bodenteil der Driftschicht 11 im Schutzringbereich ausgebildet ist, ein elektrisches Feld zur unteren Oberflächenseite der Driftschicht 11 aus, so dass verhindert wird, dass sich das elektrische Feld in einem oberen Oberflächenteil konzentriert. Zusätzlich kann effektiv verhindert werden, wie in 6 gezeigt ist, dass das elektrische Feld konzentriert wird, da die Dicke der p-Schicht 43 zur äußeren Umfangsseite des Chips hin zunimmt. Als Ergebnis davon kann die Breite des Schutzringbereichs kleiner sein als beim Beispiel des Standes der Technik.
  • Zusätzlich kann die dritte Ausführungsform bei dieser Ausführungsform eingesetzt werden, so dass die p-Schichten 43 getrennt ausgebildet werden. Somit kann die elektrische Feldverteilung im Schutzringbereich optimiert werden, so dass die Breite des Schutzringbereichs sogar noch kleiner sein kann.
  • Sechste Ausführungsform
  • Bei einer sechsten Ausführungsform wird die Erfindung bei einer PiN-Diode eingesetzt. 7 ist eine Teilquerschnittsansicht, welche eine Konfiguration einer Halbleitervorrichtung gemäß der sechsten Ausführungsform zeigt. Bei dieser Zeichnung ist ein Element, das die gleiche Funktion wie in 1 hat, mit dem gleichen Bezugszeichen markiert und seine Beschreibung wird weggelassen.
  • Die Halbleitervorrichtung umfasst eine n--Driftschicht 11 (erste Halbleiterschicht) und eine n-Kathodenschicht 50, welche unter der n--Driftschicht 11 angeordnet ist und eine Dotierungskonzentration aufweist, die höher ist als diejenige der Driftschicht 11. Zusätzlich ist eine Schicht 11a zur Verringerung der Lebensdauer auf einem Bodenteil der Driftschicht 11 ausgebildet (in der Nähe der Kathodenschicht 50).
  • In einem Zellenbereich ist eine Anodenschicht 51, welche als p-Wanne dient, in einem oberen Oberflächenteil der Driftschicht 11 ausgebildet und eine Anodenelektrode 52 ist mit ihrer oberen Oberfläche verbunden. Der n--Bereich der Driftschicht 11 wirkt als eine i-Schicht (intrinsische Halbleiterschicht). Zusätzlich ist eine Kathodenelektrode 53 auf einer unteren Oberfläche der Kathodenschicht 50 ausgebildet.
  • Eine Konfiguration eines Schutzringbereichs ist gleich derjenigen von 1. Eine Schutzringelektrode 33 und eine Stopperelektrode 34 können aus derselben Verdrahtungsschicht wie die Anodenelektrode 52 ausgebildet sein. Zusätzlich weist, ähnlich wie bei 1, der Schutzringbereich eine Mesa-Struktur auf der unteren Oberflächenseite auf, und die Kathodenelektrode 53 und die Kathodenschicht 50 wurden im Schutzringbereich teilweise entfernt.
  • Wenn die Diode eingeschaltet ist, werden Löcher von der Anodenschicht 51, die auf der oberen Oberflächenseite des Zellenbereichs vorhanden ist, in die Driftschicht 11 injiziert und Elektroden werden von der Kathodenelektrode 53, die auf der unteren Oberflächenseite desselben vorhanden ist, durch die Kathodenschicht 50 injiziert. Hierbei ist anzumerken, dass bei dieser Ausführungsform keine Elektronen vom unteren Teil des Schutzringbereichs in die Driftschicht 11 injiziert werden, da die Anodenelektrode 52 nicht auf der unteren Oberfläche des Schutzringbereichs vorhanden ist. Somit fließt eine kleine Menge an Löchern aus dem Zellenbereich in die Driftschicht 11 im Schutzringbereich.
  • Somit werden, wenn die Diode ausgeschaltet wird, die während des Ein-Zustands in der Driftschicht 11 gespeicherten Elektronen zur Kathodenelektrode 53 hin abgeleitet und die Löcher werden zur Anodenschicht 51 abgeleitet. Zusätzlich vereinigt sich ein Teil der Elektronen und Löcher wieder und verschwindet. Zu diesem Zeitpunkt fließen die Löcher, die in der Driftschicht 11 im Schutzringbereich gespeichert sind, in die Anodenschicht 51, die am äußersten Umfang im Zellenbereich vorhanden ist. Jedoch ist eine kleine Menge an Löchern während des Ein-Zustands in die Driftschicht 11 geflossen, so dass die Menge an Löchern, die zum Zeitpunkt des Ausschaltens in die Driftschicht 11 flie-ßen, gering ist. Somit wird verhindert, dass ein umgekehrter Erholungsstrom in einem äußeren Umfang im Zellenbereich konzentriert wird, so dass in der Diode die Widerstandsfähigkeit gegen umgekehrten Erholungsstrom verbessert wird.
  • Obgleich hier die erste Ausführungsform bei einer Diode eingesetzt ist, kann auch die zweite bis fünfte Ausführungsform bei der Diode eingesetzt werden. Wenn die p-Schicht 41 (3 und 4) oder die p-Schicht 43 (6) auf dem Bodenteil der Driftschicht 11 im Schutzringbereich der Diode vorhanden ist, breitet sich ein elektrisches Feld zur unteren Oberflächenseite der Driftschicht 11 aus, so dass verhindert werden kann, dass sich das elektrische Feld im oberen Oberflächenteil konzentriert. Zusätzlich kann, wenn der Schutzfilm 42 (siehe 5) auf der Oberfläche der Mesa-Struktur vorhanden ist, die Isolationsbeständigkeit bei der Diode verbessert werden.

Claims (12)

  1. Halbleitervorrichtung, aufweisend: eine erste Halbleiterschicht (11, 13) eines ersten Leitfähigkeitstyps; eine zweite Halbleiterschicht (12), die unter der ersten Halbleiterschicht (11, 13) angeordnet ist und von einem zweiten Leitfähigkeitstyp ist; eine IGBT-Zelle mit einem Basisbereich (14) und einem Emitterbereich (15), die in der ersten Halbleiterschicht (11, 13) ausgebildet sind, und einer Kollektorschicht, die als die zweite Halbleiterschicht (12) ausgebildet ist; und einen Schutzringbereich, der um einen Zellenbereich vorhanden ist, welcher die IGBT-Zelle aufweist, und der einen Schutzring (31) aufweist, der in der ersten Halbleiterschicht (11, 13) ausgebildet ist, wobei die zweite Halbleiterschicht (12) auf einem unteren Teil des Zellenbereichs ausgebildet ist und auf einem unteren Teil des Schutzringbereichs nicht ausgebildet ist und wobei die erste Halbleiterschicht (11, 13) Folgendes aufweist: eine Driftschicht (11) und eine Pufferschicht (13), die eine Dotierungskonzentration aufweist, welche höher ist als diejenige der Driftschicht (11), und die zwischen die Driftschicht (11) und die zweite Halbleiterschicht (12) gesetzt ist, wobei eine Dotierungsschicht (41) des zweiten Leitfähigkeitstyps auf einem Bodenteil der Driftschicht (11) im Schutzringbereich ausgebildet ist.
  2. Halbleitervorrichtung nach Anspruch 1, wobei eine Dicke der Dotierungsschicht (41) zum äußeren Umfang eines Chips hin zunimmt.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei die Dotierungsschicht (41) in mehrere Teile aufgeteilt ist.
  4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, wobei eine untere Oberfläche des Schutzringbereichs mit einem Schutzfilm (42) bedeckt ist.
  5. Halbleitervorrichtung, aufweisend: eine erste Halbleiterschicht (11, 13) eines ersten Leitfähigkeitstyps; eine zweite Halbleiterschicht (12), die unter der ersten Halbleiterschicht (11, 13) angeordnet ist und von einem zweiten Leitfähigkeitstyp ist; eine IGBT-Zelle mit einem Basisbereich (14) und einem Emitterbereich (15), die in der ersten Halbleiterschicht (11, 13) ausgebildet sind, und einer Kollektorschicht, die als die zweite Halbleiterschicht (12) ausgebildet ist; und einen Schutzringbereich, welcher um einen Zellenbereich herum vorhanden ist, der die IGBT-Zelle aufweist, und welcher einen Schutzring (31) hat, der in der ersten Halbleiterschicht (11, 13) ausgebildet ist, wobei die erste Halbleiterschicht (11, 13) Folgendes aufweist: eine Driftschicht (11); und eine Pufferschicht (13), die eine Dotierungskonzentration aufweist, welche höher ist als diejenige der Driftschicht (11), und die zwischen die Driftschicht (11) und die zweite Halbleiterschicht (12) gesetzt ist, wobei eine Dotierungsschicht (43) des zweiten Leitfähigkeitstyps auf einem Bodenteil der Driftschicht (11) in dem Schutzringbereich ausgebildet ist und eine Dicke der Dotierungsschicht (43) zu einem äußeren Umfang eines Chips hin zunimmt.
  6. Halbleitervorrichtung nach Anspruch 5, wobei die Dotierungsschicht (43) in mehrere Teile aufgeteilt ist.
  7. Halbleitervorrichtung, aufweisend: eine erste Halbleiterschicht (11) eines ersten Leitfähigkeitstyps; eine zweite Halbleiterschicht (50), die unter der ersten Halbleiterschicht (11) angeordnet ist und von dem ersten Leitfähigkeitstyp ist, wobei sie eine Dotierungskonzentration aufweist, die höher ist als diejenige der ersten Halbleiterschicht (11); eine Diodenzelle, welche eine Anodenschicht, die in der ersten Halbleiterschicht (11) ausgebildet ist und von einem zweiten Leitfähigkeitstyp ist, und eine Kathodenschicht, die als die zweite Halbleiterschicht (50) ausgebildet ist, aufweist; eine Kathodenelektrode (53), die auf einer unteren Oberfläche der zweiten Halbleiterschicht (50) angeordnet ist; und einen Schutzringbereich, der um einen Zellenbereich herum vorhanden ist, welcher die Diodenzelle aufweist, und der einen Schutzring (31) hat, welcher in der ersten Halbleiterschicht (11) ausgebildet ist, dadurch gekennzeichnet, dass die Kathodenelektrode (53) auf einem unteren Teil des Zellenbereichs ausgebildet ist und auf einem unteren Teil des Schutzringbereichs nicht ausgebildet ist und wobei eine Dotierungsschicht (41) des zweiten Leitfähigkeitstyps auf einem Bodenteil der ersten Halbleiterschicht (11) in dem Schutzringbereich ausgebildet ist.
  8. Halbleitervorrichtung nach Anspruch 7, wobei eine Dicke der Dotierungsschicht (41) zu einem äußeren Umfang eines Chips hin zunimmt.
  9. Halbleitervorrichtung nach Anspruch 7 oder 8, wobei die Dotierungsschicht (41) in mehrere Teile aufgeteilt ist.
  10. Halbleitervorrichtung nach einem der Ansprüche 7 bis 9, wobei eine untere Oberfläche des Schutzringbereichs mit einem Schutzfilm (42) bedeckt ist.
  11. Halbleitervorrichtung, aufweisend: eine erste Halbleiterschicht (11) eines ersten Leitfähigkeitstyps; eine zweite Halbleiterschicht (50), die unter der ersten Halbleiterschicht (11) angeordnet ist und von dem ersten Leitfähigkeitstyp ist, wobei sie eine Dotierungskonzentration aufweist, die höher ist als diejenige der ersten Halbleiterschicht (11); eine Diodenzelle, die eine Anodenschicht, welche in der ersten Halbleiterschicht (11) ausgebildet ist und vom zweiten Leitfähigkeitstyp ist, und eine Kathodenschicht, welche als die zweite Halbleiterschicht (50) vorhanden ist, aufweist; eine Kathodenelektrode (53), die auf einer unteren Oberfläche der zweiten Halbleiterschicht (50) angeordnet ist; und einen Schutzringbereich, der um einen Zellenbereich herum vorhanden ist, welcher die Diodenzelle aufweist, und der einen Schutzring (31) aufweist, welcher in der ersten Halbleiterschicht (11) ausgebildet ist, wobei eine Dotierungsschicht (43) des zweiten Leitfähigkeitstyps auf einem Bodenteil der ersten Halbleiterschicht (11) in dem Schutzringbereich ausgebildet ist und eine Dicke der Dotierungsschicht (43) zu einem äußeren Umfang eines Chips hin zunimmt.
  12. Halbleitervorrichtung nach Anspruch 11, wobei die Dotierungsschicht (43) in mehrere Teile aufgeteilt ist.
DE102011083230.0A 2010-09-22 2011-09-22 Halbleitervorrichtungen Active DE102011083230B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010211874A JP5606240B2 (ja) 2010-09-22 2010-09-22 半導体装置
JP2010-211874 2010-09-22

Publications (2)

Publication Number Publication Date
DE102011083230A1 DE102011083230A1 (de) 2012-03-22
DE102011083230B4 true DE102011083230B4 (de) 2020-06-18

Family

ID=45769119

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102011083230.0A Active DE102011083230B4 (de) 2010-09-22 2011-09-22 Halbleitervorrichtungen

Country Status (4)

Country Link
US (2) US8643146B2 (de)
JP (1) JP5606240B2 (de)
CN (1) CN102412261B (de)
DE (1) DE102011083230B4 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9351297B2 (en) 2012-08-27 2016-05-24 Huawei Technologies Co., Ltd. System and method for a collaborative service set
US8907374B2 (en) 2013-01-30 2014-12-09 Hauwei Technologies Co., Ltd. Insulated gate bipolar transistor
CN103094332B (zh) * 2013-01-30 2016-03-30 华为技术有限公司 一种绝缘栅双极晶体管
WO2016051973A1 (ja) * 2014-10-03 2016-04-07 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2016147529A1 (ja) * 2015-03-16 2016-09-22 富士電機株式会社 半導体装置の製造方法
US9576791B2 (en) * 2015-06-01 2017-02-21 GM Global Technology Operations LLC Semiconductor devices including semiconductor structures and methods of fabricating the same
US10062630B2 (en) 2015-12-31 2018-08-28 Infineon Technologies Austria Ag Water and ion barrier for the periphery of III-V semiconductor dies
JP6834156B2 (ja) 2016-03-16 2021-02-24 富士電機株式会社 半導体装置および製造方法
JP6637012B2 (ja) * 2016-11-10 2020-01-29 ローム株式会社 半導体装置
US10665673B2 (en) * 2018-06-28 2020-05-26 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit structure with non-gated well tap cell
JP6831024B2 (ja) * 2020-02-03 2021-02-17 ローム株式会社 半導体装置の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0247455A1 (de) 1986-05-30 1987-12-02 BBC Brown Boveri AG Halbleiterbauelement sowie Verfahren zu dessen Herstellung
JPH04162777A (ja) 1990-10-26 1992-06-08 Fuji Electric Co Ltd 双方向電圧阻止型半導体装置
DE19523172A1 (de) 1994-07-08 1996-02-01 Int Rectifier Corp Bidirektionaler Thyristor
US6054748A (en) 1997-03-18 2000-04-25 Kabushiki Kaisha Toshiba High voltage semiconductor power device
DE10203479A1 (de) 2001-01-25 2002-09-19 Nec Corp Halbleitereinrichtung

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4357753B2 (ja) * 2001-01-26 2009-11-04 株式会社東芝 高耐圧半導体装置
JP2002343967A (ja) * 2001-05-14 2002-11-29 Toyota Central Res & Dev Lab Inc 半導体装置
JP4231387B2 (ja) * 2003-11-05 2009-02-25 本田技研工業株式会社 半導体装置とその製造方法
JP5011748B2 (ja) * 2006-02-24 2012-08-29 株式会社デンソー 半導体装置
JP5044950B2 (ja) * 2006-03-14 2012-10-10 株式会社デンソー 半導体装置
JP5286706B2 (ja) * 2007-07-10 2013-09-11 三菱電機株式会社 電力用半導体装置とその製造方法
JP5186868B2 (ja) * 2007-10-03 2013-04-24 株式会社デンソー 半導体装置及びその製造方法
JP4265684B1 (ja) * 2007-11-07 2009-05-20 トヨタ自動車株式会社 半導体装置
JP4743447B2 (ja) * 2008-05-23 2011-08-10 三菱電機株式会社 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0247455A1 (de) 1986-05-30 1987-12-02 BBC Brown Boveri AG Halbleiterbauelement sowie Verfahren zu dessen Herstellung
JPH04162777A (ja) 1990-10-26 1992-06-08 Fuji Electric Co Ltd 双方向電圧阻止型半導体装置
DE19523172A1 (de) 1994-07-08 1996-02-01 Int Rectifier Corp Bidirektionaler Thyristor
US6054748A (en) 1997-03-18 2000-04-25 Kabushiki Kaisha Toshiba High voltage semiconductor power device
DE10203479A1 (de) 2001-01-25 2002-09-19 Nec Corp Halbleitereinrichtung

Also Published As

Publication number Publication date
CN102412261A (zh) 2012-04-11
US20140077259A1 (en) 2014-03-20
US8643146B2 (en) 2014-02-04
JP2012069634A (ja) 2012-04-05
CN102412261B (zh) 2015-05-13
DE102011083230A1 (de) 2012-03-22
US20120068310A1 (en) 2012-03-22
JP5606240B2 (ja) 2014-10-15

Similar Documents

Publication Publication Date Title
DE102011083230B4 (de) Halbleitervorrichtungen
DE102006025958B3 (de) Sanft schaltendes Halbleiterbauelement mit hoher Robustheit und geringen Schaltverlusten
DE102011077841B4 (de) Leistungshalbleitervorrichtungen
DE102007019561B4 (de) Halbleitervorrichtung und Herstellungsverfahren derselben
DE102008008152B4 (de) Leistungshalbleitervorrichtung
DE102007040587B4 (de) Halbleitervorrichtung und Herstellungsverfahren derselben
DE102007015304B4 (de) Rückwärtsleitender (RC-) IGBT mit senkrecht angeordneter Ladungsträgerlebensdaueranpassung und Verfahren zur Herstellung eines rückwärtsleitenden IGBT
DE102018215731B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102007030804B4 (de) Halbleitervorrichtung
DE102005049506B4 (de) Vertikales Halbleiterbauelement
DE102012201950B4 (de) Halbleitervorrichtung
DE102014223793A1 (de) Halbleitervorrichtung
EP1062700A1 (de) Leistungshalbleiterbauelement mit mesa-randabschluss
DE112012006215B4 (de) Diode
DE112012004043T5 (de) Halbleitereinrichtung
DE102009021021A1 (de) Bauelement mit verringerter freier Ladungsträger-Lebensdauer
DE102005056426B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE112014006289T5 (de) Leistungshalbleitervorrichtung
DE102014117767A1 (de) Halbleitervorrichtung mit rekombinationsbereich
DE112013004146T5 (de) Halbleitervorrichtung
EP1131852B1 (de) Halbleiterbauelement mit dielektrischen oder halbisolierenden abschirmstrukturen
DE112021002169T5 (de) Halbleitervorrichtung
DE102021120992A1 (de) Halbleitervorrichtung
WO1998038681A1 (de) Durch feldeffekt steuerbares halbleiterbauelement
DE10240107A1 (de) Randabschluss für Leistungshalbleiterbauelement, Verfahren zu dessen Herstellung und mit dem Verfahren hergestellte Diode

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R084 Declaration of willingness to licence
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final