JP4743447B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4743447B2
JP4743447B2 JP2008135851A JP2008135851A JP4743447B2 JP 4743447 B2 JP4743447 B2 JP 4743447B2 JP 2008135851 A JP2008135851 A JP 2008135851A JP 2008135851 A JP2008135851 A JP 2008135851A JP 4743447 B2 JP4743447 B2 JP 4743447B2
Authority
JP
Japan
Prior art keywords
cathode
region
type
semiconductor substrate
anode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008135851A
Other languages
English (en)
Other versions
JP2009283781A (ja
JP2009283781A5 (ja
Inventor
康博 吉浦
雅規 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2008135851A priority Critical patent/JP4743447B2/ja
Priority to TW097130032A priority patent/TWI372466B/zh
Priority to US12/188,497 priority patent/US20090289276A1/en
Priority to DE102008051166A priority patent/DE102008051166B4/de
Priority to KR1020080118725A priority patent/KR101030696B1/ko
Priority to CN2008101823759A priority patent/CN101587912B/zh
Publication of JP2009283781A publication Critical patent/JP2009283781A/ja
Publication of JP2009283781A5 publication Critical patent/JP2009283781A5/ja
Application granted granted Critical
Publication of JP4743447B2 publication Critical patent/JP4743447B2/ja
Priority to US14/705,647 priority patent/US9704946B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1012—Base regions of thyristors
    • H01L29/1016—Anode base regions of thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H01L29/7805—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode in antiparallel, e.g. freewheel diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region

Description

本発明は半導体装置に関し、特に、ダイオードを備えた電力用の高耐圧の半導体装置に関するものである。
近年、産業用電力装置などの分野でインバータ装置が使用されている。インバータ装置には、通常、商用電源（交流電源）が使用される。そのため、インバータ装置は、交流電源を一度直流に変換（順変換）するコンバータ部分と、平滑回路部分と、直流電圧を交流に変換（逆変換）するインバータ部分とから構成される。インバータ部分におけるメインのパワー素子としては、比較的高速でスイッチング動作が可能なゲート絶縁型トランジスタ（Insulated Gate Bipolar Transistor、以下「ＩＧＢＴ」と記す。）が主に適用されている。
インバータ装置の負荷は電動誘導機（誘導性負荷のモータ）の場合が多い。その誘導性負荷は上アーム素子と下アーム素子の中間電位点に接続されて、誘導性負荷に流す電流の方向は正と負の両方向とされる。そのため、誘導性負荷に流れる電流を負荷接続端から高電位の電源側へ戻したり、負荷接続端から接地側に流したりするために、その電流を誘導性負荷とアーム素子の閉回路間とで還流させるためのフリーホイールダイオードが必要とされる。
インバータ装置では、通常、ＩＧＢＴをスイッチとして動作させて、オフ状態とオン状態を繰り返すことで電力エネルギーが制御される。誘導性負荷によるインバータ回路のスイッチングでは、ターンオン過程を経てオン状態とされ、一方、ターンオフ過程を経てオフ状態とされる。ターンオン過程とはＩＧＢＴがオフ状態からオン状態へ遷移することをいい、ターンオフ過程とはＩＧＢＴがオン状態からオフ状態へ遷移することをいう。ＩＧＢＴがオンの状態ではダイオードには電流は流れず、ダイオードはオフ状態にある。一方、ＩＧＢＴがオフの状態ではダイオードに電流が流れ、ダイオードはオン状態にある。
次に、従来のダイオードの構造とその動作について説明する。従来のダイオードでは、ｎ型低濃度の半導体基板の一方の主表面側に、アノードとなるｐ型拡散領域が形成されている。そのｐ型拡散領域の上には、ｐ型拡散領域に接触するようにアノード電極が形成されている。半導体基板の他方の主表面側には、最表面にｎ型超高濃度不純物層が形成されている。そのｎ型超高濃度不純物層の下に、ｎ型高濃度不純物層が形成されている。ｎ型超高濃度不純物層の上には、ｎ型超高濃度不純物層に接触するようにカソード電極が形成されている。
カソード電極とアノード電極との間に電圧が印加された状態でダイオードの耐圧を確保するために、ダイオードとしては、ガードリング（ｐ型層）を備えたダイオードが一般的に広く用いられている。ガードリングは、アノード（ｐ型拡散領域）の端から距離を隔ててアノードを取り囲むように形成されることで、ｐ型拡散領域の外周端部の電界が緩和されることになる。
アノードとカソード間に順方向に高電圧が印加されたオン状態では、半導体基板の第１導電型の領域（ドリフト層）に、多数のキャリアが蓄積される。一方、アノードとカソード間に逆方向に高電圧が印加されたオフ時（リバースリカバリー時）では、ドリフト層に蓄積されたキャリアが排出されることによって逆回復電流（リカバリー電流）が流れる。このとき、ダイオードには大電流で高電圧が印加されるため、大きな電力消費を伴って発熱することになる。このことは、高速スイッチングを妨げる原因の一つとなる。
なお、ガードリングを備えたダイオードを開示した文献として、たとえば、特許文献１，２がある。
特開２００３−１５２１９７号公報 特開平９−２４６５７０号公報
しかしながら、従来の半導体装置では次のような問題があった。ダイオードがオン状態では、キャリアは、アノード直下のドリフト層の領域だけではなく、ガードリング直下のドリフト層の領域にも拡散して蓄積されることになる。
一方、オフ時には、ドリフト層に蓄積されたキャリアはアノードまたはカソードから排出されるなどして最終的に消滅する。このとき、アノードのｐ型拡散領域には、アノード直下のドリフト層の領域に蓄積されたキャリア（ホール）と、ガードリング直下のドリフト層の領域に蓄積されたキャリア（ホール）との双方のキャリアが流れ込む。そのため、特に、ガードリング直近のアノードの外周端部では電流が集中することになる。また、そのアノードの外周端部では、逆バイアス時の電界も強く、電流と電界がアノードの外周端部に作用することになり、限界試験の際に最も破壊されやすい箇所となる。
本発明は上記問題点を解決するためになされたものであり、その目的は、アノードの外周端部に電流が集中するのが抑制される半導体装置を提供することである。
本発明に係る半導体装置は、ダイオードを備えた半導体装置であって、第１導電型の半導体基板と第２導電型のアノードとガードリングと第１導電型のカソードと第２導電型のカソード側不純物領域とを備えている。第１導電型の半導体基板は、互いに対向する第１主表面および第２主表面を有している。第２導電型のアノードは、半導体基板の第１主表面側に形成されている。ガードリングは、アノードと距離を隔てられ、アノードを取り囲むように形成されている。第１導電型のカソードは半導体基板の第２主表面側に形成されている。第２導電型のカソード側不純物領域は、カソードにおけるガードリングと対向する領域に形成されている。
本発明に係る半導体装置によれば、第２導電型のカソード側不純物領域は、カソードにおけるガードリングと対向する領域に形成されていることで、カソードのｎ型領域の体積が減少し、オン状態において、ガードリング直下の半導体基板の第１導電型の領域に蓄積されるキャリアを減少させることができる。これにより、オン状態からオフ状態に変わる際に、ガードリング直下の第１導電型の領域からガードリング直近のアノードの外周端部に流れ込むキャリアが減少する。その結果、アノードの外周端部において電流が集中するのを抑制して、破壊耐量を向上させることができる。
実施の形態１
本発明の実施の形態１に係る、ダイオードを備えた半導体装置について説明する。図１に示すように、ｎ型の半導体基板１の一方の主表面の側には、ダイオードのアノード２が形成され、他方の主表面の側にはカソードが形成されている。
アノード２として、ｐ型拡散領域３が形成されている。ｐ型拡散領域３は、半導体基板１の主表面から所定の深さにわたって形成されている。そのｐ型拡散領域３の不純物濃度は、約１×１０16〜18ｉｏｎｓ／ｃｍ3とされる。ｐ型拡散領域３の上にはアノード電極４が形成されている。そのアノード２と距離を隔ててアノード２を取り囲むように、ｐ型拡散領域５からなるガードリング６が形成されている。ｐ型拡散領域５は、半導体基板１の主表面から所定の深さにわたって形成されている。ガードリング６の上には、ガードリング６を覆うように絶縁膜７が形成されている。
一方、カソードとして、ｎ型超高濃度不純物層１２とｎ型高濃度不純物層１１が形成されている。ｎ型超高濃度不純物層１２の不純物濃度は、約１×１０19〜21ｉｏｎｓ／ｃｍ3とされ、ｎ型高濃度不純物層１１の不純物濃度は、約１×１０14〜19ｉｏｎｓ／ｃｍ3とされる。ｎ型超高濃度不純物層１２は、半導体基板１の他方の主表面から所定の深さにわたり形成され、ｎ型高濃度不純物層１１は、そのｎ型超高濃度不純物層１２に引き続いて、さらに深い領域にわたり形成されている。そのカソードでは、ガードリング６と対向するガードリング対向領域１５に、カソード側ｐ型拡散領域１４が形成されている。そのカソード側ｐ型拡散領域１４とｎ型超高濃度不純物層１２とに接触するように、カソード電極１３が形成されている。
次に、上述した半導体装置の動作について説明する。インバータ回路におけるダイオードでは、ＩＧＢＴのスイッチング動作に応じてオン状態とオフ状態とが交互に繰り返される。ＩＧＢＴがオンの状態ではダイオードはオフ状態にあり、ＩＧＢＴがオフの状態ではダイオードはオン状態にある。
ダイオードのアノード電極４とカソード電極１３との間に順方向に高電圧が印加されたオン状態では、図２に示すように、半導体基板１の第１導電型の領域（以下、「ドリフト層１０」と記す。）に、多数のキャリアが蓄積される。すなわち、ｐ型拡散領域３から半導体基板１のドリフト層１０に向かってホールが注入されるとともに、ｎ型超高濃度不純物層１２とｎ型高濃度不純物層１１から半導体基板１のドリフト層１０に向かって電子が注入される。
次に、オン状態からダイオードのアノード電極４とカソード電極１３との間に逆方向に高電圧が印加されると、ダイオードはオフ状態に変わる。図３に示すように、オン状態からオフ状態に変わるオフ時では、オン状態においてドリフト層１０に蓄積されたキャリアのうち、電子はカソード電極１３から排出され、ホールはアノード電極４から排出される。また、一部の電子とホールは再結合して消滅し、注入されたキャリアが最終的に消滅する。
上述した半導体装置では、カソード（ｎ型超高濃度不純物層１２とｎ型高濃度不純物層１１）におけるガードリングと対向するガードリング対向領域１５に、カソード側ｐ型拡散領域１４が形成されていることで、ｎ型領域の体積（電子濃度）が減少する結果、オフ時のアノードの外周端部における電界集中を緩和させることができる。このことについて、カソード側にｐ型拡散領域を備えない半導体装置を比較例として挙げて説明する。
比較例に係る半導体装置では、カソード側にｐ型拡散領域が形成されていない点を除けば、上述した半導体装置と同じ構成を有している。すなわち、図４に示すように、半導体基板１０１の一方の主表面には、アノード１０２となるｐ型拡散領域１０３、アノード電極１０４およびガードリング１０６となるｐ型拡散領域１０５が形成され、他方の主表面には、カソードとなるｎ型超高濃度不純物層１１２、ｎ型高濃度不純物層１１１およびカソード電極１１３が形成されている。
図４に示すように、まず、ダイオードのアノード電極１０４とカソード電極１１３との間に順方向に高電圧が印加されたオン状態では、ｐ型拡散領域１０２から半導体基板１０１のｎ型の領域（ドリフト層１１０）に向かってホールが注入されるとともに、ｎ型超高濃度不純物層１１２とｎ型高濃度不純物層１１１から半導体基板１０１のｎ型のドリフト層１１０に向かって電子が注入される。
比較例に係る半導体装置では、カソード側は、ｎ型超高濃度不純物層１１２とｎ型高濃度不純物層１１１のｎ型の領域だけによって占められている。このため、そのようなｎ型領域中にｐ型領域が形成されている場合と比べて、ｎ型領域の体積が大きく、特に、ガードリング１０６直下のドリフト層の領域１１０ａには、より多くのキャリア（電子）が注入されて蓄積されることになる。
次に、図５に示すように、オン状態からダイオードのアノード電極１０４とカソード電極１１３との間に逆方向に高電圧が印加されて、ダイオードはオン状態からオフ状態に変わる。このオフ時では、オン状態においてドリフト層１１０に蓄積されたキャリアのうち、電子はカソード電極１１３から排出され、ホールはアノード電極１０４から排出されるなどして、注入されたキャリアが最終的に消滅する。
このとき、アノード１０２のｐ型拡散領域１０３には、アノード１０２直下のドリフト層１１０の領域に蓄積されたキャリア（ホール）と、ガードリング１０６直下のドリフト層の領域１１０ａに蓄積されたキャリア（ホール）との双方のキャリアが流れ込む。そのため、特に、ガードリング１０６直近のｐ型拡散領域１０３の外周端部（点線枠Ｅ）では電流が集中することになる。
これに対して、本実施の形態に係る半導体装置では、ｎ型超高濃度不純物層１２とｎ型高濃度不純物層１１（カソード）において、ガードリング６と対向するガードリング対向領域１５にカソード側ｐ型拡散領域１４が形成されているため、ガードリング対向領域１５におけるｎ型領域の体積（電子濃度）が減少する。これにより、オン状態において、カソードからガードリング６直下のドリフト層の領域１０ａに注入されるキャリア（電子）の濃度が減少して、領域１０ａに蓄積されるキャリアが減少することになる。
ガードリング６直下のドリフト層の領域１０ａに蓄積されるキャリアが減少することで、オフ時に、ガードリング６直近のｐ型拡散領域３の外周端部に流れ込むキャリアの量を減少させることができる。その結果、ｐ型拡散領域３の外周端部において電流（逆回復電流）が集中するのを抑制して、破壊耐量を向上させることができる。
実施の形態２
ここでは、カソード側ｐ型拡散領域の体積を調整可能とした半導体装置について説明する。図６に示すように、カソードにおけるガードリング対向領域１５には、カソード側ｐ型拡散領域１４が幅Ｓｐと深さＸｊをもって複数形成されている。なお、これ以外の構成については、図１に示す半導体装置と同様なので、同一部材には同一符号を付しその説明を省略する。
次に、上述した半導体装置の動作について説明する。まず、図７に示すように、ダイオードがオン状態では、ｐ型拡散領域３から半導体基板１のドリフト層１０に向かってホールが注入されるとともに、ｎ型超高濃度不純物層１２とｎ型高濃度不純物層１１から半導体基板１のドリフト層１０に向かって電子が注入される。次に、図８に示すように、オフ時では、オン状態においてドリフト層１０に蓄積されたキャリアのうち、電子はカソード電極１３から排出され、ホールはアノード電極４から排出される。また、一部の電子とホールは再結合して消滅し、注入されたキャリアが最終的に消滅する。
上述した半導体装置では、ガードリング対向領域１５にカソード側ｐ型拡散領域１４が形成されていることで、ｎ型領域の体積（電子濃度）が減少し、オン状態において、ガードリング６直下のドリフト層の領域１０ａに蓄積されるキャリアを減少させることができる。これにより、オン状態からオフ状態に変わるオフ時に、ガードリング６直下のドリフト層の領域１０ａからガードリング６直近のｐ型拡散領域３の外周端部に流れ込むキャリアが減少する。その結果、ｐ型拡散領域３の外周端部において電流（逆回復電流）が集中するのを抑制して、破壊耐量を向上させることができる。
特に、上述した半導体装置では、ガードリング対向領域１５に形成されるカソード側ｐ型拡散領域１４について、リカバリー耐量と順方向の電圧降下のトレードオフにもとづいて所望の深さＸｊと幅Ｓｐを設定することができる。
このことについて、リカバリー損失と順方向降下電圧との関係を示すグラフに基づいて説明する。図９および図１０はその関係を示すグラフであり、図９では、カソード側ｐ型拡散領域の深さを一定にして、幅Ｓｐを３つに振り分けた場合（Ｓｐａ＞Ｓｐｂ＞Ｓｐｃ）のグラフＡ，Ｂ，Ｃが示され、図１０では、カソード側ｐ型拡散領域の幅を一定にして、深さを３通りに振り分けた場合（Ｘｊｄ＞Ｘｊｅ＞Ｘｊｆ）のグラフＤ，Ｅ，Ｆが示される。
まず、図９に示す場合では、カソード側ｐ型拡散領域の深さを一定にして幅Ｓｐ（面積）が増加すると、カソード側ｐ型拡散領域１４の体積が増加する。そうすると、カソードのｎ型領域の体積が減少して、オン状態においてガードリング６直下のドリフト層の領域１０ａに蓄積されるキャリアが減少し、オン状態からオフ状態に変わる際に、蓄積されたキャリアが消滅するまでの時間が速くなり、ダイオードがより速くオフ状態になる。
一方、カソード側ｐ型拡散領域１４の幅Ｓｐが増加すると、オン状態においてドリフト層１０に蓄積されるキャリアが減少してターンオン抵抗が上昇することになる。そのため、ダイオードに電流が流れる際にダイオードに入る際の電圧と出る際の電圧との差（順方向降下電圧）が大きくなって、リカバリー損失が大きくなる。図９では、このことが、幅Ｓｐが増加するにしたがって、グラフの向かって右側が上がり左側が下がる態様でグラフが傾く傾向として示されている。
ここで、リカバリー損失とは、ダイオードに逆バイアス電圧が印加される際に、逆回復電流が流れることによって生じる損失のことであり、図１１に示すように、逆回復電流が流れ始めてから（Ｉｆ＝０）、最大値（絶対値）Ｉｒｒを経てＩｒｒの１０分の１になるまでの間の電流積分値と電圧積分値との積として表され、斜線部分の面積に相当する。
次に、図１０に示す場合では、カソード側ｐ型拡散領域１４の幅を一定にして深さＸｊが深くなると、カソード側ｐ型拡散領域１４の体積が増加する。そうすると、カソードのｎ型領域の体積が減少して、オン状態においてガードリング６直下のドリフト層の領域１０ａに蓄積されるキャリアが減少し、オン状態からオフ状態に変わる際に、蓄積されたキャリアが消滅するまでの時間が速くなり、ダイオードがより速くオフ状態になる。
一方、カソード側ｐ型拡散領域１４の深さＸｊが深くなると、オン状態においてドリフト層１０に蓄積されるキャリアが減少してターンオン抵抗が上昇することになる。そのため、順方向降下電圧が大きくなって、リカバリー損失が大きくなる。図１０では、このことが、深さＸｊが深くなるにしたがって、グラフの向かって右側が上がり左側が下がる態様でグラフが傾く傾向として示されている。
すなわち、ダイオードのカソード側ｐ型拡散領域１４の体積を増加させることで、ダイオードのスイッチングをより高速にすることができる一方で、リカバリー損失が増えることになる。このことから、ダイオードが適用されるデバイスとの関係で、カソード側ｐ型拡散領域１４の深さＸｊと幅Ｓｐを所望の値に設定することで、より安定したスイッチング動作を可能にすることができる。
実施の形態３
ここでは、カソード側ｐ型拡散領域をアノードと対向する領域の一部に延在させた半導体装置について説明する。図１２に示すように、カソード側ｐ型拡散領域には、アノードと対向する領域の一部にまで延在させた張り出し領域１４ａが形成されている。なお、これ以外の構成については、図１に示す半導体装置と同様なので、同一部材には同一符号を付しその説明を省略する。
次に、上述した半導体装置の動作について説明する。まず、図１３に示すように、ダイオードがオン状態では、ｐ型拡散領域３から半導体基板１のドリフト層１０に向かってホールが注入されるとともに、ｎ型超高濃度不純物層１２とｎ型高濃度不純物層１１から半導体基板１のドリフト層１０に向かって電子が注入される。次に、図１４に示すように、オフ時では、ドリフト層１０に蓄積されたキャリアは、カソード電極１３またはアノード電極４から排出されるなどして最終的に消滅する。
上述した半導体装置では、ガードリング対向領域１５にカソード側ｐ型拡散領域１４が形成されていることで、ｎ型領域の体積（電子濃度）が減少し、オン状態において、ガードリング６の直下のドリフト層の領域１０ａに蓄積されるキャリアを減少させることができる。これにより、オン状態からオフ状態に変わるオフ時に、ガードリング６の直下のドリフト層の領域１０ａからガードリング６直近のｐ型拡散領域３の外周端部に流れ込むキャリアが減少する。その結果、ｐ型拡散領域３の外周端部において電流（逆回復電流）が集中するのを抑制して、破壊耐量を向上させることができる。
特に、上述した半導体装置では、カソード側ｐ型拡散領域１４に、アノードと対向する領域の一部にまで延在させた張り出し領域１４ａが形成されている。ここで、その張り出し領域１４ａの張り出し量（面積あるいは体積）について、リカバリー損失と順方向降下電圧との関係を示すグラフに基づいて説明する。
図１５はその関係を示すグラフであり、特に、アノード面積Ｓａとｎ型超高濃度不純物層の面積Ｓｋとの面積比（Ｓｋ／Ｓａ）を３つの条件に振り分けた場合（Ｓｋ／Ｓａ≧１、Ｓｋ／Ｓａ＝０．５、Ｓｋ／Ｓａ＝０．４）のグラフＡ，Ｂ，Ｃと、トレードオフ許容値のグラフＴとがそれぞれ示されている。なお、いずれの場合も、アノード（ｐ型拡散領域）の深さと、ｎ型超高濃度不純物層の深さは同じである。
カソード側ｐ型拡散領域１４を、アノード２と対向する領域に徐々に延在させると、ｎ型超高濃度不純物層の面積Ｓｋが減少して面積比は小さくなる。そうすると、カソードのｎ型領域の体積が減少して、オン状態においてガードリング６直下のドリフト層の領域１０ａに蓄積されるキャリアが減少し、オン状態からオフ状態に変わるオフ時に、蓄積されたキャリアが消滅するまでの時間が速くなり、ダイオードがより速くオフ状態になる。
ところが、前述したように、カソード側ｐ型拡散領域１４の体積が増加すると、オン状態においてドリフト層１０に蓄積されるキャリアが減少してターンオン抵抗が上昇するため、順方向降下電圧が大きくなって、リカバリー損失が大きくなる。図１５では、このことが、面積比（Ｓｋ／Ｓａ）が小さくなるにしたがって、グラフの向かって右側が上がり左側が下がる態様でグラフが傾く傾向として示されている。
図１５に示される３つのグラフＡ，Ｂ，Ｃのうち、面積比（Ｓｋ／Ｓａ）が０．４のグラフＣでは、グラフＣの右端の部分のリカバリー損失が、トレードオフ許容値を示すグラフＴよりも高くなっている。このことから、ダイオードのスイッチングをより高速にしてリカバリー損失を抑えるには、面積比（Ｓｋ／Ｓａ）は０．５以下にならないようにする必要がある。すなわち、カソード側ｐ型拡散領域１４の張り出し領域１４ａの張り出し寸法としては、アノード２（ｐ型拡散領域３）の面積Ｓａの５０％を超えないように設定する必要がある。
本半導体装置では、カソード側ｐ型拡散領域１４に張り出し領域１４ａを設けることで、この張り出し領域１４ａからもホールが注入されることで、リカバリーの最終動作時の電流の時間変化を緩やかにすることができる。その結果、ダイオードの発振が抑制されて、許容以上の電圧が作用することによるダイオードの破壊や、周辺機器に悪影響を及ぼすノイズの発生を抑制することができる。
実施の形態４
ここでは、キャリアのライフタイムを局所的に短くする半導体装置の一例について説明する。図１６に示すように、カソードにおけるガードリング対向領域１５には、選択的に重金属（Ａｕ，Ｐｔ等）が拡散されたカソード側ｐ型拡散領域１４ｂが形成されている。なお、これ以外の構成については、図１に示す半導体装置と同様なので、同一部材には同一符号を付しその説明を省略する。
次に、上述した半導体装置の動作について説明する。まず、図１７に示すように、ダイオードがオン状態では、ｐ型拡散領域３から半導体基板１のドリフト層１０に向かってホールが注入されるとともに、ｎ型超高濃度不純物層１２とｎ型高濃度不純物層１１から半導体基板１のドリフト層１０に向かって電子が注入される。次に、図１８に示すように、オフ時では、ドリフト層１０に蓄積されたキャリアは、カソード電極１３またはアノード電極４から排出されるなどして最終的に消滅する。
上述した半導体装置では、まず、ガードリング対向領域１５にカソード側ｐ型拡散領域１４ｂが形成されていることで、ｎ型領域の体積（電子濃度）が減少し、オン状態において、ガードリング６直下のドリフト層の領域１０ａに蓄積されるキャリアを減少させることができる。そして、図１８に示すように、カソード側ｐ型拡散領域１４ｂに重金属が拡散されていることで、オン状態からオフ状態に変わるオフ時に、拡散された重金属が再結合中心となって、蓄積された電子とホールとが再結合して消滅する割合が高められることになる。
これにより、オフ時において、ガードリング６直下のドリフト層の領域１０ａからガードリング６直近のｐ型拡散領域３の外周端部に流れ込むキャリアがさらに減少する。その結果、ｐ型拡散領域３の外周端部において電流（逆回復電流）が集中するのを確実に抑制して、破壊耐量を向上させることができる。
なお、重金属は、たとえば、酸化膜マスクにより重金属をスパッタ法あるいは蒸着法によってカソード側ｐ型拡散領域に導入した後に、適当な熱処理を施すことによってカソード側拡散領域１４ｂに拡散させることができる。
実施の形態５
ここでは、キャリアのライフタイムを局所的に短くする半導体装置の他の例について説明する。図１９に示すように、カソードにおけるガードリング対向領域１５には、選択的に電子線、プロトンあるいはヘリウムが照射されたカソード側ｐ型拡散領域１４ｃが形成されている。なお、これ以外の構成については、図１に示す半導体装置と同様なので、同一部材には同一符号を付しその説明を省略する。
次に、上述した半導体装置の動作について説明する。まず、図２０に示すように、ダイオードがオン状態では、ｐ型拡散領域３から半導体基板１のドリフト層１０に向かってホールが注入されるとともに、ｎ型超高濃度不純物層１２とｎ型高濃度不純物層１１から半導体基板１のドリフト層１０に向かって電子が注入される。次に、図２１に示すように、オフ時では、ドリフト層１０に蓄積されたキャリアは、カソード電極１３またはアノード電極４から排出されるなどして最終的に消滅する。
上述した半導体装置では、まず、ガードリング対向領域１５にカソード側ｐ型拡散領域１４ｃが形成されていることで、ｎ型領域の体積（電子濃度）が減少し、オン状態において、ガードリング６直下のドリフト層の領域１０ａに蓄積されるキャリアを減少させることができる。そして、図２１に示すように、カソード側ｐ型拡散領域１４ｃには電子線等が照射されて結晶欠陥が生じていることで、オン状態からオフ状態に変わるオフ時に、結晶欠陥が再結合中心となって、蓄積された電子とホールとが再結合して消滅する割合が高められることになる。
これにより、オフ時において、ガードリング６直下のドリフト層の領域１０ａからガードリング６直近のｐ型拡散領域３の外周端部に流れ込むキャリアがさらに減少する。その結果、ｐ型拡散領域３の外周端部において電流（逆回復電流）が集中するのを確実に抑制して、破壊耐量を向上させることができる。
実施の形態６
上述した各半導体装置では、カソード側ｐ型拡散領域がカソード電極に電気的に接続されている場合を例に挙げて説明した。ここでは、カソード側ｐ型拡散領域がカソード電極に対して電気的にフローティングにされている場合について説明する。図２２に示すように、カソードにおけるガードリング対向領域１５に形成されるカソード側ｐ型拡散領域１４ｄとカソード電極１３との間にはｎ型超高濃度不純物層１２が介在し、カソード側ｐ型拡散領域１４ｄはカソード電極１３に対して電気的にフローティングとされる。なお、これ以外の構成については、図１に示す半導体装置と同様なので、同一部材には同一符号を付しその説明を省略する。
次に、上述した半導体装置の動作について説明する。カソード側ｐ型拡散領域１４ｄがカソード電極１３に対して電気的にフローティングにされている場合でも、その動作は、カソード側ｐ型拡散領域がカソード電極に電気的に接続されている場合とほとんど変わらない。
まず、図２３に示すように、ダイオードがオン状態では、ｐ型拡散領域３から半導体基板１のドリフト層１０に向かってホールが注入されるとともに、ｎ型超高濃度不純物層１２とｎ型高濃度不純物層１１から半導体基板１のドリフト層１０に向かって電子が注入される。次に、図２４に示すように、オフ時では、ドリフト層１０に蓄積されたキャリアは、カソード電極１３またはアノード電極４から排出されるなどして最終的に消滅する。
上述した半導体装置では、まず、ガードリング対向領域にカソード側ｐ型拡散領域１４ｄが形成されていることで、ｎ型領域の体積（電子濃度）が減少し、オン状態において、ガードリング６直下のドリフト層の領域１０ａに蓄積されるキャリアを減少させることができる。これにより、オフ時に、ドリフト層の領域１０ａからガードリング６直近のｐ型拡散領域３の外周端部に流れ込むキャリアが減少する。その結果、ｐ型拡散領域３の外周端部において電流（逆回復電流）が集中するのを抑制して、破壊耐量を向上させることができる。
さらに、上述した半導体装置では、カソード側ｐ型拡散領域１４ｄがカソード電極１３に対して電気的にフローティングにされていることで、カソード側ｐ型拡散領域１４ｄがカソード電極１３に接続されている場合と異なる製造方法を採ることができ、製造方法のバリエーションが増える。すなわち、この構造は以下のように形成することができる。まず、ｎ型高不純物濃度層を形成する。次に、カソード側ｐ型拡散領域を形成するための不純物注入を行う。次に、熱処理を施すことにより不純物を熱拡散させて、カソード側ｐ型拡散領域を形成する。そして、ｎ型超高不純物濃度層を形成する。
また、上述した半導体装置では、半導体基板１の他方の主表面の全面にｎ型超高不純物濃度層１２が形成されることで、他方の主表面とカソード電極１３と接触抵抗も下げることができる。
実施の形態７
ここでは、ダイオードが形成される半導体基板に、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）も併せて形成された半導体装置について説明する。図２５に示すように、半導体基板１の一方の主表面側には、ダイオードのアノードと距離を隔てて、ＭＯＳＦＥＴ２１が形成されている。
ＭＯＳＦＥＴ２１では、半導体基板１の主表面から所定の深さにわたりｐ型拡散領域２２が形成されている。ｐ型拡散領域２２には、ｎ型拡散領域２３が形成されている。そのｐ型拡散領域２２の上には、ゲート電極２４とソース電極２５が形成されている。半導体基板１の他方の主表面には、カソード電極とドレイン電極を兼ねた電極１３，２６が形成されている。なお、これ以外の構成については、前述した半導体装置と同様なので、同一部材には同一符号を付しその説明を省略する。
上述した半導体装置では、ダイオードについては、すでに説明したように、カソードにおけるガードリング対向領域１５にカソード側ｐ型拡散領域１４が形成されていることで、ｎ型領域の体積（電子濃度）が減少し、図２６に示すように、オン状態において、ガードリング６直下のドリフト層の領域１０ａに蓄積されるキャリアを減少させることができる。これにより、図２７に示すように、オン状態からオフ状態に変わるオフ時に、ガードリング６直下のドリフト層の領域１０ａからガードリング６直近のｐ型拡散領域３の外周端部に流れ込むキャリアが減少する。その結果、ｐ型拡散領域３の外周端部において電流（逆回復電流）が集中するのを抑制して、破壊耐量を向上させることができる。
この半導体装置では、この効果に加えて、次のような効果が得られる。すなわち、ダイオードとＭＯＳＦＥＴとを同一の半導体基板に形成することで、生産性を向上させるとともに、アセンブリ工程の簡略化を図ることができる。
なお、上述した各実施の形態の半導体装置のカソード側ｐ型拡散領域１４〜１４ｄは、電界と電流のアンバランスを避けるために、ガードリング６と対向するガードリング対向領域１５において、全周にわたって同一形状（幅、深さ等）をもって形成されていることが好ましい。また、アノードの外周端部に電流が集中するのが抑制されることで、半導体装置の長寿命化および省エネルギー化を図ることができ、また、長寿命化によって環境への負荷も低減することができる。
今回開示された実施の形態は例示であってこれに制限されるものではない。本発明は上記で説明した範囲ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲でのすべての変更が含まれることが意図される。
本発明の実施の形態１に係る半導体装置の断面図である。 同実施の形態において、半導体装置の動作を説明するための第１の状態を示す断面図である。 同実施の形態において、半導体装置の動作を説明するための第２の状態を示す断面図である。 比較例に係る半導体装置と、その動作を説明するための第１の状態を示す断面図である。 比較例に係る半導体装置と、その動作を説明するための第２の状態を示す断面図である。 本発明の実施の形態２に係る半導体装置の断面図である。 同実施の形態において、半導体装置の動作を説明するための第１の状態を示す断面図である。 同実施の形態において、半導体装置の動作を説明するための第２の状態を示す断面図である。 同実施の形態において、半導体装置の効果を説明するためのリカバリー損失と順方向降下電圧との関係を示す第１のグラフである。 同実施の形態において、半導体装置の効果を説明するためのリカバリー損失と順方向降下電圧との関係を示す第２のグラフである。 同実施の形態において、リカバリー損失を説明するための逆回復電流を示すグラフである。 本発明の実施の形態３に係る半導体装置の断面図である。 同実施の形態において、半導体装置の動作を説明するための第１の状態を示す断面図である。 同実施の形態において、半導体装置の動作を説明するための第２の状態を示す断面図である。 同実施の形態において、半導体装置の効果を説明するためのリカバリー損失と順方向降下電圧との関係を示すグラフである。 本発明の実施の形態４に係る半導体装置の断面図である。 同実施の形態において、半導体装置の動作を説明するための第１の状態を示す断面図である。 同実施の形態において、半導体装置の動作を説明するための第２の状態を示す断面図である。 本発明の実施の形態５に係る半導体装置の断面図である。 同実施の形態において、半導体装置の動作を説明するための第１の状態を示す断面図である。 同実施の形態において、半導体装置の動作を説明するための第２の状態を示す断面図である。 本発明の実施の形態６に係る半導体装置の断面図である。 同実施の形態において、半導体装置の動作を説明するための第１の状態を示す断面図である。 同実施の形態において、半導体装置の動作を説明するための第２の状態を示す断面図である。 本発明の実施の形態７に係る半導体装置の断面図である。 同実施の形態において、半導体装置の動作を説明するための第１の状態を示す断面図である。 同実施の形態において、半導体装置の動作を説明するための第２の状態を示す断面図である。
符号の説明
１ 半導体基板、２ アノード、３ ｐ型拡散領域、４ アノード電極、５ ｐ型拡散領域、６ ガードリング、７ 絶縁膜、１１ ｎ型高濃度不純物層、１２ ｎ型超高濃度不純物層、１３ カソード電極、１４ カソード側ｐ型拡散領域、１４ａ 張り出し部、１４ｂ 重金属が拡散されたカソード側ｐ型拡散領域、１４ｃ 照射されたカソード側ｐ型拡散領域、１４ｄ フローティングとされたカソード側ｐ型拡散領域、２１ ＭＯＳ−ＦＥＴ、２２ ｐ型拡散領域、２３ ｎ型拡散領域、２４ ゲート電極、２５ ソース電極、２６ ドレイン電極、５１ 矢印、５２ 矢印。

Claims (5)

  1. ダイオードを備えた半導体装置であって、
    互いに対向する第１主表面および第２主表面を有し、第１不純物濃度を有する第１導電型の半導体基板と、
    前記半導体基板の前記第１主表面側に形成された第２導電型のアノードと、
    前記アノードと距離を隔てられ、前記アノードを取り囲むように形成されたガードリングと、
    前記半導体基板の前記第２主表面側に形成され、前記第１不純物濃度よりも高い第２不純物濃度を有する第１導電型のカソードと、
    前記カソードにおける前記ガードリングと対向する領域に、第１導電型の前記半導体基板の領域とは距離を隔てられるように形成された第２導電型の複数のカソード側不純物領域と
    を備え、
    複数の前記カソード側不純物領域は、互いに間隔を隔てられ、それぞれ占有面積と深さをもって形成された、半導体装置。
  2. ダイオードを備えた半導体装置であって、
    互いに対向する第１主表面および第２主表面を有し、第１不純物濃度を有する第１導電型の半導体基板と、
    前記半導体基板の前記第１主表面側に形成された第２導電型のアノードと、
    前記アノードと距離を隔てられ、前記アノードを取り囲むように形成されたガードリングと、
    前記半導体基板の前記第２主表面側に形成され、前記第１不純物濃度よりも高い第２不純物濃度を有する第１導電型のカソードと、
    前記カソードにおける前記ガードリングと対向する領域に、第１導電型の前記半導体基板の領域とは距離を隔てられるように形成された第２導電型のカソード側不純物領域と
    を備え、
    前記カソード側不純物領域には重金属が拡散された、半導体装置。
  3. ダイオードを備えた半導体装置であって、
    互いに対向する第１主表面および第２主表面を有し、第１不純物濃度を有する第１導電型の半導体基板と、
    前記半導体基板の前記第１主表面側に形成された第２導電型のアノードと、
    前記アノードと距離を隔てられ、前記アノードを取り囲むように形成されたガードリングと、
    前記半導体基板の前記第２主表面側に形成され、前記第１不純物濃度よりも高い第２不純物濃度を有する第１導電型のカソードと、
    前記カソードにおける前記ガードリングと対向する領域に、第１導電型の前記半導体基板の領域とは距離を隔てられるように形成された第２導電型のカソード側不純物領域と
    を備え、
    前記カソード側不純物領域には結晶欠陥が形成された、半導体装置。
  4. ダイオードを備えた半導体装置であって、
    互いに対向する第１主表面および第２主表面を有し、第１不純物濃度を有する第１導電型の半導体基板と、
    前記半導体基板の前記第１主表面側に形成された第２導電型のアノードと、
    前記アノードと距離を隔てられ、前記アノードを取り囲むように形成されたガードリングと、
    前記半導体基板の前記第２主表面側に形成され、前記第１不純物濃度よりも高い第２不純物濃度を有する第１導電型のカソードと、
    前記カソードにおける前記ガードリングと対向する領域に、第１導電型の前記半導体基板の領域とは距離を隔てられるように形成された第２導電型のカソード側不純物領域と、
    前記半導体基板の前記第２主表面側に形成され、第１導電型の前記カソードに電気的に接続されるカソード電極と
    を備え、
    前記カソード側不純物領域は前記カソード電極とは電気的にフローティングとされた、半導体装置。
  5. 前記半導体基板の前記第１主表面の側に形成された電界効果トランジスタを備えた、請求項１〜４のいずれかに記載の半導体装置。
JP2008135851A 2008-05-23 2008-05-23 半導体装置 Active JP4743447B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2008135851A JP4743447B2 (ja) 2008-05-23 2008-05-23 半導体装置
TW097130032A TWI372466B (en) 2008-05-23 2008-08-07 Semiconductor device
US12/188,497 US20090289276A1 (en) 2008-05-23 2008-08-08 Semiconductor device
DE102008051166A DE102008051166B4 (de) 2008-05-23 2008-10-10 Halbleitervorrichtung mit einer Diode
KR1020080118725A KR101030696B1 (ko) 2008-05-23 2008-11-27 반도체 장치
CN2008101823759A CN101587912B (zh) 2008-05-23 2008-11-28 半导体装置
US14/705,647 US9704946B2 (en) 2008-05-23 2015-05-06 Semiconductor device including a diode and guard ring

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008135851A JP4743447B2 (ja) 2008-05-23 2008-05-23 半導体装置

Publications (3)

Publication Number Publication Date
JP2009283781A JP2009283781A (ja) 2009-12-03
JP2009283781A5 JP2009283781A5 (ja) 2010-06-24
JP4743447B2 true JP4743447B2 (ja) 2011-08-10

Family

ID=41317895

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008135851A Active JP4743447B2 (ja) 2008-05-23 2008-05-23 半導体装置

Country Status (6)

Country Link
US (2) US20090289276A1 (ja)
JP (1) JP4743447B2 (ja)
KR (1) KR101030696B1 (ja)
CN (1) CN101587912B (ja)
DE (1) DE102008051166B4 (ja)
TW (1) TWI372466B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9142664B2 (en) 2013-01-16 2015-09-22 Fuji Electric Co., Ltd. Semiconductor device
US9437727B2 (en) 2013-01-16 2016-09-06 Fuji Electric Co., Ltd. Semiconductor element including active region, low resistance layer and vertical drift portion

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102687277B (zh) * 2009-11-02 2016-01-20 富士电机株式会社 半导体器件以及用于制造半导体器件的方法
JP5190485B2 (ja) * 2010-04-02 2013-04-24 株式会社豊田中央研究所 半導体装置
JP6301776B2 (ja) * 2010-05-26 2018-03-28 三菱電機株式会社 半導体装置
JP5925991B2 (ja) * 2010-05-26 2016-05-25 三菱電機株式会社 半導体装置
JP5582102B2 (ja) 2010-07-01 2014-09-03 株式会社デンソー 半導体装置
JP5606240B2 (ja) * 2010-09-22 2014-10-15 三菱電機株式会社 半導体装置
JP5321669B2 (ja) 2010-11-25 2013-10-23 株式会社デンソー 半導体装置
US9685523B2 (en) * 2014-12-17 2017-06-20 Alpha And Omega Semiconductor Incorporated Diode structures with controlled injection efficiency for fast switching
JP2012190873A (ja) 2011-03-09 2012-10-04 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP5583846B2 (ja) * 2011-04-05 2014-09-03 三菱電機株式会社 半導体装置
JP5621703B2 (ja) * 2011-04-26 2014-11-12 三菱電機株式会社 半導体装置
CN104221156B (zh) * 2012-04-13 2017-03-01 三菱电机株式会社 二极管
JP2014103376A (ja) * 2012-09-24 2014-06-05 Toshiba Corp 半導体装置
JP6029411B2 (ja) 2012-10-02 2016-11-24 三菱電機株式会社 半導体装置
EP2980856B1 (en) * 2013-03-25 2020-07-22 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing the same
CN104347404B (zh) * 2013-07-31 2017-11-10 无锡华润上华科技有限公司 一种绝缘栅双极性晶体管的制造方法
US9419148B2 (en) 2014-03-28 2016-08-16 Stmicroelectronics S.R.L. Diode with insulated anode regions
CN104157702A (zh) * 2014-07-16 2014-11-19 电子科技大学 一种具有软关断特性的场电荷抽取二极管
JP2016029685A (ja) * 2014-07-25 2016-03-03 株式会社東芝 半導体装置
DE112015006128T5 (de) * 2015-02-09 2017-10-26 Mitsubishi Electric Corporation Halbleitervorrichtung
JP6846119B2 (ja) * 2016-05-02 2021-03-24 株式会社 日立パワーデバイス ダイオード、およびそれを用いた電力変換装置
JP6639658B2 (ja) * 2016-05-17 2020-02-05 三菱電機株式会社 半導体装置およびその製造方法
CN106298512A (zh) * 2016-09-22 2017-01-04 全球能源互联网研究院 一种快恢复二极管及其制备方法
CN106876483B (zh) * 2017-01-23 2019-10-11 西安电子科技大学 高击穿电压肖特基二极管及制作方法
CN109891595B (zh) * 2017-05-31 2022-05-24 富士电机株式会社 半导体装置
CN109979935A (zh) * 2017-12-28 2019-07-05 富士电机株式会社 半导体装置及半导体装置的制造方法
CN112310226B (zh) * 2019-07-29 2022-01-28 珠海格力电器股份有限公司 快恢复二极管及其制备方法
CN115241293B (zh) * 2022-06-15 2023-12-05 江苏新顺微电子股份有限公司 一种高速软恢复高压肖特基二极管器件及制造方法
DE102022124385A1 (de) 2022-09-22 2024-03-28 Infineon Technologies Ag Feldeffekttransistor mit randabschlussbereich

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH594989A5 (ja) * 1976-09-03 1978-01-31 Bbc Brown Boveri & Cie
CH633907A5 (de) * 1978-10-10 1982-12-31 Bbc Brown Boveri & Cie Leistungshalbleiterbauelement mit zonen-guard-ringen.
JPH0744264B2 (ja) 1989-10-31 1995-05-15 株式会社東芝 圧接型半導体装置
JP3321185B2 (ja) * 1990-09-28 2002-09-03 株式会社東芝 高耐圧半導体装置
DE4236557C2 (de) * 1992-10-29 2002-08-01 Semikron Elektronik Gmbh Leistungs- Halbleiterbauelement
JP3289455B2 (ja) 1993-12-27 2002-06-04 日産自動車株式会社 バイポーラ形半導体装置
JP3444081B2 (ja) * 1996-02-28 2003-09-08 株式会社日立製作所 ダイオード及び電力変換装置
JPH09246570A (ja) * 1996-03-13 1997-09-19 Hitachi Ltd 半導体装置
JP4198251B2 (ja) * 1999-01-07 2008-12-17 三菱電機株式会社 電力用半導体装置およびその製造方法
JP3329376B2 (ja) * 1999-01-11 2002-09-30 サンケン電気株式会社 半導体装置
JP4054155B2 (ja) * 2000-02-01 2008-02-27 三菱電機株式会社 半導体装置
FR2808621B1 (fr) * 2000-05-05 2002-07-19 St Microelectronics Sa Composant monolithique a commande unique pour un pont mixte
JP4416288B2 (ja) * 2000-07-27 2010-02-17 三菱電機株式会社 逆導通サイリスタ
EP1204145B1 (en) * 2000-10-23 2011-12-28 Panasonic Corporation Semiconductor element
JP3951677B2 (ja) 2001-11-16 2007-08-01 サンケン電気株式会社 半導体素子
JP3947921B2 (ja) * 2002-06-14 2007-07-25 サンケン電気株式会社 ショットキバリアを有する半導体装置
JP2004288680A (ja) * 2003-03-19 2004-10-14 Mitsubishi Electric Corp 圧接型半導体装置
DE10324100B4 (de) * 2003-05-27 2008-09-25 Infineon Technologies Ag Verfahren zur Herstellung eines robusten Halbleiterbauelements
JP2005057235A (ja) 2003-07-24 2005-03-03 Mitsubishi Electric Corp 絶縁ゲート型バイポーラトランジスタ及びその製造方法、並びに、インバータ回路
TWI226709B (en) 2003-08-01 2005-01-11 Chip Integration Tech Co Ltd Two mask Schottky barrier diode with LOCOS structure
DE10361136B4 (de) * 2003-12-23 2005-10-27 Infineon Technologies Ag Halbleiterdiode und IGBT
US7259440B2 (en) * 2004-03-30 2007-08-21 Ixys Corporation Fast switching diode with low leakage current
JP2007103770A (ja) 2005-10-06 2007-04-19 Sanken Electric Co Ltd 絶縁ゲート型バイポーラトランジスタ
JP2007184486A (ja) * 2006-01-10 2007-07-19 Denso Corp 半導体装置
JP5011748B2 (ja) * 2006-02-24 2012-08-29 株式会社デンソー 半導体装置
JP5044950B2 (ja) * 2006-03-14 2012-10-10 株式会社デンソー 半導体装置
JP4189415B2 (ja) * 2006-06-30 2008-12-03 株式会社東芝 半導体装置
JP2008091705A (ja) * 2006-10-03 2008-04-17 Mitsubishi Electric Corp 半導体装置及びその製造方法
EP1909332A1 (en) * 2006-10-05 2008-04-09 ABB Technology AG Power Semiconductor device
US7842590B2 (en) * 2008-04-28 2010-11-30 Infineon Technologies Austria Ag Method for manufacturing a semiconductor substrate including laser annealing

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9142664B2 (en) 2013-01-16 2015-09-22 Fuji Electric Co., Ltd. Semiconductor device
US9437727B2 (en) 2013-01-16 2016-09-06 Fuji Electric Co., Ltd. Semiconductor element including active region, low resistance layer and vertical drift portion

Also Published As

Publication number Publication date
CN101587912B (zh) 2013-01-02
JP2009283781A (ja) 2009-12-03
CN101587912A (zh) 2009-11-25
DE102008051166A1 (de) 2009-12-17
US9704946B2 (en) 2017-07-11
KR20090122106A (ko) 2009-11-26
TWI372466B (en) 2012-09-11
US20150236088A1 (en) 2015-08-20
US20090289276A1 (en) 2009-11-26
KR101030696B1 (ko) 2011-04-26
DE102008051166B4 (de) 2012-11-29
TW200950103A (en) 2009-12-01

Similar Documents

Publication Publication Date Title
JP4743447B2 (ja) 半導体装置
JP4843253B2 (ja) 電力用半導体装置
JP6676988B2 (ja) 半導体装置
JP5194273B2 (ja) 半導体装置
KR100912625B1 (ko) 반도체 장치 및 그 제조 방법
JP6611960B2 (ja) 炭化珪素半導体装置および電力変換装置
JP6144510B2 (ja) 半導体装置の製造方法
KR101506527B1 (ko) 반도체장치
JP2007258363A (ja) 半導体装置
JP2005317751A (ja) 逆導通型半導体素子とその製造方法
JP2012142537A (ja) 絶縁ゲート型バイポーラトランジスタとその製造方法
US20150187877A1 (en) Power semiconductor device
JP2019186318A (ja) 半導体装置および電力変換装置
US10050029B2 (en) Semiconductor device
US7816706B2 (en) Power semiconductor device
TWI692924B (zh) 電力轉換電路
JP2007150121A (ja) 電力用半導体装置およびそれを用いた電力変換装置
JP2008263217A (ja) 半導体装置
JP4020871B2 (ja) 半導体装置
US20180308838A1 (en) Semiconductor device and method of manufacturing semiconductor device
WO2013179761A1 (ja) 半導体装置
WO2012017878A1 (ja) 半導体装置
CN219123242U (zh) 高压二极管
JP2021174796A (ja) 半導体装置
CN116072702A (zh) 高压二极管

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100507

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100507

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101026

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110412

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110426

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140520

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4743447

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250