JP2016029685A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2016029685A
JP2016029685A JP2014151648A JP2014151648A JP2016029685A JP 2016029685 A JP2016029685 A JP 2016029685A JP 2014151648 A JP2014151648 A JP 2014151648A JP 2014151648 A JP2014151648 A JP 2014151648A JP 2016029685 A JP2016029685 A JP 2016029685A
Authority
JP
Japan
Prior art keywords
region
type semiconductor
semiconductor region
type
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014151648A
Other languages
English (en)
Inventor
憲一 松下
Kenichi Matsushita
憲一 松下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2014151648A priority Critical patent/JP2016029685A/ja
Priority to KR1020150003402A priority patent/KR20160012879A/ko
Priority to TW104106095A priority patent/TW201605056A/zh
Priority to US14/634,370 priority patent/US20160027867A1/en
Priority to CN201510092967.1A priority patent/CN105280720A/zh
Publication of JP2016029685A publication Critical patent/JP2016029685A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66128—Planar diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12031—PIN diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】電流及び電圧の発振の抑制を可能とする半導体装置を提供する。【解決手段】第１の面と、第１の面と対向する第２の面を有する半導体基板１０と、第１の面側に選択的に設けられる第１のｐ型半導体領域１２と、第２の面側に設けられる第１のｎ型半導体領域１４と、第１のｐ型半導体領域１２と第１のｎ型半導体領域１４との間に設けられ、第１のｎ型半導体領域１４よりもｎ型不純物濃度の低い、第２のｎ型半導体領域１６と、第１のｐ型半導体領域１２と第２のｎ型半導体領域１４との間に設けられ、第２のｎ型半導体領域１６よりもｎ型不純物濃度の低い、第３のｎ型半導体領域１８と、第１のｎ型半導体領域１４と第２のｎ型半導体領域１６との間に設けられ、第２のｎ型半導体領域１６よりもｎ型不純物濃度が低く、第３のｎ型半導体領域１８よりもキャリアライフタイムの長い第４のｎ型半導体領域２０とアノード電極２８と、カソード電極３２と、を備える【選択図】図１

Description

本発明の実施形態は、半導体装置に関する。
電力用の半導体装置の一例として、ｐｎ接合を用いたＰＩＮダイオードがある。ＰＩＮダイオードにはスイッチング損失の低減が要求される。スイッチング損失を低減するために、耐圧を損なわない範囲でドリフト領域を薄くする方法がある。ドリフト領域を薄くすることにより、逆回復時のキャリアが減少し、スイッチング損失が低減する。
もっとも、逆回復時のカソード側蓄積キャリアが減りすぎると、キャリアが逆回復中に消滅しやすくなるため、電流及び電圧の発振が生ずる恐れがある。
特開平９−２４６５７０号公報 特許第４０９６８３８号公報
本発明が解決しようとする課題は、電流及び電圧の発振の抑制を可能とする半導体装置を提供することにある。
実施形態の半導体装置は、第１の面と、前記第１の面と対向する第２の面を有する半導体基板と、前記半導体基板の前記第１の面側に選択的に設けられる第１のｐ型半導体領域と、前記半導体基板の前記第２の面側に設けられる第１のｎ型半導体領域と、前記第１のｐ型半導体領域と前記第１のｎ型半導体領域との間の前記半導体基板中に設けられ、前記第１のｎ型半導体領域よりもｎ型不純物濃度の低い、第２のｎ型半導体領域と、前記第１のｐ型半導体領域と前記第２のｎ型半導体領域との間の前記半導体基板中に設けられ、前記第２のｎ型半導体領域よりもｎ型不純物濃度の低い、第３のｎ型半導体領域と、前記第１のｎ型半導体領域と前記第２のｎ型半導体領域との間の前記半導体基板中に設けられ、前記第２のｎ型半導体領域よりもｎ型不純物濃度が低く、前記第３のｎ型半導体領域よりもキャリアライフタイムの長い第４のｎ型半導体領域と、前記第１のｐ型半導体領域に電気的に接続されるアノード電極と、前記第１のｎ型半導体領域に電気的に接続されるカソード電極と、を備える。
第１の実施形態の半導体装置の模式断面図。 第１の実施形態の半導体装置の模式平面図。 第１の実施形態の半導体装置の製造方法において、製造途中の半導体装置の模式断面図。 第１の実施形態の半導体装置の製造方法において、製造途中の半導体装置の模式断面図。 第２の実施形態の半導体装置の模式断面図。
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一の部材等には同一の符号を付し、一度説明した部材等については適宜その説明を省略する。
また、本明細書中、ｎ＋型、ｎ型、ｎ−型の表記は、この順で、ｎ型の不純物濃度が低くなっていることを意味する。同様に、ｐ＋型、ｐ型、ｐ−型の表記は、この順で、ｐ型の不純物濃度が低くなっていることを意味する。
（第１の実施形態）
本実施形態の半導体装置は、第１の面と、第１の面と対向する第２の面を有する半導体基板と、半導体基板の第１の面側に選択的に設けられる第１のｐ型半導体領域と、半導体基板の第２の面側に設けられる第１のｎ型半導体領域と、第１のｐ型半導体領域と第１のｎ型半導体領域との間の半導体基板中に設けられ、第１のｎ型半導体領域よりもｎ型不純物濃度の低い、第２のｎ型半導体領域と、第１のｐ型半導体領域と第２のｎ型半導体領域との間の半導体基板中に設けられ、第２のｎ型半導体領域よりもｎ型不純物濃度の低い、第３のｎ型半導体領域と、第１のｎ型半導体領域と第２のｎ型半導体領域との間の半導体基板中に設けられ、第２のｎ型半導体領域よりもｎ型不純物濃度が低く、第３のｎ型半導体領域よりもキャリアライフタイムの長い第４のｎ型半導体領域と、第１のｐ型半導体領域に電気的に接続されるアノード電極と、第１のｎ型半導体領域に電気的に接続されるカソード電極と、を備える。
図１は、本実施形態の半導体装置の模式断面図である。図２は本実施形態の半導体装置の模式平面図である。図１は、図２のＡＡ’模式断面図である。
本実施形態の半導体装置は、半導体基板を挟んでアノード電極とカソード電極が設けられたＰＩＮダイオードである。本実施形態のＰＩＮダイオード１００は、素子領域と、素子領域を囲む終端領域とを備える。素子領域は、ＰＩＮダイオード１００のオン時に主に電流が流れる領域として機能する。終端領域は、ＰＩＮダイオード１００のオフ時に、素子領域の端部に印加される電界を緩和し、ＰＩＮダイオード１００の素子耐圧を向上させる領域として機能する。
本実施形態のＰＩＮダイオード１００は、図１に示すように、第１の面と、第１の面に対向する第２の面とを有する半導体基板１０を備える。半導体基板１０は、例えば、単結晶シリコンである。半導体基板１０の膜厚は、例えば、５０μｍ以上３００μｍ以下である。
半導体基板１０の第１の面側には、ｐ型のアノード領域（第１のｐ型半導体領域）１２が設けられる。アノード領域１２は、半導体基板１０の素子領域の表面に、選択的に設けられる。アノード領域１２は、ｐ型不純物として、例えば、ボロン（Ｂ）を含む。ｐ型不純物の濃度は、例えば、１×１０１９ｃｍ−３以上１×１０２１ｃｍ−３以下である。
半導体基板１０の第２の面側には、ｎ＋型のカソード領域（第１のｎ型半導体領域）１４が設けられる。カソード領域１４は、ｎ型不純物として、例えば、リン（Ｐ）又はヒ素（Ａｓ）を含む。ｎ型不純物の濃度は、例えば、５×１０１９ｃｍ−３以上１×１０２２ｃｍ−３以下である。
アノード領域１２とカソード領域１４との間の半導体基板１０中に、ｎ型のバッファ領域（第２のｎ型半導体領域）１６が設けられる。バッファ領域１６は、ＰＩＮダイオード１００のオフ時に、空乏層の伸びを抑制する機能を備える。
バッファ領域１６のｎ型不純物の濃度は、カソード領域１４のｎ型不純物濃度よりも低い。また、バッファ領域１６の比抵抗は、カソード領域１４よりも高い。
バッファ領域１６は、ｎ型不純物として、例えば、水素（Ｈ）又はＨｅ（ヘリウム）を含む。バッファ領域１６は、ｎ型不純物として、さらに、リン（Ｐ）又はヒ素（Ａｓ）を含んでもかまわない。バッファ領域１６の水素（Ｈ）又はＨｅ（ヘリウム）の濃度は、例えば、１×１０１６ｃｍ−３以上１×１０１９ｃｍ−３以下である。
アノード領域１２とバッファ領域１６との間の半導体基板１０中に、ｎ−型のドリフト領域（第３のｎ型半導体領域）１８が設けられる。ドリフト領域１８のｎ型不純物の濃度は、バッファ領域１６のｎ型不純物濃度よりも低い。また、ドリフト領域１８の比抵抗はバッファ領域１６よりも高い。
ドリフト領域１８は、ｎ型不純物として、例えば、リン（Ｐ）又はヒ素（Ａｓ）を含む。ｎ型不純物の濃度は、例えば、１×１０１５ｃｍ−３以上５×１０１６ｃｍ−３以下である。
カソード領域１４とバッファ領域１６との間の半導体基板１０中に、ｎ−型のキャリア蓄積領域（第４のｎ型半導体領域）２０が設けられる。キャリア蓄積領域２０のｎ型不純物の濃度は、バッファ領域１６のｎ型不純物濃度よりも低い。また、キャリア蓄積領域２０の比抵抗はバッファ領域１６よりも高い。
キャリア蓄積領域２０は、ｎ型不純物として、例えば、リン（Ｐ）又はヒ素（Ａｓ）を含む。ｎ型不純物の濃度は、例えば、１×１０１５ｃｍ−３以上５×１０１６ｃｍ−３以下である。キャリア蓄積領域２０のｎ型不純物の濃度は、ドリフト領域１８と同程度である。
キャリア蓄積領域２０のキャリアライフタイムは、ドリフト領域１８のキャリアライフタイムよりも長い。キャリア蓄積領域２０は、キャリアを蓄積することで、ＰＩＮダイオード１００の逆回復時の発振を抑制する機能を備える。
ドリフト領域１８、キャリア蓄積領域２０のキャリアライフタイムの長短関係は、例えば、半導体基板１０を斜め研磨することで作成した試料を、拡がり抵抗測定（Ｓｐｒｅａｄｉｎｇ Ｒｅｓｉｓｔａｎｃｅ Ａｎａｌｙｓｉｓ）により評価することで判断できる。
アノード領域１２、ドリフト領域１８、バッファ領域１６、キャリア蓄積領域２０、カソード領域１４が、素子領域を構成する。
素子領域では、第１の面に垂直方向の水素又はヘリウムの濃度分布が、バッファ領域（第２のｎ型半導体領域）１６中にピークを有する。水素又はヘリウムのピークの位置は、例えば、第２の面から、２０μｍ以上３０μｍ以下の位置にある。また、水素又はヘリウムのピークの半値幅は、例えば、１０μｍ以上５０μｍ以下である。
ドリフト領域（第３のｎ型半導体領域）１８の第１の面に垂直方向の厚さが、キャリア蓄積領域（第４のｎ型半導体領域）２０の第１の面に垂直方向の厚さよりも厚いことが望ましい。言い換えれば、半導体基板１０中において、バッファ領域１６は、アノード領域１２よりもカソード領域１４側に近い位置に存在することが望ましい。この構成により、逆回復時の電流及び電圧の発振と破壊耐量の両立が容易となる。
アノード領域１２、ドリフト領域１８、バッファ領域１６、及び、キャリア蓄積領域２０を囲むように、半導体基板１０にｎ−型の周辺領域（第５のｎ型半導体領域）２２が設けられる。ｎ型の周辺領域２２のｎ型不純物の濃度は、バッファ領域１６のｎ型不純物濃度よりも低い。周辺領域２２は、ｎ型不純物として、例えば、リン（Ｐ）又はヒ素（Ａｓ）を含む。ｎ型不純物の濃度は、例えば、１×１０１５ｃｍ−３以上５×１０１６ｃｍ−３以下である。周辺領域２２のｎ型不純物の濃度は、ドリフト領域１８と同程度である。
周辺領域２２のキャリアライフタイムは、キャリア蓄積領域２０のキャリアライフタイムよりも短い。周辺領域２２のキャリアライフタイムは、ドリフト領域１８のキャリアライフタイムと同等である。
半導体基板１０の第１の面側に、ｐ型のアノード領域（第１のｐ型半導体領域）１２を囲んでｐ＋型の第１のガードリング２４が設けられる。第１のガードリング２４は、アノード領域１２に接して設けられる。第１のガードリング２４のｐ型不純物濃度は、例えば、アノード領域１２よりも高い。第１のガードリング２４は、ｐ型不純物として、例えば、ボロン（Ｂ）を含む。ｐ型不純物の濃度は、例えば、５×１０１９ｃｍ−３以上３×１０２１ｃｍ−３以下である。第１のガードリング２４の深さは、例えば、アノード領域１２よりも深い。
半導体基板１０の第１の面側に、ｐ型のアノード領域（第１のｐ型半導体領域）１２を囲んでｐ＋型の第２のガードリング（第２のｐ型半導体領域）２６が設けられる。第２のガードリング２６は、ｐ型アノード領域１２及び第１のガードリング２４との間に、周辺領域（第５のｎ型半導体領域）２２を挟んで設けられる。第２のガードリング２６のｐ型不純物濃度は、例えば、アノード領域１２よりも高い。第２のガードリング２６は、ｐ型不純物として、例えば、ボロン（Ｂ）を含む。ｐ型不純物の濃度は、例えば、５×１０１９ｃｍ−３以上３×１０２１ｃｍ−３以下である。第２のガードリング２６の深さは、例えば、アノード領域１２よりも深い。
第１のガードリング２４、第２のガードリング２６、周辺領域２２、カソード領域１４が、終端領域を構成する。
本実施形態において、バッファ領域１６は、素子領域のみに設けられ、終端領域には設けられない。また、キャリア蓄積領域２０も、素子領域のみに設けられ、終端領域には設けられない。
バッファ領域１６は、第２のガードリング２６よりも内側に設けられることが望ましい。バッファ領域１６の端部は、第２のガードリング２６が第２の面側に向けて投影された領域よりも素子領域側にあることが望ましい。
ＰＩＮダイオード１００は、アノード領域（第１のｐ型半導体領域）１２に電気的に接続されるアノード電極２８を備えている。アノード電極２８は、半導体基板１０の第１の面上に設けられた絶縁膜３０に開口された開口部において、アノード領域１２に接している。
また、カソード領域（第１のｎ型半導体領域）１４に電気的に接続されるカソード電極３２を備えている。カソード電極３２は、半導体基板１０の第２の面でカソード領域１４に接している。
次に、本実施形態の半導体装置の製造方法について説明する。図３及び図４は、第１の実施形態の半導体装置の製造方法において、製造途中の半導体装置の模式断面図である。
まず、例えば、ｎ−型の半導体基板１０を準備する。次に、ｐ型のアノード領域１２、第１のガードリング２４、第２のガードリング２６を、公知のイオン注入法等のプロセス技術を用いて、ｎ−型の半導体基板１０に形成する。
次に、半導体基板１０上に、公知のプロセス技術により、絶縁膜３０を形成する。絶縁膜３０は、例えばシリコン酸化膜である。
次に、公知のプロセス技術により、アノード領域１２上の絶縁膜３０に開口部を設け、アノード電極２８を形成する（図３）。アノード電極２８は、金属である。
次に、半導体基板１０の第１の面側から、プロトン（Ｈ＋）を照射する（図４）。プロトン（Ｈ＋）に変えて、ヘリウムイオン（Ｈｅ２＋）を照射してもかまわない。プロトン照射は、例えば、サイクロトロンやバンデグラフ等の加速器を用いて行われる。
プロトン照射の際に、マスク４０の厚みを、素子領域に相当する部分で厚く、終端領域に相当する部分で薄くする。マスク４０の厚みに変化を持たせることにより、プロトンの分布のピーク位置が素子領域では終端領域より浅くなる。マスク４０は、例えば、アルミニウム、鉛、金又はタングステンである。
次に、アニールを行い、プロトンを活性化させる。アニールは、例えば、水素雰囲気又は不活性ガス雰囲気で、４００℃以上４５０℃以下の温度で行う。
プロトン照射とアニールにより、素子領域では、キャリアライフタイムの短いドリフト領域１８、バッファ領域１６、キャリアライフタイムの長いキャリア蓄積領域２０を備える構造が形成される。一方、終端領域では、キャリアライフタイムの短い周辺領域２２と素子領域のバッファ領域１６に相当する領域１７を備える構造が形成される（図４）。ドリフト領域１８及び周辺領域２２のキャリアライフタイムは、プロトンが通過する際に結晶中に生じる欠陥がアニール後も残留することにより短くなる。
次に、半導体基板１０の裏面側を研磨し、半導体基板１０の膜厚を薄くする。この際、バッファ領域１６に相当する終端領域の領域１７が無くなる膜厚まで、半導体基板１０を研磨する。例えば、研磨後の半導体基板１０の膜厚は、１００μｍ以下である。
次に、例えば、リン又はヒ素のイオン注入と、レーザアニールによる活性化によりｎ＋型のカソード領域１４を形成する。その後、公知のプロセス技術により、カソード電極３２を形成する。カソード電極３２は金属電極である。
以上の工程により、図１、図２に示すＰＩＮダイオード１００が形成される。
次に、本実施形態のＰＩＮダイオードの作用及び効果について説明する。
ＰＩＮダイオードでは、スイッチング損失を低減させるためには、ドリフト領域を薄膜化して、少数キャリアの総量を低減することが有効である。もっとも、逆回復時のカソード側のキャリアが減りすぎると、キャリアが逆回復中に消滅しやすくなるため、電流及び電圧の発振が生ずる恐れがある。
本実施形態のＰＩＮダイオード１００は、素子領域にバッファ領域１６とキャリア蓄積領域２０を備える。ドリフト領域１８に伸びる空乏層の伸びは、ドリフト領域１８よりもｎ型不純物濃度の高いバッファ領域１６により抑えられる。
空乏層内の電界強度を抑制する観点から、バッファ領域１６のｎ型不純物の分布はある程度の拡がりを有する分布であることが望ましい。したがって、バッファ領域１６中の、水素又はヘリウムのピークの半値幅は、例えば、１０μｍ以上５０μｍ以下であることが望ましい。
そして、少数キャリアのライフタイムの長いキャリア蓄積領域２０に正孔（ホール）が蓄積される。このため、逆回復時に、キャリア蓄積領域２０に蓄積された正孔により、電流の変化が緩やかになる。したがって、逆回復時の電流及び電圧の発振が抑制される。
キャリア蓄積領域２０が十分な厚さを備え、キャリア蓄積領域２０に十分な正孔が蓄積されるようにする観点から、バッファ領域１６中の、水素又はヘリウムのピークの位置は、第２の面から、２０μｍ以上３０μｍ以下の位置にあることが望ましい。
本実施形態のＰＩＮダイオード１００によれば、空乏層の伸びが抑えられるとともに、逆回復時の電流及び電圧の発振が抑制される。したがって、ドリフト領域を薄膜化して、スイッチング損失を低減させるとともに、逆回復時の電流及び電圧の発振が抑制されたＰＩＮダイオードが実現される。
また、本実施形態のＰＩＮダイオード１００は、素子領域のドリフト領域１８が、キャリア蓄積領域２０よりも少数キャリアライフタイムの短い領域となっている。したがって、逆回復時の電流量が抑制され、スイッチング損失の低減が実現される。
一般に、ＰＩＮダイオードでは、ガードリング等が設けられたとしても、素子領域よりも電界の集中しやすい終端領域の耐圧が低くなりやすい。このため、例えば、終端領域に素子領域と同様のバッファ領域１６を設けると、基板の薄膜化の限界は終端領域の耐圧で定まることになる。
本実施形態のＰＩＮダイオード１００では、素子領域にのみ空乏層の伸びを抑制するバッファ領域１６を設け、終端領域には設けない。したがって、終端領域の耐圧が素子領域に比較して向上する。したがって、基板の更なる薄膜化が可能となり、更にスイッチング損失を低減することが可能となる。
終端領域の耐圧を向上させる観点から、バッファ領域１６は、第２のガードリング２６よりも内側に設けられることが望ましい。言い換えれば、バッファ領域１６の端部は、第２のガードリング２６が第２の面側に向けて投影された領域よりも素子領域側にあることが望ましい。
また、本実施形態のＰＩＮダイオード１００によれば、バッファ領域１６の濃度プロファイルを最適化することで、アバランシェ降伏が素子領域内の分散した位置で生ずるようにすることも可能である。したがって、破壊耐量を更に向上させることが可能となる。
また、終端領域のキャリアライフタイムが長いと、逆回復時にカソード領域１４側からのキャリア注入量が多くなり、逆回復時の破壊耐量（リカバリ耐量）が低下する恐れがある。本実施形態のＰＩＮダイオード１００では、終端領域のｎ型領域である周辺領域２２のキャリアライフタイムを短くする。したがって、逆回復時の破壊耐量を高くすることが可能となる。
本実施形態によれば、電流及び電圧の発振の抑制と、スイッチング損失の低減を両立したＰＩＮダイオードが実現される。また、同時にＰＩＮダイオードの破壊耐量を向上させることが可能となる。
（第２の実施形態）
本実施形態の半導体装置は、第２のｎ型半導体領域が複数の領域に分割されていること以外は第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については記述を省略する。
図５は、本実施形態の半導体装置の模式断面図である。
本実施形態のＰＩＮダイオード２００は、バッファ領域（第２のｎ型半導体領域）１６が複数の領域に分割されている。
本実施形態のＰＩＮダイオード２００では、素子領域内の分割された各バッファ領域の端部で、最も耐圧が低くなる。その結果、アバランシェ降伏が、各バッファ領域の端部に対応する位置で生ずる。したがって、アバランシェ降伏が生ずる位置が分散され、破壊耐量が向上する。
本実施形態によれば、電流及び電圧の発振の抑制と、スイッチング損失の低減を両立したＰＩＮダイオードが実現される。また、同時にＰＩＮダイオードの破壊耐量を第１の実施形態と比較して更に向上させることが可能となる。
以上、実施形態では、半導体基板の材料として単結晶シリコンを例に説明したが、その他の半導体材料、例えば、炭化珪素、窒化ガリウム等を本発明に適用することが可能である。
また、本実施形態では、単体のＰＩＮダイオードを例に説明したが、例えば、本発明をＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）とＰＩＮダイオードがワンチップ化されたＲＣ−ＩＧＢＴ（Ｒｅｖｅｒｓｅ Ｃｏｎｄｕｃｔｉｏ ｄｉｏｄｅ−ＩＧＢＴ）のＰＩＮダイオード部分に適用することも可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０ 半導体基板
１２ アノード領域（第１のｐ型半導体領域）
１４ カソード領域（第１のｎ型半導体領域）
１６ バッファ領域（第２のｎ型半導体領域）
１８ ドリフト領域（第３のｎ型半導体領域）
２０ キャリア蓄積領域（第４のｎ型半導体領域）
２２ 周辺領域（第５のｎ型半導体領域）
２４ 第１のガードリング
２６ 第２のガードリング（第２のｐ型半導体領域）
２８ アノード電極
３２ カソード電極
１００ ＰＩＮダイオード（半導体装置）
２００ ＰＩＮダイオード（半導体装置）

Claims (5)

  1. 第１の面と、前記第１の面と対向する第２の面を有する半導体基板と、
    前記半導体基板の前記第１の面側に選択的に設けられる第１のｐ型半導体領域と、
    前記半導体基板の前記第２の面側に設けられる第１のｎ型半導体領域と、
    前記第１のｐ型半導体領域と前記第１のｎ型半導体領域との間の前記半導体基板中に設けられ、前記第１のｎ型半導体領域よりもｎ型不純物濃度の低い、第２のｎ型半導体領域と、
    前記第１のｐ型半導体領域と前記第２のｎ型半導体領域との間の前記半導体基板中に設けられ、前記第２のｎ型半導体領域よりもｎ型不純物濃度の低い、第３のｎ型半導体領域と、
    前記第１のｎ型半導体領域と前記第２のｎ型半導体領域との間の前記半導体基板中に設けられ、前記第２のｎ型半導体領域よりもｎ型不純物濃度が低く、前記第３のｎ型半導体領域よりもキャリアライフタイムの長い第４のｎ型半導体領域と、
    前記第１のｐ型半導体領域に電気的に接続されるアノード電極と、
    前記第１のｎ型半導体領域に電気的に接続されるカソード電極と、
    を備える半導体装置。
  2. 前記第１の面に垂直方向の水素又はヘリウムの濃度分布が、前記第２のｎ型半導体領域中にピークを有する請求項１記載の半導体装置。
  3. 前記第１のｐ型半導体領域、前記第２のｎ型半導体領域、前記第３のｎ型半導体領域、及び、前記第４のｎ型半導体領域を囲んで前記半導体基板中に設けられ、前記第２のｎ型半導体領域よりもｎ型不純物濃度が低く、前記第４のｎ型半導体領域よりもキャリアライフタイムの短い第５のｎ型半導体領域を、さらに備える請求項１又は請求項２記載の半導体装置。
  4. 前記第３のｎ型半導体領域の前記第１の面に垂直方向の厚さが、前記第４のｎ型半導体領域の前記第１の面に垂直方向の厚さよりも厚い請求項１乃至請求項３いずれか一項記載の半導体装置。
  5. 前記半導体基板の前記第１の面側に、前記第１のｐ型半導体領域との間に前記第５のｎ型半導体領域を挟み、前記第１のｐ型半導体領域を囲んで設けられる複数の第２のｐ型半導体領域を、さらに備える請求項３記載の半導体装置。
JP2014151648A 2014-07-25 2014-07-25 半導体装置 Pending JP2016029685A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2014151648A JP2016029685A (ja) 2014-07-25 2014-07-25 半導体装置
KR1020150003402A KR20160012879A (ko) 2014-07-25 2015-01-09 반도체 장치
TW104106095A TW201605056A (zh) 2014-07-25 2015-02-25 半導體裝置
US14/634,370 US20160027867A1 (en) 2014-07-25 2015-02-27 Semiconductor device
CN201510092967.1A CN105280720A (zh) 2014-07-25 2015-03-02 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014151648A JP2016029685A (ja) 2014-07-25 2014-07-25 半導体装置

Publications (1)

Publication Number Publication Date
JP2016029685A true JP2016029685A (ja) 2016-03-03

Family

ID=55149408

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014151648A Pending JP2016029685A (ja) 2014-07-25 2014-07-25 半導体装置

Country Status (5)

Country Link
US (1) US20160027867A1 (ja)
JP (1) JP2016029685A (ja)
KR (1) KR20160012879A (ja)
CN (1) CN105280720A (ja)
TW (1) TW201605056A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018157040A (ja) * 2017-03-16 2018-10-04 ローム株式会社 半導体装置
JP6890740B1 (ja) * 2020-01-27 2021-06-18 三菱電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3180799B1 (en) * 2015-06-09 2018-12-26 ABB Schweiz AG Silicon carbide power semiconductor device comprising an edge termination and method for manufacturing said edge termination
DE112015006951B4 (de) * 2015-09-25 2022-09-08 Mitsubishi Electric Corporation Halbleitervorrichtungen
CN109659235B (zh) * 2018-12-14 2021-12-03 武汉华星光电半导体显示技术有限公司 Tft的制备方法、tft、阵列基板及显示装置
JP7257912B2 (ja) * 2019-08-01 2023-04-14 三菱電機株式会社 半導体装置
CN110854208B (zh) * 2019-11-28 2021-04-02 电子科技大学 一种含埋层结构的碳化硅PiN二极管

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000223720A (ja) * 1999-01-29 2000-08-11 Meidensha Corp 半導体素子およびライフタイム制御方法
JP2006245475A (ja) * 2005-03-07 2006-09-14 Toshiba Corp 半導体装置及びその製造方法
JP2008091705A (ja) * 2006-10-03 2008-04-17 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2009188336A (ja) * 2008-02-08 2009-08-20 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2213988B (en) * 1987-12-18 1992-02-05 Matsushita Electric Works Ltd Semiconductor device
JP3321185B2 (ja) * 1990-09-28 2002-09-03 株式会社東芝 高耐圧半導体装置
US5883403A (en) * 1995-10-03 1999-03-16 Hitachi, Ltd. Power semiconductor device
JP3444081B2 (ja) * 1996-02-28 2003-09-08 株式会社日立製作所 ダイオード及び電力変換装置
DE10243758A1 (de) * 2002-09-20 2004-04-01 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Verfahren zur Herstellung einer vergrabenen Stoppzone in einem Halbleiterbauelement und Halbleiterbauelement mit einer vergrabenen Stoppzone
JP2005340528A (ja) * 2004-05-27 2005-12-08 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
DE102005026408B3 (de) * 2005-06-08 2007-02-01 Infineon Technologies Ag Verfahren zur Herstellung einer Stoppzone in einem Halbleiterkörper und Halbleiterbauelement mit einer Stoppzone
JP5011748B2 (ja) * 2006-02-24 2012-08-29 株式会社デンソー 半導体装置
DE102007036147B4 (de) * 2007-08-02 2017-12-21 Infineon Technologies Austria Ag Verfahren zum Herstellen eines Halbleiterkörpers mit einer Rekombinationszone
JP2009130266A (ja) * 2007-11-27 2009-06-11 Toshiba Corp 半導体基板および半導体装置、半導体装置の製造方法
JP5206541B2 (ja) * 2008-04-01 2013-06-12 株式会社デンソー 半導体装置およびその製造方法
JP4743447B2 (ja) * 2008-05-23 2011-08-10 三菱電機株式会社 半導体装置
JP5172654B2 (ja) * 2008-12-27 2013-03-27 株式会社東芝 半導体装置
JP2010283132A (ja) * 2009-06-04 2010-12-16 Mitsubishi Electric Corp 半導体装置
CN102396056B (zh) * 2009-12-15 2014-03-12 丰田自动车株式会社 半导体装置的制造方法
JP5190485B2 (ja) * 2010-04-02 2013-04-24 株式会社豊田中央研究所 半導体装置
JP5925991B2 (ja) * 2010-05-26 2016-05-25 三菱電機株式会社 半導体装置
JP5605073B2 (ja) * 2010-08-17 2014-10-15 株式会社デンソー 半導体装置
EP2657958B1 (en) * 2010-11-10 2016-02-10 Toyota Jidosha Kabushiki Kaisha Method of manufacturing semiconductor device
WO2013073623A1 (ja) * 2011-11-15 2013-05-23 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2014197802A1 (en) * 2013-06-06 2014-12-11 United Silicon Carbide, Inc. Trench shield connected jfet

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000223720A (ja) * 1999-01-29 2000-08-11 Meidensha Corp 半導体素子およびライフタイム制御方法
JP2006245475A (ja) * 2005-03-07 2006-09-14 Toshiba Corp 半導体装置及びその製造方法
JP2008091705A (ja) * 2006-10-03 2008-04-17 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2009188336A (ja) * 2008-02-08 2009-08-20 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018157040A (ja) * 2017-03-16 2018-10-04 ローム株式会社 半導体装置
JP6890740B1 (ja) * 2020-01-27 2021-06-18 三菱電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
WO2021152651A1 (ja) * 2020-01-27 2021-08-05 三菱電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Also Published As

Publication number Publication date
CN105280720A (zh) 2016-01-27
US20160027867A1 (en) 2016-01-28
TW201605056A (zh) 2016-02-01
KR20160012879A (ko) 2016-02-03

Similar Documents

Publication Publication Date Title
US10867790B2 (en) Semiconductor device and method for manufacturing the same
JP6724993B2 (ja) 半導体装置および半導体装置の製造方法
US10204979B2 (en) Semiconductor device and method of manufacturing the same
JP2016029685A (ja) 半導体装置
US10056450B2 (en) Semiconductor device
JP5787853B2 (ja) 電力用半導体装置
JP4843253B2 (ja) 電力用半導体装置
US20150228717A1 (en) Method for manufacturing semiconductor device and semiconductor device
US9887190B2 (en) Semiconductor device and method for manufacturing the same
JP5450490B2 (ja) 電力用半導体装置
US10347715B2 (en) Semiconductor device having improved safe operating areas and manufacturing method therefor
JP6621925B2 (ja) 半導体装置及びその製造方法
JP2015029046A (ja) 半導体装置
US20150318385A1 (en) Semiconductor device
US9455148B2 (en) Method for manufacturing semiconductor device
JP2015106695A (ja) 半導体装置及びその製造方法
JP2016174032A (ja) 半導体装置及びその製造方法
JP2017055026A (ja) 半導体装置
JP5865860B2 (ja) 半導体装置
EP3010036A1 (en) Method for manufacturing semiconductor device and semiconductor device
CN113892189A (zh) 碳化硅半导体装置及碳化硅半导体装置的制造方法
JP5872327B2 (ja) 半導体整流素子
US11107887B2 (en) Semiconductor device
US9484415B2 (en) Semiconductor device and method for manufacturing the same
KR101477358B1 (ko) 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160824

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170410

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170418

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20171031