JP2018157040A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2018157040A JP2018157040A JP2017051850A JP2017051850A JP2018157040A JP 2018157040 A JP2018157040 A JP 2018157040A JP 2017051850 A JP2017051850 A JP 2017051850A JP 2017051850 A JP2017051850 A JP 2017051850A JP 2018157040 A JP2018157040 A JP 2018157040A
- Authority
- JP
- Japan
- Prior art keywords
- region
- type
- semiconductor device
- main junction
- impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 187
- 239000012535 impurity Substances 0.000 claims abstract description 226
- 239000010410 layer Substances 0.000 claims abstract description 140
- 239000002344 surface layer Substances 0.000 claims abstract description 29
- 230000002093 peripheral effect Effects 0.000 claims description 12
- 239000012212 insulator Substances 0.000 claims description 4
- 230000005669 field effect Effects 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 abstract description 17
- 239000010408 film Substances 0.000 description 10
- 230000007547 defect Effects 0.000 description 9
- 238000004088 simulation Methods 0.000 description 8
- 239000010409 thin film Substances 0.000 description 7
- 230000007423 decrease Effects 0.000 description 6
- 230000001681 protective effect Effects 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- -1 hydrogen ions Chemical class 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 210000000746 body region Anatomy 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Images
Abstract
Description
したがって、半導体装置のオンオフ動作時には、主接合領域の電流密度の増加に起因して半導体層の温度が上昇する結果、半導体層が破壊に至る可能性がある。このような問題は、半導体装置のオンオフ動作時に生じるスイッチング損失の問題と同時に解決されることが望まれる。
これにより、半導体装置のオンオフ動作時において、主接合領域の電流密度の増加を抑制できる。その結果、温度上昇を抑制できるから、破壊耐量を向上できる半導体装置を提供できる。また、本発明の半導体装置では、半導体装置のオンオフ動作時におけるスイッチング損失の増加を抑制できる。よって、スイッチング損失の増加を抑制でき、かつ破壊耐量を向上できる半導体装置を提供できる。
<第1実施形態>
図1は、本発明の第1実施形態に係る半導体装置1の平面図である。
本実施形態に係る半導体装置1は、pn接合ダイオードを備えたダイオード素子である。
半導体層2は、第1主面3の法線方向から見た平面視(以下、単に「平面視」という。)において四角形状に形成されている。半導体層2の一辺の長さは、たとえば5mm以上20mm以下である。半導体層2の厚さは、たとえば50μm以上200μm以下である。
アクティブ領域6は、機能素子(本実施形態では、pn接合ダイオード)が形成された領域であり、素子形成領域とも称される。アクティブ領域6は、本実施形態では、半導体層2の中央部に設定されている。アクティブ領域6は、半導体層2の各辺に平行な4辺を有する平面視四角形状に設定されている。アクティブ領域6は、半導体層2の周縁から当該半導体層2の内側に間隔を空けて設定されている。
スクライブ領域8は、外側領域7の外側の領域に設定されている。スクライブ領域8は、本実施形態では、半導体層2の周縁および外側領域7の周縁の間の領域において、外側領域7を取り囲む無端状(平面視四角環状)に設定されている。
図2を参照して、半導体層2の第1主面3の表層部には、n−型不純物領域10が形成されている。n−型不純物領域10は、本実施形態では、半導体層2のほぼ全域に亘って形成されている。つまり、半導体層2は、n−型半導体層と見なせる態様で形成されている。
半導体層2は、FZ(Floating Zone)法によって形成されたシリコン製のn−型FZ基板であってもよい。半導体層2がn−型FZ基板の単層構造からなる場合、n−型不純物領域10は、半導体層2をそのまま利用して形成されていてもよい。
半導体層2の第2主面4には、裏面電極としてのカソード電極12が接続されている。カソード電極12は、n+型不純物領域11との間でオーミック接合を形成している。
p−型不純物領域13は、半導体層2の各辺に平行な4辺を有する平面視四角形状に形成されている(図1も併せて参照)。p−型不純物領域13は、半導体層2の周縁から当該半導体層2の内側に間隔を空けて形成されている。このp−型不純物領域13によって、アクティブ領域6が画定されている。
外側領域7において半導体層2の第1主面3の表層部には、p型主接合領域14が形成されている。p型主接合領域14は、p−型不純物領域13の周縁に沿って延びる平面視帯状に形成されている。
図3を参照して、半導体層2の厚さ方向に関して、p型主接合領域14の底部は、p−型不純物領域13の底部よりも深い位置(つまり、半導体層2の第2主面4に近い位置)に形成されている。半導体層2の厚さ方向とは、半導体層2の第1主面3から第2主面4に向かう方向である。
図2を再度参照して、外側領域7の半導体層2の第1主面3の表層部には、FL(Field Limit:フィールドリミット)領域と称されるp+型FL領域18が形成されている。p+型FL領域18は、p型主接合領域14に対してp−型不純物領域13とは反対側(つまりスクライブ領域8側)の領域に形成されている。p+型FL領域18は、p型主接合領域14から間隔を空けて形成されている。
p+型FL領域18は、本実施形態では、複数(ここでは、4個)のp+型FL領域18A,18B,18C,18Dを含む。p+型FL領域18A,18B,18C,18Dは、p型主接合領域14からスクライブ領域8に向けてこの順に間隔を空けて形成されている。
間隔W1,W2,W3,W4は、それぞれ等しい値に設定されていてもよい。間隔W1=0であり、かつ、間隔W2,W3,W4>0であってもよい。つまり、最も内側のp+型FL領域18Aは、p型主接合領域14に接続されていてもよい。
p型主接合領域14のp型不純物濃度Bは、p−型不純物領域13のp型不純物濃度Aよりも高い(濃度A<濃度B)。p+型FL領域18のp型不純物濃度Cは、p型主接合領域14のp型不純物濃度Bよりも高い(濃度A<濃度B<濃度C)。
p−型不純物領域13のp型不純物濃度Aに対するp+型FL領域18のp型不純物濃度Cの濃度比C/Aは、たとえば1.0を超えて10以下である(1.0<濃度比C/A≦10)である。濃度比C/Aは、好ましくは1.0を超えて5.0以下である(1.0<濃度比C/A≦5.0)。
他の形態において、p+型FL領域18A,18B,18C,18Dは、p型不純物濃度Cの範囲において、それぞれ互いに異なるp型不純物濃度で形成されていてもよい。
さらに他の形態において、p+型FL領域18A,18B,18C,18Dは、アクティブ領域6から離れる方向に半導体層2に与える影響が小さくなるように形成されていてもよい。半導体層2に与える影響には、p+型FL領域18A,18B,18C,18Dから半導体層2に拡がる空乏層が含まれてもよい。
これら第1の形態〜第3の形態において、p+型FL領域18A,18B,18C,18Dの深さや幅がさらに調整されてもよい。たとえば、p+型FL領域18A,18B,18C,18Dは、アクティブ領域6から離れる方向にその深さが順に漸減するように形成されていてもよい。また、p+型FL領域18A,18B,18C,18Dは、アクティブ領域6から離れる方向にその幅が順に漸減するように形成されていてもよい。
n+型チャネルストップ領域19は、p+型FL領域18に対してp型主接合領域14とは反対側の領域に形成されている。n+型チャネルストップ領域19は、p+型FL領域18からp型主接合領域14とは反対側(つまり半導体層2の側面5側)に間隔を空けて形成されている。
絶縁層21において、薄膜部22は、他の領域の厚さよりも小さい厚さを有する領域である。絶縁層21の薄膜部22は、p−型不純物領域13およびp型主接合領域14の境界領域を横切るように、p−型不純物領域13およびp型主接合領域14を被覆している。
絶縁層21は、p−型不純物領域13を選択的に露出させる第1開口24を有している。第1開口24は、本実施形態では、半導体層2の各辺に平行な4辺を有する平面視四角形状に形成されている。
絶縁層21は、p+型FL領域18を選択的に露出させる第2開口25A,25B,25C,25Dを有している。第2開口25A,25B,25C,25Dは、対応するp+型FL領域18A,18B,18C,18Dを1つずつ露出させている。
絶縁層21は、n+型チャネルストップ領域19を選択的に露出させる除去領域26を有している。除去領域26は、n+型チャネルストップ領域19に沿って無端状(平面視四角環状)に形成されている。除去領域26は、n+型チャネルストップ領域19の内周縁を除く外方領域を露出させている。
アノード電極32は、接続部35および引き出し部36を含む。アノード電極32の接続部35は、第1開口24内に配置され、かつp−型不純物領域13と接続されている。アノード電極32の接続部35は、p−型不純物領域13との間でオーミック接合を形成している。
アノード電極32の引き出し部36は、アノード電極32の接続部35から絶縁層21の上に連続的に引き出されている。アノード電極32の引き出し部36は、絶縁層21を挟んでp型主接合領域14に対向している。
最も外側に形成されたフィールドプレート33Dは、引き出し部37を含んでいてもよい。フィールドプレート33Dの引き出し部37は、第2開口25D内から外側(つまり、スクライブ領域8側)に向けて絶縁層21の上に連続的に引き出されていてもよい。
表面保護膜41は、アクティブ領域6および外側領域7を覆い、かつ、スクライブ領域8を露出させるように形成されている。表面保護膜41には、アノード電極32の一部の領域をアノードパッドとして露出させるパッド開口42が形成されている。
<半導体装置1の電気的特性>
図4は、p型主接合領域14のp型不純物濃度Bと、スイッチング動作時に係るp型主接合領域14のピーク電流密度との関係を説明するためのグラフである。スイッチング動作時に係るp型主接合領域14のピーク電流密度とは、より具体的には、スイッチング動作時に係るp型主接合領域14のピークホール電流密度である。
図4のグラフは、シミュレーションにより求められたものである。ここでは、スイッチング動作時の電源電圧VCCは、1000Vに設定されている。また、ここでは、p型主接合領域14のp型不純物濃度Bは、8.0×1016cm−3および2.0×1017cm−3の間の範囲で変化させた。
図4のグラフに示されるように、濃度A<濃度B<濃度Cの条件の下、p型主接合領域14のp型不純物濃度Bを下げることにより、p型主接合領域14のホール電流密度を減少させることができた。
よって、半導体装置1の破壊耐量を向上できるので、半導体装置1の安全動作領域を拡大できる。安全動作領域は、SOA(Safety Operating Area)やASO(Area of Safe Operating)とも称される。
図5のグラフは、図4のシミュレーション条件と同様のシミュレーション条件によって求められたものである。スイッチング損失Errとは、より具体的には、リカバリー動作時のスイッチング損失のことをいう。
つまり、p型主接合領域14のp型不純物濃度Bを8.0×1016cm−3および2.0×1017cm−3の間の範囲で変化させたとき、スイッチング損失Errの変動率の絶対値は、15%以下(より具体的には12%以下)に収まっている。
図6は、p型主接合領域14のp型不純物濃度Bと順方向電圧VFとの関係を説明するためのグラフである。図6において、縦軸は、順方向電圧VF[V]であり、横軸は、p型主接合領域14のp型不純物濃度B[cm−3]である。
図6のグラフに示されるように、濃度A<濃度B<濃度Cの条件において、p型主接合領域14のp型不純物濃度Bを下げたとしても、順方向電圧VFは殆ど変動しなかった。ここでは、順方向電圧VFは、1.7V以上1.75V以下の範囲内に収まっている。
半導体装置1の順方向電圧VFは、アクティブ領域6を画定するp−型不純物領域13の平面視面積およびp型不純物濃度Aによって律速される傾向がある。これに対して、p型主接合領域14の平面視面積は、p−型不純物領域13の平面視面積と比べて非常に小さい。そのため、濃度A<濃度B<濃度Cの条件下であれば、p型主接合領域14のp型不純物濃度Bを変動させたとしても、半導体装置1の順方向電圧VFは殆ど変動しない。
図7は、p型主接合領域14のp型不純物濃度Bとブレークダウン電圧BVとの関係を説明するためのグラフである。図7において、縦軸は、ブレークダウン電圧BV[V]であり、横軸は、p型主接合領域14のp型不純物濃度B[cm−3]である。
図7のグラフに示されるように、濃度A<濃度B<濃度Cの条件において、p型主接合領域14のp型不純物濃度Bを下げたとしても、ブレークダウン電圧BVは殆ど変動しなかった。ここでは、ブレークダウン電圧BVは、1540V以上1580V以下の範囲内に収まっている。
このように、本実施形態に係る半導体装置1によれば、図4〜図7に示されるように、順方向電圧VF、スイッチング損失をおよびブレークダウン電圧BVを犠牲にすることなく、安全動作領域を拡大できることが分かった。
これに対して、本実施形態に係る半導体装置1では、欠陥領域の密度ではなく、p型主接合領域14のp型不純物濃度Bを調整している。したがって、欠陥領域から切り離して、半導体装置1のリーク電流IRの増加を抑制し、かつ、ブレークダウン電圧BVの低下を抑制できる。よって、欠陥領域が形成されていない構造、または、欠陥領域の密度が比較的小さい構造の半導体層2を採用することができる。
<第2実施形態>
図8は、図2の領域IIIに対応する領域の拡大図であって、本発明の第2実施形態に係る半導体装置51を説明するための図である。図8において、前述の第1実施形態において述べた構成と同様の構成については同一の参照符号を付して説明を省略する。
p型主接合領域14に対するアノード電極32の接続部35の接続寸法S2(以下、単に「アノード電極32の接続寸法S2」という。)は、30μm以上であることが好ましい。アノード電極32の接続寸法S2は、60μm以上であることがより好ましい。アノード電極32の接続寸法S2は、p型主接合領域14の内周縁14aと、アノード電極32の接続端部35a(第1開口24の内壁)との間の距離でもある。
図9は、シミュレーションにより求められたものである。図9において、縦軸は、p型主接合領域14のホール電流密度[A・cm−2]である。図9において、横軸は、p型主接合領域14の内周縁14aを零としたときの、p型主接合領域14の内周縁14aと、アノード電極32の接続端部35a(絶縁層21の第1開口24の内壁)との間の距離[μm]である。
図9には、プロットP1、プロットP2およびプロットP3が示されている。
プロットP2は、本実施形態に係る半導体装置51において、アノード電極32の接続寸法S2が30μmのときのホール電流密度である。
プロットP3は、本実施形態に係る半導体装置51において、アノード電極32の接続寸法S2が60μmのときのホール電流密度である。
以上のように、本実施形態に係る半導体装置51では、アノード電極32が、p−型不純物領域13に加えて、p型主接合領域14と接続された接続部35を有している。したがって、半導体装置51のオンオフ動作時には、p−型不純物領域13およびp型主接合領域14の双方からアノード電極32に電流を直接流し込むことができる。
<第3実施形態>
図10は、本発明の第3実施形態に係る半導体装置55を示す断面図である。図10において、前述の第1実施形態において述べた構成と同様の構成については同一の参照符号を付して説明を省略する。
半導体層2の第2主面4の表層部には、本実施形態では、n+型不純物領域11に代えてp+型コレクタ領域56が形成されている。半導体層2の第2主面4側には、カソード電極12に代えてコレクタ電極65が形成されている。コレクタ電極65は、p+型コレクタ領域56と電気的に接続されている。
複数のトレンチゲート構造59は、たとえば平面視において同一方向に沿って延びるストライプ状に形成されている。各トレンチゲート構造59は、半導体層2の第1主面3に形成されたゲートトレンチ60を含む。各トレンチゲート構造59は、ゲート絶縁膜61を挟んでゲートトレンチ60に埋め込まれたゲート電極62をさらに含む。
これにより、各トレンチゲート構造59の側方には、半導体層2の第1主面3側から第2主面4側に向けて、n+型エミッタ領域57、p−型不純物領域13およびn−型不純物領域10が順に形成されている。p−型不純物領域13のうち、n+型エミッタ領域57およびn−型不純物領域10の間の領域がIGBTのチャネル領域である。
絶縁層21は、本実施形態では、アクティブ領域6における半導体層2の第1主面3の上にも形成されている。絶縁層21は、n+型エミッタ領域57およびp+型コンタクト領域58を露出させる第3開口63を有している。
<第4実施形態>
図11は、本発明の第4実施形態に係る半導体装置55を示す断面図である。図11において、前述の第3実施形態において述べた構成と同様の構成については同一の参照符号を付して説明を省略する。
半導体層2の第2主面4の表層部には、本実施形態では、前述のIGBT(図10参照)のp+型コレクタ領域56に代えてn+型ドレイン領域67が形成されている。n+型ドレイン領域67は、前述のn+型不純物領域11によって形成されていてもよい。
p−型不純物領域13のうち、n+型ソース領域68およびn−型不純物領域10の間の領域がMISFETのチャネル領域である。
<第5実施形態>
図12は、本発明の第5実施形態に係る半導体装置71を示す断面図である。図10において、前述の第3実施形態において述べた構成と同様の構成については同一の参照符号を付して説明を省略する。
アクティブ領域6において半導体層2の第1主面3の表層部には、複数のp−型不純物領域13が間隔を空けて形成されている。p−型不純物領域13は、本実施形態では、IGBTのp型ボディ領域として形成されている。複数のp−型不純物領域13は、たとえば平面視において同一方向に沿って延びるストライプ状に形成されている。
p−型不純物領域13の表層部には、n+型エミッタ領域57が形成されている。n+型エミッタ領域57は、p−型不純物領域13の周縁から内側に間隔を空けて形成されている。
アクティブ領域6において半導体層2の第1主面3には、前述のトレンチゲート構造59に代えて複数のプレーナゲート構造72が形成されている。複数のプレーナゲート構造72は、互いに隣り合うp−型不純物領域13の間の領域にそれぞれ形成されている。複数のプレーナゲート構造72は、平面視においてp−型不純物領域13が延びる方向に沿って延びるストライプ状に形成されている。
絶縁層21は、プレーナゲート構造72を被覆している。絶縁層21は、n+型エミッタ領域57およびp+型コンタクト領域58を露出させる第3開口63を有している。
以上、本実施形態に係る半導体装置71のように、プレーナゲート型のIGBTを備えた構造によっても、前述の第1実施形態において述べた作用効果と同様の作用効果を奏することができる。むろん、本実施形態に係る半導体装置66に対して、前述の第2実施形態に係る半導体装置51の構造を適用することもできる。
<他の形態>
以上、本発明の実施形態について説明したが、本発明は、さらに他の形態で実施することもできる。
前述の各実施形態では、4個のp+型FL領域18が形成された例について説明した。しかし、p+型FL領域18の個数は、緩和すべき電界の強さに応じて適宜調節され得る。したがって、p+型FL領域18が、1個だけ形成された構造が採用されてもよい。むろん、p+型FL領域18が、4個以上形成された構造が採用されてもよい。
前述の各実施形態において、フィールドプレート33A,33B,33C,33Dは、有端状に形成されていてもよい。前述の各実施形態において、等電位ポテンシャル電極34は、有端状に形成されていてもよい。
前述の各実施形態において、アクティブ領域6外の絶縁層21は、半導体層2の第1主面3の表層部を選択的に掘り下げて形成したトレンチに絶縁体を埋設したトレンチアイソレーション構造を有していてもよい。
2 半導体層
6 アクティブ領域
10 n−型不純物領域(第1不純物領域)
13 p−型不純物領域(第2不純物領域)
14 p型主接合領域
18 p+型FL領域(フィールドリミット領域)
21 絶縁層
32 アノード電極(表面電極)
35 アノード電極の接続部
35a アノード電極の接続端部
51 半導体装置
55 半導体装置
56 p+型コレクタ領域
57 n+型エミッタ領域
61 ゲート絶縁膜
62 ゲート電極
64 エミッタ電極(表面電極)
66 半導体装置
67 n+型ドレイン領域
68 n+型ソース領域
69 ソース電極(表面電極)
71 半導体装置
Claims (21)
- 機能素子が形成されたアクティブ領域を有する半導体層と、
前記半導体層の表層部に形成された第1導電型の第1不純物領域と、
前記第1不純物領域の表層部に形成され、かつ、前記アクティブ領域を画定する第2導電型の第2不純物領域と、
前記半導体層の表層部において、前記第2不純物領域の周縁に沿って形成され、かつ、前記第2不純物領域の第2導電型不純物濃度よりも高い第2導電型不純物濃度を有する第2導電型の主接合領域と、
前記半導体層の表層部において、前記主接合領域に対して前記第2不純物領域とは反対側の領域で前記主接合領域の周縁に沿って形成され、かつ、前記主接合領域の第2導電型不純物濃度よりも高い第2導電型不純物濃度を有する第2導電型のフィールドリミット領域と、を含む、半導体装置。 - 前記第2不純物領域の第2導電型不純物濃度に対する前記主接合領域の第2導電型不純物濃度の濃度比は、1.0を超えて10未満である、請求項1に記載の半導体装置。
- 前記第2不純物領域の第2導電型不純物濃度に対する前記フィールドリミット領域の第2導電型不純物濃度の濃度比は、1.0を超えて10以下である、請求項1または2に記載の半導体装置。
- 前記第2不純物領域は、5.0×1015cm−3以上1.0×1017cm−3以下の第2導電型不純物濃度を有している、請求項1〜3のいずれか一項に記載の半導体装置。
- 前記主接合領域は、3.0×1016cm−3以上5.0×1017cm−3未満の第2導電型不純物濃度を有している、請求項1〜4のいずれか一項に記載の半導体装置。
- 前記フィールドリミット領域は、4.0×1016cm−3以上5.0×1017cm−3以下の第2導電型不純物濃度を有している、請求項1〜5のいずれか一項に記載の半導体装置。
- 前記主接合領域は、前記第2不純物領域と同電位になるように形成されている、請求項1〜6のいずれか一項に記載の半導体装置。
- 前記主接合領域の底部は、前記半導体層の厚さ方向に関して、前記第2不純物領域の底部よりも深い位置に形成されている、請求項1〜7のいずれか一項に記載の半導体装置。
- 前記主接合領域は、前記第2不純物領域を取り囲んでいる、請求項1〜8のいずれか一項に記載の半導体装置。
- 前記フィールドリミット領域は、前記主接合領域から間隔を空けて形成されている、請求項1〜9のいずれか一項に記載の半導体装置。
- 前記フィールドリミット領域の底部は、前記半導体層の厚さ方向に関して、前記第2不純物領域の底部よりも深い位置に形成されている、請求項1〜10のいずれか一項に記載の半導体装置。
- 前記フィールドリミット領域の底部は、前記半導体層の厚さ方向に関して、前記主接合領域の底部と等しい深さ位置に形成されている、請求項1〜11のいずれか一項に記載の半導体装置。
- 前記フィールドリミット領域は、前記主接合領域を取り囲んでいる、請求項1〜12のいずれか一項に記載の半導体装置。
- 前記主接合領域から離れる方向に間隔を空けて、複数の前記フィールドリミット領域が形成されている、請求項1〜13のいずれか一項に記載の半導体装置。
- 複数の前記フィールドリミット領域は、それぞれ等しい第2導電型不純物濃度を有している、請求項14に記載の半導体装置。
- 前記半導体層の上に形成され、前記第2不純物領域および前記主接合領域の両方に接続された接続部を有する表面電極をさらに含む、請求項1〜15のいずれか一項に記載の半導体装置。
- 前記表面電極の前記接続部は、前記主接合領域の上に位置する接続端部を有している、請求項16に記載の半導体装置。
- 前記半導体層の上に形成され、前記第2不純物領域および前記主接合領域を露出させる開口を有し、前記開口を区画する内壁が前記主接合領域の上に位置する絶縁層をさらに含み、
前記表面電極の前記接続部は、前記絶縁層の前記開口内において前記第2不純物領域および前記主接合領域と接続されている、請求項16または17に記載の半導体装置。 - 前記第2不純物領域は、前記第1不純物領域との間でpn接合部を形成しており、
前記アクティブ領域には、前記pn接合部を含むダイオードが、前記機能素子として形成されている、請求項1〜18のいずれか一項に記載の半導体装置。 - 前記第2不純物領域の表層部に形成された第1導電型のエミッタ領域と、
前記半導体層において前記第1不純物領域を挟んで前記第2不純物領域に対向する領域に形成された第2導電型のコレクタ領域と、
前記エミッタ領域、前記第2不純物領域および前記第1不純物領域とゲート絶縁膜を挟んで対向するゲート電極とをさらに含み、
前記アクティブ領域には、前記第2不純物領域をチャネル領域とするIGBT(Metal Insulator Semiconductor Field Effect Transistor)が、前記機能素子として形成されている、請求項1〜18のいずれか一項に記載の半導体装置。 - 前記第2不純物領域の表層部に形成された第1導電型のソース領域と、
前記半導体層において前記第1不純物領域を挟んで前記第2不純物領域に対向する領域に形成された第1導電型のドレイン領域と、
前記ソース領域、前記第2不純物領域および前記第1不純物領域とゲート絶縁膜を挟んで対向するゲート電極とをさらに含み、
前記アクティブ領域には、前記第2不純物領域をチャネル領域とするMISFET(Metal Insulator Semiconductor Field Effect Transistor)が、前記機能素子として形成されている、請求項1〜18のいずれか一項に記載の半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017051850A JP2018157040A (ja) | 2017-03-16 | 2017-03-16 | 半導体装置 |
JP2022002504A JP7260682B2 (ja) | 2017-03-16 | 2022-01-11 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017051850A JP2018157040A (ja) | 2017-03-16 | 2017-03-16 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022002504A Division JP7260682B2 (ja) | 2017-03-16 | 2022-01-11 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018157040A true JP2018157040A (ja) | 2018-10-04 |
Family
ID=63718397
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017051850A Pending JP2018157040A (ja) | 2017-03-16 | 2017-03-16 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2018157040A (ja) |
Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03173180A (ja) * | 1989-12-01 | 1991-07-26 | Hitachi Ltd | 半導体素子 |
JPH11288949A (ja) * | 1998-02-24 | 1999-10-19 | Samsung Electronics Co Ltd | 半絶縁ポリシリコン(sipos)を用いた電力半導体装置及びその製造方法 |
JP2004158817A (ja) * | 2002-09-09 | 2004-06-03 | Toyota Central Res & Dev Lab Inc | 半導体装置 |
JP2010186805A (ja) * | 2009-02-10 | 2010-08-26 | Fuji Electric Systems Co Ltd | 半導体装置 |
JP2010267655A (ja) * | 2009-05-12 | 2010-11-25 | Mitsubishi Electric Corp | 半導体装置 |
JP2014138048A (ja) * | 2013-01-16 | 2014-07-28 | Sumitomo Electric Ind Ltd | 炭化珪素半導体装置 |
JP2014170780A (ja) * | 2013-03-01 | 2014-09-18 | Toyota Central R&D Labs Inc | 逆導通igbt |
JP2014241367A (ja) * | 2013-06-12 | 2014-12-25 | 三菱電機株式会社 | 半導体素子、半導体素子の製造方法 |
WO2015022989A1 (ja) * | 2013-08-15 | 2015-02-19 | 富士電機株式会社 | 半導体装置 |
JP2016004930A (ja) * | 2014-06-18 | 2016-01-12 | 富士電機株式会社 | 逆阻止igbtおよびその製造方法 |
JP2016029685A (ja) * | 2014-07-25 | 2016-03-03 | 株式会社東芝 | 半導体装置 |
JP2016063048A (ja) * | 2014-09-17 | 2016-04-25 | 富士電機株式会社 | トレンチ型絶縁ゲートバイポーラトランジスタ及びその製造方法 |
WO2016114138A1 (ja) * | 2015-01-14 | 2016-07-21 | 富士電機株式会社 | 半導体装置 |
JP2016225363A (ja) * | 2015-05-27 | 2016-12-28 | トヨタ自動車株式会社 | 半導体装置 |
-
2017
- 2017-03-16 JP JP2017051850A patent/JP2018157040A/ja active Pending
Patent Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03173180A (ja) * | 1989-12-01 | 1991-07-26 | Hitachi Ltd | 半導体素子 |
JPH11288949A (ja) * | 1998-02-24 | 1999-10-19 | Samsung Electronics Co Ltd | 半絶縁ポリシリコン(sipos)を用いた電力半導体装置及びその製造方法 |
JP2004158817A (ja) * | 2002-09-09 | 2004-06-03 | Toyota Central Res & Dev Lab Inc | 半導体装置 |
JP2010186805A (ja) * | 2009-02-10 | 2010-08-26 | Fuji Electric Systems Co Ltd | 半導体装置 |
JP2010267655A (ja) * | 2009-05-12 | 2010-11-25 | Mitsubishi Electric Corp | 半導体装置 |
JP2014138048A (ja) * | 2013-01-16 | 2014-07-28 | Sumitomo Electric Ind Ltd | 炭化珪素半導体装置 |
JP2014170780A (ja) * | 2013-03-01 | 2014-09-18 | Toyota Central R&D Labs Inc | 逆導通igbt |
JP2014241367A (ja) * | 2013-06-12 | 2014-12-25 | 三菱電機株式会社 | 半導体素子、半導体素子の製造方法 |
WO2015022989A1 (ja) * | 2013-08-15 | 2015-02-19 | 富士電機株式会社 | 半導体装置 |
JP2016004930A (ja) * | 2014-06-18 | 2016-01-12 | 富士電機株式会社 | 逆阻止igbtおよびその製造方法 |
JP2016029685A (ja) * | 2014-07-25 | 2016-03-03 | 株式会社東芝 | 半導体装置 |
JP2016063048A (ja) * | 2014-09-17 | 2016-04-25 | 富士電機株式会社 | トレンチ型絶縁ゲートバイポーラトランジスタ及びその製造方法 |
WO2016114138A1 (ja) * | 2015-01-14 | 2016-07-21 | 富士電機株式会社 | 半導体装置 |
JP2016225363A (ja) * | 2015-05-27 | 2016-12-28 | トヨタ自動車株式会社 | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8716746B2 (en) | Semiconductor device | |
US10109725B2 (en) | Reverse-conducting semiconductor device | |
JP6637012B2 (ja) | 半導体装置 | |
JP5748188B2 (ja) | 半導体装置 | |
JP6415749B2 (ja) | 炭化珪素半導体装置 | |
TW201611275A (zh) | 半導體裝置 | |
JP2014056942A (ja) | 電力用半導体装置 | |
JP2015207588A (ja) | 半導体装置 | |
US8829563B2 (en) | Power semiconductor device and method for manufacturing such a power semiconductor device | |
JP7268330B2 (ja) | 半導体装置および製造方法 | |
US7135718B2 (en) | Diode device and transistor device | |
JP6606007B2 (ja) | スイッチング素子 | |
US10347714B2 (en) | Semiconductor device | |
US20180261594A1 (en) | Semiconductor device | |
JP7090073B2 (ja) | 半導体装置 | |
JP2019096732A (ja) | 半導体装置 | |
US10886389B2 (en) | Semiconductor device | |
JP6299658B2 (ja) | 絶縁ゲート型スイッチング素子 | |
JP2015070185A (ja) | 半導体装置及びその製造方法 | |
JP4177229B2 (ja) | 半導体装置とその製造方法 | |
JP2007511913A (ja) | 改良された安全動作領域機能を有するigbtカソードのデザイン | |
JP7260682B2 (ja) | 半導体装置 | |
JP2019160901A (ja) | 半導体装置 | |
JP2018157040A (ja) | 半導体装置 | |
JP2019160877A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200217 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210105 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210325 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210520 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20211021 |