TW201611275A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW201611275A
TW201611275A TW104107306A TW104107306A TW201611275A TW 201611275 A TW201611275 A TW 201611275A TW 104107306 A TW104107306 A TW 104107306A TW 104107306 A TW104107306 A TW 104107306A TW 201611275 A TW201611275 A TW 201611275A
Authority
TW
Taiwan
Prior art keywords
semiconductor layer
layer
semiconductor device
electrode
semiconductor
Prior art date
Application number
TW104107306A
Other languages
English (en)
Inventor
Tomoko Matsudai
Tsuneo Ogura
Bungo Tanaka
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW201611275A publication Critical patent/TW201611275A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

本發明之實施形態提供一種能夠抑制元件破壞之半導體裝置。根據實施形態而提供一種半導體裝置，其包含：第1電極；第1導電型之第1半導體層，其設置於上述第1電極之上方；第2電極；第2導電型之第2半導體層，其設置於第1區域內、且上述第1電極上；第2導電型之第3半導體層，其設置於上述第1區域內、且上述第1半導體層上；第1導電型之第4半導體層，其選擇性地設置於上述第3半導體層上；閘極電極，其介隔閘極絕緣膜而設置於上述第1半導體層、上述第3半導體層、及上述第4半導體層內；第1導電型之第5半導體層，其設置於與上述第1區域相鄰之第2區域內、且上述第1電極上；第2導電型之第6半導體層，其設置於上述第2區域內、且上述第1半導體層上；及第2導電型之第7半導體層，其具有位於較上述閘極絕緣膜及上述第6半導體層之底部更靠上述第1電極側之底部。

Description

半導體裝置
[關聯申請案]
本申請案享有以日本專利申請案2014-185706號(申請日：2014年9月11日)為基礎申請案之優先權。本申請案藉由參照該基礎申請案而包含基礎申請案之全部內容。
本發明之實施形態係關於一種半導體裝置。
近年來，盛行開發一種將IGBT(Insulated Gate Bipolar Transistor，絕緣閘雙極電晶體)與二極體形成於同一基板上之RC-IGBT(Reverse Conducting-IGBT，反向導通IGBT)。作為IGBT構造之一，可列舉使閘極區域為溝槽型之構造。其係如下構造，即，以穿透p型基極層之方式開挖溝槽，且於溝槽側壁形成氧化膜來作為閘極氧化膜。進而，將電極材料埋入至閘極氧化膜之內側，且將溝槽部用作閘極區域。溝槽構造之IGBT相較使用將閘極氧化膜與閘極電極沈積於元件上部之平面構造之情形，可更密集地形成通道部，從而可使電流密度增加。
然而，於元件中形成溝槽之構造亦存在問題。於相鄰之溝槽彼此之距離較大之情形時，或於終端區域附近之溝槽中，於逆向偏壓狀態下，在溝槽底部產生電場集中，從而產生靜態耐電壓降低或元件破壞。因此，研究對溝槽彼此之距離較大之部位、或終端區域附近之溝槽以雜質濃度較大的擴散層覆蓋其底部等以不使電場集中。
然而，於RC-IGBT中，將IGBT與二極體形成於同一基板上，因而必定存在IGBT與二極體相鄰之部位。於該相鄰部配置IGBT之溝槽而產生電場集中部位。於亦在二極體形成溝槽之情形時，可避免在IGBT與二極體相鄰之部位上之電場集中，但於以特性改善為目的等而使二極體為平面構造之情形時，期望用以避免於相鄰部之電場集中之方法。
本發明之實施形態提供一種能夠抑制元件破壞之半導體裝置。
根據實施形態而提供一種半導體裝置，其包含：第1電極；第1導電型之第1半導體層，其設置於上述第1電極之上方；第2電極，其設置於上述第1半導體層之上方；第2導電型之第2半導體層，其設置於上述第1電極與上述第1半導體層之間之第1區域內、且上述第1電極上；第2導電型之第3半導體層，其設置於上述第2電極與上述第1半導體層之間之上述第1區域內、且上述第1半導體層上；第1導電型之第4半導體層，其選擇性地設置於上述第3半導體層上；閘極電極，其介隔閘極絕緣膜而設置於上述第1半導體層、上述第3半導體層、及上述第4半導體層內；第1導電型之第5半導體層，其設置於與上述第1電極和上述第1半導體層之間之上述第1區域相鄰的第2區域內、且上述第1電極上；第2導電型之第6半導體層，其設置於上述第2電極與上述第1半導體層之間之上述第2區域內、且上述第1半導體層上；及第2導電型之第7半導體層，其位於上述第1半導體層及上述第6半導體層內，且包括底部，上述底部位於較上述閘極絕緣膜及上述第6半導體層之底部更靠上述第1電極側。
1‧‧‧半導體裝置
2‧‧‧半導體裝置
3‧‧‧半導體裝置
4‧‧‧半導體裝置
5‧‧‧半導體裝置
6‧‧‧半導體裝置
7‧‧‧半導體裝置
8‧‧‧半導體裝置
101‧‧‧陰極電極
102‧‧‧陰極層
103‧‧‧汲極層
104‧‧‧緩衝層
105‧‧‧第1基極層
109‧‧‧半導體層
110‧‧‧半導體層
111‧‧‧邊界面
112‧‧‧邊界面
121‧‧‧第2基極層
122‧‧‧第1接觸層
123‧‧‧源極層
124‧‧‧溝槽
125‧‧‧閘極絕緣膜
126‧‧‧閘極電極
127‧‧‧絕緣膜
131‧‧‧第1陽極層
132‧‧‧溝槽
133‧‧‧第2陽極層
134‧‧‧第2接觸層
138‧‧‧陽極電極
144‧‧‧虛設溝槽
145‧‧‧虛設閘極絕緣膜
146‧‧‧虛設閘極電極
151‧‧‧邊緣部
152‧‧‧邊緣部
D1‧‧‧距離
D2‧‧‧距離
L‧‧‧距離
R1‧‧‧二極體區域
R2‧‧‧IGBT區域
圖1係例示第1實施形態之半導體裝置之剖視圖。
圖2係例示第2實施形態之半導體裝置之剖視圖。
圖3係於橫軸取圖2所示之距離L、且於縱軸取IGBT之靜態耐電壓而例示第2實施形態之半導體裝置之靜態耐電壓的曲線圖。
圖4係例示第3實施形態之半導體裝置之剖視圖。
圖5係例示第4實施形態之半導體裝置之剖視圖。
圖6係例示第4實施形態之變化例1之半導體裝置的剖視圖。
圖7係例示第4實施形態之變化例2之半導體裝置的剖視圖。
圖8係例示第5實施形態之半導體裝置之剖視圖。
圖9係例示第5實施形態之變化例之半導體裝置的剖視圖。
以下，一面參照圖式，一面對本發明之實施形態進行說明。
(第1實施形態)
對第1實施形態進行說明。
圖1係例示本實施形態之半導體裝置之剖視圖。
本實施形態之半導體裝置係RC-IGBT。
首先，對本實施形態之半導體裝置之構成進行說明。
如圖1所示，本實施形態之半導體裝置1包含二極體區域R1與IGBT區域R2。而且，於半導體裝置1中，設置有陰極電極101，且於陰極電極101上設置有形成有n+型雜質之n+型之陰極層102及形成有p+型雜質之p+型之汲極層103。陰極層102設置於二極體區域R1內，汲極層103設置於IGBT區域R2內。二極體區域R1與IGBT區域R2係介隔邊界面111而相鄰。即，陰極層102與汲極層103係介隔邊界面111而相鄰。
於陰極層102及汲極層103上，與二極體區域R1及IGBT區域R2連續地設置有n型之緩衝層104。於緩衝層104上設置有n-型之第1基極層105。
n+型之陰極層102之有效的雜質濃度高於n型之緩衝層104之有效的雜質濃度，且n型之緩衝層104之有效的雜質濃度高於n-型之第1基 極層105之有效的雜質濃度。
再者，於本說明書中，所謂「有效的雜質濃度」係指有助於半導體材料之導電性之雜質濃度，於包含成為施體之雜質與成為受體之雜質之兩者的情形時，則係指除該相抵消成分以外之雜質濃度。
於IGBT區域R2，於第1基極層105上設置有p-型之第2基極層121。於第2基極層121上之一部分設置有p+型之第1接觸層122。於第2基極層121上之未設置第1接觸層122之部分，設置有n+型之源極層123。p+型之第1接觸層122之有效的雜質濃度高於p-型之第2基極層121之有效的雜質濃度。n+型之源極層123之有效的雜質濃度高於n型之緩衝層104之有效的雜質濃度。
於IGBT區域R2，以朝向第1基極層105之方向貫通源極層123及第2基極層121之方式形成溝槽124。溝槽124之底面位於較第2基極層121之下表面更下方。即，溝槽124之底面位於第1基極層105內部。於溝槽124之內表面上設置有閘極絕緣膜125。於溝槽124內之較閘極絕緣膜125靠中心軸側設置有閘極電極126。即，閘極電極126介隔閘極絕緣膜125而與第1基極層105、第2基極層121、及源極層123相鄰。
於二極體區域R1，於第1基極層105上設置有p-型之第1陽極層131。於二極體區域R1，較p-型之第1陽極層131更深地設置有p-型之第2陽極層133。溝槽124及第2陽極層133向相對於圖1之紙面而垂直之方向呈線狀延伸。
於第2陽極層133上之寬度方向中央部，以形成與第2陽極層133之上表面為同一平面之方式設置有p+型之第2接觸層134。p+型之第2接觸層134之有效的雜質濃度高於p-型之第1陽極層131及p-型之第2陽極層133之有效的雜質濃度。
最靠近IGBT區域R2側之第1陽極層131、與最靠近二極體區域R1側之閘極絕緣膜125係介隔邊界面111而相鄰。自第2陽極層133(或第2 接觸層134)之上表面至第2陽極層133之最深部為止的距離D2為自溝槽124之上表面至下表面為止的距離D1以上。即，下述數式1成立。
[數式1]D2≧D1
於IGBT區域R2內之溝槽124之整個上表面上、及源極層123之一部分上表面上設置有絕緣膜127。於源極層123之上表面上未設置絕緣膜127之部分、絕緣膜127、第1接觸層122、第1陽極層131、第2陽極層133、及第2接觸層134之上表面上，遍及IGBT區域R2與二極體區域R1之全部區域而設置有陽極電極138。
其次，對本實施形態之半導體裝置之動作進行說明。
於使陽極電極138接地、且對陰極電極101施加有正電壓之狀態下，若對閘極電極126施加閾值以上之電壓，則於IGBT區域R2內，通道區域導通而流動電子電流，進而自汲極層103向第1基極層105注入電洞，半導體裝置1於IGBT區域R2成為導通狀態。另一方面，若使閘極電極126之電位為未達閾值之電位，則IGBT區域R2成為斷開狀態。
若使施加至陽極電極138之電壓高於施加至陰極電極101之電壓，則於二極體區域R1內，自第2接觸層134向第1基極層105注入電洞，進而自陰極層102向第1基極層105注入電子，半導體裝置1於二極體區域R1成為導通狀態。
又，自靜態耐電壓設計之觀點考慮，如圖1所示，於對IGBT區域R2施加有逆向偏壓之情形時，電場集中於最靠近二極體區域R1之IGBT區域R2內之溝槽124之底面與邊界面111交叉的邊緣部151附近。若電場集中於邊緣部151附近，則易引起於該部位之雪崩擊穿，從而半導體裝置1之靜態耐電壓降低。
但是，通常，溝槽124之底部多以帶弧度之方式形成，於無法特定出溝槽124之底面與邊界面111交叉之邊緣部151的情形時，與邊界 面111接觸之溝槽124之側面下部的一部分成為邊緣部151。
其次，對本實施形態之半導體裝置1之效果進行說明。
如圖1所示，於本實施形態之半導體裝置1中，於二極體區域R1內設置有第2陽極層133。自二極體區域R1內之第2陽極層133(或第2接觸層134)之上表面至第2陽極層133之最深部為止的距離D2為自IGBT區域R2內之溝槽124之上表面至下表面為止的距離D1以上。
藉此，於對IGBT區域R2施加有逆向偏壓之情形時，可緩和於邊緣部151附近之電場集中。其原因在於，於相鄰之二極體區域R1，於施加逆向偏壓時，自第2陽極層133、第1陽極層131與第1基極層105之pn接面部空乏化。因此，電位分佈係遍及第2陽極層133下部、溝槽124下部而分佈有等電位面。進而，藉由較溝槽124更深地形成第2陽極層133，可有效地防止於溝槽124底部之邊緣部151附近之電場集中。藉由防止電場集中而可防止IGBT之靜態耐電壓之降低。其結果，可提供一種能夠抑制由溝槽124底部之電場集中所致之元件破壞的半導體裝置。此效果與將溝槽124相鄰配置時之效果類似。
再者，第2陽極層133通常係利用離子注入與熱擴散而形成，但亦能以如下方法形成。以朝向第1基極層105且於相對於第1陽極層131之下表面而垂直之方向貫通第1陽極層131的方式形成溝槽132，溝槽132之最深部位於較第1陽極層131之下表面更下方。亦能利用埋入等而於溝槽132內形成p-型半導體層。
(第2實施形態)
其次，對第2實施形態進行說明。
圖2係例示本實施形態之半導體裝置之剖視圖。
圖3係器件模擬之結果，其係於橫軸取最靠近第2陽極層133之溝槽124之第2陽極層133側之側面與第2陽極層133之中心的距離L、且於縱軸取IGBT之靜態耐電壓而例示本實施形態之半導體裝置之靜態耐 電壓的曲線圖。
如圖2所示，本實施形態之半導體裝置2與上述第1實施形態之半導體裝置1相比，最靠近第2陽極層133之溝槽124之第2陽極層133側之側面與第2陽極層133之中心的距離L如下述數式2所示般成為7μm以下。
[數式2]L≦7μm
本實施形態之半導體裝置之除上述以外的構成與上述第1實施形態之半導體裝置的構成相同。
其次，對本實施形態之半導體裝置之動作及效果進行說明。
如圖3所示，於本實施形態之半導體裝置2中，距離L變大，並且其靜態耐電壓降低。於距離L為7μm左右之前，表示靜態耐電壓降低之程度之曲線圖之斜率慢慢變大。於距離L為7μm左右，曲線圖之斜率成為最大。於距離L大於約7μm以上且11μm左右以下，曲線圖之斜率慢慢變小。若距離L大於11μm左右，則曲線圖之斜率大致成為0，靜態耐電壓以較低之值成為固定值。
若第2陽極層133與溝槽124之間隔較大，則等電位面之分佈以陷入至第2陽極層133與溝槽124之間之第1陽極層131的方式分佈，於溝槽124之邊緣部151附近產生電場集中。因此，以不產生向該第1陽極層131側陷入之等電位分佈之方式縮窄第2陽極層133與溝槽124的間隔對維持靜態耐電壓有效果。
如圖3所示，於距離L為7μm左右之前靜態耐電壓之降低緩慢，於7μm附近具有斜率之反曲點，靜態耐電壓急遽降低，其後以較低之靜態耐電壓值成為固定。
因此，於本實施形態之半導體裝置2中，為了確保耐壓，距離L較佳為7μm以下。其結果，可更確實地防止IGBT之靜態耐電壓之降 低。
本實施形態之半導體裝置之除上述以外的動作及效果與上述第1實施形態之半導體裝置的動作及效果相同。
(第3實施形態)
其次，對第3實施形態進行說明。
圖4係例示本實施形態之半導體裝置之剖視圖。
如圖4所示，本實施形態之半導體裝置3與上述第1實施形態之半導體裝置1相比，於IGBT區域R2內，將複數個溝槽124中之一部分溝槽124變更為虛設溝槽144。
虛設溝槽144形成與溝槽124相同之構成。即，虛設溝槽144係以於相對於第2基極層121之下表面而垂直之方向貫通第2基極層121的方式形成。虛設溝槽144之底面設置於與溝槽124之底面相同程度之高度位置。於虛設溝槽144之內表面上，設置有與閘極絕緣膜125相同之虛設閘極絕緣膜145。於虛設溝槽144內之較虛設閘極絕緣膜145靠中心軸側，設置有與閘極電極126相同之虛設閘極電極146。
但是，未於虛設溝槽144上形成絕緣膜127。因此，虛設閘極電極146連接於陽極電極138。虛設閘極電極146與陽極電極138之連接可於虛設閘極電極146之上方進行連接，亦可於半導體裝置3之外周部進行連接。
再者，作為IGBT區域R2內之最靠二極體區域R1側之溝槽閘極，亦可設置虛設溝槽144或溝槽124之任一者。
本實施形態之半導體裝置之除上述以外的構成與上述第1實施形態之半導體裝置的構成相同。
如圖4所示，於本實施形態之半導體裝置3中，不僅於溝槽124而且亦於虛設溝槽144之底面與側面交叉之邊緣部152附近產生電場。從而相應地可緩和最靠近二極體區域R1之IGBT區域R2內之溝槽124的底 面與側面交叉之邊緣部151附近的電場集中。
本實施形態之半導體裝置之除上述以外的動作及效果與上述第1實施形態之半導體裝置的動作及效果相同。
(第4實施形態)
其次，對第4實施形態進行說明。
圖5係例示本實施形態之半導體裝置之剖視圖。
如圖5所示，本實施形態之半導體裝置4與上述第1實施形態之半導體裝置1相比不同之點在於，陰極層102與汲極層103之邊界面111，並未和溝槽124與第1陽極層131之邊界面112處於同一平面上，而是位於IGBT區域R2內。
本實施形態之半導體裝置4之除上述以外的構成、動作及效果與上述第1實施形態之半導體裝置的構成、動作及效果相同。
又，由於更多地獲取陰極層102之面積，因此對降低於二極體區域之導通電壓等使二極體特性提高較為有效。
(第4實施形態之變化例1)
其次，對第4實施形態之變化例1進行說明。
圖6係例示本變化例之半導體裝置之剖視圖。
如圖6所示，本變化例之半導體裝置5與上述第1實施形態之半導體裝置1相比不同之點在於，邊界面111並未與邊界面112處於同一平面上，而是位於二極體區域R1內。
本變化例之半導體裝置5之除上述以外的構成、動作及效果與上述第1實施形態之半導體裝置的構成、動作及效果相同。
又，由於更多地獲取汲極層103之面積，因此對降低於IGBT區域之導通電壓等使IGBT特性提高較為有效。
(第4實施形態之變化例2)
其次，對第4實施形態之變化例2進行說明。
圖7係例示本變化例之半導體裝置之剖視圖。
如圖7所示，本變化例之半導體裝置6與上述第1實施形態之半導體裝置1相比不同之點在於，陰極層102與汲極層103相互隔離，且緩衝層104之一部分亦進入至陰極層102與汲極層103之間。
本實施形態之半導體裝置6之除上述以外的構成、動作及效果與上述第1實施形態之半導體裝置的構成、動作及效果相同。
又，藉由具有陰極層102、汲極層103、及兩者皆無之區域，可抑制於二極體區域端部之電流集中、或於IGBT區域端部之電流集中等。
(第5實施形態)
其次，對第5實施形態進行說明。
圖8係例示本實施形態之半導體裝置之剖視圖。
如圖8所示，本實施形態之半導體裝置7與上述第4實施形態之變化例2之半導體裝置6(參照圖7)相比不同之點在於，於陰極層102與汲極層103之間之一部分設置有n+型之半導體層109。n+型之半導體層109之有效的雜質濃度高於n型之緩衝層104之有效的雜質濃度。
本實施形態之半導體裝置7之除上述以外的構成、動作及效果與上述第4實施形態之變化例2之半導體裝置6的構成、動作及效果相同。
(第5實施形態之變化例)
其次，對第5實施形態之變化例進行說明。
圖9係例示本變化例之半導體裝置之剖視圖。
如圖9所示，本實施形態之半導體裝置8與上述第4實施形態之變化例2之半導體裝置6(參照圖7)相比不同之點在於，於陰極層102與汲極層103之間之一部分設置有p+型之半導體層110。p+型之半導體層110之有效的雜質濃度高於p-型之第2基極層121之有效的雜質濃度。
本實施形態之半導體裝置8之除上述以外的構成、動作及效果與上述第4實施形態之變化例2之半導體裝置6的構成、動作及效果相同。
再者，於本實施形態之半導體裝置中，例示設置有第2接觸層134之情形，但亦可不設置第2接觸層134。
根據以上說明之複數個實施形態，可提供一種能夠抑制由溝槽底部之電場集中所致之元件破壞的半導體裝置。
以上，對本發明之若干個實施形態進行了說明，但該等實施形態係作為示例而提出者，並非意欲限定發明之範圍。該等新穎之實施形態能夠以其他各種形態實施，且可於不脫離發明之要旨之範圍進行各種省略、置換、及變更。該等實施形態或其變化包含於發明之範圍或要旨中，並且包含於申請專利範圍所記載之發明及其等效物之範圍內。
1‧‧‧半導體裝置
101‧‧‧陰極電極
102‧‧‧陰極層
103‧‧‧汲極層
104‧‧‧緩衝層
105‧‧‧第1基極層
111‧‧‧邊界面
121‧‧‧第2基極層
122‧‧‧第1接觸層
123‧‧‧源極層
124‧‧‧溝槽
125‧‧‧閘極絕緣膜
126‧‧‧閘極電極
127‧‧‧絕緣膜
131‧‧‧第1陽極層
132‧‧‧溝槽
133‧‧‧第2陽極層
134‧‧‧第2接觸層
138‧‧‧陽極電極
151‧‧‧邊緣部
D1‧‧‧距離
D2‧‧‧距離
R1‧‧‧二極體區域
R2‧‧‧IGBT區域

Claims (9)

  1. 一種半導體裝置，其包含：第1電極；第1導電型之第1半導體層，其設置於上述第1電極之上方；第2電極，其設置於上述第1半導體層之上方；第2導電型之第2半導體層，其設置於上述第1電極與上述第1半導體層之間之第1區域內；第2導電型之第3半導體層，其設置於上述第2電極與上述第1半導體層之間之上述第1區域內；第1導電型之第4半導體層，其選擇性地設置於上述第3半導體層上；閘極電極，其介隔閘極絕緣膜而設置於上述第1半導體層、上述第3半導體層、及上述第4半導體層內；第1導電型之第5半導體層，其設置於與上述第1電極和上述第1半導體層之間之與上述第1區域相鄰的第2區域內；第2導電型之第6半導體層，其設置於上述第2電極與上述第1半導體層之間之上述第2區域內；及第2導電型之第7半導體層，其位於上述第1半導體層及上述第6半導體層內，且包括底部，上述底部位於較上述閘極絕緣膜及上述第6半導體層之底部更靠上述第1電極側。
  2. 如請求項1之半導體裝置，其中最靠近上述第7半導體層之上述閘極絕緣膜之上述第7半導體層側的側面、與上述第7半導體層之中心之距離為7微米以下。
  3. 如請求項1或2之半導體裝置，其中於包含上述第2半導體層及上述第5半導體層之上表面之面與上述第1半導體層之間，進而包 含第1導電型之第8半導體層。
  4. 如請求項1或2之半導體裝置，其中在上述第7半導體層之寬度方向中央部，以形成與上述第7半導體層之上表面為同一平面之方式進而包含第2導電型之半導體層。
  5. 如請求項1或2之半導體裝置，其中進而包含第3電極，其係於上述第1區域中，介隔第1絕緣膜而設置上述第1半導體層、上述第3半導體層、及上述第4半導體層內，且連接於上述第2電極。
  6. 如請求項1或2之半導體裝置，其中上述第2半導體層與上述第5半導體層之第1邊界面、和上述第6半導體層與上述閘極絕緣膜之第2邊界面不處於同一平面上。
  7. 如請求項3之半導體裝置，其中上述第8半導體層進入至上述第2半導體層與上述第5半導體層之間。
  8. 如請求項7之半導體裝置，其中於上述第2半導體層與上述第5半導體層之間進而包含第1導電型之半導體層，其於自上述第5半導體層朝上述第2半導體層之方向上與上述第8半導體層交替積層。
  9. 如請求項7之半導體裝置，其中於上述第2半導體層與上述第5半導體層之間進而包含第2導電型之半導體層，其於自上述第5半導體層朝上述第2半導體層之方向上與上述第8半導體層交替積層。
TW104107306A 2014-09-11 2015-03-06 半導體裝置 TW201611275A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014185706A JP2016058654A (ja) 2014-09-11 2014-09-11 半導体装置

Publications (1)

Publication Number Publication Date
TW201611275A true TW201611275A (zh) 2016-03-16

Family

ID=55455512

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104107306A TW201611275A (zh) 2014-09-11 2015-03-06 半導體裝置

Country Status (5)

Country Link
US (1) US9391070B2 (zh)
JP (1) JP2016058654A (zh)
KR (1) KR20160030823A (zh)
CN (1) CN105990411A (zh)
TW (1) TW201611275A (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6341331B2 (ja) * 2015-03-17 2018-06-13 富士電機株式会社 半導体装置および半導体装置の製造方法
DE112016001599B4 (de) * 2015-11-16 2024-02-29 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
WO2017141998A1 (ja) * 2016-02-15 2017-08-24 富士電機株式会社 半導体装置
JP7114873B2 (ja) * 2016-10-14 2022-08-09 富士電機株式会社 半導体装置
US10439038B2 (en) 2017-02-09 2019-10-08 Kabushiki Kaisha Toshiba Semiconductor device and electrical apparatus
US10510832B2 (en) * 2017-07-14 2019-12-17 Fuji Electric Co., Ltd. Semiconductor device
JP2019145708A (ja) * 2018-02-22 2019-08-29 株式会社東芝 半導体装置
JP7091204B2 (ja) * 2018-09-19 2022-06-27 株式会社東芝 半導体装置
JP7250473B2 (ja) * 2018-10-18 2023-04-03 三菱電機株式会社 半導体装置
CN113169226B (zh) * 2018-12-19 2024-05-31 三菱电机株式会社 半导体装置
CN113632237B (zh) * 2019-03-22 2022-09-13 日立能源瑞士股份公司 具有低传导损耗的反向传导绝缘栅功率半导体器件
EP3948956A1 (en) * 2019-04-02 2022-02-09 Hitachi Energy Switzerland AG Segmented power diode structure with improved reverse recovery
JP7241656B2 (ja) 2019-09-25 2023-03-17 三菱電機株式会社 半導体装置及びその製造方法
JP7319601B2 (ja) * 2019-11-01 2023-08-02 株式会社東芝 半導体装置
JP7296907B2 (ja) * 2020-03-10 2023-06-23 株式会社東芝 半導体装置
CN112018174A (zh) * 2020-08-19 2020-12-01 广东美的白色家电技术创新中心有限公司 一种半导体器件及其制作方法、家用电器
JP7410829B2 (ja) * 2020-09-15 2024-01-10 株式会社東芝 半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4618872A (en) * 1983-12-05 1986-10-21 General Electric Company Integrated power switching semiconductor devices including IGT and MOSFET structures
US8716746B2 (en) * 2010-08-17 2014-05-06 Denso Corporation Semiconductor device
JP5664029B2 (ja) * 2010-09-01 2015-02-04 株式会社デンソー 半導体装置
US8933506B2 (en) * 2011-01-31 2015-01-13 Alpha And Omega Semiconductor Incorporated Diode structures with controlled injection efficiency for fast switching
DE112011105681B4 (de) * 2011-09-28 2015-10-15 Toyota Jidosha Kabushiki Kaisha Verfahren zur Herstellung einer Halbleitervorrichtung
JP2013161918A (ja) * 2012-02-03 2013-08-19 Toyota Motor Corp 半導体装置
JP2013201237A (ja) 2012-03-23 2013-10-03 Toshiba Corp 半導体装置
JP2014103376A (ja) * 2012-09-24 2014-06-05 Toshiba Corp 半導体装置
JP6082314B2 (ja) 2012-11-06 2017-02-15 株式会社東芝 半導体装置
JP5981859B2 (ja) * 2013-02-15 2016-08-31 株式会社豊田中央研究所 ダイオード及びダイオードを内蔵する半導体装置
JP6158058B2 (ja) 2013-12-04 2017-07-05 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
US9391070B2 (en) 2016-07-12
US20160079235A1 (en) 2016-03-17
KR20160030823A (ko) 2016-03-21
CN105990411A (zh) 2016-10-05
JP2016058654A (ja) 2016-04-21

Similar Documents

Publication Publication Date Title
TW201611275A (zh) 半導體裝置
TWI575737B (zh) 半導體裝置
US8232593B2 (en) Power semiconductor device
US9082815B2 (en) Semiconductor device having carrier extraction in electric field alleviating layer
US20160268420A1 (en) Semiconductor device
US20120061723A1 (en) Semiconductor device
JP5480084B2 (ja) 半導体装置
US9064952B2 (en) Semiconductor device
JP6668798B2 (ja) 半導体装置
US10276654B2 (en) Semiconductor device with parallel PN structures
JP5537359B2 (ja) 半導体装置
US8829563B2 (en) Power semiconductor device and method for manufacturing such a power semiconductor device
US20140191248A1 (en) Semiconductor device
JP6606007B2 (ja) スイッチング素子
JP2004134597A (ja) 半導体素子
JP2013201237A (ja) 半導体装置
WO2014162498A1 (ja) トレンチゲート電極を利用するｉｇｂｔ
JP2010232335A (ja) 絶縁ゲートバイポーラトランジスタ
JP7222180B2 (ja) 半導体装置
US20160064536A1 (en) Semiconductor device
JP6918736B2 (ja) 半導体装置
JP2017191817A (ja) スイッチング素子の製造方法
JP2016062975A (ja) 半導体装置およびその製造方法
JP2017079292A (ja) 半導体装置
JP7010095B2 (ja) 半導体装置