CN105990411A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN105990411A
CN105990411A CN201510101196.8A CN201510101196A CN105990411A CN 105990411 A CN105990411 A CN 105990411A CN 201510101196 A CN201510101196 A CN 201510101196A CN 105990411 A CN105990411 A CN 105990411A
Authority
CN
China
Prior art keywords
semiconductor layer
layer
electrode
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510101196.8A
Other languages
English (en)
Inventor
末代知子
小仓常雄
田中文悟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN105990411A publication Critical patent/CN105990411A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

半导体装置，包含：第1电极；第1导电型的第1半导体层，设置在第1电极的上方；第2电极；第2导电型的第2半导体层，设置在第1区域内、且第1电极上；第2导电型的第3半导体层，设置在第1区域内、且第1半导体层上；第1导电型的第4半导体层，选择性地设置在第3半导体层上；栅极电极，隔着栅极绝缘膜而设置在第1半导体层、第3半导体层、及第4半导体层内；第1导电型的第5半导体层，设置在与第1区域相邻的第2区域内、且第1电极上；第2导电型的第6半导体层，设置在第2区域内、且第1半导体层上；及第2导电型的第7半导体层，具有位于比栅极绝缘膜及第6半导体层的底部更靠第1电极侧的底部。

Description

半导体装置
[关联申请案]
本申请案享有以日本专利申请案2014-185706号(申请日：2014年9月11日)为基础申请案的优先权。本申请案通过参照该基础申请案而包含基础申请案的全部内容。
技术领域
本发明的实施方式是关于一种半导体装置。
背景技术
近年来，盛行开发一种将IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极晶体管)与二极管形成在同一衬底上的RC-IGBT(Reverse Conducting-IGBT，反向导通IGBT)。作为IGBT构造之一，可列举使栅极区域为沟槽型的构造。其是如下构造，即，以穿透p型基极层的方式开挖沟槽，且在沟槽侧壁形成氧化膜来作为栅极氧化膜。进而，将电极材料埋入至栅极氧化膜的内侧，且将沟槽部用作栅极区域。沟槽构造的IGBT相较使用将栅极氧化膜与栅极电极沉积在元件上部的平面构造的情况，可更密集地形成通道部，从而可使电流密度增加。
然而，在元件中形成沟槽的构造也存在问题。在相邻的沟槽彼此的距离较大的情况下，或在终端区域附近的沟槽中，在逆向偏压状态下，在沟槽底部产生电场集中，从而产生静态耐电压降低或元件破坏。因此，研究对沟槽彼此的距离较大的部位、或终端区域附近的沟槽以杂质浓度较大的扩散层覆盖其底部等以不使电场集中。
然而，在RC-IGBT中，将IGBT与二极管形成在同一衬底上，因而必定存在IGBT与二极管相邻的部位。在该相邻部配置IGBT的沟槽而产生电场集中部位。在也在二极管形成沟槽的情况下，可避免在IGBT与二极管相邻的部位上的电场集中，但在以特性改善为目的等而使二极管为平面构造的情况下，期望用以避免在相邻部的电场集中的方法。
发明内容
本发明的实施方式提供一种能够抑制元件破坏的半导体装置。
根据实施方式而提供一种半导体装置，其包含：第1电极；第1导电型的第1半导体层，设置在所述第1电极的上方；第2电极，设置在所述第1半导体层的上方；第2导电型的第2半导体层，设置在所述第1电极与所述第1半导体层之间的第1区域内、且所述第1电极上；第2导电型的第3半导体层，设置在所述第2电极与所述第1半导体层之间的所述第1区域内、且所述第1半导体层上；第1导电型的第4半导体层，选择性地设置在所述第3半导体层上；栅极电极，隔着栅极绝缘膜而设置在所述第1半导体层、所述第3半导体层、及所述第4半导体层内；第1导电型的第5半导体层，设置在与所述第1电极和所述第1半导体层之间的所述第1区域相邻的第2区域内、且设置在所述第1电极上；第2导电型的第6半导体层，设置在所述第2电极与所述第1半导体层之间的所述第2区域内、且设置在所述第1半导体层上；及第2导电型的第7半导体层，位于所述第1半导体层及所述第6半导体层内，且包括底部，所述底部位于比所述栅极绝缘膜及所述第6半导体层的底部更靠所述第1电极侧。
附图说明
图1是例示第1实施方式的半导体装置的剖视图。
图2是例示第2实施方式的半导体装置的剖视图。
图3是在横轴取图2所示的距离L、且在纵轴取IGBT的静态耐电压而例示第2实施方式的半导体装置的静态耐电压的曲线图。
图4是例示第3实施方式的半导体装置的剖视图。
图5是例示第4实施方式的半导体装置的剖视图。
图6是例示第4实施方式的变形例1的半导体装置的剖视图。
图7是例示第4实施方式的变形例2的半导体装置的剖视图。
图8是例示第5实施方式的半导体装置的剖视图。
图9是例示第5实施方式的变形例的半导体装置的剖视图。
具体实施方式
以下，一面参照图式，一面对本发明的实施方式进行说明。
(第1实施方式)
对第1实施方式进行说明。
图1是例示本实施方式的半导体装置的剖视图。
本实施方式的半导体装置是RC-IGBT。
首先，对本实施方式的半导体装置的构成进行说明。
如图1所示，本实施方式的半导体装置1包含二极管区域R1与IGBT区域R2。而且，在半导体装置1中，设置有阴极电极101，且在阴极电极101上设置有形成有n+型杂质的n+型的阴极层102及形成有p+型杂质的p+型的漏极层103。阴极层102设置在二极管区域R1内，漏极层103设置在IGBT区域R2内。二极管区域R1与IGBT区域R2是隔着分界面111而相邻。即，阴极层102与漏极层103是隔着分界面111而相邻。
在阴极层102及漏极层103上，与二极管区域R1及IGBT区域R2连续地设置有n型的缓冲层104。在缓冲层104上设置有n-型的第1基极层105。
n+型的阴极层102的有效的杂质浓度高于n型的缓冲层104的有效的杂质浓度，且n型的缓冲层104的有效的杂质浓度高于n-型的第1基极层105的有效的杂质浓度。
另外，在本说明书中，所谓“有效的杂质浓度”是指有助于半导体材料的导电性的杂质浓度，在包含成为施体的杂质与成为受体的杂质的两者的情况下，则是指除该相抵消成分以外的杂质浓度。
在IGBT区域R2，在第1基极层105上设置有p-型的第2基极层121。在第2基极层121上的一部分设置有p+型的第1接触层122。在第2基极层121上的未设置第1接触层122的部分，设置有n+型的源极层123。p+型的第1接触层122的有效的杂质浓度高于p-型的第2基极层121的有效的杂质浓度。n+型的源极层123的有效的杂质浓度高于n型的缓冲层104的有效的杂质浓度。
在IGBT区域R2，以朝向第1基极层105的方向贯通源极层123及第2基极层121的方式形成沟槽124。沟槽124的底面位于比第2基极层121的下表面更下方。即，沟槽124的底面位于第1基极层105内部。在沟槽124的内表面上设置有栅极绝缘膜125。在沟槽124内的比栅极绝缘膜125靠中心轴侧设置有栅极电极126。即，栅极电极126隔着栅极绝缘膜125而与第1基极层105、第2基极层121、及源极层123相邻。
在二极管区域R1，在第1基极层105上设置有p-型的第1阳极层131。在二极管区域R1，比p-型的第1阳极层131更深地设置有p-型的第2阳极层133。沟槽124及第2阳极层133向相对于图1的纸面而垂直的方向呈线状延伸。
在第2阳极层133上的宽度方向中央部，以形成与第2阳极层133的上表面为同一平面的方式设置有p+型的第2接触层134。p+型的第2接触层134的有效的杂质浓度高于p-型的第1阳极层131及p-型的第2阳极层133的有效的杂质浓度。
最靠近IGBT区域R2侧的第1阳极层131、与最靠近二极管区域R1侧的栅极绝缘膜125是隔着分界面111而相邻。自第2阳极层133(或第2接触层134)的上表面至第2阳极层133的最深部为止的距离D2为自沟槽124的上表面至下表面为止的距离D1以上。即，下述数式1成立。
[数式1]
D2≧D1
在IGBT区域R2内的沟槽124的整个上表面上、及源极层123的一部分上表面上设置有绝缘膜127。在源极层123的上表面上未设置绝缘膜127的部分、绝缘膜127、第1接触层122、第1阳极层131、第2阳极层133、及第2接触层134的上表面上，遍及IGBT区域R2与二极管区域R1的全部区域而设置有阳极电极138。
其次，对本实施方式的半导体装置的动作进行说明。
在使阳极电极138接地、且对阴极电极101施加有正电压的状态下，如果对栅极电极126施加阈值以上的电压，则在IGBT区域R2内，通道区域导通而流动电子电流，进而自漏极层103向第1基极层105注入电洞，半导体装置1在IGBT区域R2成为导通状态。另一方面，如果使栅极电极126的电位为未达阈值的电位，则IGBT区域R2成为断开状态。
如果使施加至阳极电极138的电压高于施加至阴极电极101的电压，则在二极管区域R1内，自第2接触层134向第1基极层105注入电洞，进而自阴极层102向第1基极层105注入电子，半导体装置1在二极管区域R1成为导通状态。
此外，自静态耐电压设计的观点考虑，如图1所示，在对IGBT区域R2施加有逆向偏压的情况下，电场集中在最靠近二极管区域R1的IGBT区域R2内的沟槽124的底面与分界面111交叉的边缘部151附近。如果电场集中在边缘部151附近，则易引起在该部位的雪崩击穿，从而半导体装置1的静态耐电压降低。
但是，通常，沟槽124的底部多以带弧度的方式形成，在无法特定出沟槽124的底面与分界面111交叉的边缘部151的情况下，与分界面111接触的沟槽124的侧面下部的一部分成为边缘部151。
其次，对本实施方式的半导体装置1的效果进行说明。
如图1所示，在本实施方式的半导体装置1中，在二极管区域R1内设置有第2阳极层133。自二极管区域R1内的第2阳极层133(或第2接触层134)的上表面至第2阳极层133的最深部为止的距离D2为自IGBT区域R2内的沟槽124的上表面至下表面为止的距离D1以上。
由此，在对IGBT区域R2施加有逆向偏压的情况下，可缓和在边缘部151附近的电场集中。其原因在于，在相邻的二极管区域R1，在施加逆向偏压时，自第2阳极层133、第1阳极层131与第1基极层105的pn结部贫化。因此，电位分布是遍及第2阳极层133下部、沟槽124下部而分布有等电位面。进而，通过比沟槽124更深地形成第2阳极层133，可有效地防止在沟槽124底部的边缘部151附近的电场集中。通过防止电场集中而可防止IGBT的静态耐电压的降低。其结果，可提供一种能够抑制由沟槽124底部的电场集中所致的元件破坏的半导体装置。此效果与将沟槽124相邻配置时的效果类似。
另外，第2阳极层133通常是利用离子注入与热扩散而形成，但也能以如下方法形成。以朝向第1基极层105且在相对于第1阳极层131的下表面而垂直的方向贯通第1阳极层131的方式形成沟槽132，沟槽132的最深部位于比第1阳极层131的下表面更下方。也能利用埋入等而在沟槽132内形成p-型半导体层。
(第2实施方式)
其次，对第2实施方式进行说明。
图2是例示本实施方式的半导体装置的剖视图。
图3是器件模拟的结果，其是在横轴取最靠近第2阳极层133的沟槽124的第2阳极层133侧的侧面与第2阳极层133的中心的距离L、且在纵轴取IGBT的静态耐电压而例示本实施方式的半导体装置的静态耐电压的曲线图。
如图2所示，本实施方式的半导体装置2与所述第1实施方式的半导体装置1相比，最靠近第2阳极层133的沟槽124的第2阳极层133侧的侧面与第2阳极层133的中心的距离L如下述数式2所示般成为7μm以下。
[数式2]
L≦7μm
本实施方式的半导体装置的除所述以外的构成与所述第1实施方式的半导体装置的构成相同。
其次，对本实施方式的半导体装置的动作及效果进行说明。
如图3所示，在本实施方式的半导体装置2中，距离L变大，并且其静态耐电压降低。在距离L为7μm左右之前，表示静态耐电压降低的程度的曲线图的斜率慢慢变大。在距离L为7μm左右，曲线图的斜率成为最大。在距离L更大而为7μm左右以上且11μm左右以下，曲线图的斜率慢慢变小。如果距离L大于11μm左右，则曲线图的斜率大致成为0，静态耐电压以较低的值成为固定值。
如果第2阳极层133与沟槽124的间隔较大，则等电位面的分布以陷入至第2阳极层133与沟槽124之间的第1阳极层131的方式分布，在沟槽124的边缘部151附近产生电场集中。因此，以不产生向该第1阳极层131侧陷入的等电位分布的方式缩窄第2阳极层133与沟槽124的间隔对维持静态耐电压有效果。
如图3所示，在距离L为7μm左右之前静态耐电压的降低缓慢，在7μm附近具有斜率的反曲点，静态耐电压急遽降低，其后保持较低的静态耐电压值。
因此，在本实施方式的半导体装置2中，为了确保耐压，距离L优选为7μm以下。其结果，可更切实地防止IGBT的静态耐电压的降低。
本实施方式的半导体装置的除所述以外的动作及效果与所述第1实施方式的半导体装置的动作及效果相同。
(第3实施方式)
其次，对第3实施方式进行说明。
图4是例示本实施方式的半导体装置的剖视图。
如图4所示，本实施方式的半导体装置3与所述第1实施方式的半导体装置1相比，在IGBT区域R2内，将多个沟槽124中的一部分沟槽124变更为虚设沟槽144。
虚设沟槽144形成与沟槽124相同的构成。即，虚设沟槽144是以在相对于第2基极层121的下表面而垂直的方向贯通第2基极层121的方式形成。虚设沟槽144的底面设置在与沟槽124的底面相同程度的高度位置。在虚设沟槽144的内表面上，设置有与栅极绝缘膜125相同的虚设栅极绝缘膜145。在虚设沟槽144内的比虚设栅极绝缘膜145靠中心轴侧，设置有与栅极电极126相同的虚设栅极电极146。
但是，未在虚设沟槽144上形成绝缘膜127。因此，虚设栅极电极146连接在阳极电极138。虚设栅极电极146与阳极电极138可在虚设栅极电极146的上方进行连接，也可在半导体装置3的外周部进行连接。
另外，作为IGBT区域R2内的最靠二极管区域R1侧的沟槽栅极，也可设置虚设沟槽144或沟槽124的任一者。
本实施方式的半导体装置的除所述以外的构成与所述第1实施方式的半导体装置的构成相同。
如图4所示，在本实施方式的半导体装置3中，不仅在沟槽124而且也在虚设沟槽144的底面与侧面交叉的边缘部152附近产生电场。从而相应地可缓和最靠近二极管区域R1的IGBT区域R2内的沟槽124的底面与侧面交叉的边缘部151附近的电场集中。
本实施方式的半导体装置的除所述以外的动作及效果与所述第1实施方式的半导体装置的动作及效果相同。
(第4实施方式)
其次，对第4实施方式进行说明。
图5是例示本实施方式的半导体装置的剖视图。
如图5所示，本实施方式的半导体装置4与所述第1实施方式的半导体装置1相比不同的点在于，阴极层102与漏极层103的分界面111，并未和沟槽124与第1阳极层131的分界面112处在同一平面上，而是位于IGBT区域R2内。
本实施方式的半导体装置4的除所述以外的构成、动作及效果与所述第1实施方式的半导体装置的构成、动作及效果相同。
此外，由于更多地获取阴极层102的面积，因此对降低在二极管区域的导通电压等使二极管特性提高较为有效。
(第4实施方式的变形例1)
其次，对第4实施方式的变形例1进行说明。
图6是例示本变形例的半导体装置的剖视图。
如图6所示，本变形例的半导体装置5与所述第1实施方式的半导体装置1相比不同的点在于，分界面111并未与分界面112处在同一平面上，而是位于二极管区域R1内。
本变形例的半导体装置5的除所述以外的构成、动作及效果与所述第1实施方式的半导体装置的构成、动作及效果相同。
此外，由于更多地获取漏极层103的面积，因此对降低在IGBT区域的导通电压等使IGBT特性提高较为有效。
(第4实施方式的变形例2)
其次，对第4实施方式的变形例2进行说明。
图7是例示本变形例的半导体装置的剖视图。
如图7所示，本变形例的半导体装置6与所述第1实施方式的半导体装置1相比不同的点在于，阴极层102与漏极层103相互隔离，且缓冲层104的一部分也进入至阴极层102与漏极层103之间。
本实施方式的半导体装置6的除所述以外的构成、动作及效果与所述第1实施方式的半导体装置的构成、动作及效果相同。
此外，通过具有阴极层102、漏极层103、及两者皆无的区域，可抑制在二极管区域端部的电流集中、或在IGBT区域端部的电流集中等。
(第5实施方式)
其次，对第5实施方式进行说明。
图8是例示本实施方式的半导体装置的剖视图。
如图8所示，本实施方式的半导体装置7与所述第4实施方式的变形例2的半导体装置6(参照图7)相比不同的点在于，在阴极层102与漏极层103之间的一部分设置有n+型的半导体层109。n+型的半导体层109的有效的杂质浓度高于n型的缓冲层104的有效的杂质浓度。
本实施方式的半导体装置7的除所述以外的构成、动作及效果与所述第4实施方式的变形例2的半导体装置6的构成、动作及效果相同。
(第5实施方式的变形例)
其次，对第5实施方式的变形例进行说明。
图9是例示本变形例的半导体装置的剖视图。
如图9所示，本实施方式的半导体装置8与所述第4实施方式的变形例2的半导体装置6(参照图7)相比不同的点在于，在阴极层102与漏极层103之间的一部分设置有p+型的半导体层110。p+型的半导体层110的有效的杂质浓度高于p-型的第2基极层121的有效的杂质浓度。
本实施方式的半导体装置8的除所述以外的构成、动作及效果与所述第4实施方式的变形例2的半导体装置6的构成、动作及效果相同。
另外，在本实施方式的半导体装置中，例示设置有第2接触层134的情况，但也可不设置第2接触层134。
根据以上说明的多个实施方式，可提供一种能够抑制由沟槽底部的电场集中所致的元件破坏的半导体装置。
以上，对本发明的若干个实施方式进行了说明，但该等实施方式是作为示例而提出者，并非意欲限定发明的范围。该等新颖的实施方式能够以其他各种形态实施，且可在不脱离发明的要旨的范围进行各种省略、置换、及变更。该等实施方式或其变形包含在发明的范围或要旨中，并且包含在权利要求书中所记载的发明及其等效物的范围内。[符号说明]
1～8 半导体装置
101 阴极电极
102 阴极层
103 漏极层
104 缓冲层
105 第1基极层
109 半导体层
110 半导体层
111 分界面
112 分界面
121 第2基极层
122 第1接触层
123 源极层
124 沟槽
125 栅极绝缘膜
126 栅极电极
127 绝缘膜
131 第1阳极层
132 沟槽
133 第2阳极层
134 第2接触层
138 阳极电极
144 虚设沟槽
145 虚设栅极绝缘膜
146 虚设栅极电极
151 边缘部
152 边缘部
R1 二极管区域
R2 IGBT区域
D1 距离
D2 距离
L 距离

Claims (9)

1.一种半导体装置，其特征在于包括：
第1电极；
第1导电型的第1半导体层，设置在所述第1电极的上方；
第2电极，设置在所述第1半导体层的上方；
第2导电型的第2半导体层，设置在所述第1电极与所述第1半导体层之间的第1区域内；
第2导电型的第3半导体层，设置在所述第2电极与所述第1半导体层之间的所述第1区域内；
第1导电型的第4半导体层，选择性地设置在所述第3半导体层上；
栅极电极，隔着栅极绝缘膜而设置在所述第1半导体层、所述第3半导体层、及所述第4半导体层内；
第1导电型的第5半导体层，设置在与所述第1电极和所述第1半导体层之间的与所述第1区域相邻的第2区域内；
第2导电型的第6半导体层，设置在所述第2电极与所述第1半导体层之间的所述第2区域内；及
第2导电型的第7半导体层，位于所述第1半导体层及所述第6半导体层内，且包括底部，所述底部位于比所述栅极绝缘膜及所述第6半导体层的底部更靠所述第1电极侧。
2.根据权利要求1所述的半导体装置，其特征在于：最靠近所述第7半导体层的所述栅极绝缘膜的所述第7半导体层侧的侧面、与所述第7半导体层的中心的距离为7微米以下。
3.根据权利要求1或2所述的半导体装置，其特征在于：在包含所述第2半导体层及所述第5半导体层的上表面的面与所述第1半导体层之间，更包含第1导电型的第8半导体层。
4.根据权利要求1或2所述的半导体装置，其特征在于：于所述第7半导体层的宽度方向中央部，以形成与所述第7半导体层的上表面为同一平面的方式更包含第2导电型的半导体层。
5.根据权利要求1或2所述的半导体装置，其特征在于：更包含第3电极，所述第3电极是在所述第1区域内，隔着第1绝缘膜而设置在所述第1半导体层、所述第3半导体层、以及所述第4半导体层内，并且连接在所述第2电极。
6.根据权利要求1或2所述的半导体装置，其特征在于：所述第2半导体层与所述第5半导体层的第1分界面、和所述第6半导体层与所述栅极绝缘膜的第2分界面不处在同一平面上。
7.根据权利要求3所述的半导体装置，其特征在于：所述第8半导体层进入至所述第2半导体层与所述第5半导体层之间。
8.根据权利要求7所述的半导体装置，其特征在于：在所述第2半导体层与所述第5半导体层之间更包含第1导电型的半导体层，所述半导体层在自所述第5半导体层朝所述第2半导体层的方向上与所述第8半导体层交替积层。
9.根据权利要求7所述的半导体装置，其特征在于：在所述第2半导体层与所述第5半导体层之间更包含所述第2导电型的半导体层，所述半导体层在自所述第5半导体层朝所述第2半导体层的方向上与所述第8半导体层交替积层。
CN201510101196.8A 2014-09-11 2015-03-06 半导体装置 Pending CN105990411A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014185706A JP2016058654A (ja) 2014-09-11 2014-09-11 半導体装置
JP2014-185706 2014-09-11

Publications (1)

Publication Number Publication Date
CN105990411A true CN105990411A (zh) 2016-10-05

Family

ID=55455512

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510101196.8A Pending CN105990411A (zh) 2014-09-11 2015-03-06 半导体装置

Country Status (5)

Country Link
US (1) US9391070B2 (zh)
JP (1) JP2016058654A (zh)
KR (1) KR20160030823A (zh)
CN (1) CN105990411A (zh)
TW (1) TW201611275A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107958906A (zh) * 2016-10-14 2018-04-24 富士电机株式会社 半导体装置
CN110190053A (zh) * 2018-02-22 2019-08-30 株式会社东芝 半导体装置
CN112018174A (zh) * 2020-08-19 2020-12-01 广东美的白色家电技术创新中心有限公司 一种半导体器件及其制作方法、家用电器
CN112563321A (zh) * 2019-09-25 2021-03-26 三菱电机株式会社 半导体装置及其制造方法
CN112786696A (zh) * 2019-11-01 2021-05-11 株式会社东芝 半导体装置
CN113728443A (zh) * 2019-04-02 2021-11-30 Abb电网瑞士股份公司 改进反向恢复的分段功率二极管结构
JP2022048882A (ja) * 2020-09-15 2022-03-28 株式会社東芝 半導体装置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106796917B (zh) * 2015-03-17 2019-10-01 富士电机株式会社 半导体装置及半导体装置的制造方法
WO2017086018A1 (ja) * 2015-11-16 2017-05-26 富士電機株式会社 半導体装置および半導体装置の製造方法
CN107851666B (zh) * 2016-02-15 2021-11-23 富士电机株式会社 半导体装置
US10439038B2 (en) 2017-02-09 2019-10-08 Kabushiki Kaisha Toshiba Semiconductor device and electrical apparatus
CN109256417B (zh) * 2017-07-14 2023-10-24 富士电机株式会社 半导体装置
JP7091204B2 (ja) * 2018-09-19 2022-06-27 株式会社東芝 半導体装置
JP7250473B2 (ja) * 2018-10-18 2023-04-03 三菱電機株式会社 半導体装置
WO2020129186A1 (ja) * 2018-12-19 2020-06-25 三菱電機株式会社 半導体装置
WO2020193180A1 (en) * 2019-03-22 2020-10-01 Abb Power Grids Switzerland Ag Reverse conducting insulated gate power semiconductor device having low conduction losses
JP7296907B2 (ja) * 2020-03-10 2023-06-23 株式会社東芝 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102376709A (zh) * 2010-08-17 2012-03-14 株式会社电装 半导体器件
CN103125023A (zh) * 2011-09-28 2013-05-29 丰田自动车株式会社 半导体装置及其制造方法
JP2013161918A (ja) * 2012-02-03 2013-08-19 Toyota Motor Corp 半導体装置
US20140231867A1 (en) * 2013-02-15 2014-08-21 Toyota Jidosha Kabushiki Kaisha Diode and semiconductor device including built-in diode

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4618872A (en) * 1983-12-05 1986-10-21 General Electric Company Integrated power switching semiconductor devices including IGT and MOSFET structures
JP5664029B2 (ja) * 2010-09-01 2015-02-04 株式会社デンソー 半導体装置
US8933506B2 (en) * 2011-01-31 2015-01-13 Alpha And Omega Semiconductor Incorporated Diode structures with controlled injection efficiency for fast switching
JP2013201237A (ja) 2012-03-23 2013-10-03 Toshiba Corp 半導体装置
JP2014103376A (ja) * 2012-09-24 2014-06-05 Toshiba Corp 半導体装置
JP6082314B2 (ja) 2012-11-06 2017-02-15 株式会社東芝 半導体装置
JP6158058B2 (ja) 2013-12-04 2017-07-05 株式会社東芝 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102376709A (zh) * 2010-08-17 2012-03-14 株式会社电装 半导体器件
CN103125023A (zh) * 2011-09-28 2013-05-29 丰田自动车株式会社 半导体装置及其制造方法
JP2013161918A (ja) * 2012-02-03 2013-08-19 Toyota Motor Corp 半導体装置
US20140231867A1 (en) * 2013-02-15 2014-08-21 Toyota Jidosha Kabushiki Kaisha Diode and semiconductor device including built-in diode

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107958906A (zh) * 2016-10-14 2018-04-24 富士电机株式会社 半导体装置
CN107958906B (zh) * 2016-10-14 2023-06-23 富士电机株式会社 半导体装置
CN110190053A (zh) * 2018-02-22 2019-08-30 株式会社东芝 半导体装置
CN113728443A (zh) * 2019-04-02 2021-11-30 Abb电网瑞士股份公司 改进反向恢复的分段功率二极管结构
CN113728443B (zh) * 2019-04-02 2024-04-05 日立能源有限公司 改进反向恢复的分段功率二极管结构
US11967638B2 (en) 2019-04-02 2024-04-23 Hitachi Energy Ltd Segmented power diode structure with improved reverse recovery
CN112563321A (zh) * 2019-09-25 2021-03-26 三菱电机株式会社 半导体装置及其制造方法
CN112786696A (zh) * 2019-11-01 2021-05-11 株式会社东芝 半导体装置
CN112786696B (zh) * 2019-11-01 2023-06-27 株式会社东芝 半导体装置
CN112018174A (zh) * 2020-08-19 2020-12-01 广东美的白色家电技术创新中心有限公司 一种半导体器件及其制作方法、家用电器
JP2022048882A (ja) * 2020-09-15 2022-03-28 株式会社東芝 半導体装置
JP7410829B2 (ja) 2020-09-15 2024-01-10 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
JP2016058654A (ja) 2016-04-21
US20160079235A1 (en) 2016-03-17
TW201611275A (zh) 2016-03-16
KR20160030823A (ko) 2016-03-21
US9391070B2 (en) 2016-07-12

Similar Documents

Publication Publication Date Title
CN105990411A (zh) 半导体装置
CN106537598B (zh) 半导体装置
JP5196766B2 (ja) 半導体装置
KR101840903B1 (ko) 절연 게이트 바이폴라 트랜지스터
US8264033B2 (en) Semiconductor device having a floating semiconductor zone
JP4393144B2 (ja) 電力用半導体装置
CN107431091A (zh) 碳化硅半导体装置及其制造方法
JP3721172B2 (ja) 半導体装置
JP5482886B2 (ja) 半導体装置
US8575622B2 (en) Silicon carbide trench MOSFET having reduced on-resistance, increased dielectric withstand voltage, and reduced threshold voltage
CN107148675A (zh) 半导体装置
CN105474402B (zh) 碳化硅半导体器件及其制造方法
CN102403339A (zh) 半导体装置
CN107924942A (zh) 半导体装置
KR101701667B1 (ko) 트렌치 게이트 전극을 이용하는 ｉｇｂｔ
CN109155334A (zh) 半导体装置
US20160254376A1 (en) Insulated gate bipolar transistor
CN108183130A (zh) 带有p型埋层的双栅载流子储存性igbt器件
CN105244381A (zh) 半导体装置
CN108292676A (zh) 碳化硅半导体装置
CN103325786A (zh) 半导体装置
CN101325215A (zh) 绝缘栅双极型晶体管
CN107431093A (zh) 半导体装置
CN103681668A (zh) 半导体装置
CN109509789A (zh) 半导体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20161005

WD01 Invention patent application deemed withdrawn after publication