WO2014162498A1 - トレンチゲート電極を利用するｉｇｂｔ - Google Patents

トレンチゲート電極を利用するｉｇｂｔ Download PDF

Info

Publication number
WO2014162498A1
WO2014162498A1 PCT/JP2013/060022 JP2013060022W WO2014162498A1 WO 2014162498 A1 WO2014162498 A1 WO 2014162498A1 JP 2013060022 W JP2013060022 W JP 2013060022W WO 2014162498 A1 WO2014162498 A1 WO 2014162498A1
Authority
WO
WIPO (PCT)
Prior art keywords
region
gate electrode
trench gate
emitter
semiconductor substrate
Prior art date
Application number
PCT/JP2013/060022
Other languages
English (en)
French (fr)
Inventor
淳 大河原
Original Assignee
トヨタ自動車株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by トヨタ自動車株式会社 filed Critical トヨタ自動車株式会社
Priority to CN201380075334.9A priority Critical patent/CN105074931B/zh
Priority to PCT/JP2013/060022 priority patent/WO2014162498A1/ja
Priority to DE112013006905.9T priority patent/DE112013006905B4/de
Priority to JP2015509751A priority patent/JP5983864B2/ja
Priority to BR112015024888-8A priority patent/BR112015024888B1/pt
Priority to KR1020157031215A priority patent/KR101701667B1/ko
Priority to US14/773,511 priority patent/US9318590B2/en
Publication of WO2014162498A1 publication Critical patent/WO2014162498A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Definitions

  • Patent Document 1 discloses an IGBT in which a trench gate electrode is bent when a semiconductor substrate is viewed in plan. Compared to the case where the trench gate electrode extends on a straight line, when the trench gate electrode is bent, the hole density in the drift region located inside the bent portion increases, and the conductivity modulation phenomenon is activated. The on-voltage of the IGBT decreases. Patent Document 1 is not disclosed at the time of filing of the present application. *
  • latch-up a phenomenon in which a current continues to flow between the emitter and the collector even after the voltage of the trench gate electrode is switched to the off voltage. It is necessary to prevent latch-up from occurring in the IGBT.
  • the trench gate electrode is bent when the surface of the semiconductor substrate is viewed in plan.
  • a semiconductor region (hereinafter referred to as an inner semiconductor region) of the same conductivity type as that of the emitter region (hence the conductivity type opposite to that of the base or body region) located inside the bent portion of the trench gate electrode and facing the surface of the semiconductor substrate Are formed, and the inner semiconductor region is set in a floating state. That is, the inner semiconductor region is not electrically connected to the emitter electrode, the trench gate electrode, or the collector electrode.
  • the drift region When the voltage of the trench gate electrode of the IGBT is switched to the off-voltage, holes accumulated in the drift or bulk region (hereinafter referred to as the drift region) are transferred along the trench gate electrode to the body or base region (hereinafter referred to as the body region).
  • the body region To move from the body contact region to the emitter electrode. Since the body region needs to have an impurity concentration formed by the inversion layer when an on-voltage is applied to the trench gate electrode, the impurity concentration is low and holes do not easily move (hereinafter, the body region is referred to as the body contact region). In order to distinguish them from the body region, the body region is sometimes referred to as a low-concentration body region.
  • the distance that holes move through the low-concentration body region having high resistance at the time of turn-off becomes long, and the holes are difficult to escape to the emitter electrode.
  • the distance that holes move through the low-concentration body region at the time of turn-off is shortened, and holes are more likely to escape to the emitter electrode. .
  • the trench gate electrode is bent to increase the current density during conduction, and at the same time, the occurrence of the latch-up phenomenon can be prevented.
  • the inner semiconductor region and the emitter region have the same composition.
  • the inner semiconductor region can be formed in the emitter region forming step.
  • a structure is known in which an interlayer insulating film covering the upper surface of the trench gate electrode is formed, and the trench gate electrode and the emitter electrode are insulated by the interlayer insulating film.
  • the interlayer insulating film is preferably extended to the surface of the inner semiconductor region.
  • the inner semiconductor region and the emitter electrode are insulated by the interlayer insulating film.
  • the inner semiconductor region can be put in a floating state without increasing the number of manufacturing steps.
  • the trench gate electrode is bent at a plurality of positions.
  • the bent portion can be uniformly distributed over a wide range of the semiconductor substrate.
  • the body contact region When the semiconductor substrate is viewed in plan, the body contact region may be separated from the inner semiconductor region by the body region, and the body contact region may be separated from the gate insulating film by the body region.
  • the emitter region and the trench gate electrode face each other with a gate insulating film interposed therebetween.
  • the conductivity type of the trench gate electrode and the conductive side of the body contact region are opposite. If the body contact region can be provided at a position facing the trench gate electrode through the gate insulating film, the escape of holes at the time of turn-off can be improved and the occurrence of the latch-up phenomenon can be suppressed. However, for that purpose, it is necessary to implant impurities of different conductivity types into two adjacent regions, which causes a variation in performance when semiconductor devices are mass-produced.
  • the adjacent 2 There is no need to implant impurities of different conductivity types into the region.
  • the technology to add the inner semiconductor region to the structure where the body contact region is separated from the gate insulating film by the body region the on-voltage is low, the latch-up is difficult to occur, and the performance variation is suppressed
  • the device group can be mass-produced.
  • a range X shows a plan view with the emitter electrode and interlayer insulating film removed
  • a range Y shows a plan view with the emitter electrode removed.
  • (1) is sectional drawing of the II-II line of FIG. (2) is a cross-sectional view of an existing IGBT.
  • the figure which illustrates the pattern 4 of the bent trench gate electrode The figure which illustrates the pattern 5 of the bent trench gate electrode.
  • the figure which illustrates the pattern 6 of the bent trench gate electrode The figure which illustrates the pattern 7 of the bent trench gate electrode.
  • the figure which illustrates the pattern 8 of the bent trench gate electrode The figure which illustrates the pattern 9 of the bent trench gate electrode.
  • FIG. 1 is a plan view of the semiconductor substrate 2 of the IGBT 30 of the first embodiment.
  • FIG. 2A is a cross-sectional view taken along the line II-II in FIG.
  • a range X shows a plan view with the emitter electrode and the interlayer insulating film removed
  • a range Y shows a plan view with the emitter electrode removed.
  • the IGBT 30 includes a semiconductor substrate 2, an emitter electrode 24 formed on the front surface 2 a of the semiconductor substrate 2, and a collector electrode 26 formed on the back surface 2 b of the semiconductor substrate 2.
  • the emitter electrode 24 and the collector electrode 26 are made of metal. The following regions are formed on the semiconductor substrate 2.
  • Emitter region 10 formed at a position facing a partial range of the surface 2 a of the semiconductor substrate 2.
  • the n-type impurity is highly doped and is in ohmic contact with the emitter electrode 24.
  • Body contact region 8 formed at a position facing a part of the surface 2 a of the semiconductor substrate 2.
  • the p-type impurity is highly doped and is in ohmic contact with the emitter electrode 24.
  • a base contact region it is referred to as a body contact region in this specification.
  • the range in which the emitter region 10 faces the surface 2 a of the semiconductor substrate 2 is different from the range in which the body contact region 8 faces the surface 2 a of the semiconductor substrate 2.
  • Inner semiconductor region 6 formed with the same composition and depth as the emitter region 10. As shown in FIG. 1, it is located inside a bent portion of a trench gate electrode 18 which will be described later, and at a position facing a partial range of the surface 2 a of the semiconductor substrate 2.
  • Body region 12 is in contact with the emitter region 10, the body contact region 8, and the inner semiconductor region 6, and reaches deeper than those regions 10, 8, 6.
  • a p-type impurity is doped at a low concentration.
  • a base region it is referred to as a body region in this specification. As long as the emitter region 10, the body contact region 8, and the inner semiconductor region 6 are not formed, the body region 12 faces the surface 2 a of the semiconductor substrate 2.
  • a trench 14 extending in the depth direction from the surface 2a of the semiconductor substrate 2 is formed.
  • the trench 14 penetrates the body region 12 from the surface 2a and reaches the drift region 20.
  • the trench 14 is formed in a pattern in which a T shape (refer to the trench portions 14a, 14b, and 14c) serving as a unit when the semiconductor substrate 2 is viewed in plan is connected in both the X direction and the Y direction.
  • a T shape (refer to the trench portions 14a, 14b, and 14c) serving as a unit when the semiconductor substrate 2 is viewed in plan is connected in both the X direction and the Y direction.
  • the trench 14 is bent. It can be said that the position indicated by reference numeral 32 is located inside the bent portion.
  • the position indicated by reference numeral 34 is located inside the bent portion between the trench portions 14b and 14c
  • the position indicated by reference numeral 36 is located inside the bent portion between the trench portions 14d and 14c. Therefore, it can be said that the position indicated by reference numeral 38 is located inside the bent portion between the trench portions 14e and 14c.
  • a rectangular area is formed by the trench portions 14b, 14c, 14e, and 14f. It can also be said that the IGBT 30 is configured in units of rectangular ranges. Each rectangular area is referred to as a cell in this specification. The cell waits for four vertices, and an inner semiconductor region 6 is formed at each vertex.
  • the side walls and bottom surface (collectively referred to as wall surfaces) of the trench 14 are covered with a gate insulating film 16.
  • the trench gate electrode 18 is filled inside.
  • the gate insulating film 16 is made of silicon oxide, and the trench gate electrode 18 is made of polysilicon doped with impurities.
  • Reference numeral 4 is an interlayer insulating film covering the upper surface of the trench gate electrode 18 and insulates the trench gate electrode 18 and the emitter electrode 24 from each other.
  • the interlayer insulating film 4 also covers the upper surface of the inner semiconductor region 6 and insulates the inner semiconductor region 6 from the emitter electrode 24.
  • Inner semiconductor region 6 is insulated from emitter electrode 24 by interlayer insulating film 4, insulated from trench gate electrode 18 by gate insulating film 16, and insulated from collector electrode 26 by a pn junction when IGBT 30 is off. . While the IGBT 30 is turned off, the inner semiconductor region 6 is in a floating state.
  • Reference numeral 4 a indicates an opening formed in the interlayer insulating film 4.
  • the body contact region 8 and the trench gate electrode 14 have different conductivity types, but they are separated by the body region 12, and it is not necessary to inject impurities of different conductivity types into two adjacent regions.
  • the structure of FIG. 1 can be manufactured without implanting impurities of different conductivity types in two adjacent regions.
  • the trench gate electrode 14 and the body region 12 are adjacent to each other, the impurity implantation concentration in the body region 12 is low, and the fact that the trench gate electrode 14 and the body region 12 having the opposite conductivity type are adjacent to each other contributes to the performance of the semiconductor device. There is no big impact.
  • An arrow A in FIG. 2 (1) indicates a hole movement path at the time of turn-off. Due to the np barrier between the n-type inner semiconductor region 6 and the p-type body region 12, holes move along a path that avoids the inner semiconductor region 6.
  • FIG. 2B shows a case where the n-type inner semiconductor region 6 is not formed, and holes move along the movement path B at the time of turn-off. That is, the holes move along the gate electrode 18, move along the surface 2 a in the vicinity of the surface 2 a of the semiconductor substrate 2, and reach the body contact region 8.
  • (1) and (2) of FIG. 2 are compared, the distance of the arrow A is short and the distance of the arrow B is long.
  • the distance that holes move through the body region 12 having a low impurity concentration and high resistance is long, whereas if the n-type inner semiconductor region 6 is formed, the body The distance that holes move through the region 12 is shortened.
  • the n-type inner semiconductor region 6 is formed, holes are easily extracted into the body contact region 8 at the time of turn-off, and it is difficult to latch up.
  • the IGBT 30 is used by connecting the contact electrode 26 to a positive voltage and grounding the emitter electrode 24. If a positive voltage is not applied to the trench gate electrode 18, the n-type emitter region 10 and the n-type drift region 20 are separated by the p-type body region 12, and the IGBT 30 is turned off. When a positive voltage is applied to the trench gate electrode 18, the body region 12 separating the n-type emitter region 10 and the n-type drift region 20 faces the trench gate electrode 18 through the gate insulating film 16. The range is inverted to n-type, and a channel is formed.
  • the IGBT 30 When the IGBT 30 is turned off again, the application of a positive voltage to the trench gate electrode 18 is stopped. In this specification, changing from on to off is referred to as turn-off.
  • the IGBT has a thyristor structure, and a latch-up phenomenon is likely to occur in which a current continues to flow between the emitter electrode and the collector electrode even if the positive voltage is not applied to the trench gate electrode.
  • the IGBT 30 is designed so that holes are easily extracted to the emitter electrode 24 through the body contact region 8 and are not latched up when turned off.
  • the emitter region 10 is separated into two regions 10 b and 10 c by the body contact region 8. Even in that case, the occurrence of latch-up can be prevented by forming the inner semiconductor region 6.
  • the emitter region 10 is separated into four regions 10d, 10e, 10f, and 10g by the body contact region 8.
  • four emitter regions that supply electrons to the channel are formed opposite to the trench gate electrode 18, and the on-voltage is low. Even in this case, the latch-up can be prevented by forming the inner semiconductor region 6.
  • Example of bent trench gate electrode 6 to 14 show examples of the bent trench gate electrode.
  • a position indicated by a circle indicates a range located inside the bent portion. Latch-up can be prevented by forming the inner semiconductor region 6 at the corner indicated by a circle.
  • Reference numeral 18a in FIGS. 13 and 14 is a dummy trench.
  • the dummy trench has the same structure as the trench gate electrode 18 but is not connected to the gate voltage adjusting circuit and is in a floating state.
  • the inner semiconductor region 6 may also be formed in a range located inside the bent portion of the dummy trench 18a. Alternatively, the inner semiconductor region 6 may not be formed for the dummy trench 18a.
  • the body region and the contact region are p-type has been described above, they may be of opposite conductivity type.
  • the emitter region 10 and the inner semiconductor region 6 are formed with the same composition and the same depth.
  • the emitter region 10 and the inner semiconductor region 6 can be formed simultaneously.
  • the interlayer insulating film 4 that insulates the trench gate electrode 18 from the emitter electrode 22 insulates the inner semiconductor region 6 from the emitter electrode 22. There is no need to add a new insulating layer that insulates the inner semiconductor region 6 and the emitter electrode 22. Due to these factors, the IGBT of the embodiment is easy to manufacture.

Abstract

半導体基板を平面視したときにトレンチゲート電極が屈曲しているＩＧＢＴであり、トレンチゲート電極の屈曲部の内側に位置するととともに半導体基板の表面に臨む位置にエミッタ領域と同一導電型の内側半導体領域が形成されている。トレンチゲート電極が屈曲しているために、オン時の正孔密度が上昇して電導度変調現象が活発化してオン電圧が低下する。ターンオフ時には内側半導体領域が正孔の移動経路に影響し、正孔がボディ領域を移動する距離が短縮される。ターンオフ時に正孔がボディコンタクト領域に抜けやすい。オン時の電流密度を高めることとラッチアップを防止することが両立する。

Description

トレンチゲート電極を利用するＩＧＢＴ
本明細書では、トレンチゲート電極を利用するＩＧＢＴに関する技術を開示する。
特許文献１に、半導体基板を平面視したときに、トレンチゲート電極が屈曲しているＩＧＢＴが開示されている。トレンチゲート電極が直線上を延びている場合に比して、トレンチゲート電極が屈曲していると、屈曲部の内側に位置するドリフト領域における正孔密度が増大し、電導度変調現象が活発化し、ＩＧＢＴのオン電圧が低下する。なお特許文献１は本出願の出願時点では公開されていない。　
ＩＧＢＴの場合、オン電圧が低いだけでなく、トレンチゲート電極の電圧をオフ電圧に切り替えた時にエミッタとコレクタ間がオフする必要がある。本明細書では、トレンチゲート電極の電圧をオフ電圧に切り替えた後もエミッタとコレクタ間に電流が流れる続ける現象をラッチアップという。ＩＧＢＴではラッチアップが生じないようにする必要がある。
特願２０１１－０５２１００号に添付されている明細書と図面
ＩＧＢＴにラッチアップが生じないようにするために、飽和電流を抑制し、ターンオフ時に正孔がエミッタ電極に抜けやすくする設計が採用されている。上記したトレンチゲート電極、すなわち屈曲したトレンチゲート電極を利用すると、電流密度が上昇し、ラッチアップ現象が生じやすくなる。屈曲したトレンチゲート電極を利用してオン電圧を低下させる技術を実用化するためには、ラッチアップを防止する新たな技術が必要とされる。すなわち、ターンオフ時に正孔がエミッタ電極に抜けやすくする新たな技術が必要とされる。
本明細書では、屈曲したトレンチゲート電極を利用するＩＧＢＴにおいて、ターンオフ時に正孔がエミッタ電極に抜けやすくなる構造を開示し、もってラッチアップの発生を防止する技術を開示する。この技術によって、ラッチアップの発生を防止しながらトレンチゲート電極を屈曲させることが可能となり、ＩＧＢＴのオン電圧を低減することができる。
本明細書で開示するＩＧＢＴでは、半導体基板の表面を平面視したときにトレンチゲート電極が屈曲している。トレンチゲート電極の屈曲部の内側に位置するととともに半導体基板の表面に臨む位置に、エミッタ領域と同一導電型（従ってベースないしボディ領域とは反対導電型）の半導体領域（以下では内側半導体領域という）が形成されており、その内側半導体領域をフローティング状態とする。すなわち、内側半導体領域は、エミッタ電極ともトレンチゲート電極ともコレクタ電極とも導通していない。
ＩＧＢＴのトレンチゲート電極の電圧をオフ電圧に切り替えた場合、ドリフトないしバルク領域（以下ではドリフト領域という）に蓄積されていた正孔は、トレンチゲート電極に沿ってボディないしベース領域（以下ではボディ領域という）を移動し、ボディコンタクト領域からエミッタ電極に抜ける。ボディ領域は、トレンチゲート電極にオン電圧を印加したときに反転層が形成する不純物濃度である必要があることから、不純物濃度が低く、正孔が移動しづらい（以下ではボディ領域をボディコンタクト領域から区別するために、ボディ領域のことを低濃度ボディ領域ということがある。両者は同一である）。
前記したフローティング状態にある内側半導体領域を用意しないと、ターンオフ時に正孔が高抵抗な低濃度ボディ領域を移動する距離が長くなり、正孔がエミッタ電極に抜けにくい。それに対して、内側半導体領域を用意し、その内側半導体領域をフローティング状態に置いておくと、ターンオフ時に正孔が低濃度ボディ領域を移動する距離が短くなり、正孔がエミッタ電極に抜けやすくなる。この構造を採用すると、トレンチゲート電極を屈曲させて導通時の電流密度を上昇させるのと同時にラッチアップ現象の発生を防止することが可能となる。
内側半導体領域とエミッタ領域は、同一組成であることが好ましい。エミッタ領域形成工程で内側半導体領域を形成することが可能となる。
トレンチゲート電極の上面を覆う層間絶縁膜を形成し、その層間絶縁膜でトレンチゲート電極とエミッタ電極を絶縁する構造が知られている。その層間絶縁膜を、内側半導体領域の表面にまで伸ばすことが好ましい。その層間絶縁膜によって内側半導体領域とエミッタ電極が絶縁される。製造工程数を増加させないで、内側半導体領域をフローティング状態におくことができる。
オン電圧を低下させるには、トレンチゲート電極が複数の位置で屈曲していることが有利である。そのためには、Ｔ字形状が連なるパターンに沿ってトレンチゲート電極を形成することが好ましい。屈曲部を半導体基板の広い範囲に一様に分布させることができる。
半導体基板を平面視したときにボディコンタクト領域がボディ領域によって内側半導体領域から分離していてもよく、ボディコンタクト領域がボディ領域によってゲート絶縁膜から分離していてもよい。ＩＧＢＴの場合、エミッタ領域とトレンチゲート電極がゲート絶縁膜を介して対向している必要がある。またエミッタ領域とトレンチゲート電極には、不純物を注入して抵抗をさげる必要がある。隣接する２領域に異なる導電型の不純物を注入すると、不純物注入範囲のばらつきによって実効的な不純物濃度がばらつくことになり、半導体装置を量産したときに半導体装置群の性能がばらつく原因となる。エミッタ領域とトレンチゲート電極には同一導電側の不純物を注入することが好ましい。この結果、トレンチゲート電極の導電型とボディコンタクト領域の導電側は反対となる。トレンチゲート電極にゲート絶縁膜を介して対向する位置にボディコンタクト領域を設けることができれば、ターンオフ時の正孔の抜けが改善され、ラッチアップ現象の発生を抑制することができる。しかしそのためには、隣接する２領域に異なる導電型の不純物を注入する必要が生じ、半導体装置を量産したときに性能がばらつく原因となる。半導体基板を平面視したときにボディコンタクト領域がボディ領域によって内側半導体領域から分離している構造、あるいは、ボディコンタクト領域がボディ領域によってゲート絶縁膜から分離している構造であれば、隣接する２領域に異なる導電型の不純物を注入する必要がない。ボディコンタクト領域がボディ領域によってゲート絶縁膜から分離している構造に対して内側半導体領域を付加する技術によると、オン電圧が低くてラッチアップが発生しづらいとともに、性能のばらつきが抑制された半導体装置群を量産することができる。
第１実施例のＩＧＢＴの半導体基板を平面視した図。範囲Ｘは、エミッタ電極と層間絶縁膜を除去した平面図を示し、範囲Ｙは、エミッタ電極を除去した平面図を示す。 （１）は図1のII-II線の断面図。（２）は既存のＩＧＢＴの断面図。 第２実施例のＩＧＢＴの半導体基板を平面視した図。 図３のIV-IV線の断面図。 第３実施例のＩＧＢＴの半導体基板を平面視した図。 屈曲したトレンチゲート電極のパターン１を例示する図。 屈曲したトレンチゲート電極のパターン２を例示する図。 屈曲したトレンチゲート電極のパターン３を例示する図。 屈曲したトレンチゲート電極のパターン４を例示する図。 屈曲したトレンチゲート電極のパターン５を例示する図。 屈曲したトレンチゲート電極のパターン６を例示する図。 屈曲したトレンチゲート電極のパターン７を例示する図。 屈曲したトレンチゲート電極のパターン８を例示する図。 屈曲したトレンチゲート電極のパターン９を例示する図。
（第１実施例）　
図1は、第１実施例のＩＧＢＴ３０の半導体基板２を平面視した図であり、図２の（１）は、図1のII-II線の断面図である。図１において、範囲Ｘはエミッタ電極と層間絶縁膜を除去した平面図を示し、範囲Ｙはエミッタ電極を除去した平面図を示す。図３と図５でも同様である。ＩＧＢＴ３０は、半導体基板２と、半導体基板２の表面２ａに形成されているエミッタ電極２４と、半導体基板２の裏面２ｂに形成されているコレクタ電極２６を備えている。エミッタ電極２４とコレクタ電極２６は、金属で形成されている。
半導体基板２には、下記の領域が形成されている。
　エミッタ領域１０：半導体基板２の表面２ａの一部範囲に臨む位置に形成されている。ｎ型不純物が高濃度にドープされており、エミッタ電極２４とオーミック接触する。
　ボディコンタクト領域８：半導体基板２の表面２ａの一部の範囲に臨む位置に形成されている。ｐ型不純物が高濃度にドープされており、エミッタ電極２４とオーミック接触する。ベースコンタクト領域と称されることもあるが、本明細書ではボディコンタクト領域という。エミッタ領域１０が半導体基板２の表面２ａに臨む範囲と、ボディコンタクト領域８が半導体基板２の表面２ａに臨む範囲は、異なっている。
　内側半導体領域６：エミッタ領域１０と同一組成で同一深さに形成されている。図１に示すように、後記するトレンチゲート電極１８の屈曲部の内側に位置するととともに、半導体基板２の表面２ａの一部範囲に臨む位置に形成されている。
　ボディ領域１２：エミッタ領域１０とボディコンタクト領域８と内側半導体領域６に接するとともに、それらの領域１０，８，６よりも深部に達している。ｐ型不純物が低濃度にドープされている。ベース領域と称されることもあるが、本明細書ではボディ領域という。エミッタ領域１０とボディコンタクト領域８と内側半導体領域６が形成されていない範囲では、ボディ領域１２が半導体基板２の表面２ａに臨んでいる。
　ドリフト領域２０：ボディ領域１２と後記するコレクタ領域２２を分離している。ｎ型不純物が低濃度にドープされている半導体基板２が、加工されないままに残っている領域であり、バルク領域と称されることもある。本明細書ではドリフト領域という。
　コレクタ領域２２：半導体基板２の裏面２ｂに臨む位置に形成されている。ｐ型不純物が高濃度にドープされており、コレクタ電極２６とオーミック接触する。
半導体基板２の表面２ａから深さ方向に延びるトレンチ１４が形成されている。トレンチ１４は、表面２ａからボディ領域１２を貫通してドリフト領域２０に達している。トレンチ１４は、半導体基板２を平面視したときに、単位となるＴ字形状（トレンチ部分１４ａ，１４ｂ，１４ｃ参照）を、Ｘ方向にもＹ方向にも連ねたパターンで形成されている。例えば、トレンチ部分１４ａ，１４ｃを観察すると、トレンチ１４は屈曲している。参照番号３２に示す位置は、屈曲部の内側に位置しているということができる。同様に、参照番号３４に示す位置は、トレンチ部分１４ｂ，１４ｃ間の屈曲部の内側に位置しており、参照番号３６に示す位置は、トレンチ部分１４ｄ，１４ｃ間の屈曲部の内側に位置しており、参照番号３８に示す位置は、トレンチ部分１４ｅ，１４ｃ間の屈曲部の内側に位置しているということができる。トレンチ部分１４ｂ，１４ｃ，１４ｅ，１４ｆによって長方形の範囲が形成されている。ＩＧＢＴ３０は、各長方形の範囲を単位にして構成されているということもできる。各長方形の範囲を本明細書ではセルという。セルは４つの頂点を待ち、各頂点に内側半導体領域６が形成されている。
トレンチ１４の側壁と底面（総称して壁面という）は、ゲート絶縁膜１６で被覆されている。その内側に、トレンチゲート電極１８が充填されている。ゲート絶縁膜１６は酸化シリコンで形成されており、トレンチゲート電極１８は不純物をドープしたポリシリコンで形成されている。
図１の参照番号１０ａで示す位置では、エミッタ領域１０がゲート絶縁膜１６を介してトレンチゲート電極１８に向かい合っている。位置１０ａにあるエミッタ領域１０とドリフト領域２０を深さ方向において分離しているボディ領域１２も、ゲート絶縁膜１６を介してトレンチゲート電極１８に向かい合っている。エミッタ領域１０はｎ型であり、ボディ領域１２はｐ型であり、ドリフト領域２０はｎ型であり、通常時は、エミッタ領域１０とドリフト領域２０は導通しない。しかし、トレンチゲート電極１８に正の電圧を印加すると、ゲート絶縁膜１６を介してトレンチゲート電極１８に向かい合っている範囲のボディ領域１２がｎ型に反転し、エミッタ領域１０とドリフト領域２０が導通する。
　参照番号４は、トレンチゲート電極１８の上面を覆っている層間絶縁膜であり、トレンチゲート電極１８とエミッタ電極２４を絶縁している。層間絶縁膜４は、内側半導体領域６の上面も覆っており、内側半導体領域６とエミッタ電極２４を絶縁している。内側半導体領域６は、層間絶縁膜４によってエミッタ電極２４から絶縁されており、ゲート絶縁膜１６によってトレンチゲート電極１８から絶縁されており、ＩＧＢＴ３０のオフ時にはｐｎ接合によってコレクタ電極２６から絶縁されている。ＩＧＢＴ３０のオフの間、内側半導体領域６はフローティング状態にある。参照番号４ａは、層間絶縁膜４に形成されている開孔を示している。開孔４ａによって、エミッタ領域１０とボディコンタクト領域８はエミッタ電極２４に導通している。
　仮想線で示す層４０は、ｎ型層であり、ｐ型のボディ領域１２に中間深さに形成されている。ｎ型層４０によって、ボディ領域１２は、上部領域と下部領域に二分されている。ｎ型層４０は省略可能である。
　図１に示すように、トレンチゲート電極１４に隣接する位置には、エミッタ領域１０と内側半導体領域６が形成されている。これらはいずれもｎ型であり、不純物注入範囲がばらついても実効的不純物濃度に与える影響は小さい。ボディコンタクト領域８とトレンチゲート電極１４は、異なる導電型であるが、両者はボディ領域１２によって分離されており、隣接する２領域に異なる導電型の不純物を注入する必要はない。図１の構造は、隣接する２領域に異なる導電型の不純物を注入することなく製造することができる。トレンチゲート電極１４とボディ領域１２は隣接しているが、ボディ領域１２の不純物注入濃度は低く、反対導電型であるトレンチゲート電極１４とボディ領域１２が隣接していることが半導体装置の性能に大きな影響を与えることはない。
　図２（１）の矢印Ａは、ターンオフ時の正孔の移動経路を示している。ｎ型の内側半導体領域６とｐ型のボディ領域１２の間にあるｎｐ障壁によって、正孔は内側半導体領域６を避ける経路を移動する。
　図２（２）は、ｎ型の内側半導体領域６が形成されていない場合を示し、ターンオフ時には正孔が移動経路Ｂに沿って移動する。すなわち、正孔はゲート電極１８に沿って移動し、半導体基板２の表面２ａの近傍を表面２ａに沿って移動してボディコンタクト領域８に達する。
　図２の（１）と（２）を比較すると明らかに、矢印Ａの距離は短く、矢印Ｂの距離は長い。すなわち、ｎ型の内側半導体領域６を形成しないと、不純物濃度が低くて抵抗が高いボディ領域１２を正孔が移動する距離が長いのに対し、ｎ型の内側半導体領域６を形成すると、ボディ領域１２を正孔が移動する距離が短くなる。ｎ型の内側半導体領域６を形成すると、ターンオフ時に正孔がボディコンタクト領域８に抜く易く、ラッチアップしづらくなる。
ＩＧＢＴ３０は、コンタクト電極２６を正電圧に接続し、エミッタ電極２４を接地して用いる。
トレンチゲート電極１８に正電圧をかけないと、ｎ型のエミッタ領域１０とｎ型のドリフト領域２０の間がｐ型のボディ領域１２で分離され、ＩＧＢＴ３０はオフされる。
トレンチゲート電極１８に正電圧をかけると、ｎ型のエミッタ領域１０とｎ型のドリフト領域２０を分離しているボディ領域１２のうち、ゲート絶縁膜１６を介してトレンチゲート電極１８に対向している範囲がｎ型に反転し、チャネルが形成される。その結果、電子がエミッタ電極２４からエミッタ領域１０とチャネルを介してドリフト領域２０に移動し、正孔がコレクタ電極２６からコレクタ領域２２を介してドリフト領域２０に移動する。ドリフト領域２０で電導度変調現象が発生し、ＩＧＢＴ３０が導通する。ＩＧＢＴ３０では、トレンチゲート電極１８が屈曲している。屈曲部の内側に位置するドリフト領域における正孔密度が上昇し、電導度変調現象が活発化する。トレンチゲート電極１８を屈曲させることで、ＩＧＢＴ３０のオン電圧が低下する。
ＩＧＢＴ３０を再びオフさせる際には、トレンチゲート電極１８に正電圧を印加するのをやめる。本明細書では、オンからオフ状態に変化させることをターンオフという。ＩＧＢＴは、サイリスタ構造を備えており、トレンチゲート電極に正電圧を印加するのをやめてもエミッタ電極とコレクタ電極の間を電流が流れ続けるラッチアップ現象が生じやすい。ＩＧＢＴ３０では、図２（１）（２）を参照して説明したように、ターンオフしたときに正孔がボディコンタクト領域８を経てエミッタ電極２４に抜く易く、ラッチアップしないように設計されている。
（第２実施例）
以下では第１実施例と相違する点のみを説明し、重複説明を省略する。第３実施例以下でも同じである。
図３に示すように、第２実施例では、ボディコンタクト領域８によってエミッタ領域１０が２つの領域１０ｂ、１０ｃに分離されている。その場合でも、内側半導体領域６を形成することでラッチアップの発生を防止できる。
（第３実施例）
図５に示すように、第３実施例では、ボディコンタクト領域８によってエミッタ領域１０が４つの領域１０ｄ，１０ｅ，１０ｆ，１０ｇに分離されている。本実施例では、トレンチゲート電極１８に対向してチャネルに電子を供給するエミッタ領域が４か所に形成されており、オン電圧が低い。一層にラッチアップしやすくなるが、その場合でも、内側半導体領域６を形成することでラッチアップの発生を防止することができる。
（屈曲するトレンチゲート電極の例示）
図６から図１４は、屈曲するトレンチゲート電極の例を示している。丸印で示す位置が、屈曲部の内側に位置する範囲を示している。丸印に示すコーナ部に内側半導体領域６を形成することでラッチアップの発生を防止することができる。図１３，１４の参照番号１８ａは、ダミートレンチである。ここでいうダミートレンチは、トレンチゲート電極１８と同じ構造を備えているものの、ゲート電圧調整回路に接続されておらず、フローティング状態にあるものをいう。図１３に示すように、ダミートレンチ１８ａの屈曲部の内側に位置する範囲にも内側半導体領域６を形成してもよい。あるいは、ダミートレンチ１８ａに対しては、内側半導体領域６を形成しなくてもよい。上記では、ボディ領域とコンタクト領域がｐ型の場合を説明したが、反対導電型であってもよい。
　上記実施例では、エミッタ領域１０と内側半導体領域６が同一組成で同一深さに形成されている。エミッタ領域１０と内側半導体領域６を同時に形成することができる。また、トレンチゲート電極１８とエミッタ電極２２を絶縁する層間絶縁膜４が、内側半導体領域６とエミッタ電極２２を絶縁する。内側半導体領域６とエミッタ電極２２を絶縁する新たな絶縁層を追加する必要がない。これらの要因によって、実施例のＩＧＢＴは製造しやすい。
　以上、本実施例について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。
　本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
２：半導体基板
２ａ：表面
２ｂ：裏面
４：層間絶縁膜
４ａ：開孔
６：内側半導体領域（ｎ型）
８：ボディコンタクト領域（ｐ型）
１０：エミッタ領域（ｎ型）
１０ａ：トレンチゲート電極１８に対向する範囲
１０ｂ，１０ｃ：ボディコンタクト領域で分断されているエミッタ領域
１０ｄ，１０ｅ，１０ｆ，１０ｇ：ボディコンタクト領域で分断されているエミッタ領域
１２：ボディ領域(ベース領域)（ｐ型）
１４：トレンチ
１４ａ，１４ｂ，１４ｃ，１４ｄ，１４ｅ，１４ｆ：トレンチの部分
１６：ゲート絶縁膜
１８：トレンチゲート電極
２０：ドリフト領域（バルク領域）（ｎ型）
２２：コレクタ領域（ｐ型）
２４：エミッタ電極
２６：コレクタ電極
３０：ＩＧＢＴ
３２，３４，３６，３８：屈曲するトレンチの内側に位置する範囲
Ａ，Ｂ：正孔の移動経路
○印：屈曲するトレンチの内側の位置

Claims (6)

  1. ＩＧＢＴであり、
    半導体基板と、前記半導体基板の表面に形成されているエミッタ電極と、前記半導体基板の裏面に形成されているコレクタ電極を備えており、
    前記半導体基板が、
    　前記半導体基板の表面に臨んでいるエミッタ領域と、
    　前記半導体基板の裏面に臨んでいるコレクタ領域と、
    　前記エミッタ領域に接するとともに前記エミッタ領域より深部に達しているボディ領域と、
    　前記ボディ領域と前記コレクタ領域を分離しているドリフト領域と、
    　前記半導体基板の表面に臨んでいるボディコンタクト領域、
    を備えており、
    前記半導体基板に、
    　前記半導体基板の表面から前記ドリフト領域に達しているトレンチと、
    　前記トレンチの壁を覆っているゲート絶縁膜と、
    　前記トレンチの内部を充填しているトレンチゲート電極
    が形成されており、
    前記トレンチゲート電極が前記ゲート絶縁膜を介して前記エミッタ領域と前記ボディ領域と前記ドリフト領域の順に対向しており、
    前記エミッタ領域と前記ボディコンタクト領域が前記エミッタ電極に導通しており、
    前記トレンチゲート電極が前記エミッタ電極から絶縁されており、
    前記コレクタ領域が前記コレクタ電極に導通しており、
    前記半導体基板を平面視したときに前記トレンチゲート電極が屈曲しており、
    前記トレンチゲート電極の屈曲部の内側に位置するととともに前記半導体基板の表面に臨む位置に、前記エミッタ領域と同一導電型の内側半導体領域が形成されており、
    前記内側半導体領域が前記エミッタ電極と導通していないことを特徴とするＩＧＢＴ。　
  2. 前記内側半導体領域と前記エミッタ領域が同一組成であることを特徴とする請求項１に記載のＩＧＢＴ。
  3. 前記内側半導体領域の表面と前記トレンチゲート電極の表面を覆う層間絶縁膜が形成されており、
    前記層間絶縁膜によって、前記内側半導体領域と前記エミッタ電極が絶縁されており、前記トレンチゲート電極と前記エミッタ電極が絶縁されていることを特徴とする請求項１に記載のＩＧＢＴ。
  4. 前記半導体基板を平面視したときに前記トレンチゲート電極がＴ字形状が連なるパターンを提供することを特徴とする請求項１に記載の半導体装置。
  5. 前記半導体基板を平面視したときに前記ボディコンタクト領域が前記ボディ領域によって前記内側半導体領域から分離していることを特徴とする請求項１に記載の半導体装置。
  6. 前記半導体基板を平面視したときに前記ボディコンタクト領域が前記ボディ領域によって前記ゲート絶縁膜から分離していることを特徴とする請求項１に記載の半導体装置。
     
PCT/JP2013/060022 2013-04-02 2013-04-02 トレンチゲート電極を利用するｉｇｂｔ WO2014162498A1 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
CN201380075334.9A CN105074931B (zh) 2013-04-02 2013-04-02 利用沟槽栅电极的绝缘栅双极性晶体管
PCT/JP2013/060022 WO2014162498A1 (ja) 2013-04-02 2013-04-02 トレンチゲート電極を利用するｉｇｂｔ
DE112013006905.9T DE112013006905B4 (de) 2013-04-02 2013-04-02 IGBT mit Verwendung einer Grabengateelektrode
JP2015509751A JP5983864B2 (ja) 2013-04-02 2013-04-02 トレンチゲート電極を利用するｉｇｂｔ
BR112015024888-8A BR112015024888B1 (pt) 2013-04-02 2013-04-02 igbt com uso de eletrodo de porta de trincheira
KR1020157031215A KR101701667B1 (ko) 2013-04-02 2013-04-02 트렌치 게이트 전극을 이용하는 ｉｇｂｔ
US14/773,511 US9318590B2 (en) 2013-04-02 2013-04-02 IGBT using trench gate electrode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2013/060022 WO2014162498A1 (ja) 2013-04-02 2013-04-02 トレンチゲート電極を利用するｉｇｂｔ

Publications (1)

Publication Number Publication Date
WO2014162498A1 true WO2014162498A1 (ja) 2014-10-09

Family

ID=51657831

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/060022 WO2014162498A1 (ja) 2013-04-02 2013-04-02 トレンチゲート電極を利用するｉｇｂｔ

Country Status (7)

Country Link
US (1) US9318590B2 (ja)
JP (1) JP5983864B2 (ja)
KR (1) KR101701667B1 (ja)
CN (1) CN105074931B (ja)
BR (1) BR112015024888B1 (ja)
DE (1) DE112013006905B4 (ja)
WO (1) WO2014162498A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016096307A (ja) * 2014-11-17 2016-05-26 トヨタ自動車株式会社 半導体装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6304221B2 (ja) 2015-12-08 2018-04-04 トヨタ自動車株式会社 Ｉｇｂｔ
CN107636835B (zh) * 2015-12-11 2021-03-19 富士电机株式会社 半导体装置及制造方法
CN107636836B (zh) * 2015-12-11 2020-11-27 富士电机株式会社 半导体装置
JP6634860B2 (ja) * 2016-02-10 2020-01-22 株式会社デンソー 半導体装置
KR102518586B1 (ko) * 2018-10-05 2023-04-05 현대자동차 주식회사 반도체 소자 및 그 제조 방법
JP7390868B2 (ja) 2019-11-18 2023-12-04 ルネサスエレクトロニクス株式会社 半導体装置
KR102399959B1 (ko) 2020-07-23 2022-05-19 (주)쎄미하우 절연 게이트 양극성 트랜지스터

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01103876A (ja) * 1987-07-21 1989-04-20 Nippon Denso Co Ltd 絶縁ゲート型半導体装置
JP2008288459A (ja) * 2007-05-18 2008-11-27 Toyota Industries Corp 半導体装置
JP2012190938A (ja) * 2011-03-09 2012-10-04 Toyota Motor Corp Ｉｇｂｔ

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2894820B2 (ja) * 1990-10-25 1999-05-24 株式会社東芝 半導体装置
US5468982A (en) * 1994-06-03 1995-11-21 Siliconix Incorporated Trenched DMOS transistor with channel block at cell trench corners
EP1155458B1 (de) 1998-12-18 2010-02-03 Infineon Technologies AG Feldeffekt-transistoranordnung mit einer grabenförmigen gate-elektrode und einer zusätzlichen hochdotierten schicht im bodygebiet
JP4158453B2 (ja) * 2002-08-22 2008-10-01 株式会社デンソー 半導体装置及びその製造方法
DE10355588B4 (de) * 2003-11-28 2006-06-14 Infineon Technologies Ag MOS-Transistoreinrichtung
JP5087272B2 (ja) * 2004-05-12 2012-12-05 株式会社豊田中央研究所 半導体装置
JP5261893B2 (ja) 2006-07-18 2013-08-14 富士電機株式会社 トレンチ型絶縁ゲートバイポーラトランジスタ
JP5013436B2 (ja) 2009-06-04 2012-08-29 三菱電機株式会社 電力用半導体装置
JP5365796B2 (ja) 2009-09-01 2013-12-11 株式会社リコー 感熱性粘着材料
DE102011079747A1 (de) * 2010-07-27 2012-02-02 Denso Corporation Halbleitervorrichtung mit Schaltelement und Freilaufdiode, sowie Steuerverfahren hierfür
JP5941448B2 (ja) * 2013-09-11 2016-06-29 株式会社東芝 半導体装置
KR20150051067A (ko) * 2013-11-01 2015-05-11 삼성전기주식회사 전력 반도체 소자 및 그의 제조 방법
JP5998169B2 (ja) * 2014-03-26 2016-09-28 株式会社豊田中央研究所 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01103876A (ja) * 1987-07-21 1989-04-20 Nippon Denso Co Ltd 絶縁ゲート型半導体装置
JP2008288459A (ja) * 2007-05-18 2008-11-27 Toyota Industries Corp 半導体装置
JP2012190938A (ja) * 2011-03-09 2012-10-04 Toyota Motor Corp Ｉｇｂｔ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016096307A (ja) * 2014-11-17 2016-05-26 トヨタ自動車株式会社 半導体装置

Also Published As

Publication number Publication date
JPWO2014162498A1 (ja) 2017-02-16
KR101701667B1 (ko) 2017-02-01
BR112015024888A2 (pt) 2017-07-18
JP5983864B2 (ja) 2016-09-06
US20160064537A1 (en) 2016-03-03
US9318590B2 (en) 2016-04-19
CN105074931A (zh) 2015-11-18
DE112013006905T5 (de) 2015-12-10
BR112015024888B1 (pt) 2020-10-13
CN105074931B (zh) 2017-09-22
KR20150138317A (ko) 2015-12-09
DE112013006905B4 (de) 2017-09-21

Similar Documents

Publication Publication Date Title
JP5983864B2 (ja) トレンチゲート電極を利用するｉｇｂｔ
JP6022774B2 (ja) 半導体装置
JP6219704B2 (ja) 半導体装置
JP5985624B2 (ja) 絶縁ゲート型トランジスタおよびその製造方法
JP6026528B2 (ja) 絶縁ゲート型バイポーラトランジスタ
JP6226786B2 (ja) 半導体装置およびその製造方法
JP6169966B2 (ja) 半導体装置及び半導体装置の製造方法
US8975690B2 (en) Semiconductor device
JP6641983B2 (ja) 半導体装置
JP5136578B2 (ja) 半導体装置
JP7272775B2 (ja) 絶縁ゲートバイポーラトランジスタ
TW201611275A (zh) 半導體裝置
JP7478716B2 (ja) 半導体装置
JP5537359B2 (ja) 半導体装置
JP6509673B2 (ja) 半導体装置
JP2019087611A (ja) スイッチング素子とその製造方法
KR20080095768A (ko) 반도체 장치
JP2017195224A (ja) スイッチング素子
JP2010232335A (ja) 絶縁ゲートバイポーラトランジスタ
JP5741069B2 (ja) 半導体装置
JP2017191817A (ja) スイッチング素子の製造方法
JP2008177297A (ja) 半導体装置
JP2019096732A (ja) 半導体装置
JP2018006648A (ja) 半導体装置
CN108305893B (zh) 半导体装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201380075334.9

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13881189

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2015509751

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 14773511

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1120130069059

Country of ref document: DE

Ref document number: 112013006905

Country of ref document: DE

ENP Entry into the national phase

Ref document number: 20157031215

Country of ref document: KR

Kind code of ref document: A

REG Reference to national code

Ref country code: BR

Ref legal event code: B01A

Ref document number: 112015024888

Country of ref document: BR

122 Ep: pct application non-entry in european phase

Ref document number: 13881189

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 112015024888

Country of ref document: BR

Kind code of ref document: A2

Effective date: 20150928