JP6169966B2 - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP6169966B2 JP6169966B2 JP2013269265A JP2013269265A JP6169966B2 JP 6169966 B2 JP6169966 B2 JP 6169966B2 JP 2013269265 A JP2013269265 A JP 2013269265A JP 2013269265 A JP2013269265 A JP 2013269265A JP 6169966 B2 JP6169966 B2 JP 6169966B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- trench
- conductivity type
- semiconductor substrate
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 122
- 238000004519 manufacturing process Methods 0.000 title claims description 31
- 230000002093 peripheral effect Effects 0.000 claims description 103
- 239000012535 impurity Substances 0.000 claims description 99
- 239000000758 substrate Substances 0.000 claims description 80
- 230000001681 protective effect Effects 0.000 claims description 34
- 238000002513 implantation Methods 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 11
- 210000000746 body region Anatomy 0.000 description 16
- 230000015556 catabolic process Effects 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 4
- 230000005684 electric field Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
- H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
- H01L21/047—Making n or p doped regions or layers, e.g. using diffusion using ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
- H01L29/0623—Buried supplementary region, e.g. buried guard ring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
Description
第1の製造方法では、まず、図5に示すように半導体基板12の表面にマスク60(例えば酸化膜)を形成する。ここでは、ゲートトレンチ34に相当する位置に開口62が位置し、外周トレンチ54に相当する位置に開口64が位置するように、マスク60を形成する。開口62の幅と開口64の幅は略等しい。次に、異方性エッチングによって、開口62、64内の半導体基板12をエッチングする。このとき、エッチングの処理圧力として100mT以上を用いることが望ましい。これによって、図6に示すように、ゲートトレンチ34と外周トレンチ54を形成する。このとき、ゲートトレンチ34及び外周トレンチ54の側面は、テーパ状に傾斜した形状となる。開口62の幅と開口64の幅が略等しいので、ゲートトレンチ34のテーパ角C1と外周トレンチ54のテーパ角C2は略等しくなる。ここで、テーパ角は、トレンチの側面の傾斜角(半導体基板12の厚み方向に対する角度)を意味する。次に、CVD法や熱酸化法によって、図7に示すように、ゲートトレンチ34と外周トレンチ54の内面に保護膜66(酸化膜)を形成する。
第2の製造方法では、まず、図10に示すように半導体基板12の表面にマスク60を形成する。ここでは、外周トレンチ54に対応する開口64の幅が、ゲートトレンチ34に対応する開口62の幅より広くなるようにマスク60を形成する。例えば、開口64の幅を、開口62の幅の1.5倍程度にすることができる。次に、異方性エッチングによって、開口62、64内の半導体基板12をエッチングする。このとき、エッチングの処理圧力として100mT以上を用いることが望ましい。これによって、図11に示すように、ゲートトレンチ34と外周トレンチ54を形成する。このとき、と開口64の幅が開口62の幅より広いので、外周トレンチ54のテーパ角C2がゲートトレンチ34のテーパ角C1より大きくなる。すなわち、外周トレンチ54の側面の傾斜角度がより大きくなる。例えば、図11に示すテーパ角C1を2°未満とし、テーパ角C2を2°以上とすることができる。次に、図12に示すように、ゲートトレンチ34と外周トレンチ54の内面に保護膜66(酸化膜)を形成する。ここでは、保護膜66の厚みを75nm程度とする。
第3の製造方法では、まず、図13に示すように半導体基板12の表面にマスク60を形成する。ここでは、外周トレンチ54に対応する開口64の幅が、ゲートトレンチ34に対応する開口62の幅より広くなるようにマスク60を形成する。また、素子領域20内では、外周領域50内よりもマスク60を厚くする。次に、図13に示すように、異方性エッチングによってゲートトレンチ34と外周トレンチ54を形成する。ここでは、第2の製造方法と同様に、外周トレンチ54の幅がゲートトレンチ34の幅よりも広くなる。次に、各トレンチの内面に、保護膜66を形成する。
第4の製造方法では、第2の製造方法と同様にして、図11の構造を形成する。次に、各トレンチの内面に、保護膜66を形成する。ここでは、保護膜66として、窒化膜を用いる。次に、半導体基板12の厚み方向にエッチングが進行する異方性エッチングによって、保護膜66をエッチングする。各トレンチの底面上の保護膜66は、垂直にエッチングされるので、容易に除去される。また、外周トレンチ54の側面のテーパ角C2が、ゲートトレンチ34の側面のテーパ角C1よりも大きいので、外周トレンチ54の側面上の保護膜66はよりエッチングされ易い。ここでは、外周トレンチ54の側面上の保護膜66が除去され、ゲートトレンチ34の側面上に保護膜66が残存するように、エッチング条件を設定する。これによって、図14に示すように、ゲートトレンチ34の側面上にのみ保護膜66を残存させる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
12:半導体基板
14:表面電極
18:裏面電極
20:素子領域
22:ソース領域
24:ボディコンタクト領域
26:ボディ領域
28:ドリフト領域
30:ドレイン領域
32:p型フローティング領域
34:ゲートトレンチ
34c:ゲート電極
50:外周領域
51:表面領域
53:絶縁層
54:外周トレンチ
56:底面領域
58:側面領域
Claims (10)
- 半導体装置であって、
半導体基板と、
前記半導体基板の表面に形成されている表面電極と、
前記半導体基板の裏面に形成されている裏面電極、
を有し、
前記半導体基板が、前記表面電極と前記裏面電極の間をスイッチングする絶縁ゲート型スイッチング素子が形成されている素子領域と、前記素子領域に隣接する外周領域、
を有しており、
前記絶縁ゲート型スイッチング素子が、
前記表面電極に接続されている第1導電型の第1領域と、
前記表面電極に接続されており、前記第1領域に接している第2導電型の第2領域と、
前記第2領域の下側に形成されており、前記第2領域によって前記第1領域から分離されている第1導電型の第3領域と、
前記第2領域に接しているゲート絶縁膜と、
前記ゲート絶縁膜を介して前記第2領域に対向しているゲート電極、
を有しており、
前記外周領域内の前記半導体基板の前記表面に、第1トレンチと、前記第1トレンチから間隔を隔てて配置されている第2トレンチが形成されており、
前記第1トレンチ内と前記第2トレンチ内に、絶縁膜が形成されており、
前記第1トレンチと前記第2トレンチの間の領域内の前記表面側に、第2導電型の表面領域が形成されており、
前記第1トレンチの底面に露出する範囲に、第2導電型の第1底面領域が形成されており、
前記第2トレンチの底面に露出する範囲に、第2導電型の第2底面領域が形成されており、
前記第1トレンチの側面に沿って、前記表面領域と前記第1底面領域を接続する第2導電型の第1側面領域が形成されており、
前記第2トレンチの側面に沿って、前記表面領域と前記第2底面領域を接続する第2導電型の第2側面領域が形成されており、
前記表面領域、前記第1底面領域、前記第2底面領域、前記第1側面領域及び前記第2側面領域に接する範囲に、前記第3領域から連続する第1導電型の第4領域が形成されており、
前記第1側面領域の少なくとも一部に、第1低面密度領域が形成されており、
第1トレンチの側面に垂直な方向に沿って見た前記第1低面密度領域内の第2導電型不純物の面密度が、前記半導体基板の厚み方向に沿って見た前記第1底面領域内の第2導電型不純物の面密度よりも低く、
前記第1低面密度領域によって、前記第1底面領域が前記表面領域から分離されており、
前記第2側面領域の少なくとも一部に、第2低面密度領域が形成されており、
第2トレンチの側面に垂直な方向に沿って見た前記第2低面密度領域内の第2導電型不純物の面密度が、前記半導体基板の厚み方向に沿って見た前記第2底面領域内の第2導電型不純物の面密度よりも低く、
前記第2低面密度領域によって、前記第2底面領域が前記表面領域から分離されている、
半導体装置。 - 前記半導体基板がSiCにより構成されており、
前記第1低面密度領域及び前記第2低面密度領域の前記面密度が3.2×1013cm−2未満である、
請求項1の半導体装置。 - 前記半導体基板がSiにより構成されており、
前記第1低面密度領域及び前記第2低面密度領域の前記面密度が2.0×1012cm−2未満である、
請求項1の半導体装置。 - オフ状態にある前記絶縁ゲート型スイッチング素子に定格電圧を印加したときに、前記第1低面密度領域及び前記第2低面密度領域が空乏化する請求項1〜3の何れか一項の半導体装置。
- 前記半導体基板がSiCにより構成されており、
前記第1底面領域及び前記第2底面領域の前記面密度が、1.5×1013cm−2以上である、
請求項1、2、4の何れか一項に記載の半導体装置。 - 前記半導体基板がSiにより構成されており、
前記第1底面領域及び前記第2底面領域の前記面密度が、1.9×1012cm−2以上である、
請求項1、3、4の何れか一項に記載の半導体装置。 - オフ状態にある前記絶縁ゲート型スイッチング素子に定格電圧を印加したときに、前記第1底面領域及び前記第2底面領域の少なくとも一部が空乏化しない請求項1〜6の何れか一項の半導体装置。
- 請求項1〜7の何れかの半導体装置を製造する方法であって、
第1トレンチ及び第2トレンチのテーパ角がゲートトレンチのテーパ角よりも大きくなるように外周領域内の半導体基板の表面に第1トレンチと第2トレンチを形成するとともに素子領域内の半導体基板の表面にゲートトレンチを形成する工程と、
第1トレンチ、第2トレンチ及びゲートトレンチの内面に保護膜を形成する工程と、
半導体基板に第2導電型不純物を注入する工程、
を有しており、
前記注入する工程では、ゲートトレンチの底面の保護膜を貫通してその底面に第2導電型不純物が注入され、ゲートトレンチの側面の保護膜によってその側面に第2導電型不純物が注入されることが阻止され、第1トレンチ及び第2トレンチの底面の保護膜を貫通してそれらの底面に第2導電型不純物が注入され、第1トレンチ及び第2トレンチの側面の保護膜を貫通してそれらの側面に第2導電型不純物が注入される、
方法。 - 請求項1〜7の何れかの半導体装置を製造する方法であって、
外周領域内の半導体基板の表面に第1トレンチと第2トレンチを形成するとともに素子領域内の半導体基板の表面にゲートトレンチを形成する工程と、
第1トレンチ及び第2トレンチにおいて開口する外周領域マスクが前記半導体基板の前記外周領域内の前記表面に配置されており、外周領域マスクよりも厚く、ゲートトレンチにおいて開口する素子領域マスクが前記半導体基板の前記素子領域内の前記表面に配置されている状態で、半導体基板の前記表面に対して斜めに第2導電型不純物を注入する工程、
を有しており、
前記注入する工程では、第1トレンチ及び第2トレンチの側面に第2導電型不純物が注入され、素子領域マスクによってゲートトレンチの側面に第2導電型不純物が注入されることが阻止される、
方法。 - 請求項1〜7の何れかの半導体装置を製造する方法であって、
第1トレンチ及び第2トレンチのテーパ角がゲートトレンチのテーパ角よりも大きくなるように外周領域内の半導体基板の表面に第1トレンチと第2トレンチを形成するとともに素子領域内の半導体基板の表面にゲートトレンチを形成する工程と、
第1トレンチ、第2トレンチ及びゲートトレンチの内面に保護膜を形成する工程と、
異方性エッチングによって、第1トレンチ及び第2トレンチの側面及び底面の保護膜と、ゲートトレンチの底面の保護膜を除去する工程と、
半導体基板に第2導電型不純物を注入する工程、
を有しており、
前記注入する工程では、第1トレンチ及び第2トレンチの側面及び底面と、ゲートトレンチの底面に第2導電型不純物が注入され、保護膜によってゲートトレンチの側面に第2導電型不純物が注入されることが阻止される、
方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013269265A JP6169966B2 (ja) | 2013-12-26 | 2013-12-26 | 半導体装置及び半導体装置の製造方法 |
US15/107,313 US10020390B2 (en) | 2013-12-26 | 2014-08-04 | Semiconductor device and semiconductor device manufacturing method |
CN201480071046.0A CN105849909B (zh) | 2013-12-26 | 2014-08-04 | 半导体装置以及半导体装置的制造方法 |
PCT/JP2014/070521 WO2015098168A1 (ja) | 2013-12-26 | 2014-08-04 | 半導体装置及び半導体装置の製造方法 |
DE112014006031.3T DE112014006031B4 (de) | 2013-12-26 | 2014-08-04 | Halbleitervorrichtung und Herstellungsverfahren für eine Halbleitervorrichtung |
KR1020167020237A KR101792449B1 (ko) | 2013-12-26 | 2014-08-04 | 반도체 장치 및 반도체 장치의 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013269265A JP6169966B2 (ja) | 2013-12-26 | 2013-12-26 | 半導体装置及び半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015126086A JP2015126086A (ja) | 2015-07-06 |
JP6169966B2 true JP6169966B2 (ja) | 2017-07-26 |
Family
ID=53478058
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013269265A Expired - Fee Related JP6169966B2 (ja) | 2013-12-26 | 2013-12-26 | 半導体装置及び半導体装置の製造方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US10020390B2 (ja) |
JP (1) | JP6169966B2 (ja) |
KR (1) | KR101792449B1 (ja) |
CN (1) | CN105849909B (ja) |
DE (1) | DE112014006031B4 (ja) |
WO (1) | WO2015098168A1 (ja) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015125204A1 (ja) * | 2014-02-18 | 2015-08-27 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置の製造方法、及び、半導体装置 |
CN107431091B (zh) | 2015-03-30 | 2020-05-19 | 三菱电机株式会社 | 碳化硅半导体装置及其制造方法 |
JP6367760B2 (ja) * | 2015-06-11 | 2018-08-01 | トヨタ自動車株式会社 | 絶縁ゲート型スイッチング装置とその製造方法 |
JP6571467B2 (ja) * | 2015-09-24 | 2019-09-04 | トヨタ自動車株式会社 | 絶縁ゲート型スイッチング素子とその製造方法 |
JP6651801B2 (ja) * | 2015-11-16 | 2020-02-19 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
JP6560141B2 (ja) * | 2016-02-26 | 2019-08-14 | トヨタ自動車株式会社 | スイッチング素子 |
JP6560142B2 (ja) * | 2016-02-26 | 2019-08-14 | トヨタ自動車株式会社 | スイッチング素子 |
JP6197917B1 (ja) | 2016-06-08 | 2017-09-20 | 株式会社明電舎 | 電極材料の製造方法 |
JP6669628B2 (ja) * | 2016-10-20 | 2020-03-18 | トヨタ自動車株式会社 | スイッチング素子 |
JP6687504B2 (ja) * | 2016-12-19 | 2020-04-22 | トヨタ自動車株式会社 | スイッチング素子の製造方法 |
JP2019040954A (ja) * | 2017-08-23 | 2019-03-14 | トヨタ自動車株式会社 | 半導体装置 |
JP2019087612A (ja) * | 2017-11-06 | 2019-06-06 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
JP2019087611A (ja) * | 2017-11-06 | 2019-06-06 | トヨタ自動車株式会社 | スイッチング素子とその製造方法 |
WO2019159350A1 (ja) * | 2018-02-19 | 2019-08-22 | 三菱電機株式会社 | 炭化珪素半導体装置 |
JP6937883B2 (ja) * | 2018-02-19 | 2021-09-22 | 三菱電機株式会社 | 炭化珪素半導体装置 |
JP7355503B2 (ja) | 2019-02-19 | 2023-10-03 | ローム株式会社 | 半導体装置 |
JP7420485B2 (ja) * | 2019-05-23 | 2024-01-23 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
JP7291679B2 (ja) * | 2020-12-08 | 2023-06-15 | 株式会社 日立パワーデバイス | 半導体装置 |
CN113193036A (zh) * | 2021-03-24 | 2021-07-30 | 深圳深爱半导体股份有限公司 | 晶体管终端结构及其制备方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW286435B (ja) * | 1994-07-27 | 1996-09-21 | Siemens Ag | |
GB2314206A (en) * | 1996-06-13 | 1997-12-17 | Plessey Semiconductors Ltd | Preventing voltage breakdown in semiconductor devices |
JP4488935B2 (ja) * | 2005-03-11 | 2010-06-23 | 関西電力株式会社 | 高耐圧半導体装置 |
JP4915221B2 (ja) * | 2006-11-28 | 2012-04-11 | トヨタ自動車株式会社 | 半導体装置 |
JP5233158B2 (ja) * | 2007-04-25 | 2013-07-10 | 富士電機株式会社 | 炭化珪素半導体装置 |
CN102318045B (zh) * | 2008-02-14 | 2014-08-06 | 马克斯半导体股份有限公司 | 改良式击穿电压的边缘端点 |
US8076719B2 (en) * | 2008-02-14 | 2011-12-13 | Maxpower Semiconductor, Inc. | Semiconductor device structures and related processes |
JP5353190B2 (ja) | 2008-11-04 | 2013-11-27 | トヨタ自動車株式会社 | 半導体装置および半導体装置の製造方法 |
DE112009005299B4 (de) * | 2009-10-01 | 2015-08-06 | Toyota Jidosha Kabushiki Kaisha | Halbleitervorrichtung |
US8785279B2 (en) * | 2012-07-30 | 2014-07-22 | Alpha And Omega Semiconductor Incorporated | High voltage field balance metal oxide field effect transistor (FBM) |
US8680613B2 (en) | 2012-07-30 | 2014-03-25 | Alpha And Omega Semiconductor Incorporated | Termination design for high voltage device |
CN103165604B (zh) * | 2011-12-19 | 2016-11-09 | 英飞凌科技奥地利有限公司 | 具有节省空间的边缘结构的半导体部件 |
TWI512887B (zh) * | 2013-05-24 | 2015-12-11 | Super Group Semiconductor Co Ltd | Gutter type power gold - oxygen semiconductor structure and its forming method |
-
2013
- 2013-12-26 JP JP2013269265A patent/JP6169966B2/ja not_active Expired - Fee Related
-
2014
- 2014-08-04 WO PCT/JP2014/070521 patent/WO2015098168A1/ja active Application Filing
- 2014-08-04 DE DE112014006031.3T patent/DE112014006031B4/de active Active
- 2014-08-04 US US15/107,313 patent/US10020390B2/en active Active
- 2014-08-04 CN CN201480071046.0A patent/CN105849909B/zh active Active
- 2014-08-04 KR KR1020167020237A patent/KR101792449B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
CN105849909A (zh) | 2016-08-10 |
US10020390B2 (en) | 2018-07-10 |
DE112014006031B4 (de) | 2017-11-30 |
KR101792449B1 (ko) | 2017-10-31 |
DE112014006031T5 (de) | 2016-10-20 |
KR20160098509A (ko) | 2016-08-18 |
JP2015126086A (ja) | 2015-07-06 |
US20170012121A1 (en) | 2017-01-12 |
CN105849909B (zh) | 2018-05-04 |
WO2015098168A1 (ja) | 2015-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6169966B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP6214680B2 (ja) | 炭化珪素半導体装置 | |
JP5864784B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
TWI543375B (zh) | 絕緣閘極型半導體裝置的製造方法及絕緣閘極型半導體裝置 | |
JP5136578B2 (ja) | 半導体装置 | |
JPWO2016175152A1 (ja) | 半導体装置および半導体装置の製造方法 | |
US9853139B2 (en) | Semiconductor device and method for manufacturing the semiconductor device | |
JP6208612B2 (ja) | 絶縁ゲート型半導体装置、及び、絶縁ゲート型半導体装置の製造方法 | |
KR101840961B1 (ko) | 반도체 장치 | |
JP5983864B2 (ja) | トレンチゲート電極を利用するigbt | |
JP2016025177A (ja) | スイッチング素子 | |
JP6995221B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP6903222B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP2017191817A (ja) | スイッチング素子の製造方法 | |
JP2020064910A (ja) | スイッチング素子 | |
JP2017174961A (ja) | スイッチング素子の製造方法 | |
JP6539026B2 (ja) | 半導体装置及びその製造方法 | |
JP7405230B2 (ja) | スイッチング素子 | |
JP5725125B2 (ja) | 半導体装置およびその製造方法 | |
JP2017188562A (ja) | スイッチング素子とその製造方法 | |
JP2018064023A (ja) | 半導体装置の製造方法 | |
JP2020096083A (ja) | トレンチゲート型のスイッチング素子の製造方法 | |
JP2021072359A (ja) | 炭化珪素半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160602 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170606 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170629 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6169966 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |