JP2019087612A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】トレンチゲートを備える半導体装置において、トレンチの側面のうちの必要な区間にｐ型の接続領域を選択的に形成する技術を提供する。【解決手段】トレンチゲート２０を備える半導体装置１０の製造方法であって、半導体基板１２にトレンチ１４を形成するトレンチ形成工程であって、トレンチ１４の側面１４ａが、第１側面と、第１側面よりも傾斜角の大きい第２側面と、を有する、トレンチ形成工程と、トレンチ１４内に向けてｐ型不純物を照射し、トレンチ１４の底面１４ｂと第２側面にｐ型不純物を導入する不純物導入工程と、トレンチ１４内にトレンチゲートを形成するトレンチゲート形成工程と、を備える。【選択図】図３

Description

本明細書が開示する技術は、トレンチゲートを備える半導体装置の製造方法に関する。

特許文献１は、トレンチゲートを備える半導体装置を開示する。この半導体装置は、トレンチゲートの底面の電界を緩和するために、トレンチゲートの底面に接するｐ型の電界緩和領域を備えている。また、この半導体装置は、ｐ型の電界緩和領域とｐ型のボディ領域を接続するために、トレンチゲートの側面の一部に沿って設けられているｐ型の接続領域を備えている。このようなｐ型の接続領域が設けられていると、半導体装置がターンオンしたときに、ボディ層から接続領域を介して電界緩和領域にホールが速やかに注入される。これにより、電界緩和領域のチャージアップが抑制される。

特開２００７−２４２８５２号公報

トレンチゲートの側面にｐ型の接続領域が形成されている区間は、チャネルが形成されない区間となる。このため、半導体装置のオン抵抗の増大を抑えるために、ｐ型の接続領域は、トレンチゲートの側面の必要な区間に選択的に形成されなければならない。

特許文献１は、斜めイオン注入技術を利用して、トレンチゲートの長手方向の端部の側面にｐ型不純物を導入し、ｐ型の接続領域を形成する方法を開示する。より確実に、トレンチゲートの側面のうちの必要な区間にｐ型の接続領域を選択的に形成する技術が必要とされている。

本明細書は、トレンチゲートを備える半導体装置の製造方法を開示する。この製造方法は、トレンチ形成工程、不純物導入工程及びトレンチゲート形成工程を備えることができる。トレンチ形成工程では、半導体基板にトレンチを形成する。トレンチの側面が、第１側面と、第１側面よりも傾斜角の大きい第２側面と、を有する。ここで、トレンチの側面の傾倒角とは、トレンチの深さ方向に対してトレンチの側面が成す角度を意味する。特に、トレンチの側面が深さ方向と平行のときを基準（即ち、傾倒角度をゼロ）とし、トレンチの側面が半導体基板の上面側を向くように傾くほど、傾倒角は大きくなるものとする。したがって、第２側面は、第１側面よりも半導体基板の上面側を向くように傾いている。なお、トレンチの側面が、平面ではなく、曲面で構成されていることもある。この場合、トレンチの側面の傾斜角は、半導体基板の上面とトレンチの側面が接する点とトレンチの側面と底面が接する点を結ぶ仮想平面の傾斜角として定義される。不純物導入工程では、トレンチ内に向けてｐ型不純物を照射し、トレンチの底面と第２側面にｐ型不純物を導入する。トレンチゲート形成工程では、トレンチ内にトレンチゲートを形成する。この製造方法では、トレンチ形成工程において、ｐ型の接続領域を形成したくない区間に対応して第１側面を形成し、ｐ型の接続領域を形成したい区間に対応して第２側面を形成する。これにより、不純物導入工程では、トレンチの底面に加えて、ｐ型の接続領域を形成したい区間の第２側面にもｐ型不純物が選択的に導入される。この製造方法によると、トレンチの側面のうちの必要な区間にｐ型の接続領域を選択的に形成することができる。

半導体装置の要部平面図を模式的に示しており、トレンチゲートのレイアウトを示す平面図である。 半導体装置の要部平面図を模式的に示しており、図１のII−II線における要部断面図である。 半導体装置の要部平面図を模式的に示しており、図１のIII−III線における要部断面図である。 半導体装置の製造方法のうちのトレンチゲート用のトレンチを形成するための工程中の要部断面図を示す。 半導体装置の製造方法のうちのトレンチゲート用のトレンチを形成するための工程中の要部断面図を示す。 半導体装置の製造方法のうちのトレンチゲート用のトレンチを形成するための工程中の要部断面図を示す。 半導体装置の製造方法のうちのトレンチゲート用のトレンチを形成するための工程中の要部断面図を示す。 半導体装置の製造方法のうちのトレンチゲート用のトレンチを形成するための工程中の要部断面図を示す。 半導体装置の製造方法のうちのトレンチゲート用のトレンチを形成するための工程中の要部断面図を示す。

図面を参照して、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）１０について説明する。ＭＯＳＦＥＴ１０は、特に限定されないが、パワー半導体装置に属するものであり、例えば電動型の自動車において、コンバータやインバータのスイッチング素子として採用することができる。ここでいう電動型の自動車には、例えば、ハイブリッド車、燃料電池車又は電気自動車といった、車輪をモータによって駆動する各種の自動車が含まれる。なお、以下では、ＭＯＳＦＥＴ１０を例示して説明するが、本明細書が開示する技術は、他の種類の半導体装置にも適用可能であり、例えばＩＧＢＴ（Insulated Gate Bipolar Transistor）にも適用可能である。

図１、図２、図３に示すように、ＭＯＳＦＥＴ１０は、半導体基板１２と、半導体基板１２の上面１２ａに設けられたソース電極１６と、半導体基板１２の下面１２ｂに設けられたドレイン電極１８と、複数のトレンチゲート２０を備える。半導体基板１２の上層部には、複数のトレンチ１４が設けられており、各々のトレンチ１４内にトレンチゲート２０が設けられている。

ここで、半導体基板１２の上面１２ａとは、半導体基板１２の一つの表面を意味し、半導体基板１２の下面１２ｂとは、半導体基板１２の他の一つの表面であって、上面１２ａとは反対側に位置する表面を意味する。本明細書において、「上面」及び「下面」という表現は、互いに反対側に位置する二つの表面を便宜的に区別するものであり、ＭＯＳＦＥＴ１０の製造時や使用時における姿勢を限定するものではない。

本実施例の半導体基板１２は、炭化ケイ素（ＳｉＣ）で構成されたＳｉＣ基板である。但し、半導体基板１２は、ＳｉＣ基板に限定されず、シリコン（Ｓｉ）基板又はその他の半導体材料で構成された半導体基板であってもよい。ソース電極１６とドレイン電極１８は、導電性を有する材料で構成されている。この材料には、特に限定されないが、Ａｌ（アルミニウム）、Ｎｉ（ニッケル）、Ｔｉ（チタン）、Ａｕ（金）といった金属材料を採用することができる。ソース電極１６とドレイン電極１８の具体的な構成については特に限定されない。ソース電極１６は、半導体基板１２の上面１２ａにオーミック接触しており、ドレイン電極１８は、半導体基板１２の下面１２ｂにオーミック接触している。

トレンチ１４の側面１４ａ及び底面１４ｂは、ゲート絶縁膜２２で被覆されている。ゲート絶縁膜２２は、例えば酸化シリコンといった、絶縁性を有する材料で形成されている。ゲート電極２４は、導電性を有する材料で構成されており、その材料には、例えばポリシリコンを採用することができる。ゲート電極２４は、ゲート絶縁膜２２によって半導体基板１２から電気的に絶縁されている。また、ゲート電極２４とソース電極１６は、層間絶縁膜によって電気的に絶縁されている。

図２、図３に示すように、半導体基板１２は、ドレイン層３２、ドリフト層３４、ボディ層３６、及び、ソース領域３８を備える。ドレイン層３２は、ｎ型不純物（例えばリン）がドープされたｎ型の半導体領域である。ドレイン層３２は、半導体基板１２の下面１２ｂに沿って位置しており、ドレイン電極１８に接触している。ドレイン層３２におけるｎ型不純物の濃度は十分に高く、ドレイン電極１８はドレイン層３２にオーミック接触している。なお、ドレイン層３２の厚みや、そのｎ型不純物の濃度については、特に限定されず、適宜設計することができる。

ドリフト層３４は、ｎ型不純物がドープされたｎ型の半導体領域である。ドリフト層３４は、ドレイン層３２上に積層されており、半導体基板１２の全体に亘って広がっている。ドリフト層３４におけるｎ型不純物の濃度は、ドレイン層３２におけるｎ型不純物の濃度よりも低い。なお、ドリフト層３４の厚みや、ｎ型不純物の具体的な濃度については、特に限定されず、適宜設計することができる。

ボディ層３６は、ｐ型不純物（例えばＡｌ）がドープされたｐ型の半導体領域である。ボディ層３６は、ドリフト層３４上に積層されており、半導体基板１２の全体に亘って広がっている。ボディ層３６は、半導体基板１２の上面１２ａにおいて、ソース電極１６に接触している。ここで、ボディ層３６のうち、ソース電極１６に接触する部分３６ａ（コンタクト領域又はボディコンタクト領域と称されることがある）では、ｐ型不純物の濃度が高められており、これによってソース電極１６はボディ層３６にオーミック接触している。なお、ボディ層３６の厚みや、そのｐ型不純物の具体的なの濃度については、特に限定されず、適宜設計することができる。

ソース領域３８は、ｎ型不純物がドープされたｎ型の半導体領域である。ソース領域３８は、半導体基板１２の上面１２ａに沿って設けられており、ソース電極１６に接触している。一例ではあるが、本実施例では複数のソース領域３８がストライプ状に形成されており、各々のソース領域３８は、トレンチ１４の長手方向と直交する方向に延びている。従って、半導体基板１２の上面１２ａでは、トレンチ１４の長手方向に沿って、ボディ層３６とソース領域３８とが交互に露出しており、ボディ層３６とソース領域３８との両者がソース電極１６に接触している。また、ソース領域３８は、トレンチ１４の側面１４ａにも露出しており、ゲート絶縁膜２２を介してゲート電極２４に対向している。半導体基板１２内では、ソース領域３８がボディ層３６によって取り囲まれており、ソース領域３８がボディ層３６を介してドリフト層３４から隔離されている。ソース領域３８におけるｎ型不純物の濃度は十分に高く、ソース電極１６はソース領域３８にオーミック接触している。なお、ソース領域３８の形状や、ｎ型不純物の具体的な濃度については、特に限定されず、適宜設計することができる。

半導体基板１２はさらに、電界緩和領域４０と接続領域４２を備える。電界緩和領域４０は、ｐ型不純物がドープされたｐ型の半導体領域である。電界緩和領域４０は、ドリフト層３４内に位置しており、トレンチ１４の底面１４ｂに沿って設けられている。電界緩和領域４０は、後述する接続領域４２とともに、トレンチ１４の底面１４ｂの近傍における電界強度を緩和するために設けられている。なお、電界緩和領域４０の形状や、ｐ型不純物の具体的な濃度については、特に限定されず、適宜設計することができる。

接続領域４２は、ｐ型不純物がドープされたｐ型の半導体領域である。接続領域４２は、トレンチ１４の側面１４ａに沿って、ボディ層３６と電界緩和領域４０との間を延びている。これにより、電界緩和領域４０は、接続領域４２及びボディ層３６を介して、ソース電極１６と電気的に接続されている。ここで、図２、図３から理解されるように、接続領域４２は、トレンチ１４の長手方向における一部の区間にのみ設けられている。本明細書では、接続領域４２が設けられている区間を接続区間という。その他の区間では、図２に示すように、接続領域４２が設けられていない。これにより、接続領域４２が設けられていない区間では、ＭＯＳＦＥＴ１０がターンオンしたときに、ソース領域３８からドリフト層３４へキャリアが流れるチャネルが形成される。本明細書では、接続領域４２が設けられていない区間をＭＯＳ区間という。

ＭＯＳＦＥＴ１０では、ＭＯＳ区間（図２参照）に対応するトレンチゲート２０のトレンチ１４の側面１４ａの傾斜角よりも、接続区間（図３参照）に対応するトレンチゲート２０のトレンチ１４の側面１４ａの傾斜角が大きく形成されている。ここで、トレンチ１４の側面１４ａの傾倒角とは、トレンチ１４の深さ方向に対してトレンチ１４の側面１４ａが成す角度を意味する。特に、トレンチ１４の側面１４ａが深さ方向と平行のときを基準（即ち、傾倒角度をゼロ）とし、トレンチ１４の側面１４ａが半導体基板１２の上面１２ａ側を向くように傾くほど、即ち、トレンチ１４が半導体基板１２の深部に向けて先細りのテーパ状になるほど、傾倒角度は大きくなるものとする。なお、図３に示されるように、より詳細には、トレンチ１４の側面１４ａが曲面で構成されている。このような場合、トレンチ１４の側面１４ａの傾斜角は、半導体基板１２の上面１２ａとトレンチの側面１４ａが接する点Ｐ１とトレンチ１４の側面１４ａと底面１４ｂが接する点Ｐ２を結ぶ仮想平面の傾斜角として定義される。なお、半導体基板１２の上面１２ａとトレンチ１４の底面１４ｂは平行である。

次に、図４Ａ−図４Ｆを参照して、トレンチゲート２０を形成する方法を説明する。以下、本明細書が開示する技術の理解を助けるために、ＭＯＳ区間と接続区間の要部断面図を並べて図示する。

まず、図４Ａに示されるように、半導体基板１２の上面１２ａを被覆するように第１マスク５２を成膜する。第１マスク５２には、トレンチ形成範囲に対応して開口５２ａが形成されている。第１マスク５２には、後述の等方性エッチングでエッチング可能な材料が用いられている。この例では、第１マスク５２の材料は、酸化シリコンである。なお、この例では、半導体基板１２の表層部にボディ層３６及びソース領域３８が予め形成されているが、これらはトレンチゲート２０を形成した後に形成されてもよい。

次に、図４Ｂに示されるように、第１マスク５２を被覆するように第２マスク５４を成膜する。接続区間において、第２マスク５４には、第１マスク５２の開口５２ａに隣接する位置に開口５４ａが形成されている。第２マスク５４には、後述の等方性エッチングでエッチングされない材料が用いられている。この例では、第２マスク５４の材料は、フォトレジストである。

次に、図４Ｃに示されるように、第２マスク５４の開口５４ａから露出する第１マスク５２を等方性エッチングする。ＭＯＳ区間の第２マスク５４には開口５４ａが形成されていないので、ＭＯＳ区間の第１マスク５２はエッチングされない。この等方性エッチングは、半導体基板１２の上面１２ａが露出するまで行う。これにより、接続区間の第１マスク５２は、開口５２ａを画定する端面がなだらかなテーパ状に加工される。

次に、図４Ｄに示されるように、第２マスク５４を選択的に剥離する。このとき、第１マスク５２に影響を及ぼさない薬液が用いられる。この例では、第２マスク５４を選択的に剥離するのにＮ−メチルピロリドン（ＮＭＰ）が用いられる。

次に、図４Ｅに示されるように、異方性エッチング技術を利用して、第１マスク５２の開口５２ａから露出する半導体基板１２の上面１２ａからドリフト層３４に達するトレンチ１４を形成する。このとき、接続区間においては、第１マスク５２の開口５２ａを画定する端面がなだらかなテーパ状であったことから、その端面の形状がトレンチ１４の側面１４ａに転写される。これにより、接続区間のトレンチ１４の側面１４ａの傾斜角が、ＭＯＳ区間のトレンチの側面１４ａの傾斜角よりも大きくなる。

次に、図４Ｆに示されるように、イオン注入技術を利用して、トレンチ１４内に向けてｐ型不純物を照射する。イオン注入の入射角は、半導体基板１２の上面１２ａに対して垂直である。これにより、ＭＯＳ区間と接続区間の双方において、トレンチ１４の底面１４ｂにｐ型不純物が導入され、電界緩和領域４０が形成される。さらに、接続区間において、トレンチ１４の側面１４ａにもｐ型不純物が導入され、接続領域４２が形成される。なお、ＭＯＳ区間のトレンチ１４の側面１４ａにも、ｐ型不純物が導入され得る。しかしながら、導入されるｐ型不純物量は少なく、そのｐ型不純物の領域は接続領域４２として機能しない、あるいは、後の洗浄工程で十分に除去される。一方、接続区画のトレンチ１４の側面１４ａには、多量のｐ型不純物が深く導入される。このため、接続区画のトレンチ１４の側面１４ａに接続領域４２が選択的に形成される。ｐ型不純物を導入した後に、第１マスク５２は、例えばＨＦエッチング技術を利用して除去される。その後、既知の製造技術を利用して、トレンチ１４内にトレンチゲートが形成される。

このように、接続区間に形成されるトレンチ１４の側面１４ａの傾斜角をＭＯＳ区間に形成されるトレンチ１４の側面１４ａの傾斜角よりも大きくすることにより、接続区間のトレンチ１４の側面１４ａにｐ型の接続領域４２を選択的に形成することができる。なお、ＭＯＳ区間に形成されるトレンチ１４の側面１４ａが本明細書で開示する「第１側面」に対応し、接続区間に形成されるトレンチ１４の側面１４ａが本明細書で開示する「第２側面」に対応する。

上記実施形態では、トレンチゲート２０の短手方向の側面の一部に接続領域４２が形成される例を説明した。接続領域４２は、トレンチゲート２０の長手方向の端部の側面にも形成されてもよく、トレンチゲート２０の長手方向の端部の側面のみに形成されてもよい。このような場合でも、そのような側面の傾斜角を大きくすることで、接続領域４２を選択的に形成することができる。

以上、本技術の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。本明細書又は図面に記載された技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項に記載された組合せに限定されるものではない。また、本明細書又は図面に例示された技術は複数の目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

１２：半導体基板
１４：トレンチ
１４ａ：側面
１４ｂ：底面
１６：ソース電極
１８：ドレイン電極
２０：トレンチゲート
２２：ゲート絶縁膜
２４：ゲート電極
３２：ドレイン層
３４：ドリフト層
３６：ボディ層
３８：ソース領域
４０：電界緩和領域
４２：接続領域

Claims (1)

1. トレンチゲートを備える半導体装置の製造方法であって、
   半導体基板にトレンチを形成するトレンチ形成工程であって、前記トレンチの側面が、第１側面と、前記第１側面よりも傾斜角の大きい第２側面と、を有する、トレンチ形成工程と、
   前記トレンチ内に向けてｐ型不純物を照射し、前記トレンチの底面と前記第２側面に前記ｐ型不純物を導入する不純物導入工程と、
   前記トレンチ内に前記トレンチゲートを形成するトレンチゲート形成工程と、を備える、半導体装置の製造方法。

Images